JP2010129684A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2010129684A
JP2010129684A JP2008301210A JP2008301210A JP2010129684A JP 2010129684 A JP2010129684 A JP 2010129684A JP 2008301210 A JP2008301210 A JP 2008301210A JP 2008301210 A JP2008301210 A JP 2008301210A JP 2010129684 A JP2010129684 A JP 2010129684A
Authority
JP
Japan
Prior art keywords
hole
layer
insulating film
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008301210A
Other languages
English (en)
Other versions
JP5596919B2 (ja
Inventor
Tadayoshi Muta
忠義 牟田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008301210A priority Critical patent/JP5596919B2/ja
Priority to US12/620,660 priority patent/US8440565B2/en
Priority to CN2009102259310A priority patent/CN101740490B/zh
Priority to CN201210427775.8A priority patent/CN102931154B/zh
Publication of JP2010129684A publication Critical patent/JP2010129684A/ja
Priority to US13/861,598 priority patent/US20130228931A1/en
Application granted granted Critical
Publication of JP5596919B2 publication Critical patent/JP5596919B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 貫通電極を有する半導体装置及び製造方法において、半導体装置の信頼性及び歩留りの向上を図る。
【解決手段】 電極パッド１２に対応した位置で半導体基板１１を貫通する貫通孔２を形成する。次に、貫通孔２を含む半導体基板１１の裏面上に絶縁膜１を形成する。次に、少なくとも貫通孔開口部の絶縁膜１の表面に金属もしくは無機絶縁膜から密着安定化層３を形成する。
密着安定化層３の上に、ボトムエッチングのマスクとなるレジスト層４を形成する。次に、ボトムエッチングを行い、電極パッド１２を露出させる。次に、レジスト層４を剥離して、ボトムエッチング後であっても凹凸のない絶縁膜１を得る。その後、低温プロセスで、バリア層５、シード層６、導電層７を形成して、パターニングを行い、密着安定化層３を有する貫通電極８付半導体装置を作る。
【選択図】 図１

Description

本発明は、半導体装置の製造方法および半導体装置に関するものである。
近年電子機器の小型・高性能化に伴い、半導体装置も小型化・高密度化が要求されている。半導体装置の小型化・高密度化実現のための有効な手段として３次元実装があり、この３次元実装の核となる技術の一つとして、半導体基板の表面及び裏面を接続する貫通電極技術の重要性が高まっている。
貫通電極技術を使って、半導体基板の裏面に配線を形成して、半導体基板の裏面において外部の端子と接続し、複数個の半導体基板を積層して、各半導体基板の表裏面を電気的に接続することで半導体装置の実装密度を高めることなどが行なわれている。
半導体メモリ、ＣＭＯＳセンサー、ＡＦセンサー等に用いる半導体チップや、複数の半導体チップを積層した半導体パッケージや、インクジェットヘッドの接続など、さまざまな分野で貫通電極付半導体装置のニーズが高まっている。
貫通電極は、従来、次のように製造される。まず、電極パッドが形成された半導体基板を準備する。次に、半導体基板の裏面側にマスクパターンを形成して半導体基板をエッチングして電極パッドに対応する裏面の位置から表面に至るように半導体基板を貫通する貫通孔を形成し電極パッドを露出させる。次に、貫通孔内を含む半導体基板の裏面上に絶縁膜を形成する。次に、貫通孔底部の絶縁膜をエッチングし電極パッドを露出させた後、導電層を形成し、貫通電極が製造される。
しかしながら、この製造方法では、貫通孔底部の絶縁膜のエッチング（ボトムエッチング）工程において、例えば反応性イオンエッチングを用いた場合、半導体基板の貫通孔の開口部及び底部の角部における絶縁膜に対して電界集中が生じる。この電界集中によって、反応性イオンの濃度が他の部位に比して高くなってしまう。これにより、開口部及び底部の角部の絶縁膜のエッチングが加速され、その膜厚が極めて薄くなるか、もしくは絶縁膜が完全に除去されてしまう恐れがあった。また、角部以外の貫通孔の側壁に形成された絶縁膜も上記ボトムエッチングにより除去されて目減りする傾向にあった。従って、上記ボトムエッチングの後、貫通孔内に貫通電極を形成すると、貫通電極と半導体基板との絶縁不良が生じる場合があった。
これを解決する方法として、特許文献１が提案されている。
この特許文献１には、図１６、図１７に示すように、貫通孔開口部にオーバーハング部１８が出来るように、補強用絶縁膜１６を形成する方法と、図１８、図１９に示すように、ハードマスク１７で庇を作り、貫通孔開口部に庇を作って、これをマスクとしてボトムエッチングを行い、電極パッド１２を露出させる方法が開示されている。
特開２００６−３２６９５号公報
しかしながら、図１７に示すように、補強用絶縁膜を使う方法では、上記ボトムエッチング工程で、電極パッド１２を露出させることは出来るが、補強用絶縁膜の出っ張りが貫通孔の開口部に残る。
また、図１９に示すように、ハードマスクの庇を利用した方法でも、ボトムエッチング後に出っ張りが残ることになる。
この補強用絶縁膜方式及びハードマスク庇方式の出っ張りのため、ボトムエッチング後に貫通孔側壁の絶縁膜表面に凹凸が発生してしまい、この貫通孔側壁の凹凸が遮蔽物となり、バリア層、シード層が着かないところが発生する。
結果として、半導体装置の歩留まり低下、信頼性低下が課題となっていた。
本発明は、貫通電極を有する半導体装置において、貫通電極形成工程中のボトムエッチングにおいて、凹凸のない絶縁膜を形成して、歩留りよく、信頼性の高い貫通電極構造を有する半導体装置の製造方法及び半導体装置を提供することを目的とするものである。
上記課題に鑑みてなされた、本発明の半導体装置の製造方法は、半導体基板の表面に電極パッド及び半導体素子が形成された半導体装置の製造方法であって、
半導体基板の表面に形成された電極パッドに対応する位置の、前記半導体基板の表面に対して反対側の裏面に開口部をもつ、前記半導体基板を貫通する貫通孔を形成し、前記電極パッドを前記貫通孔の底部に露出させる工程と、
前記貫通孔の底部及び貫通孔の側壁に絶縁膜を形成する工程と、
少なくとも前記貫通孔の開口部の前記絶縁膜表面に密着安定化層を形成する工程と、
前記密着安定化層の表面にレジスト層を形成する工程と、
前記レジスト層をマスクとして前記貫通孔底部の前記絶縁膜をエッチングし、前記貫通孔底部に前記電極パッドを露出させる工程と、
前記レジスト層を剥離し、前記密着安定化層を露出させる工程と、
前記貫通孔の底部及び貫通孔の側壁に導電層を形成し、前記導電層と電極パッドを接触させる工程とを有することを特徴とする。
また、本発明の半導体装置は、半導体基板表面に電極パッドが形成され、前記電極パッドに対応する位置の前記半導体基板の裏面に開口部をもち、前記半導体基板を貫通する貫通孔を有する半導体装置において、少なくとも前記貫通孔の側壁に絶縁膜が形成され、前記絶縁膜上であって、少なくとも前記貫通孔側壁の開口部に密着安定化層を有し、前記密着安定化層を含む貫通孔側壁及び貫通孔底部には、導電層を有し、前記電極パッドと前記導電層が接触していることを特徴とする。
本発明によれば、凹凸のない均一な絶縁膜が得られる。このため、容易に均一な導電層が形成出来る。
よって、半導体装置の歩留り向上及び信頼性向上を実現することができる。
以下、本発明の半導体装置の製造方法について、図面に従って説明する。
図２から図１２は本発明の半導体装置の製造方法の第１の実施形態を示す図である。図２乃至図１２は、本発明による貫通電極を１つ以上もつ構造の半導体装置の断面図である。
まず、図２に示すような半導体基板を用意する。図２において、１１は半導体基板であって、例えば、シリコン、ゲルマニウム、セレン等の単一元素や、酸化物、硫化物、セレン化物、テルル化物、アンチモン化合物、ヒ素化合物、リン化合物等の化合物を主成分とした基板を用いることができる。
半導体基板１１の表面（半導体基板１１に層間絶縁膜１３が施されている場合は、層間絶縁膜１３表面）１１１にはあらかじめ半導体基板表面に形成された電極パッド１２が設けられている。さらに、電極パッド１２には配線を介して半導体素子が設けられている（不図示）。また、電極パッド１２上には樹脂層１４を介して支持体１５を形成してもよい。この支持体１５は、後の工程において除去するか、もしくは除去せずに残しておいてもよい。
次に、図３に示すように、半導体基板１１の表面に形成された電極パッド１２に対応する位置の、半導体基板１１の裏面１１２側から半導体基板１１を貫通する貫通孔をあけて、半導体基板１１に貫通孔を形成し、貫通孔底部に電極パッド１２を露出させる。つまり、半導体基板１１の、半導体素子が形成された面に対して反対側の裏面１１２に開口をもつ、半導体基板１１を貫通する貫通孔を有する。穴をあける方法としては、例えばＩＣＰ−ＲＩＥを用いることができる。
次に図４に示すように、絶縁膜を形成する工程として、底部及び側壁を有する貫通孔２内に、絶縁膜１を形成する。半導体基板１１の裏面表面にも形成する。ここで絶縁膜１は、例えばパリレン成膜によって形成される、有機絶縁膜が好ましい。このパリレン膜厚は、約１μｍ〜３μｍであることが望ましい。パリレン成膜は、低圧の反応室内において、成膜材料のガスの供給が貫通孔２内で過剰とならない状態で、長時間にわたり成膜が行われる条件を選定するとより均一に絶縁膜を成膜することが出来る。絶縁膜には、パリレンの他、ポリイミド樹脂、マレイミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、ポリエステル樹脂、ポリエーテル樹脂、ビスフェノール樹脂、変成エポキシ樹脂、変性アクリル樹脂、シリコン樹脂、フッ素樹脂、メラミン樹脂等の各種樹脂又はこれらを適宜組み合わせてなる樹脂を用いることができる。
次に図５に示すように、密着安定化層を形成する工程として、絶縁膜上に密着安定化層を形成する。密着安定化層とは、次工程以降で行なう加工によって、絶縁膜と、その上に形成するレジスト層との密着性が変化しないようにするために絶縁膜上に形成する層のことをいう。密着安定化層３は、スパッタ法あるいはイオンコート法を使用して、絶縁膜上の少なくとも貫通孔側壁の貫通孔の開口部に形成する。半導体基板１１の裏面表面にも形成してもよい。厚みは０．０１〜０．１μｍが好ましい。０．０１μｍより薄い場合は、次工程で形成するレジストマスクを除去する際、レジストマスクが残ってしまったり、絶縁膜を傷つけてしまう。０．１μｍより厚い場合は、貫通孔側壁に凹凸がついてしまい、この凹凸が遮蔽物となり、後工程で形成するバリア層、シード層等の導電層が成膜できない部分が発生してしまう場合がある。密着安定化層３は、チタン、タングステン、クロム等の絶縁膜１と密着を有する金属が好ましい。密着安定化層を形成する、絶縁膜上の貫通孔側壁の貫通孔の開口部とは、開口部の縁１１３から１ｍｍ以上の範囲のことを言う。つまり、次工程で形成するレジスト層を密着安定化層の上に形成できればよく、１ｍｍより少ない場合はレジスト層を開口部に形成することが難しい。密着安定化層を形成する範囲としては、少なくとも貫通孔側壁の貫通孔開口部に形成すればよいが、貫通孔底部の絶縁膜を除去する部分（ボトムエッチングを行なう範囲）には形成しない方が好ましい。貫通孔底部の絶縁膜を除去する範囲に形成してしまうと、密着安定化層によって絶縁膜の除去が難しくなってしまう場合がある。貫通孔底部の絶縁膜を除去する範囲以外の部分には密着安定化層が形成されていても問題はない。
次に、図６に示ように、レジストマスク形成工程として、密着安定化層３の表面にレジスト層４を形成し、貫通孔２の開口部を被覆し、貫通孔の開口部上部を埋め込む形でマスクを形成する。このレジスト層は、たとえばドライフィルムラミネート法（ＴＯＫ：ＡＯＲ３２０）、スプレーコート法等の方法で形成されるものである。
次に、図７に示すように、レジストマスクのパターニング工程として、レジスト層４をパターニングして開口部を形成する。開口径は、当該貫通孔２の開口径よりも小さくなっている。
次に、図８に示すように、ボトムエッチング工程として、レジスト層４をマスクとして貫通孔の底部に形成された絶縁膜１をエッチングする、いわゆるボトムエッチングを行う。レジスト層４をマスクとしてエッチングするため、開口部及び底部の角部の絶縁膜のエッチングが加速されることにより、その膜厚が極めて薄くなってしまったり、絶縁膜が完全に除去されてしまうことがなくなる。また、角部以外の貫通孔の側壁に形成された絶縁膜も上記ボトムエッチングにより除去されて目減りすることも防ぐことができる。
このエッチングは、例えば反応性イオンエッチングであることが好ましいが、その他のエッチングであってもよい。これにより、貫通孔底部に電極パッドの表面が露出する。
次に、図９に示すように、レジスト除去工程として、レジスト層４の除去を行う。このレジスト層剥離により、貫通孔２の側壁に凹凸の無い絶縁膜１を形成することが出来る。密着安定化層３の表面にレジスト層４を形成しておくと、レジスト層４をきれいに剥離することが可能となる。密着安定化層を設けない状態で、レジスト層を形成しボトムエッチングを行なうと、レジスト層４が絶縁層１に焼きついてしまい、剥離できず、図１５に示すようにレジスト層残渣１０が発生して、絶縁膜表面に凹凸ができてしまう。
次に、前記密着安定化層を含む貫通孔側壁及び貫通孔底部に導電層を形成する。つまり、貫通孔底部に露出させた電極パッド１２、絶縁膜１及び密着安定化層３上に導電層を形成していく。導電層の形成は、例えば、バリア層形成工程、シード層形成工程およびメッキ工程からなる。
まず、図１０に示すように、バリア層形成工程として、貫通孔２を含む半導体基板１１裏面の電極パッド１２、絶縁膜及び密着安定化層上に、バリア層５を形成する。
バリア層５は、例えばチタン、クロム、タングステン、チタンタングステン（ＴｉＷ）、チタンナイトライド（ＴｉＮ）、もしくはタンタルナイトライド（ＴａＮ）層等の金属から成る。
次に、図１１に示すように、シード層形成工程として、バリア層５上にシード層６を形成する。シード層は、後述するメッキ層７を形成するための電極となるものであり、例えば金等の金属から成る。バリア層５、シード層６は、例えば、高真空の低温イオンコート法によって形成される。
次に、図１２に示すように、導電層形成工程として、貫通孔２内を含むバリア層５、シード層６上に、例えば電解メッキ法により、例えば金によるメッキ層７を形成する。
メッキ膜厚は、２μｍに調整された。これにより、電極パッド１２と導電層が接触する。つまり、貫通電極８は、バリア層５、シード層６、メッキ層７を介して、貫通孔２の底部で露出する電極パッド１２と電気的に接続される。
次に、例えばドライフィルム（ＴＯＫ：ＡＯＲ３２０）を使って、例えばテントアンドエッチング法で、不要なメッキ層７、シード層６、バリア層５、密着安定化層３をエッチングしてパターンを完成する。
ここで必要により、あらかじめメッキ法等で金バンプ等を形成しておいても良い。
最後に、通常のダイサーを使って、各半導体装置をダイシングにより切断分離し、半導体装置は完成する。
次に、上述した半導体装置の製造方法において作成された半導体装置について図面を用いて説明する。
図１は、本発明の半導体装置の一実施形態の断面を示す図である。８は、本発明の半導体装置の貫通電極を示す。半導体基板１１の表面（半導体基板１１に層間絶縁膜１３が施されている場合は、層間絶縁膜１３表面）１１１には半導体基板表面に形成された電極パッド１２が設けられている。半導体基板１１の厚さは例えば２００μｍである。層間絶縁膜１３は例えば半導体プロセスによりＳｉＯ２とＳｉＮの積層により形成されている。さらに、電極パッドには、半導体素子（不図示）、配線（不図示）等が接続されている。電極パッドの厚さは例えば２．１μｍで、配線の厚さは例えば０．６μｍである。電極パッド１２に対応する位置には、半導体基板１１に例えばφ５０μｍの貫通孔２が形成されている。貫通孔２のアスペクト比は例えば約４で構成される。貫通孔２の底部の一部分を除く貫通孔２内及び半導体基板１１の裏面上には絶縁膜１が形成されている。絶縁膜１は、例えばパリレン成膜によって形成される、有機絶縁膜が好ましい。このパリレン膜厚は、約１μｍ〜３μｍであることが望ましい。絶縁膜には、パリレンの他、ポリイミド樹脂、マレイミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、ポリエステル樹脂、ポリエーテル樹脂、ビスフェノール樹脂、変成エポキシ樹脂、変性アクリル樹脂、シリコン樹脂、フッ素樹脂、メラミン樹脂等の各種樹脂又はこれらを適宜組み合わせてなる樹脂を用いることができる。絶縁膜の上には、密着安定化層３が少なくとも貫通孔の開口部の縁部分及び半導体基板１１の裏面上に形成されている。厚みは０．０１〜０．１μｍが好ましい。０．０１μｍより薄いとレジストマスクを除去する際、レジストマスクが残ってしまったり、絶縁膜を傷つけてしまう。０．１μｍより厚いと、貫通孔側壁に凹凸がついてしまい、この凹凸が遮蔽物となり、バリア層、シード層が成膜できない部分が発生してしまう場合がある。密着安定化層３は、チタン、タングステン、クロム等の絶縁膜１と密着を有する金属が好ましい。
次に、絶縁膜１及び密着安定化層３の上に導電層を形成していく。導電層は、例えば、バリア層５、シード層６およびメッキ層７からなる。バリア層５は、例えばチタン、クロム、タングステン、チタンタングステン（ＴｉＷ）、チタンナイトライド（ＴｉＮ）、もしくはタンタルナイトライド（ＴａＮ）層等の金属から成る。シード層６は、例えば金等の金属から成る。メッキ層７は、例えば金等の金属から成る。メッキ層７の膜厚は、例えば２μｍである。また、貫通孔底部において、導電層と電極パッド１２は接触している。つまりこの導電層を介して、貫通孔２の底部で露出する電極パッド１２と電気的に接続されている。半導体基板の裏面には、必要により金バンプ等（不図示）を形成しておいても良い。
（第２の実施形態）
次に、本発明の第２の実施形態をについて説明する。第２の実施形態は、密着安定化層３を無機絶縁膜によって形成するものである。
図１３に示すように、密着安定化層３を無機絶縁膜によって、スパッタ法あるいはＥＣＲ法を使用して貫通孔の開口部の縁部分及び半導体基板１１の裏面表面全体に形成する。密着安定化層３は、ＳｉＯ２、ＳｉＮ等の無機絶縁物である。
密着安定化層３を形成後は、実施例１と同様に工程を進め、貫通孔２内を含む半導体基板裏面に導電層である、例えばバリア層５、シード層、メッキ層７を形成する。
ここで、貫通電極８は、導電層を介して、貫通孔２の底部で露出する電極パッド１２と電気的に接続される。半導体基板の裏面には、必要により金バンプ等（不図示）を形成しておいても良い。
図１４に示す工程として、ドライフィルムを使ってテントアンドエッチング法で、不要なバリア層５、シード層６をエッチングして除去する。
このとき密着安定化層３は、無機絶縁膜であるため、エッチングせずに残すことも可能である。
最後に、実施例１と同様に、通常のダイサーを使って、各半導体装置をダイシングにより切断分離し、半導体装置は完成する。
実施例１は密着安定化層３を金属で形成した場合である。
実施例２は密着安定化層３を無機絶縁物で形成した場合である。
密着安定化層に金属を使用した場合は、パターニング等で、表層の密着安定化層を除去する場合に、バリア層、シード層のエッチングプロセスを使って簡便に除去することができる。
また、無機絶縁物で形成した場合は、必要により、表面にそのまま残すこともできる。
本発明の第１の実施形態に係わる半導体装置及び製造方法を説明する断面図 本発明の第１の実施形態に係わる半導体基板を説明する断面図 本発明の第１の実施形態に係わる製造方法（貫通孔形成）を説明する断面図 本発明の第１の実施形態に係わる製造方法（絶縁膜形成）を説明する断面図 本発明の第１の実施形態に係わる製造方法（密着安定化層形成）を説明する断面図 本発明の第１の実施形態に係わる製造方法（レジスト層塗布）を説明する断面図 本発明の第１の実施形態に係わる製造方法（レジスト層パターニング）を説明する断面図 本発明の第１の実施形態に係わる製造方法（ボトムエッチング）を説明する断面図 本発明の第１の実施形態に係わる製造方法（レジスト層除去）を説明する断面図 本発明の第１の実施形態に係わる製造方法（バリア層形成）を説明する断面図 本発明の第１の実施形態に係わる製造方法（シード層形成）を説明する断面図 本発明の第１の実施形態に係わる製造方法（メッキ層形成）を説明する断面図 本発明の第２の実施形態に係わる製造方法（密着安定化層形成）を説明する断面図 本発明の第２の実施形態に係わる半導体装置及びその製造方法を説明する断面図 従来例に係わる半導体装置及びその製造方法を説明する断面図 従来例に係わる半導体装置及びその製造方法を説明する断面図 従来例に係わる半導体装置及びその製造方法を説明する断面図 従来例に係わる半導体装置及びその製造方法を説明する断面図 従来例に係わる半導体装置及びその製造方法を説明する断面図
符号の説明
１ 絶縁膜
２ 貫通孔
３ 密着安定化層
４ レジスト層
５ バリア層
６ シード層
７ メッキ層
８ 貫通電極
９ レジスト層残渣
１０ 絶縁膜
１１ 半導体基板
１２ 電極パッド
１３ 層間絶縁膜
１４ 樹脂層
１５ 支持体
１６ 補強用絶縁膜
１７ ハードマスク
１８ オーバーハング部
１１１ 半導体基板の表面
１１２ 半導体基板の裏面
１１３ 開口部の縁

Claims (4)

  1. 半導体基板の表面に電極パッド及び半導体素子が形成された半導体装置の製造方法であって、
    半導体基板の表面に形成された電極パッドに対応する位置の、前記半導体基板の表面に対して反対側の裏面に開口部をもつ、前記半導体基板を貫通する貫通孔を形成し、前記電極パッドを前記貫通孔の底部に露出させる工程と、
    前記貫通孔の底部及び貫通孔の側壁に絶縁膜を形成する工程と、
    少なくとも前記貫通孔の開口部の前記絶縁膜表面に密着安定化層を形成する工程と、
    前記密着安定化層の表面にレジスト層を形成する工程と、
    前記レジスト層をマスクとして前記貫通孔底部の前記絶縁膜をエッチングし、前記貫通孔底部に前記電極パッドを露出させる工程と、
    前記レジスト層を剥離し、前記密着安定化層を露出させる工程と、
    前記貫通孔の底部及び貫通孔の側壁に導電層を形成し、前記導電層と電極パッドを接触させる工程とを有することを特徴とする半導体装置の製造方法。
  2. 半導体基板表面に電極パッドが形成され、前記電極パッドに対応する位置の前記半導体基板の裏面に開口部をもち、前記半導体基板を貫通する貫通孔を有する半導体装置において、少なくとも前記貫通孔の側壁に絶縁膜が形成され、前記絶縁膜上であって、少なくとも前記貫通孔側壁の開口部に密着安定化層を有し、前記密着安定化層を含む貫通孔側壁及び貫通孔底部には、導電層を有し、前記電極パッドと前記導電層が接触していることを特徴とする半導体装置。
  3. 前記密着安定化層は、金属または無機絶縁物よりなることを特徴とする請求項２記載の半導体装置。
  4. 密着安定化層は、その厚みが０．０１μｍから０．１μｍであることを特徴とする請求項２または３記載の半導体装置。
JP2008301210A 2008-11-26 2008-11-26 半導体装置の製造方法 Expired - Fee Related JP5596919B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008301210A JP5596919B2 (ja) 2008-11-26 2008-11-26 半導体装置の製造方法
US12/620,660 US8440565B2 (en) 2008-11-26 2009-11-18 Semiconductor apparatus manufacturing method and semiconductor apparatus
CN2009102259310A CN101740490B (zh) 2008-11-26 2009-11-23 半导体装置制造方法和半导体装置
CN201210427775.8A CN102931154B (zh) 2008-11-26 2009-11-23 半导体装置
US13/861,598 US20130228931A1 (en) 2008-11-26 2013-04-12 Semiconductor apparatus manufacturing method and semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008301210A JP5596919B2 (ja) 2008-11-26 2008-11-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010129684A true JP2010129684A (ja) 2010-06-10
JP5596919B2 JP5596919B2 (ja) 2014-09-24

Family

ID=42195487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008301210A Expired - Fee Related JP5596919B2 (ja) 2008-11-26 2008-11-26 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US8440565B2 (ja)
JP (1) JP5596919B2 (ja)
CN (2) CN101740490B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5424675B2 (ja) * 2008-03-18 2014-02-26 キヤノン株式会社 半導体装置の製造方法及び半導体装置
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法
TWI546925B (zh) * 2010-02-09 2016-08-21 精材科技股份有限公司 晶片封裝體及其形成方法
JP5352534B2 (ja) * 2010-05-31 2013-11-27 パナソニック株式会社 半導体装置及びその製造方法
JP2012216812A (ja) * 2011-03-31 2012-11-08 Elpida Memory Inc 半導体装置及びその製造方法
US9859761B2 (en) 2013-02-12 2018-01-02 Asmo Co., Ltd. Rotor and motor
US9466554B2 (en) * 2014-02-13 2016-10-11 Qualcomm Incorporated Integrated device comprising via with side barrier layer traversing encapsulation layer
CN106328579B (zh) * 2015-06-24 2019-09-27 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
EP3460835B1 (en) * 2017-09-20 2020-04-01 ams AG Method for manufacturing a semiconductor device and semiconductor device
US20190096866A1 (en) * 2017-09-26 2019-03-28 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US10741477B2 (en) * 2018-03-23 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of forming the same
US11289370B2 (en) 2020-03-02 2022-03-29 Nanya Technology Corporation Liner for through-silicon via
KR20220111758A (ko) * 2021-02-01 2022-08-10 삼성전자주식회사 반도체 장치 및 그의 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6232609A (ja) * 1985-08-06 1987-02-12 Mitsubishi Electric Corp 半導体装置の製造方法
JP2005019522A (ja) * 2003-06-24 2005-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2006108328A (ja) * 2004-10-04 2006-04-20 Sharp Corp 半導体装置およびその製造方法
JP2007053149A (ja) * 2005-08-16 2007-03-01 Renesas Technology Corp 半導体ウエハ及びその製造方法
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
JP2008091628A (ja) * 2006-10-02 2008-04-17 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路基板および電子機器
JP2008205000A (ja) * 2007-02-16 2008-09-04 Fujitsu Ltd 化合物半導体装置の製造方法
JP2008545251A (ja) * 2005-06-28 2008-12-11 インテル・コーポレーション 応力緩衝カラーを備えるシリコン貫通ビアを形成する方法およびその装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2604939C3 (de) * 1976-02-09 1978-07-27 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zum Herstellen von wenigstens einem Durchgangsloch insbesondere einer Düse für Tintenstrahldrucker
US5929526A (en) * 1997-06-05 1999-07-27 Micron Technology, Inc. Removal of metal cusp for improved contact fill
US6451705B1 (en) * 2000-08-31 2002-09-17 Micron Technology, Inc. Self-aligned PECVD etch mask
US6624066B2 (en) * 2001-02-14 2003-09-23 Texas Instruments Incorporated Reliable interconnects with low via/contact resistance
JP3967239B2 (ja) * 2001-09-20 2007-08-29 株式会社フジクラ 充填金属部付き部材の製造方法及び充填金属部付き部材
JP2003289073A (ja) 2002-01-22 2003-10-10 Canon Inc 半導体装置および半導体装置の製造方法
US6790775B2 (en) * 2002-10-31 2004-09-14 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
JP4343044B2 (ja) * 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置
JP4376715B2 (ja) * 2004-07-16 2009-12-02 三洋電機株式会社 半導体装置の製造方法
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
JP2007311771A (ja) * 2006-04-21 2007-11-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7863189B2 (en) * 2007-01-05 2011-01-04 International Business Machines Corporation Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
US8034702B2 (en) * 2007-08-16 2011-10-11 Micron Technology, Inc. Methods of forming through substrate interconnects
JP5656341B2 (ja) * 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
US7691747B2 (en) * 2007-11-29 2010-04-06 STATS ChipPAC, Ltd Semiconductor device and method for forming passive circuit elements with through silicon vias to backside interconnect structures
US20110042803A1 (en) * 2009-08-24 2011-02-24 Chen-Fu Chu Method For Fabricating A Through Interconnect On A Semiconductor Substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6232609A (ja) * 1985-08-06 1987-02-12 Mitsubishi Electric Corp 半導体装置の製造方法
JP2005019522A (ja) * 2003-06-24 2005-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2006108328A (ja) * 2004-10-04 2006-04-20 Sharp Corp 半導体装置およびその製造方法
JP2008545251A (ja) * 2005-06-28 2008-12-11 インテル・コーポレーション 応力緩衝カラーを備えるシリコン貫通ビアを形成する方法およびその装置
JP2007053149A (ja) * 2005-08-16 2007-03-01 Renesas Technology Corp 半導体ウエハ及びその製造方法
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
JP2008091628A (ja) * 2006-10-02 2008-04-17 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路基板および電子機器
JP2008205000A (ja) * 2007-02-16 2008-09-04 Fujitsu Ltd 化合物半導体装置の製造方法

Also Published As

Publication number Publication date
CN102931154A (zh) 2013-02-13
US8440565B2 (en) 2013-05-14
US20100127403A1 (en) 2010-05-27
CN101740490B (zh) 2013-06-05
CN102931154B (zh) 2015-06-24
JP5596919B2 (ja) 2014-09-24
US20130228931A1 (en) 2013-09-05
CN101740490A (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
JP5596919B2 (ja) 半導体装置の製造方法
JP4250154B2 (ja) 半導体チップ及びその製造方法
JP4787559B2 (ja) 半導体装置およびその製造方法
JP5222459B2 (ja) 半導体チップの製造方法、マルチチップパッケージ
JP4376715B2 (ja) 半導体装置の製造方法
US7754581B2 (en) Method for manufacturing a three-dimensional semiconductor device and a wafer used therein
JP3880602B2 (ja) 半導体装置の製造方法、半導体装置
JP2008305897A (ja) 半導体装置およびその製造方法
JP2004186187A (ja) 半導体装置およびその製造方法
JP2006179752A (ja) 半導体装置の製造方法、半導体装置、積層半導体装置、回路基板、及び電子機器
JP2007036060A (ja) 半導体装置及びその製造方法
JP2006237594A (ja) 半導体装置及びその製造方法
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
WO2008091023A1 (en) Semiconductor device comprising electromigration prevention film and manufacturing method thereof
US8129835B2 (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
US7485546B2 (en) Method of manufacturing semiconductor device
JP2008053430A (ja) 半導体装置およびその製造方法
US20050179120A1 (en) Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment
JP2007088163A (ja) 半導体チップの製造方法
JP2008028336A (ja) 電子部品の製造方法
JP2006203139A (ja) 半導体装置の製造方法
TWI574597B (zh) 無核心層封裝基板與其製造方法
JP2011071175A (ja) 半導体装置および半導体装置の製造方法
JP2016181555A (ja) バンプ構造とバンプ接合構造およびバンプ製造方法
JP2006066803A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140808

R151 Written notification of patent or utility model registration

Ref document number: 5596919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees