TWI574597B - 無核心層封裝基板與其製造方法 - Google Patents

無核心層封裝基板與其製造方法 Download PDF

Info

Publication number
TWI574597B
TWI574597B TW103130594A TW103130594A TWI574597B TW I574597 B TWI574597 B TW I574597B TW 103130594 A TW103130594 A TW 103130594A TW 103130594 A TW103130594 A TW 103130594A TW I574597 B TWI574597 B TW I574597B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
build
disposed
patterned metal
Prior art date
Application number
TW103130594A
Other languages
English (en)
Other versions
TW201611695A (zh
Inventor
林俊廷
詹英志
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW103130594A priority Critical patent/TWI574597B/zh
Publication of TW201611695A publication Critical patent/TW201611695A/zh
Application granted granted Critical
Publication of TWI574597B publication Critical patent/TWI574597B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Description

無核心層封裝基板與其製造方法
本發明是有關於一種無核心層封裝基板與其製造方法。
隨著電子產業的蓬勃發展，電子產品亦逐漸進入多功能、高性能的研發方向。為滿足半導體元件高積集度(Integration)以及微型化(Miniaturization)的要求，半導體封裝結構的各項要求亦越來越高。舉例來說，封裝結構中定義封裝基板的線寬、線距的關鍵尺寸(critical dimension)要求越來越小，封裝結構的整體厚度亦要求越小越好。
習知之半導體封裝結構是將半導體晶片黏貼於基板頂面，進行打線接合(Wire Bonding)或覆晶接合(Flip Chip)封裝。覆晶技術之特徵在於半導體晶片與封裝基板間的電性連接係直接以焊料凸塊為之而非一般之金線，此種覆晶技術之優點在於能提高電性接點密度，並降低封裝元件尺寸；同時，該種覆晶技術不需使用長度較長之金線，而能降低阻抗及雜訊，提高電性表現以滿足高頻訊號傳輸所需。
為了進一步改善半導體封裝結構的各項特性，相關領域莫不費盡心思開發。如何能提供一種具有較佳特性的半導體封裝結構，實屬當前重要研發課題之一，亦成為當前相關領域亟需改進的目標。
本發明提供一種無核心層封裝基板與其製造方法，藉由特殊的製程設計，使電性連接晶片的凸塊高出於相連接或相對應的線路層，甚至高於凸塊周遭的介電層，而使封裝之晶片與封裝基板的電性連接品質更佳。
根據本發明一實施方式，一種無核心層封裝基板的製造方法包含以下步驟。首先，形成第一圖案化金屬層於承載基板上，其中第一圖案化金屬層具有犧牲區塊與複數導體柱。接著，形成介電層於承載基板與第一圖案化金屬層上，且平坦化介電層並裸露出第一圖案化金屬層。然後，薄化第一圖案化金屬層，使介電層凸出於第一圖案化金屬層。接著，形成蝕刻停止層於犧牲區塊上，並形成第二圖案化金屬層於蝕刻停止層、介電層、與第一圖案化金屬層上。接著，形成一第一增層結構於第二圖案化金屬層、蝕刻停止層、介電層、與第一圖案化金屬層上。最後，移除承載基板，移除第一圖案化金屬層的犧牲區塊，並形成一置晶凹槽，以及移除蝕刻停止層。
於本發明之一或多個實施方式中，無核心層封裝基板的製造方法更包含移除第一介電層之部份表面厚度，使 位於置晶凹槽的第二圖案化金屬層凸出於第一介電層並形成複數凸塊。
於本發明之一或多個實施方式中，其中第一增層結構包含至少一第一介電層、設於第一介電層上之第一增層線路層以及形成於第一介電層中的複數第一導電盲孔，其中部份之第一導電盲孔電性連接第二圖形化金屬層與第一增層線路層。
根據本發明另一實施方式，一種堆疊封裝結構的製造方法包含以下步驟。首先，提供前述之無核心層封裝基板。接著，放置晶片於置晶凹槽中，並與凸塊形成電性連接。然後，填充絕緣材料於置晶凹槽與晶片之間的空隙中，使晶片固定於無核心層封裝基板，以形成第一封裝結構。最後，設置第二封裝結構於第一封裝結構設有晶片的一側，且第二封裝結構電性連接第一封裝結構之導體柱。
根據本發明又一實施方式，一種封裝結構的製造方法包含以下步驟。首先，提供前述之無核心層封裝基板。接著，放置晶片於置晶凹槽中，並與凸塊形成電性連接。然後，填充絕緣材料於置晶凹槽與晶片之間的空隙中，使晶片固定於無核心層封裝基板。最後，形成第二增層結構於無核心層封裝基板設有該晶片的一側，其中第二增層結構包含至少一第二介電層、形成於第二介電層上之第二增層線路層以及形成於第二介電層中的複數第二導電盲孔，其中部份之第二導電盲孔電性連接導體柱與第二增層線路層。
根據本發明再一實施方式，一種無核心層封裝基板包含介電層、第一介電層、圖形化金屬層、複數導電柱、第一增層線路層以及複數第一導電盲孔。介電層具有置晶開口與複數貫孔。第一介電層設於介電層下方表面上並與置晶開口構成置晶凹槽。圖形化金屬層具有埋設於第一介電層中且部份設於介電層下方表面之線路層、與埋設且外露於構成置晶凹槽之部份第一介電層之複數凸塊。導體柱設於貫孔中並電性連接線路層，其中設於導體柱下方表面之線路層之厚度與設於置晶凹槽之凸塊之厚度皆大於設於介電層下方表面之線路層之厚度。第一增層線路層設於第一介電層下方表面。複數第一導電盲孔設於第一介電層中，且第一導電盲孔電性連接第一增層線路層與線路層或凸塊。其中第一介電層、第一增層線路層、與複數第一導電盲孔構成一第一增層結構或該第一增層結構之最小增層單位。
於本發明之一或多個實施方式中，凸塊凸出於該些凸塊周遭的該第一介電層。
根據本發明再一實施方式，一種堆疊封裝結構，包含前述之無核心層封裝基板、晶片、絕緣材料以及第二封裝結構。晶片設於置晶凹槽中，且電性連接凸塊。絕緣材料設於置晶凹槽與晶片之間的空隙中，使晶片固定於無核心層封裝基板，以形成第一封裝結構。第二封裝結構設於第一封裝結構設有該晶片的一側，且電性連接導體柱。
根據本發明再一實施方式，一種封裝結構，晶片設 於置晶凹槽中且電性連接凸塊。絕緣材料設於置晶凹槽與晶片之間的空隙中，使晶片固定於無核心層封裝基板。第二增層結構設於無核心層封裝基板設有晶片的一側，其中第二增層結構包含至少一第二介電層、設於第二介電層上之第二增層線路層以及設於第二介電層中的複數第二導電盲孔，其中部份之第二導電盲孔電性連接導體柱與第二增層線路層。
本發明上述實施方式藉由使凸塊的高度高出於相連接或相對應的線路層，甚至高於凸塊周遭的介電層，而使晶片與凸塊的電性連接品質更佳。
100‧‧‧無核心層封裝基板
102‧‧‧置晶凹槽
110‧‧‧承載基板
120、160‧‧‧圖案化金屬層
122‧‧‧犧牲區塊
124‧‧‧導體柱
130‧‧‧介電層
132‧‧‧貫孔
134‧‧‧置晶開口
140‧‧‧導電晶種層
150‧‧‧蝕刻停止層
162‧‧‧凸塊
164‧‧‧線路層
170‧‧‧表面處理層
200‧‧‧第一增層結構
210、214‧‧‧第一介電層
212‧‧‧盲孔
220、224‧‧‧第一增層線路層
230、234‧‧‧第一導電盲孔
300‧‧‧第二增層結構
310‧‧‧第二介電層
320‧‧‧第二增層線路層
330‧‧‧第二導電盲孔
600‧‧‧堆疊封裝結構
610‧‧‧第二封裝結構
611‧‧‧焊料球
700‧‧‧封裝結構
810‧‧‧晶片
820‧‧‧絕緣材料
830、840‧‧‧絕緣保護層
920、930、940、950‧‧‧阻層
922、942‧‧‧開口
932‧‧‧圖案化開口區
T1、T2‧‧‧厚度
第1A~1R圖繪示依照本發明一實施方式之無核心層封裝基板的製程各步驟的剖面圖。
第1F’圖繪示依照本發明另一實施方式之無核心層封裝基板的製程其中一步驟的剖面圖。
第1R’圖繪示依照本發明又一實施方式之無核心層封裝基板的製程其中一步驟的剖面圖。
第2A圖與第2B圖繪示依照本發明一實施方式之堆疊封裝結構的製程各步驟的剖面圖。
第2B’圖繪示依照本發明另一實施方式之封裝結構的製程其中一步驟的剖面圖。
以下將以圖式揭露本發明之多樣實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
本發明不同實施方式提供一種無核心層封裝基板的製造方法。由於無核心層封裝基板不具有核心層，因此無核心層封裝基板的厚度得以有效減少。本發明不同實施方式之無核心層封裝基板另外具有其他優於習知技術之優點，以下將分別一一說明。
第1A~1R圖繪示依照本發明一實施方式之無核心層封裝基板100的製程各步驟的剖面圖。如第1A圖所繪示，形成圖案化金屬層120於承載基板110上，其中圖案化金屬層120包括有犧牲區塊122與複數導體柱124。
具體而言，首先提供承載基板110。承載基板110可包含基板層(圖中未繪示)與導電晶種層(圖中未繪示)，導電晶種層設於基板層上，但並不限於此。在其他實施方式中，承載基板110可為一整塊金屬。
接著，形成阻層(圖中未繪示)於承載基板110上，並圖案化阻層以形成圖案化開口區(圖中未繪示)。然後，形成圖案化金屬層120於承載基板110上與圖案化開口區中，其包括有犧牲區塊122與導體柱124。最後，移除阻層。
前述之阻層可為乾膜(Dry Film)或濕膜(Wet Film)。前述圖案化金屬層120之材質可為比如銅。前述圖案化金屬層120的形成方法可為電鍍。
需要注意的是，在其他實施方式中，可以使用其他的製造流程來形成圖案化金屬層120。舉例來說，可以先形成預備金屬層(圖中未繪示)於承載基板110上，再蝕刻預備金屬層而形成圖案化金屬層120。
應了解到，以上所舉之圖案化金屬層120的實施方式僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇圖案化金屬層120的實施方式。
如第1B圖所繪示，形成介電層130於承載基板110與圖案化金屬層120上。介電層之材質可包含樹脂與玻璃纖維。樹脂可為酚醛樹脂、環氧樹脂、聚亞醯胺樹脂或聚四氟乙烯。介電層的形成方法可如為層壓(Lamination)。
如第1C圖所繪示，平坦化介電層130並裸露出圖案化金屬層120。平坦化的方法可為刷磨、化學機械研磨(Chemical-Mechanical Polishing，CMP)等方法。
接著，如第1D圖所繪示，可以微蝕刻方式薄化圖案化金屬層120，以使介電層130凸出於圖案化金屬層120。
如第1E圖所繪示，形成導電晶種層140於介電層130上。導電晶種層140之材質可為金屬比如銅。導電晶種層140的形成方法可為化鍍如無電電鍍(Electoless plating)或化學氣相沉積(CVD)、物理氣相沉積(PVD)如濺鍍或蒸鍍 等。
如第1F圖與第1G圖所繪示，形成蝕刻停止層150於犧牲區塊122上。
如第1F圖所繪示，形成阻層920於導電晶種層140以及圖案化金屬層120上，並使阻層920在犧牲區塊122處形成開口922。
接著，以導電晶種層140為導電途徑利用電鍍形成蝕刻停止層150於犧牲區塊122上。蝕刻停止層150之材質可為金屬比如鎳，且蝕刻停止層150之材質與圖案化金屬層120之材質不同。另外，在其他實施方式中，亦可以不形成導電晶種層140，而蝕刻停止層150的形成方法可為物理氣相沉積等方式。
然後，如第1G圖所繪示，移除阻層920。
特別注意的是，如第1F圖所繪示，由於開口922之尺寸小於犧牲區塊122之尺寸，故部份之阻層920覆蓋於犧牲區塊122上方的導電晶種層140上，所以蝕刻停止層150沒有完全覆蓋位於犧牲區塊122上方的導電晶種層140，而此將導致後續製程的差異。
第1F’圖繪示依照本發明另一實施方式之無核心層封裝基板100的製程其中一步驟的剖面圖。如第1F’圖所繪示，由於開口922之尺寸大於犧牲區塊122之尺寸，故阻層920裸露部份位於鄰近於犧牲區塊122之介電層上的導電晶種層140，於是部份之蝕刻停止層150將形成於位於鄰近於犧牲區塊122之介電層上的導電晶種層140上。
如第1H圖、第1I圖以及第1J圖所繪示，形成另一圖案化金屬層160於蝕刻停止層150、導電晶種層140以及圖案化金屬層120上。
如第1H圖所繪示，形成阻層930於蝕刻停止層150、導電晶種層140以及圖案化金屬層120上，並使阻層930形成圖案化開口區932。
接著，如第1I圖所繪示，以電鍍形成圖案化金屬層160於圖案化開口區932所外露之蝕刻停止層150、導電晶種層140以及圖案化金屬層120上。
最後，如第1J圖所繪示，移除阻層930。
特別注意的是，由於來自第1F圖的實施方式，如第1J圖所繪示，蝕刻停止層150沒有完全覆蓋位於犧牲區塊122上方的導電晶種層140，為了避免在後續的蝕刻製程中(見第1Q圖)，因為位於犧牲區塊122移除後所形成之置晶凹槽102內緣無蝕刻停止層150所覆蓋之間隙沒有受到蝕刻停止層150的保護而傷害到置晶凹槽102內的圖案化金屬層160與置晶凹槽102外的圖案化金屬層160之間的電性連接結構(即線路層，圖未繪示)，置晶凹槽102內的圖案化金屬層160與置晶凹槽102外的圖案化金屬層160沒有電性連接結構。
若是在如第1F’圖的實施方式中，因為蝕刻停止層150完全覆蓋位於犧牲區塊122上方的導電晶種層140，所以在後續的蝕刻製程中(見第1Q圖)，蝕刻停止層150將可保護圖案化金屬層160而不被蝕刻。於是，置晶凹槽102 內的圖案化金屬層160與置晶凹槽102外的圖案化金屬層160之間可以設置電性連接結構。
如第1K圖所繪示，形成第一介電層210於蝕刻停止層150、導電晶種層140、圖案化金屬層120、160上。
如第1L圖所繪示，形成複數盲孔212於第一介電層210中。盲孔212的形成方法可為雷射燒蝕第一介電層210。
接著，如第1M圖所繪示，以電鍍形成第一增層線路層220與複數第一導電盲孔230，其中第一增層線路層220設於第一介電層210上，第一導電盲孔230形成於第一介電層210中並電性連接圖案化金屬層160與第一增層線路層220。第一介電層210、第一增層線路層220以及第一導電盲孔230構成第一增層結構200或第一增層結構200之最小增層單位。
如第1N圖所繪示，可選擇性地形成至少另一第一介電層214於第一介電層210與第一增層線路層220上，形成另一第一增層線路層224於第一介電層214上，且形成另複數第一導電盲孔234於第一介電層214中並電性連接第一增層線路層220與第一增層線路層224。
接著，形成絕緣保護層830於第一介電層214與第一增層線路層224上，以保護第一增層線路層224。絕緣保護層830之材質可為防焊材料或樹脂比如環氧樹脂。絕緣保護層830的形成方法可為貼合、印刷或塗佈等方式。
如第1N圖與第1O圖所繪示，移除承載基板110。 承載基板110的移除方法可為拆板、剝離或蝕刻等方式。
如第1P圖與第1Q圖所繪示，移除圖案化金屬層120的犧牲區塊122，並形成置晶凹槽102。
如第1P圖所繪示，形成阻層940於圖案化金屬層120與介電層130上，並形成阻層950於絕緣保護層830與第一增層線路層224上。然後，於阻層940形成開口942，以裸露犧牲區塊122。
接著，如第1Q圖所繪示，移除圖案化金屬層120的犧牲區塊122，並形成置晶凹槽102。犧牲區塊122的移除方法可為蝕刻，且蝕刻將停止於蝕刻停止層150。
最後，如第1R圖所繪示為倒置之無核心層封裝基板100，其中並移除阻層940、950與蝕刻停止層150。
第1R’圖繪示係依照本發明又一實施方式之無核心層封裝基板100的製程其中一步驟的剖面圖。如第1R’圖所繪示，可使用雷射燒蝕移除置晶凹槽102內第一介電層210之部份表面厚度，使位於置晶凹槽102的圖案化金屬層160凸出於第一介電層210並形成複數凸塊162。
無核心層封裝基板100可以進一步形成表面處理層170於裸露於第一介電層210的圖案化金屬層160上，表面處理層170的材料可為錫、銀、鎳、金、鉻/鈦、鎳/金、鎳/鈀、鎳/鈀/金或有機保焊膜(OSP)。
應了解到，以上所舉之阻層的實施方式僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇阻層的實施方式。
以下揭露兩種應用無核心層封裝基板100的封裝結構。
第2A圖與第2B圖繪示依照本發明一實施方式之堆疊封裝結構600的製程各步驟的剖面圖。無核心層封裝基板100可應用於堆疊式封裝(Package on Package，PoP)。如第2A圖所繪示，首先提供前述之無核心層封裝基板100(如第1R’圖所繪示)，並放置晶片810於置晶凹槽102中，並可藉由焊接等方式與凸塊162形成電性連接。接著，填充絕緣材料(Non-conductive Paste)820於置晶凹槽102與晶片之間的空隙中。然後，以加熱等方式使絕緣材料820固化而使晶片810固定於無核心層封裝基板100中，以形成第一封裝結構。
如第2B圖所繪示，使用第二封裝結構610(其內部結構省略)與無核心層封裝基板100及所封裝之晶片810，其中第二封裝結構610可藉由複數焊料球611電性連接於導體柱124。
如第1J圖所繪示，由於介電層130凸出於圖案化金屬層120，所以在介電層130上的圖案化金屬層160之底部將會高於在圖案化金屬層120上的圖案化金屬層160之底部。於是，如第1R’圖所繪示，凸塊162的設置高度將會高於介電層130的底部，而圖案化金屬層160的線路層164會設於介電層130下方表面，因此凸塊162的設置高度將會高於線路層164(即凸塊162之厚度T1大於設於介電層130下方表面之線路層164之厚度T2)。凸塊162的設置高 度高於第一介電層210，而線路層164為設於第一介電層210中，因此對比於凸出於第一介電層210的凸塊162，線路層164是埋在第一介電層210中。於是，凸塊162與線路層164的設置位置明顯有所區隔，因而在無核心層封裝基板100運作時將不會互相干擾。另外，由於凸塊162凸出於線路層164與第一介電層210，所以晶片810與凸塊162的電性連接品質將會較佳。
特別注意的是，因為凸塊162凸出於線路層164與第一介電層210而產生較佳電性連接品質的功效在具有微細間距(fine pitch)的凸塊162的實施方式中會特別明顯。此外，凸塊162之厚度T1與介電層130下方表面之線路層164之厚度T2之間的厚度差可以藉由第1C圖與第1D圖中所繪示的薄化製程來決定。
另外，相較於傳統下基板藉由焊料球與第二封裝結構610的焊料球611連接，無核心層封裝基板100使用導體柱124與焊料球611連接。如此一來，將可避免傳統第一封裝結構的焊料球與焊料球611在迴焊(reflow)時同時熔融而使傳統第一封裝結構的焊料結構與第二封裝結構610的焊料球611的整體結構的寬度變大。於是，使用無核心層封裝基板100將能達成達成微細間距(fine pitch)的需求。
此外，由於晶片810週遭的介電層130在無核心層封裝基板100的早期製程即形成，所以無核心層封裝基板100的形狀將會被介電層130所固定，而減少因為製程過程的溫差而產生無核心層封裝基板100的翹曲情況，因而避 免焊料球611因為上下封裝結構的熱膨脹程度不同導致翹曲等問題，進而使堆疊封裝結構600無法正常運作的情況。
以下將討論另一種實施方式的封裝結構700。如第2A圖所繪示，首先提供前述之第一封裝結構。接著，如第2B’圖所繪示，其繪示依照本發明另一實施方式之封裝結構700的製程其中一步驟的剖面圖，形成第二增層結構300於無核心層封裝基板100具有晶片810的一側，其中第二增層結構300包含第二介電層310、設於第二介電層310上之第二增層線路層320以及形成於第二介電層310中的複數第二導電盲孔330，其中部份之第二導電盲孔330電性連接導體柱124與該第二增層線路層320。最後，形成絕緣保護層840於第二介電層310與第二增層線路層320上，以保護第二增層線路層320。
如第1R圖所繪示，藉由第1A~1R所繪示的製程可以製造一種無核心層封裝基板100。無核心層封裝基板100包含介電層130、第一介電層210、圖案化金屬層160以及複數導體柱124。介電層130具有複數貫孔132與置晶開口134。一第一介電層210設於介電層130下方表面，並與置晶開口134形成置晶凹槽102。圖形化金屬層160具有埋設於第一介電層210中且部份設於介電層130下方表面之線路層164與埋設且外露於形成置晶凹槽之部份第一介電層210之複數凸塊162。複數導體柱124，設於貫孔132中，並電性連接線路層164，其中設於導體柱124下方表面之線路層164與凸塊162之厚度T1大於設於介電層130下 方表面之線路層164之厚度T2。
如第1R’圖所繪示，第1R’圖中的無核心層封裝基板100與第1R圖中的無核心層封裝基板100大致相同，主要不同之處在於，凸塊162凸出於第一介電層210。 無核心層封裝基板100更可包含第一增層線路層220以及複數第一導電盲孔230。第一增層線路層220設於第一介電層210下方表面。複數第一導電盲孔230設於第一介電層210中，其中部份之第一導電盲孔230電性連接第一增層線路層220與線路層164。第一介電層210、第一增層線路層220以及第一導電盲孔230組成第一增層結構200。
如第2B圖所繪示，藉由第2A圖與第2B圖所繪示的製程可以製造一種堆疊封裝結構600。堆疊封裝結構600包含前述之無核心層封裝基板100、晶片810、絕緣材料820以及第二封裝結構610。晶片810設於置晶凹槽102中，且電性連接凸塊162。絕緣材料820設於置晶凹槽102與晶片810之間的空隙中，使晶片810固定於無核心層封裝基板100，以形成第一封裝結構。第二封裝結構610設於第一封裝結構設有該晶片的一側，且可藉由複數焊料球611電性連接第一封裝結構之導體柱124。
如第2B’圖所繪示，藉由第2A圖與第2B’圖所繪示的製程可以製造另一種封裝結構700。封裝結構700包含前述之無核心層封裝基板100、晶片810、絕緣材料820以及第二增層結構300。晶片810設於置晶凹槽102中，且電性連接凸塊162。絕緣材料820設於置晶凹槽102與晶片 810之間的空隙中，使晶片810固定於無核心層封裝基板100。第二增層結構300設於無核心層封裝基板100設有晶片810的一側，其中第二增層結構300包含至少一第二介電層310、設於第二介電層310上之第二增層線路層320以及設於第二介電層310中的複數第二導電盲孔330，其中部份之第二導電盲孔330電性連接導體柱124與第二增層線路層320。
本發明上述實施方式藉由使凸塊162的設置高度高於線路層164，甚至使凸塊162凸出於其周遭的第一介電層210，而使晶片810與凸塊162的電性連接品質更佳。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧無核心層封裝基板
102‧‧‧置晶凹槽
120‧‧‧圖案化金屬層
124‧‧‧導體柱
130‧‧‧介電層
132‧‧‧貫孔
134‧‧‧置晶開口
160‧‧‧圖案化金屬層
162‧‧‧凸塊
164‧‧‧線路層
170‧‧‧表面處理層
200‧‧‧第一增層結構
210、214‧‧‧第一介電層
212‧‧‧盲孔
220、224‧‧‧第一增層線路層
230、234‧‧‧第一導電盲孔

Claims (8)

  1. 一種無核心層封裝基板的製造方法，包含：形成一第一圖案化金屬層於一承載基板上，其中該第一圖案化金屬層具有一犧牲區塊與複數導體柱；形成一介電層於該承載基板與該第一圖案化金屬層上；平坦化該介電層並裸露出該第一圖案化金屬層；薄化該第一圖案化金屬層，使該介電層凸出於該第一圖案化金屬層；形成一蝕刻停止層於該犧牲區塊上；形成一第二圖案化金屬層於該蝕刻停止層、該介電層、與該第一圖案化金屬層上；形成一第一增層結構於該第二圖案化金屬層、該蝕刻停止層、該介電層、與該第一圖案化金屬層上；移除該承載基板；移除該第一圖案化金屬層的該犧牲區塊，並形成一置晶凹槽；以及移除該蝕刻停止層；其中第一增層結構包含至少一第一介電層、設於該第一介電層上之一第一增層線路層以及形成於該第一介電層中的複數第一導電盲孔，其中部份之該些第一導電盲孔電性連接該第二圖形化金屬層與該第一增層線路層。
  2. 如請求項1所述之製造方法，更包含： 移除該第一介電層之部份表面厚度，使位於該置晶凹槽的該第二圖案化金屬層凸出於該第一介電層並形成複數凸塊。
  3. 一種堆疊封裝結構的製造方法，包含：提供使用如請求項1或2所述之製造方法所製造之一無核心層封裝基板；放置一晶片於該置晶凹槽中，並與該凸塊形成電性連接；填充一絕緣材料於該置晶凹槽與該晶片之間的空隙中，使該晶片固定於該無核心層封裝基板，以形成一第一封裝結構；以及設置一第二封裝結構於該第一封裝結構設有該晶片的一側，且該第二封裝結構電性連接該第一封裝結構之該些導體柱。
  4. 一種封裝結構的製造方法，包含：提供使用如請求項1或2所述之製造方法所製造之一無核心層封裝基板；放置一晶片於該置晶凹槽中，並與該些凸塊形成電性連接；填充一絕緣材料於該置晶凹槽與該晶片之間的空隙中，使該晶片固定於該無核心層封裝基板；以及形成一第二增層結構於該無核心層封裝基板設有該晶 片的一側，其中該第二增層結構包含至少一第二介電層、形成於該第二介電層上之一第二增層線路層以及形成於該第二介電層中的複數第二導電盲孔，其中部份之該些第二導電盲孔電性連接該些導體柱與該第二增層線路層。
  5. 一種無核心層封裝基板，包含：一介電層，具有一置晶開口與複數貫孔；一第一介電層，設於該介電層下方表面上，並與該置晶開口構成一置晶凹槽；一圖形化金屬層，具有埋設於該第一介電層中且部份設於該介電層下方表面之一線路層、與埋設且外露於構成該置晶凹槽之部份該第一介電層之複數凸塊；複數導體柱，設於該些貫孔中，並電性連接該線路層，其中設於該些導體柱下方表面之該線路層之厚度與設於該置晶凹槽之該些凸塊之厚度皆大於設於該介電層下方表面之線路層之厚度；一第一增層線路層，設於該第一介電層下方表面；以及；複數第一導電盲孔，設於該第一介電層中，且該些第一導電盲孔電性連接該第一增層線路層與該線路層或該些凸塊；其中該第一介電層、該第一增層線路層、與該些複數第一導電盲孔構成一第一增層結構或該第一增層結構之最小增層單位。
  6. 如請求項5所述之無核心層封裝基板，其中該些凸塊凸出於該些凸塊周遭的該第一介電層。
  7. 一種堆疊封裝結構，包含：如請求項5或6所述之無核心層封裝基板；一晶片，設於該置晶凹槽中，且電性連接該些凸塊；一絕緣材料，設於該置晶凹槽與該晶片之間的空隙中，使該晶片固定於該無核心層封裝基板，以形成一第一封裝結構；以及一第二封裝結構，設於該第一封裝結構設有該晶片的一側，且電性連接該第一封裝結構之該些導體柱。
  8. 一種封裝結構，包含：如請求項5或6所述之無核心層封裝基板；一晶片，設於該置晶凹槽中，且電性連接該些凸塊；一絕緣材料，設於該置晶凹槽與該晶片之間的空隙中，使該晶片固定於該無核心層封裝基板；以及一第二增層結構，設於該無核心層封裝基板設有該晶片的一側，其中該第二增層結構包含至少一第二介電層、設於該第二介電層上之一第二增層線路層以及設於該第二介電層中的複數第二導電盲孔，其中部份之該些第二導電盲孔電性連接該些導體柱與該第二增層線路層。
TW103130594A 2014-09-04 2014-09-04 無核心層封裝基板與其製造方法 TWI574597B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103130594A TWI574597B (zh) 2014-09-04 2014-09-04 無核心層封裝基板與其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103130594A TWI574597B (zh) 2014-09-04 2014-09-04 無核心層封裝基板與其製造方法

Publications (2)

Publication Number Publication Date
TW201611695A TW201611695A (zh) 2016-03-16
TWI574597B true TWI574597B (zh) 2017-03-11

Family

ID=56085353

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103130594A TWI574597B (zh) 2014-09-04 2014-09-04 無核心層封裝基板與其製造方法

Country Status (1)

Country Link
TW (1) TWI574597B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI563602B (en) * 2016-04-15 2016-12-21 Phoenix Pioneer Technology Co Ltd Method of fabricating a package substrate
TWI785856B (zh) * 2021-10-21 2022-12-01 欣興電子股份有限公司 避免翹曲的線路板結構及其製作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201031288A (en) * 2008-09-22 2010-08-16 Intel Corp Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
TW201351514A (zh) * 2012-06-14 2013-12-16 Bridge Semiconductor Corp 具有內建加強層之凹穴基板之製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201031288A (en) * 2008-09-22 2010-08-16 Intel Corp Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
TW201351514A (zh) * 2012-06-14 2013-12-16 Bridge Semiconductor Corp 具有內建加強層之凹穴基板之製造方法

Also Published As

Publication number Publication date
TW201611695A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
US10438899B2 (en) Semiconductor packages
KR102440119B1 (ko) 반도체 패키지 및 그 제조방법
TWI451549B (zh) 嵌埋半導體元件之封裝結構及其製法
US8309860B2 (en) Electronic component built-in substrate and method of manufacturing the same
US20130118680A1 (en) Method for fabricating a packaging substrate
US20130008705A1 (en) Coreless package substrate and fabrication method thereof
KR101531097B1 (ko) 인터포저 기판 및 이의 제조방법
KR102333092B1 (ko) 회로 기판 및 그 제조 방법
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US10403567B2 (en) Fabrication method of electronic package
JP2008227348A (ja) 半導体装置及びその製造方法
US10943846B2 (en) Chip package structure with heat conductive component and manufacturing thereof
JP6418757B2 (ja) 配線基板及びその製造方法と半導体装置
US20130025926A1 (en) Circuit substrate
US10129980B2 (en) Circuit board and electronic component device
US7541217B1 (en) Stacked chip structure and fabrication method thereof
TWI389275B (zh) Intermediate substrate and intermediate substrate manufacturing method
TWI574597B (zh) 無核心層封裝基板與其製造方法
US20060267190A1 (en) Semiconductor device, laminated semiconductor device, and method for producing semiconductor device
TWI444123B (zh) 線路板製作方法及線路板
US9607941B2 (en) Conductive via structure and fabrication method thereof
TWI437689B (zh) 半導體裝置
US8258009B2 (en) Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof
TWI392071B (zh) 封裝結構及其製法