JP3880602B2 - 半導体装置の製造方法、半導体装置 - Google Patents
半導体装置の製造方法、半導体装置 Download PDFInfo
- Publication number
- JP3880602B2 JP3880602B2 JP2005040556A JP2005040556A JP3880602B2 JP 3880602 B2 JP3880602 B2 JP 3880602B2 JP 2005040556 A JP2005040556 A JP 2005040556A JP 2005040556 A JP2005040556 A JP 2005040556A JP 3880602 B2 JP3880602 B2 JP 3880602B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- support
- conductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims description 215
- 238000000034 method Methods 0.000 claims description 75
- 239000004020 conductor Substances 0.000 claims description 42
- 239000010949 copper Substances 0.000 claims description 33
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 32
- 229910052802 copper Inorganic materials 0.000 claims description 32
- 238000009713 electroplating Methods 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 59
- 239000012790 adhesive layer Substances 0.000 description 16
- 230000008569 process Effects 0.000 description 15
- 239000000853 adhesive Substances 0.000 description 13
- 238000007747 plating Methods 0.000 description 12
- 230000001070 adhesive effect Effects 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 11
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 238000000227 grinding Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- ZMXDDKWLCZADIW-UHFFFAOYSA-N N,N-Dimethylformamide Chemical compound CN(C)C=O ZMXDDKWLCZADIW-UHFFFAOYSA-N 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- HZAXFHJVJLSVMW-UHFFFAOYSA-N 2-Aminoethan-1-ol Chemical compound NCCO HZAXFHJVJLSVMW-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000414 obstructive effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Pressure Sensors (AREA)
Description
本発明は、半導体装置の製造方法に関し、貫通電極を有する薄型半導体装置の製造に好適に利用可能である。
近年、コンピューターや通信機器を中心とした電子機器の小型化と高機能化に伴い、半導体装置には小型化、高密度化および高速化が要求されるようになった。そのため、複数個の半導体チップを積層したいわゆる３次元チップと言われる小型、高密度化を図った半導体装置が提案されている。複数個チップを重ねる方法として、例えば特許文献１に示すような方法が提案されている。
ここで、図７を用いて、従来の半導体装置の製造工程について説明する。図７（ａ）〜（ｊ）は、従来の半導体装置の製造方法を示す断面図である。
まず、基板５０の表面側に回路素子部５１を形成し、図７（ａ）に示す構造を得る。次に、基板５０の表面側にフォトレジストを塗布してフォトレジスト層を形成し、この層をパターニングすることにより、開口部５２ａを有するマスク層５２を形成する。次に、マスク層５２を用いて回路素子部５１及びシリコンウエハで構成された基板５０を反応性イオンエッチング（ＲＩＥ）等によりエッチングして、基板表面から１００μｍ弱の非貫通孔５３を形成し、図７（ｂ）に示す構造を得る。次に、非貫通孔５３の内壁面に絶縁膜５４を形成し、図７（ｃ）に示す構造を得る。次に、電解めっきの陰極となるシード層５５を絶縁膜上に形成し、これを陰極として非貫通孔５３の内部を金属５６で埋めて、図７（ｄ）に示す構造を得る。次に、金属５６を化学的機械的研磨（ＣＭＰ）により非貫通孔５３以外の余分な金属を除去し、図７（ｅ）に示す構造を得る。次に、基板５０の回路素子部５１側に支持体５８を両面テープ等からなる接着層５７を介して貼り合わせた後、基板５０の裏面を研削して、非貫通孔５３に充填された金属５６を基板裏面側に露出させて、図７（ｆ）に示す構造を得る。次に、基板５０の裏面を選択的にエッチングし、図７（ｇ）に示す構造を得る。次に、化学蒸着法（ＣＶＤ）により、基板５０の裏面にＳｉＮやＳｉＯ2等の絶縁膜５９を堆積し、図７（ｈ）に示す構造を得る。次に、ＣＭＰ法を用いて貫通電極の金属５６を露出させるように絶縁膜５９を取り除き、図７（ｉ）に示す構造を得る。次に、支持基板５８及び接着層５７を取り除き、図７（ｊ）に構造を得る。
以上の工程により、貫通電極を有する半導体装置を製造することができる。
特開平１０−２２３８３３号公報
まず、基板５０の表面側に回路素子部５１を形成し、図７（ａ）に示す構造を得る。次に、基板５０の表面側にフォトレジストを塗布してフォトレジスト層を形成し、この層をパターニングすることにより、開口部５２ａを有するマスク層５２を形成する。次に、マスク層５２を用いて回路素子部５１及びシリコンウエハで構成された基板５０を反応性イオンエッチング（ＲＩＥ）等によりエッチングして、基板表面から１００μｍ弱の非貫通孔５３を形成し、図７（ｂ）に示す構造を得る。次に、非貫通孔５３の内壁面に絶縁膜５４を形成し、図７（ｃ）に示す構造を得る。次に、電解めっきの陰極となるシード層５５を絶縁膜上に形成し、これを陰極として非貫通孔５３の内部を金属５６で埋めて、図７（ｄ）に示す構造を得る。次に、金属５６を化学的機械的研磨（ＣＭＰ）により非貫通孔５３以外の余分な金属を除去し、図７（ｅ）に示す構造を得る。次に、基板５０の回路素子部５１側に支持体５８を両面テープ等からなる接着層５７を介して貼り合わせた後、基板５０の裏面を研削して、非貫通孔５３に充填された金属５６を基板裏面側に露出させて、図７（ｆ）に示す構造を得る。次に、基板５０の裏面を選択的にエッチングし、図７（ｇ）に示す構造を得る。次に、化学蒸着法（ＣＶＤ）により、基板５０の裏面にＳｉＮやＳｉＯ2等の絶縁膜５９を堆積し、図７（ｈ）に示す構造を得る。次に、ＣＭＰ法を用いて貫通電極の金属５６を露出させるように絶縁膜５９を取り除き、図７（ｉ）に示す構造を得る。次に、支持基板５８及び接着層５７を取り除き、図７（ｊ）に構造を得る。
以上の工程により、貫通電極を有する半導体装置を製造することができる。
上記製造方法では、非貫通孔を電解めっきにより金属を充填した後に、Ｓｉ基板を薄化して金属を基板裏面側に露出させることにより貫通電極を形成しているが、このような方法を用いた場合には、非貫通孔に金属を充填する際に、めっき液が非貫通孔の底部にまで供給されにくく、また、電解めっきの際に発生する水素等の影響により金属が完全に充填されず、ボイドが発生しやすくなる。また、完全充填するためには、添加剤を用いた複雑で高度なめっき方法が必要となり、めっき時間も長くかかってしまう。その結果、プロセスコストが増大してしまうという問題点がある。
本発明は、上記の点に鑑みてなされたものであり、簡易な方法により、導電体を確実に充填して貫通電極を形成することができる半導体装置の製造方法を提供するものである。
本発明の半導体装置の製造方法は、（１）第１支持体を基板表面側に取り付ける工程と、（２）基板をその裏面側から薄化する工程と、（３）第１支持体を基板から取り外す工程と、（４）開口部を有する第２支持体を基板裏面側に取り付ける工程と、（５）基板表面に第１絶縁膜を形成する工程と、（６）第２支持体の開口部に繋がる貫通孔を基板に形成する工程と、（７）第２絶縁膜を基板の貫通孔内部に形成する工程と、（８）基板の貫通孔内部に導電体を充填する工程を備えることを特徴とする。
本発明によれば、第１支持体で基板を支持した状態で基板を薄化するので、薄化の際の基板の破損を防止することができる。また、本発明によれば、開口部を有する第２支持体によって基板が支持された状態で、この開口部に繋がる基板貫通孔に導電体が充填される。従って、電解めっき法による充填の際にめっき液が貫通孔内をスムーズに移動するので、貫通孔の充填が容易になされ、かつ、電解めっきの際に発生する水素等が容易に除去される。
１．第１実施形態
本発明の第１実施形態の半導体装置の製造方法は、（１）第１支持体を基板表面側に取り付ける工程と、（２）基板をその裏面側から薄化する工程と、（３）第１支持体を基板から取り外す工程と、（４）開口部を有する第２支持体を基板裏面側に取り付ける工程と、（５）基板表面に第１絶縁膜を形成する工程と、（６）第２支持体の開口部に繋がる貫通孔を基板に形成する工程と、（７）第２絶縁膜を基板の貫通孔内部に形成する工程と、（８）基板の貫通孔内部に導電体を充填する工程を備えることを特徴とする。
これらの工程は、必ずしも記載された順に実行する必要が無く、適宜順序を入れ替えた実施形態や複数の工程を同時に実施する実施形態も本発明の範囲に含まれる。
本発明の第１実施形態の半導体装置の製造方法は、（１）第１支持体を基板表面側に取り付ける工程と、（２）基板をその裏面側から薄化する工程と、（３）第１支持体を基板から取り外す工程と、（４）開口部を有する第２支持体を基板裏面側に取り付ける工程と、（５）基板表面に第１絶縁膜を形成する工程と、（６）第２支持体の開口部に繋がる貫通孔を基板に形成する工程と、（７）第２絶縁膜を基板の貫通孔内部に形成する工程と、（８）基板の貫通孔内部に導電体を充填する工程を備えることを特徴とする。
これらの工程は、必ずしも記載された順に実行する必要が無く、適宜順序を入れ替えた実施形態や複数の工程を同時に実施する実施形態も本発明の範囲に含まれる。
１−１．第１支持体取り付け工程（工程（１））
第１支持体は、基板に取り付けられて基板を支持できる程度の剛性を有するものであればよく、半導体（シリコンなど）、樹脂、ガラスなど種々の材料で形成することができる。第１支持体の外形は特に限定されないが、基板を確実に支持するために基板と同程度又は基板よりも大きな外形（面積）を有するものが好ましい。基板は、シリコン基板などの半導体基板などからなり、厚さが、好ましくは、３００〜７００μｍ程度である。
第１支持体は、基板に取り付けられて基板を支持できる程度の剛性を有するものであればよく、半導体（シリコンなど）、樹脂、ガラスなど種々の材料で形成することができる。第１支持体の外形は特に限定されないが、基板を確実に支持するために基板と同程度又は基板よりも大きな外形（面積）を有するものが好ましい。基板は、シリコン基板などの半導体基板などからなり、厚さが、好ましくは、３００〜７００μｍ程度である。
第１支持体の基板への取り付けは、接着層などを介して行うことができる。接着層は、紫外線硬化性接着剤、熱硬化性接着剤、両面テープなどで形成することができる。第１支持体は、静電力などによって基板に取り付けてもよい。基板が支持体によって支持される限り、その他いずれの方法によってもよい。なお、通常は、第１支持体を取り付ける前に、基板表面に回路素子部（トランジスタ、ダイオード、抵抗、コンデンサ、インダクタ、配線等からなる。）を形成する。
１−２．基板薄化工程（工程（２））
基板薄化は、機械研削、化学研磨、プラズマエッチング、またはガスエッチングなど種々の方法で行うことができる。また、薄型半導体装置を作製するために、基板の薄化は、基板の厚さが３０〜１００μｍとなるように行われることが好ましい。このような厚さに薄化されても、基板は、薄化の際に第１支持体によって支持されているので、破損しにくい。
基板薄化は、機械研削、化学研磨、プラズマエッチング、またはガスエッチングなど種々の方法で行うことができる。また、薄型半導体装置を作製するために、基板の薄化は、基板の厚さが３０〜１００μｍとなるように行われることが好ましい。このような厚さに薄化されても、基板は、薄化の際に第１支持体によって支持されているので、破損しにくい。
１−３．第１支持体取り外し工程（工程（３））
基板薄化の後に、第１支持体を基板から取り外す。また、第１支持体を基板に取り付ける際に接着層を用いている場合には、この工程で接着層も一緒に除去する。
基板薄化の後に、第１支持体を基板から取り外す。また、第１支持体を基板に取り付ける際に接着層を用いている場合には、この工程で接着層も一緒に除去する。
１−４．第２支持体取り付け工程（工程（４））
第２支持体は、基板裏面（第１支持体が取り付けられた面の反対側の面）に取り付ける。第２支持体として、第１支持体と同様の材料・外形のものを用いることができ、また、第２支持体は、第１支持体と同様の方法で基板に取り付けることができる。第２支持体は、開口部を有している。開口部は、針などを用いて機械的に形成してもよく、フォトリソグラフィー及びエッチング技術などにより形成してもよい。
第２支持体は、基板裏面（第１支持体が取り付けられた面の反対側の面）に取り付ける。第２支持体として、第１支持体と同様の材料・外形のものを用いることができ、また、第２支持体は、第１支持体と同様の方法で基板に取り付けることができる。第２支持体は、開口部を有している。開口部は、針などを用いて機械的に形成してもよく、フォトリソグラフィー及びエッチング技術などにより形成してもよい。
１−５．第１絶縁膜形成工程（工程（５））
第１絶縁膜は、酸化シリコン膜や窒化シリコン膜などからなり、ＣＶＤ法などで形成することができる。また、ポリイミドやエポキシなどの樹脂を回転塗布して形成してもよく、ポリイミドなどを電着することによって形成してもよい。基板貫通孔形成工程の前に基板表面に絶縁膜を形成することにより、基板表面の汚染を防止することができる。第１絶縁膜形成工程は、基板貫通孔形成工程の後に行ってもよく、この場合、第２絶縁膜形成工程と同時に行ってもよい。この場合、一度の工程で、基板表面と基板貫通孔内部の両方に絶縁膜を形成することができ、工程数を減らすことができる。
第１絶縁膜は、酸化シリコン膜や窒化シリコン膜などからなり、ＣＶＤ法などで形成することができる。また、ポリイミドやエポキシなどの樹脂を回転塗布して形成してもよく、ポリイミドなどを電着することによって形成してもよい。基板貫通孔形成工程の前に基板表面に絶縁膜を形成することにより、基板表面の汚染を防止することができる。第１絶縁膜形成工程は、基板貫通孔形成工程の後に行ってもよく、この場合、第２絶縁膜形成工程と同時に行ってもよい。この場合、一度の工程で、基板表面と基板貫通孔内部の両方に絶縁膜を形成することができ、工程数を減らすことができる。
１−６．基板貫通孔形成工程（工程（６））
基板の貫通孔は、第２支持体の開口部よりも小さいことが好ましい。この場合、導電体充填工程でめっき液が貫通孔内部をスムーズに移動するからである。貫通孔の横断面（基板表面に平行な面）形状は、正方形、長方形又は円などにすることができる。貫通孔は、基板表面側又は裏面側に（すなわち、第２支持体上に）レジストパターンを形成し、このレジストパターンをエッチングマスクとして基板をエッチングすることにより形成することができる。また、貫通孔は、開口部を有する第２支持体をマスクとして基板をエッチングすることにより形成してもよい。第２支持体をマスクにすると、レジストパターンを形成するためのフォトマスクが不要になり、また、レジストパターンと第２支持体開口部との位置合わせが不要になるという利点がある。
基板の貫通孔は、第２支持体の開口部よりも小さいことが好ましい。この場合、導電体充填工程でめっき液が貫通孔内部をスムーズに移動するからである。貫通孔の横断面（基板表面に平行な面）形状は、正方形、長方形又は円などにすることができる。貫通孔は、基板表面側又は裏面側に（すなわち、第２支持体上に）レジストパターンを形成し、このレジストパターンをエッチングマスクとして基板をエッチングすることにより形成することができる。また、貫通孔は、開口部を有する第２支持体をマスクとして基板をエッチングすることにより形成してもよい。第２支持体をマスクにすると、レジストパターンを形成するためのフォトマスクが不要になり、また、レジストパターンと第２支持体開口部との位置合わせが不要になるという利点がある。
１−７．第２絶縁膜形成工程（工程（７））
第２絶縁膜は、第１絶縁膜と同様の方法で形成することができる。但し、膜厚などは、適宜変更する。第２絶縁膜は、第１絶縁膜と同じ材料で形成してもよく、異なっていてもよい。
第２絶縁膜は、第１絶縁膜と同様の方法で形成することができる。但し、膜厚などは、適宜変更する。第２絶縁膜は、第１絶縁膜と同じ材料で形成してもよく、異なっていてもよい。
１−８．導電体充填工程（工程（８））
基板貫通孔への導電体の充填は、ＣＶＤ法やスパッタ法などで行うこともできるが、貫通孔内部に導電体シード層を形成し、このシード層を利用して、電解めっき法により導電体を充填することによって行うことが好ましい。本発明では、めっき液が貫通孔内をスムーズに移動するので、貫通孔の充填が容易になされ、かつ、電解めっきの際に発生する水素等が容易に除去されるからである。この場合、導電体は、銅又は銅を含む合金からなることが好ましいが、電解めっき法で充填可能であれば、他の金属などであってもよい。また、通常は、導電体を充填した後に、貫通孔以外の部分にある導電体（例えば、基板表面上の導電体）をＣＭＰ法などにより除去する。導電体シード層は、ＣＶＤ法やスパッタ法などで形成することができ、厚さが単原子層の厚さ〜２００ｎｍであることが好ましい。この程度の厚さがあれば、十分に電解めっきのためのシード層として機能するからである。また、導電体シード層は、好ましくは、バリア層を介して貫通孔内部に形成される。バリア層とは、導電体原子が基板などに拡散することを防止する機能を有する層である。バリア層を形成することにより、導電体原子による基板などの汚染を防止することができる。バリア層は、ＴｉＮ又はＴａＮなどからなり、ＣＶＤ法やスパッタ法などで形成することができる。
基板貫通孔への導電体の充填は、ＣＶＤ法やスパッタ法などで行うこともできるが、貫通孔内部に導電体シード層を形成し、このシード層を利用して、電解めっき法により導電体を充填することによって行うことが好ましい。本発明では、めっき液が貫通孔内をスムーズに移動するので、貫通孔の充填が容易になされ、かつ、電解めっきの際に発生する水素等が容易に除去されるからである。この場合、導電体は、銅又は銅を含む合金からなることが好ましいが、電解めっき法で充填可能であれば、他の金属などであってもよい。また、通常は、導電体を充填した後に、貫通孔以外の部分にある導電体（例えば、基板表面上の導電体）をＣＭＰ法などにより除去する。導電体シード層は、ＣＶＤ法やスパッタ法などで形成することができ、厚さが単原子層の厚さ〜２００ｎｍであることが好ましい。この程度の厚さがあれば、十分に電解めっきのためのシード層として機能するからである。また、導電体シード層は、好ましくは、バリア層を介して貫通孔内部に形成される。バリア層とは、導電体原子が基板などに拡散することを防止する機能を有する層である。バリア層を形成することにより、導電体原子による基板などの汚染を防止することができる。バリア層は、ＴｉＮ又はＴａＮなどからなり、ＣＶＤ法やスパッタ法などで形成することができる。
１−９．第２支持体取り外し工程
本発明の方法は、基板から第２支持体を取り外す工程をさらに備えてもよい。接着層を介して第２支持体を基板に取り付けている場合には、この工程で接着層も一緒に除去する。なお、第２支持体が邪魔にならない場合には、取り外さなくてもよい。
本発明の方法は、基板から第２支持体を取り外す工程をさらに備えてもよい。接着層を介して第２支持体を基板に取り付けている場合には、この工程で接着層も一緒に除去する。なお、第２支持体が邪魔にならない場合には、取り外さなくてもよい。
２．第２実施形態
本発明の第２実施形態の半導体装置の製造方法は、（１）第１支持体を基板表面側に取り付ける工程と、（２）基板をその裏面側から薄化する工程と、（３）第１支持体を基板から取り外す工程と、（４）基板に形成する貫通孔よりも大きな開口部を有する第２支持体を基板裏面側に取り付ける工程と、（５）基板表面に第１絶縁膜を形成する工程と、（６）第２支持体の開口部に繋がる貫通孔を基板に形成する工程と、（７）基板裏面に溝を形成する工程と、（８）第２絶縁膜を基板の溝及び貫通孔内部に形成する工程と、（９）基板の溝及び貫通孔内部に導電体を充填する工程を備えることを特徴とする。
第１実施形態についての説明は、その趣旨に反しない限り、本実施形態についても当てはまる。
本実施形態では、第２支持体は、基板に形成する貫通孔よりも大きな開口部を有しており、基板裏面に溝を形成する工程を備える点において、第１実施形態と異なっている。基板裏面の溝は、好ましくは、第２支持体をマスクとして用いて形成するが、基板裏面にレジストパターンを形成して、このレジストパターンをマスクとして用いて形成してもよい。さらに、基板に形成した溝及び貫通孔内部に導電体を充填することにより、溝配線と貫通電極を有する半導体装置を製造することができる。
本発明の第２実施形態の半導体装置の製造方法は、（１）第１支持体を基板表面側に取り付ける工程と、（２）基板をその裏面側から薄化する工程と、（３）第１支持体を基板から取り外す工程と、（４）基板に形成する貫通孔よりも大きな開口部を有する第２支持体を基板裏面側に取り付ける工程と、（５）基板表面に第１絶縁膜を形成する工程と、（６）第２支持体の開口部に繋がる貫通孔を基板に形成する工程と、（７）基板裏面に溝を形成する工程と、（８）第２絶縁膜を基板の溝及び貫通孔内部に形成する工程と、（９）基板の溝及び貫通孔内部に導電体を充填する工程を備えることを特徴とする。
第１実施形態についての説明は、その趣旨に反しない限り、本実施形態についても当てはまる。
本実施形態では、第２支持体は、基板に形成する貫通孔よりも大きな開口部を有しており、基板裏面に溝を形成する工程を備える点において、第１実施形態と異なっている。基板裏面の溝は、好ましくは、第２支持体をマスクとして用いて形成するが、基板裏面にレジストパターンを形成して、このレジストパターンをマスクとして用いて形成してもよい。さらに、基板に形成した溝及び貫通孔内部に導電体を充填することにより、溝配線と貫通電極を有する半導体装置を製造することができる。
３．第３実施形態
本発明の第３実施形態の半導体装置は、基板の表面に回路素子部が形成され、基板と回路素子部を貫通する貫通孔が形成され、貫通孔の基板と回路素子部の側部、回路素子部の表面には絶縁膜が形成され、貫通孔の内部に導電体が充填され、基板の裏面から回路素子部の表面に至る導体層を有することを特徴とする。
上記実施形態についての説明は、その趣旨に反しない限り、本実施形態についても当てはまる。このような半導体装置は、上記半導体装置の製造方法を用いて製造することができる。本発明の半導体装置は、基板表面に絶縁膜を有するので、回路素子部を保護することができる。
以下、本発明の実施例を具体的に説明する。
本発明の第３実施形態の半導体装置は、基板の表面に回路素子部が形成され、基板と回路素子部を貫通する貫通孔が形成され、貫通孔の基板と回路素子部の側部、回路素子部の表面には絶縁膜が形成され、貫通孔の内部に導電体が充填され、基板の裏面から回路素子部の表面に至る導体層を有することを特徴とする。
上記実施形態についての説明は、その趣旨に反しない限り、本実施形態についても当てはまる。このような半導体装置は、上記半導体装置の製造方法を用いて製造することができる。本発明の半導体装置は、基板表面に絶縁膜を有するので、回路素子部を保護することができる。
以下、本発明の実施例を具体的に説明する。
図１は、実施例１の半導体装置の製造工程を示す断面図である。以下、図１を用いて、本実施例について説明する。
１．第１支持体取り付け工程
まず、基板１０上に、所定機能を有する回路素子部１１を形成する。次に、接着剤からなる接着層１７ａを介して、第１支持体１８を得られた基板の表面（回路素子部１１が形成された面）側に取り付け、図１（ａ）に示す構造を得る。第１支持体１８は、直径８インチ、厚さ３００〜７００μｍ程度、好ましくは５００μｍのシリコン板であり、基板１０と同サイズである。第１支持体１８の基板１０への取り付けは、例えばポリイミド樹脂の接着剤を１００μｍの厚さで基板１０に塗布し、この接着剤を介して第１支持体１８を基板に押し付け、その状態で３１０℃、３０分の熱処理を行って接着剤を硬化させることによって行うことができる。また、接着剤としては、ＵＶ硬化型接着剤を用いてもよく、この場合、１００〜２００μｍの厚さで基板１０に塗布し、この接着剤を介して第１支持体１８を基板に押し付け、１００〜１５０℃に加熱し、その状態でＵＶ照射して接着剤を硬化させる。また、接着剤の代わりに両面テープを用いてもよい。
まず、基板１０上に、所定機能を有する回路素子部１１を形成する。次に、接着剤からなる接着層１７ａを介して、第１支持体１８を得られた基板の表面（回路素子部１１が形成された面）側に取り付け、図１（ａ）に示す構造を得る。第１支持体１８は、直径８インチ、厚さ３００〜７００μｍ程度、好ましくは５００μｍのシリコン板であり、基板１０と同サイズである。第１支持体１８の基板１０への取り付けは、例えばポリイミド樹脂の接着剤を１００μｍの厚さで基板１０に塗布し、この接着剤を介して第１支持体１８を基板に押し付け、その状態で３１０℃、３０分の熱処理を行って接着剤を硬化させることによって行うことができる。また、接着剤としては、ＵＶ硬化型接着剤を用いてもよく、この場合、１００〜２００μｍの厚さで基板１０に塗布し、この接着剤を介して第１支持体１８を基板に押し付け、１００〜１５０℃に加熱し、その状態でＵＶ照射して接着剤を硬化させる。また、接着剤の代わりに両面テープを用いてもよい。
２．基板薄化工程
次に、第１支持体１８を取り付けた状態で、基板１０の裏面側を後退させ、図１（ｂ）に示す構造を得る。ここで基板１０の後退は、例えば機械研削、化学研磨、プラズマエッチング、またはガスエッチングなどの加工技術を用いて行う。処理条件は、例えば機械研削の場合、粗研削として＃３００〜２００程度の砥石を使用し、研削後、仕上げ研削として＃２０００程度の砥石で研削を行う。砥石の回転数は、２０００〜３０００ｒｐｍ／ｍｉｎとする。後退後の基板１０の厚さは３０〜１００μｍであることが望ましい。
次に、第１支持体１８を取り付けた状態で、基板１０の裏面側を後退させ、図１（ｂ）に示す構造を得る。ここで基板１０の後退は、例えば機械研削、化学研磨、プラズマエッチング、またはガスエッチングなどの加工技術を用いて行う。処理条件は、例えば機械研削の場合、粗研削として＃３００〜２００程度の砥石を使用し、研削後、仕上げ研削として＃２０００程度の砥石で研削を行う。砥石の回転数は、２０００〜３０００ｒｐｍ／ｍｉｎとする。後退後の基板１０の厚さは３０〜１００μｍであることが望ましい。
３．第１支持体取り外し工程
次に、回路素子部１１表面の第１支持体１８を取り外す。支持体１８の取り外しは、モノエタノールアミンやジメチルフォルムアミドの剥離液に温度約１２０℃基板を浸液させ、接着層１７ａを取り除くことによって行う。
次に、回路素子部１１表面の第１支持体１８を取り外す。支持体１８の取り外しは、モノエタノールアミンやジメチルフォルムアミドの剥離液に温度約１２０℃基板を浸液させ、接着層１７ａを取り除くことによって行う。
４．第２支持体取り付け工程
次に、得られた基板の裏面側に、接着剤からなる接着層１７ｂを介して、開口部２０ａを有する第２支持体２０を取り付ける。第２支持体２０の直径・厚さ・材料、及び基板への取り付け方法は、第１支持体１８と同様である。第２支持体２０は、開口部２０ａを有しており、開口部２０ａの直径は、後工程で基板１０に形成する貫通孔よりも大きく、１０〜１００μｍ程度である。第２支持体の外観は、図５（ｃ）に示す通りであり、多数の開口部を有している。
次に、得られた基板の裏面側に、接着剤からなる接着層１７ｂを介して、開口部２０ａを有する第２支持体２０を取り付ける。第２支持体２０の直径・厚さ・材料、及び基板への取り付け方法は、第１支持体１８と同様である。第２支持体２０は、開口部２０ａを有しており、開口部２０ａの直径は、後工程で基板１０に形成する貫通孔よりも大きく、１０〜１００μｍ程度である。第２支持体の外観は、図５（ｃ）に示す通りであり、多数の開口部を有している。
５．第１絶縁膜形成工程
次に、基板１０の表面側に厚さ１００〜５０００ｎｍの第１絶縁膜１９を形成し、図１（ｃ）に示す構造を得る。第１絶縁膜１９は、シリコン酸化膜又は窒化シリコン膜などからなり、例えばプラズマＣＶＤ法で形成する。シリコン酸化膜の場合、ガス：ＴＥＯＳ ６８０ｍｇ／Ｏ2 ６５０ｃｃ、圧力：８．５Ｔｏｒｒ、Ｐｏｗｅｒ：８００ｗ、温度：５０〜１００℃という条件で形成する。また、第１絶縁膜１９は、ポリイミドやエポキシ等の樹脂を１０００〜５０００ｒｐｍ／ｍｉｎの速度で回転塗布することにより、１００〜５０００ｎｍの厚さで形成してもよい。また、第１絶縁膜１９は、シリコン酸化膜と窒化シリコン膜をこの順に積層した積層型の絶縁膜にしてもよい。積層型の絶縁膜の膜厚は、１００〜５０００ｎｍであり、このうち窒化シリコン膜の膜厚２０〜５００ｎｍ程度である。
次に、基板１０の表面側に厚さ１００〜５０００ｎｍの第１絶縁膜１９を形成し、図１（ｃ）に示す構造を得る。第１絶縁膜１９は、シリコン酸化膜又は窒化シリコン膜などからなり、例えばプラズマＣＶＤ法で形成する。シリコン酸化膜の場合、ガス：ＴＥＯＳ ６８０ｍｇ／Ｏ2 ６５０ｃｃ、圧力：８．５Ｔｏｒｒ、Ｐｏｗｅｒ：８００ｗ、温度：５０〜１００℃という条件で形成する。また、第１絶縁膜１９は、ポリイミドやエポキシ等の樹脂を１０００〜５０００ｒｐｍ／ｍｉｎの速度で回転塗布することにより、１００〜５０００ｎｍの厚さで形成してもよい。また、第１絶縁膜１９は、シリコン酸化膜と窒化シリコン膜をこの順に積層した積層型の絶縁膜にしてもよい。積層型の絶縁膜の膜厚は、１００〜５０００ｎｍであり、このうち窒化シリコン膜の膜厚２０〜５００ｎｍ程度である。
本実施例では、第１絶縁膜１９は、基板１０表面側に形成する。従来技術のように、基板裏面、すなわち、基板薄化を行った面に絶縁膜を形成する場合（図７（ｈ）を参照。）、薄化後の加工面が平坦にならず、絶縁膜が均一に形成されないことがあるが、本実施例のように基板表面側に絶縁膜を形成すると絶縁膜を均一に形成しやすい。
また、本実施例では、従来技術と異なり、銅充填工程の前に、絶縁膜の形成を行っている。このため、絶縁膜形成装置が銅に汚染されることを考慮する必要がなく、装置の専用化が不要になるという利点がある。
また、本実施例では、従来技術と異なり、銅充填工程の前に、絶縁膜の形成を行っている。このため、絶縁膜形成装置が銅に汚染されることを考慮する必要がなく、装置の専用化が不要になるという利点がある。
６．基板貫通孔形成工程
次に、基板１０の表面側の第１絶縁膜１９上にフォトレジストを塗布してフォトレジスト層を形成し、この層をパターニングすることにより、基板１０に形成する貫通孔に対応した開口部１２ａを有するマスク層１２を形成する。次に、マスク層１２を用いて、反応性イオンエッチング（ＲＩＥ）等の方法により第１絶縁膜１９、回路素子部１１、基板１０、及び接着層１７ｂを順次エッチングし、基板１０に貫通孔１３を形成し、図１（ｄ）に示す構造を得る。貫通孔１３は、第２支持体２０の開口部２０ａに繋がっているため（例えば、両者の中心が一致しているため）、貫通孔１３は、支持体２０によって塞がれない。ＲＩＥの条件は、第１絶縁膜１９が窒化シリコン膜の場合ＣＦ4／Ｏ2系ガスで、基板１０のシリコンはＳＦ6／Ｏ2系ガスでエッチングする（使用するガス：ＳＦ6 １５０ＣＣ／Ｏ2 ５０〜１００ＣＣ、圧力：１００〜３００ｍＴｏｒｒ、ＲＦ Ｐｏｗｅｒ：１００〜５００Ｗ）。回路素子部１１のシリコン酸化膜及び接着層１７ｂはＣＦ4／Ｏ2系ガスでエッチングする。
次に、基板１０の表面側の第１絶縁膜１９上にフォトレジストを塗布してフォトレジスト層を形成し、この層をパターニングすることにより、基板１０に形成する貫通孔に対応した開口部１２ａを有するマスク層１２を形成する。次に、マスク層１２を用いて、反応性イオンエッチング（ＲＩＥ）等の方法により第１絶縁膜１９、回路素子部１１、基板１０、及び接着層１７ｂを順次エッチングし、基板１０に貫通孔１３を形成し、図１（ｄ）に示す構造を得る。貫通孔１３は、第２支持体２０の開口部２０ａに繋がっているため（例えば、両者の中心が一致しているため）、貫通孔１３は、支持体２０によって塞がれない。ＲＩＥの条件は、第１絶縁膜１９が窒化シリコン膜の場合ＣＦ4／Ｏ2系ガスで、基板１０のシリコンはＳＦ6／Ｏ2系ガスでエッチングする（使用するガス：ＳＦ6 １５０ＣＣ／Ｏ2 ５０〜１００ＣＣ、圧力：１００〜３００ｍＴｏｒｒ、ＲＦ Ｐｏｗｅｒ：１００〜５００Ｗ）。回路素子部１１のシリコン酸化膜及び接着層１７ｂはＣＦ4／Ｏ2系ガスでエッチングする。
エッチング温度は支持体１８が剥がれない温度、好ましくは５０〜１００℃で処理する。貫通孔１３のサイズは、正方形の１辺がまたは、円形の直径がまたは長方形の長辺が５００μｍ以下でも、１００μｍ以下でも、できれば５０μｍ以下でも、１μｍ〜１０μｍ程度でも良い。
７．第２絶縁膜形成工程
次に、マスク層１２を除去した後、貫通孔１３内部に（すなわち、貫通孔の側壁に）第２絶縁膜１４を形成し、図１（ｅ）に示す構造を得る。第２絶縁膜１４は、例えば貫通孔１３の１辺が１０μｍの場合、厚さが１００〜２００ｎｍ程度になるように形成する。第２絶縁膜１４は、プラズマＣＶＤ法で形成し、その条件は、温度：４００℃、ガス：ＴＥＯＳ ６８０ｍｇ／Ｏ2 ６５０ｃｃ、圧力：８．５Ｔｏｒｒ、Ｐｏｗｅｒ：８００ｗ、デポレート：１００〜２００ｎｍ／ｍｉｎである。プラズマＣＶＤ法を用いるのは、膜厚が薄くてもカバレッジが良く膜質も良いためである。貫通孔１３の１辺１００μｍであれば、第２絶縁膜１４は、２〜３μｍ程度の厚さで形成する。貫通孔１３のサイズが大きいと、その表面積が増えるので、寄生容量も大きくなる。そのため、膜厚を厚くして寄生容量の低減を図る。また、第２絶縁膜１４は、１５０℃程度のポリイミド溶液中でシリコン基板を電極として電圧をかけることによって基板表面にポリイミドを析出させることによって（すなわち、ポリイミドを電着することによって）、形成してもよい。
次に、マスク層１２を除去した後、貫通孔１３内部に（すなわち、貫通孔の側壁に）第２絶縁膜１４を形成し、図１（ｅ）に示す構造を得る。第２絶縁膜１４は、例えば貫通孔１３の１辺が１０μｍの場合、厚さが１００〜２００ｎｍ程度になるように形成する。第２絶縁膜１４は、プラズマＣＶＤ法で形成し、その条件は、温度：４００℃、ガス：ＴＥＯＳ ６８０ｍｇ／Ｏ2 ６５０ｃｃ、圧力：８．５Ｔｏｒｒ、Ｐｏｗｅｒ：８００ｗ、デポレート：１００〜２００ｎｍ／ｍｉｎである。プラズマＣＶＤ法を用いるのは、膜厚が薄くてもカバレッジが良く膜質も良いためである。貫通孔１３の１辺１００μｍであれば、第２絶縁膜１４は、２〜３μｍ程度の厚さで形成する。貫通孔１３のサイズが大きいと、その表面積が増えるので、寄生容量も大きくなる。そのため、膜厚を厚くして寄生容量の低減を図る。また、第２絶縁膜１４は、１５０℃程度のポリイミド溶液中でシリコン基板を電極として電圧をかけることによって基板表面にポリイミドを析出させることによって（すなわち、ポリイミドを電着することによって）、形成してもよい。
８．銅充填工程
８−１．バリア層及び銅シード層形成工程
次に、基板１１の表面側から、基板１０表面及び貫通孔１３内部に、バリア層を介して銅シード層１５を形成し、図１（ｆ）に示す構造を得る。バリア層は、ＴｉＮ層又はＴａＮ層などからなり、厚さが５〜１５０ｎｍ、望ましくは１０ｎｍとなるように形成する。銅シード層１５は、厚さが単原子層の厚さから２００ｎｍ、望ましくは１００ｎｍとなるように形成する。両者は、ＣＶＤ又はスパッタ法などで形成する。ＣＶＤ法を用いる場合、ＴｉＮ層はＴｉ（Ｎ（Ｃ2Ｈ5）2）4にＮＨ3やＮ2と反応させて１５０℃の温度で成長させる。銅シード層１５は、Ｃｕ（ｈｆａｃ）（ｔｍｖｓ）を原料として温度１５０℃で形成する。
８−１．バリア層及び銅シード層形成工程
次に、基板１１の表面側から、基板１０表面及び貫通孔１３内部に、バリア層を介して銅シード層１５を形成し、図１（ｆ）に示す構造を得る。バリア層は、ＴｉＮ層又はＴａＮ層などからなり、厚さが５〜１５０ｎｍ、望ましくは１０ｎｍとなるように形成する。銅シード層１５は、厚さが単原子層の厚さから２００ｎｍ、望ましくは１００ｎｍとなるように形成する。両者は、ＣＶＤ又はスパッタ法などで形成する。ＣＶＤ法を用いる場合、ＴｉＮ層はＴｉ（Ｎ（Ｃ2Ｈ5）2）4にＮＨ3やＮ2と反応させて１５０℃の温度で成長させる。銅シード層１５は、Ｃｕ（ｈｆａｃ）（ｔｍｖｓ）を原料として温度１５０℃で形成する。
８−２．銅めっき工程
次に、銅シード層１５を利用して、電解めっき法により貫通孔１３内に銅１６を充填し、図１（ｇ）に示す構造を得る。第２支持体２０が貫通孔１３の部分に開口部１８を有するため、めっき液が貫通孔１３内をスムーズに流れる。このため、電気分解により発生して貫通孔１３内の表面に付着する水素の泡が取り除かれ、かつ、反応種の拡散が効率よく起こるので、ボイドの発生が抑制され、完全充填が可能となる。また、完全充填を行うために、バラツキを考慮して、銅めっきは、基板表面での厚さが５〜１０μｍ程度となるまで行うことが好ましい。ここでの銅めっきの条件としては、ＣｕＳＯ4・５Ｈ2ＯとＨ2ＳＯ4とＣｌ-をめっき液として用い、温度２５℃で電解めっき法にて行う。
次に、銅シード層１５を利用して、電解めっき法により貫通孔１３内に銅１６を充填し、図１（ｇ）に示す構造を得る。第２支持体２０が貫通孔１３の部分に開口部１８を有するため、めっき液が貫通孔１３内をスムーズに流れる。このため、電気分解により発生して貫通孔１３内の表面に付着する水素の泡が取り除かれ、かつ、反応種の拡散が効率よく起こるので、ボイドの発生が抑制され、完全充填が可能となる。また、完全充填を行うために、バラツキを考慮して、銅めっきは、基板表面での厚さが５〜１０μｍ程度となるまで行うことが好ましい。ここでの銅めっきの条件としては、ＣｕＳＯ4・５Ｈ2ＯとＨ2ＳＯ4とＣｌ-をめっき液として用い、温度２５℃で電解めっき法にて行う。
８−３．ＣＭＰ工程
次に、ＣＭＰ法により、第１絶縁膜１９上の銅１６を除去し、貫通孔１３内のみに銅１６を残し、図１（ｈ）に示す構造を得る。本実施例では、銅１６は第１絶縁膜１９上に形成されており、第１絶縁膜１９は、通常は、基板裏面よりも平坦であるので、ＣＭＰ法による銅１６の除去は比較的容易である。
次に、ＣＭＰ法により、第１絶縁膜１９上の銅１６を除去し、貫通孔１３内のみに銅１６を残し、図１（ｈ）に示す構造を得る。本実施例では、銅１６は第１絶縁膜１９上に形成されており、第１絶縁膜１９は、通常は、基板裏面よりも平坦であるので、ＣＭＰ法による銅１６の除去は比較的容易である。
９．第２支持体取り外し工程
次に、半導体基板１０裏面の第２支持体２０を取り外し、図１（ｉ）に示す構造を得る。第２支持体２０の取り外しは、モノエタノールアミンやジメチルフォルムアミドの剥離液に温度約１２０℃基板を浸液させ、接着層１７ｂを取り除くことによって行う。
次に、半導体基板１０裏面の第２支持体２０を取り外し、図１（ｉ）に示す構造を得る。第２支持体２０の取り外しは、モノエタノールアミンやジメチルフォルムアミドの剥離液に温度約１２０℃基板を浸液させ、接着層１７ｂを取り除くことによって行う。
以上の工程により、貫通電極を有する半導体装置が作成される。
図２は、実施例２の半導体装置の製造工程を示す断面図である。以下、図２を用いて、本実施例について説明する。
１．第１支持体取り付け工程
まず、実施例１と同様の方法により、基板１０の表面側に第１支持体１８を取り付け、図２（ａ）に示す構造を得る。
まず、実施例１と同様の方法により、基板１０の表面側に第１支持体１８を取り付け、図２（ａ）に示す構造を得る。
２．基板薄化工程
次に、実施例１と同様の方法により、基板１０の薄化を行い、図２（ｂ）に示す構造を得る。
次に、実施例１と同様の方法により、基板１０の薄化を行い、図２（ｂ）に示す構造を得る。
３．第１支持体取り外し工程
次に、実施例１と同様の方法により、第１支持体１８を基板から取り外す。
次に、実施例１と同様の方法により、第１支持体１８を基板から取り外す。
４．第２支持体取り付け工程
次に、実施例１と同様の方法により、基板１０の裏面側に第２支持体２１を取り付ける。
本実施例では、第２支持体２１は、後工程で基板１０に貫通孔１３を形成するためのマスクとして用いるので、基板１０に形成する貫通孔１３と同じサイズの開口部２１ａを有している。
次に、実施例１と同様の方法により、基板１０の裏面側に第２支持体２１を取り付ける。
本実施例では、第２支持体２１は、後工程で基板１０に貫通孔１３を形成するためのマスクとして用いるので、基板１０に形成する貫通孔１３と同じサイズの開口部２１ａを有している。
５．第１絶縁膜形成工程
次に、実施例１と同様の方法により、基板１０の表面側に第１絶縁膜１９を形成し、図２（ｃ）に示す構造を得る。
次に、実施例１と同様の方法により、基板１０の表面側に第１絶縁膜１９を形成し、図２（ｃ）に示す構造を得る。
６．基板貫通孔形成工程
次に、第２支持体２１をマスクに、反応性イオンエッチング（ＲＩＥ）等の方法により接着層１７ｂ、基板１０、回路素子部１１、及び第１絶縁膜１９を順次エッチングし、基板１０に貫通孔１３を形成し、図２（ｄ）に示す構造を得る。エッチングの条件は、実施例１と同様である。なお、この工程で第２支持体２１も、基板１０の厚さ（３０〜１００μｍ程度）＋オーバーエッチ分、エッチングされて厚さが減少するが、その後の工程が処理できる程度の厚さが残っていれば、この減少は問題とならない（必要な場合には、減少分を考慮した厚さの支持体を用いる。）。
次に、第２支持体２１をマスクに、反応性イオンエッチング（ＲＩＥ）等の方法により接着層１７ｂ、基板１０、回路素子部１１、及び第１絶縁膜１９を順次エッチングし、基板１０に貫通孔１３を形成し、図２（ｄ）に示す構造を得る。エッチングの条件は、実施例１と同様である。なお、この工程で第２支持体２１も、基板１０の厚さ（３０〜１００μｍ程度）＋オーバーエッチ分、エッチングされて厚さが減少するが、その後の工程が処理できる程度の厚さが残っていれば、この減少は問題とならない（必要な場合には、減少分を考慮した厚さの支持体を用いる。）。
７．第２絶縁膜形成工程
次に、実施例１と同様の方法により、貫通孔１３内部に第２絶縁膜１４を形成し、図２（ｅ）に示す構造を得る。
次に、実施例１と同様の方法により、貫通孔１３内部に第２絶縁膜１４を形成し、図２（ｅ）に示す構造を得る。
８．銅充填工程
次に、実施例１と同様の方法により、バリア層を介して銅シード層１５を形成し（図２（ｆ））、電解めっき法により貫通孔１３内部に銅１６を充填し（図２（ｇ））、ＣＭＰ法により不要な銅を取り除く（図２（ｈ））。
次に、実施例１と同様の方法により、バリア層を介して銅シード層１５を形成し（図２（ｆ））、電解めっき法により貫通孔１３内部に銅１６を充填し（図２（ｇ））、ＣＭＰ法により不要な銅を取り除く（図２（ｈ））。
９．第２支持体取り外し工程
次に、実施例１と同様の方法により、第２支持体２１を取り外し、図２（ｉ）に示す構造を得る。
次に、実施例１と同様の方法により、第２支持体２１を取り外し、図２（ｉ）に示す構造を得る。
本構造の半導体装置の製造方法によれば、第２支持体２１をマスクにして、基板に貫通電極パターンを形成することができるため、マスク枚数とフォトを削減でき、ＴＡＴ（Turn Around Time, 受注から納品までの時間）の短縮とコストの削減を図ることが出来る。
図３は、実施例３の半導体装置の製造工程を示す断面図である。以下、図３を用いて、本実施例について説明する。
１．第１支持体取り付け工程
まず、実施例１と同様の方法により、基板１０の表面側に第１支持体１８を取り付け、図３（ａ）に示す構造を得る。
まず、実施例１と同様の方法により、基板１０の表面側に第１支持体１８を取り付け、図３（ａ）に示す構造を得る。
２．基板薄化工程
次に、実施例１と同様の方法により、基板１０の薄化を行い、図３（ｂ）に示す構造を得る。
次に、実施例１と同様の方法により、基板１０の薄化を行い、図３（ｂ）に示す構造を得る。
３．第１支持体取り外し工程
次に、実施例１と同様の方法により、第１支持体１８を基板から取り外す。
次に、実施例１と同様の方法により、第１支持体１８を基板から取り外す。
４．第２支持体取り付け工程
次に、実施例１と同様の方法により、基板１０の裏面側に第２支持体２２を取り付ける。
本実施例では、第２支持体２２は、後工程で基板１０に溝２３を形成するためのマスクとして用いるので、形成する溝２３と同じサイズの開口部２２ａを有している。
次に、実施例１と同様の方法により、基板１０の裏面側に第２支持体２２を取り付ける。
本実施例では、第２支持体２２は、後工程で基板１０に溝２３を形成するためのマスクとして用いるので、形成する溝２３と同じサイズの開口部２２ａを有している。
５．第１絶縁膜形成工程
次に、実施例１と同様の方法により、基板１０の表面側に第１絶縁膜１９を形成し、図３（ｃ）に示す構造を得る。
次に、実施例１と同様の方法により、基板１０の表面側に第１絶縁膜１９を形成し、図３（ｃ）に示す構造を得る。
６．基板貫通孔形成工程
次に、実施例１と同様の方法により、基板１０に貫通孔１３を形成し、図３（ｄ）に示す構造を得る。
次に、実施例１と同様の方法により、基板１０に貫通孔１３を形成し、図３（ｄ）に示す構造を得る。
７．溝形成工程
次に、第２支持体２２をマスクとして、裏面側から基板をエッチングすることにより、基板裏面に溝２３を形成し、図３（ｅ）に示す構造を得る。なお、形成する溝よりも大きな開口部を有する第２支持体を用い、フォトリソグラフィー技術を用いて基板裏面にレジストパターンを形成し、このレジストパターンをマスクとして用いて溝を形成してもよい。
次に、第２支持体２２をマスクとして、裏面側から基板をエッチングすることにより、基板裏面に溝２３を形成し、図３（ｅ）に示す構造を得る。なお、形成する溝よりも大きな開口部を有する第２支持体を用い、フォトリソグラフィー技術を用いて基板裏面にレジストパターンを形成し、このレジストパターンをマスクとして用いて溝を形成してもよい。
８．第２絶縁膜形成工程
次に、実施例１と同様の方法により、溝２３及び貫通孔１３内部に第２絶縁膜１４を形成し、図３（ｆ）に示す構造を得る。
次に、実施例１と同様の方法により、溝２３及び貫通孔１３内部に第２絶縁膜１４を形成し、図３（ｆ）に示す構造を得る。
９．銅充填工程
次に、実施例１と同様の方法により、バリア層を介して銅シード層１５を形成し（図３（ｇ））、電解めっき法により貫通孔１３内部に銅１６を充填し（図３（ｈ））、ＣＭＰ法により不要な銅を取り除く（図３（ｉ））。裏面側のＣＭＰは、第２支持体２２が剥れない程度の圧力（例えば、２０ｋＰａ以下）を加えて行う。
次に、実施例１と同様の方法により、バリア層を介して銅シード層１５を形成し（図３（ｇ））、電解めっき法により貫通孔１３内部に銅１６を充填し（図３（ｈ））、ＣＭＰ法により不要な銅を取り除く（図３（ｉ））。裏面側のＣＭＰは、第２支持体２２が剥れない程度の圧力（例えば、２０ｋＰａ以下）を加えて行う。
１０．第２支持体取り外し工程
次に、実施例１と同様の方法により、第２支持体２２を取り外し、図３（ｊ）に示す構造を得る。
次に、実施例１と同様の方法により、第２支持体２２を取り外し、図３（ｊ）に示す構造を得る。
本構造の半導体装置の製造方法によれば、溝配線を貫通電極と同時に形成することができる。
図４は、実施例４の半導体装置の製造工程を示す断面図である。以下、図４を用いて、本実施例について説明する。
本実施例は、実施例１に類似しているが、基板１０上に形成される回路素子部１１に配線層１１ａが含まれており、配線層１１ａが貫通孔１３を形成する部位に隣接して設けられている点が異なっている。配線層１１ａは、通常、回路素子部１１中の種々の回路素子に電気的に接続されている。
本実施例は、実施例１に類似しているが、基板１０上に形成される回路素子部１１に配線層１１ａが含まれており、配線層１１ａが貫通孔１３を形成する部位に隣接して設けられている点が異なっている。配線層１１ａは、通常、回路素子部１１中の種々の回路素子に電気的に接続されている。
１．第１支持体取り付け工程〜第１絶縁膜形成工程
まず、実施例１と同様の方法により、第１支持体取り付け工程から第１絶縁膜形成工程までを行い、図４（ａ）に示す構造を得る。上述の通り、本実施例では、回路素子部１１に配線層１１ａが含まれている。
まず、実施例１と同様の方法により、第１支持体取り付け工程から第１絶縁膜形成工程までを行い、図４（ａ）に示す構造を得る。上述の通り、本実施例では、回路素子部１１に配線層１１ａが含まれている。
２．基板貫通孔形成工程
次に、基板１０の表面側の第１絶縁膜１９上にフォトレジストを塗布してフォトレジスト層を形成し、この層をパターニングすることにより、開口部１２ａを有するマスク層１２を形成する。本実施例では、開口部１２ａは、図４（ｂ）に示すように、基板１０に形成する貫通孔１３よりも大きいサイズにする。
次に、マスク層１２を用いて、反応性イオンエッチング（ＲＩＥ）等の方法により第１絶縁膜１９、回路素子部１１、基板１０、及び接着層１７ｂを順次エッチングし、基板１０に貫通孔１３を形成し、図４（ｂ）に示す構造を得る。上記エッチングは、、配線層１１ａがストッパ層となるような条件で行う。このため、貫通孔１３の大きさが配線層１１ａの配置によって決定され、貫通孔１３の大きさは、マスク層１２の開口部１２ａよりも小さくなる。
次に、基板１０の表面側の第１絶縁膜１９上にフォトレジストを塗布してフォトレジスト層を形成し、この層をパターニングすることにより、開口部１２ａを有するマスク層１２を形成する。本実施例では、開口部１２ａは、図４（ｂ）に示すように、基板１０に形成する貫通孔１３よりも大きいサイズにする。
次に、マスク層１２を用いて、反応性イオンエッチング（ＲＩＥ）等の方法により第１絶縁膜１９、回路素子部１１、基板１０、及び接着層１７ｂを順次エッチングし、基板１０に貫通孔１３を形成し、図４（ｂ）に示す構造を得る。上記エッチングは、、配線層１１ａがストッパ層となるような条件で行う。このため、貫通孔１３の大きさが配線層１１ａの配置によって決定され、貫通孔１３の大きさは、マスク層１２の開口部１２ａよりも小さくなる。
３．第２絶縁膜形成工程
次に、実施例１と同様の方法により、貫通孔１３内部に第２絶縁膜１４を形成し、図４（ｃ）に示す構造を得る。
次に、実施例１と同様の方法により、貫通孔１３内部に第２絶縁膜１４を形成し、図４（ｃ）に示す構造を得る。
４．銅充填工程
次に、実施例１と同様の方法により、バリア層を介して銅シード層１５を形成し（図４（ｄ））、電解めっき法により貫通孔１３内部に銅１６を充填し（図４（ｅ））、ＣＭＰ法により不要な銅を取り除く（図４（ｆ））。
次に、実施例１と同様の方法により、バリア層を介して銅シード層１５を形成し（図４（ｄ））、電解めっき法により貫通孔１３内部に銅１６を充填し（図４（ｅ））、ＣＭＰ法により不要な銅を取り除く（図４（ｆ））。
６．第２支持体取り外し工程
次に、実施例１と同様の方法により、第２支持体２１を取り外し、図４（ｇ）に示す構造を得る。
次に、実施例１と同様の方法により、第２支持体２１を取り外し、図４（ｇ）に示す構造を得る。
本実施例によれば、配線層１１ａに電気的に接続された貫通電極を有する半導体装置を簡易に作製することができる。
（上記実施例で使用する支持体とこれらの実施例で得られた基板の形状）
図５には、デバイスウェハ（貫通孔を形成した基板）２４と第２支持体２０，２１の形状を示している。図５（ａ）はデバイスウェハ２４を示しており、図５（ｂ）はそのデバイスの個片を拡大したデバイスチップ２４ａであり、貫通孔２５のパターンを有している。図５（ｃ）には第２支持体２０，２１を示しており、図５（ｄ）はデバイスチップ２４ａに対応した部分２６を拡大したものであるが、貫通孔２５のパターンに対応した開口部２７を有する。開口部２７は実施例２で用いる第２支持体の場合、基板に貫通孔２５を形成するためのマスクも兼ねるため、寸法は貫通孔２５と同じサイズにする。実施例１の第２支持体の開口部２７は貫通孔２５より数μｍ大きいサイズが望ましい。また、実施例１で使用される第２支持体の開口部２７のパターンとしては図５（ｅ）で示すように貫通孔２５を一括で覆うような開口部２８のようなパターンでも良い。また、第２支持体としてウェハサポート機能を保持しつつ、電解めっき時にめっき液の供給を妨げない形状であれば例示した以外のパターンでも構わない。
図５には、デバイスウェハ（貫通孔を形成した基板）２４と第２支持体２０，２１の形状を示している。図５（ａ）はデバイスウェハ２４を示しており、図５（ｂ）はそのデバイスの個片を拡大したデバイスチップ２４ａであり、貫通孔２５のパターンを有している。図５（ｃ）には第２支持体２０，２１を示しており、図５（ｄ）はデバイスチップ２４ａに対応した部分２６を拡大したものであるが、貫通孔２５のパターンに対応した開口部２７を有する。開口部２７は実施例２で用いる第２支持体の場合、基板に貫通孔２５を形成するためのマスクも兼ねるため、寸法は貫通孔２５と同じサイズにする。実施例１の第２支持体の開口部２７は貫通孔２５より数μｍ大きいサイズが望ましい。また、実施例１で使用される第２支持体の開口部２７のパターンとしては図５（ｅ）で示すように貫通孔２５を一括で覆うような開口部２８のようなパターンでも良い。また、第２支持体としてウェハサポート機能を保持しつつ、電解めっき時にめっき液の供給を妨げない形状であれば例示した以外のパターンでも構わない。
（上記実施例で得られた半導体装置を用いた積層型半導体装置）
図６に、実施例１〜４で得られた貫通電極を有する半導体装置を用いた積層型半導体装置を示す。図６（ｂ）は、この装置の底面図であり、（ａ）は、（ｂ）中のＩ−Ｉ断面図である。この装置は、インターポーザー３１上に、実施例３で得られた貫通電極３２ａ及び溝配線（幅１０〜２００μｍ）３２ｂを有する半導体装置３２と、実施例１，２又は４で得られた貫通電極３３ａを有する半導体装置３３を備える。半導体装置３３は、４つが積層されている。インターポーザー３１は、裏面にバンプボール（径３０〜２００μｍ）３５を備え、内部にインターポーザー内貫通電極（径１０〜１００μｍ）３１ａを有している。
各半導体装置３２，３３の貫通電極３２ａ，３３ａは、互いに電気的に接続されており、さらに、溝配線３２ｂ，インターポーザー内貫通電極３１ａ及びバンプボール３５も、互いに電気的に接続されている。従って、図６のような構成にすることにより、配線用のワイヤなどを用いることなく、全ての層の半導体装置がインターポーザー３１裏面のバンプボールと電気的に接続した積層型半導体装置を得ることができる。
図６に、実施例１〜４で得られた貫通電極を有する半導体装置を用いた積層型半導体装置を示す。図６（ｂ）は、この装置の底面図であり、（ａ）は、（ｂ）中のＩ−Ｉ断面図である。この装置は、インターポーザー３１上に、実施例３で得られた貫通電極３２ａ及び溝配線（幅１０〜２００μｍ）３２ｂを有する半導体装置３２と、実施例１，２又は４で得られた貫通電極３３ａを有する半導体装置３３を備える。半導体装置３３は、４つが積層されている。インターポーザー３１は、裏面にバンプボール（径３０〜２００μｍ）３５を備え、内部にインターポーザー内貫通電極（径１０〜１００μｍ）３１ａを有している。
各半導体装置３２，３３の貫通電極３２ａ，３３ａは、互いに電気的に接続されており、さらに、溝配線３２ｂ，インターポーザー内貫通電極３１ａ及びバンプボール３５も、互いに電気的に接続されている。従って、図６のような構成にすることにより、配線用のワイヤなどを用いることなく、全ての層の半導体装置がインターポーザー３１裏面のバンプボールと電気的に接続した積層型半導体装置を得ることができる。
１０，５０ 半導体基板
１１，５１ 回路素子部
１１ａ 金属配線層
１２，５２ フォトレジスト
１３，５３ 貫通孔
１４ 第２絶縁膜
１５，５５ シード層
１６，５６ 導電体
１７ａ，１７ｂ，５７ 接着層
１８ 第１支持体
１９ 第１絶縁膜
２０，２１，２２ 第２支持体
２０ａ，２１ａ，２２ａ 第２支持体の開口部
２３ 溝
２４ デバイスウェハ
２４ａ デバイスチップ
２５ デバイスウェハの貫通孔
２６ 支持体での、デバイスチップに対応した部分
２７，２８ 第２支持体の開口部
５４，５９ 絶縁膜
５８ 支持体
１１，５１ 回路素子部
１１ａ 金属配線層
１２，５２ フォトレジスト
１３，５３ 貫通孔
１４ 第２絶縁膜
１５，５５ シード層
１６，５６ 導電体
１７ａ，１７ｂ，５７ 接着層
１８ 第１支持体
１９ 第１絶縁膜
２０，２１，２２ 第２支持体
２０ａ，２１ａ，２２ａ 第２支持体の開口部
２３ 溝
２４ デバイスウェハ
２４ａ デバイスチップ
２５ デバイスウェハの貫通孔
２６ 支持体での、デバイスチップに対応した部分
２７，２８ 第２支持体の開口部
５４，５９ 絶縁膜
５８ 支持体
Claims (25)
- （１）第１支持体を基板表面側に取り付ける工程と、（２）基板をその裏面側から薄化する工程と、（３）第１支持体を基板から取り外す工程と、（４）開口部を有する第２支持体を基板裏面側に取り付ける工程と、（５）基板表面に第１絶縁膜を形成する工程と、（６）第２支持体の開口部に繋がる貫通孔を基板に形成する工程と、（７）第２絶縁膜を基板の貫通孔内部に形成する工程と、（８）基板の貫通孔内部に導電体を充填する工程を備えることを特徴とする半導体装置の製造方法。
- （１）第１支持体を基板表面側に取り付ける工程と、（２）基板をその裏面側から薄化する工程と、（３）第１支持体を基板から取り外す工程と、（４）基板に形成する貫通孔よりも大きな開口部を有する第２支持体を基板裏面側に取り付ける工程と、（５）基板表面に第１絶縁膜を形成する工程と、（６）第２支持体の開口部に繋がる貫通孔を基板に形成する工程と、（７）基板裏面に溝を形成する工程と、（８）第２絶縁膜を基板の溝及び貫通孔内部に形成する工程と、（９）基板の溝及び貫通孔内部に導電体を充填する工程を備えることを特徴とする半導体装置の製造方法。
- （１）第１支持体を基板表面側に取り付ける工程と、（２）基板をその裏面側から薄化する工程と、（３）第１支持体を基板から取り外す工程と、（４）開口部を有する第２支持体を基板裏面側に取り付ける工程と、（５）第２支持体の開口部に繋がる貫通孔を基板に形成する工程と、（６）基板表面及び貫通孔内部に絶縁膜を形成する工程と、（７）基板の貫通孔内部に導電体を充填する工程を備えることを特徴とする半導体装置の製造方法。
- 支持体を取り付ける前に、基板表面側に回路素子部を形成する工程をさらに備える請求項１〜３のいずれか１つに記載の方法。
- 第１及び第２支持体は、シリコンからなることを特徴とする請求項１〜３のいずれか１つに記載の方法。
- 基板の薄化は、基板の裏面研磨によって行われることを特徴とする請求項１〜３のいずれか１つに記載の方法。
- 基板の薄化は、基板の厚さが３０〜１００μｍとなるように行われることを特徴とする請求項１〜３のいずれか１つに記載の方法。
- 基板の貫通孔は、第２支持体の開口部よりも小さいことを特徴とする請求項１又は３に記載の方法。
- 基板の貫通孔は、基板表面側にレジストパターンを形成し、このレジストパターンをエッチングマスクとして基板をエッチングすることにより形成することを特徴とする請求項１〜３のいずれか１つに記載の方法。
- 基板の貫通孔は、第２支持体をマスクとして基板をエッチングすることにより形成することを特徴とする請求項１又は３に記載の方法。
- 基板裏面の溝は、第２支持体をマスクとして基板をエッチングすることにより形成することを特徴とする請求項２に記載の方法。
- 導電体の充填は、貫通孔内部に導電体シード層を形成し、このシード層を利用して、電解めっき法により導電体を充填することによって行うことを特徴とする請求項１〜３のいずれか１つに記載の方法。
- 導電体は、銅又は銅を含む合金からなることを特徴とする請求項１２に記載の方法。
- 導電体シード層は、厚さが、単原子層の厚さ〜２００ｎｍであることを特徴とする請求項１２に記載の方法。
- 導電体シード層は、バリア層を介して貫通孔内部に形成されることを特徴とする請求項１２に記載の方法。
- バリア層は、ＴｉＮ又はＴａＮからなることを特徴とする請求項１５に記載の方法。
- 基板の表面に回路素子部が形成され、
基板と回路素子部を貫通する貫通孔が形成され、
貫通孔の基板と回路素子部の側部、回路素子部の表面には絶縁膜が形成され、
貫通孔の内部に導電体が充填され、
基板の裏面から回路素子部の表面に至る導体層を有し、基板の裏面側において、前記導体層と前記貫通孔側部の絶縁膜とが、基板の裏面から突出していることを特徴とする半導体装置。 - 前記回路素子部は，内部に配線層を含み，
前記貫通孔は，前記配線層を露出させるように形成され，
前記導電体は，前記配線層に電気的に接続されるように充填される請求項１７に記載の装置。 - 基板の表面に回路素子部が形成され、
基板と回路素子部を貫通する貫通孔が形成され、
基板の裏面に前記貫通孔に繋がる溝が形成され，
貫通孔の基板と回路素子部の側部、回路素子部の表面，及び前記溝の内面を覆う絶縁膜が形成され、
貫通孔及び溝の内部に導電体が充填され、
基板の裏面から回路素子部の表面に至る導体層と，基板裏面側に溝配線を有することを特徴とする半導体装置。 - 基板は、厚さが３０〜１００μｍであることを特徴とする請求項１７〜１９のいずれか１つに記載の装置。
- 導電体は、導電体シード層と、このシード層を利用した電解めっき法によって充填された導電体とからなることを特徴とする請求項１７〜１９のいずれか１つに記載の装置。
- 導電体シード層は、厚さが、単原子層の厚さ〜２００ｎｍであることを特徴とする請求項２１に記載の装置。
- 導電体は、バリア層を介して充填されることを特徴とする請求項２１に記載の装置。
- バリア層は、ＴｉＮ又はＴａＮからなることを特徴とする請求項２３に記載の装置。
- 裏面にバンプボールを有し内部に貫通電極を有するインターポーザー上に、請求項１７〜２４のいずれか１つに記載の半導体装置を複数を積層して形成される積層型半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005040556A JP3880602B2 (ja) | 2005-02-17 | 2005-02-17 | 半導体装置の製造方法、半導体装置 |
| US11/884,536 US8278738B2 (en) | 2005-02-17 | 2006-02-08 | Method of producing semiconductor device and semiconductor device |
| PCT/JP2006/302177 WO2006087957A1 (ja) | 2005-02-17 | 2006-02-08 | 半導体装置の製造方法、半導体装置 |
| CN200680005288.5A CN101120438B (zh) | 2005-02-17 | 2006-02-08 | 半导体器件的制造方法、半导体器件 |
| TW095105417A TW200701428A (en) | 2005-02-17 | 2006-02-17 | Semiconductor device manufacturing method and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005040556A JP3880602B2 (ja) | 2005-02-17 | 2005-02-17 | 半導体装置の製造方法、半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006228947A JP2006228947A (ja) | 2006-08-31 |
| JP3880602B2 true JP3880602B2 (ja) | 2007-02-14 |
Family
ID=36916365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005040556A Active JP3880602B2 (ja) | 2005-02-17 | 2005-02-17 | 半導体装置の製造方法、半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP3880602B2 (ja) |
| CN (1) | CN101120438B (ja) |
| TW (1) | TW200701428A (ja) |
| WO (1) | WO2006087957A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5478009B2 (ja) | 2007-11-09 | 2014-04-23 | 株式会社フジクラ | 半導体パッケージの製造方法 |
| JP5138395B2 (ja) | 2008-01-22 | 2013-02-06 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP5142862B2 (ja) * | 2008-07-10 | 2013-02-13 | 新光電気工業株式会社 | 配線基板の製造方法 |
| US8859424B2 (en) | 2009-08-14 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor wafer carrier and method of manufacturing |
| US20110042803A1 (en) * | 2009-08-24 | 2011-02-24 | Chen-Fu Chu | Method For Fabricating A Through Interconnect On A Semiconductor Substrate |
| KR101604607B1 (ko) * | 2009-10-26 | 2016-03-18 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
| CN102120561B (zh) * | 2010-01-08 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 形成晶圆穿通孔的方法 |
| KR101185690B1 (ko) | 2011-08-02 | 2012-09-24 | 성균관대학교산학협력단 | 기판 처리 방법 |
| CN103258790A (zh) * | 2013-04-27 | 2013-08-21 | 江阴长电先进封装有限公司 | 一种露出硅通孔内金属的方法 |
| JP5827277B2 (ja) * | 2013-08-02 | 2015-12-02 | 株式会社岡本工作機械製作所 | 半導体装置の製造方法 |
| CN103441150B (zh) * | 2013-08-09 | 2016-03-02 | 如皋市晟太电子有限公司 | 一种适合简化封装的恒流管 |
| JP6458429B2 (ja) * | 2014-09-30 | 2019-01-30 | 大日本印刷株式会社 | 導電材充填貫通電極基板及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319821A (ja) * | 2003-04-17 | 2004-11-11 | Sharp Corp | 半導体装置の製造方法 |
| JP2004327910A (ja) * | 2003-04-28 | 2004-11-18 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2005026405A (ja) * | 2003-07-01 | 2005-01-27 | Sharp Corp | 貫通電極構造およびその製造方法、半導体チップならびにマルチチップ半導体装置 |
-
2005
- 2005-02-17 JP JP2005040556A patent/JP3880602B2/ja active Active
-
2006
- 2006-02-08 CN CN200680005288.5A patent/CN101120438B/zh active Active
- 2006-02-08 WO PCT/JP2006/302177 patent/WO2006087957A1/ja not_active Application Discontinuation
- 2006-02-17 TW TW095105417A patent/TW200701428A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006087957A1 (ja) | 2006-08-24 |
| CN101120438B (zh) | 2010-05-26 |
| JP2006228947A (ja) | 2006-08-31 |
| TWI325627B (ja) | 2010-06-01 |
| TW200701428A (en) | 2007-01-01 |
| CN101120438A (zh) | 2008-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3880602B2 (ja) | 半導体装置の製造方法、半導体装置 | |
| US20210134674A1 (en) | Semiconductor components having conductive vias with aligned back side conductors | |
| US8278738B2 (en) | Method of producing semiconductor device and semiconductor device | |
| US10170450B2 (en) | Method for bonding and interconnecting integrated circuit devices | |
| TWI525720B (zh) | 半導體裝置及其形成方法 | |
| TWI320198B (en) | Methods of forming through-wafer interconnects and structures resulting therefrom | |
| TWI251314B (en) | Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment | |
| JP4773307B2 (ja) | 半導体装置の製造方法 | |
| US8440565B2 (en) | Semiconductor apparatus manufacturing method and semiconductor apparatus | |
| JP2004186187A (ja) | 半導体装置およびその製造方法 | |
| KR20070112059A (ko) | 반도체 장치의 제조 방법 | |
| JP2005064451A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP5377657B2 (ja) | 半導体装置の製造方法 | |
| JP2006203139A (ja) | 半導体装置の製造方法 | |
| JP2005310816A (ja) | 半導体装置および半導体装置の製造方法、回路基板、並びに電子機器 | |
| JP2011071175A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5118614B2 (ja) | 半導体装置の製造方法 | |
| JP2015211100A (ja) | 半導体装置の製造方法 | |
| JP2010245571A (ja) | 半導体装置の製造方法 | |
| JP6112857B2 (ja) | 配線基板及びその製造方法 | |
| JP2006080399A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN114334876A (zh) | 垂直互连结构及其制造方法、封装芯片及芯片封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061107 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3880602 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |