CN103258790A - 一种露出硅通孔内金属的方法 - Google Patents

一种露出硅通孔内金属的方法 Download PDF

Info

Publication number
CN103258790A
CN103258790A CN2013101500537A CN201310150053A CN103258790A CN 103258790 A CN103258790 A CN 103258790A CN 2013101500537 A CN2013101500537 A CN 2013101500537A CN 201310150053 A CN201310150053 A CN 201310150053A CN 103258790 A CN103258790 A CN 103258790A
Authority
CN
China
Prior art keywords
silicon
metal
hole
silicon substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013101500537A
Other languages
English (en)
Inventor
张黎
赖志明
陈栋
陈锦辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Changdian Advanced Packaging Co Ltd
Original Assignee
Jiangyin Changdian Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Changdian Advanced Packaging Co Ltd filed Critical Jiangyin Changdian Advanced Packaging Co Ltd
Priority to CN2013101500537A priority Critical patent/CN103258790A/zh
Publication of CN103258790A publication Critical patent/CN103258790A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种露出硅通孔内金属的方法,属于半导体封装技术领域。包括步骤:提供带有硅通孔(12)结构的硅基体(1),其上方形成半导体工艺层(11);在所述硅基体(1)下方通过机械打磨的方法将硅基体(1)的厚度减薄;在所述硅基体(1)下方通过刻蚀的方法将硅基体(1)的厚度进一步减薄,至带有钝化层Ⅰ(21)的硅通孔内金属(3)部分裸露;在所述硅基体(1)下表面沉积钝化层Ⅱ(22);在所述钝化层(22)表面用旋转涂布的方式涂布缓冲层(4);用表面平坦化工艺将硅通孔内金属(3)露出。本发明无钝化层碎裂的风险、无漏电流、无离子迁移的顾虑等问题,同时工艺更好控制,表面的平整性更好,后续的光刻工艺更容易实现。

Description

一种露出硅通孔内金属的方法
技术领域
本发明涉及一种露出硅通孔内金属的方法,属于半导体封装技术领域。
背景技术
在以硅通孔(Through silicon via)为技术特征的先进封装技术中,在此结构工艺中,工艺的最大难点之一莫过于硅通孔内金属的露出。一般的,硅通孔内金属露出采用化学-机械抛光的方式进行。但该方式存在机械抛光方法所导致的钝化层破裂、抛光工艺导致的金属表面凸起、以及抛光引起的金属离子嵌入到钝化层中形成漏电等问题。
也有研究机构采用较为复杂的所谓Cu Reveal工艺,即通过刻蚀将硅通孔内金属(外面包覆钝化层)阵列式露出,然后沉积一层氧化硅或氮化硅材质的钝化层,涂布胶体并盖过硅通孔内金属(外面包覆钝化层),利用等离子刻蚀方法减薄胶体至硅通孔内金属(外面包覆钝化层)暴露,然后再利用干法刻蚀掉硅通孔内金属表面的钝化层,去除胶层。上述的Cu reveal工艺之所以采用如此复杂的工艺,其目的是克服了化学-机械抛光方法所导致的钝化层破裂、抛光工艺导致的金属表面凸起、以及抛光引起的金属离子嵌入到钝化层中形成漏电等问题。但Cu reveal工艺不仅工艺复杂,而且该工艺亦存在硅通孔内金属在硅刻蚀后露出高度相对硅基体高低不平的现象,直接影响到后续的金属露出良率、光刻工艺的进行。
发明内容
本发明的目的在于克服上述工艺方法的不足,提供一种无钝化层碎裂的风险、无漏电流、无离子迁移、工艺更好控制、表面的平整性更好、后续的光刻工艺更容易实现的露出硅通孔内金属的方法。
本发明的目的是这样实现的:
一种露出硅通孔内金属的方法,包括步骤: 
提供带有硅通孔结构的硅基体,其上方形成半导体工艺层;
在所述硅基体下方通过机械打磨的方法将硅基体的厚度整体减薄;
在所述硅基体下方使用刻蚀的方法将硅基体的厚度进一步减薄,使硅通孔内结构部分裸露,所述硅通孔内结构包括沉积于硅通孔内壁的钝化层Ⅰ和硅通孔内金属;
在所述硅基体下表面沉积钝化层Ⅱ;
在所述钝化层表面用旋转涂布的方式涂布缓冲层;
用表面平坦化工艺露出硅通孔内金属。
可选地,在所述硅基体减薄之前还包括步骤:
提供载体圆片;
通过键合胶将硅基体与载体圆片键合。
可选地,用机械打磨的方法减薄硅基体,使硅通孔内金属端部的硅基体剩余厚度不超过30微米。
可选地,所述刻蚀的方法为干法刻蚀或湿法刻蚀。
可选地,所述表面平坦化工艺依次去除硅通孔内金属端部的缓冲层、钝化层Ⅱ和钝化层Ⅰ。
可选地,所述硅通孔内金属露出后,还包括步骤:
所述缓冲层表面设置再布线金属层,所述再布线金属层与硅通孔内金属连接;
所述再布线金属层表面设置金属凸点和金属凸点末端的锡帽。
可选地,所述再布线金属层的外层设置保护层和保护层开口。
本发明的有益效果是:
1、本发明先机械打磨后刻蚀露出包覆硅通孔内金属的钝化层Ⅰ的方法,以及再次沉积钝化层Ⅱ、表面平坦化工艺后再露出硅通孔内金属3的方式,降低了化学-机械抛光过程中钝化层碎裂的风险、避免了漏电流、离子迁移等现象的发生;
2、与Cu reveal 工艺相比,本发明的工艺更好控制,表面的平整性更好,后续的光刻工艺更容易实现。
附图说明
图1为本发明一种露出硅通孔内金属的方法的流程图;
图2至图9为本发明一种露出硅通孔内金属的方法的一个实施例的示意图。
其中:
硅基体1
半导体工艺层11
硅通孔12
钝化层Ⅰ21
钝化层Ⅱ22
硅通孔内金属3
缓冲层4
再布线金属层5
保护层6
保护层开口61
金属凸点7
锡帽71
载体圆片T1
键合胶T2。
具体实施方式
参见图1,本发明一种露出硅通孔内金属的方法包括:
执行步骤S101,提供带有硅通孔结构的硅基体,其上方形成半导体工艺层;
执行步骤S102,硅基体下方厚度通过机械打磨的方法减薄;
执行步骤S103,硅基体下方厚度通过刻蚀的方法进一步减薄,露出包覆硅通孔内金属的钝化层Ⅰ;
执行步骤S104,在硅基体下表面沉积钝化层Ⅱ;
执行步骤S105,在钝化层Ⅱ表面用旋转涂布的方式涂布缓冲层;
执行步骤S106,用表面平坦化工艺将硅通孔内金属露出。
执行步骤S107,进行后续的再布线工艺、光刻工艺、金属凸点工艺等。
图2至图9,为本发明一种露出硅通孔内金属的方法的一个实施例
如图2所示,提供带有硅通孔12结构的硅基体1,其上方形成半导体工艺层11;所述硅通孔12内壁沉积钝化层Ⅰ21,以使填充的硅通孔内金属3与硅基体1形成绝缘。
如图3所示,提供载体圆片T1,通过键合胶T2将硅基体1与载体圆片T1键合,这种键合方式可以是临时键合,也可以是永久键合,根据实际需要选择。
如图4所示,在所述硅基体1下方通过机械打磨的方法将硅基体1的厚度整体减薄,硅通孔内金属3端部的硅基体1剩余厚度不超过30微米,以利于后续刻蚀工艺的进行。
如图5所示,在所述硅基体1下方通过干法刻蚀或湿法刻蚀的方法将硅基体1的厚度进一步减薄,使硅通孔12内结构之钝化层Ⅰ21部分裸露。
如图6所示,在所述硅基体1下表面沉积钝化层Ⅱ22,一般地,钝化层Ⅱ22为氧化硅或氧化硅与氮化硅的复合层。
如图7所示,在所述钝化层22表面用旋转涂布的方式涂布缓冲层4,通常,缓冲层4为聚酰亚胺、环氧树脂等有机材料;
如图8所示,用表面平坦化工艺依次去除硅通孔内金属3端部的缓冲层4、钝化层Ⅱ22和钝化层Ⅰ21,露出硅通孔内金属3。表面平坦化工艺使硅通孔内金属3的表面平整性更好,以利于后续工艺的进行。
如图9所示,所述硅通孔内金属3露出后,还包括步骤:
所述缓冲层4表面设置再布线金属层5,所述再布线金属层5与硅通孔内金属3连接;
所述再布线金属层5表面设置金属凸点7和金属凸点7末端的锡帽71。在再布线金属层5的外层设置保护层6和光刻工艺形成的保护层开口61。

Claims (7)

1.一种露出硅通孔内金属的方法,包括步骤: 
提供带有硅通孔(12)结构的硅基体(1),其上方形成半导体工艺层(11);
在所述硅基体(1)下方通过机械打磨的方法将硅基体(1)的厚度整体减薄;
在所述硅基体(1)下方使用刻蚀的方法将硅基体(1)的厚度进一步减薄,使硅通孔(12)内结构部分裸露,所述硅通孔(12)内结构包括沉积于硅通孔(12)内壁的钝化层Ⅰ(21)和硅通孔内金属(3);
在所述硅基体(1)下表面沉积钝化层Ⅱ(22);
在所述钝化层(22)表面用旋转涂布的方式涂布缓冲层(4);
用表面平坦化工艺露出硅通孔内金属(3)。
2.根据权利要求1所述的一种露出硅通孔内金属的方法,其特征在于,在所述硅基体(1)减薄之前还包括步骤:
提供载体圆片(T1);
通过键合胶(T2)将硅基体(1)与载体圆片(T1)键合。
3.根据权利要求2所述的一种露出硅通孔内金属的方法,其特征在于,用机械打磨的方法减薄硅基体(1),使硅通孔内金属(3)端部的硅基体(1)剩余厚度不超过30微米。
4.根据权利要求1所述的一种露出硅通孔内金属的方法,其特征在于,所述刻蚀的方法为干法刻蚀或湿法刻蚀。
5.根据权利要求1所述的一种露出硅通孔内金属的方法,其特征在于,所述表面平坦化工艺依次去除硅通孔内金属(3)端部的缓冲层(4)、钝化层Ⅱ(22)和钝化层Ⅰ(21)。
6.根据权利要求1所述的一种露出硅通孔内金属的方法,其特征在于,所述硅通孔内金属(3)露出后,还包括步骤:
所述缓冲层(4)表面设置再布线金属层(5),所述再布线金属层(5)与硅通孔内金属(3)连接;
所述再布线金属层(5)表面设置金属凸点(7)和金属凸点(7)末端的锡帽(71)。
7.根据权利要求6所述的一种露出硅通孔内金属的方法,其特征在于,所述再布线金属层(5)的外层设置保护层(6)和保护层开口(61)。
CN2013101500537A 2013-04-27 2013-04-27 一种露出硅通孔内金属的方法 Pending CN103258790A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013101500537A CN103258790A (zh) 2013-04-27 2013-04-27 一种露出硅通孔内金属的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013101500537A CN103258790A (zh) 2013-04-27 2013-04-27 一种露出硅通孔内金属的方法

Publications (1)

Publication Number Publication Date
CN103258790A true CN103258790A (zh) 2013-08-21

Family

ID=48962614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013101500537A Pending CN103258790A (zh) 2013-04-27 2013-04-27 一种露出硅通孔内金属的方法

Country Status (1)

Country Link
CN (1) CN103258790A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104992923A (zh) * 2015-07-28 2015-10-21 江阴长电先进封装有限公司 一种硅通孔互连结构的成形方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1684256A (zh) * 2003-12-05 2005-10-19 国际商业机器公司 具有导电穿透通道的硅芯片载体及其制造方法
CN101120438A (zh) * 2005-02-17 2008-02-06 夏普株式会社 半导体器件的制造方法、半导体器件
US20090250821A1 (en) * 2008-04-03 2009-10-08 Micron Technologies, Inc. Corrosion resistant via connections in semiconductor substrates and methods of making same
CN102349140A (zh) * 2009-03-12 2012-02-08 美光科技公司 用于使用与导电通孔的无掩模背侧对准制作半导体组件的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1684256A (zh) * 2003-12-05 2005-10-19 国际商业机器公司 具有导电穿透通道的硅芯片载体及其制造方法
CN101120438A (zh) * 2005-02-17 2008-02-06 夏普株式会社 半导体器件的制造方法、半导体器件
US20090250821A1 (en) * 2008-04-03 2009-10-08 Micron Technologies, Inc. Corrosion resistant via connections in semiconductor substrates and methods of making same
CN102349140A (zh) * 2009-03-12 2012-02-08 美光科技公司 用于使用与导电通孔的无掩模背侧对准制作半导体组件的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104992923A (zh) * 2015-07-28 2015-10-21 江阴长电先进封装有限公司 一种硅通孔互连结构的成形方法
CN104992923B (zh) * 2015-07-28 2017-11-28 江阴长电先进封装有限公司 一种硅通孔互连结构的成形方法

Similar Documents

Publication Publication Date Title
CN111312697B (zh) 一种三维堆叠集成结构及其多芯片集成结构和制备方法
CN103258744B (zh) 制造半导体器件的方法及半导体器件
CN102130042B (zh) 一种通孔互连结构的制作方法
CN103107128B (zh) 一种三维芯片结构的金属键合的方法
TW201142932A (en) Semiconductor device and method of forming sacrifical protective layer to protect semiconductor die edge during singulation
CN105655320B (zh) 低成本芯片背部硅通孔互连结构及其制备方法
CN103681390A (zh) 一种基于tsv工艺的晶圆级硅基板制备方法
CN102637713B (zh) 一种含有金属微凸点的图像传感器封装方法
CN106560917A (zh) 半导体封装结构
CN102157393A (zh) 扇出高密度封装方法
CN105206539A (zh) 扇出型封装制备方法
CN104538318A (zh) 一种扇出型圆片级芯片封装方法
CN110491853A (zh) 一种硅基三维扇出集成封装方法及结构
CN104347492A (zh) 具有高深宽比的通孔结构及多晶片互联的制造方法
CN113257778A (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
JP2021535608A (ja) ウェハレベルパッケージ方法及びパッケージ構造
CN102176418A (zh) 扇出系统级封装方法
CN108122788A (zh) 半导体封装结构的制造方法
CN102623426B (zh) 半导体封装方法
CN104465581A (zh) 一种低成本高可靠性芯片尺寸cis封装
WO2017142640A1 (en) Fan-out wafer-level packages with improved topology
CN104167353A (zh) 键合衬底表面的处理方法
CN105810593B (zh) 一种扇出型封装结构及其封装方法
CN103420322B (zh) 晶片封装体及其形成方法
CN104637870A (zh) 免cmp工艺的硅通孔背面漏孔工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130821