CN104992923B - 一种硅通孔互连结构的成形方法 - Google Patents
一种硅通孔互连结构的成形方法 Download PDFInfo
- Publication number
- CN104992923B CN104992923B CN201510446771.8A CN201510446771A CN104992923B CN 104992923 B CN104992923 B CN 104992923B CN 201510446771 A CN201510446771 A CN 201510446771A CN 104992923 B CN104992923 B CN 104992923B
- Authority
- CN
- China
- Prior art keywords
- metal
- silicon
- layer
- silicon substrate
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 98
- 239000010703 silicon Substances 0.000 title claims abstract description 98
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 124
- 239000002184 metal Substances 0.000 claims abstract description 124
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 95
- 238000002161 passivation Methods 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000001039 wet etching Methods 0.000 claims abstract description 7
- 238000000227 grinding Methods 0.000 claims abstract description 5
- 239000002362 mulch Substances 0.000 claims abstract description 5
- 230000001681 protective effect Effects 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 72
- 238000005516 engineering process Methods 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 15
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 238000009713 electroplating Methods 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052720 vanadium Inorganic materials 0.000 claims description 4
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 5
- 238000005538 encapsulation Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 238000005498 polishing Methods 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 229910021645 metal ion Inorganic materials 0.000 description 3
- 239000000084 colloidal system Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种硅通孔互连结构的成形方法，属于半导体封装技术领域。其工艺步骤如下：提供带有硅通孔结构的硅基体；通过机械打磨的方法减薄硅基体至露出金属柱的下表面；在金属柱的下表面形成金属块；通过湿法腐蚀的方法进一步减薄硅基体下方的厚度，露出金属柱的下端；在硅基体下表面沉积钝化层Ⅱ覆盖硅基体的下表面及金属块，并开设金属块开口；在钝化层Ⅱ的表面选择性地形成再布线金属层，再布线金属层的一端通过金属块开口延伸至金属块，且与金属块固连；在再布线金属层的外层覆盖保护层。本发明通过减薄硅基体露出缺陷区域Ⅰ区，用钝化层填补该缺陷区域，解决了漏电流问题，提高了硅通孔互连结构的可靠性，且本发明的工艺的控制性更好。
Description
技术领域
本发明涉及一种硅通孔互连结构的成形方法，属于半导体封装技术领域。
背景技术
在以硅通孔（Through silicon via）为技术特征的先进封装技术中，最大难点之一莫过于硅通孔12内金属柱3的露出。一般的，硅通孔12内的金属露出采用化学-机械抛光的方式进行。但该方式存在机械抛光方法所导致的钝化层21破裂、抛光工艺导致的金属柱3表面凸起、以及抛光引起的金属离子嵌入到钝化层21中形成漏电等问题,如图1所示，上述问题一般集中发生于金属柱3暴露的开口区域或临近开口的区域，如图中标示的I区。
也有研究机构采用较为复杂的所谓Cu Reveal工艺，即通过刻蚀将硅通孔内金属外面包覆钝化层阵列式露出，然后沉积一层氧化硅或氮化硅材质的钝化层，涂布胶体并盖过硅通孔内金属外面包覆钝化层，利用等离子刻蚀方法减薄胶体至硅通孔内金属外面包覆钝化层暴露，然后再利用干法刻蚀掉硅通孔内金属表面的钝化层，去除胶层。上述的Cureveal工艺之所以采用如此复杂的工艺，其目的是克服化学-机械抛光方法所导致的钝化层破裂、抛光工艺导致的金属表面凸起、以及抛光引起的金属离子嵌入到钝化层中形成漏电等问题。但Cu reveal工艺不仅工艺复杂，而且该工艺亦存在硅通孔内金属在硅刻蚀后露出高度相对硅基体高低不平的现象，直接影响到后续的金属露出良率、光刻工艺的进行。
发明内容
本发明的目的在于克服上述工艺方法的不足，提供一种无漏电流问题、工艺更好控制、表面的平整性更好、后续的光刻工艺更容易实现的硅通孔互连结构的成形方法。
本发明的目的是这样实现的：
本发明一种硅通孔互连结构的成形方法，其工艺包括如下步骤：
步骤一、提供带有硅通孔的硅基体，其上表面设置有半导体工艺层，所述硅通孔内设置金属柱，所述金属柱与硅通孔的孔壁之间沉积有钝化层Ⅰ；
步骤二、通过机械打磨的方法将硅基体下方的厚度整体减薄至露出金属柱的下表面；
步骤三、依次通过溅射金属种子层、光刻、电镀工艺，在所述金属柱的下表面形成厚度为h2的金属块；
步骤四、采用湿法腐蚀的方法将硅基体下方的厚度进一步减薄，露出金属柱和钝化层Ⅰ的下端；
步骤五、在所述硅基体的下表面沉积钝化层Ⅱ，所述钝化层Ⅱ覆盖硅基体的下表面及金属块，并开设金属块开口露出金属块的下表面；
步骤六、再次依次通过溅射金属种子层、光刻、电镀工艺，在钝化层Ⅱ的表面选择性地形成再布线金属层，再布线金属层的一端通过金属块开口延伸至金属块，且与金属块固连，其另一端设置输入/输出端；
步骤七、在再布线金属层的外层覆盖保护层，通过光刻工艺形成保护层开口，露出再布线金属层的输入/输出端。
可选地，所述金属块的横截面呈圆形或多边形，并将硅通孔完全覆盖。
可选地，所述金属块的材质为铜Cu、镍Ni、钒V、钛Ti、钯Pd、金Au、银Ag中的一种或任意几种的组合。
本发明所述湿法腐蚀采用碱性硅腐蚀剂。
本发明的有益效果是：
1、本发明通过减薄硅基体露出化学-机械抛光过程中形成的缺陷区域Ⅰ区，用钝化层填补该缺陷区域，解决了漏电流问题，提高了硅通孔互连结构的可靠性；
2、与Cu reveal 工艺相比，本发明的工艺的控制性更好，表面的平整性更好，后续的光刻工艺也更容易实现。
附图说明
图1为采用化学-机械抛光的方式进硅通孔内金属的露出的缺陷的示意图；
图2本发明一种硅通孔互连结构的成形方法的流程图；
图3至图12为本发明一种硅通孔互连结构的成形方法的一个实施例的示意图。
其中：
硅基体1
半导体工艺层11
硅通孔12
钝化层Ⅰ21
钝化层Ⅱ22
金属柱3
金属块4
再布线金属层6
输入/输出端61
保护层7
保护层开口71
载体圆片T1
键合胶T2。
具体实施方式
参见图2，本发明一种硅通孔互连结构的成形方法包括：
执行步骤S101，提供带有硅通孔结构的硅基体，其上方为半导体工艺层；
执行步骤S102，通过机械打磨的方法减薄硅基体下方的厚度至露出金属柱的下表面；
执行步骤S103，依次通过溅射金属种子层、光刻、电镀工艺，在金属柱的下表面形成金属块；
执行步骤S104，通过湿法腐蚀的方法进一步减薄硅基体下方的厚度，露出金属柱的下端；
执行步骤S105，在硅基体下表面沉积钝化层Ⅱ覆盖硅基体的下表面及金属块，并开设金属块开口；
执行步骤S106，再次依次通过溅射金属种子层、光刻、电镀工艺，在钝化层Ⅱ的表面选择性地形成再布线金属层，再布线金属层的一端通过金属块开口延伸至金属块，且与金属块固连，其另一端设置输入/输出端；
执行步骤S107，在再布线金属层的外层覆盖保护层，通过光刻工艺形成保护层开口，露出再布线金属层的输入/输出端。
现在将在下文中参照附图更加充分地描述本发明，在附图中示出了本发明的示例性实施例，从而本公开将本发明的范围充分地传达给本领域的技术人员。然而，本发明可以以许多不同的形式实现，并且不应被解释为限制于这里阐述的实施例。
本发明一种硅通孔互连结构，如图3所示，实现各种功能的半导体工艺层11设置于硅基体1的上表面。若干个上下贯穿硅基体1的硅通孔12按设计需要分布，硅通孔12内设置导电、导热性能良好的金属柱3，使金属柱3与半导体工艺层11形成电气连通。金属柱3的材质为铜Cu、镍Ni、钒V、钛Ti、钯Pd、金Au、银Ag中的一种或任意几种的组合。因此金属柱3与硅通孔12的内壁之间需要设置氧化硅或氮化硅材质的钝化层Ⅰ21，以使金属柱3与硅基体1电性隔离。金属柱3与钝化层Ⅰ21凸出硅基体1的下表面，其凸出高度为h1不作限定。在金属柱3与钝化层Ⅰ21的顶端设置金属块4，金属块4的材质也为导电、导热性能良好的铜Cu、镍Ni、钒V、钛Ti、钯Pd、金Au、银Ag中的一种或任意几种的组合。金属块4的横截面呈圆形或四边形、六边形等多边形，其横截面的尺寸大于硅通孔12的横截面的尺寸，并将硅通孔12完全覆盖，其厚度为h2也不作限定。钝化层Ⅱ22覆盖硅基体1的下表面及金属块4，并于金属块4的下表面设置金属块开口41露出金属块4的下表面。钝化层Ⅱ22的材质为氧化硅或氮化硅，具有绝缘作用。再布线金属层6选择性地分布于钝化层Ⅱ22的表面，并通过金属块开口41延伸至金属块4，且与金属块4固连。再布线金属层6表面的保护层7在合适的地方开设保护层开口71，以便于硅通孔互连结构借助焊球、焊块、微凸块等连接件与PCB板、转接板等电路板连接。
图4至图12，为本发明一种硅通孔互连结构的成形方法，其工艺如下：
如图4所示，为带有硅通孔12的硅基体1，其上表面为已成形或可以最后成形的半导体工艺层11；硅通孔12的内壁沉积有钝化层Ⅰ21，以使填充于硅通孔12内的金属柱3与硅基体1形成良好的绝缘。
如图5所示，提供载体圆片T1，通过键合胶T2将硅基体1与载体圆片T1键合，这种键合方式可以是临时键合，也可以是永久键合，根据实际需要选择。
如图6所示，在硅基体1下方通过机械打磨的方法将硅基体1的厚度整体减薄，并去除硅通孔12内金属柱3下端的钝化层Ⅰ21，至露出金属柱3的下表面。在此过程中，因通过机械打磨减薄硅基体1的厚度，可能也会造成钝化层Ⅰ21破裂、抛光工艺导致的金属柱3的表面凸起、以及抛光引起的金属离子嵌入到钝化层Ⅰ21等问题，如图中Ⅰ区域所示。
如图7所示，依次通过溅射金属种子层、光刻、电镀工艺，在金属柱3的下表面形成厚度为h2的金属块4，图中金属种子层未示出，一般地，金属块4的厚度h2不需太厚。
如图8所示，在所述硅基体1的下方通过湿法腐蚀的方法将硅基体1的厚度进一步减薄，使硅通孔12内的钝化层Ⅰ21和金属柱3的下端露出减薄后的硅基体1。具体地，湿法腐蚀采用碱性硅腐蚀剂，如四甲基氢氧化铵溶液、氢氧化钾溶液、氢氧化钠溶液，碱性硅腐蚀剂对钝化层Ⅰ21和金属柱3、金属块4无腐蚀影响，其仅对与之接触的硅物质浸蚀并将其部分溶掉，此时，随着硅基体1的厚度再次减薄而使Ⅰ区域的显露出来。根据Ⅰ区域的瑕疵的深浅来调控腐蚀硅基体1的深度h1。
如图9所示，在硅基体1的下表面沉积钝化层Ⅱ22，钝化层Ⅱ22覆盖硅基体1的下表面及金属块4，并于金属块4的下表面设置金属块开口41露出金属块4的下表面。一般地，钝化层Ⅱ22为氧化硅或氧化硅与氮化硅的复合层。
如图10所示，再次依次通过溅射金属种子层、光刻、电镀工艺，在钝化层Ⅱ22的表面选择性地形成再布线金属层6，再布线金属层6的一端通过金属块开口41延伸至金属块4，且与金属块4固连，其另一端设置输入/输出端61。
如图11所示，在再布线金属层6的外层覆盖保护层7，通过光刻工艺形成保护层开口71，露出再布线金属层6的输入/输出端61。
如图12所示，可以通过去键合工艺，去除载体圆片T1和键合胶T2，完成封装过程；去键合工艺的实施也可以待后续工艺完成后再进行。
本发明一种硅通孔互连结构的成形方法不限于上述优选实施例，任何本领域技术人员在不脱离本发明的精神和范围内，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本发明权利要求所界定的保护范围内。
Claims (4)
1.一种硅通孔互连结构的成形方法，其工艺包括如下步骤：
步骤一、提供带有硅通孔（12）的硅基体（1），其上表面设置有半导体工艺层（11），所述硅通孔（12）内设置金属柱（3），所述金属柱（3）与硅通孔（12）的孔壁之间沉积有钝化层Ⅰ（21）；
步骤二、通过机械打磨的方法将硅基体（1）下方的厚度整体减薄至露出金属柱（3）的下表面；
步骤三、依次通过溅射金属种子层、光刻、电镀工艺，在所述金属柱（3）的下表面形成厚度为h2的金属块（4）；
步骤四、采用湿法腐蚀的方法将硅基体（1）下方的厚度进一步减薄，露出金属柱（3）和钝化层Ⅰ（21）的下端；
步骤五、在所述硅基体（1）的下表面沉积钝化层Ⅱ（22），所述钝化层Ⅱ（22）覆盖硅基体（1）的下表面及金属块（4），并开设金属块开口（41）露出金属块（4）的下表面；
步骤六、再次依次通过溅射金属种子层、光刻、电镀工艺，在钝化层Ⅱ（22）的表面选择性地形成再布线金属层（6），再布线金属层（6）的一端通过金属块开口（41）延伸至金属块（4），且与金属块（4）固连，其另一端设置输入/输出端（61）；
步骤七、在再布线金属层（6）的外层覆盖保护层（7），通过光刻工艺形成保护层开口（71），露出再布线金属层（6）的输入/输出端（61）。
2.根据权利要求1所述的一种硅通孔互连结构的成形方法，其特征在于：所述金属块（4）的横截面呈圆形或多边形，并将硅通孔（12）完全覆盖。
3.根据权利要求1或2所述的一种硅通孔互连结构的成形方法，其特征在于：所述金属块（4）的材质为铜Cu、镍Ni、钒V、钛Ti、钯Pd、金Au、银Ag中的一种或任意几种的组合。
4.根据权利要求1所述的一种硅通孔互连结构的成形方法，其特征在于：所述湿法腐蚀采用碱性硅腐蚀剂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510446771.8A CN104992923B (zh) | 2015-07-28 | 2015-07-28 | 一种硅通孔互连结构的成形方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510446771.8A CN104992923B (zh) | 2015-07-28 | 2015-07-28 | 一种硅通孔互连结构的成形方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104992923A CN104992923A (zh) | 2015-10-21 |
| CN104992923B true CN104992923B (zh) | 2017-11-28 |
Family
ID=54304712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510446771.8A Active CN104992923B (zh) | 2015-07-28 | 2015-07-28 | 一种硅通孔互连结构的成形方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104992923B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107934907A (zh) * | 2017-12-12 | 2018-04-20 | 成都海威华芯科技有限公司 | 一种深Si通孔结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102214624A (zh) * | 2011-05-17 | 2011-10-12 | 北京大学 | 一种具有通孔的半导体结构及其制造方法 |
| CN103258790A (zh) * | 2013-04-27 | 2013-08-21 | 江阴长电先进封装有限公司 | 一种露出硅通孔内金属的方法 |
| CN103474394A (zh) * | 2013-09-11 | 2013-12-25 | 华进半导体封装先导技术研发中心有限公司 | 免金属cmp的tsv工艺方法 |
| CN104465570A (zh) * | 2014-12-31 | 2015-03-25 | 江阴长电先进封装有限公司 | 一种TSV Interposer结构及其封装方法 |
-
2015
- 2015-07-28 CN CN201510446771.8A patent/CN104992923B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102214624A (zh) * | 2011-05-17 | 2011-10-12 | 北京大学 | 一种具有通孔的半导体结构及其制造方法 |
| CN103258790A (zh) * | 2013-04-27 | 2013-08-21 | 江阴长电先进封装有限公司 | 一种露出硅通孔内金属的方法 |
| CN103474394A (zh) * | 2013-09-11 | 2013-12-25 | 华进半导体封装先导技术研发中心有限公司 | 免金属cmp的tsv工艺方法 |
| CN104465570A (zh) * | 2014-12-31 | 2015-03-25 | 江阴长电先进封装有限公司 | 一种TSV Interposer结构及其封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104992923A (zh) | 2015-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1332431C (zh) | 半导体器件的制造方法 | |
| CN101719488B (zh) | 具有锥形轮廓的再分布线的焊垫连接 | |
| JP4345808B2 (ja) | 半導体装置の製造方法 | |
| CN102214624B (zh) | 一种具有通孔的半导体结构及其制造方法 | |
| TWI286454B (en) | Electrical connector structure of circuit board and method for fabricating the same | |
| CN108597998A (zh) | 晶圆级系统封装方法及封装结构 | |
| TWI275186B (en) | Method for manufacturing semiconductor package | |
| CN105655320B (zh) | 低成本芯片背部硅通孔互连结构及其制备方法 | |
| CN101128926A (zh) | 制造倒装芯片器件的结构和方法 | |
| CN102034721B (zh) | 芯片封装方法 | |
| CN107221517B (zh) | 一种包覆型芯片尺寸封装结构及其封装方法 | |
| CN105448755B (zh) | 一种铜柱凸点的封装方法及封装结构 | |
| CN102637713B (zh) | 一种含有金属微凸点的图像传感器封装方法 | |
| JP2007036060A (ja) | 半導体装置及びその製造方法 | |
| CN107910305A (zh) | 一种圆片级背金芯片的封装结构及其封装方法 | |
| KR20180090200A (ko) | 혹독한 매체 적용에 있어서의 본드 패드 보호 | |
| CN116490971A (zh) | 具内置emi屏蔽的封装结构 | |
| TW201133708A (en) | Vias and conductive routing layers in semiconductor substrates | |
| CN104167353A (zh) | 键合衬底表面的处理方法 | |
| CN104992923B (zh) | 一种硅通孔互连结构的成形方法 | |
| TWI305127B (en) | Circuit board structure capable of performing electrica tests and fabrication method thereof | |
| CN102437135A (zh) | 圆片级柱状凸点封装结构 | |
| CN100563000C (zh) | 半导体器件及其制造方法 | |
| TWI701792B (zh) | 半導體元件及其製備方法 | |
| CN105489550B (zh) | 低成本晶圆级芯片尺寸硅通孔互连结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |