CN105489550B - 低成本晶圆级芯片尺寸硅通孔互连结构及其制备方法 - Google Patents
低成本晶圆级芯片尺寸硅通孔互连结构及其制备方法 Download PDFInfo
- Publication number
- CN105489550B CN105489550B CN201610016001.4A CN201610016001A CN105489550B CN 105489550 B CN105489550 B CN 105489550B CN 201610016001 A CN201610016001 A CN 201610016001A CN 105489550 B CN105489550 B CN 105489550B
- Authority
- CN
- China
- Prior art keywords
- hole
- layer
- chip
- metallic circuit
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种低成本晶圆级芯片尺寸硅通孔互连结构,包括带有焊垫的芯片,芯片背面形成有通孔,通孔的底部开口暴露焊垫;芯片背面及通孔的侧壁上覆盖有绝缘层,靠近通孔的顶部开口的绝缘层上及芯片背面铺设有金属线路层;芯片背面上的金属线路层上形成有钝化层,钝化层上开设有预植焊球的开口,通孔的底部开口暴露的焊垫表面上、通孔的顶部开口处的金属线路层上及开口内的金属线路层上化镀有金属层;通孔内填充满非电镀导电材料,开口内的金属层上植有焊球。本发明不需要化镀硅通孔侧壁,并可避免使用深孔物理气相沉积及深孔电镀,还可以提高硅通孔外接点扇出到芯片背面时连接的可靠性,具有成本低、工艺简单和可靠性高等优点。
Description
技术领域
本发明涉及半导体封装技术领域,具体是涉及一种低成本晶圆级芯片尺寸硅通孔互连结构及其制备方法。
背景技术
随着物联网,智能移动终端小型化、多功能化的需求,、三维集成,特别是基于硅通孔(TSV)的晶圆级封装技术扮演越来越重要的角色。
中国专利201520550505.5提出一种硅通孔互连结构,包括硅基体和若干个硅通孔,所述硅基体的上面设置半导体工艺层,所述硅通孔上下贯穿硅基体,并填充金属形成金属柱,所述金属柱与半导体工艺层形成电气连通,所述金属柱与硅通孔的内壁之间设置钝化层I,在金属柱和钝化层的的下表面设置金属块,金属块将硅通孔完全覆盖,在金属块周围和硅基体的下表面覆盖钝化层II,并设置金属块开口露出金属块的下表面,在钝化层II上选择性的重布线金属层,并在再布线金属层的表面覆盖保护层,开设保护层开口,该方案能够很好的解决之前将金属柱露出采用化学-机械抛光造成的漏电问题,同时提高了封装的可靠性。但是该工艺复杂,成本高,对于不是金属柱的结构不再适用。
中国专利201210570600.2公开了一种基于化学镀镍合金的通孔填充方法及其应用,首先在基体上制备通孔,然后在通孔的侧壁表面上直接或间接地通过化学镀的方法制备化学镀镍合金层,再以化学镀镍合金层作为种子层进行电镀填充。本发明提出一种通过化学镀镍合金作为通孔的阻挡层和电镀的种子层的技术,此技术可以实现阻挡层和种子层的一体化,可以简化传统的工艺流程,大大节省成本;通过化学镀的方法,在高深径比的通孔内可以使镀膜分布更加均匀,有效避免离子溅射方法产生的“盲区”,这有利于获得完整的电镀填充效果。该方法用于微电子三维封装的硅通孔互连技术,或者用于玻璃或树脂基体的通孔连接技术,但是该技术中的通孔侧壁也需要化镀,增加了工艺的难度,可靠性较低。
后通孔(Via last)技术是硅通孔技术中成本较低的方案。主要的工艺步骤包括芯片背面减薄,硅刻蚀,硅背面和侧壁绝缘层制备,焊垫介质层开口,金属填充,植球等工艺。但半导体工业发展一直在追求保证可靠性的前提下,降低成本。后通孔技术也需要进一步降低成本。
目前,主要通过降低3D纵向叠加的高度,并降低TSV所需的孔深,为TSV制造技术的应用减少障碍,降低成本。从降低成本角度看,后通孔(Via last)技术的深孔物理气相沉积,电镀,背面再布线是主要的成本构成。此外,后通孔(Via last)技术形成的硅通孔结构通常是部分填充方式,孔底和焊垫连接部分较薄,容易造成分层、断裂等问题,且无介质层填充保护会导致金属的氧化,腐蚀以及应力造成的失效;此外,芯片焊垫较为密集时,硅通孔电性扇出时也存在连接可靠性的问题。
发明内容
为了解决上述技术问题,本发明提出一种低成本晶圆级芯片尺寸硅通孔互连结构及其制备方法,不需要化镀硅通孔侧壁,并可避免使用深孔物理气相沉积及深孔电镀,还可以提高硅通孔外接点扇出到芯片背面时连接的可靠性,具有成本低、工艺简单和可靠性高等优点。
本发明的技术方案是这样实现的:
一种低成本晶圆级芯片尺寸硅通孔互连结构,包括至少一正面带有焊垫的芯片,所述芯片背面形成有对应所述焊垫的通孔,所述通孔的底部开口暴露所述焊垫;所述芯片背面及所述通孔的侧壁上覆盖有绝缘层,靠近所述通孔的顶部开口的绝缘层上及所述芯片背面铺设有至少一层金属线路层;所述芯片背面上的金属线路层上形成有钝化层,所述钝化层上开设有预植焊球的开口,所述通孔的底部开口暴露的焊垫表面上、所述通孔的顶部开口处的金属线路层上及所述开口内的金属线路层上采用化镀的方法形成有一定厚度的金属层;所述通孔内采用非电镀的方法填充满了导电材料,所述开口内的金属层上植有焊球。
进一步的,所述通孔为直孔或斜孔或直孔与斜孔的组合。
进一步的,所述金属层为一层金属或多层金属,每层金属的材质为镍、镍磷、银、铜、钴、金、钯中的一种。
进一步的,所述导电材料为导电胶或金属焊料。
进一步的,所述焊球与所述金属线路层之间以及所述导电材料与所述金属线路层形成有焊接扩散阻挡层和润湿金属层。
一种低成本晶圆级芯片尺寸硅通孔互连结构的制备方法,包括如下步骤:
a、提供一包括至少一芯片的晶圆,所述芯片正面带有焊垫和介质层,所述焊垫嵌入在所述介质层中,将所述芯片背面与一载片临时键合在一起;
b、通过光刻工艺在键合后的芯片背面与焊垫对应的位置制作通孔,所述通孔的底部开口暴露出所述介质层;
c、在所述芯片背面及所述通孔内沉积一层绝缘层;
d、刻蚀所述通孔底部的绝缘层及介质层,暴露出所述通孔对应的焊垫背面;并在靠近所述通孔的顶部开口及所述芯片背面的绝缘层上铺设金属线路,形成至少一层金属线路层;
e、在所述芯片背面上的金属线路层上铺设一层钝化层,所述钝化层上开设有预植焊球的开口;
f、在所述通孔的底部开口暴露的焊垫表面上、所述通孔的顶部开口处的金属线路层上及所述开口内的金属线路层上化镀金属,形成具有一定厚度的金属层;
g、利用焊料回流的方式在所述通孔内填充满导电材料,并所述开口内的金属层上植有焊球;
h、解键合,晶圆切割,形成单颗芯片的低成本晶圆级芯片尺寸硅通孔互连结构。
进一步的,所述绝缘层的制备采用低温化学汽相沉积或聚合物喷涂或聚合物旋涂的方法。
进一步的,步骤d中刻蚀为等离子体干法刻蚀。
进一步的,所述导电材料通过植球后回流填充形成或通过焊膏印刷后回流填充后固化形成。
进一步的,所述导电材料通过导电胶印刷方法填充后固化形成或通过导电胶点胶方法填充后固化形成。
本发明的有益效果是:
本发明提供一种低成本晶圆级芯片尺寸硅通孔互连结构及其制备方法,通过在芯片背面形成金属线路层,将硅通孔的外接点扇出到了芯片背面,且通过在通孔的底部开口暴露的焊垫表面上、通孔的顶部开口处金属线路层上及所述开口内的金属线路层上采用化镀的方法形成一定厚度的金属层,并在通孔内采用非电镀的方法填充满导电材料,可以增强导电材料与焊垫之间连接、导电材料与金属线路层之间连接以及金属线路层与焊球之间连接的可靠性,解决部分填充孔底与焊垫连接部分较薄,金属线路层与导电材料连接以及金属线路层与焊球连接不可靠,造成的分层、断裂等可靠性问题;由于该制备方法只化镀了硅通孔底部而没有化镀硅通孔的侧壁,因此,大大降低了工艺的难度,可靠性较高;且导电材料采用非电镀的焊料回流填充或导电胶印刷/点胶填充形成,避免了使用深孔物理气相沉积及深孔电镀,大大降低了后通孔(Via last)技术的工艺成本,因此,本发明具有成本低、工艺简单和可靠性高等优点。
附图说明
图1为本发明晶圆与载片键合后的结构示意图;
图2为本发明在晶圆背面对应焊垫位置刻蚀硅通孔的结构示意图;
图3为本发明在晶圆背面整面制备绝缘层的结构示意图;
图4为本发明刻蚀去除通孔底部绝缘层及介质层,露出焊垫背面,并形成金属线路层的结构示意图;
图5为本发明在晶圆背面形成钝化层,并开设预植焊球的开口的结构示意图;
图6为本发明在通孔底部焊垫背面上、通孔顶部开口及预植焊球开口内化镀金属层的结构示意图;
图7为本发明利用焊料回流或导电胶填充的方式填充硅通孔的结构示意图;
图8本发明晶圆与载片解键合并晶圆切割后的结构示意图;
图9为本发明中硅通孔为斜孔时的结构示意图;
图10为本发明一应用实例结构示意图;
图11为本发明另一应用实例结构示意图;
1-芯片,101-焊垫,102-介质层,2-载片,3-通孔,4-绝缘层,5-金属线路层,6-钝化层,7-开口,8-金属层,9-导电材料,10-焊球,11—键合胶,12—空腔,13-盖板
具体实施方式
为使本发明能够更加易懂,下面结合附图对本发明的具体实施方式做详细的说明。为方便说明,实施例附图的结构中各组成部分未按正常比例缩放,故不代表实施例中各结构的实际相对大小。
如图8所示,一种低成本晶圆级芯片尺寸硅通孔互连结构,包括至少一正面带有焊垫101的芯片1,所述芯片背面形成有对应所述焊垫的通孔3,所述通孔的底部开口暴露所述焊垫且尺寸小于所述焊垫的尺寸;所述芯片背面及所述通孔的侧壁上覆盖有绝缘层4,靠近所述通孔的顶部开口的绝缘层上及所述芯片背面铺设有至少一层金属线路层5;所述芯片背面上的金属线路层上形成有钝化层6,所述钝化层上开设有预植焊球的开口7,所述通孔的底部开口暴露的焊垫表面上、所述通孔的顶部开口处的金属线路层上及所述开口内的金属线路层上采用化镀的方法形成有一定厚度的金属层8;所述通孔内采用非电镀的方法填充满了导电材料9,所述开口内的金属层上植有焊球10。
这样,通过在芯片背面形成金属线路层,将硅通孔的外接点扇出到芯片背面,并通过在通孔的底部开口暴露的焊垫表面上、通孔的顶部开口处金属线路层上及所述开口内的金属线路层上采用化镀的方法形成一定厚度的金属层,并在通孔内采用非电镀的方法填充满导电材料,可以增强导电材料与焊垫之间连接、导电材料与金属线路层之间连接以及金属线路层与焊球之间连接的可靠性,解决部分填充孔底与焊垫连接部分较薄,金属线路层与导电材料连接以及金属线路层与焊球连接不可靠,造成的分层、断裂等可靠性问题;由于该制备方法只化镀了硅通孔底部而没有化镀硅通孔的侧壁,因此,大大降低了工艺的难度,可靠性较高;且导电材料采用非电镀的焊料回流填充或导电胶印刷/点胶填充形成,避免了使用深孔物理气相沉积及深孔电镀,大大降低了后通孔(Via last)技术的工艺成本,因此,本发明具有成本低、工艺简单和可靠性高等优点。
优选的,所述通孔的深度以暴露出芯片焊垫并不穿过芯片焊垫,以避免刻蚀芯片焊垫过度,引起可靠性问题。
优选的,所述焊垫的材质是铝、铝合金、铜和铜合金中的一种。
优选的,所述焊垫正面部分或全部被无机介质层或有机介质层覆盖,所述焊垫背面边缘被无机介质层或有机介质层覆盖。
优选的,所述绝缘层的材质为二氧化硅、氮化硅、聚合物绝缘材料中的一种。
优选的,所述通孔为直孔或斜孔或直孔与斜孔的组合。本实施例中的导电通孔是直孔,即通孔侧壁垂直于芯片背面。在其他实施例中,参见图9,通孔为斜孔,且孔径自芯片焊垫向芯片背面依次增大,即通孔侧壁不垂直于芯片背面,斜孔的好处是避免了制作垂直通孔的工艺复杂性,工艺简单,成本较低。
优选的,所述金属层为一层结构或多层结构,每层的材质为镍、镍磷、银、铜、钴、金、钯中的一种。更优的,该金属层最外金属是具有防氧化作用的金属,如银、金、钯中的一种,还可以使得与导电材料(导电胶或焊料)的电阻更低。
优选的,所述导电材料为导电胶或金属焊料。
优选的,所述焊球与所述金属线路层之间以及所述导电材料与所述金属线路层形成有焊接扩散阻挡层和润湿金属层。
优选的,所述金属层的厚度大于0.2微米。该厚度是增强导电材料与焊垫连接的可靠性的最佳实施方式,当然不排除其他厚度可能。
优选的,所述通孔内填充的导电材料凸出所述芯片的背面,形成凸点,用于与外部器件电连接的连接点。
参见图1至图8,一种低成本晶圆级芯片尺寸硅通孔互连结构的制备方法,包括如下步骤:
a、参见图1,提供一包括至少一芯片1的晶圆,所述芯片正面带有焊垫101和介质层102,所述焊垫嵌入在所述介质层中,将所述芯片背面与一载片2临时键合在一起;优选的,晶圆与载片通过键合胶11进行临时键合。
b、参见图2,通过光刻工艺在键合后的芯片背面与焊垫对应的位置制作通孔3,所述通孔的底部开口暴露出所述介质层;优选的,本实施例中的导电通孔是直孔,垂直于芯片背面。
c、参见图3,在所述芯片背面及所述通孔内沉积一层绝缘层4;绝缘层的材质可以是无机绝缘材料如二氧化硅或者有机绝缘材料。
d、参见图4,刻蚀所述通孔底部的绝缘层及介质层,暴露出所述通孔对应的焊垫背面;并在靠近所述通孔的顶部开口及所述芯片背面的绝缘层上铺设金属线路,形成至少一层金属线路层5;每层金属线路层可以是铝、铜、镍、靶、金中的一种,形成金属线路层的方法为真空蒸镀法、物理气相沉积法中的一种。优选的,本实施例中铺设了一层金属线路层,采用的方式是物理气相沉积,然后利用湿法刻蚀形成
e、参见图5,在所述芯片背面上的金属线路层上铺设一层钝化层6,所述钝化层上开设有预植焊球的开口7;优选的,所述钝化层的材料为干膜。
f、参见图6,在所述通孔的底部开口暴露的焊垫表面上、所述通孔的顶部开口处的金属线路层上及所述开口内的金属线路层上化镀金属,形成具有一定厚度的金属层8;化镀金属是镍、镍磷、银、铜、钴、金、钯中的一种或几种。优选的,该金属层最外层是具有防氧化作用的金属,如银、金、钯中的一种;还可以使得与导电胶或焊料的电阻更低。
g、参见图7,利用焊料回流的方式在所述通孔内填充满导电材料9,并所述开口内的金属层上植焊球10;本实施中,焊球为BGA焊球;
h、参见图8,解键合,晶圆切割,形成单颗芯片的低成本晶圆级芯片尺寸硅通孔互连结构。
优选的,所述绝缘层的制备采用低温化学汽相沉积或聚合物喷涂或聚合物旋涂的方法。
优选的,步骤d中刻蚀为等离子体干法刻蚀。
优选的,所述导电材料通过植球后回流填充形成或通过焊膏印刷后回流填充后固化形成。
优选的,所述导电材料通过导电胶印刷方法填充后固化形成或通过导电胶点胶方法填充后固化形成。
如图10所示,为本发明低成本晶圆级芯片尺寸硅通孔互连结构的一应用实例结构示意图;芯片正面与载片解键合后与一盖板13相结合,形成了一种具有空腔12的MEMS芯片封装结构;其中,盖板具有保护和密封功能,通孔是垂直于芯片背面的直孔。
如图11所示,为本发明低成本晶圆级芯片尺寸硅通孔互连结构的另一应用实例结构示意图,其中,通孔是不垂直于芯片背面的斜孔。
以上实施例是参照附图,对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更,但不背离本发明的实质的情况下,都落在本发明的保护范围之内。
Claims (10)
1.一种低成本晶圆级芯片尺寸硅通孔互连结构,其特征在于:包括至少一正面带有焊垫(101)的芯片(1),所述芯片背面形成有对应所述焊垫的通孔(3),所述通孔的底部开口暴露所述焊垫;所述芯片背面及所述通孔的侧壁上覆盖有绝缘层(4),靠近所述通孔的顶部开口的绝缘层上及所述芯片背面铺设有至少一层金属线路层(5);所述芯片背面上的金属线路层上形成有钝化层(6),所述钝化层上开设有预植焊球的开口(7),所述通孔的底部开口暴露的焊垫表面上、所述通孔的顶部开口处的金属线路层上及所述开口内的金属线路层上采用化学镀的方法形成有一定厚度的金属层(8);所述通孔内采用非电镀的方法填充满了导电材料(9),所述开口内的金属层上植有焊球(10)。
2.根据权利要求1所述的低成本晶圆级芯片尺寸硅通孔互连结构,其特征在于:所述通孔为直孔或斜孔或直孔与斜孔的组合。
3.根据权利要求1所述的低成本晶圆级芯片尺寸硅通孔互连结构,其特征在于:所述金属层为一层金属或多层金属,每层金属的材质为镍、镍磷、银、铜、钴、金、钯中的一种。
4.根据权利要求1所述的低成本晶圆级芯片尺寸硅通孔互连结构,其特征在于:所述导电材料为导电胶或金属焊料。
5.根据权利要求1所述的低成本晶圆级芯片尺寸硅通孔互连结构,其特征在于:所述焊球与所述金属线路层之间以及所述导电材料与所述金属线路层形成有焊接扩散阻挡层和润湿金属层。
6.一种低成本晶圆级芯片尺寸硅通孔互连结构的制备方法,其特征在于,包括如下步骤:
a、提供一包括至少一芯片(1)的晶圆,所述芯片正面带有焊垫(101)和介质层(102),所述焊垫嵌入在所述介质层中,将所述芯片正面与一载片(2)临时键合在一起;
b、通过光刻工艺在键合后的芯片背面与焊垫对应的位置制作通孔(3),所述通孔的底部开口暴露出所述介质层;
c、在所述芯片背面及所述通孔内沉积一层绝缘层(4);
d、刻蚀所述通孔底部的绝缘层及介质层,暴露出所述通孔对应的焊垫背面;并在靠近所述通孔的顶部开口及所述芯片背面的绝缘层上铺设金属线路,形成至少一层金属线路层(5);
e、在所述芯片背面上的金属线路层上铺设一层钝化层(6),所述钝化层上开设有预植焊球的开口(7);
f、在所述通孔的底部开口暴露的焊垫表面上、所述通孔的顶部开口处的金属线路层上及所述开口内的金属线路层上化学镀金属,形成具有一定厚度的金属层(8);
g、利用焊料回流的方式在所述通孔内填充满导电材料(9),并所述开口内的金属层上植有焊球(10);
h、解键合,晶圆切割,形成单颗芯片的低成本晶圆级芯片尺寸硅通孔互连结构。
7.根据权利要求6所述的低成本晶圆级芯片尺寸硅通孔互连结构的制备方法,其特征在于:所述绝缘层的制备采用低温化学汽相沉积或聚合物喷涂或聚合物旋涂的方法。
8.根据权利要求6所述的低成本晶圆级芯片尺寸硅通孔互连结构的制备方法,其特征在于:步骤d中刻蚀为等离子体干法刻蚀。
9.根据权利要求6所述的低成本晶圆级芯片尺寸硅通孔互连结构的制备方法,其特征在于:所述导电材料通过植球后回流填充形成或通过焊膏印刷后回流填充后固化形成。
10.根据权利要求6所述的低成本晶圆级芯片尺寸硅通孔互连结构的制备方法,其特征在于:所述导电材料通过导电胶印刷方法填充后固化形成或通过导电胶点胶方法填充后固化形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610016001.4A CN105489550B (zh) | 2016-01-11 | 2016-01-11 | 低成本晶圆级芯片尺寸硅通孔互连结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610016001.4A CN105489550B (zh) | 2016-01-11 | 2016-01-11 | 低成本晶圆级芯片尺寸硅通孔互连结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105489550A CN105489550A (zh) | 2016-04-13 |
CN105489550B true CN105489550B (zh) | 2018-08-31 |
Family
ID=55676449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610016001.4A Active CN105489550B (zh) | 2016-01-11 | 2016-01-11 | 低成本晶圆级芯片尺寸硅通孔互连结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105489550B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111508913A (zh) * | 2020-05-06 | 2020-08-07 | 贵州大学 | 一种基于硅通孔的大功率芯片背面散热方法 |
CN113903706A (zh) * | 2021-10-29 | 2022-01-07 | 苏州晶方半导体科技股份有限公司 | 晶圆级硅通孔封装结构制作方法及硅通孔封装结构 |
CN114883251A (zh) * | 2022-04-29 | 2022-08-09 | 华进半导体封装先导技术研发中心有限公司 | 一种直孔硅通孔的介质层填充方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101483149A (zh) * | 2009-02-13 | 2009-07-15 | 华中科技大学 | 一种硅通孔互连结构的制备方法 |
CN204809204U (zh) * | 2015-07-28 | 2015-11-25 | 江阴长电先进封装有限公司 | 一种硅通孔互连结构 |
CN205335241U (zh) * | 2016-01-11 | 2016-06-22 | 华天科技(昆山)电子有限公司 | 低成本晶圆级芯片尺寸硅通孔互连结构 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150069608A1 (en) * | 2013-09-11 | 2015-03-12 | International Business Machines Corporation | Through-silicon via structure and method for improving beol dielectric performance |
-
2016
- 2016-01-11 CN CN201610016001.4A patent/CN105489550B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101483149A (zh) * | 2009-02-13 | 2009-07-15 | 华中科技大学 | 一种硅通孔互连结构的制备方法 |
CN204809204U (zh) * | 2015-07-28 | 2015-11-25 | 江阴长电先进封装有限公司 | 一种硅通孔互连结构 |
CN205335241U (zh) * | 2016-01-11 | 2016-06-22 | 华天科技(昆山)电子有限公司 | 低成本晶圆级芯片尺寸硅通孔互连结构 |
Also Published As
Publication number | Publication date |
---|---|
CN105489550A (zh) | 2016-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105655320B (zh) | 低成本芯片背部硅通孔互连结构及其制备方法 | |
CN105304613B (zh) | 半导体器件和方法 | |
US8227295B2 (en) | IC die having TSV and wafer level underfill and stacked IC devices comprising a workpiece solder connected to the TSV | |
TWI260079B (en) | Micro-electronic package structure and method for fabricating the same | |
US7446424B2 (en) | Interconnect structure for semiconductor package | |
CN105206592B (zh) | 扇出型封装的结构和制作方法 | |
US20150115440A1 (en) | Semiconductor device | |
CN109841603A (zh) | 封装结构及其制造方法 | |
CN105575913A (zh) | 埋入硅基板扇出型3d封装结构 | |
CN105621345B (zh) | Mems芯片集成的封装结构及封装方法 | |
CN101719484A (zh) | 具有再分布线的tsv的背连接 | |
TW201023330A (en) | Integrated circuit | |
KR20110053497A (ko) | 반도체 장치 구조물 | |
JP3660918B2 (ja) | 半導体装置及びその製造方法 | |
CN101728362A (zh) | 三维集成电路的堆叠接合界面结构 | |
CN106206476A (zh) | 电子封装件及其制法 | |
KR101302564B1 (ko) | 비아 형성 방법 및 이를 이용하는 적층 칩 패키지의 제조 방법 | |
CN104078431B (zh) | 双层底充胶填充的铜凸点封装互连结构及方法 | |
TW200903763A (en) | Inter-connecting structure for semiconductor device package and method of the same | |
CN106129023A (zh) | 双面贴装的扇出封装结构及封装方法 | |
CN105489550B (zh) | 低成本晶圆级芯片尺寸硅通孔互连结构及其制备方法 | |
CN208904014U (zh) | 一种多芯片层叠扇出型封装结构 | |
CN110310918A (zh) | 用于形成封装的光电传感器阵列的方法和光电传感器集成电路 | |
CN108962764A (zh) | 半导体结构的形成方法、半导体芯片、封装方法及结构 | |
CN205984951U (zh) | 双面贴装的扇出封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |