CN205984951U - 双面贴装的扇出封装结构 - Google Patents

Abstract

本实用新型公开一种双面贴装的扇出封装结构，将正面含有导电垫和背面含有焊盘的芯片埋入到硅基体第一表面的下沉凹槽中，并将正面的导电垫用第一金属重布线引出；在硅基体第二表面制作通孔暴露下沉凹槽底芯片背面的焊盘，并用第二金属重布线引出，其中第一金属重布线或第二金属重布线中至少有一条线路延伸到芯片区域外的硅基体表面上。该封装结构作为双面有焊球结构的扇出型封装体，提供了更好的3D晶圆级扇出封装选择。

Description

双面贴装的扇出封装结构

技术领域

本实用新型涉及一种半导体封装领域，尤其是涉及一种双面贴装的扇出封装结构。

背景技术

扇出WLP是一种晶圆级加工的嵌入式封装，也是I/O数较多，集成灵活性好的主要先进封装之一，而且它可以不用基板在一个封装中实现垂直和水平方向的多芯片集成，所以，目前扇出WLP技术正朝着诸如多芯片、薄型封装和3D SiP(系统级封装)这些下一代封装方向发展。为了满足不断增长的互连间距的失配、加入具有不同功能的各种芯片、以及在同样的占用面积下减少封装尺寸，需要开发新的3D晶圆级扇出封装解决方案。

发明内容

本实用新型为满足上述挑战，提供了一种双面贴装的扇出封装结构。

本实用新型的技术方案是这样实现的：

一种双面贴装的扇出封装结构，包括硅基体和芯片，所述 硅基体具有第一表面和与其相对的第二表面，所述第一表面上形成有至少一个朝向第二表面的下沉凹槽，至少一个所述芯片背面朝下贴装到所述下沉凹槽的槽底，所述芯片正面包含有导电垫；所述芯片周侧与所述下沉凹槽侧壁之间用第一介质层填充；所述芯片正面及所述第一表面上形成有第二介质层；所述第二介质层上形成有至少一层与所述芯片的导电垫连接的第一金属重布线，最外一层第一金属重布线上覆盖有第一钝化层；所述芯片背面或所述下沉凹槽槽底设有焊盘所述焊盘与所述第二表面之间刻有通孔；所述第二表面上形成有第三介质层；所述第三介质层上及所述通孔内形成有至少一层与所述焊盘电连接的第二金属重布线，最外一层第二金属重布线上覆盖有第二钝化层；其中所述第一金属重布线或所述第二金属重布线中至少有一条线路延伸到所述芯片区域外的硅基体表面上。

进一步的，所述焊盘为：芯片背面本身包含有焊盘，或者在将所述芯片正面的导电垫电性引至所述芯片背面的金属线路上形成的焊盘，或在将所述芯片正面的导电垫电性引至所述下沉凹槽槽底的金属线路上形成的焊盘。

进一步的，所述下沉凹槽的侧壁与所述芯片之间的距离大于1微米。

进一步的，所述芯片正面和所述硅基体的第一表面之间的高度差小于50微米。

进一步的，所述第一介质层及所述第二介质层的材料均为聚合物胶。

进一步的，所述第一金属重布线和/或所述第二金属重布线上连接有焊球/凸点。

进一步的，所述芯片背面通过黏结胶贴装到所述下沉凹槽的槽底，所述黏结胶的厚度小于50微米，大于1微米。

进一步的，所述黏结胶为聚合物胶。

进一步的，埋入同一下沉凹槽的芯片数量大于等于2。

本实用新型的有益技术效果如下：

本实用新型双面贴装的扇出封装结构，采用埋入硅基体扇出封装技术，提高了I/O密度；形成双面贴装结构进行芯片堆叠，不需要转接板，降低了整体封装体的高度，同时该封装结构的热膨胀系数比基板小得多，封装结构焊接后可靠性提高；硅基体导热性好，增强了芯片的散热性能。该封装结构作为双面有焊球结构的扇出型封装体，提供了更好的3D晶圆级扇出封装选择。

附图说明

图1a为本实用新型中芯片一实施例的剖面示意图；

图1b为本实用新型中芯片另一实施例的剖面示意图；

图2为本实用新型一实施例步骤A埋入芯片后的封装结构剖面示意图；

图3为本实用新型一实施例步骤B制作通孔后的封装结构剖面示意图；

图4为本实用新型一实施例步骤C在通孔内制作第二金属 重布线后的封装结构剖面示意图；

图5为本实用新型一实施例在第二金属重布线上制作焊球/凸点后的封装结构剖面示意图；

图6为本实用新型一实施例双面贴装的扇出封装结构剖面示意图；

图7为本实用新型另一实施例双面贴装的扇出封装结构剖面示意图；

结合附图，作以下说明：

100——硅基体 101——第一表面

102——第二表面 200——芯片

201——导电垫 202——焊盘

203——金属线路

300——通孔 1——黏结胶

2——第一介质层 3——第二介质

4——第一金属重布线 5——第一钝化层

6——第一焊球/第一凸点 7——第三介质层

8——第二金属重布线 9——第二钝化层

10——第二焊球/第二凸点

具体实施方式

为了能够更清楚地理解本实用新型的技术内容，特举以下实施例详细说明，其目的仅在于更好理解本实用新型的内容而非限制本实用新型的保护范围。实施例附图的结构中各组成部 分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。

实施例1

如图6所示，一种双面贴装的扇出封装结构，包括硅基体100和芯片200，芯片正面包含有导电垫201，所述硅基体具有第一表面101和与其相对的第二表面102，所述第一表面上形成有至少一个朝向第二表面的下沉凹槽，该下沉凹槽最好为直槽或侧壁与底面角度在80～120的斜槽，这里不做限制。本实施例示意图为直槽形状。所述下沉凹槽内可放置至少一颗芯片200，本实施例中为放置了一颗芯片，且所述芯片正面接近所述第一表面；所述芯片背面与所述下沉凹槽的槽底之间具有黏结胶1，芯片通过黏结胶与下沉凹槽的槽底黏结并固化，实现芯片的贴装，以更好的固定芯片，防止芯片偏移。

芯片四周与下沉凹槽侧壁之间用第一介质层2填充；所述芯片正面及所述第一表面上形成有第二介质层3；所述第二介质层上形成有至少一层与所述芯片正面的导电垫201连接的第一金属重布线4，最外一层金属重布线上覆盖有第一钝化层5，且该第一金属重布线上形成有用于植焊球的凸点下金属层，所述第一钝化层上开设有对应该凸点下金属层的开口，所述凸点下金属层上植有第一焊球或第一凸点6；本实施例中至少有一个焊球或凸点及其对应的凸点下金属层位于所述硅基体的第一表面上。

芯片背面的焊盘202，与下沉凹槽的槽底相对，芯片背面 的焊盘可以为芯片本身的导电垫，也可以为在将芯片正面的导电垫电性引至芯片背面的金属线路203上形成的焊盘202，将芯片正面的导电垫电性引至芯片背面可以为位于芯片中部的垂直导电通孔结构,参见图1a，还可以为位于芯片边缘的金属连通线路,参见图1b；在其他实施例中,还可以在将芯片正面的导电垫电性引至下沉凹槽槽底的金属线路203上形成焊盘202；具体为沿硅基体的下沉凹槽内壁延伸至槽体的金属连通线路，焊盘通过与硅基体第一表面的第一金属重布线连接，实现将芯片正面焊垫电性引致背部，参见图7。

芯片背面的焊盘202与硅基体第二表面之间刻有通孔300；所述硅基体第二表面上形成有第三介质层7；第三介质层上形成有至少一层与芯片背面的焊盘202连接的第二金属重布线8，最外一层第二金属重布线上覆盖有第二钝化层9，且该第二金属重布线上形成有用于植焊球的凸点下金属层，所述第二钝化层上开设有对应该凸点下金属层的开口，所述凸点下金属层上植有第二焊球或第二凸点10；本实施例中第二焊球或第二凸点与芯片背面相对,在其他实施例中,可以通过第二金属重布线延伸到芯片区域外的硅基体第二表面上，即有第二焊球或第二凸点及其对应的凸点下金属层位于芯片区域外的硅基体第二表面上。

优选的，所述下沉凹槽的侧壁与所述芯片之间的距离大于1微米，以方便芯片放入下沉凹槽的槽底。

优选的，所述下沉凹槽的槽底与所述硅基体的第二表面之 间的距离大于1微米，以利于硅基体对芯片的支撑。

优选的，所述芯片正面和所述硅基体的第一表面之间的高度差小于50微米，以保证封装体表面材料的均一性。

优选的，所述第一介质层的材料为聚合物胶，附加真空涂布，使下沉凹槽间隙内填充满该聚合物胶，以固定芯片，同时保证绝缘性能。

优选的，所述第一介质层及所述第二介质层的材料均为同一种聚合物胶，以提高封装体的可靠性。

优选的，所述黏结胶为非导电聚合物胶或薄膜，粘接芯片于下沉凹槽的槽底，保证在接下来的工艺中，芯片位置不发生偏移，以便于获得较好的对准精度，获得更细的再布线线条。聚合物胶可以通过在芯片晶圆背面涂布方式制备，薄膜可以通过在芯片晶圆背面压膜方式制备。

优选的，所述第一、第二金属重布线的材质为铜或铝。

优选的，所述第一、第二焊球为锡球。

优选的，所述凸点下金属层为Ni/Au、CrW/Cu、Ti/W/Cu/Ni/Au、Ti/Cu中的一种，图示未画出。

作为一种优选实施例，该埋入硅基体扇出型封装结构的制造方法按如下步骤实施：

A.提供一芯片埋入硅基体圆片第一表面的封装体，芯片正面与硅基体表面平齐，且芯片正面具有导电垫，芯片正面导电垫由芯片上第一金属重布线引出；芯片背面位于硅基体下沉凹槽槽底，芯片背面具有焊盘，芯片背面通过黏结胶与下沉凹 槽槽底粘结。

具体为，硅基体圆片具有第一表面和与其相对的第二表面，在所述硅基体圆片的第一表面刻蚀形成至少一个具有设定形状和深度的下沉凹槽；在所述下沉凹槽内放置至少一个待封装的芯片，所述芯片正面接近所述硅基体的第一表面，且所述芯片与所述下沉凹槽的侧壁之间具有间隙；通过涂布工艺，在所述下沉凹槽的侧壁与所述芯片之间的间隙内填充胶体，形成第一介质层；在所述芯片正面上以及所述硅基体的第一表面上，形成一层绝缘的第二介质层；打开所述芯片的导电垫上面的第二介质层，并在第二介质层上面制作连接芯片整面导电垫的第一金属重布线；在第一金属重布线上面制作一层第一钝化层，在第一金属重布线上需要植焊球的位置打开第一钝化层，在露出的第一金属重布线上制备所需的凸点下金属层，然后进行凸点制备或植焊球，形成如图2所示封装结构；

较佳的，涂布工艺采用聚合物胶，第二介质层与第一介质层为同一种聚合物胶，以提高封装体的可靠性。

优选的，硅基体第一表面在凸点制备或植焊球前后，将硅基体圆片的第二表面减薄到所需厚度。

优选的，所述芯片背面涂有黏结胶，所述芯片通过黏结胶与所述下沉凹槽的底部黏结。具体操作为，在芯片圆片背面刷黏结胶，划片后形成单颗芯片，通过拾取工具将带有黏结胶的芯片放置于所述硅基体上下沉凹槽内。

优选的，在所述下沉凹槽的侧壁与所述芯片之间的空隙内 填充胶体在真空环境下实施，可以减少气泡，确保间隙填充效果。

优选的，所述第二介质层为可光刻材料，第一钝化层为可光刻材料。以便使用光刻制程形成开口，暴露出芯片正面的导电垫，使第一金属重布线连接导电垫。

B.在上述结构凸点或焊球面上形成一层临时保护层，并对芯片背面的焊盘202对应位置进行开通孔，形成如图3所示的封装结构，然后在硅基体第二表面上及通孔内形成绝缘的第三介质层，且暴露出通孔内的焊盘，并在第三介质层上面制作连接芯片背面的焊盘的第二金属重布线，参见图4；

C.在第二金属重布线上面制作一层第二钝化层，在第二金属重布线上需要植焊球的位置打开第二钝化层，在露出的第二金属重布线上制备所需的凸点下金属层，然后进行凸点制备或植焊球，形成一埋入硅基体扇出型封装结构，参见图5。

D.参见图6，对硅基体圆片进行划片，并将硅基体第一表面凸点或焊球面的临时保护层去除，形成双面有焊球结构的扇出封装体。

以上实施例是参照附图，对本实用新型的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本实用新型的实质的情况下，都落在本实用新型的保护范围之内。

Claims (9)

1.一种双面贴装的扇出封装结构，其特征在于，包括硅基体(100)和芯片(200)，所述硅基体具有第一表面(101)和与其相对的第二表面(102)，所述第一表面上形成有至少一个朝向第二表面的下沉凹槽，至少一个所述芯片背面朝下贴装到所述下沉凹槽的槽底，所述芯片正面包含有导电垫(201)；所述芯片周侧与所述下沉凹槽侧壁之间用第一介质层(2)填充；所述芯片正面及所述第一表面上形成有第二介质层(3)；所述第二介质层上形成有至少一层与所述芯片的导电垫(201)连接的第一金属重布线(4)，最外一层第一金属重布线上覆盖有第一钝化层(5)；所述芯片背面或所述下沉凹槽槽底设有焊盘(202)所述焊盘与所述第二表面之间刻有通孔(300)；所述第二表面上形成有第三介质层(7)；所述第三介质层上及所述通孔内形成有至少一层与所述焊盘(202)电连接的第二金属重布线(8)，最外一层第二金属重布线上覆盖有第二钝化层(9)；其中所述第一金属重布线或所述第二金属重布线中至少有一条线路延伸到所述芯片区域外的硅基体表面上。

2.根据权利要求1所述的双面贴装的扇出封装结构，其特征在于，所述焊盘为：芯片背面本身包含有焊盘，或者在将所述芯片正面的导电垫电性引至所述芯片背面的金属线路上形成的焊盘，或在将所述芯片正面的导电垫电性引至所述下沉凹槽槽底的金属线路上形成的焊盘。

3.根据权利要求1所述的双面贴装的扇出封装结构，其特征在于：所述下沉凹槽的侧壁与所述芯片之间的距离大于1微米。

4.根据权利要求1所述的双面贴装的扇出封装结构，其特征在于：所述芯片正面和所述硅基体的第一表面之间的高度差小于50微米。

5.根据权利要求1所述的双面贴装的扇出封装结构，其特征在于，所述第一介质层及所述第二介质层的材料均为聚合物胶。

6.根据权利要求1所述的双面贴装的扇出封装结构，其特征在于，所述第一金属重布线和/或所述第二金属重布线上连接有焊球/凸点。

7.根据权利要求1所述的双面贴装的扇出封装结构，其特征在于，所述芯片背面通过黏结胶(1)贴装到所述下沉凹槽的槽底，所述黏结胶的厚度小于50微米，大于1微米。

8.根据权利要求7所述的双面贴装的扇出封装结构，其特征在于，所述黏结胶为聚合物胶。

9.根据权利要求1所述的双面贴装的扇出封装结构，其特征在于，埋入同一下沉凹槽的芯片数量大于等于2。