CN105845643A - 一种嵌入硅基板芯片封装结构及其制作方法 - Google Patents

一种嵌入硅基板芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN105845643A
CN105845643A CN201610407904.5A CN201610407904A CN105845643A CN 105845643 A CN105845643 A CN 105845643A CN 201610407904 A CN201610407904 A CN 201610407904A CN 105845643 A CN105845643 A CN 105845643A
Authority
CN
China
Prior art keywords
chip
silicon substrate
packaging structure
embedding
holding tank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610407904.5A
Other languages
English (en)
Inventor
于大全
豆菲菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN201610407904.5A priority Critical patent/CN105845643A/zh
Publication of CN105845643A publication Critical patent/CN105845643A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种嵌入硅基板芯片封装结构及其制作方法。嵌入硅基板芯片封装结构包括硅基体，硅基体具有相对设置的第一表面与第二表面。第一表面上开设有穿透第二表面的至少一个容纳槽，容纳槽内容纳有至少一片芯片，芯片含至少一个焊垫的一侧与第一表面位于芯片的同一侧。芯片的四周侧壁与容纳槽相对应的侧壁之间填充有介质层一，第一表面上铺有覆盖芯片的介质层二。芯片的至少一个焊垫经过金属导线电性连接到硅基体上。芯片不含焊垫的一面暴露于硅基体的第二表面。本发明可以大大增强芯片的散热效果，同时使嵌入硅基板芯片封装结构的体积进一步减小。本发明还公开所述嵌入硅基板芯片封装结构的制作方法。

Description

一种嵌入硅基板芯片封装结构及其制作方法
技术领域
本发明涉及半导体封装技术领域中的一种FAN-OUT的封装结构，尤其涉及一种嵌入硅基板芯片封装结构及其制作方法。
背景技术
当前的半导体行业中，电子封装已经成为行业发展的一个重要方面。几十年的封装技术的发展，使高密度、小尺寸的封装要求成为封装的主流方向。
随着电子产品向更薄、更强、更高引脚密度、更低成本方面发展，制约着封装技术向高密度方向发展的一个重要原因是基板技术本身在细小节距方面的加工能力，必须通过载体，如塑料基板阵列封装中的有机基板载体和陶瓷载带球栅阵列中的陶瓷载体，对阵列节距的放大完成封装过程。
圆片级扇出结构，其通过重构圆片和圆片级再布线的方式，实现芯片扇出结构的塑封，最终切割成单颗封装体。但其仍存在如下不足：1、芯片外面包覆塑封料，塑封料为环氧类树脂材料，其强度偏低，使扇出结构的支撑强度不够，在薄型封装中难以应用；2、扇出结构在封装工艺中由于重构晶圆热膨胀系数较硅片大很多，工艺过程翘曲较大，设备可加工能力较低，良率损失较大；3、现有工艺为满足低的热膨胀系数，包封树脂较为昂贵，不利于产品的低成本化。
中国专利CN 104037133 A公开了一种扇出封装结构，所述结构是在硅载板上开槽，芯片倒置于槽底，芯片焊盘电性通过线路引到硅载板表面；槽内用塑封材料填充，在塑封材料表面制作重布线金属，将线路电性导出。所述结构制程复杂，成本较高。
中国专利201520597950.7中采用硅基体取代模塑料作为扇出的基体，充分利用硅基体的优势，能够制作精细布线，利用成熟的硅刻蚀工艺，可以精确刻蚀孔、槽等结构。工艺上，还可以取消圆片塑封，拆键合工艺，降低工艺难度，从而显著降低成本，提高成品率。
上述封装体能够在一定程度上解决以往技术中工艺结构制程复杂，产品良率较低的问题，但同时由于芯片埋入硅基体，造成芯片散热效果差，为此，亟需一种芯片封装结构解决上述问题。
发明内容
为解决上述技术问题，本发明提供一种嵌入硅基板芯片封装结构及其制作方法，所述嵌入硅基板芯片封装结构可以大大增强芯片的散热效果，同时使所述嵌入硅基板芯片封装结构的体积进一步减小。
本发明的解决方案是：一种嵌入硅基板芯片封装结构，其包括硅基体，硅基体具有相对设置的第一表面与第二表面；第一表面上开设有穿透第二表面的至少一个容纳槽，容纳槽内容纳有至少一芯片，芯片含至少一个焊垫的一侧与第一表面位于芯片的同一侧；芯片的四周侧壁与容纳槽相对应的侧壁之间填充有介质层一，第一表面上铺有覆盖芯片的介质层二；芯片的至少一个焊垫经过金属导线电性连接到硅基体上；芯片不含焊垫的一面暴露于硅基体的第二表面。
作为上述方案的进一步改进，芯片不含焊垫的一面与第二表面位于同一平面上。
作为上述方案的进一步改进，第二表面上铺有覆盖芯片的保护膜。
作为上述方案的进一步改进，介质层二上铺有覆盖金属导线的防焊层。
进一步地，金属导线上预设有导电凸点，防焊层在金属导线预设导电凸点的位置开口并在开口处制备相应导电凸点。
优选地，导电凸点为焊球、导电胶水、导电银浆中的至少一种。
作为上述方案的进一步改进，金属导线的材质为钛、铬、钨、铜、铝、锡、锡合金中的至少一种。
作为上述方案的进一步改进，介质层一与介质层二材料相同。
本发明还提供上述任意嵌入硅基板芯片封装结构的制作方法，所述制作方法采用硅基体作为扇出的基体，将芯片埋入硅基体上的容纳槽内进行封装，封装完成后再将硅基体的第二表面减薄，减薄至芯片不含焊垫的一面暴露出来，并使容纳槽形成通孔。
作为上述方案的进一步改进，所示制作方法最后在硅基体的第二表面上贴附一层保护膜。
本发明的有益效果为：在之前利用硅基板取代模塑料作为扇出基体，充分利用硅基体的优势，制作精细布线的基础上，将芯片埋入硅基体的凹槽内，并把部分焊球扇出到芯片硅基体表面，封装完成后再将封装体不含焊球的一面减薄。这样可以大大增强芯片的散热效果，同时使封装体的体积进一步减小。
附图说明
如图1为本发明封装完成后的多芯片俯视结构示意图；
如图2为本发明单颗芯片封装后的俯视结构示意图；
如图3为本发明单颗芯片埋入单个凹槽封装体剖面结构示意图；
如图4为图3中将芯片埋入凹槽后并对其第二表面减薄的剖面结构示意图；
如图5为本发明两颗芯片埋入单个凹槽封装体背部减薄的剖面结构示意图；
如图6为本发明两颗芯片埋入两个凹槽封装体背部减薄的剖面结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
为使本发明能够更加易懂，下面结合附图对本发明的具体实施方式做详细的说明。为方便说明，实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。
本发明的嵌入硅基板芯片封装结构，其封装后整片晶圆的俯视结构示意图如图1所示，硅基体1上包含多个封装后的芯片封装结构111。硅基体1的形状可以是圆形、矩形或者其它形状，本实施例中的硅基体1采用硅基圆片。
如图2所示，本发明上述整个晶圆上单颗封装后芯片封装结构111的俯视结构示意图，芯片2及其周围覆盖有防焊层6，防焊层6上形成多个导电凸点7。导电凸点7可以是金属凸点、导电胶水或者导电银浆中的一种或者几种。形成上述导电凸点7是金属凸点的形成方式可以是电镀、植球、印刷焊球中的一种或者几种；导电凸点7也可以是真空填充导电胶水或者导电银浆。
如图3所示，为本发明将芯片2埋入硅基体1的凹槽(即容纳槽8)中的结构示意图。具体地说，芯片2不含焊盘(即焊垫201)的一面通过粘结胶水3与硅基体1上的凹槽底部粘结，芯片2侧壁与硅基体1的凹槽侧壁之间的空隙可以通过介质层一9实现填充，在硅基体1的第一表面101与芯片2含有焊盘的表面整面涂布介质层二4。在所述介质层二4上形成有与芯片2的焊垫连接的金属线路(即金属导线5)，金属线路上形成有带有开口的防焊层6。
在防焊层6的开口处可以形成有用于连接导电凸点7的金属层，最后于所述开口处的金属层上形成导电凸点7。优选的，导电凸点7下的金属层可为Ni/Au、CrW/Cu、Ti/W/Cu/Ni/Au、Ti/Cu中的一种，图示未画出。
粘结胶水3可以涂布在芯片2上，也可以涂布在硅基体1的凹槽底部，也可以在芯片2不含焊盘面的其它表面均涂布粘结胶水。金属导线5的材质可为钛、铬、钨、铜、铝、锡、锡合金中的至少一种。
可选的，凹槽侧壁处采用的介质层一9与硅基体1的第一表面101上的介质层二4可以采用相同的材质，也可以采用不同的材质，为提高封装的可靠性，本发明中两者材质相同。
该图中硅基体1具有相对设置的第一表面101与第二表面102。第一表面101上开设有穿透第二表面102的至少一个容纳槽8，容纳槽8内容纳有至少一芯片2。在本实施例中，容纳槽8的数量为1个，芯片2的数量也为1个。
芯片2含至少一个焊垫201的一侧与第一表面101位于芯片2的同一侧，芯片2的四周侧壁与容纳槽8相对应的侧壁之间填充有介质层4，第一表面101上铺有覆盖芯片2的介质层二4。芯片2焊垫201的电性通过金属导线连接到硅基体1上。芯片2不含焊垫201的一侧裸露在第二表面102上，即相对第二表面102，芯片2不含焊垫201的一侧暴露显示。第二表面102上可铺有覆盖芯片2的保护膜(图未示)，介质层二4上可铺有覆盖金属导线5的防焊层6。防焊层6在金属导线5预设导电凸点7的位置开口并在开口处制备相应导电凸点7。
如图4，嵌入硅基板芯片封装结构的制作方法，其采用硅基体1作为扇出的基体，将芯片2埋入硅基体1上的容纳槽8内进行封装，封装完成后再将硅基体1的第二表面102减薄，减薄至芯片2不含焊垫201的一面暴露出来，并使容纳槽8形成通孔。最后在硅基体1的第二表面102上贴附一层保护膜。
综上所述，本实施例的嵌入硅基板芯片封装的结构，硅基体1的第一表面101上形成有一个向第二表面102延伸的凹槽，所述凹槽的形状可以是规则或不规则的图形，为简明起见，本实施例中采用的凹槽形状为矩形。所述凹槽内放置有一颗芯片2，芯片2的焊盘(即焊垫201)面朝上，且芯片2的焊盘面接近第一表面101；而芯片2不含焊垫201的一面尽可能的与芯片2的第二表面102处于同一平面。
芯片2与所述凹槽的侧壁之间具有间隙，所述间隙内填充有介质层一9，芯片2可与所述凹槽通过粘结胶水3连接在一起。在硅基体1的第一表面101进行铺设绝缘层(即介质层二4)、金属线路(即金属导线5)、防焊层6并形成焊球(即导电凸点7)后，对硅基体1的第二表面102进行减薄，减薄至芯片2不含焊垫201的一面暴露出来。
优选的，所述使封装体(即硅基体1)减薄的方式可以是直接研磨使芯片2达到预设厚度，具体做法是：在芯片2形成导电凸点7的表面贴一层保护膜，对与其相对的一面进行研磨，直至芯片2背部暴露出来，使所述凹槽导通形成通槽(即通孔)。
实施例2
请参阅图5，实施例2与实施例1基本相同，其区别在于：在实施例2中，硅基体1的第一表面102形成有两个容纳槽8，每个容纳槽8内分别埋入一颗芯片2，这两颗芯片2大小、功能可以相同或相异。所述实施例可扩展封装体的功能，同时降低两芯片2之间的信号干扰。
实施例3
请参阅图6，实施例3与实施例1基本相同，其区别在于：在实施例3中，硅基体1的第一表面101的一个容纳槽8内埋入有两颗芯片2，两颗芯片2大小、功能可以相同或相异。所述实施例可实现扩展封装体的功能的目的。
结合三个实施例，本发明提供的嵌入硅基板芯片封装结构，在之前利用硅基体取代模塑料作为扇出的基体，并充分利用硅基体散热性好的优势，在制作精细布线的基础上。将芯片埋入硅基体上的凹槽内，并把部分导电凸点扇出到芯片硅基体表面，封装完成后再将封装体不含导电凸点的一面减薄。减薄至芯片不含焊垫的一面暴露出来，并与硅基体不含凸点的一面处于同一平面。这样可以大大增强芯片的散热效果，同时使封装体的体积进一步减小。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种嵌入硅基板芯片封装结构，其包括硅基体(1)，硅基体(1)具有相对设置的第一表面(101)与第二表面(102)；其特征在于：第一表面(101)上开设有穿透第二表面(102)的至少一个容纳槽(8)，容纳槽(8)内容纳有至少一芯片(2)，芯片(2)含至少一个焊垫(201)的一侧与第一表面(101)位于芯片(2)的同一侧；芯片(2)的四周侧壁与容纳槽(8)相对应的侧壁之间填充有介质层一(9)，第一表面(101)上铺有覆盖芯片(2)的介质层二(4)；芯片(2)的至少一个焊垫(201)经过金属导线(5)电性连接到硅基体(1)上；芯片(2)不含焊垫(201)的一面暴露于硅基体(1)的第二表面(102)。
2.如权利要求1所述的嵌入硅基板芯片封装结构，其特征在于：芯片(2)不含焊垫(201)的一面与第二表面(102)位于同一平面上。
3.如权利要求1所述的嵌入硅基板芯片封装结构，其特征在于：第二表面(102)上铺有覆盖芯片(2)的保护膜。
4.如权利要求1所述的嵌入硅基板芯片封装结构，其特征在于：介质层二(4)上铺有覆盖金属导线(5)的防焊层(6)。
5.如权利要求4所述的嵌入硅基板芯片封装结构，其特征在于：金属导线(5)预设一个导电凸点(7)，防焊层(6)在金属导线(5)预设导电凸点(7)的位置开口并在开口处制备相应导电凸点(7)。
6.如权利要求5所述的嵌入硅基板芯片封装结构，其特征在于：导电凸点(7)为焊球、导电胶水、导电银浆中的至少一种。
7.如权利要求1所述的嵌入硅基板芯片封装结构，其特征在于：金属导线(5)的材质为钛、铬、钨、铜、铝、锡、锡合金中的至少一种。
8.如权利要求1所述的嵌入硅基板芯片封装结构，其特征在于：介质层一(9)与介质层二(4)材料相同。
9.一种如权利要求1至8中任意一项所述的嵌入硅基板芯片封装结构的制作方法，其特征在于：所述制作方法采用硅基体(1)作为扇出的基体，将芯片(2)埋入硅基体(1)上的容纳槽(8)内进行封装，封装完成后再将硅基体(1)的第二表面(102)减薄，减薄至芯片(2)不含焊垫(201)的一面暴露出来，并使容纳槽(8)形成通孔。
10.如权利要求9所述的嵌入硅基板芯片封装结构的制作方法，其特征在于：所述制作方法最后在硅基体(1)的第二表面(102)上贴附一层保护膜。
CN201610407904.5A 2016-06-12 2016-06-12 一种嵌入硅基板芯片封装结构及其制作方法 Pending CN105845643A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610407904.5A CN105845643A (zh) 2016-06-12 2016-06-12 一种嵌入硅基板芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610407904.5A CN105845643A (zh) 2016-06-12 2016-06-12 一种嵌入硅基板芯片封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN105845643A true CN105845643A (zh) 2016-08-10

Family

ID=56576046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610407904.5A Pending CN105845643A (zh) 2016-06-12 2016-06-12 一种嵌入硅基板芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN105845643A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601628A (zh) * 2016-12-30 2017-04-26 通富微电子股份有限公司 一种芯片的封装方法及芯片封装结构
CN107958882A (zh) * 2017-12-20 2018-04-24 苏州晶方半导体科技股份有限公司 芯片的封装结构及其制作方法
CN110010572A (zh) * 2018-12-29 2019-07-12 浙江集迈科微电子有限公司 一种用于系统级大功率模组的大流量液冷散热器及其制作方法
CN111681966A (zh) * 2020-02-28 2020-09-18 浙江集迈科微电子有限公司 一种超薄焊接堆叠封装方法
CN112908943A (zh) * 2021-01-12 2021-06-04 华为技术有限公司 一种埋入式封装结构及其制备方法、终端设备
WO2023207972A1 (zh) * 2022-04-28 2023-11-02 维沃移动通信有限公司 封装结构、电子设备及封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090230567A1 (en) * 2008-03-11 2009-09-17 James Yii Lee Kiong Method of post-mold grinding a semiconductor package
CN103646943A (zh) * 2013-09-30 2014-03-19 南通富士通微电子股份有限公司 晶圆封装结构
CN105023900A (zh) * 2015-08-11 2015-11-04 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法
CN105448752A (zh) * 2015-12-01 2016-03-30 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090230567A1 (en) * 2008-03-11 2009-09-17 James Yii Lee Kiong Method of post-mold grinding a semiconductor package
CN103646943A (zh) * 2013-09-30 2014-03-19 南通富士通微电子股份有限公司 晶圆封装结构
CN105023900A (zh) * 2015-08-11 2015-11-04 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法
CN105448752A (zh) * 2015-12-01 2016-03-30 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601628A (zh) * 2016-12-30 2017-04-26 通富微电子股份有限公司 一种芯片的封装方法及芯片封装结构
CN107958882A (zh) * 2017-12-20 2018-04-24 苏州晶方半导体科技股份有限公司 芯片的封装结构及其制作方法
CN110010572A (zh) * 2018-12-29 2019-07-12 浙江集迈科微电子有限公司 一种用于系统级大功率模组的大流量液冷散热器及其制作方法
CN111681966A (zh) * 2020-02-28 2020-09-18 浙江集迈科微电子有限公司 一种超薄焊接堆叠封装方法
CN111681966B (zh) * 2020-02-28 2022-07-22 浙江集迈科微电子有限公司 一种超薄焊接堆叠封装方法
CN112908943A (zh) * 2021-01-12 2021-06-04 华为技术有限公司 一种埋入式封装结构及其制备方法、终端设备
WO2023207972A1 (zh) * 2022-04-28 2023-11-02 维沃移动通信有限公司 封装结构、电子设备及封装方法

Similar Documents

Publication Publication Date Title
CN105845643A (zh) 一种嵌入硅基板芯片封装结构及其制作方法
US10559525B2 (en) Embedded silicon substrate fan-out type 3D packaging structure
CN101512762B (zh) 用于半导体电路小片的三维封装的可堆叠封装
KR102530763B1 (ko) 반도체 패키지의 제조방법
US20130288430A1 (en) Semiconductor device and method for manufacturing thereof
US6348363B1 (en) Method for manufacturing a semiconductor package
US20080169548A1 (en) Semiconductor package having a semiconductor chip in a substrate and method of fabricating the same
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
TWI360188B (en) A semiconductor package assembly and methods of fo
CN109637985B (zh) 一种芯片扇出的封装结构及其制造方法
US7981796B2 (en) Methods for forming packaged products
CN106098664A (zh) 一种埋入式半导体芯片扇出型封装结构及其制作方法
KR20040071960A (ko) 패턴 리드를 갖는 반도체 패키지 및 그 제조 방법
CN104538318B (zh) 一种扇出型圆片级芯片封装方法
US20160189983A1 (en) Method and structure for fan-out wafer level packaging
CN106129023A (zh) 双面贴装的扇出封装结构及封装方法
TW202145461A (zh) 封裝結構
CN107248505A (zh) 一种生物识别芯片的封装结构及封装方法
CN109801883A (zh) 一种扇出型堆叠封装方法及结构
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN205984951U (zh) 双面贴装的扇出封装结构
CN105895605A (zh) 一种薄芯片贴装基板扇出型封装结构及其制造方法
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN106129031A (zh) 芯片封装结构及其封装方法
CN205488088U (zh) 埋入硅基板扇出型3d封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160810