CN105448752A - 埋入硅基板扇出型封装方法 - Google Patents

埋入硅基板扇出型封装方法 Download PDF

Info

Publication number
CN105448752A
CN105448752A CN201510861886.3A CN201510861886A CN105448752A CN 105448752 A CN105448752 A CN 105448752A CN 201510861886 A CN201510861886 A CN 201510861886A CN 105448752 A CN105448752 A CN 105448752A
Authority
CN
China
Prior art keywords
silicon substrate
metal
fan
package
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510861886.3A
Other languages
English (en)
Other versions
CN105448752B (zh
Inventor
于大全
翟玲玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN201510861886.3A priority Critical patent/CN105448752B/zh
Publication of CN105448752A publication Critical patent/CN105448752A/zh
Application granted granted Critical
Publication of CN105448752B publication Critical patent/CN105448752B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Abstract

本发明公开了一种埋入硅基板扇出型封装方法，首先，在晶圆级水平将芯片埋入到硅基板圆片上，然后，在扇出工艺过程中，将若干硅基板圆片贴在一块面板上进行面板级封装，最后，在晶圆级水平进行凸点制备或植焊球；本发明先芯片埋入到硅基板圆片上再进行面板级封装，增加了封装的可操作性和精度，减少了面板的翘曲。在面板级工艺过程中激光直接曝光时，通过每个晶圆分别进行对准调整，提高了整体的对准精度，有利于细节距焊盘芯片的扇出封装加工。从晶圆级封装到面板级封装的过程，结合了晶圆级封装金属布线线宽/线距小、精度高的优势和面板级封装倍增的封装数量，明显提高了封装质量及效率，大大降低了封装成本。

Description

埋入硅基板扇出型封装方法
技术领域
本发明涉及扇出型封装技术领域，具体是涉及一种埋入硅基板扇出型封装方法。
背景技术
随着芯片变得越来越小，I/O数越来越多，芯片级封装已不能满足I/O扇出的要求。扇出型圆片级封装技术(FOWLP)是对圆片级芯片尺寸封装技术的补充，通过再构圆片的方式将芯片I/O端口引出，在重构的包封体上形成焊球或凸点终端阵列，在一定范围内可代替传统的引线键合焊球阵列(WBBGA)封装或倒装芯片焊球阵列(FCBGA)封装(<500I/Os)封装结构，特别适用于蓬勃发展的便携式消费电子领域。
目前，扇出型封装有两种工艺路线。一种是在晶圆级水平进行制作，如8寸或12寸晶圆；另一种是在面板级(PanelLevel)水平进行制作。晶圆级扇出封装，可以做到10微米线宽，具有99.5％以上的高良率。但是由于晶圆的尺寸限制，只有较小的封装尺寸才具有比倒装封装更好的性价比，限制了晶圆级扇出封装的应用。而使用面板级扇出封装的最主要原因是可实现更大面积整体封装，可进一步增加封装效率，降低封装成本，有望成为本领域未来的封装趋势。但是，在面板级扇出封装过程中，存在金属布线的线宽、线距较大的技术问题。目前主流工艺线宽在20微米，如果降低线宽则会带来良率下降，成本增加的问题。另外，由于面板面积大，芯片到面板的键合精度变差，芯片在埋入压合时会发生位置移动，面板的翘曲等也会造成曝光时的偏移。因此，对于细节距焊盘的芯片，比如节距小于90微米，就难以对准了。加上存在布线线宽的限制，面板级扇出封装目前尚未规模化量产。
晶圆级扇出封装技术虽具有金属走线线宽/线距小，线路精确的优势，但不能达到面板级扇出封装的封装效率及其对应的低成本目标。
发明内容
为了解决上述技术问题，本发明提出一种埋入硅基板扇出型封装方法，利用扇出型晶圆级封装技术完成芯片贴装，并在扇出工艺过程中，将完成芯片贴装的若干晶圆贴在一块面板上进行整体作业，从而达到了增加封装的可操作性，减少面板翘曲，提高整体的对准精度，降低生产成本的目的。
本发明的技术方案是这样实现的：
一种埋入硅基板扇出型封装方法，包括如下步骤：
A.提供一上表面制作有若干凹槽的硅基体圆片，所述凹槽内至少黏结一颗芯片，且所述凹槽的深度与所述芯片的厚度相当，所述芯片的焊盘面朝外；
B.通过涂布或压膜工艺，形成一层覆盖所述硅基体圆片的上表面及所述芯片的介质层，并在所述介质层上对应所述芯片的焊盘位置处制作介质层开口，露出芯片的焊盘；
C.在所述介质层上面制作至少一层连接所述芯片的焊盘的金属重布线，所述金属重布线的部分线路置于所述芯片表面外的硅基体圆片上；
D.在最外层的金属重布线上制作一层钝化层，在该金属重布线上需要做凸点或植焊球的位置打开钝化层，形成钝化层开口；
E.在钝化层开口内进行凸点制备或植焊球，最后切割，形成单颗埋入硅基板扇出型封装结构；
其中，步骤B、C、D中至少一个工艺制程是在面板级封装完成，该面板级封装包括：
a、将若干个硅基体圆片的下表面贴到一个设定尺寸的面板上进行整体封装工艺；
b、在整体封装工艺完成后，将若干个硅基体圆片的下表面从该面板上剥离下来。
进一步的，金属重布线的形成工艺为：在介质层上整面沉积种子金属层，在种子金属层上通过光刻及金属刻蚀工艺形成初始金属重布线，在初始金属重布线上电镀/化镀形成金属重布线。
进一步的，金属重布线的形成工艺为：在介质层上整面沉积种子金属层，在种子金属层上光刻暴露出金属重布线图形，在暴露出的金属重布线图形上通过电镀或化镀方式形成金属线路，最后去除金属重布线图形外的种子金属层，形成金属重布线。
进一步的，所述金属重布线为一层或多层，各层材质类型包括钛、铬、钨、铜、铝中的一种或几种。
进一步的，所述钝化层开口暴露的金属材料为钛、铬、钨、铜、镍、金、银、锡中的一种或几种。
进一步的，在凸点制备或植焊球前或后，减薄所述硅基体圆片的下表面至所需厚度。
进一步的，在步骤B形成介质层的过程中，所述凹槽的侧壁与所述芯片之间的间隙由介质层填充。
进一步的，所述介质层和/或所述钝化层为可光刻材料。
进一步的，所述芯片与所述凹槽通过胶水或干膜黏结。
本发明的有益效果是：本发明提供一种埋入硅基板扇出型封装方法，首先，利用晶圆级封装工艺完成芯片贴装，即将芯片埋入到硅基板圆片上，然后，在扇出制程中，将完成芯片贴装的若干硅基板圆片贴在一块面板上进行整体作业，最后，将硅基板圆片从面板上剥离，进行凸点制备或植焊球，并切割硅基板圆片，形成单颗埋入硅基板扇出型封装结构；上述封装方法中，由于芯片到晶圆的贴片精度高于芯片到面板的贴装精度，因此，通过先芯片埋入到硅基板圆片上再进行面板级封装，相对于直接将芯片贴装到面板上的面板及封装，增加了封装的可操作性和精度。且将若干晶圆贴在面板上进行整体作业，相对于芯片直接埋入面板上，减少了面板的翘曲。在面板级工艺过程中激光直接曝光时，通过每个晶圆分别进行对准调整，提高了整体的对准精度，有利于细节距焊盘芯片的扇出封装加工。从晶圆级封装到面板级封装的过程，结合了晶圆级封装金属布线线宽/线距小、精度高的优势和面板级封装倍增的封装数量，明显提高了封装质量及效率，大大降低了封装成本。
附图说明
图1为本发明晶圆级尺寸埋入芯片的剖面示意图；
图2为本发明晶圆埋入芯片后的俯视图；
图3为本发明形成介质层并制作介质层开口后的剖面示意图；
图4为本发明在介质层上整面沉积种子金属层后的剖面示意图；
图5为本发明在种子金属层上涂布光刻胶的剖面示意图；
图6为本发明在种子金属层上光刻形成初始金属重布线后的剖面示意图；
图7为本发明在初始金属重布线上电镀/化镀形成金属重布线的剖面示意图；
图8为本发明在最外层的金属重布线上制作一层钝化层后的剖面示意图；
图9为本发明在钝化层上制作钝化层开口后的剖面示意图；
图10为本发明在钝化层开口内电镀或化镀形成凸点下金属层后的剖面示意图；
图11为本发明在钝化层开口内进行凸点制备或植焊球后的剖面示意图；
图12为本发明切割形成单颗埋入硅基板扇出型封装结构的剖面示意图；
图13为本发明将若干硅基板圆片贴在面板上进行面板级尺寸封装的俯视图；
结合附图，作以下说明：
1-硅基板圆片，101-凹槽，2-芯片，201-焊盘面，202-焊盘，3-胶水或干膜，4-介质层，401-介质层开口，5-金属重布线，501-种子金属层，502-初始金属重布线，503-凸点下金属层，6-光刻胶，7-钝化层，701-钝化层开口，8-焊球，9-面板。
具体实施方式
为使本发明能够更加易懂，下面结合附图对本发明的具体实施方式做详细的说明。为方便说明，实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。其中所说的结构或面的上面或上侧，包含中间还有其他层的情况。
实施例1
一种埋入硅基板扇出型封装方法，包括如下步骤：
步骤1.参见图1，提供一上表面制作有若干凹槽101的硅基体圆片1，所述凹槽内至少黏结一颗芯片2，且所述凹槽的深度与所述芯片的厚度相当，所述芯片的焊盘面201朝外，即芯片的焊盘接近硅基体圆片的上表面。为便于安放芯片，所设凹槽会稍大于芯片的尺寸，后续需要使用胶或膜填充芯片与凹槽之间的间隙，以增加芯片的稳固性，同时保证绝缘性能。
优选的，所述芯片与所述凹槽通过胶水或干膜3黏结。更优的，胶水或干膜为非导电聚合物胶或薄膜，粘接芯片与凹槽底面，保证在接下来的工艺中，芯片位置不发生偏移，以便于获得较好的对准精度。
优选的，所述芯片的焊盘面和所述硅基体的上表面之间的高度差小于50微米，以保证封装体表面材料的均一性。
可选的，硅基板圆片可为6寸晶圆、8寸晶圆或12寸晶圆，如图2所示。
优选的，所述凹槽的侧壁与所述芯片之间的距离大于1微米，以方便芯片放入凹槽槽底。
步骤2.参见图3，通过涂布或压膜工艺，形成一层覆盖所述硅基体圆片的上表面及所述芯片的介质层4，并在所述介质层上对应所述芯片的焊盘位置处制作介质层开口401，露出芯片的焊盘202；涂布或压膜工艺可在真空环境中进行，介质层的材质可为聚合物介质材料，根据聚合物的特性，采用光刻或者刻蚀方法在芯片的焊盘位置对应的介质层上制作介质层开口。
步骤3.参见图4-图12，在所述介质层上面制作至少一层连接所述芯片的焊盘的金属重布线5，所述金属重布线的部分线路置于所述芯片表面外的硅基体圆片上；金属重布线的形成过程包括先在介质层上整面沉积种子金属层，然后通过光刻或金属刻蚀工艺形成金属重布线等。
优选的，金属重布线的形成工艺为：参见图4，在介质层上整面沉积种子金属层501，参见图5和6，在种子金属层上通过光刻及金属刻蚀工艺形成初始金属重布线502，参见图7，在初始金属重布线上电镀/化镀形成金属重布线。
优选的，金属重布线的形成工艺还可以为：在介质层上整面沉积种子金属层，在种子金属层上光刻暴露出金属重布线图形，在暴露出的金属重布线图形上通过电镀或化镀方式形成金属线路，最后去除金属重布线图形外的种子金属层，形成金属重布线，该方式未给出图示。
可选的，所述金属重布线为一层或多层，各层材质类型包括钛、铬、钨、铜、铝中的一种或几种。
参见图6，光刻工艺主要包括光刻胶6的涂布，曝光，显影等操作。种子金属层的金属可采用铝、铜等，电镀/化镀金属可采用镍、金、钛、铜、锡、银、铁等的一种或多种。
步骤4.参见图8、图9和图10，在最外层的金属重布线上制作一层钝化层7，在该金属重布线上需要做凸点或植焊球的位置打开钝化层，形成钝化层开口701，并在该钝化层开口内露出的金属重布线上电镀或化镀金属层，形成凸点下金属层503；
优选的，钝化层为可光刻材料，直接曝光显影形成钝化层开口。
可选的，所述凸点下金属层的材料为钛、铬、钨、铜、镍、金、银、锡中的一种或几种。
步骤5.参见图11，在凸点下金属层上进行凸点制备或植焊球8，最后切割，参见图12，形成单颗埋入硅基板扇出型封装结构；
在其他工艺中，比如种子金属层做好后，整体做镍金，在焊盘处已经形成了凸点下金属层(UBM)，则上述步骤4中，可省略形成凸点下金属层的步骤(在该钝化层开口内露出的金属重布线上电镀或化镀金属层，形成凸点下金属层503)，并在步骤5中直接在钝化层开口内进行凸点制备或植焊球8即可。
优选的，在凸点制备或植焊球前或后，减薄所述硅基体圆片的下表面至所需厚度。减薄后，凹槽底部到硅基体圆片下表面之间的厚度大于1微米，以利于硅基体对芯片的支撑。
其中，步骤B、C、D中至少一个工艺制程是在面板级封装完成，以实现大批芯片的同时封装，该面板级封装包括：
a、将若干个硅基体圆片的下表面贴到一个设定尺寸的面板上进行整体封装工艺，参见图13；
b、在整体封装工艺完成后，将若干个硅基体圆片的下表面从该面板上剥离下来。
该工艺制程可以为各步骤中的单个操作，如光刻胶涂布操作、曝光操作或显影操作等，也可以为步骤2、3、4中一个或两个或三个步骤的整体操作。比如，首先，在步骤2中，将若干个硅基体圆片的下表面贴到一个设定尺寸的面板上后，在通过涂布或压膜工艺，形成一层覆盖所述硅基体圆片的上表面及所述芯片的介质层4，并在所述介质层上对应所述芯片的焊盘位置处制作介质层开口401，露出芯片的焊盘202；然后，步骤3及步骤4中所有工艺制程均在面板级封装中完成，最后，在将若干个硅基体圆片的下表面从该面板上剥离下来后，再在晶圆级封装中进行凸点制备或植焊球。
以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。
实施例2
如图2所示，本实施例2包含实施例1的所有技术特征，其区别在于，硅基体圆片的上表面的一个凹槽内埋入有两颗芯片2，两颗芯片大小、功能可以相同或相异。该实施例可实现扩展封装体的功能的目的。
综上，本发明提供一种埋入硅基板扇出型封装方法，首先，利用扇出型晶圆级封装技术完成芯片贴装，即将芯片埋入到硅基板圆片上进行封装，然后，在扇出工艺过程中，将完成芯片贴装的若干硅基板圆片贴在一块面板上进行整体作业，最后，将硅基板圆片从面板上剥离，进行凸点制备或植焊球，并切割硅基板圆片，形成单颗埋入硅基板扇出型封装结构；上述封装方法中，由于芯片到晶圆的贴片精度高于芯片到面板的精度，因此，通过先芯片埋入到硅基板圆片上再进行面板级封装，相对于直接将芯片贴装到面板上的面板及封装，增加了封装的可操作性和精度。且将若干晶圆贴在面板上进行整体作业，相对于芯片直接埋入面板上，减少了面板的翘曲。在面板级工艺过程中激光直接曝光时，通过每个晶圆分别进行对准调整，提高了整体的对准精度，有利于细节距焊盘芯片的扇出封装加工。从晶圆级封装到面板级封装的过程，结合了晶圆级封装金属布线线宽/线距小、精度高的优势和面板级封装倍增的封装数量，明显提高了封装质量及效率，大大降低了封装成本。
以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。

Claims (9)

1.一种埋入硅基板扇出型封装方法，其特征在于：包括如下步骤：
A.提供一上表面制作有若干凹槽(101)的硅基体圆片(1)，所述凹槽内至少黏结一颗芯片(2)，且所述凹槽的深度与所述芯片的厚度相当，所述芯片的焊盘面(201)朝外；
B.通过涂布或压膜工艺，形成一层覆盖所述硅基体圆片的上表面及所述芯片的介质层(4)，并在所述介质层上对应所述芯片的焊盘位置处制作介质层开口(401)，露出芯片的焊盘(202)；
C.在所述介质层上面制作至少一层连接所述芯片的焊盘的金属重布线(5)，所述金属重布线的部分线路置于所述芯片表面外的硅基体圆片上；
D.在最外层的金属重布线上制作一层钝化层(7)，在该金属重布线上需要做凸点或植焊球的位置打开钝化层，形成钝化层开口(701)；
E.在钝化层开口内进行凸点制备或植焊球(8)，最后切割，形成单颗埋入硅基板扇出型封装结构；
其中，步骤B、C、D中至少一个工艺制程是在面板级封装完成，该面板级封装包括：
a、将若干个硅基体圆片的下表面贴到一个设定尺寸的面板上进行整体封装工艺；
b、在整体封装工艺完成后，将若干个硅基体圆片的下表面从该面板上剥离下来。
2.根据权利要求1所述的埋入硅基板扇出型封装方法，其特征在于：金属重布线的形成工艺为：在介质层上整面沉积种子金属层(501)，在种子金属层上通过光刻及金属刻蚀工艺形成初始金属重布线(502)，在初始金属重布线上电镀/化镀形成金属重布线。
3.根据权利要求1所述的埋入硅基板扇出型封装方法，其特征在于：金属重布线的形成工艺为：在介质层上整面沉积种子金属层，在种子金属层上光刻暴露出金属重布线图形，在暴露出的金属重布线图形上通过电镀或化镀方式形成金属线路，最后去除金属重布线图形外的种子金属层，形成金属重布线。
4.根据权利要求1所述的埋入硅基板扇出型封装方法，其特征在于，所述金属重布线为一层或多层，各层材质类型包括钛、铬、钨、铜、铝中的一种或几种。
5.根据权利要求1所述的埋入硅基板扇出型封装方法，其特征在于，所述钝化层开口暴露的金属材料为钛、铬、钨、铜、镍、金、银、锡中的一种或几种。
6.根据权利要求1所述的埋入硅基板扇出型封装方法，其特征在于，在凸点制备或植焊球前或后，减薄所述硅基体圆片的下表面至所需厚度。
7.根据权利要求1所述的埋入硅基板扇出型封装方法，其特征在于，在步骤B形成介质层的过程中，所述凹槽的侧壁与所述芯片之间的间隙由介质层填充。
8.根据权利要求1所述的埋入硅基板扇出型封装方法，其特征在于，所述介质层和/或所述钝化层为可光刻材料。
9.根据权利要求1所述的埋入硅基板扇出型封装方法，其特征在于，所述芯片与所述凹槽通过胶水或干膜(3)黏结。
CN201510861886.3A 2015-12-01 2015-12-01 埋入硅基板扇出型封装方法 Active CN105448752B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510861886.3A CN105448752B (zh) 2015-12-01 2015-12-01 埋入硅基板扇出型封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510861886.3A CN105448752B (zh) 2015-12-01 2015-12-01 埋入硅基板扇出型封装方法

Publications (2)

Publication Number Publication Date
CN105448752A true CN105448752A (zh) 2016-03-30
CN105448752B CN105448752B (zh) 2018-11-06

Family

ID=55558802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510861886.3A Active CN105448752B (zh) 2015-12-01 2015-12-01 埋入硅基板扇出型封装方法

Country Status (1)

Country Link
CN (1) CN105448752B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845643A (zh) * 2016-06-12 2016-08-10 华天科技（昆山）电子有限公司 一种嵌入硅基板芯片封装结构及其制作方法
CN105895605A (zh) * 2016-06-12 2016-08-24 华天科技（昆山）电子有限公司 一种薄芯片贴装基板扇出型封装结构及其制造方法
CN106098664A (zh) * 2016-06-12 2016-11-09 华天科技（昆山）电子有限公司 一种埋入式半导体芯片扇出型封装结构及其制作方法
CN107275240A (zh) * 2017-07-03 2017-10-20 京东方科技集团股份有限公司 一种芯片封装方法及芯片封装结构
CN107331627A (zh) * 2017-07-03 2017-11-07 京东方科技集团股份有限公司 一种芯片封装方法及芯片封装结构
CN107331623A (zh) * 2017-07-03 2017-11-07 京东方科技集团股份有限公司 一种晶片及芯片的封装方法
CN108109929A (zh) * 2016-11-25 2018-06-01 上海微电子装备（集团）股份有限公司 倒装检测一体化装置及其倒装检测的方法和封装的方法
CN110828496A (zh) * 2019-11-15 2020-02-21 华天科技（昆山）电子有限公司 半导体器件及其制造方法
CN111627947A (zh) * 2020-05-29 2020-09-04 北京工业大学 一种cis芯片扇出型封装方法
CN112038242A (zh) * 2020-09-10 2020-12-04 华进半导体封装先导技术研发中心有限公司 先重布线扇出型封装方法及结构
CN113517240A (zh) * 2021-05-21 2021-10-19 华天科技（昆山）电子有限公司 晶圆扇出型倒置封装结构及其制造方法
US11189576B2 (en) 2016-08-24 2021-11-30 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
US20220052008A1 (en) * 2019-11-07 2022-02-17 Changxin Memory Technologies, Inc. Semiconductor Device, Method Making It And Packaging Structure
US20220293559A1 (en) * 2020-09-08 2022-09-15 Sj Semiconductor(Jiangyin) Corporation Fan-out wafer-level packaging structure and method packaging the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158861A1 (en) * 2003-05-14 2007-07-12 Siliconware Precision Industries Co., Ltd. Method for fabricating semiconductor package with build-up layers formed on chip
CN102903682A (zh) * 2011-07-28 2013-01-30 株式会社吉帝伟士 半导体器件、通过垂直层叠半导体器件配置的半导体模块结构及其制造方法
CN105023900A (zh) * 2015-08-11 2015-11-04 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158861A1 (en) * 2003-05-14 2007-07-12 Siliconware Precision Industries Co., Ltd. Method for fabricating semiconductor package with build-up layers formed on chip
CN102903682A (zh) * 2011-07-28 2013-01-30 株式会社吉帝伟士 半导体器件、通过垂直层叠半导体器件配置的半导体模块结构及其制造方法
CN105023900A (zh) * 2015-08-11 2015-11-04 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895605A (zh) * 2016-06-12 2016-08-24 华天科技（昆山）电子有限公司 一种薄芯片贴装基板扇出型封装结构及其制造方法
CN106098664A (zh) * 2016-06-12 2016-11-09 华天科技（昆山）电子有限公司 一种埋入式半导体芯片扇出型封装结构及其制作方法
CN105845643A (zh) * 2016-06-12 2016-08-10 华天科技（昆山）电子有限公司 一种嵌入硅基板芯片封装结构及其制作方法
US11837557B2 (en) 2016-08-24 2023-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
US11189576B2 (en) 2016-08-24 2021-11-30 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
CN108109929B (zh) * 2016-11-25 2021-05-28 上海微电子装备（集团）股份有限公司 倒装检测一体化装置及其倒装检测的方法和封装的方法
CN108109929A (zh) * 2016-11-25 2018-06-01 上海微电子装备（集团）股份有限公司 倒装检测一体化装置及其倒装检测的方法和封装的方法
CN107275240A (zh) * 2017-07-03 2017-10-20 京东方科技集团股份有限公司 一种芯片封装方法及芯片封装结构
CN107331627A (zh) * 2017-07-03 2017-11-07 京东方科技集团股份有限公司 一种芯片封装方法及芯片封装结构
CN107331623A (zh) * 2017-07-03 2017-11-07 京东方科技集团股份有限公司 一种晶片及芯片的封装方法
US10283376B2 (en) 2017-07-03 2019-05-07 Boe Technology Group Co., Ltd. Chip encapsulating method and chip encapsulating structure
CN107331623B (zh) * 2017-07-03 2019-08-06 京东方科技集团股份有限公司 一种晶片及芯片的封装方法
US20220052008A1 (en) * 2019-11-07 2022-02-17 Changxin Memory Technologies, Inc. Semiconductor Device, Method Making It And Packaging Structure
CN110828496A (zh) * 2019-11-15 2020-02-21 华天科技（昆山）电子有限公司 半导体器件及其制造方法
CN111627947A (zh) * 2020-05-29 2020-09-04 北京工业大学 一种cis芯片扇出型封装方法
CN111627947B (zh) * 2020-05-29 2023-09-01 北京工业大学 一种cis芯片扇出型封装方法
US20220293559A1 (en) * 2020-09-08 2022-09-15 Sj Semiconductor(Jiangyin) Corporation Fan-out wafer-level packaging structure and method packaging the same
US11652085B2 (en) * 2020-09-08 2023-05-16 Sj Semiconductor (Jiangyin) Corporation Fan-out wafer-level packaging structure and method packaging the same
CN112038242A (zh) * 2020-09-10 2020-12-04 华进半导体封装先导技术研发中心有限公司 先重布线扇出型封装方法及结构
CN113517240A (zh) * 2021-05-21 2021-10-19 华天科技（昆山）电子有限公司 晶圆扇出型倒置封装结构及其制造方法

Also Published As

Publication number Publication date
CN105448752B (zh) 2018-11-06

Similar Documents

Publication Publication Date Title
CN105448752A (zh) 埋入硅基板扇出型封装方法
US10559525B2 (en) Embedded silicon substrate fan-out type 3D packaging structure
CN105374693B (zh) 半导体封装件及其形成方法
CN206992089U (zh) 半导体装置
CN103715166B (zh) 用于部件封装件的装置和方法
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
TWI475652B (zh) 晶片尺寸堆疊晶粒封裝
TWI437682B (zh) 切割道上之穿通孔
US7205181B1 (en) Method of forming hermetic wafer scale integrated circuit structure
CN105023900A (zh) 埋入硅基板扇出型封装结构及其制造方法
CN104851842A (zh) 包括嵌入式表面安装器件的半导体器件及其形成方法
CN103904057A (zh) PoP封装结构及制造工艺
CN103367274A (zh) 栅格扇出晶圆级封装和制造栅格扇出晶圆级封装的方法
CN108666214A (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
CN105244307A (zh) 扇出型封装结构的制作方法
CN103887291A (zh) 三维扇出型PoP封装结构及制造工艺
CN105206592A (zh) 扇出型封装的结构和制作方法
CN106129023A (zh) 双面贴装的扇出封装结构及封装方法
CN103515325A (zh) 半导体封装件及其制法
CN103887251A (zh) 扇出型晶圆级封装结构及制造工艺
TWI233188B (en) Quad flat no-lead package structure and manufacturing method thereof
US20190006290A1 (en) Semiconductor package and semiconductor package manufacturing method
CN205984951U (zh) 双面贴装的扇出封装结构
JP2015099827A (ja) 半導体装置および半導体装置の製造方法
CN106252333A (zh) 多元件封装体与其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant