TWI475652B - 晶片尺寸堆疊晶粒封裝 - Google Patents

晶片尺寸堆疊晶粒封裝 Download PDF

Info

Publication number
TWI475652B
TWI475652B TW097139739A TW97139739A TWI475652B TW I475652 B TWI475652 B TW I475652B TW 097139739 A TW097139739 A TW 097139739A TW 97139739 A TW97139739 A TW 97139739A TW I475652 B TWI475652 B TW I475652B
Authority
TW
Taiwan
Prior art keywords
die
interconnect
forming
wafer
bumps
Prior art date
Application number
TW097139739A
Other languages
English (en)
Other versions
TW200941662A (en
Inventor
Simon J S Mcelrea
Marc Robinson
Andrews, Jr
Terrence Caskey
Scott Mcgrath
Yong Du
Al Vindasius
Original Assignee
Invensas Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Invensas Corp filed Critical Invensas Corp
Publication of TW200941662A publication Critical patent/TW200941662A/zh
Application granted granted Critical
Publication of TWI475652B publication Critical patent/TWI475652B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Description

晶片尺寸堆疊晶粒封裝
本發明係與適用於垂直的電互連之可堆疊的積體電路裝置，及晶片尺寸堆疊晶粒封裝相關。
半導體晶粒於電路側(主動面或前側)具備有互連端(墊)用以做該晶粒電路與其他晶粒上電路之電連接，或是跟一使用晶粒的電子功能之裝置上的電路做電連接。例如，在該晶粒上所提供之晶粒墊可被安裝於靠近一或多個晶粒邊緣(“週邊墊”，“週邊墊晶粒”)，或是沿著晶粒的中線(“中心墊”，“中心墊晶粒”)排成一或多列。晶粒可以一個個堆疊起來；在堆疊中的一晶粒可以電連接到堆疊中之其他的晶粒(文中，稱為“z互連”)，例如，藉由導線結合連接一晶粒上的墊與其他晶粒上的墊；或者，一晶粒可以面對面跟另一晶粒安裝在一起(因此該個別晶粒的電路側相互面對，並且各別的墊彼此相對地校直)，並且藉由，例如，連接相對墊的凸塊或球來互連(“z-互連”。在應用電子式密集晶粒的環境下，其可能有許多的晶粒墊，並且，特別的是，其中該晶粒墊很小且彼此排列緊密，因此可能無法直接連接在裝置中的晶粒至其下方的電路上(像是一印刷電路板，例如主機板)，而在此狀況下，該晶粒可以安裝於一基底或引線框上，並與其電路連接，以形成一封裝。該於基底之電路，或是該引線框的形狀，典型地提供較不緊密配置的附接點以連接該封裝及其下方的電路。一傳統的基底典型地具有一層或多層(典型地兩層或更多層)的導電物質(例如，敷覆金屬)以形成導電的軌線。一基底典型地在一晶粒的安裝側上於導電的軌線上具有結合墊，用於該晶粒之電互連。該晶粒可以以該晶粒的背面面向該基底的方式安裝在基底上，而且該晶粒可以以焊線的方式將該等晶粒上的墊及該基底上的結合墊之間做電連接(“焊線互連”)。或者，該晶粒可以以主動面面向該基底且該晶粒之墊與在該基底上相對應的結合點相對校直的方式來安裝，而且該晶粒以凸塊或球電連接至相對的墊及結合點上(“覆晶互連”)。該封裝基底典型地亦具有在相對於該晶粒安裝側(“地側”)上的導電軌線，該地側上被(暴露)之結合點，藉由例如，焊球或焊線，以互連(“第二級互連”)該封裝及其下方的電路。典型地該晶粒附接側上之該軌線藉由通過該基底介電質的通孔而適當的連接至該地側上之軌線。在所產生的晶粒封裝中，晶粒上的電路經由在基底之晶粒附接側上之該軌線上的結合墊跟其下方的電路電連接，之後經由通孔連接至在基底地側上之該軌線，再經由地側上之該軌線連接至第二級互連點上。對於複雜的電子電路，該基底可具有額外之圖案化的導電物質層。該地側之互連點典型地置於一陣列中，而且像這樣的一基底可以歸納為一種腳柵陣列(land grid array,LGA)基底，或者若具備第二級互連點焊球，則歸納為球柵陣列(ball grid array,BGA)基底。
在一“晶片尺寸封裝”中，該封裝之整體的覆蓋區在實作上最好愈小愈好，且最理想的狀況是，該整體之封裝的覆蓋區最好差不多跟在該封裝中最大晶粒的覆蓋區一樣小。以實際的情況來說，該晶粒至基底的互連可能佔據該基底鄰近於該晶粒的一邊或多個邊緣的部分面積(例如，特別是該晶粒線焊至該基底的地方)。
美國7,245,021描述一種以垂直的方式互連半導體晶粒之堆疊的組合方式。其在該晶粒上所具備之互連端重路由(reroute)至排列在一或多個晶粒邊緣上之晶粒墊，並且短的富彈性的焊線或是帶狀物被附接在該等晶粒墊上並凸出於該晶粒的邊緣。於該堆疊中晶粒的互連(z互連)是經由一導電的聚合物質、或環氧類樹脂、鎢絲、或導線接觸該晶粒堆疊端之凸出的焊線或是帶狀物來完成。如同在美國7,245,021中所述般，美國7,245,018描述一種具有以堆疊垂直的方式互連半導體晶粒組合的晶粒封裝，其被安裝並電連接至一球柵陣列(ball grid array,BGA)或腳柵陣列(land grid array,LGA)基底上。於該封裝上的電連接(第二級互連)是藉由在該基底的晶粒附接側上的結合墊之z互連的接觸而達成的。
基底的造價可能非常高，特別是使用多於兩層以上有圖案化的導電物質層的情況。基底具有一有限的厚度，其亦增加了該封裝整體的厚度。
整體而言，本發明的特色為垂直地互連之堆疊的半導體晶粒組合，其組態用於直接至下方的電路的第二級連接，而不須為了該晶粒電路至下方電路的互連而插入一分隔的基底；以及組態以使用此組合之半導體晶粒。同時一般而言本發明的特色為用於準備晶粒的方法以及用於堆疊該準備的晶粒以形成該組合的方法。
至下方電路之該堆疊的第二級互連，是經由介於在組合中的第一晶粒以及在支架上的電路間之該晶粒堆疊的掩蔽處，以複數個連接的方式完成(於部分實施例中該連接是以陣列的方式安排)；且在部分實施例中第二級互連是額外地藉由在該支架的晶粒附接側中靠近一或更多晶粒邊緣的結合墊之z互連的接觸的方式來完成的。於該堆疊之該第一晶粒(至少)可任意地包括由提供之晶粒中的墊至該等互連墊的一或多個重路由軌線。在該等實施例中，第二級互連可以在該等重路由軌線上之第二級互連點來完成。
以一整體的觀點來說，本發明的特色是提出一種半導體晶粒組合，包括安裝在一第一晶粒上之一第二晶粒，其中該第二晶粒的前側面向該第一晶粒的背面，且該第一晶粒的前側包含被置於靠近至少一晶粒邊緣的z互連墊，及被置於由一晶粒邊緣向內的區域中(同時在部分實施例中為在一陣列上)的第二級互連點。
在部分實施例中，該堆疊的晶粒組合包括至少一額外的晶粒被堆疊於該第二晶粒上；也就是說，該組合可包括三個或四個晶粒(想堆疊多少個都可以)。
在部分實施例中，該第一及該第二晶粒皆包含被置於靠近至少一晶粒邊緣的z互連墊。在一些類似的實施例中，互連端被附接至該等z互連墊，且凸出該晶粒邊緣或超出該晶粒邊緣(“晶粒外”的端)；在一些類似的實施例中，互連端可包括，例如，一帶狀連接、或一焊片黏結、或一焊錫膏的沉積物、或一導電聚合物的沉積物。
在部分實施例中，該第一及第二晶粒皆額外地包含被置於一晶粒邊緣向內的區域(且在部分實施例中為在一陣列上)之第二級互連點。
在部分實施例中，該第一晶粒具有附接至位於由該晶粒邊緣之內側區域中的第二級互連點之導電的第二級互連球。在部分實施例中，該第二晶粒(及，若有的話，額外的晶粒)具有附接至該等第二級互連點之支撐球。該等支撐球的材質可以是導電的；或該等支撐球的材質可以是絕緣的。其中導電至該第一晶粒(或該第二晶粒，以及，若有的話，額外的晶粒)該等支撐球可包含被置於該第一晶粒的背面與該第二晶粒上的該等支撐球之間的一電絕緣體，以及被置於該第二晶粒及，若有的話，額外的晶粒的背面與任何堆疊在上面的晶粒上之該等支撐球之間的一電絕緣體。
在其他的實施例中，在該第二晶粒的晶粒覆蓋區(die footprint)(或，若有的話，在一或更多的額外的晶粒上)上並不具備任何支撐。
以另一一般觀點來說，本發明的特色為將堆疊的半導 體晶粒組合垂直地互連來準備半導體晶粒的方法，該等半導體晶粒組合係組態以直接地附接至下層電路。該等方法的部份步驟，至少，在晶圓處理或於該晶粒陣列位準時執行。
在部份的實施例中，該方法包括提供一半導體晶圓，其具有在該處之一主動面之晶粒區域中所形成之電子電路，並包含一第一介電層，其具有用以暴露晶粒墊的開口，該等晶粒墊連接至該晶圓表面的電子電路；於該第一介電層之上形成導電之重路由軌線，電連接至該等晶粒墊；隨意地於該等重路由軌線之上形成一第二介電層；經由該第二介電層(若有的話)形成開口，以暴露由一晶粒邊緣向內的區域中之該等重路由軌線之上的點，且暴露周邊的晶粒墊。如果所提供的晶圓在適當的位置上具有點及週邊墊的話，則該重路由的部分特定程序可以被省略掉。在部分實施例中，該方法可進一步包括在該等暴露之內側的互連點所選出的至少若干點之上形成支撐凸塊；且隨意地在該等週邊的晶粒墊所選出的至少若干點之上形成互連端。
在部份的實施例中，形成該等支撐凸塊包含在該等暴露的點所選出的至少若干點之上形成或堆積一導電物質的凸塊；該導電物質可包括，例如，一螺釘凸塊(stud bump)，或者例如，一焊錫膏，或者一可固化導電物質，例如像一可固化導電聚合物。在部份的實施例中，形成該等支撐凸塊包含在該等暴露之點所選出的至少若干點之上形成或堆積一電絕緣物質的凸塊；該電絕緣物質包括，例 如，一玻璃或一有機聚合物；及該等凸塊可具有，例如，一球體的形狀。
在部份的實施例中，在該晶圓上的該電路可以在一或多個步驟做測試，例如：隨後在經由該第二介電層形成開口，或隨後形成該等支撐凸塊(特別是該等支撐凸塊的物質為導電性之時)；或隨後形成該等互連端。
在部份的實施例中，該方法進一步包括從該晶圓單切(singulate)晶粒；在部份的實施例中，晶圓單切是在該第二介電層形成開口之後，或在形成該等支撐凸塊之後而執行的；在部份的實施例中，晶圓單切是在形成該等互連端之前而執行的。
在部份的實施例中藉由在該晶圓的前側形成深度至少跟該晶粒之厚度一樣的溝槽以在一未薄化的晶圓上形成晶粒側牆；在這種實施例中，該晶圓的薄化，例如藉由背面研磨(backgrinding)，將產生單切的(singulated)晶粒(薄化前的晶圓切割；稱為“研磨前切割”)。在其他的實施例中，該晶圓的薄化是在經由該晶粒單切的切割之前(稱為“研磨後切割”)。隨意地，在該等溝槽形成之後(或在處理該晶圓位準之時)。或在單切之後(在處理該晶圓陣列位準之時)可將一保形的電絕緣塗層，例如一種聚對二甲苯基的聚合物，施加至該前側及該等晶粒側牆。
在部份的實施例中，該方法進一步包括在該第二介電層之上形成一晶粒附接結合層以及該等支撐凸塊。在部份的實施例中，該方法進一步包括在一晶粒的背面形成一晶 粒附接結合層，一第二或額外的晶粒被安裝至該晶粒附接結合層。在部份的實施例中，該晶粒附接結合層的形成可以在該互連端的形成之前或之後來執行。
以另一一般觀點來說，本發明的特色為提出用於製造一堆疊的半導體晶粒組合的方法，其藉由將上面描述所準備的一第二晶粒安裝在上面描述所準備的一第一晶粒上，以製造出一堆疊的晶粒組合或一堆疊的晶粒組合之陣列。對於一具有多於兩個以上的晶粒所堆疊起來的晶粒組合，該方法進一步包括安裝至少一額外的晶粒於該第二晶粒之上。該安裝可在該晶圓位準執行，或在該晶圓陣列處理的位準執行，或者在該單切晶粒的位準執行；也就是說，在部份的實施例中，該安裝可以在單切晶粒之前或之後執行。在部份的實施例中，該第二晶粒及額外的晶粒可一個在另一之上而連續地安裝上去；在其他的實施例中，兩個或兩個以上的該第二及額外的晶粒可以被堆疊以形成一子組合，且之後該子組合(或該多數的子組合)可一個在另一之上安裝起來以形成該堆疊之晶粒組合。
在部份的實施例中，該方法另包含在該等互連端所選出的至少若干端形成z互連；在其他的實施例中，形成z互連包含形成一導電聚合物的線或線條與欲連接的互連端接觸。
在各個實施例中，提供堆疊的晶粒晶片尺寸組合，其具有供應在一第一晶粒的第二級互連(於該組合的“較低”側)。該組合至在一支撐(例如，基底，或引線框，或印 刷電路板)中之下方電路的第二級互連，可以經由互連球或凸塊附接至在晶粒邊緣內側的一區域的點(平面)，在該第一晶粒之主動側上來完成，並連接至該下方電路之結合墊上。在各個實施例中，準備用於該等組合之晶粒，在其一個或多個晶粒邊緣附近具有第二級互連點及z互連墊。在所準備的晶粒之互連點及互連墊之安排可以呈現在所提供之該晶圓上，或者可以藉由應用重路由電路來達成。在各個實施例中，在該堆疊中晶粒至其他晶粒的z互連，或是晶粒至其下方電路之z互連，是經由在一或多個堆疊的表面上週邊的互連來達成的。在各個實施例中，該週邊的互連直接接觸該等互連墊(藉由進入介於在該堆疊中鄰近晶粒間的空隙)；或者他們接觸被連接到該等互連墊之互連端。該等互連端可包含一在該墊上所形成的導電物質之凸塊或點。或者，該等互連端可以是“晶粒外”的端，例如像是附接到該等墊並延伸至該晶粒邊緣以外的導線或帶狀的導線；或者也可以是形成以跟該等互連墊接觸並延伸至一晶粒邊緣之導電物質的軌線；或者在其他的實施例中，可以是圍繞(around)一晶粒邊緣延伸，可以是去角或圓形狀；或者可以是圍繞一晶粒邊緣延伸到旁邊的晶粒側牆。
在該等任一實施例中，該第二晶粒(以及，若有的話，額外的晶粒)可以全部都是同樣的大小跟功能，且可以跟該第一晶粒具有同樣的大小跟功能；或者，該各種晶粒的一或多個可以是不同大小及/或可以具有不同的功能。
且在各個實施例中，晶粒是準備用於在該晶圓位準或在該晶粒陣列位準的過程後面中所實行的過程，以組合入該種堆疊的晶粒晶片尺寸組合。
根據本發明提出的該等組合可以被用於建立電腦、通信設施、以及消費性及工業的電子裝置上。
本發明現在將參考圖形做進一步詳細說明，該等圖形示範說明本發明中另外的實施例。該等圖形是概要的圖形，說明本發明的特色以及跟其他特色及結構的相關性，且並沒有按照實際的比例。為了改善圖像的清晰度，在該等示範本發明的圖形中，儘管某些元件很容易地能夠在所有的圖形中被辨識出來，對應於在其他圖形中所顯示出來的元件並沒有重新標號。同時為了本發明的清晰度，某些不會影響對本發明的了解的特性並沒有在圖形中顯示。
現在回到圖1A，其顯示一半導體晶圓10半邊的平面圖形，看到的是主動側的部分。許多個積體電路晶片在該晶圓上形成，其中一個如1B所示，並更詳細的顯示於圖1B中。參考圖1B，如圖所示，一晶片的主動區12被鋸開的環道(sawed street)11及13所包圍。互連墊14、16是以整列的方式在沿著晶片的主動區12的中線排列，因此，由圖1A、1B所顯示的晶片為中心墊晶粒。圖2A顯示在圖1B中放大之後的圖形；圖2B是通過一晶圓20之一部分所顯示的剖視圖，如圖2A中2B-2B所示。該晶片 的主動區是如該晶圓上的主動側上，如26所示，面對晶圓20的背面21。一保護層22覆蓋於該主動區上。在保護層22上的開口暴露晶粒墊14、16。個別晶粒的主動區被鋸開的環道23所包圍，且在保護層22上可能還有額外的開口(圖中並沒有顯示出來)，暴露該鋸開的環道。在進一步的處裡之後，晶圓在這個階段，或者在後面的階段，可以被薄化(如下所述)。該晶圓的薄化可以藉由，例如，施加至主動側的背面研磨膠帶之上(不在圖中)將晶圓支撐住，並研磨或磨去該晶圓背面的一部分。不管背面研磨是在這個階段或之後才執行，該晶圓可支撐以做進一步處裡，例如將切割膠帶施加至背面上(不在圖中)。
該晶圓可以如上所述參照圖1A、1B來提供。在這種情形之下，按此所提供之該晶圓是“被重路由的”，以產生所準備的晶粒具有一被置於由一晶粒邊緣的區域中的第二級連接墊之適當的安排，且在部份的實施例中，被置於靠近至少一晶粒邊緣的z互連墊之適當的安排，如在圖2C至2E的範例所示。
像這樣的重路由程序一般可以如下列所述執行。圖案化(patterned)的導電重路由軌線及互連點藉由遮罩-蝕刻過程在一導電薄膜上來形成，如在圖中的範例所示。參考圖2C，一導電薄膜30被形成在該所提供的晶圓的前側，在保護層22的表面之上，如範例所顯示在32的位置，及在該等晶粒墊14、16上，如範例所顯示在304、306的位置。然後，參照圖2D，在之後的步驟中，該導電薄膜 30藉由遮罩及蝕刻而圖案化以除去導電的物質，暴露出保護層22的區域且界定出軌線，如31，連接該等晶粒墊，如14、16，至該晶圓上，以提供具有靠近該晶片之該主動區26的該等邊緣的互連點，如範例所顯示在37的位置，以及在該晶片之該主動區26的邊緣的區域中，如範例所顯示在35的位置。吾人應該所了解的是，連接至大多的該互連點並未出現在此剖面圖中。
或者，由該等晶粒墊所引導出來到各個互連點的軌線，可以藉由直接地在該想要的圖案中堆積一導電物質來形成，例如，藉由針頭、噴嘴、或寫入、或印刷的方式作分配。適當的導電物質包括導電聚合物，例如，像是導電的環氧類樹脂或導電的墨水等。
在接下來的程序中，一電絕緣層39可以任意的形成在該等軌線31及在晶圓20的前側上暴露的保護區22、及圖案化以暴露互連點35、37的表面上，如圖2E所示，且可以任意的暴露鋸開的環道(並沒有在該等圖形中)。電絕緣層的物質可以是，例如，聚醯亞胺或聚對二甲苯基；且該開口可以藉由，例如，影印石版(用於聚醯亞胺)，或雷射削磨(用於聚對二甲苯基)來形成。
圖6是一平面的示意圖，其顯示根據本發明的一實施例在製造一可堆疊積體電路晶片流程的一個步驟，如圖2E中所示之剖視的示意圖，取自圖6的2E-2E。如圖所示，z互連點37沿著主動區的一邊排成一列，且第二級互連點35被安排於該邊緣內部的區域中；且該互連點37、35 被暴露來做互連，藉由在電絕緣層39上的開口(此處係有一電絕緣層)。
該晶圓可被提供以具有重路由電路(例如，像是所謂的“晶圓位準晶片尺寸”裝置)，以使得該所提供的晶圓在晶粒邊緣或靠近晶粒邊緣的區中具有暴露的互連點。也就是說，例如，一如所提供的晶圓可具有如圖2E中的架構。
在之後的程序中，第二級的互連被附接至被置於(及在部分實施例中為排成陣列於)由主動區邊緣向內的區域中的互連點(如圖2F中所示)；該晶圓沿著該鋸開的環道劃線(scribe)以形成分離的晶片區(如圖2G中所示)；同時該晶圓被薄化了(如圖2H中所示)。同時，在本範例中，晶粒外互連端被附接至靠近主動區邊緣互連點(如圖2H中所示)。圖2F至2H顯示經由附接該互連球所產生的一序列步驟，之後劃線出該晶圓，並且之後薄化該晶粒(產生晶粒單切)並附接該晶粒外互連端。或者，該等程序可以以任何不同的序列過程來完成；例如，該晶圓可以在劃線之後再薄化，以使得晶粒單切於晶粒薄化之前；且，例如，第二級互連球可以在晶圓薄化之前或之後附接，或在晶粒單切之前或之後附接；且，例如，該等晶粒外z互連端可以在晶粒單切並從該晶粒陣列分開之後再附接。
該結構的電力效能可以在該過程中的各個不同的階段來做測試：在晶圓上、在晶粒的陣列上、或是在單切晶粒上。特別是，例如，可以在晶圓位準執行測試，不管是第 二級互連附接之前的該等互連點(地側)上，或是在附接之後的該等第二級互連上來執行(例如，如圖2F中所示的一個步驟中執行)。
圖2F顯示形成於或附接在互連點35的表面上的第二級互連(在此範例中，其為球或凸塊36)。該等第二級互連可以是，例如，焊球、或螺釘凸塊(特別是，例如，金的螺釘凸塊)；或者，該等第二級互連可以是沉澱或印刷在該等互連點上導電聚合物的接點，例如，像是一導電的環氧類樹脂或導電的墨水等。
圖2G顯示在一尚未薄化的晶圓20在主動側上劃線，以隔離晶片區的結果。晶圓的劃線可以沿著鋸開的環道42進行切鋸來完成，例如，如箭頭所示；或者，晶圓的劃線可以藉由例如，雷射切割或蝕刻的方法來執行。晶圓的劃線可以在一深度略少於該晶圓完整的厚度之下來執行，如43所示，而其結果將產生晶粒的側牆44。圖2H顯示一劃線後的晶圓，其藉由從該晶圓背面21移除物質來薄化，例如，藉由背面研磨，以形成具有背面301的單切薄化的晶粒30。圖2H進一步顯示附接至互連點37的晶粒外互連端38。該晶粒外互連端具有一懸掛在該晶粒邊緣45之上的部件318。
一如上述程序中所述而產生之單切晶粒，如圖3中41所示，是已經準備好來跟其他的晶粒做堆疊或安裝，並電連接至其下方之電路。
圖7是一平面的示意圖，其顯示根據本發明的一實施 例的一可堆疊積體電路晶片，如圖3中所示之剖視的示意圖，取自圖7的3-3。如圖所示，第二級互連球36被附接至第二級互連點35，且晶粒外的z互連端被附接至點37的該列上，具有一突出於該晶粒邊緣45之外的部件318。
圖4A顯示一第一晶粒41，具有導電的第二級互連球36及晶粒外z互連端38，以及一第二晶粒411，被放置來與第一晶粒41堆疊。額外的晶粒，並沒有在圖形中顯示，可以被堆疊在第二晶粒上，以製作出具有任何所想要的數量的晶粒堆疊。該第二晶粒411及額外的晶粒大致上可以被建構成跟第一晶粒相同；也就是說，該第二及額外的晶粒可以具有第二級互連球及晶粒外z互連端。當該第二晶粒是如此被建構時，在該第一晶粒41的背面301之上被提供具有一電絕緣層47，以預防該第二晶粒的該等第二級互連球與該第一晶粒電接觸。且若是當出現額外的晶粒也是如此被建構時，在該第二晶粒的背面311被提供具有一電絕緣層417，以預防第三晶粒的第二級互連球與該第二晶粒電接觸。或是，該第二(及額外的)晶粒可以被提供具有由一非導電物質所形成之支撐球或凸塊316，而不需要電絕緣層47或417。
圖4B顯示兩晶粒的堆疊410，具有第一及第二晶粒如圖4A的範例所示，以在該堆疊相鄰的晶粒之間非導電的結合填充劑416來安裝。該堆疊呈現出堆疊表面414，該表面典型地是平面的或是垂直於該第一晶粒的前側。該堆疊表面包含該堆疊後晶粒的側牆及介於該晶粒之間結合 填充劑側。該晶粒外的互連端突出於該等晶粒邊緣以及該等堆疊表面之外。額外的晶粒同樣地也可以堆疊在晶粒411之上以形成具有任何所想要的數量的晶粒堆疊。
並且，也可以，該保護層及/或介電層可以被留置於該第二(及額外的)晶粒的前側之上，以使得點35、37不會暴露出來，因而不需要電絕緣層47或417。
或者，電路可以被形成(以在該晶粒前側形成重路由電路類似的方式)於一堆疊中較低晶粒的背面之處，具有平面部(land)及軌線運作以互連靠近一或多個晶粒邊緣之互連墊的安排。如此能夠允許與一上覆晶粒(overlying die)上之導電互連的電接觸，從一晶粒的主動側上的電路，提供連續的電力經由至一下方晶粒(underlying die)之背面的電路上之平面部的互連的安排，並經由該背面電路至該下方晶粒上之背面互連墊，以及(藉由跟週邊的z互連觸)至其他在堆疊上的晶粒或至在堆疊組合下方的電路。並且，也可以，一具有平面部及電路及週邊墊的插入器可以被利用於該堆疊中晶粒之間，以類似的方式提供連續的電力；像這樣的一插入器，例如，可以由一具備有圖案化之導電軌線的“虛擬”晶粒，以及可選擇地例如，具備有晶粒外互連端的“虛擬”晶粒所組成。
圖4C顯示兩晶粒的堆疊412，具有一形成於該堆疊表面414上之電絕緣層420。該電絕緣層420可以在堆疊之後形成，或者，電絕緣層420也可以在該組合中晶粒堆疊之前被實施在該晶粒中的該等晶粒側牆上。該等晶粒外 的互連端突出於該等晶粒邊緣，以及突出於可用作z互連的該等堆疊表面414及該電絕緣層420，如圖4D所示。如圖4D中所示的z互連422接觸該等晶粒外端之個別突出的部件318、319。該等z互連的材質可以是，例如，一導電聚合物，例如，像是固化金屬填充的環氧類樹脂。該等z互連可以被形成以與該電絕緣層420接觸，如該等圖中所示，並且因此而固化。沿著在該第一晶粒上之該等第二級互連凸塊36的各該等z互連(或其中所選出的)也可非必須地具有一突出的“接腳”，其可以提供來跟在下方電路上的點(第二級互連)。
一如圖4C所示的晶粒堆疊可以被安裝在一適當地配置具有互連墊的電路的支撐上，並藉由該等球36，及，非必須地，該等接腳424來電連接至該支撐上的互連墊。該支撐可以是在一裝置中使用的一印刷電路板例如，像是主機板，或是子板或類似的電路板。
如上所註明的，可採用除了晶粒外互連之外的z互連。例如，該等端可以構成形成作為軌線之導電物質，以與各個z互連點接觸並纏繞在該晶粒邊緣的前側，並且，非必須地，至晶粒側牆上。圖5A至5F是用於製造具有該等互連之可堆疊積晶粒的處理中的步驟，其中該前側晶粒邊緣是被去角的，且其中z互連端是形成與z互連點接觸，及在去角的邊緣至該晶粒側牆之上之處。
該過程違反了如圖2E所示的一個步驟，也就是說，在重路由程序之後，如果需要的話，或是在提供的一重路 由晶圓開始的時候；且在該等第二級互連球的附接之前，或劃線該晶圓之前，或是單切該晶粒之前。在之後的程序中，溝槽被形成於該鋸開的環道，以將該晶粒邊緣去角(如圖5A所示)；該晶圓被薄化(如圖5B所示)；該晶圓被鋸開以形成晶粒側牆並單切該晶粒(如圖5C所示)；一介電罩形成於該去角的邊緣上(如圖5D所示)；z互連軌線被形成(如圖5E所示)；且第二級互連球或凸塊被附接(如圖5F所示)。圖5A至5F顯示經由將該晶粒邊緣去角所產生的一序列步驟，之後薄化該晶圓，之後單切該晶粒，形成該介電罩，之後形成z互連軌線，且之後附接該第二級互連球或凸塊。或者，該等程序可以任何不同的步驟來執行。
該結構的電力效能可以在該過程中的各個不同的階段來做測試：在晶圓上、在晶粒的陣列中、或是在單切晶粒上。特別是，例如，可以在晶圓級的階段執行測試，在該第二級互連的附接之前或之後來執行(例如，如圖5F中所示的一個步驟中執行)。
首先由一重路由的晶圓開始，溝槽被形成於鋸開的環道上，如圖5A中所示。該溝槽至少切割通過該電絕緣層39(如果有的話)及該保護層22(如果有的話)，並至該晶圓的半導體物質50中；因該溝槽位置的設定才能夠使得該等溝槽是在該等個別的晶片之該等主動區的界線之外，以使得該等溝槽不致影響該等晶片之內部的電路。該等溝槽具有傾斜面53；也就是說，該等溝槽的底部比頂部來的要窄。如該等圖形中所示的範例，該等溝槽的該等傾斜面53典型地是平面的，且該等溝槽平面對該晶圓前側的平面的角度小於90°(例如，大約45°)。
該等溝槽可以藉由切割來形成，例如利用鋸子或研磨的工具，或是利用雷射來形成。在該等溝槽被切割之處，可以應用切割工具多次的操作。或者，該等溝槽可以藉由，例如，化學的蝕刻法來形成。
圖8是一平面的示意圖，其顯示用於製造一可堆疊積體電路晶片流程的一個步驟，如圖5A中所示之剖視的示意圖，取自圖8的5A-5A。如圖所示，z互連點37沿著該主動區的一邊緣排成一列，且第二級互連點35被安排於由該邊緣向內的區域中(在範例中，是以陣列的方式)；且該等點37、35藉由在保護層22上的開口被暴露來做互連。
如果晶圓在先前的過程中尚未被薄化，其可以藉由從該晶圓背面501移除物質來薄化，例如，藉由背面研磨，以形成具有背面61的薄化的晶圓60，如圖5B中所示。如在該等圖形中所示之範例，該等溝槽的深度是被製造成比薄化後的晶圓厚度還要薄。在一溝槽形成之後的程序中，該晶圓被切割，其結果如圖5C所示。該切割52可以藉由，例如利用切割鋸子，或是利用雷射來形成，如箭頭所示之處。所產生之晶粒62的半導體基板本體具有側牆，例如54(由切割過程所形成的)，一般垂直於該晶粒前側的平面(及背面63)，並將前側邊緣去角，如53(在溝槽形成時所形成的)。
在之後的程序中，一電絕緣薄膜形成於該晶粒側牆54及去角後的前側晶粒邊緣53之上。該絕緣薄膜至少覆蓋於該晶粒半導體物質之後所形成的該z互連軌線的部份之上(如下參考圖5E及9所述)。因此，該電絕緣薄膜覆蓋住該側牆54，如64之處；該去角後的前側晶粒邊緣53，如63之處，以及暴露於連接墊37(前文中為互連點)及去角的邊緣63之間的晶粒前側表面的一部份65(如果有的話)。
在之後的程序中，該等z互連軌線被形成於該電絕緣薄膜之上，其結果如圖5E所示。軌線72使之與該墊37導電接觸，如77之處；且--藉由電絕緣薄膜65、63、64被由該晶粒的半導體物質隔開--通過該墊及去角的晶粒前側邊緣之間的該晶粒前側的部份之上(若有的話)，通過去角的晶粒前側邊緣之上，及通過該晶粒側牆之上，分別如75，73、74所示。z互連軌線因而由該墊提供連續電力，並環繞於晶粒邊緣到該晶粒側牆。
於該過程中多步驟的任何一步驟中，第二級互連是附接在，或是形成於，第二級互連點上。如該等圖形中的範例所示，第二級互連球或凸塊36是顯示出附接至該晶粒上。一如上述程序中所述而產生之單切晶粒，如圖5F中51所示，是已經準備好來跟其他的晶粒做堆疊或安裝，並電連至其下方之電路。
圖9是一平面的示意圖，其顯示根據本發明的一實施例的一可堆疊積體電路晶片，如圖5F中所示之剖視的示意圖，取自圖9的5F-5F。第二級互連球36被附接至第二級互連點35上，z互連軌線被連接至該等互連點37上，如所顯示的範例於77、77’上，通過去角的邊緣53，如所顯示的範例於73、73’上，並通過至該晶粒側牆54上，如所顯示的範例於74、74’上。
如圖9外觀上所示，介於相鄰的軌線間的去角及側牆(如53、54)的區域，並不需要被電絕緣薄膜所覆蓋。就以一實際的情況而言，該薄膜可以在整個去角及側牆上形成，而非只是選擇性的覆蓋在所將形成的z互連軌線上的區域而已。
除了晶粒外互連的z互連可以被運用於具有其他組裝的晶粒上。特別是，例如，該晶粒邊緣不必被去角。在這種實施例中，該側牆一般垂直於該晶粒前側，且該側牆及該前側之交點界定一大約直角的前側晶粒邊緣。在該種實施例中，該等端的導電物質可以被形成為軌線，以與各種的z互連點接觸，並通過該前側晶粒邊緣之上且至該等晶粒側牆中。除了形成該等溝槽以形成去角晶粒的過程被省略之外(例如，在圖5A之53處)，一形成該等端的過程類似於參考圖5A-5F描述於上者；且形成該等晶粒側牆的溝槽(例如，在圖5C之54處)在背面研磨之前可以先行切割。該等端的導電物質可以在晶粒陣列處理位準中，於背面研磨之後形成；或者，典型地是，該等端的導電物質可以在晶圓位準階段中，於背面研磨之前形成。利用一不具有去角邊緣的晶粒組裝能夠減少處理的步驟，且為較佳。
組成該等端之該等導電軌線可以以任何的一種導電物質來形成，包括，例如，金屬或金屬合金、導電墨水、導電的環氧類樹脂。該等導電軌線可以以任何的一種技術來形成，根據該材料所選出的適當材質。金屬軌線(金、鋁、銅)可以藉由施以一金屬薄膜(例如藉由噴鍍或蒸汽電鍍)或敷覆金屬的薄膜、或是藉由噴鍍或電鍍或是噴鍍及電鍍的組合來形成，並且之後，例如，在一光罩-蝕刻的過程中做圖案化工程。導電流體(例如，包括奈米粒子墨水)可以藉由例如，螢幕列印或模板列印或由一噴射沉積或是陣列的噴射沉積被列印出來；或是可以藉由利用一圖案的印記直接做轉移；或是直接被寫入。導電的環氧類樹脂或膠，例如，像是填有金屬粒子(例如，金或銀)的環氧類樹脂可以用作調配。該等軌線的材質可以是一種固化的材料；在部分實施例中該固化的材料可以在非固化的條件下導電，或是只有在固化的情形下導電，或是在固化或非固化的情形下皆可。
圖10A顯示一第一晶粒51，具有導電的第二級互連球36及晶粒外z互連軌線72，以及一第二晶粒511，被放置來與第一晶粒51堆疊。額外的晶粒，並沒有在圖形中顯示，可以被堆疊在第二晶粒上。該第二晶粒511及額外的晶粒大致上可以被建構成跟第一晶粒相同；也就是說，該第二及額外的晶粒可以具有導電的第二級互連球及晶粒外z互連軌線。當該第二晶粒是如此被建構時，在該第一晶粒51、背面61被提供具有一電絕緣層67，以預防該第二晶粒的該等第二級互連球與該第一晶粒電接觸。且若是當出現額外的晶粒也是如此被建構時，在該第二晶粒的背面61被提供具有一電絕緣層617，以預防第三晶粒的第二級互連球與該第二晶粒電接觸。或是，該第二(及額外的)晶粒可以被提供具有由一非導電物質所形成之支撐球或凸塊316，而不需要電絕緣層67或617。
圖10B顯示兩晶粒的堆疊510，具有第一及第二晶粒如圖10A的範例所示，堆疊後具有一在該堆疊相鄰的晶粒之間非導電的結合填充劑616，並藉由z互連522來做電互連。該堆疊呈現出堆疊表面，該表面典型地是平面的或是垂直於該第一晶粒的前側。該堆疊表面將該等互連軌線72呈現於該堆疊的晶粒之側牆上之該電絕緣薄膜之上。額外的晶粒同樣地也可以堆疊在晶粒511之上以形成具有任何所想要的數量的晶粒堆疊。
如圖10B中所示的z互連522接觸該等側牆上個別的z互連端(且，如範例中所示，大部分在該等去角的晶粒邊緣)。該等z互連的材質可以是，例如，一種適用在液體中或是流體形式的物質，並且之後將固化或允許能夠固化或成型的物質，其於固化或成型時將能夠導電。適當的材質包括一導電聚合物，例如，像是可固化的金屬填充的環氧類樹脂。該等z互連可以被形成並且然後而固化。沿著該第一晶粒上的該等第二級互連凸塊的該等z互連(或其中所選出的)每一個非必須地具有一突出的“接腳”524，其可以提供來跟在下方電路的接點(第二級互連)。
一如圖10B所示的晶粒堆疊可以被安裝在一適當地配置具有互連墊的電路的支撐上，並藉由結合互連球36，並且，非必須地結合接腳524(如圖中出現的的地方)，電連接至該支撐上的互連墊。該支撐可以是在一裝置中使用的例如，一印刷電路板像是主機板，或是子板或類似的電路板。
如上所註明的，在該堆疊中第二及後面堆疊上去的晶粒可以具有非導電的支撐以取代該第二及互連。這些支撐可以是，例如，非導電材質的支撐球像是玻璃或是非導電的聚合物。若出現的是一支撐的話，該支撐的總量一般可以在至少1um到最多500um範圍之間，例如，在大約50um到500um之間。
或者，如圖11及12中所示之範例，在該堆疊中第二及後面堆疊上去的晶粒完全沒有支撐，因此產生一較薄的堆疊組合。
在各個實施例中，如上所述，該堆疊的晶粒組合至在一下方支撐上的下方電路的電連接(例如，基底，或像是主機板或是子板的印刷電路板，或引線框，或類似之物)，可以經由電導互連來完成，該電導互連是位於該堆疊中介於在該堆疊中的一第一晶粒及該堆疊晶粒組合的遮蔽的支撐之間。此外，該組合(或是在該堆疊中所選的晶粒)至下方電路的電連接也可以經由在週邊的z互連“接腳”來完成。晶粒對晶粒的互連可以藉由在一或多個堆疊表面週邊的互連來完成。此外，晶粒對晶粒的互連也可以經由晶粒之間的互連來完成，利用晶粒背面電路或利用一插入器。
以實際的情況來說，該晶粒堆疊及下方電路的第二級互連一般比較可以經由在該第一晶粒的該遮蔽的該等互連來完成(較常)；或是同時藉由該第一晶粒的該遮蔽的該等互連及經由在週邊的z互連“接腳”來完成(較少)。如在本文中所述的過程中之晶圓級的處理可提供在組裝線上最大的彈性；各個不同的選項可以被運用在該過程中各個不同的階段在晶圓中各個不同準備的晶粒上。
其他的實施例是被考慮的。
10．．．半導體晶圓
11．．．被鋸開的環道
12．．．主動區
13．．．被鋸開的環道
14．．．互連墊
16．．．互連墊
1B．．．晶圓
20．．．晶圓
21．．．晶圓背面
22．．．保護層
23．．．被鋸開的環道
26．．．主動區
30．．．導電薄膜
31．．．軌線
301．．．晶圓背面
311．．．晶圓背面
32．．．表面
304．．．表面
35．．．互連點
306表面
36．．．第二級互連球
37．．．互連點
38．．．互連端
39．．．電絕緣層
316．．．支撐球或凸塊
318．．．突出的部件
319．．．突出的部件
41．．．第一晶粒
42．．．被鋸開的環道
43．．．劃線
44．．．晶粒的側牆
45．．．晶粒邊緣
47．．．電絕緣層
410．．．兩堆疊的晶粒
411．．．第二晶粒
412．．．兩堆疊的晶粒
414．．．堆疊表面
416．．．非導電的結合填充劑
417．．．電絕緣層
420．．．電絕緣層
422．．．z互連
424．．．接腳
50．．．半導體物質
501．．．晶圓背面
51．．．第一晶粒
52．．．切割
53．．．去角後的前側晶粒邊緣
54．．．晶粒側牆
510．．．兩堆疊的晶粒
511．．．第二晶粒
522．．．z互連
524．．．突出的接腳
60．．．薄化晶圓
61．．．晶粒背面
62．．．所產生之晶粒
63．．．電絕緣薄膜
64．．．電絕緣薄膜
65．．．電絕緣薄膜
67．．．電絕緣層
616．．．非導電的結合填充劑
617．．．電絕緣層
72．．．互連軌線
73．．．晶粒側牆
74．．．晶粒側牆
75．．．晶粒側牆
77．．．z互連軌線
73’．．．晶粒側牆
74’．．．電絕緣層
77’．．．z互連軌線
圖1A是一半導體晶圓其中一半的部份之電路側平面的示意圖。
圖1B是如圖1A中該晶圓的部份之平面示意圖，包括一積體電路晶片的區域。
圖2A是如圖1A中該晶圓的部份之平面示意圖，包括一如圖1B所示之積體電路晶片放大的區域。
圖2B是如圖2A中標示2B-2B間剖視的示意圖，包括一積體電路晶片。
圖2C至2H是如在圖2B中剖視的示意圖，其顯示根據本發明的一實施例在製造一可堆疊積體電路晶片流程的步驟。
圖3是根據本發明的一實施例顯示一可堆疊積體電路晶片之剖視的示意圖。
圖4A至4D是如在圖2B中剖視的示意圖，其顯示根據本發明的一實施例在製造一可堆疊積體電路晶片組合流程的步驟。
圖5A至5F是正視的示意圖，其顯示根據本發明的一實施例在製造一可堆疊積體電路晶片流程的步驟。
圖6是一平面的示意圖，其顯示根據本發明的一實施例在製造一可堆疊積體電路晶片流程的一個步驟，如圖2E中所示之剖視的示意圖。
圖7是一平面的示意圖，其顯示根據本發明的一實施例的一可堆疊積體電路晶片，如圖3中所示之剖視的示意圖。
圖8是一平面的示意圖，其顯示根據本發明的一實施例在製造一可堆疊積體電路晶片流程的一個步驟，如圖5A中所示之剖視的示意圖。
圖9是一平面的示意圖，其顯示根據本發明的一實施例的一可堆疊積體電路晶片，如圖5F中所示之剖視的示意圖。
圖10A至10B是如在圖5F中所示之剖視的示意圖，其顯示根據本發明的一實施例在製造一可堆疊積體電路晶片組合流程的步驟。
圖11是剖視的示意圖，其顯示一組合，其包括一般如圖3所示之一第一可堆疊積體電路晶片堆疊在不具有互連球互連之一第二相似的晶片上，並藉由週邊的z互連相互連。
圖12是剖視的示意圖，其顯示一組合，其包括一般如圖5F所示之一第一可堆疊積體電路晶片堆疊在一般如圖5E所示之互連球之一第二相似的晶片上，並藉由週邊的z互連相互連。
62．．．所產生之晶粒
72．．．互連接軌線
73．．．晶粒側牆
74．．．晶粒側牆
75．．．晶粒側牆
77．．．z互連接軌線

Claims (41)

  1. 一種半導體晶粒組合，包括安裝在一第一晶粒上之一第二晶粒，其中該第二晶粒的前側面向該第一晶粒的背面，且該第二晶粒的前側包含被置於靠近至少一晶粒邊緣的z互連墊，及被置於由該等z互連墊向內的區域中的第二級互連墊，其中凸塊或球之至少一者從該等第二級互連墊延伸，該凸塊或球之至少一者在該第一和第二晶粒之間提供一支撐長度，該等第二級互連墊與該第一晶粒電絕緣，及該等z互連點與該第一晶粒電互連。
  2. 如申請專利範圍第1項的組合，其中該第一晶粒包含被置於靠近至少一晶粒邊緣的z互連墊及該等第二級互連墊被置於該第一晶粒的該等z互連墊向內的區域。
  3. 如申請專利範圍第2項的組合，其中互連端被附接至該第一和第二晶粒的該等z互連墊且凸出或超出該第一和第二晶粒的該至少一晶粒邊緣。
  4. 如申請專利範圍第3項的組合，其中該第一和第二晶粒的該互連端藉由至少一沿著該第一晶粒的側壁延伸及在該第一和第二晶粒之間之一z互連電連接。
  5. 如申請專利範圍第1項的組合，其中該至少一z互連包含導電聚合物。
  6. 如申請專利範圍第1項的組合，其中該第一晶粒的該背面以一絕緣層塗層，及該凸塊或球之至少一者係導電的及直接接觸該絕緣層。
  7. 如申請專利範圍第6項的組合，其中非導電的結 合填充劑在該第一和第二晶粒之間延伸及圍繞該凸塊或球之至少一者。
  8. 如申請專利範圍第1項的組合，其中該凸塊或球之至少一者係非導電的及直接接觸該第一晶粒的該背面之暴露的半導體物質。
  9. 如申請專利範圍第2項的組合，其中該第一和第二晶粒各者包括在側壁及其該至少一z互連墊之間的至少一去角的邊緣，其中z互連軌線與該至少一z互連墊電連接及沿著該去角的邊緣及至少該側壁的部分延伸。
  10. 如申請專利範圍第9項的組合，其中z互連在該第一和第二晶粒延伸及電耦接至該第一和第二晶粒的該等z互連軌線。
  11. 如申請專利範圍第9項的組合，其中該z互連為導電聚合物。
  12. 一種用於形成半導體晶粒組合的方法，包括：於第二晶粒的前側面之第二級互連墊上形成凸塊或球之至少一者，該第二晶粒具有至少置於靠近至少一晶粒邊緣之z互連點，該等第二級互連墊由該等z互連點向內被置於；以及安裝該第二晶粒至第一晶粒的背面使得該凸塊或球之至少一者直接接觸該第一晶粒的該背面以及在該第一和第二晶粒之間提供一支撐長度，該等第二級互連墊與該第一晶粒電絕緣，及該等z互連點與該第一晶粒電互連。
  13. 如申請專利範圍第12項的方法，進一步包含至 少在所選取的該等z互連點上形成互連端。
  14. 如申請專利範圍第12項的方法，其中形成該等支撐凸塊包含至少在所選取的該等點上形成導電物質的凸塊。
  15. 如申請專利範圍第14項的方法，其中該導電物質包括選自由一螺釘凸塊、一焊錫膏、及一可固化導電物質所組成之群組中之一者。
  16. 如申請專利範圍第12項的方法，其中形成該等支撐凸塊包含至少在所選取的該等點上形成電絕緣物質的凸塊。
  17. 如申請專利範圍第16項的方法，其中該電絕緣物質包括選自由玻璃及有機聚合物所組成之群組中之一者。
  18. 如申請專利範圍第16項的方法，其中該等凸塊具有一球體的形狀。
  19. 一種用於製備半導體晶粒組合的方法，包括：提供一半導體晶圓，具有在其之一主動面之晶粒區域中所形成之電子電路，並包含一第一介電層，其具有暴露晶粒墊的開口，該等晶粒墊連接至該晶圓表面的電子電路；在該第一介電層之上形成導電之重路由(rerouting)軌線，電連接至該等晶粒墊，該等重路由軌線包含被置於靠近至少一晶粒邊緣的週邊之z互連點，及被置於由一晶粒邊緣向內的區域中之第二級互連點； 形成支撐球或凸塊之至少一者於至少該等第二級互連點所選取的互連點上；切割該晶圓為複數個晶粒；以及安裝從該複數個晶粒中所選取之一晶粒的該等支撐凸塊至另一晶粒的背面，該等第二級互連點與該另一晶粒係電絕緣的。
  20. 如申請專利範圍第19項的方法，進一步包含至少在所選取的該等週邊的z互連點上形成互連端。
  21. 如申請專利範圍第19項的方法，進一步包含在該等重路由軌線之上形成一第二介電層。
  22. 如申請專利範圍第21項的方法，進一步包含形成通過該第二介電層暴露複數個該等第二級互連點的開口。
  23. 如申請專利範圍第21項的方法，進一步包含形成通過該第二介電層暴露複數個該等週邊的z互連點的開口。
  24. 如申請專利範圍第23項的方法，進一步包含至少在所選取的該等週邊的z互連點上形成互連端。
  25. 如申請專利範圍第19項的方法，其中形成該等支撐球或凸塊包含至少在所選取的該等暴露點上形成導電物質的凸塊。
  26. 如申請專利範圍第19項的方法，其中形成該等支撐球或凸塊包含至少在所選取的該等暴露點上形成電絕緣物質的凸塊。
  27. 如申請專利範圍第22項的方法，進一步包含在形成通過該第二介電層的開口之後，從該晶圓單切晶粒。
  28. 如申請專利範圍第19項的方法，進一步包含在形成該等支撐凸塊之後，從該晶圓單切晶粒。
  29. 如申請專利範圍第24項的方法，進一步包含在形成該等互連端之前，從該晶圓單切晶粒。
  30. 如申請專利範圍第19項的方法，進一步包含在該第二介電層以及該等支撐凸塊之上形成一晶粒附接結合層。
  31. 如申請專利範圍第19項的方法，進一步包含薄化該晶圓及在該已薄化晶圓的背面之上形成一晶粒附接結合層。
  32. 如申請專利範圍第19項的方法，進一步包含在該晶粒的背面之上形成一晶粒附接結合層。
  33. 一種用來製造一堆疊晶粒半導體組合的方法，於第二晶粒的前側面之第二級互連墊上形成凸塊或球之至少一者，該第二晶粒具有至少置於靠近至少一晶粒邊緣之z互連點，該等第二級互連墊由該等z互連點向內被置於；以及安裝該第二晶粒至第一晶粒的背面使得該凸塊或球之至少一者直接接觸該第一晶粒的該背面以及在該第一和第二晶粒之間提供一支撐長度，其中該第一晶粒包含被置於靠近至少一晶粒邊緣的z互連點及該等第二級互連墊由該等z互連點向內被置於，該等第二級互連墊與該第一晶粒 電絕緣，及該等z互連點與該第一晶粒電互連。
  34. 如申請專利範圍第33項的方法，在安裝步驟之前，進一步包含形成一絕緣層於該第一晶粒的該背面上。
  35. 如申請專利範圍第34項的方法，進一步包含在該第一和第二晶粒之間及圍繞該凸塊或球之至少一者形成非導電的結合填充劑，及該凸塊或球之至少一者為導電的。
  36. 如申請專利範圍第33項的方法，其中該安裝步驟包括直接接觸該第一片的半導體物質和該凸塊或球之至少一者，及該凸塊或球之至少一者為非導電的。
  37. 如申請專利範圍第33項的方法，進一步包含至少在所選取的該等z互連點上形成互連端，及至少在該等所選取的互連端上形成z互連。
  38. 如申請專利範圍第37項的方法，進一步包含形成導電聚合物的線與欲連接的互連端接觸。
  39. 如申請專利範圍第33項的組合，進一步包含在該等z互連點及其側壁之間的該第一和第二晶粒上形成至少一去角的邊緣。
  40. 如申請專利範圍第39項的組合，進一步包含：形成z-互連軌線，其從該等z互連點延伸及延著該至少一去角的邊緣及該側壁。
  41. 如申請專利範圍第40項的組合，形成z-互連，其沿著該第一和第二晶粒的該等側壁及在該第一和第二晶粒之間，因此電連接該第一晶粒至該第二晶粒。
TW097139739A 2007-10-18 2008-10-16 晶片尺寸堆疊晶粒封裝 TWI475652B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US98108507P 2007-10-18 2007-10-18

Publications (2)

Publication Number Publication Date
TW200941662A TW200941662A (en) 2009-10-01
TWI475652B true TWI475652B (zh) 2015-03-01

Family

ID=40562646

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097139739A TWI475652B (zh) 2007-10-18 2008-10-16 晶片尺寸堆疊晶粒封裝

Country Status (4)

Country Link
US (1) US20090102038A1 (zh)
KR (1) KR101614960B1 (zh)
TW (1) TWI475652B (zh)
WO (1) WO2009052150A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
WO2009114670A2 (en) 2008-03-12 2009-09-17 Vertical Circuits, Inc. Support mounted electrically interconnected die assembly
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
TWI570879B (zh) 2009-06-26 2017-02-11 英維瑟斯公司 半導體總成及晶粒堆疊總成
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US8587088B2 (en) 2011-02-17 2013-11-19 Apple Inc. Side-mounted controller and methods for making the same
US8552567B2 (en) * 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US8937309B2 (en) 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US8796822B2 (en) 2011-10-07 2014-08-05 Freescale Semiconductor, Inc. Stacked semiconductor devices
US9076664B2 (en) 2011-10-07 2015-07-07 Freescale Semiconductor, Inc. Stacked semiconductor die with continuous conductive vias
US11213690B2 (en) 2012-06-15 2022-01-04 Medtronic, Inc. Wafer level packages of high voltage units for implantable medical devices
US8824161B2 (en) 2012-06-15 2014-09-02 Medtronic, Inc. Integrated circuit packaging for implantable medical devices
US9252415B2 (en) 2012-06-15 2016-02-02 Medtronic, Inc. Power sources suitable for use in implantable medical devices and corresponding fabrication methods
US9082757B2 (en) 2013-10-31 2015-07-14 Freescale Semiconductor, Inc. Stacked semiconductor devices
US10002653B2 (en) 2014-10-28 2018-06-19 Nxp Usa, Inc. Die stack address bus having a programmable width
US10163709B2 (en) * 2015-02-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US9978644B1 (en) * 2016-09-07 2018-05-22 Amkor Technology, Inc. Semiconductor device and manufacturing method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050287705A1 (en) * 2004-06-25 2005-12-29 Advanced Semiconductor Engineering, Inc. Flip chip on leadframe package and method for manufacturing the same
TW200605298A (en) * 2004-04-13 2006-02-01 Vertical Circuits Inc Stacked die BGA or LGA component assembly
US20060125070A1 (en) * 2004-12-10 2006-06-15 Gwang-Man Lim Semiconductor package, manufacturing method thereof and IC chip
US7245021B2 (en) * 2004-04-13 2007-07-17 Vertical Circuits, Inc. Micropede stacked die component assembly

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4198072B2 (ja) * 2004-01-23 2008-12-17 シャープ株式会社 半導体装置、光学装置用モジュール及び半導体装置の製造方法
JP3811160B2 (ja) * 2004-03-09 2006-08-16 株式会社東芝 半導体装置
US7239020B2 (en) * 2004-05-06 2007-07-03 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Multi-mode integrated circuit structure
US7638869B2 (en) * 2007-03-28 2009-12-29 Qimonda Ag Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200605298A (en) * 2004-04-13 2006-02-01 Vertical Circuits Inc Stacked die BGA or LGA component assembly
US7245021B2 (en) * 2004-04-13 2007-07-17 Vertical Circuits, Inc. Micropede stacked die component assembly
US20050287705A1 (en) * 2004-06-25 2005-12-29 Advanced Semiconductor Engineering, Inc. Flip chip on leadframe package and method for manufacturing the same
US20060125070A1 (en) * 2004-12-10 2006-06-15 Gwang-Man Lim Semiconductor package, manufacturing method thereof and IC chip

Also Published As

Publication number Publication date
US20090102038A1 (en) 2009-04-23
TW200941662A (en) 2009-10-01
WO2009052150A1 (en) 2009-04-23
KR20100087329A (ko) 2010-08-04
KR101614960B1 (ko) 2016-04-22

Similar Documents

Publication Publication Date Title
TWI475652B (zh) 晶片尺寸堆疊晶粒封裝
US20240014151A1 (en) Package structure and manufacturing method thereof
KR101822236B1 (ko) 반도체 디바이스 및 제조 방법
TWI549242B (zh) 多晶片封裝體
US20170040271A1 (en) Semiconductor Package and Method of Forming the Same
US11676906B2 (en) Chip package and manufacturing method thereof
KR20180030391A (ko) 더미 커넥터를 구비한 반도체 패키지와 이를 형성하는 방법
US20040032013A1 (en) Semiconductor dice packages employing at least one redistribution layer and methods of fabrication
US11239135B2 (en) Package structure and method of manufacturing the same
TW201526125A (zh) 半導體裝置和在扇出封裝中於半導體晶粒上形成細節距重新分佈層之方法
US10283428B2 (en) Semiconductor package and method manufacturing the same
JP2008235401A (ja) 半導体装置及びその製造方法
JP2005072596A (ja) チップスタックパッケージとその製造方法
JPH11233687A (ja) サブチップ−スケール・パッケージ構造を有する半導体デバイスおよびその製造方法
US10978405B1 (en) Integrated fan-out package
US20200343183A1 (en) Package structure and method of manufacturing the same
KR20210042212A (ko) 반도체 패키지
CN107301981B (zh) 集成的扇出型封装件以及制造方法
US9025340B2 (en) Devices and stacked microelectronic packages with in-trench package surface conductors and methods of their fabrication
US20240087974A1 (en) Semiconductor package and method of forming the same
JP2003318323A (ja) 半導体装置およびその製造方法
US20230052776A1 (en) Manufacturing method of semiconductor package
CN112309874A (zh) 封装件及其形成方法
TW201941375A (zh) 封裝、疊層封裝結構及製造疊層封裝結構的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees