CN112038242A - 先重布线扇出型封装方法及结构 - Google Patents

先重布线扇出型封装方法及结构 Download PDF

Info

Publication number
CN112038242A
CN112038242A CN202010945047.0A CN202010945047A CN112038242A CN 112038242 A CN112038242 A CN 112038242A CN 202010945047 A CN202010945047 A CN 202010945047A CN 112038242 A CN112038242 A CN 112038242A
Authority
CN
China
Prior art keywords
layer
rewiring
silicon substrate
fan
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010945047.0A
Other languages
English (en)
Inventor
严阳阳
曹立强
王国军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN202010945047.0A priority Critical patent/CN112038242A/zh
Publication of CN112038242A publication Critical patent/CN112038242A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种先重布线扇出型封装方法及结构，包括：在硅衬底上的顶面形成重布线层；在所述重布线层的顶面键合晶圆；在所述硅衬底的底面形成空腔，暴露出所述重布线层；将芯片放置于空腔内并与所述重布线层附连；在所述硅衬底的底面上形成塑封层；去除所述晶圆后在所述重布线层的顶面上形成绝缘阻焊层和金属层。

Description

先重布线扇出型封装方法及结构
技术领域
本发明涉及半导体封装技术领域，特别涉及一种先重布线扇出型封装方法及结构。
背景技术
嵌入式圆片级球栅阵列(eWLB：Embedded Wafer Level Ball Grid Array)，是在圆片级尺寸封装(Wafer Level Chip Scaled Package，WLCSP)技术基础上发展的一种先进封装技术。对于同一尺寸芯片，采用eWLB封装形式，最终封装尺寸将大于WLCSP，而能够实现更多I/O。eWLB也被称为Fanout封装技术，即扇出型封装技术。
扇出型封装，依据芯片(Die，即裸芯片)与RDL(Redistribution Layer，即重布线层)之间的制备顺序，可以分为面朝上的先芯片封装、面朝下的先芯片封装和面朝下的先重布线层封装等三种主流形式，先重布线层封装具有以下优势：多层RDL布线层直接在Carrier Wafer上制备，而非像其它两种扇出封装一样，在塑封重构晶圆上制备，有利于实现线径细且线距宽多层高密度RDL布线制备。裸芯片通过面朝下的倒装焊接方式，直接和重布线层上预先制备的UBM(under-bump-metal，即凸点下金属)之间形成焊接，有利于降低圆片级塑封过程中遭受模流冲击导致的裸芯片移位以及后续光刻对准困难。采用先芯片方式，无论面朝上还是面朝下，裸芯片均通过高精度贴片机转移至晶圆上，随后采用圆片级塑封工艺实现重构晶圆制备。在圆片级塑封过程中，转移至晶圆上的裸芯片要受到模流冲击的影响而发生移位，给后续RDL制备过程中的光刻对准等引入较大误差。
但现有的先重布线层封装难以突破扇出型封装布线密度瓶颈，且需要进一步显著改善EWLB工艺翘曲问题。
发明内容
本发明的目的在于提供一种先重布线扇出型封装方法及结构，以解决现有的扇出型封装布线密度瓶颈难以突破的问题。
本发明的目的还在于提供一种先重布线扇出型封装方法及结构，以解决现有的嵌入式圆片级球栅阵列工艺造成翘曲问题。
为解决上述技术问题，本发明提供一种先重布线扇出型封装方法及结构，包括：
在硅衬底上的顶面形成重布线层；
在所述重布线层的顶面键合晶圆；
在所述硅衬底的底面形成空腔，暴露出所述重布线层；
将芯片放置于空腔内并与所述重布线层附连；
在所述硅衬底的底面上形成塑封层；
去除所述晶圆后在所述重布线层的顶面上形成绝缘阻焊层和金属层。
可选的，在所述的先重布线扇出型封装方法中，所述在硅衬底上的顶面形成重布线层包括：
利用大马士革工艺方法，在硅衬底的顶面形成多层重布线层；
所述重布线层的线宽为0.3～1微米，所述重布线层的线距为0.5～2微米。
可选的，在所述的先重布线扇出型封装方法中，还包括：
键合晶圆后，在所述硅衬底的底面进行机械减薄或抛光工艺，以将所述硅衬底减薄至第一厚度；
所述第一厚度小于200微米。
可选的，在所述的先重布线扇出型封装方法中，在所述硅衬底的底面形成空腔，暴露出所述重布线层包括：
在所述硅衬底的底面上进行图形化的光刻、深反应离子刻蚀或湿法腐蚀工艺，直至暴露出所述重布线层。
可选的，在所述的先重布线扇出型封装方法中，将芯片放置于空腔内并与所述重布线层附连包括：
采用厚膜光刻、电镀、回流或湿法腐蚀工艺，在待贴装的芯片的正面制备键合微凸点；
在所述键合微凸点上方贴附NCF胶膜；
采用倒装热压焊工艺，将多个芯片倒装贴装至所述空腔内。
可选的，在所述的先重布线扇出型封装方法中，在所述硅衬底的底面上形成塑封层包括：
采用晶圆级塑封在所述硅衬底的底面上形成塑封层。
可选的，在所述的先重布线扇出型封装方法中，在所述硅衬底的底面上形成塑封层后，在所述塑封层上采用机械减薄抛光工艺，直至暴露出所述芯片。
可选的，在所述的先重布线扇出型封装方法中，在所述重布线层的顶面上形成绝缘阻焊层包括：所述重布线层的顶面上采用光刻工艺制备绝缘阻焊层的材料，并进行图形化；
绝缘阻焊层的材料为聚酰亚胺。
可选的，在所述的先重布线扇出型封装方法中，在所述重布线层的顶面上形成金属层包括：在所述绝缘阻焊层上，制备晶圆级植球或键合微凸点，并分割成多个子单元。
本发明还提供一种先重布线扇出型封装结构，包括：
顶面与重布线层附连的硅衬底，其本体具有贯通的空腔；
芯片，容置于所述空腔内，并且其一面与所述重布线层附连，另一面通过空腔暴露于所述硅衬底的底面；
塑封层，填充于所述芯片和所述硅衬底之间的缝隙；
绝缘阻焊层，覆盖部分所述重布线层的顶面；
金属层，覆盖部分所述重布线层的顶面。
在本发明提供的先重布线扇出型封装方法及结构中，通过在硅衬底上的顶面形成重布线层，在所述重布线层的顶面键合晶圆，在所述硅衬底的底面形成空腔，暴露出所述重布线层，将芯片放置于空腔内并与所述重布线层附连，在所述硅衬底的底面上形成塑封层，去除所述晶圆后在所述重布线层的顶面上形成绝缘阻焊层和金属层，实现了硅衬底部分保留，替代了塑封层，可以有效降低整个封装结构的翘曲，保留一定厚度硅衬底，在增强塑封层强度的基础上，通过增加硅结构面积，有效降低整体翘曲。
本发明通过利用大马士革工艺方法，在硅衬底的顶面形成多层重布线层，使得线宽可达0.2um及以下，线距可达0.2um及以下，布线层数可高达6层及以上，具备超高密度布线能力。
本发明通过在所述硅衬底的底面上形成塑封层后，在所述塑封层上采用机械减薄抛光工艺，直至暴露出所述芯片，与现有的硅基扇出形结构相比，芯片从硅衬底中露出有利于芯片散热，散热性能更好。
本发明的封装结构，具备超高密度布线能力，不包含TSV等昂贵工艺，塑封料占比较小，整体翘曲更小，且集成芯片衬底露出，有利于散热，成本低廉等优点；适用于多芯片高密度低成本封装应用需求。本发明与传统EWLB方案相比，布线层可基于前道BEOL工艺实现，不存在布线密度瓶颈；且塑封材料体积占比较小，翘曲更小，工艺难度更低。
附图说明
图1～11是本发明一实施例先重布线扇出型封装方法示意图；
图12是本发明一实施例基于大马士革工艺实现的多层BEOL互连线层剖面SEM；
图中所示：10-硅衬底；21-金属布线层；22-绝缘介质层；31-晶圆；32-临时键合胶；40-空腔；50-芯片；51-NCF胶膜；52-键合微凸点；60-塑封层；70-绝缘阻焊层；80-金属层。
具体实施方式
以下结合附图和具体实施例对本发明提出的先重布线扇出型封装方法及结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
另外，除非另行说明，本发明的不同实施例中的特征可以相互组合。例如，可以用第二实施例中的某特征替换第一实施例中相对应或功能相同或相似的特征，所得到的实施例同样落入本申请的公开范围或记载范围。
本发明的核心思想在于提供一种先重布线扇出型封装方法及结构，以解决现有的扇出型封装布线密度瓶颈难以突破的问题。
本发明的核心思想还在于提供一种先重布线扇出型封装方法及结构，以解决现有的嵌入式圆片级球栅阵列工艺造成翘曲问题。
为实现上述思想，本发明提供了一种先重布线扇出型封装方法及结构，包括：顶面与重布线层附连的硅衬底，其本体具有贯通的空腔；芯片，容置于所述空腔内，并且其一面与所述重布线层附连，另一面通过空腔暴露于所述硅衬底的底面；塑封层，填充于所述芯片和所述硅衬底之间的缝隙；绝缘阻焊层，覆盖部分所述重布线层的顶面；金属层，覆盖部分所述重布线层的顶面。
扇出型封装，依据芯片(Die，即裸芯片)与RDL(Redistribution Layer，即重布线)之间的制备顺序，可以分为Die-first-Face Down、Die-First-Face up和Die-Last-FaceDown等三种主流形式。其中，采用Die-first，即“先芯片”方式，无论Die Face up还是DieFace down，其流程大致为在Carrier Wafer(即支撑晶圆，一般为不锈钢盘、玻璃晶圆、硅晶圆等)上贴附热剥离膜(例如日本Nitto公司的Thermal Release Tape等)，然后利用高精度贴片机，拾取裸芯片，转移至Carrier Wafer上，随后利用晶圆级塑封工艺，实现重构晶圆制备(所谓重构晶圆，即表示，Carrier wafer上的裸芯片可以不是同一晶圆上制备的或者同一批次晶圆上制备的甚至基于不同衬底材料或者不同工艺节点技术实现制备的，但是这些芯片转移至carrier wafer之后，通过晶圆级塑封工艺，最终呈现出一个晶圆整体，即重构晶圆)。随后制备多层RDL以及微凸点制备，最终经过切割后实现单颗芯片封装体。而DieLast Face Down工艺，虽然是扇出型封装的一种典型形式，又被称为“RDL-First Fanout”，即“先重布线扇出型封装”。
通过对比三种主流扇出型封装工艺流程，不难发现，RDL-first Fanout封装具有以下优势：1)多层RDL布线层直接在Carrier Wafer上制备，而非像其它两种扇出封装一样，在塑封重构晶圆上制备，有利于实现线径细且线距宽的多层高密度RDL布线制备。RDLcarrier晶圆表面平滑，翘曲可以控制在2-5um以内，而塑封重构晶圆的翘曲可高达3mm，甚至更高。RDL的制备都是需要通过物理气相沉积(Physical-Vapor-Deposition，PVD)、光刻、电镀、湿法去胶、湿法腐蚀等工艺过程实现的，而衬底晶圆的翘曲，将严重影响光刻精度。翘曲越大，光刻精度越差。因此，可以看出，采用RDL-first Fanout封装技术，RDL是在低翘曲carrier晶圆上制备，而其制备工艺可以采用标准CMOS工艺中的后道制程(Back-End-Of-Line，BEOL)实现，完全可以采用当前半导体先进节点制程工艺，较容易实现线宽0.2um/线距0.2um的多层RDL布线(布线层数可以达到5-6层)制备。也可以在release layer上，通过采用光敏型聚合物作为绝缘介质层，逐步实现多层RDL制备。而采用Die first方式的扇出型封装，现有的RDL线宽/线距为5um/5um，最先进的约为2um/2um，还未实现1um/1um。2)裸芯片通过face Down倒装焊接方式，直接和RDL Carrier上预先制备的UBM(under-bump-metal，即凸点下金属)之间形成焊接，有利于降低圆片级塑封过程中遭受模流冲击导致的裸芯片移位以及后续光刻对准困难。采用Die first方式，无论Face up方式还是Face down方式，裸芯片均通过高精度贴片机转移至carrier上，随后采用圆片级塑封工艺实现重构晶圆制备。在圆片级塑封过程中，转移至carrier上的裸芯片要受到模流冲击的影响而发生移位，给后续RDL制备过程中的光刻对准等引入较大误差。
鉴于RDL-first Fanout封装的上述优点，Amkor、Samsung、Unimicron等公司，均在基本RDL-first Fanout封装的基础上，提出了其自身的RDL-first Fanout封装技术，通过在release layer上采用光敏型聚酰亚胺(Polyimide)作为绝缘介质层，采用电镀等实现多层RDL制备。目前，采用该种方案能够实现的RDL布线线宽间距约为2um/2um，且在朝着1um/1um方向演进。
Amkor公司的TSV-Less(即SWIFT，Silicon-Wafer-Integrated Fan-outTechnology)，典型封装结构工艺过程简述如下：1)在硅晶圆上利用BEOL制程工艺实现高密度多层RDL布线及顶层UBM制备；2)将表面完成微凸点制备的裸芯片倒装焊接至硅晶圆上制备的UBM上；3)在倒装焊接上下堆叠芯片缝隙填充下填料(underfill)；4)进行晶圆级塑封；5)去除硅衬底，仅保留其上制备的多层RDL及绝缘介质层；6)进行晶圆级植球；7)塑封切割，得到单个芯片封装体。
硅基Fanout封装技术，即eSiFO，是2015年由华天科技提出的一种扇出型封装技术。其实质上是一种Die-first Face-up扇出型封装形式，只不过，重构晶圆的衬底是硅而非塑封料。
本发明采用的是RDL-First Fanout技术方案，如图1～11所示，包括：在硅衬底上的顶面形成重布线层；在所述重布线层的顶面键合晶圆；在所述硅衬底的底面形成空腔，暴露出所述重布线层；将芯片放置于空腔内并与所述重布线层附连；在所述硅衬底的底面上形成塑封层；去除所述晶圆后在所述重布线层的顶面上形成绝缘阻焊层和金属层。
如图1所示，在所述的先重布线扇出型封装方法中，所述在硅衬底10上的顶面形成重布线层包括：利用大马士革工艺方法，在硅衬底10的顶面形成多层重布线层(包括金属布线层21与绝缘介质层22)；所述重布线层的线宽为0.3～1微米，所述重布线层的线距为0.5～2微米。
如图2所示，在所述重布线层的顶面施加临时键合胶32，在临时键合胶32上键合晶圆31；在所述的先重布线扇出型封装方法中，如图3所示，还包括：键合晶圆31后，在所述硅衬底10的底面进行机械减薄或抛光工艺，以将所述硅衬底10减薄至第一厚度；所述第一厚度小于200微米，若第一厚度过大，则会使工艺成本大大增加。
如图4所示，在所述的先重布线扇出型封装方法中，在所述硅衬底10的底面形成空腔40，暴露出所述重布线层包括：在所述硅衬底10的底面上进行图形化的光刻、深反应离子刻蚀或湿法腐蚀工艺，直至暴露出所述重布线层。
如图5所示，在所述的先重布线扇出型封装方法中，将芯片50放置于空腔40内并与所述重布线层附连包括：采用厚膜光刻、电镀、回流或湿法腐蚀工艺，在待贴装的芯片50的正面制备键合微凸点52；在所述键合微凸点上方贴附NCF胶膜51；采用倒装热压焊工艺，将多个芯片50倒装贴装至所述空腔40内。
如图6所示，在所述的先重布线扇出型封装方法中，在所述硅衬底10的底面上形成塑封层60包括：采用晶圆级塑封在所述硅衬底10的底面上形成塑封层60。
如图7所示，在所述的先重布线扇出型封装方法中，在所述硅衬底10的底面上形成塑封层60后，在所述塑封层60上采用机械减薄抛光工艺，直至暴露出所述芯片50。
如图8所示，去除所述晶圆31。在所述的先重布线扇出型封装方法中，如图9所示，在所述重布线层的顶面上形成绝缘阻焊层包括：所述重布线层的顶面上采用光刻工艺制备绝缘阻焊层70的材料，并进行图形化；绝缘阻焊层70的材料为聚酰亚胺。
另外，在所述的先重布线扇出型封装方法中，在所述重布线层的顶面上形成金属层80包括：在所述绝缘阻焊层70上，制备晶圆级植球(如图10所示)或键合微凸点(如图11所示)，并分割成多个子单元。
本发明与硅基Fanout主流方案相比，集成芯片从硅衬底中露出，散热性能更好；与传统EWLB等方案相比，布线层可基于前道BEOL工艺实现，不存在布线密度瓶颈；且塑封材料体积占比较小，翘曲更小，工艺难度更低；与eSiFO方案相比，本发明不但集成芯片衬底露出，散热性能更好，而且步骤顺序不同，本发明先形成RDL，这样做的优势在于可以基于前道BEOL工艺实现超高密度RDL布线，线宽线距可以进一步微缩至0.2um甚至更低，无布线密度瓶颈；与Amkor、Samsung、Unimicron等公司的RDL-first Fanout封装技术相比，上述方案是首先在玻璃晶圆上旋涂具有光热效应的release layer，并在该release layer上顺序实现多层RDL制备；而本发明是直接在传统普通硅衬底上直接基于传统BEOL工艺实现满足实际需要的多层RDL制备，这样做的优势在于可以实现超高密度RDL布线，线宽线距可以进一步微缩至0.2um甚至更低，无布线密度瓶颈；上述方案中，多层RDL制备时的支撑晶圆最终都会通过拆键合实现拆除分离，而本发明中的硅衬底保留至最终封装体内，这样做的优势在于减少翘曲，并提升封装体结构强度；与Amkor公司开发的TSV-Less方案相比，Amkor方案中，只利用了多层RDL布线层，体硅衬底是在晶圆级塑封工艺后通过湿法整体腐蚀掉，而本发明中，体硅衬底是最终部分保留在塑封层中用于降低翘曲；Amkor方案中，首先在体硅晶圆正面实现多层RDL制备，并顺序在晶圆正面实现芯片至晶圆的倒装焊接，而本发明中，芯片倒装焊接与晶圆背面盲腔底部露出的PAD上，这样做的优势在于扇出封装中塑封料体积占比有效降低，芯片体积占比升高，有助于减少翘曲；另外，残留体硅部分可以形成封装体骨架，有利于提升封装体结构强度。
大马士革工艺，即铜镶嵌工艺，是由IBM提出的一种替代传统铝互连的BEOL工艺制程，据说工艺设计灵感来源于大马士革刀制造工艺。而大马士革工艺又分为“单大马士革”和“双大马士革”两种工艺形式，其中，“单大马士革”工艺相对较为简单，主要是把单层金属导线制作由传统的金属蚀刻+电介质沉积+CMP修改为电介质蚀刻+金属填充+CMP。CMP，即Chemical-Mechanical-Polishing，化学机械抛光。
典型的“双大马士革”工艺流程过程简述如下：a)已完成M1金属层的晶圆表面覆盖ILD(Inter-layer-Dielectric，层间介质层)；b)利用光刻工艺实现SiN刻蚀掩膜层制备；c)利用反应离子刻蚀(Reactive-Ion-Etching，RIE)工艺实现SiN层局部干法刻蚀；d)去除光刻胶(前道晶圆厂一般采用灰化工艺)，沉积IMD(inter-Metal-Dielectric)层；e)利用光刻工艺实现刻蚀掩膜层制备。图11所示流程中采用的是先Trench后Via的“双大马士革”方式；f)利用RIE工艺实现Trench刻蚀，并利用光刻工艺实现Via刻蚀掩膜层制备，并随后利用RIE实现via刻蚀，停止至M1(Cu)层上方的SiN层；g)去除光刻胶，利用RIE刻蚀实现M1上方SiN刻蚀开窗；h)利用物理气相沉积(Physical-Vapor-deposition，PVD)工艺顺序实现Ta/TaN/Cu阻挡层/种子层沉积；i)利用晶圆电镀工艺实现Trench/Via内铜电镀填充；j)利用化学机械抛光(CMP)工艺实现晶圆表面多余电镀铜残留层去除，并利用低压化学气相沉积(Low-Pressure-Chemical-Vapor-Deposition，LPCVD)工艺实现SiN层沉积，完成M2-RDL制备。后续可以按照上述过程顺序实现多层RDL制备。如图12所示为基于大马士革工艺实现的多层BEOL互连线层剖面SEM。可以看出，所述结构共实现了9层互连线，最小线宽线距小于0.5um。
综上，上述实施例对先重布线扇出型封装方法及结构的不同构型进行了详细说明，当然，本发明包括但不局限于上述实施中所列举的构型，任何在上述实施例提供的构型基础上进行变换的内容，均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种先重布线扇出型封装方法，其特征在于，包括：
在硅衬底上的顶面形成重布线层；
在所述重布线层的顶面键合晶圆；
在所述硅衬底的底面形成空腔，暴露出所述重布线层；
将芯片放置于空腔内并与所述重布线层附连；
在所述硅衬底的底面上形成塑封层；
去除所述晶圆后在所述重布线层的顶面上形成绝缘阻焊层和金属层。
2.如权利要求1所述的先重布线扇出型封装方法，其特征在于，所述在硅衬底上的顶面形成重布线层包括：
利用大马士革工艺方法，在硅衬底的顶面形成多层重布线层；
所述重布线层的线宽为0.3～1微米，所述重布线层的线距为0.5～2微米。
3.如权利要求1所述的先重布线扇出型封装方法，其特征在于，还包括：
键合晶圆后，在所述硅衬底的底面进行机械减薄或抛光工艺，以将所述硅衬底减薄至第一厚度；
所述第一厚度小于200微米。
4.如权利要求1所述的先重布线扇出型封装方法，其特征在于，在所述硅衬底的底面形成空腔，暴露出所述重布线层包括：
在所述硅衬底的底面上进行图形化的光刻、深反应离子刻蚀或湿法腐蚀工艺，直至暴露出所述重布线层。
5.如权利要求1所述的先重布线扇出型封装方法，其特征在于，将芯片放置于空腔内并与所述重布线层附连包括：
采用厚膜光刻、电镀、回流或湿法腐蚀工艺，在待贴装的芯片的正面制备键合微凸点；
在所述键合微凸点上方贴附NCF胶膜；
采用倒装热压焊工艺，将多个芯片倒装贴装至所述空腔内。
6.如权利要求1所述的先重布线扇出型封装方法，其特征在于，在所述硅衬底的底面上形成塑封层包括：
采用晶圆级塑封在所述硅衬底的底面上形成塑封层。
7.如权利要求1所述的先重布线扇出型封装方法，其特征在于，在所述硅衬底的底面上形成塑封层后，在所述塑封层上采用机械减薄抛光工艺，直至暴露出所述芯片。
8.如权利要求1所述的先重布线扇出型封装方法，其特征在于，在所述重布线层的顶面上形成绝缘阻焊层包括：所述重布线层的顶面上采用光刻工艺制备绝缘阻焊层的材料，并进行图形化；
绝缘阻焊层的材料为聚酰亚胺。
9.如权利要求1所述的先重布线扇出型封装方法，其特征在于，在所述重布线层的顶面上形成金属层包括：在所述绝缘阻焊层上，制备晶圆级植球或键合微凸点，并分割成多个子单元。
10.一种先重布线扇出型封装结构，其特征在于，包括：
顶面与重布线层附连的硅衬底，其本体具有贯通的空腔；
芯片，容置于所述空腔内，并且其一面与所述重布线层附连，另一面通过空腔暴露于所述硅衬底的底面；
塑封层，填充于所述芯片和所述硅衬底之间的缝隙；
绝缘阻焊层，覆盖部分所述重布线层的顶面；
金属层，覆盖部分所述重布线层的顶面。
CN202010945047.0A 2020-09-10 2020-09-10 先重布线扇出型封装方法及结构 Pending CN112038242A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010945047.0A CN112038242A (zh) 2020-09-10 2020-09-10 先重布线扇出型封装方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010945047.0A CN112038242A (zh) 2020-09-10 2020-09-10 先重布线扇出型封装方法及结构

Publications (1)

Publication Number Publication Date
CN112038242A true CN112038242A (zh) 2020-12-04

Family

ID=73585343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010945047.0A Pending CN112038242A (zh) 2020-09-10 2020-09-10 先重布线扇出型封装方法及结构

Country Status (1)

Country Link
CN (1) CN112038242A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112928077A (zh) * 2021-01-20 2021-06-08 上海先方半导体有限公司 一种多芯片异质集成封装单元及其制造方法、堆叠结构
CN113035813A (zh) * 2021-03-02 2021-06-25 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及芯片封装方法
WO2023087847A1 (zh) * 2021-11-19 2023-05-25 华天科技（昆山）电子有限公司 芯片的扇出型超薄封装结构及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020001937A1 (en) * 2000-06-30 2002-01-03 Nec Corporation Semiconductor package board using a metal base
CN1417855A (zh) * 2001-10-31 2003-05-14 新光电气工业株式会社 用于半导体器件的多层基板
US20030161129A1 (en) * 2002-01-15 2003-08-28 Sony Corporation Flexible multilayer wiring board and manufacture method thereof
JP2005333006A (ja) * 2004-05-20 2005-12-02 Nec Toppan Circuit Solutions Inc 印刷配線板及び半導体装置
US20090134530A1 (en) * 2007-11-21 2009-05-28 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same
CN104600039A (zh) * 2014-12-26 2015-05-06 南通富士通微电子股份有限公司 双面互联扇出工艺
CN105448752A (zh) * 2015-12-01 2016-03-30 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装方法
CN208655611U (zh) * 2018-06-26 2019-03-26 华天科技（昆山）电子有限公司 改善翘曲的扇出型晶圆级芯片封装结构
TWI685284B (zh) * 2018-12-11 2020-02-11 欣興電子股份有限公司 封裝結構及其製造方法
CN111490025A (zh) * 2019-01-29 2020-08-04 矽品精密工业股份有限公司 电子封装件及其封装基板与制法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020001937A1 (en) * 2000-06-30 2002-01-03 Nec Corporation Semiconductor package board using a metal base
CN1417855A (zh) * 2001-10-31 2003-05-14 新光电气工业株式会社 用于半导体器件的多层基板
US20030161129A1 (en) * 2002-01-15 2003-08-28 Sony Corporation Flexible multilayer wiring board and manufacture method thereof
JP2005333006A (ja) * 2004-05-20 2005-12-02 Nec Toppan Circuit Solutions Inc 印刷配線板及び半導体装置
US20090134530A1 (en) * 2007-11-21 2009-05-28 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same
CN104600039A (zh) * 2014-12-26 2015-05-06 南通富士通微电子股份有限公司 双面互联扇出工艺
CN105448752A (zh) * 2015-12-01 2016-03-30 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装方法
CN208655611U (zh) * 2018-06-26 2019-03-26 华天科技（昆山）电子有限公司 改善翘曲的扇出型晶圆级芯片封装结构
TWI685284B (zh) * 2018-12-11 2020-02-11 欣興電子股份有限公司 封裝結構及其製造方法
CN111490025A (zh) * 2019-01-29 2020-08-04 矽品精密工业股份有限公司 电子封装件及其封装基板与制法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112928077A (zh) * 2021-01-20 2021-06-08 上海先方半导体有限公司 一种多芯片异质集成封装单元及其制造方法、堆叠结构
CN113035813A (zh) * 2021-03-02 2021-06-25 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及芯片封装方法
CN113035813B (zh) * 2021-03-02 2022-07-19 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及芯片封装方法
WO2023087847A1 (zh) * 2021-11-19 2023-05-25 华天科技（昆山）电子有限公司 芯片的扇出型超薄封装结构及其制作方法

Similar Documents

Publication Publication Date Title
US11830745B2 (en) 3D packages and methods for forming the same
US11855045B2 (en) Semiconductor device with discrete blocks
US10854567B2 (en) 3D packages and methods for forming the same
US11380598B2 (en) Integrated circuit package and method of forming same
US11189603B2 (en) Semiconductor packages and methods of forming same
US10446520B2 (en) 3D semiconductor package interposer with die cavity
US7514797B2 (en) Multi-die wafer level packaging
US8703542B2 (en) Wafer-level packaging mechanisms
KR20200002557A (ko) 반도체 디바이스 패키지 및 방법
TW201727826A (zh) 積體晶片的系統及其形成方法
CN112038242A (zh) 先重布线扇出型封装方法及结构
KR20210053233A (ko) 반도체 패키지 및 제조 방법
US12002767B2 (en) Integrated circuit package and method
KR20230098518A (ko) 반도체 패키지 및 제조 방법
KR102598745B1 (ko) 웨이퍼 온 웨이퍼 본딩 구조체
US20230260941A1 (en) Semiconductor Device and Method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201204