CN206992089U - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN206992089U
CN206992089U CN201720770574.6U CN201720770574U CN206992089U CN 206992089 U CN206992089 U CN 206992089U CN 201720770574 U CN201720770574 U CN 201720770574U CN 206992089 U CN206992089 U CN 206992089U
Authority
CN
China
Prior art keywords
bottom side
electronic building
signal distributions
building brick
conductive pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720770574.6U
Other languages
English (en)
Inventor
韩意书
李泰勇
柳智妍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Imark Technology Co
Amkor Technology Inc
Original Assignee
Imark Technology Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imark Technology Co filed Critical Imark Technology Co
Application granted granted Critical
Publication of CN206992089U publication Critical patent/CN206992089U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

半导体装置。一种半导体装置，包括：第一信号分布结构，具有信号分布结构顶侧、信号分布结构底侧和多个信号分布结构横向侧，其中所述第一信号分布结构包括第一介电层和第一导电层；第一电子组件，耦合到所述信号分布结构顶侧；第一囊封材料，覆盖所述信号分布结构顶侧的至少一部分和所述第一电子组件的至少一部分；半导体晶粒，耦合到所述信号分布结构底侧并且位于所述第一电子组件正下方；多个导电柱，耦合到所述信号分布结构底侧并且在所述半导体晶粒周围横向地定位；以及第二囊封材料，覆盖所述信号分布结构底侧的至少一部分、所述半导体晶粒的至少一部分以及所述导电柱的至少一部分。

Description

半导体装置
技术领域
本实用新型涉及半导体装置。
背景技术
现有的半导体装置和用于制造半导体装置的方法是不充分的，例如导致制造过程太耗时及/或太昂贵，导致具有不可靠连接及/或具有次优尺寸的互连结构的半导体封装等。透过将常规和传统方法与本申请案参考附图的其余部分中提出的本案公开内容进行比较，常规和传统方法的进一步的限制和缺点将对本领域技术人员而言变得显而易见。
实用新型内容
本实用新型所公开的各个态样提供半导体装置。作为非限制性示例，本实用新型所公开的各个态样提供了包括多个囊封层和多个信号分布结构的半导体装置。
本实用新型的一态样为一种半导体装置，所述半导体装置包括：第一信号分布结构，具有信号分布结构顶侧、信号分布结构底侧和多个信号分布结构横向侧，其中所述第一信号分布结构包括第一介电层和第一导电层；第一电子组件，耦合到所述信号分布结构顶侧；第一囊封材料，覆盖所述信号分布结构顶侧的至少一部分和所述第一电子组件的至少一部分；半导体晶粒，耦合到所述信号分布结构底侧并且位于所述第一电子组件正下方；多个导电柱，耦合到所述信号分布结构底侧并且在所述半导体晶粒周围横向地定位；以及第二囊封材料，覆盖所述信号分布结构底侧的至少一部分、所述半导体晶粒的至少一部分以及所述导电柱的至少一部分。
在所述态样的半导体装置中，所述多个导电柱中的每个导电柱的底侧和所述半导体晶粒的底侧在所述第二囊封材料的底侧处从所述第二囊封材料露出。
在所述态样的半导体装置中，所述多个导电柱中的每个导电柱的所述底侧、所述半导体晶粒的所述底侧和所述第二囊封材料的所述底侧是共平面的。
所述态样的半导体装置包括在所述第二囊封材料的底侧上的下方介电层，其中所述下方介电层包括多个孔，所述多个孔中的每个孔透过所述下方介电层露出所述多个导电柱中相应的导电柱。
所述态样的半导体装置包括多个导电球，所述多个导电球中的每个导电球透过所述多个孔中相应的孔而电连接到所述多个导电柱中相应的导电柱。
在所述态样的半导体装置中，所述第一电子组件的顶侧被所述第一囊封材料覆盖，并且所述半导体晶粒的底侧从所述第二囊封材料露出。
所述态样的半导体装置包括在所述第二囊封材料的底侧上的第二信号分布结构。
所述态样的半导体装置包括耦合到所述第二信号分布结构的底侧并且定位在所述半导体晶粒的正下方的多个导电球，并且其中所述第二信号分布结构将所述多个导电球中的每个导电球电连接到所述多个导电柱中相应的导电柱。
在所述态样的半导体装置中，所述多个信号分布结构横向侧中的一个信号分布结构横向侧与所述第一囊封材料的相应横向侧、所述第二囊封材料的相应横向侧和所述第二信号分布结构的相应横向侧共平面。
本实用新型的另一态样为一种半导体装置，所述半导体装置包括：第一信号分布结构，具有第一信号分布结构顶侧、第一信号分布结构底侧和在所述第一信号分布结构顶侧与所述第一信号分布结构底侧之间延伸的多个第一信号分布结构横向侧；第一电子组件，耦合到所述第一信号分布结构顶侧；第一囊封材料，覆盖所述第一信号分布结构顶侧的至少一部分和所述第一电子组件的至少一部分；第二电子组件，耦合到所述第一信号分布结构底侧并且位于所述第一电子组件下方；导电柱，耦合到所述第一信号分布结构底侧；第二囊封材料，覆盖所述第一信号分布结构底侧的至少一部分、所述第二电子组件的至少一部分以及所述导电柱的至少一部分；以及第二信号分布结构，具有第二信号分布结构顶侧、第二信号分布结构底侧和在所述第二信号分布结构顶侧和所述第二信号分布结构底侧之间延伸的多个第二信号分布结构横向侧。
在所述态样的半导体装置中，所述导电柱中的每个导电柱的底侧和所述第二电子组件的底侧在所述第二囊封材料的底侧处从所述第二囊封材料露出。
在所述态样的半导体装置中，所述导电柱中的每个导电柱的所述底侧、所述第二电子组件的所述底侧和所述第二囊封材料的所述底侧是共平面的。
在所述态样的半导体装置中，所述第一电子组件的顶侧被所述第一囊封材料覆盖，并且所述第二电子组件的底侧从所述第二囊封材料露出。
所述态样的半导体装置包括耦合到所述第二信号分布结构底侧并且定位在所述第二电子组件正下方的多个导电球，并且其中所述第二信号分布结构将所述多个导电球中的每个导电球电连接到所述导电柱中相应的导电柱。
所述态样的半导体装置包括耦合到所述第二信号分布结构底侧并且在所述第二电子组件的覆盖区外侧横向定位的第二多个导电球，并且其中所述第二信号分布结构将所述第二多个导电球中的每个导电球电连接到所述导电柱中相应的导电柱。
在所述态样的半导体装置中，所述多个第一信号分布结构横向侧中的一个第一信号分布结构横向侧与所述第一囊封材料的相应横向侧、所述第二囊封材料的相应横向侧和所述多个第二信号分布结构横向侧中相应的一个第二信号分布结构横向侧共平面。
在所述态样的半导体装置中，所述第一信号分布结构和所述第二信号分布结构中的每个信号分布结构包括多个导电层和多个介电层。
附图说明
图1显示了根据本实用新型公开的各个态样的制造半导体装置的示例性方法的流程图。
图2A-2I显示了根据本实用新型公开的各个态样来说明制造半导体装置的示例性方法的各个步骤的横截面图。
图3A显示了根据本实用新型公开的各个态样的示例性半导体装置的横截面图。
图3B显示了根据本实用新型公开的各个态样的示例性半导体装置的仰视图。
图4A-4B显示了根据本实用新型公开的各个态样来说明制造半导体装置的示例性方法的各个步骤的横截面图。
图5A显示了根据本实用新型公开的各个态样的示例性半导体装置的横截面图。
图5B显示了根据本实用新型公开的各个态样的示例性半导体装置的仰视图。
具体实施方式
以下讨论透过提供本实用新型的实例来呈现本实用新型公开的各个态样。这些实施例是非限制性的，因此本实用新型公开的各个态样的范围不一定受到所提供的实施例的任何具体特征的限制。在下面的讨论中，用语“例如”、“举例来说”和“示例性”是非限制性的，并且通常是“作为范例而非限制”、“例如而非限制”等的同义词。
如本文所使用的，“及/或”是指透过“及/或”连接的列表中的任何一个或多个项目。举例来说，“x及/或y”表示三元素集合{(x)，(y)，(x，y)}中的任何元素。换句话说，“x及/或y”表示“x和y中的一个或两个”。作为另一个例子，“x、y及/或z”表示“七元素集合{(x)，(y)，(z)，(x，y)，(x，z)，(y，z)，(x，y，z)}。换句话说，“x、y及/或z”表示“x、y和z中的一个或多个”。
本文使用的术语仅用于描述特定实施例的目的，并不意图限制本实用新型的公开内容。如本文所使用的，单数形式也意图包括复数形式，除非上下文另有明确指出。进一步理解，在本说明书中使用的用语“包括”、“包含”、“包括有”、“包含有”、“具有”、“含有”、“有”等等特别标明了所描述的特征、整数、步骤、操作、组件及/或组件的存在，但不排除存在或添加一个或多个其他特征、整数、步骤、操作、组件、组件及/或其集合。
应当理解的是，尽管于本文中使用的用语第一、第二等可以描述各种组件，但是这些组件不应受这些用语的限制。这些用语仅用于区分一个组件和另一个组件。因此，例如，在不脱离本实用新型公开的教示的情况下，可以将下面讨论的第一组件、第一组件或第一部分称为第二组件、第二组件或第二部分。类似地，可以使用诸如“上”、“上方”、“下”、“下方”、“侧向”、“横向”、“水平”、“垂直”等等各种空间用语来以相对的方式区分一个组件与另一组件。然而应当理解的是，组件可以以不同的方式定向，例如，半导体装置可以侧向转动，使得其“顶部”表面水平面向并且其“侧”表面垂直面向，而不脱离本公开的教示。
还将理解，除非另有明确说明，耦合、连接，附接等等用语包括直接和间接(例如，具有中间组件)耦合、连接、附接等等。例如，如果组件A耦合到组件B，组件A可以透过中间信号分布结构间接地耦合到组件B，组件A可以直接耦合到组件B(例如，直接黏着、直接焊接、由直接金属对金属接合来附接等)等。
在附图中，为了清楚起见，可能夸大了结构、层、区域等的尺寸(例如绝对及/或相对尺寸)。然而这样的尺寸通常是示例性实施例的表示，而它们不是限制性的。例如，如果结构A被显示为大于区域B，这通常是示例性实施例的表示，除非另有说明，否则结构A通常不需要大于结构B。另外，在附图中，相似的组件符号可以在整个讨论中指代相似的组件。
近年来，诸如移动电话或可携式媒体播放器(portable media player，PMP)的可携式电子产品已被持续地要求得是小的、轻便的和具有成本效益的同时具有高功能性。为了满足这些要求，安装在可携式电子产品上的半导体封装正在发展成为创新的、具有成本效益的三维(3D)封装。
因此，正在发展制造具有与芯片的尺寸或厚度几乎相同的尺寸或厚度的晶圆级芯片尺寸封装、芯片尺寸封装和芯片堆栈封装以及其他封装类型，并且这些堆栈类型封装的范例包括系统级封装(system in package，SIP)、多芯片封装(multi-chip package，MCP)、堆栈式封装(package-on-package，POP)等。
本实用新型公开的各个态样提供一种半导体装置及其制造方法，其包括：第一信号分布结构(signal distribution structure，SDS)，具有信号分布结构顶侧、信号分布结构底侧和多个信号分布结构横向侧，其中所述第一信号分布结构包括第一介电层和第一导电层；第一电子组件，耦合到所述信号分布结构顶侧；第一囊封材料，覆盖所述信号分布结构顶侧的至少一部分和所述第一电子组件的至少一部分；半导体晶粒，耦合到所述信号分布结构底侧并且直接位于所述第一电子组件下方；多个导电柱，耦合到所述信号分布结构底侧并且在所述半导体晶粒周围横向地定位；以及第二囊封材料，覆盖所述信号分布结构底侧的至少一部分、所述半导体晶粒的至少一部分以及所述多个导电柱的至少一部分。
在各种示例性实施例中，所述多个导电柱中的每个导电柱的底侧和所述半导体晶粒的底侧可以在所述第二囊封材料的底侧处从所述第二囊封材料露出；并且所述多个导电柱中的每个导电柱的底侧、所述半导体晶粒的底侧和所述第二囊封材料的底侧可以是共平面。在各种示例性实施例中，所述装置可以包括在所述第二囊封材料的底侧上的下方介电层，其中所述下方介电层包括多个孔，所述多个孔中的每个孔透过所述下方介电层露出所述多个导电柱中相应的导电柱；并且可以包括多个导电球，其中所述多个导电球中的每个导电球透过所述多个孔中相应的孔而电连接到所述多个导电柱中相应的导电柱。在各种示例性实施例中，所述第一电子组件的顶侧可以被所述第一囊封材料覆盖，并且所述半导体晶粒的底侧可能不被所述第二囊封材料覆盖。在各种示例性实施例中，所述装置可以包括：第二信号分布结构(SDS)，在所述第二囊封材料的底侧上；以及多个导电球，耦合到所述第二信号分布结构的底侧并且定位在所述半导体晶粒的正下方，并且其中所述第二信号分布结构将所述多个导电球中的每个导电球电连接到所述多个导电柱中相应的导电柱。另外，在各种示例性实施例中，所述多个信号分布结构横向侧中的至少一个信号分布结构横向侧可以与所述第一囊封材料的相应横向侧、所述第二囊封材料的相应横向侧和所述第二信号分布结构的相应横向侧共平面。
本实用新型公开的各个态样提供一种半导体装置及其制造方法，其包括：第一信号分布结构(SDS)，具有第一信号分布结构顶侧、第一信号分布结构底侧和在所述第一信号分布结构顶侧和所述第一信号分布结构底侧之间延伸的多个第一信号分布结构横向侧；第一电子组件，耦合到所述信号分布结构顶侧；第一囊封材料，覆盖所述信号分布结构顶侧的至少一部分和所述第一电子组件的至少一部分；第二电子组件，耦合到所述信号分布结构底侧并且位于所述第一电子组件下方；导电柱，耦合到所述信号分布结构底侧；第二囊封材料，覆盖所述信号分布结构底侧的至少一部分、所述第二电子组件的至少一部分以及所述导电柱的至少一部分；以及第二信号分布结构(SDS)，具有第二信号分布结构顶侧、第二信号分布结构底侧和在所述第二信号分布结构顶侧和所述第二信号分布结构底侧之间延伸的多个第二信号分布结构横向侧。
在各种示例性实施例中，所述多个导电柱中的每个导电柱的底侧和所述第二电子组件(例如，半导体晶粒)的底侧可以在所述第二囊封材料的底侧处从所述第二囊封材料露出，例如其中所述多个导电柱中的每个导电柱的底侧、所述第二电子组件的底侧和所述第二囊封材料的底侧是共平面。在各种示例性实施例中，所述第一电子组件的顶侧可以被所述第一囊封材料覆盖，并且所述第二电子组件的底侧可能从所述第二囊封材料露出。在各种示例性实施例中，所述装置可以包括：多个导电球，耦合到所述第二信号分布结构底侧并且定位在所述第二电子组件正下方，并且其中所述第二信号分布结构将所述多个导电球中的每个导电球电连接到所述多个导电柱中相应的导电柱；以及第二多个导电球，耦合到所述第二信号分布结构底侧并且于所述第二电子组件的覆盖区的外侧横向定位，并且其中所述第二信号分布结构将所述第二多个导电球中的每个导电球电连接到所述多个导电柱中相应的导电柱。在各种示例性实施例中，所述多个信号分布结构横向侧中的一个信号分布结构横向侧可以与所述第一囊封材料的相应侧、所述第二囊封材料的相应侧和所述第二信号分布结构的相应侧共平面；及/或第一信号分布结构和第二信号分布结构中的每一个可以包括多个导电层和多个介电层。
图1显示了根据本实用新型公开的各个态样的制造半导体装置的示例性方法的流程图。图2A-2I显示了根据本实用新型公开的各个态样来说明制造半导体装置的方法的各个步骤的横截面图。例如，图2A-2I可以显示根据图1的示例性方法100的制造期间的示例性半导体装置的横截面图。下面的讨论通常一起参考图1和图2A-2I。
参考图1，制造半导体装置的示例性方法100可以包括：(110)准备载体、(120)附接第一组件、(130)第一囊封、(140)翻转和载体移除、(150)形成第一信号分布结构、(160)形成柱且附接第二组件、(170)第二囊封、(180)薄化/平坦化、(190)形成第二信号分布结构和互连结构以及(195)单一化分割。
现在将参考图2A-2I来描述图1所示的示例性方法100的各种方块(或步骤、阶段、制程等)。
参考图1和图2A的示例性结构200a，示例性方法100可以在方块110处包括准备(或提供、接收等)载体61。载体61可以包括任何种类的特征，不限于在本文中提供的范例。载体61可以例如包括用于单一半导体装置(或封装)的载体，或者可以例如包括可以在上方形成有任何数量的半导体装置(或封装)的晶圆或面板。载体61可以例如包括半导体晶圆或面板。载体61还可以例如包括玻璃晶圆或面板、金属晶圆或面板、陶瓷晶圆或面板、塑料晶圆或面板等。
方块110还可以例如包括在载体上形成黏着层62。黏着层62可以例如包括黏着糊层、液体黏着层、预先成型的双面胶带或片(例如，晶粒附着带)、印刷黏着剂等。黏着层62可以例如部分地或完全地覆盖载体61的顶侧。方块110可以包括以各种方式中的任何一种形成黏着层62。例如，方块110可以包括通过将预先形成的黏着层62的片或膜施加到载体61上、将黏着层62印刷在载体61上、载体61上旋涂黏着层62、将载体61浸渍在黏着剂中、将黏着层62喷涂在载体上等来形成黏着层62。
应注意的是，在接收已经施加有黏着层62的载体61的示例性场景中，方块110可以跳过施加黏着层62。还应注意，在示例性情况下，耦合到载体61(例如，在方块120处等)的组件可以在将所述组件施加到载体61之前用黏着层62(或其一部分)涂覆。
接下来参考图1和图2B的示例性结构200b，示例性方法100可以在方块120处包括将一个或多个第一电子组件23耦合(或附接或形成)到载体61。方块120可以例如包括将第一电子组件23放置在黏着层62的顶侧(例如，黏着层62的底侧面向载体61)。
一个或多个第一电子组件23(或本文所讨论的任何电子组件)可以包括各种类型的电子组件中的任一种的特性。例如，第一电子组件23(或本文所讨论的任何电子组件)中的任何一个或全部可以包括被动电子组件(例如电阻器、电容器、电感器、天线组件等)、整合式主动装置(integrated passive device，IPD)等。在一个或多个第一电子组件23包括IPD的示例性情况下，这些第一电子组件23中的每一个可以具有相对较小的厚度(例如，50微米或更小等等)。
再者例如，第一电子组件23中的任何一个或全部可以包括主动电子组件(例如，半导体晶粒、晶体管等)。例如，第一电子组件23中的任何一个或全部可以包括处理器晶粒、微处理器、微控制器、共处理器、通用处理器、特定应用集成电路、可程序及/或分立逻辑设备、内存装置、其组合、等效物等。
示例性的第一电子组件23可以例如包括组件端子28。在示例性实施例中，第一电子组件23的组件端子28可以被放置成与黏着层62接触。在各种示例性情况下，组件端子28(例如，其横向侧的全部或部分)可以嵌入黏着层62中。方块120可以包括以各种方式(例如，利用自动拾取放置系统、手动放置、执行自动和手动放置的任意组合等)中的任何一种方式来放置一个或多个第一电子组件23。
接下来参考图1和图2C的示例性结构200c，示例性方法100可以在方块130处包括形成第一囊封材料。例如，方块130可以包括以第一囊封材料26覆盖黏着层62的顶侧和第一电子组件23的任何或所有侧面(例如，顶侧、组件和黏着层62之间有间隙存在的面向黏着层62的底侧、横向侧等)。另外，第一囊封材料26可以覆盖尚未被覆盖的导电端子28的任何部分(例如，尚未被黏着层62、第一电子组件23的其他部分等覆盖的部分)。应注意的是，第一电子组件23中的一个或多个的任何一侧可以维持未被第一囊封材料26覆盖。
方块130可以包括以各种方式中的任一种方式形成第一囊封材料26，不限于本文所提供的范例。例如，方块130可以包括利用压缩模制、转移模制、液体囊封剂模制、真空层压、糊状印刷、薄膜辅助模制等中的一种或多种来形成第一囊封材料26。再者例如，方块130可以包括采用旋涂、喷涂、印刷、烧结、热氧化、物理气相沉积(PVD)、化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、原子层沉积(ALD)、低压化学气相沉积(LPCVD)、电浆增强化学气相沉积(PECVD)、电浆气相沉积(PVD)、片层压、蒸发等中一个或多个来形成第一囊封材料26。
第一囊封材料26可以包括各种囊封材料中的一种或多种，不限于本文所提供的范例。例如，第一囊封材料26可以包括各种囊封或模制材料(例如树脂、聚合物、聚合物复合材料、具有填料的聚合物、环氧树脂、具有填料的环氧树脂、具有填料的环氧丙烯酸酯、硅氧树脂、其组合、等效物等)中的任何一种。再者例如，第一囊封材料26可以包括各种介电材料中的任何一种，例如无机介电材料(例如，Si3N4、SiO2、SiON、SiN、氧化物、氮化物、其组合、其等效物等)及/或有机介电材料(例如聚合物、聚酰亚胺(polyimide，PI)、苯环丁烯(benzocyclobutene，BCB)、聚苯恶唑(polybenzoxazole，PBO)、双马来酰亚胺三氮杂苯(bismaleimide triazine，BT)、模制材料、酚醛树脂、环氧树脂、聚硅氧、丙烯酸酯聚合物、其等效物等)。
应注意的是，如本文关于在方块170处形成的第二囊封材料的讨论，第一囊封材料26可以起初形成为期望的厚度，但是也可以被薄化(例如，薄化但仍然覆盖第一电子组件23、薄化以露出一个或多个第一电子组件23的顶表面等)。
接下来参考图1和图2D的示例性结构200d，示例性方法100可以在方块140处包括翻转(或翻动)第一囊封结构200c并且移除载体61和黏着层62。在尽管在图2D中未显示，但是在示例性实施例中可以将第二载体(或工具结构)耦合到第一囊封材料26(例如，在与载体61和黏着层62相反的一侧等)，然后载体61和黏着层62可以被去除。
方块140可以包括以各种方式中的任何一种方式去除载体61和黏着层62，不限于本文所提供的范例。例如，方块140可以包括将能量(例如，热能、雷射能量等)施加到黏着层62及/或载体61以释放黏着层62。另外例如，方块140可以包括从第一囊封材料26和第一电子组件23剥离、剪切及/或拉动载体61。另外例如，方块140可以包括研磨(或磨蚀)及/或化学蚀刻掉载体61及/或黏着层62。应注意的是，在各种示例性情况下，也可以去除(例如，平坦化等)紧邻黏着层62的导电端子28及/或第一囊封材料26的一部分。
应注意的是，移除载体61和黏着层62可以露出先前被黏着层62和载体61覆盖的第一囊封材料26的侧面，并且还可以露出先前被黏着层62和载体61覆盖的组件端子28的侧面(例如，面向载体61的侧面、可能已经嵌入黏着层62中的侧面等)。应注意的是，取决于第一电子组件23及/或导电端子28的几何形状，除了导电端子28，载体61和黏着层62的移除也可以露出部分的第一电子组件23。
接下来参考图1和图2E的示例性结构200e，示例性方法100可以在方块150处包括在第一囊封材料26上和第一电子组件23(及/或其导电端子28)上形成信号分布结构21。方块150可以包括以各种方式中的任何一种方式形成信号分布结构21，不限于本文所提供的范例。例如，方块150可以享有与在2016年8月11日提交的题为“半导体封装和其制造方法”的美国专利申请案第14/823,689号中所显示的大致上类似的方块(及/或所得结构)的任何或所有特征，其中前述美国专利申请案的全部内容透过引用方式整体并入本文以用于所有目的。
方块150可以例如包括形成和图案化一个或多个介电层和一个或多个导电层以形成信号分布结构21。应注意的是，信号分布结构21也可以被称为再分布层、再分布层堆栈、再分布结构、中介层等。
方块150可以例如包括形成具有任何数量的介电层和导电层的信号分布结构21(例如，信号分布层、再分布层、衬垫层、导电通孔、凸块下金属化、连接盘层(land layer)等)。在示例性范例中，方块150可以包括形成包含有第一介电层21a、第一导电层21b(例如，衬垫或连接盘层、迹线层等)、第二介电层21c、第二导电层21d(例如，衬垫或连接盘层、迹线层等)和凸块下金属化(UBM)结构(或层)21e的信号分布结构21。
例如，方块150可以包括利用各种制程(例如旋涂、喷涂、印刷、烧结、热氧化、物理气相沉积(PVD)、化学品气相沉积(CVD)、原子层沉积(ALD)、低压化学气相沉积(LPCVD)、电浆增强化学气相沉积(PECVD)、电浆气相沉积(PVD)、片层压、蒸发等)中的任何一种或多种制程来形成第一介电层21a，但本实用新型公开的范围不限于此。
第一介电层21a可以包括一层或多层各种介电材料中的任何一种，例如无机介电材料(例如，Si3N4、SiO2、SiON、SiN、氧化物、氮化物、其组合、其等效物等)及/或有机介电材料(例如聚合物、聚酰亚胺(polyimide，PI)、苯环丁烯(benzocyclobutene，BCB)、聚苯恶唑(polybenzoxazole，PBO)、双马来酰亚胺三氮杂苯(bismaleimide triazine，BT)、模制材料、酚醛树脂、环氧树脂、聚硅氧、丙烯酸酯聚合物、其等效物等)，但本实用新型公开的范围不限于此。
例如，方块150也可以包括图案化第一介电层21a，例如在其中形成孔，以露出本文所讨论的电子组件23的各种部分(例如，导电端子28等)。例如，方块150可以包括烧融孔(例如，利用雷射烧蚀、利用机械消融、利用化学烧融(或蚀刻)等)。再者例如，方块150可以包括起初形成具有(例如，利用屏蔽及/或印刷制程等)期望的孔的第一介电层21a(例如，沉积等)。
方块150可以包括以各种方式中的任何一种形成第一导电层21b(例如，衬垫或连接盘层、迹线层等)，不限于本文所提供的范例。例如，方块150可以包括使用各种制程(例如，电镀、无电电镀、化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、溅射或物理气相沉积(PVD)、原子层沉积(ALD)、电浆气相沉积、印刷、丝网印刷、微影等)中的任何一种或多种制程来形成第一导电层21b，但是本实用新型公开的范围不限于此。例如，方块150可以包括形成第一导电层21b，所述第一导电层21b包括第一介电层21a的孔中的衬垫或连接盘，例如在电子组件23的导电端子28的顶侧上。方块150也可以例如包括在第一介电层21a上(及/或在本文中形成的通道中)形成迹线。
与本文讨论的任何导电层一样，方块150可以包括形成一个或多个晶种层，作为形成第一导电层21b的处理的一部分(例如，在电镀第一导电层21b之前等)。例如，虽然图2E中未显示，但方块150可以包括在第一介电层21a的顶表面上、第一介电层21a的孔侧壁上、导电端子28的顶表面上等形成一个或多个晶种层。
在本文中也可以称为衬垫、通孔、迹线、连接盘、接合衬垫层、导电层、迹线层、再分布层等的第一导电层21b可以包括各种材料(例如铜、铝、镍、铁、银、金、钛、铬、钨、钯、其组合、其合金、其等效物等)中的任何一种，但是本实用新型公开的范围不限于此。
方块150可以例如包括在第一介电层21a(或其部分)上及/或第一导电层21b(或其部分)上形成第二介电层21c。例如，方块150可以包括以各种方式中的任何一种方式形成第二介电层21c，例如本文关于第一介电层21a讨论的任何方式。例如，方块150可以包括以与第一介电层21a相同的方式形成第二介电层21c，或以不同的方式来形成第二介电层21c。第二介电层21c可以例如包括本文关于第一介电层21a讨论的任何特征。第二介电层21c可以例如由与第一介电层21a相同的介电材料或不同的介电材料形成。
与第一介电层21a一样，方块150可以包括以各种方式中的任何一种方式图案化第二介电层21c。例如，方块150可以包括在第二介电层21c中形成孔，以露出第一导电层21b的衬垫、连接盘或迹线，例如用以建立与第二导电层21d的电接触。
方块150可以例如包括在第二介电层21c上、在第二介电层21c的孔中、在透过第二介电层21c的孔露出的第一导电层21b(或其它材料)的部分中及/或部分上等形成第二导电层21d。方块150例如可以包括以本文关于第一导电层21b讨论的任何方式来形成第二导电层21d。例如，方块150可以包括以与第一导电层21b相同的方式来形成第二导电层21d，或以不同的方式来形成第二导电层21d。第二导电层21d可以例如包括本文关于第一导电层21b讨论的任何或全部特征。第二导电层21d可以例如由与第一导电层21b相同的导电材料或不同的导电材料形成。
在示例性实施例中，第二导电层21d(或其一部分)可以包括可以附接一个或多个电子组件的互连结构的第一衬垫或连接盘以及在上方形成具导电柱(或杆)的第二衬垫或连接盘。应注意的是，第一衬垫或连接盘和第二衬垫或连接盘可以相同或可以具有各自不同的特性(例如，冶金特性、几何特性等)。
应注意的是，方块150可以包括形成信号分布结构21以具有任何数量的导电及/或介电层，例如一个或多个导电层、一个或多个介电层等。还要注意的是，本文各图中所示的信号分布结构21的配置仅仅是示例性的而不是限制性的。例如，信号分布结构21(或其导电层)可以穿过信号分布结构21例如在第一电子组件23和第二电子组件22及/或导电柱25(或其他组件)之间直接垂直或间接垂直(例如，垂直和水平等)提供电路径。还例如，信号分布结构21(或其导电层)可以穿过信号分布结构21例如在第一电子组件23和第二电子组件22及/或柱25(或其他组件)之间提供横向(或水平)电通道。
方块150还可以例如包括在第二导电层21d上及/或第二介电层21c上(例如，在围绕露出第二导电层21d的第二介电层21c中的孔周边的部分第二介电层21c上等)形成凸块下金属化(UBM)结构21e(或层)。例如，方块150可以包括形成UBM结构21e以具有有助于例如在方块160处所形成及/或所附接的互连结构(例如，导电球、导电柱或杆等)的附接(或形成)的一个或多个金属化层。UBM结构21e可以例如在信号分布结构21的顶表面处露出(例如，如图2E中定向)。UBM结构21e在本文中也可以称为连接盘或衬垫。
方块150可以包括以各种方式中的任一种方式形成UBM结构21e，不限于本文所提供的范例。在示例性范例中，方块150可以包括在第二介电层21c上方及/或在通过第二介电层21c中的孔露出的第二导电层21d(例如，衬垫或连接盘、迹线等)的部分上方形成UBM结构21e的UBM晶种层。UBM晶种层可以例如包括各种导电材料(例如铜、金、银、金属等)中的任何一种。UBM晶种层可以各种方式(例如溅射、无电电镀、化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、电浆气相沉积等)中的任何一种方式形成。
方块150可以例如包括在UBM晶种层上方形成屏蔽(或模板)以定义UBM结构21e的一个或多个附加UBM层(及/或导电柱25或其他互连结构)将要形成的区域(或体积)。例如，屏蔽可以包括光阻(PR)材料或其它材料，其可以被图案化以覆盖除了将要形成UBM层(及/或导电柱25)的区域之外的区域。然后，方块150可以例如包括在透过屏蔽暴露的UBM晶种层上形成一个或多个UBM层。UBM层可以包括各种材料(例如钛、铬、铝、钛/钨、钛/镍、铜、其合金等)中的任何一种。方块150可以包括以各种方式(例如电镀、溅射、无电电镀、化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、电浆气相沉积等)中的任何一种方式在UBM晶种层上形成UBM层。
应注意的是，UBM结构21e可以存在或可以不存在，例如取决于互连需要。在示例性实施例中，UBM结构21e可以形成以用于与第二电子组件22的互连，而不是用于与导电柱25的互连。在另一示例性实施例中，UBM结构21e可以形成以用于与第二电子组件22的互连和用于与导电柱25的互连。在这样的一示例性实施例中，用于与第二电子组件22互连的相应UBM结构21e可以不同于(例如，冶金学上不同、几何上不同等)用于与导电柱25互连的相应UBM结构21e(或这种UBM结构21e可以全部相同)。另一示例性实施例可能不包括UBM结构21e。另一个示例性实施例可以包括用于与导电柱25互连但不用于与第二电子组件22互连的UBM结构21e。应注意的是，可以使用导电连接盘或衬垫来代替UBM结构21e，或者除了UBM结构21e，也可以使用导电连接盘或衬垫。
如本文所讨论的，信号分布结构21可以垂直及/或水平地布置第一电子组件23、第二电子组件22(将在方块160处安装)及/或导电柱(将在方块160处形成)的任何电信号。例如，信号分布结构21可以垂直及/或垂直且水平(或侧向)布置任何这种信号。
通常，方块150可以包括形成信号分布结构21(或中介层)。因此，本实用新型公开的范围不应受到任何特定信号分布结构的特性或者形成这种信号分布结构的任何特定方式的特性的限制。
接下来参考图1和图2F的示例性结构200f，示例性方法100可以在方块160处包括在信号分布结构上形成一个或多个导电柱(或杆)，并且将一个或多个第二电子组件(例如，半导体晶粒等)耦合到信号分布结构(例如，如方块150处所形成等)。
方块160可以例如包括在信号分布结构21上形成一个或多个导电柱25。导电柱25可以例如形成在第二导电层21d的相应部分上及/或至少部分地在第二介电层21c上。导电柱25也可以形成在相应的UBM结构21e(如果存在)上。在示例性实施例中，方块160可以包括形成导电柱25以从信号分布结构21(例如，从相应的UBM结构21e、从第二导电层21d的相应的衬垫或连接盘或迹线等)垂直延伸。这种形成可以各种方式中的任何一种方式进行，但不限于本文所提供的范例。
如本文所讨论的，第二导电层21d可以例如包括各种导电材料(例如铜、铝、银、金、镍、其合金等)中的任何一种。第二导电层21d可以例如透过第二介电层21c或另一个介电层中的孔露出。例如，第二介电层21c可以覆盖第二导电层21d的侧表面(或其衬垫或连接盘)及/或第二导电层21d的顶表面的外周边。第二介电层21c也可以例如维持第二导电层21d的横向侧表面的至少一部分露出。
导电柱25(或其多个)可以包括各种特性中的任何一种。例如，导电柱25可以是圆柱形、椭圆柱形、矩形柱形等。导电柱25可以例如包括平的上端、凹的上端或凸的上端。导电柱25可以例如包括本文关于导电层讨论的任何材料。在示例性实施例中，导电柱25可以包括铜(例如，纯铜、具有一些杂质的铜等)、铜合金等。在示例性实施例中，方块160(或示例性方法100的另一方块)还可以包括在导电柱25上形成焊帽(或圆顶)。
方块160可以包括以各种方式(例如，电镀、无电镀、化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、溅射或物理气相沉积(PVD)、原子层沉积(ALD)、电浆气相沉积、印刷、丝网印刷、微影等)中的任何一种形成导电柱25，但是本实用新型公开的范围不限于此。应注意的是，导电柱25还可以透过附接预先形成的线(例如，晶粒接合线等)、透过填充在临时或永久性屏蔽(例如，光阻屏蔽、模制材料屏蔽等)中的通孔或沟槽等来形成。
在形成导电柱25之后，如果使用屏蔽，方块160可以包括剥离或去除屏蔽(例如，化学剥离、灰化等)。另外，方块160可以包括(例如透过化学蚀刻等)去除如果用于形成导电柱25的晶种层的至少一部分。应注意的是，在晶种层的蚀刻期间，至少其它非蚀刻层下面的晶种层的横向边缘部分可以例如被蚀刻。例如，这种蚀刻可能导致在剩余的非蚀刻层(例如，导电柱25、UBM结构21e等)下方的底切。例如，在UBM结构21e和相应的导电柱25都形成在同一晶种层上方的示例性实施例中，这种晶种层的蚀刻可能导致形成于其上的UBM结构21e下方及/或导电柱25下方的底切。再者例如，在晶种层上方形成导电柱25的示例性实施例中，这种晶种层的蚀刻可能导致在导电柱25下方的底切。
在形成导电柱25之后，方块160可以例如包括将一个或多个第二电子组件22附接(或耦合或形成)到信号分布结构21。第二电子组件22可以例如包括本文关于第一电子组件23讨论的任何或所有类型的组件。例如，示例性实施例中，第一电子组件23可以包括被动电子装置，并且第二电子组件22可以包括半导体晶粒。在另一示例性实施例中，第一电子组件23可以包括半导体晶粒，并且第二电子组件22可以包括半导体晶粒。在又一示例性实施例中，第一电子组件23可以包括半导体晶粒，并且第二电子组件22可以包括被动电子装置。在又另一示例性实施例中，第一电子组件23可以包括半导体晶粒和被动组件，并且第二电子组件22可以包括半导体晶粒和被动组件。
方块160可以例如包括将第二电子组件22附接到信号分布结构21的顶侧(或部分)。在第二电子组件22包括半导体晶粒的示例性情况中，第二电子组件22可以例如以晶粒的作用侧(例如，通常形成半导体电路在其上)面向信号分布结构21(例如，以覆晶配置等)且与晶粒的作用侧相对的晶粒的非作用侧背对信号分布结构21这样的方式定向。应注意的是，这种半导体晶粒的作用侧可以包括电连接到晶粒的半导体电路的晶粒接合衬垫。例如，如图2F所示，接合衬垫29/29a(及/或第二电子组件22的下侧处的第二电子组件22的其它互连端子)可以附接到对应的UBM结构21e(如果存在)及/或信号分布结构21的第二导电层21d的露出部分(例如，衬垫、连接盘等)。这种附接(或连接)可以例如用导电凸块29/29a(例如，C4凸块、微凸块、金属柱、导电球等)来执行。方块160可以包括以各种方式(例如，质量回焊、热压接合、直接金属对金属金属间接合、雷射焊接、导电环氧树脂接合、导电膜接合等)中的任一种方式将第二电子组件22附接到信号分布结构21的顶侧。应注意的是，信号分布结构21可以将导电柱25电连接到第一电子组件23及/或第二电子组件22的衬垫或端子。
第二电子组件22可以以各种方式中的任何一种来定位在信号分布结构21上。例如，第二电子组件22可以在信号分布结构21上居中，但也可以横向偏移。另外，例如也可以将多个第二电子组件22(与第一电子组件23一样)附接到信号分布结构21，以被包含在相同的封装半导体装置中。
导电柱25(或杆)和第二电子组件22可以各种方式中的任何一种方式配置。例如，第二电子组件22(或其多个)可以被多个导电柱25横向包围(例如，在两个、三个或四个侧面上包围)。在另一示例性实施例中，一个或多个导电柱25可以横向地定位在同一封装半导体装置的第二电子组件22之间。
应注意的是，例如当第二电子组件22附接到信号分布结构21时，第二电子组件22可以比导电柱25更高、比导电柱25更短或者与导电柱25大致相同的高度。如本文所讨论的，第二电子组件22、导电柱25及/或第二囊封材料27的顶部可以各种方式中的任何一种来平坦化。
通常，方块160可以包括在信号分布结构上形成一个或多个导电柱(或杆)及/或形成一个或多个第二电子组件。因此，本实用新型公开的范围不应受到任何特定导电柱或形成这种柱的方式的特性的限制，或者不应受任何特定的电子组件或形成(或附接)这种电子组件的方式的特性的限制。
接下来参考图1和图2G的示例性结构200g，示例性方法100可以在方块170处包括形成第二囊封材料。例如，方块170可以与方块130共享任何或所有特征。
例如，方块170可以包括以第二囊封材料27覆盖信号分布结构21的顶侧、导电柱25的任何或所有侧面(例如，顶侧、横向侧、透过底切所露出的底侧等)、第二电子组件22的任何或所有侧面(例如，顶侧、组件和信号分布结构21之间存在有间隙的面向信号分布结构21的底侧、横向侧等)。此外，第二囊封材料27可以覆盖尚未被覆盖的第二电子组件22的接合衬垫或凸块的任何部分。应注意的是，一个或多个第二电子组件22的任何一侧可以维持不被第二囊封材料27覆盖。
在示例性实施例中，第二囊封材料27可以覆盖信号分布结构21的顶侧(例如，在信号分布结构21的顶侧处露出的任何介电层及/或导电层)。第二囊封材料27也可以全部或部分地覆盖第二电子组件22(或其多个)的横向侧及/或导电柱25(或其多个)的横向侧。第二囊封材料27可以形成为也覆盖第二电子组件22及/或导电柱25的顶侧。尽管本文图2G和其它附图显示了第二囊封材料27仅覆盖信号分布结构21的顶侧，应当理解的是，第二囊封材料27也可形成为覆盖信号分布结构21的横向侧及/或第一囊封材料26的横向侧(例如，在将电子装置从晶圆或面板或其他这种电子装置的组合分离之后)。
应注意的是，第二囊封材料27也可以底部填充第二电子组件22，及/或与第二囊封材料27不同的底部填充物可以在第二电子组件22的附着期间及/或之后被施加。例如，这种底部填充物可以包括各种类型的材料中的任何一种，例如环氧树脂、热塑性材料、热固性材料、聚酰亚胺、聚胺甲酸酯、聚合物材料、填充的环氧树脂、填充的热塑性材料、填充的热固性材料、填充的聚酰亚胺、填充的聚胺甲酸酯、填充的聚合物材料、助熔底部填充物及其等效物，但不限于此。可以使用毛细管底部填充制程、利用预先施加的底部填充物等来执行这种底部充填。例如，本文所讨论的任何电子组件可以被类似地底部填充。
方块170可以包括以各种方式中的任一种方式形成第二囊封材料27，不限于本文所提供的范例。例如，方块170可以包括利用压缩模制、转移模制、液体囊封剂模制、真空层压、糊状印刷、薄膜辅助模制等中的一种或多种来形成第二囊封材料27。另外例如，方块170可以包括利用旋涂、喷涂、印刷、烧结、热氧化、物理气相沉积(PVD)、化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、原子层沉积(ALD)、低压化学气相沉积(LPCVD)、电浆增强化学气相沉积(PECVD)、电浆气相沉积(PVD)、片层压、蒸发等中一个或多个来形成第二囊封材料27。
第二囊封材料27可以包括各种囊封材料中的一种或多种，不限于本文所提供的范例。例如，第二囊封材料27可以包括各种囊封或模制材料(例如，树脂、聚合物、聚合物复合材料、具有填料的聚合物、环氧树脂、具有填料的环氧树脂、具有填料的环氧丙烯酸酯、硅氧树脂、其组合、等效物等)中的任何一种。也例如，第二囊封材料27可以包括各种介电材料中的任何一种，例如无机介电材料(例如，Si3N4、SiO2、SiON、SiN、氧化物、氮化物、其组合、其等效物等)及/或有机介电材料(例如聚合物、聚酰亚胺(PI)、苯环丁烯(BCB)、聚苯恶唑(PBO)、双马来酰亚胺三氮杂苯(BT)、模制材料、酚醛树脂、环氧树脂、聚硅氧、丙烯酸酯聚合物、其等效物等)。
第二囊封材料27(或其形成)可以与第一囊封材料26共享任何或所有特性。然而，本实用新型公开的范围不限于此。例如，方块170可以包括以与方块130形成第一囊封材料26的方式不同的方式形成第二囊封材料27。同样例如，第二囊封材料27可以是与第一囊封材料26不同类型的材料。
接下来参考图1和图2H的示例性结构200h，示例性方法100可以在方块180处包括薄化(或平坦化)在方块170处已囊封的组装件。
例如，方块180可以包括将第二囊封材料27的顶侧薄化或平坦化(例如机械研磨、化学蚀刻、剃刮或剪切、剥离、其任何组合等)到期望的厚度。方块180还可以例如包括对第二电子组件22(或其多个)及/或导电柱25(或其多个)薄化(例如机械研磨、化学蚀刻、剃刮、剥离、其任何组合等)。在图2H所示的示例性实施例中，方块180包括以导致第二囊封材料27、第二电子组件22及/或导电柱25的共平面顶表面的方式来执行薄化。因此，第二电子组件22和导电柱25的至少相应的顶表面(及/或至少横向侧表面的上部)从第二囊封材料27的顶表面(或在第二囊封材料27的顶表面处)露出。应注意的是，虽然示例性实施例显示了从第二囊封材料27露出的第二电子组件22的顶侧，但是这种露出并不必要。例如，在各种实施例中，可以保留覆盖第二电子组件22的顶侧的第二囊封材料27的薄层。
在各种示例性实施例中，方块110-180(及/或所得结构)可以享有与在2016年8月11日提交的题为“半导体封装和其制造方法”的美国专利申请案第14/823,689号中所显示的通用同功的方块(及/或所得结构)的任何或所有特征，其中前述美国专利申请案的全部内容透过引用方式整体并入本文以用于所有目的。
接下来参考图1和图2I的示例性结构200i，示例性方法100可以在方块190处包括形成第二信号分布结构和互连结构。方块190可以包括以各种方式中的任何一种来执行这些操作，不限于本文所提供的范例。
例如，方块190可以与方块150共享任何或全部特征。在图2I所示的示例性实施例200i中，方块190包括在第二囊封材料27、导电柱25及/或第二电子组件22上形成介电层63。介电层63(及其形成)可以例如与本文所讨论的任何介电层(及其形成)共享任何或所有特性，包括孔的形成。
示例性介电层63显示出具有露出至少导电柱25的顶端的中心区域的孔。方块190可以例如包括以本文所提供的各种方式、各种范例(例如，在方块150的讨论中)中的任何一种形成这种孔。
方块190可以例如包括在导电柱25的顶端(例如，透过穿过介电层63的相应孔)上及/或介电层63的部分(例如，围绕穿过介电层63的相应孔)上形成互连结构24。
互连结构24可以包括各种特性中的任何一种。例如，互连结构24可以包括导电球或凸块(例如，焊球或凸块、晶圆凸块、实芯或铜芯焊球等)。例如，在包括焊球或凸块的示例性实施例中，这样球或凸块可以包括锡、银、铅、Sn-Pb、Sn37-Pb、Sn95-Pb、Sn-Pb-Ag、Sn-Pb-Bi、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi、Sn-Ag-Cu、Sn-Ag-Bi、Sn-Zn、Sn-Zn-Bi、其组合、其等效物等，但本实用新型公开内容不限于此。互连结构24还可以包括导电柱或杆、线、连接盘等，其可以例如包括本文所讨论的任何导电材料(例如，金属、导电黏着剂等)。
互连结构24可以任何或各种配置来配置。例如，互连结构24可以被配置为球栅数组配置、平面栅格数组配置等。互连结构24可以例如围绕半导体封装的周边布置(例如，包围第二电子组件22及/或第一电子组件23的覆盖区(或轮廓))。互连结构24也可以例如被布置成行/列矩阵数组(例如，矩阵/数组的至少一部分在第二电子组件22及/或第一电子组件23的覆盖区(或轮廓)内)。
方块190可以包括以各种方式中的任何一种方式形成(或附接)这种互连结构24，不限于本文所提供的范例。例如，方块190可以包括透过球滴、凸块化、金属镀覆、黏贴和回焊等形成(或附接)这种互连结构24。例如，方块190可以包括将导电球滴落在导电柱25的端部(或第二信号分布结构的经暴露的导体或衬垫或连接盘或UBM结构)上。
尽管未显示，方块190也可以例如包括在互连结构24之间横向地形成(或附接)附加组件(例如，被动组件、主动组件等)。在示例性实施例中，这种组件可以具有比互连结构24更小的高度。例如，这种组件可以具有比焊球导电互连结构24更小的高度、比焊球互连结构24的实芯(例如，铜芯等)更小的高度等。在这样的一实施例中，当互连结构24附接到另一基板或组件时，互连结构24可以提供间隔以保持这些组件的空间。
接下来参考图1和图2I的示例性结构200i，示例性方法100可以在方块195处包括从晶圆或面板或以其他方式连接的多个电子封装将电子封装单一化分割。方块195可以包括以各种方式中的任何一种进行这种单一化分割，不限于本文所提供的范例。
例如，示例性方法100的任何或所有方块可以在晶圆或面板级执行，例如同时形成多个半导体装置(或封装)。然后，晶圆或面板可以例如被单一化分割成个别的封装。这种单一化分割可以例如透过机械切割(例如锯切、切割、磨蚀、折断(snapping)等)、能量切割(例如雷射切割、电浆切割等)、化学切割(例如蚀刻、溶解等)等中的任何一种或多种进行。在示例性实施例中，这种单一化分割可以形成半导体装置(或封装)的共平面横向侧表面。例如，第一囊封材料26、第一信号分布结构21、第二囊封材料27和第二信号分布结构25的一个或多个横向侧表面可以在经单一化分割的半导体装置(或封装)的一个或多个横向侧上共平面。
图3A显示了根据本实用新型公开的各个态样的示例性半导体装置300的横截面图，以及图3B显示了根据本实用新型公开的各个态样的示例性半导体装置300的仰视图。图3A和3B所示的示例性半导体装置300可以由图1的示例性方法100所实施而得，例如如图2A-2I所示且本文所讨论的。
例如，示例性半导体装置300(或封装)可以与图2I所示的所得半导体装置200i共享任何或全部特性。应注意的是，可以在示例性封装300上执行其他方法步骤，例如添加或删除组件等，而不脱离本实用新型公开的范围。应注意的是，示例性半导体装置300(或本文讨论的任何装置)可以被称为半导体封装、电子装置、电子封装、装置、封装等。
如本文所讨论的，例如在示例性方法100的方块190的讨论中，与导电柱25及/或与其耦合的互连结构24可以各种方式配置。在示例性实施例中，如图3A和3B所示，导电柱25和互连结构24可以围绕第二电子组件22的覆盖区(或轮廓)的周边来配置。例如，在这样的一示例性配置中，第二电子组件22的覆盖区(或轮廓)内的位置可能没有互连结构24的扇入(fan-in)。例如，如图3A和3B所示，在第二电子组件22正下方没有互连结构24。
然而，如本文所讨论的(例如，在示例性方法100的方块190的讨论中)，第二信号分布结构(在图2I和3A中显示为具有填充有导电材料的孔的介电层63)可以包括任何数量的介电层及/或导电层。例如，第二信号分布结构可以与在方块150处形成的信号分布结构21共享任何或所有特性。
例如，参考图1和图4A的示例性结构400a，示例性方法100可以在方块190处包括形成第二信号分布结构31。第二信号分布结构31(及/或其形成)可以与第一信号分布结构21(及/或其形成)共享任何或所有特性。示例性第二信号分布结构31例如包括多个介电层和多个导电层(例如衬垫或连接盘层、迹线层、UBM层等)。
例如，除了介电层63，第二信号分布结构31也可以包括第一介电层31a、第一导电层31b、第二介电层31c、第二导电层31d和UBM结构31e(或替代地为衬垫)。例如，第一导电层31b可以透过介电层63中的孔而连接到导电柱25。然后可以形成任何数量的导电层和介电层以形成信号分布结构31。这种导电层(例如，第一导电层31b、第二导电层31d等)可以将各自的信号从半导体装置的覆盖区上的任何位置分布到导电柱25以及从导电柱25分布到半导体装置的覆盖区上的任何位置。
还例如，参考图1和图4B的示例性结构400b，示例性方法100可以在方块190处包括形成附接到第二信号分布结构31(例如，到衬垫、连接盘、UBM结构等)的互连结构34。
图5A显示了根据本实用新型公开的各个态样的示例性半导体装置500的横截面图，以及图5B显示了根据本实用新型公开的各个态样的示例性半导体装置500的仰视图。图5A和5B所示的示例性半导体装置500可以图1的示例性方法100实施而得，例如如图2A-2I和图4A-4B所示且在本文讨论的。
例如，示例性半导体装置500(或封装)可以与图4B所示的所得半导体装置400b以及图2I所示的半导体装置200i共享任何或全部特性。应注意的是，可以在示例性封装500上执行其他方法步骤，例如添加或删除组件等，而不脱离本实用新型公开的范围。应注意的是，示例性半导体装置500(或本文讨论的任何装置)可以被称为半导体封装、电子装置、电子封装、装置、封装等。
如本文所讨论的，例如在示例性方法100的方块190的讨论中，与导电柱25及/或与其耦合的互连结构24可以各种配置中的任一种配置。一个这样的示例，如图5A和5B所示，导电柱25可以围绕第二电子组件22的覆盖区(或轮廓)的周边配置。例如，在这样的一示例性配置中，可能有完整的互连结构24的矩阵，例如第二信号分布结构31在第二电子组件22的覆盖区(或轮廓)内的位置提供了扇入。例如，如图5B所示，一些互连结构34在第二电子组件22的正下方，并且互连结构34中的一些不在第二电子组件22的正下方。例如，互连结构34中的一些可以位于相应的导电柱25的正下方，并且一些互连结构34可以自相应的导电柱25横向偏移。
总之，本实用新型公开的各个态样提供半导体装置。作为非限制性范例，本实用新型公开的各个态样提供了包括多个囊封层和多个信号分布结构的半导体装置。虽然参考某些态样和实施例已于前述描述，但是本领域技术人士将理解，在不脱离本实用新型公开的范围的情况下，可以进行各种改变并且可以替换等效物。此外，在不脱离其范围的情况下，可以进行许多修改以使特定情况或材料适用于本实用新型公开的教示。因此，本实用新型公开的目的并不限于所揭示的特定范例，而是本实用新型揭示内容将包括落入所附权利要求书的范畴内的所有范例。

Claims (17)

1.一种半导体装置，其特征在于，包括：
第一信号分布结构，具有信号分布结构顶侧、信号分布结构底侧和多个信号分布结构横向侧，其中所述第一信号分布结构包括第一介电层和第一导电层；
第一电子组件，耦合到所述信号分布结构顶侧；
第一囊封材料，覆盖所述信号分布结构顶侧的至少一部分和所述第一电子组件的至少一部分；
半导体晶粒，耦合到所述信号分布结构底侧并且位于所述第一电子组件正下方；
多个导电柱，耦合到所述信号分布结构底侧并且在所述半导体晶粒周围横向地定位；以及
第二囊封材料，覆盖所述信号分布结构底侧的至少一部分、所述半导体晶粒的至少一部分以及所述导电柱的至少一部分。
2.根据权利要求1所述的半导体装置，其特征在于，所述多个导电柱中的每个导电柱的底侧和所述半导体晶粒的底侧在所述第二囊封材料的底侧处从所述第二囊封材料露出。
3.根据权利要求2所述的半导体装置，其特征在于，所述多个导电柱中的每个导电柱的所述底侧、所述半导体晶粒的所述底侧和所述第二囊封材料的所述底侧是共平面的。
4.根据权利要求1所述的半导体装置，其特征在于，包括在所述第二囊封材料的底侧上的下方介电层，其中所述下方介电层包括多个孔，所述多个孔中的每个孔透过所述下方介电层露出所述多个导电柱中相应的导电柱。
5.根据权利要求4所述的半导体装置，其特征在于，包括多个导电球，其中所述多个导电球中的每个导电球透过所述多个孔中相应的孔而电连接到所述多个导电柱中相应的导电柱。
6.根据权利要求1所述的半导体装置，其特征在于，所述第一电子组件的顶侧被所述第一囊封材料覆盖，并且所述半导体晶粒的底侧从所述第二囊封材料露出。
7.根据权利要求1所述的半导体装置，其特征在于，包括在所述第二囊封材料的底侧上的第二信号分布结构。
8.根据权利要求7所述的半导体装置，其特征在于，包括耦合到所述第二信号分布结构的底侧并且定位在所述半导体晶粒的正下方的多个导电球，并且其中所述第二信号分布结构将所述多个导电球中的每个导电球电连接到所述多个导电柱中相应的导电柱。
9.根据权利要求7所述的半导体装置，其特征在于，所述多个信号分布结构横向侧中的一个信号分布结构横向侧与所述第一囊封材料的相应横向侧、所述第二囊封材料的相应横向侧和所述第二信号分布结构的相应横向侧共平面。
10.一种半导体装置，其特征在于，包括：
第一信号分布结构，具有第一信号分布结构顶侧、第一信号分布结构底侧和在所述第一信号分布结构顶侧与所述第一信号分布结构底侧之间延伸的多个第一信号分布结构横向侧；
第一电子组件，耦合到所述第一信号分布结构顶侧；
第一囊封材料，覆盖所述第一信号分布结构顶侧的至少一部分和所述第一电子组件的至少一部分；
第二电子组件，耦合到所述第一信号分布结构底侧并且位于所述第一电子组件下方；
导电柱，耦合到所述第一信号分布结构底侧；
第二囊封材料，覆盖所述第一信号分布结构底侧的至少一部分、所述第二电子组件的至少一部分以及所述导电柱的至少一部分；以及
第二信号分布结构，具有第二信号分布结构顶侧、第二信号分布结构底侧和在所述第二信号分布结构顶侧和所述第二信号分布结构底侧之间延伸的多个第二信号分布结构横向侧。
11.根据权利要求10所述的半导体装置，其特征在于，所述导电柱中的每个导电柱的底侧和所述第二电子组件的底侧在所述第二囊封材料的底侧处从所述第二囊封材料露出。
12.根据权利要求11所述的半导体装置，其特征在于，所述导电柱中的每个导电柱的所述底侧、所述第二电子组件的所述底侧和所述第二囊封材料的所述底侧是共平面的。
13.根据权利要求10所述的半导体装置，其特征在于，所述第一电子组件的顶侧被所述第一囊封材料覆盖，并且所述第二电子组件的底侧从所述第二囊封材料露出。
14.根据权利要求10所述的半导体装置，其特征在于，包括耦合到所述第二信号分布结构底侧并且定位在所述第二电子组件正下方的多个导电球，并且其中所述第二信号分布结构将所述多个导电球中的每个导电球电连接到所述导电柱中相应的导电柱。
15.根据权利要求14所述的半导体装置，其特征在于，包括耦合到所述第二信号分布结构底侧并且在所述第二电子组件的覆盖区外侧横向定位的第二多个导电球，并且其中所述第二信号分布结构将所述第二多个导电球中的每个导电球电连接到所述导电柱中相应的导电柱。
16.根据权利要求10所述的半导体装置，其特征在于，所述多个第一信号分布结构横向侧中的一个第一信号分布结构横向侧与所述第一囊封材料的相应横向侧、所述第二囊封材料的相应横向侧和所述多个第二信号分布结构横向侧中相应的一个第二信号分布结构横向侧共平面。
17.根据权利要求10所述的半导体装置，其特征在于，所述第一信号分布结构和所述第二信号分布结构中的每个信号分布结构包括多个导电层和多个介电层。
CN201720770574.6U 2017-03-21 2017-06-28 半导体装置 Active CN206992089U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/465,307 US11569176B2 (en) 2017-03-21 2017-03-21 Semiconductor device and method of manufacturing thereof
US15/465,307 2017-03-21

Publications (1)

Publication Number Publication Date
CN206992089U true CN206992089U (zh) 2018-02-09

Family

ID=61400013

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710508310.8A Pending CN108630658A (zh) 2017-03-21 2017-06-28 半导体装置及其制造方法
CN201720770574.6U Active CN206992089U (zh) 2017-03-21 2017-06-28 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710508310.8A Pending CN108630658A (zh) 2017-03-21 2017-06-28 半导体装置及其制造方法

Country Status (4)

Country Link
US (2) US11569176B2 (zh)
KR (3) KR102436836B1 (zh)
CN (2) CN108630658A (zh)
TW (1) TWI811191B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630658A (zh) * 2017-03-21 2018-10-09 艾马克科技公司 半导体装置及其制造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI652787B (zh) * 2017-05-25 2019-03-01 矽品精密工業股份有限公司 電子封裝件及其製法
US10541228B2 (en) 2017-06-15 2020-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages formed using RDL-last process
US10629539B2 (en) * 2017-11-07 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
TWI643307B (zh) * 2018-01-30 2018-12-01 矽品精密工業股份有限公司 電子封裝件及其製法
US11039531B1 (en) 2018-02-05 2021-06-15 Flex Ltd. System and method for in-molded electronic unit using stretchable substrates to create deep drawn cavities and features
US20190244943A1 (en) * 2018-02-08 2019-08-08 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
TWI697078B (zh) * 2018-08-03 2020-06-21 欣興電子股份有限公司 封裝基板結構與其接合方法
US10964660B1 (en) 2018-11-20 2021-03-30 Flex Ltd. Use of adhesive films for 3D pick and place assembly of electronic components
CN111211116B (zh) * 2018-11-21 2022-03-01 欣兴电子股份有限公司 发光二极管封装及其制作方法
TWI703685B (zh) * 2018-11-21 2020-09-01 欣興電子股份有限公司 發光二極體封裝及其製作方法
US10896877B1 (en) * 2018-12-14 2021-01-19 Flex Ltd. System in package with double side mounted board
WO2020129808A1 (ja) * 2018-12-21 2020-06-25 株式会社村田製作所 電子部品モジュールの製造方法及び電子部品モジュール
US11257747B2 (en) * 2019-04-12 2022-02-22 Powertech Technology Inc. Semiconductor package with conductive via in encapsulation connecting to conductive element
TWI698966B (zh) * 2019-05-14 2020-07-11 矽品精密工業股份有限公司 電子封裝件及其製法
DE102020119181A1 (de) * 2019-10-29 2021-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterpackages und verfahren zu deren herstellung
US10978338B1 (en) * 2019-11-13 2021-04-13 Nanya Technology Corporation Semiconductor device and manufacture method thereof
CN112864123A (zh) * 2019-11-27 2021-05-28 联发科技股份有限公司 半导体封装结构
KR20210126310A (ko) * 2020-04-10 2021-10-20 삼성전자주식회사 씨드 구조체를 갖는 반도체 소자 및 그 형성 방법
US11562936B2 (en) 2020-08-31 2023-01-24 Amkor Technology Singapore Holding Pte. Ltd. Electrionic devices with interposer and redistribution layer

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
FR2942583A1 (fr) * 2009-03-02 2010-09-03 Clause Plantes du genre diplotaxis porteuses d'une sterilite male cytoplasmique
JP5406572B2 (ja) 2009-03-19 2014-02-05 新光電気工業株式会社 電子部品内蔵配線基板及びその製造方法
US8039304B2 (en) * 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
US9385095B2 (en) * 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US9831170B2 (en) * 2011-12-30 2017-11-28 Deca Technologies, Inc. Fully molded miniaturized semiconductor module
JP2014096547A (ja) 2012-11-12 2014-05-22 Ps4 Luxco S A R L 半導体装置及びその製造方法
EP2738807A3 (en) 2012-11-30 2017-01-11 Enpirion, Inc. An apparatus including a semiconductor device coupled to a decoupling device
US8970023B2 (en) 2013-02-04 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
KR101676916B1 (ko) * 2014-08-20 2016-11-16 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US10177115B2 (en) * 2014-09-05 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming
KR101672622B1 (ko) * 2015-02-09 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9633974B2 (en) * 2015-03-04 2017-04-25 Apple Inc. System in package fan out stacking architecture and process flow
KR101809521B1 (ko) * 2015-09-04 2017-12-18 주식회사 네패스 반도체 패키지 및 그 제조방법
US9735131B2 (en) * 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10026716B2 (en) * 2016-04-15 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC formation with dies bonded to formed RDLs
US9935080B2 (en) * 2016-04-29 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Three-layer Package-on-Package structure and method forming same
US10062626B2 (en) * 2016-07-26 2018-08-28 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US20180076179A1 (en) * 2016-09-09 2018-03-15 Powertech Technology Inc. Stacked type chip package structure and manufacturing method thereof
US10319683B2 (en) * 2017-02-08 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stacked package-on-package structures
US11569176B2 (en) * 2017-03-21 2023-01-31 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630658A (zh) * 2017-03-21 2018-10-09 艾马克科技公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
US11569176B2 (en) 2023-01-31
KR20220122574A (ko) 2022-09-02
CN108630658A (zh) 2018-10-09
US20180277485A1 (en) 2018-09-27
US20230163079A1 (en) 2023-05-25
TW201836099A (zh) 2018-10-01
KR20240053569A (ko) 2024-04-24
KR20180106791A (ko) 2018-10-01
KR102660697B1 (ko) 2024-04-26
TWI811191B (zh) 2023-08-11
KR102436836B1 (ko) 2022-08-26
TW202320262A (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
CN206992089U (zh) 半导体装置
KR102586078B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI755389B (zh) 半導體裝置及其製造方法
CN105374693B (zh) 半导体封装件及其形成方法
TWI722268B (zh) 用於電磁干擾屏蔽的虛設傳導結構
KR102642327B1 (ko) 반도체 디바이스 및 그 제조 방법
CN103515260B (zh) 封装内封装及其形成方法
CN105206592B (zh) 扇出型封装的结构和制作方法
CN108987380A (zh) 半导体封装件中的导电通孔及其形成方法
TW201742209A (zh) 積體扇出型封裝體
TW201804575A (zh) 整合扇出型封裝
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
US20170294412A1 (en) Semiconductor package and manufacturing method thereof
TW202111899A (zh) 半導體裝置和製造其之方法
KR102373804B1 (ko) 반도체 패키지 및 그 제조 방법
TWI760701B (zh) 半導體裝置及製造其之方法
CN112713097A (zh) 天线封装结构及封装方法
CN111987048A (zh) 电子封装件及其制法
CN206558489U (zh) 半导体装置
TWI842093B (zh) 半導體裝置及其製造方法
TWI820992B (zh) 毫米波天線模組封裝結構及其製造方法
CN210692486U (zh) 天线封装结构
CN210692484U (zh) 天线封装结构
WO2022037147A1 (zh) 扇出型封装结构及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant