CN113903706A - 晶圆级硅通孔封装结构制作方法及硅通孔封装结构 - Google Patents

晶圆级硅通孔封装结构制作方法及硅通孔封装结构 Download PDF

Info

Publication number
CN113903706A
CN113903706A CN202111271496.2A CN202111271496A CN113903706A CN 113903706 A CN113903706 A CN 113903706A CN 202111271496 A CN202111271496 A CN 202111271496A CN 113903706 A CN113903706 A CN 113903706A
Authority
CN
China
Prior art keywords
hole
wafer
insulating layer
layer
annular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111271496.2A
Other languages
English (en)
Inventor
李瀚宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN202111271496.2A priority Critical patent/CN113903706A/zh
Publication of CN113903706A publication Critical patent/CN113903706A/zh
Priority to PCT/CN2022/079549 priority patent/WO2023071013A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种晶圆级硅通孔封装结构制作方法及硅通孔封装结构，所述方法包括步骤：提供一设置有焊垫的晶圆和基板，将晶圆以焊垫朝向基板的方向覆于基板上；在晶圆上形成环形通孔，并使环形通孔外轮廓和焊垫之间至少存在部分重叠；在晶圆表面覆盖绝缘层，并使绝缘层填充于环形通孔；在晶圆位于环形通孔内轮廓之内的区域形成贯通孔，贯通孔暴露焊垫；在绝缘层表面及贯通孔内形成电性连接于焊垫的金属层。通过利用环形通孔，使绝缘层和金属层之间结合面于底部形成内倒角的结构，大幅降低了对封装结构中各层厚度及结构均一性的要求，并且配合使用干膜压合工艺形成绝缘层显著简化了生产工艺流程，无需高端设备及工艺要求，降低了生产成本。

Description

晶圆级硅通孔封装结构制作方法及硅通孔封装结构
技术领域
本发明涉及封装技术领域，具体地涉及一种晶圆级硅通孔封装结构制作方法及硅通孔封装结构。
背景技术
随着CMOS产品集成度进一步的提高，芯片焊垫间距等越来越小，现有的WLCSP封装中的硅通孔通所采用的斜通孔工艺，已无法满足需求，需要通过直通孔技术取代斜通孔技术。
现有直通孔制作步骤包括：干法刻蚀直孔，沉积绝缘层，刻蚀孔底部绝缘层露出焊垫，沉积金属并图形化形成线路层。然而，在上述方法工艺步骤中，晶圆上各个部分刻蚀速率会有偏差，特别是刻蚀12inch晶圆上高深宽比的深孔，面内的均一性很难保证。为保证速率慢的区域的孔能刻蚀完成，速率快的区域的孔底部会由于刻蚀过量而出现外倒角形貌。在此处沉积的绝缘层及金属层都会形成外倒角形貌，对产品信赖性有极大影响。并且，深孔在薄膜沉积(包括金属及绝缘层)过程中，薄膜的孔内覆盖率低，以2:1的深宽比为例，孔内覆盖率在20％～35％，要使孔内、特别是孔底部的薄膜厚度达到目标值，孔表面的薄膜厚度将大大增加，因此产生较大应力影响膜质，并会大幅提高成本。
发明内容
本发明的目的在于提供一种晶圆级硅通孔封装结构制作方法及硅通孔封装结构。
本发明提供一种晶圆级硅通孔封装结构制作方法，其特征在于，包括步骤：
提供一设置有焊垫的晶圆和基板，将所述晶圆以焊垫朝向所述基板的方向覆于所述基板上；
在所述晶圆上形成环形通孔，并使所述环形通孔外轮廓和所述焊垫之间至少存在部分重叠；
在所述晶圆表面覆盖绝缘层，并使所述绝缘层填充于所述环形通孔；
在所述晶圆位于所述环形通孔内轮廓之内的区域形成贯通孔，所述贯通孔暴露所述焊垫；
在所述绝缘层表面及所述贯通孔内形成电性连接于所述焊垫的金属层。
作为本发明的进一步改进，“在所述晶圆上形成环形通孔”具体包括：
在所述晶圆上形成外壁与内壁均垂直于所述晶圆表面的圆环形通孔，所述环形通孔内轮廓之间保留部分晶圆形成残留硅。
作为本发明的进一步改进，“在所述晶圆表面覆盖绝缘层，并使所述绝缘层填充于所述环形通孔内”具体包括：
在所述晶圆表面压合一层干膜，并将所述干膜压合至所述环形通孔内，使其完全填充于所述环形通孔。
作为本发明的进一步改进，“在所述晶圆位于所述环形通孔内轮廓之内的区域形成暴露出所述焊垫的贯通孔”具体包括：
完全光刻位于所述残留硅上表面的干膜，完整暴露出残留硅；
刻蚀所述残留硅形成暴露所述焊垫的贯通孔。
作为本发明的进一步改进，“在所述晶圆位于所述环形通孔内轮廓之内的区域形成暴露出所述焊垫的贯通孔”具体包括：
光刻位于所述残留硅上表面中间部分的干膜，暴露出所述残留硅中间部分；
刻蚀所述残留硅中间部分形成暴露所述焊垫的贯通孔，未被刻蚀的所述残留硅外侧部分形成位于所述干膜内壁面上的环形硅层。
作为本发明的进一步改进，“在所述绝缘层表面及所述贯通孔内形成电性连接于所述焊垫的金属层”具体包括：
在所述绝缘层表面及所述贯通孔内沉积形成一层种子层；
在所述种子层上电镀形成金属层；
图形化所述金属层形成线路图案。
作为本发明的进一步改进，所述种子层的厚度小于0.1μm。
作为本发明的进一步改进，所述金属层完全填充于所述贯通孔。
本发明还提供一种硅通孔封装结构，包括具有焊垫的基板和设置于所述基板上的晶圆，所述晶圆具有暴露所述焊垫的贯通孔，所述晶圆上表面和所述贯通孔内壁面设置有一层绝缘层，所述焊垫和所述绝缘层上形成有金属层，其特征在于，
所述贯通孔侧壁垂直于所述晶圆表面，于所述贯通孔内，所述绝缘层和所述金属层的结合面底部形成内倒角结构。
作为本发明的进一步改进，所述基板上涂覆有粘着层，用以粘合固定所述晶圆。
作为本发明的进一步改进，所述晶圆上表面设置有多颗阵列排布的芯片单元。
作为本发明的进一步改进，所述晶圆下表面设置有钝化层，所述钝化层内部分布有多个焊垫。
作为本发明的进一步改进，设置于所述晶圆上表面的绝缘层厚度等于所述贯通孔内壁面设置的绝缘层宽度。
作为本发明的进一步改进，所述绝缘层为干膜。
作为本发明的进一步改进，所述金属层完整填充于所述贯通孔内。
作为本发明的进一步改进，所述绝缘层和金属层之间还设置有种子层。
作为本发明的进一步改进，所述种子层厚度小于0.1μm。
作为本发明的进一步改进，于所述贯通孔内，所述绝缘层和所述种子层之间还设置有一层环形硅层。
本发明的有益效果是：通过利用环形通孔，使绝缘层和金属层之间结合面于底部形成内倒角的结构，大幅降低了对封装结构中各层厚度及结构均一性的要求，并且配合使用干膜压合工艺形成绝缘层显著简化了生产工艺流程，无需高端设备及工艺要求，降低了生产成本，易于在大规模量产中使用。
附图说明
图1是本发明实施例1中的晶圆级硅通孔封装结构制作方法的流程示意图。
图2至图6b是本发明实施例1中的晶圆级硅通孔封装结构制作方法的步骤示意图。
图7a至图8是本发明实施例2中的晶圆级硅通孔封装结构制作方法步骤S4及步骤S5所涉及的步骤示意图。
图9是本发明一实施方式中的硅通孔封装结构。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施方式及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施方式仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
下面详细描述本发明的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
为方便说明，本文使用表示空间相对位置的术语来进行描述，例如“上”、“下”、“后”、“前”等，用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的装置翻转，则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此，示例性术语“下方”可以囊括下方和上方这两种空间方位。
实施例1
如图1所示，为本发明实施例1所提供一种晶圆2级硅通孔封装结构制作方法，包括步骤：
S11：如图2所示，提供一设置有焊垫21的晶圆2和基板1，将所述晶圆2以焊垫21朝向所述基板1的方向覆于所述基板1上。
基板1可为裸硅片、玻璃、树脂等具有一定厚度和硬度的材料，也可为厚胶带，根据不同的芯片功能用途可以选择不同的基板1材料。在基板1上涂覆有粘着层，用以将其与晶圆2粘合固定。
晶圆2其上形成有多颗阵列排布的芯片单元，在晶圆2的一面上设置有有钝化层，钝化层内部分布有多个焊垫21，作为芯片与外界电性连接的输入输出端。
S12：如图3所示，在晶圆2上形成环形通孔22，并使环形通孔22外轮廓和焊垫21之间至少存在部分重叠。
进一步的，在晶圆2上形成外壁与内壁均垂直于晶圆2表面的圆环形通孔22，环形通孔22内轮廓之间保留部分晶圆2形成残留硅23。圆环形通孔22外轮廓与焊垫21之间部分重叠并同轴设置。
具体的，在晶圆2表面上覆盖光刻胶层，经过曝光显影工艺后，在光刻胶层上定义出与环形通孔22形状相对应的开口图形，以光刻胶层为掩膜，沿开口图形对晶圆2进行刻蚀直至露出钝化层，形成环形贯通孔24。
由于晶圆2上各个部分刻蚀速率存在偏差，刻蚀速率较快的孔底部会由于刻蚀过量而出现倒角形貌，因此在环形孔内，其外壁面向外形成外倒角，其内壁面向内形成内倒角。
S13：如图4所示，在晶圆2表面覆盖绝缘层3，并使绝缘层3填充于环形通孔22。
具体的，在晶圆2表面压合一层干膜3a，并将干膜3a压合至环形通孔22内，使其完全填充于环形通孔22。
干膜3a为包括树脂类和聚酰亚胺类在内的抗刻蚀聚合物材质，可通过真空压合干膜3a填充环形通孔22，并将其表面平整化。由于完全填充于环形通孔22，绝缘层3底部结构对应于环形通孔22底部倒角形状，其外壁面形成外倒角结构，其内壁面形成内倒角结构。
采用干膜3a压膜工艺取代传统的化学气相沉积工艺来形成绝缘层3，绝缘层3的厚度仅取决于环形通孔22的开口宽度，不会受到孔深的影响。并且由于残留硅23的存在，绝缘层3不会覆盖焊垫21上待刻蚀区域，在后续工艺中，去除残留硅23后，可直接对钝化层进行刻蚀，避免出现化学气相沉积工艺所形成的绝缘层3一致性差的问题。
S14：如图5a和图5b所示，在晶圆2位于环形通孔22内轮廓之内的区域形成暴露出焊垫21的贯通孔24。
进一步的，如图5a所示，在本实施例中，通过曝光显影工艺完全光刻位于残留硅23上表面的干膜3a，完整暴露出残留硅23。
如图5b所示，刻蚀残留硅23形成暴露焊垫21的贯通孔24，具体的，利用干膜3a作为掩膜层，先刻蚀残留硅23暴露出钝化层，再刻蚀钝化层暴露出焊垫21，从而在晶圆2及绝缘层3内形成暴露焊盘的完整贯通孔24，且贯通孔24的侧壁面基本与芯片表面垂直。
直接通过干膜3a作为刻蚀残留硅23的掩膜层材料，可以进一步减少刻蚀工艺所需的步骤，简化工艺，降低成本。
S15：如图6a和图6b所示，在绝缘层3表面及贯通孔24内形成电性连接于焊垫21的金属层4。
具体的，如图6a所示，先在绝缘层3表面及贯通孔24内沉积形成一层种子层41，种子层41的材料可以是铝或铜或其他合金，种子层41与硅的热膨胀系数匹配，作为金属层4的溅镀形成的基础，加强了金属层4与绝缘层3之间的结合力。
由于绝缘层3内壁面底部构成内倒角结构，孔内覆盖率高，种子层41的厚度可大幅降低，在本实施例中，种子层41的厚度小于0.1μm，远小于常规结构中种子层41的1μm以上的厚度。
如图6b所示，在种子层41上电镀形成金属层4，并且金属层4完全填充于贯通孔24内，图形化金属层4形成线路图案。通过上述方法，绝缘层3与金属层4之间结合处的结构呈内倒角形状，相比于传统结构中的外倒角形状，绝缘层3与金属层4在该处的应力更小，不易破裂，大幅提高了封装结构的可靠性。并且，由于金属层4完全填充于贯通孔24内，构成热传递通道，进一步提高了封装结构热传导能力，增强了芯片散热能力。
在步骤S15之后还包括植入焊球、切割晶圆2获得单颗封装结构等常规工艺步骤，在此不再赘述。
综上所述，本发明中的晶圆2级硅通孔封装结构制作方法通过利用环形通孔22，使绝缘层3和金属层4之间结合面于底部形成内倒角的结构，大幅降低了对封装结构中各层厚度及结构均一性的要求，并且配合使用干膜3a压合工艺形成绝缘层3显著简化了生产工艺流程，无需高端设备及工艺要求，降低了生产成本，易于在大规模量产中使用。
实施例2
实施例2中的晶圆2级硅通孔封装结构制作方法与实施例1基本类似，其与实施例1的区别在于：
如图7a所示，在步骤S4中，仅光刻位于残留硅23上表面中间部分的干膜3a，暴露出残留硅23中间部分，保留残留硅23外圈部分上表面的干膜3a不进行刻蚀。
如图7b所示，在刻蚀残留硅23中间部分形成暴露焊垫21的贯通孔24，未被刻蚀的残留硅23外侧部分形成位于干膜3a内壁面上的环形硅层231。如图8所示，在在后续形成金属层4后，环形硅层231夹设于绝缘层3和金属层4之间，可以作为绝缘层3和金属层4的应力缓冲层，进一步降低了上述两层开裂的可能，提高了封装结构的可靠性。
实施例3
实施例3中的晶圆2级硅通孔封装结构制作方法直接刻蚀形成直通孔后，直接压合干膜3a和溅镀金属层4，其具体包括步骤：
S21：提供一设置有焊垫21的晶圆2和基板1，将所述晶圆2以焊垫21朝向所述基板1的方向覆于所述基板1上。
S22：在晶圆2上形成直通孔，并使直通孔外和焊垫21之间至少存在部分重叠。
S23：在晶圆2表面压合一层干膜3a，并将干膜3a压合至直通孔内，使其完全填充于直通孔。
S24：去除部分位于直通孔内的绝缘层3，形成暴露焊垫21的贯通孔24。
S25：在绝缘层3表面及贯通孔24内沉积形成一层种子层41，并在种子层41上电镀形成金属层4。
如图6b所示，本发明还提供一种硅通孔封装结构，包括具有焊垫21的基板1和设置于基板1上的晶圆2。
基板1上还涂覆有粘着层，用以将其与晶圆2粘合固定。
晶圆2其上形成有多颗阵列排布的芯片单元，在晶圆2的下表面上设置有有钝化层，钝化层内部分布有多个焊垫21，作为芯片与外界电性连接的输入输出端。
晶圆2还设置有暴露焊垫21的贯通孔24，晶圆2上表面和环形通孔22内部还设置有绝缘层3，可通过真空压合绝缘层材料填充于环形通孔22内部，使其表面平整化。绝缘层3底部结构对应于环形通孔22底部倒角形状，其外壁面形成外倒角结构，其内壁面形成内倒角结构。
进一步，设置于所述晶圆2上表面的绝缘层3的厚度等于所述贯通孔24内壁面设置的绝缘层3厚度。
更进一步的，在本发明的一实施方式中，所述绝缘层为干膜3a，课采用干膜压膜工艺取代传统的化学气相沉积工艺来形成绝缘层3。
在本发明一实施方式中，在绝缘层3表面及贯通孔24内还设置有电性连接于焊垫21的金属层4，所述金属层4完整地填充于所述贯通孔24内，可构成热传递通道，进一步提高封装结构热传导能力，增强芯片散热能力。
贯通孔24侧壁垂直于晶圆2表面，于贯通孔24内，绝缘层3和金属层4的结合面底部形成内倒角结构，相比于传统结构中的外倒角形状，绝缘层3和金属层4在该处的应力更小，不易破裂，大幅提高了封装结构的可靠性。
具体的，在所述绝缘层3和金属层4之间还设置有种子层41，由于绝缘层3内壁面底部构成内倒角结构，孔内覆盖率高，在本实施方式中，种子层41的厚度设置为小于0.1μm，远小于常规结构中种子层41的1μm以上的厚度。
如图9所示，本发明还提供另一实施方式的硅通孔封装结构，包括具有焊垫21的基板1和设置于所述基板1上的晶圆2，所述晶圆2具有暴露所述焊垫21的贯通孔24，所述晶圆2上表面和所述贯通孔24内壁面设置有一层绝缘层3，所述焊垫21和所述绝缘层3上形成有金属层4，其中，所述贯通孔24侧壁垂直于所述晶圆2表面，于所述贯通孔24内，所述绝缘层3和所述金属层4的结合面底部形成内倒角结构。
进一步的，在贯通孔24内，所述绝缘层3和所述金属层4之间还设置有一层环形硅层231，所述环形硅层231可作为绝缘层3和金属层4之间的应力缓冲层，进一步降低上述两层材料开裂的可能，提高封装结构的可靠性。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (18)

1.一种晶圆级硅通孔封装结构制作方法，其特征在于，包括步骤：
提供一设置有焊垫的晶圆和基板，将所述晶圆以焊垫朝向所述基板的方向覆于所述基板上；
在所述晶圆上形成环形通孔，并使所述环形通孔外轮廓和所述焊垫之间至少存在部分重叠；
在所述晶圆表面覆盖绝缘层，并使所述绝缘层填充于所述环形通孔；
在所述晶圆位于所述环形通孔内轮廓之内的区域形成贯通孔，所述贯通孔暴露所述焊垫；
在所述绝缘层表面及所述贯通孔内形成电性连接于所述焊垫的金属层。
2.根据权利要求1所述的晶圆级硅通孔封装结构制作方法，其特征在于，“在所述晶圆上形成环形通孔”具体包括：
在所述晶圆上形成外壁与内壁均垂直于所述晶圆表面的圆环形通孔，所述环形通孔内轮廓之间保留部分晶圆形成残留硅。
3.根据权利要求2所述的晶圆级硅通孔封装结构制作方法，其特征在于，“在所述晶圆表面覆盖绝缘层，并使所述绝缘层填充于所述环形通孔内”具体包括：
在所述晶圆表面压合一层干膜，并将所述干膜压合至所述环形通孔内，使其完全填充于所述环形通孔。
4.根据权利要求2所述的晶圆级硅通孔封装结构制作方法，其特征在于，“在所述晶圆位于所述环形通孔内轮廓之内的区域形成暴露出所述焊垫的贯通孔”具体包括：
完全光刻位于所述残留硅上表面的干膜，完整暴露出残留硅；
刻蚀所述残留硅形成暴露所述焊垫的贯通孔。
5.根据权利要求2所述的晶圆级硅通孔封装结构制作方法，其特征在于，“在所述晶圆位于所述环形通孔内轮廓之内的区域形成暴露出所述焊垫的贯通孔”具体包括：
光刻位于所述残留硅上表面中间部分的干膜，暴露出所述残留硅中间部分；
刻蚀所述残留硅中间部分形成暴露所述焊垫的贯通孔，未被刻蚀的所述残留硅外侧部分形成位于所述干膜内壁面上的环形硅层。
6.根据权利要求1所述的晶圆级硅通孔封装结构制作方法，其特征在于，“在所述绝缘层表面及所述贯通孔内形成电性连接于所述焊垫的金属层”具体包括：
在所述绝缘层表面及所述贯通孔内沉积形成一层种子层；
在所述种子层上电镀形成金属层；
图形化所述金属层形成线路图案。
7.根据权利要求6所述的晶圆级硅通孔封装结构制作方法，其特征在于，所述种子层的厚度小于0.1μm。
8.根据权利要求6所述的晶圆级硅通孔封装结构制作方法，其特征在于，所述金属层完全填充于所述贯通孔。
9.一种硅通孔封装结构，包括具有焊垫的基板和设置于所述基板上的晶圆，所述晶圆具有暴露所述焊垫的贯通孔，所述晶圆上表面和所述贯通孔内壁面设置有一层绝缘层，所述焊垫和所述绝缘层上形成有金属层，其特征在于，
所述贯通孔侧壁垂直于所述晶圆表面，于所述贯通孔内，所述绝缘层和所述金属层的结合面底部形成内倒角结构。
10.根据权利要求9所述的硅通孔封装结构，其特征在于，所述基板上涂覆有粘着层，用以粘合固定所述晶圆。
11.根据权利要求9所述的硅通孔封装结构，其特征在于，所述晶圆上表面设置有多颗阵列排布的芯片单元。
12.根据权利要求11所述的硅通孔封装结构，其特征在于，所述晶圆下表面设置有钝化层，所述钝化层内部分布有多个焊垫。
13.根据权利要求9所述的硅通孔封装结构，其特征在于，设置于所述晶圆上表面的绝缘层厚度等于所述贯通孔内壁面设置的绝缘层宽度。
14.根据权利要求13所述的硅通孔封装结构，其特征在于，所述绝缘层为干膜。
15.根据权利要求9所述的硅通孔封装结构，其特征在于，所述金属层完整填充于所述贯通孔内。
16.根据权利要求9所述的硅通孔封装结构，其特征在于，所述绝缘层和金属层之间还设置有种子层。
17.根据权利要求16所述的晶圆级硅通孔封装结构，其特征在于，所述种子层厚度小于0.1μm。
18.根据权利要求16所述的晶圆级硅通孔封装结构，其特征在于，于所述贯通孔内，所述绝缘层和所述种子层之间还设置有一层环形硅层。
CN202111271496.2A 2021-10-29 2021-10-29 晶圆级硅通孔封装结构制作方法及硅通孔封装结构 Pending CN113903706A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111271496.2A CN113903706A (zh) 2021-10-29 2021-10-29 晶圆级硅通孔封装结构制作方法及硅通孔封装结构
PCT/CN2022/079549 WO2023071013A1 (zh) 2021-10-29 2022-03-07 晶圆级硅通孔封装结构制作方法及硅通孔封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111271496.2A CN113903706A (zh) 2021-10-29 2021-10-29 晶圆级硅通孔封装结构制作方法及硅通孔封装结构

Publications (1)

Publication Number Publication Date
CN113903706A true CN113903706A (zh) 2022-01-07

Family

ID=79026907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111271496.2A Pending CN113903706A (zh) 2021-10-29 2021-10-29 晶圆级硅通孔封装结构制作方法及硅通孔封装结构

Country Status (2)

Country Link
CN (1) CN113903706A (zh)
WO (1) WO2023071013A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599491A (zh) * 2020-12-15 2021-04-02 西安电子科技大学 基于低热应力硅通孔的硅基板
WO2023071013A1 (zh) * 2021-10-29 2023-05-04 苏州晶方半导体科技股份有限公司 晶圆级硅通孔封装结构制作方法及硅通孔封装结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124087A (ja) * 2007-11-19 2009-06-04 Oki Semiconductor Co Ltd 半導体装置の製造方法
US20110291287A1 (en) * 2010-05-25 2011-12-01 Xilinx, Inc. Through-silicon vias with low parasitic capacitance
CN104465564B (zh) * 2014-01-06 2017-09-15 昆山西钛微电子科技有限公司 晶圆级芯片tsv封装结构及其封装方法
CN104617036B (zh) * 2015-01-14 2018-07-27 华天科技（昆山）电子有限公司 晶圆级芯片尺寸封装中通孔互连的制作方法
CN105489550B (zh) * 2016-01-11 2018-08-31 华天科技（昆山）电子有限公司 低成本晶圆级芯片尺寸硅通孔互连结构及其制备方法
CN105655320B (zh) * 2016-01-11 2019-08-02 华天科技（昆山）电子有限公司 低成本芯片背部硅通孔互连结构及其制备方法
CN113903706A (zh) * 2021-10-29 2022-01-07 苏州晶方半导体科技股份有限公司 晶圆级硅通孔封装结构制作方法及硅通孔封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599491A (zh) * 2020-12-15 2021-04-02 西安电子科技大学 基于低热应力硅通孔的硅基板
WO2023071013A1 (zh) * 2021-10-29 2023-05-04 苏州晶方半导体科技股份有限公司 晶圆级硅通孔封装结构制作方法及硅通孔封装结构

Also Published As

Publication number Publication date
WO2023071013A1 (zh) 2023-05-04

Similar Documents

Publication Publication Date Title
CN108122861B (zh) 具有虚设管芯的封装结构、半导体装置及其形成方法
TWI708351B (zh) 半導體封裝及其製造方法
US8367472B2 (en) Method of fabricating a 3-D device
TW202021073A (zh) 封裝體
TWI649845B (zh) 半導體封裝結構及其製造方法
KR100780692B1 (ko) 칩 스택 패키지
CN107644870A (zh) 半导体组件及封装方法
US20090289345A1 (en) Electronic device package and fabrication method thereof
CN108630676A (zh) 半导体封装件及其形成方法
TWI551199B (zh) 具電性連接結構之基板及其製法
TW201724289A (zh) 半導體裝置及製造方法
CN101740417B (zh) 可堆叠芯片的制造方法
TW201405735A (zh) 柵格扇出晶圓級封裝和製造柵格扇出晶圓級封裝的方法
CN113903706A (zh) 晶圆级硅通孔封装结构制作方法及硅通孔封装结构
TWI820351B (zh) 半導體封裝及其製造方法
CN102969305A (zh) 用于半导体结构的管芯对管芯间隙控制及其方法
TW202032679A (zh) 封裝結構及其形成方法
CN111952244B (zh) 一种柔性电路板侧壁互联工艺
JP2015525968A (ja) オフセットビア（ｖｉａｓ）を有する集積回路パッケージ
TW201906021A (zh) 半導體封裝結構及其製造方法
CN110310918A (zh) 用于形成封装的光电传感器阵列的方法和光电传感器集成电路
TW201644016A (zh) 晶片封裝體與其製備方法
TW201909343A (zh) 封裝結構及其製造方法
KR20220092785A (ko) 반도체 패키지 형성 방법 및 반도체 패키지
TW202406018A (zh) 具有高深寬比tsv的電連接結構及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination