TW201909343A - 封裝結構及其製造方法 - Google Patents

Abstract

本發明提出一種封裝結構及其製造方法。封裝結構包括晶片、絕緣層、絕緣封裝體以及上部重新佈線層。晶片包括主動表面與相對於主動表面的背面。晶片具有位於主動表面上的多個晶片接墊。絕緣層位於晶片的主動表面上。絕緣層具有暴露出多個晶片接墊的多個接觸窗。絕緣封裝體包覆晶片以及絕緣層。絕緣封裝體未包覆晶片的主動表面。上部重新佈線層從絕緣層上往絕緣封裝體的第一表面上延伸，並透過絕緣層的接觸窗而與晶片接墊電性連接。

Description

封裝結構及其製造方法

本發明是有關於一種封裝結構，且特別是有關於一種影像感測晶片的封裝結構。

矽穿孔（Through Silicon Via, TSV）技術是目前晶圓級堆疊封裝（Wafer level process stack package, WSP）常用的技術。現有的矽穿孔技術是利用蝕刻的方式在矽晶片上形成通孔，再於通孔中填入導電材料，以提供矽晶片中三維的垂直導通路徑。

然而，矽穿孔技術的製程複雜，且矽穿孔的尺寸難以縮小，使得利用矽穿孔技術的封裝結構需要有較大的體積。為了縮小封裝結構的體積，目前亟需一種能解決上述問題的方法。

本發明提供一種封裝結構，重新佈線層與晶片藉由絕緣層中的接觸窗而電性連接，因此能獲得尺寸較小的封裝結構。

本發明提供一種封裝結構的製造方法，重新佈線層與晶片藉由絕緣層中的接觸窗而電性連接，因此能獲得尺寸較小的封裝結構。

本發明的一種封裝結構，包括晶片、絕緣層、絕緣封裝體以及上部重新佈線層。晶片包括主動表面與相對於主動表面的背面，其中晶片具有位於主動表面上的多個晶片接墊。絕緣層位於晶片的主動表面上，且具有暴露出多個晶片接墊的多個接觸窗。絕緣封裝體包覆晶片以及絕緣層，且未包覆晶片的主動表面。上部重新佈線層從絕緣層上往絕緣封裝體的第一表面上延伸，並透過多個接觸窗而與多個晶片接墊電性連接。

本發明提出一種封裝結構的製造方法包括：提供晶片，晶片包括主動表面與相對於主動表面的背面，晶片具有位於主動表面上的多個晶片接墊。於晶片的主動表面上形成絕緣層。以曝光顯影製程或電漿蝕刻製程圖案化絕緣層。形成絕緣封裝體以包覆晶片，絕緣封裝體未包覆晶片的主動表面。於晶片的主動表面上形成上部重新佈線層，上部重新佈線層從絕緣層上往絕緣封裝體上延伸，並與多個晶片接墊電性連接。

基於上述，在本發明封裝結構中，重新佈線層與晶片的晶片接墊藉由絕緣層中的接觸窗而電性連接，由於絕緣層不需要進行複雜的矽穿孔製程就可以圖案化，因此能獲得較精細的圖案，使封裝結構的尺寸能夠縮小。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A～圖1J是依照本發明的一實施例的一種封裝結構10的製造方法的剖面示意圖。

請參考圖1A，半導體基板上包含有多個晶片110，晶片110包括主動表面AS與相對於主動表面AS的背面BS，其中晶片具有位於主動表面AS上的多個晶片接墊116以及多個微透鏡114。保護層112共形於微透鏡114，保護層112為透明材料，且保護層112較佳為耐熱以及耐化學腐蝕的材料，保護層112的材料例如為含氟的化合物或其他可共形於微透鏡114的材料。圖1A僅於半導體基板上繪示出兩個晶片110，然而本發明不以此為限。半導體基板實際上可以包括三個以上的晶片110。

請參考圖1B，於晶片110的主動表面AS上形成絕緣層120，絕緣層120的下表面例如與晶片110接觸。絕緣層120例如是環繞微透鏡114而設置，且絕緣層120至少覆蓋部分的晶片接墊116。絕緣層120具有對應於微透鏡114的開口OP1。在一實施例中，晶片110為影像感測晶片，且晶片110具有位於主動表面AS上的影像感測區R，絕緣層120的開口OP1對應於晶片110的影像感測區R，且絕緣層120環繞晶片110的影像感測區R。以曝光顯影製程圖案化絕緣層120以形成對應於晶片接墊116的接觸窗C1，接觸窗C1暴露出部分的晶片接墊116。

絕緣層120的材料例如包括具有半硬化階段（B-stage）的樹脂。在一些實施例中，絕緣層120的材料包括負光阻材料。在一實施例中，絕緣層120的厚度大於微透鏡114的厚度。在一實施例中，圖案化絕緣層120之後會進行單分製程，以將半導體基板上的多個晶片110分離。單分製程例如是沿著切線D1而將相鄰的晶片110分開。

請參考圖1C，提供載板B1，在一實施例中，載板B1包括位於表面的膠層A1。膠層A1例如包括離型層、黏著層或其組合。在一實施例中，於膠層A1上形成介電層A2，形成介電層A2的方法例如包括塗佈製程以及微影蝕刻製程，介電層A2的材料例如是聚醯亞胺。在一實施例中，在形成介電層A2之前，還會於膠層A1上形成一層晶種層（Seed layer），以避免膠層A1在後續的製程步驟中被破壞，形成膠層A1上之晶種層的方法例如包括物理氣相沉積法，晶種層的材料例如包括鈦銅合金。

於載板B1上形成多個導電結構150，形成導電結構150的方法例如包括先形成一層晶種層（例如形成於介電層A2上），於晶種層上形成圖案化的光阻層（例如利用塗佈製程以及微影蝕刻製程），接著以電鍍的方式於晶種層上形成導電結構150，之後再進行剝離製程以及蝕刻製程（例如移除不需要的光阻層）。在一實施例中，形成晶種層的方法例如包括物理氣相沉積法，晶種層的材料例如包括鈦銅合金。在本實施例中，導電結構150藉由介電層A2來固定，因此導電結構150不易在後續的模塑製程中被沖倒，然而本發明不限於此。在其他實施例中，導電結構150直接黏在載板B1的膠層A1上。

在本實施例中，導電結構150為圓柱體，但本發明不限於此。在其他實施例中，導電結構150亦可以是四邊形柱體、橢圓形柱體或其他幾何形狀。在一些實施例中，導電結構150可以在載板B1上形成密集排列的陣列，以達到後續製程中細間距（fine pitch）走線的需求。導電結構150的材料包括銅、錫、金、鎳或其他導電材料，且導電結構150可以為單層或多層結構。舉例來說，導電結構150可以是銅、金、鎳或是銲料等所構成的單層結構，也可以是銅-銲料、銅-鎳-銲料等所構成的多層結構。

請參考圖1D，將晶片110以及絕緣層120貼於載板B1上，晶片110的主動表面AS朝向載板B1。在一實施例中，絕緣層120位於介電層A2的開口OP2中。在本實施例中，絕緣層120的側壁與介電層A2對齊，然而本發明不以此為限。在其他實施例中，絕緣層120的側壁與介電層A2的邊緣是分開的。

請參考圖1E，形成絕緣封裝體160以包覆晶片110以及絕緣層120，絕緣封裝體160未包覆晶片110的主動表面AS。絕緣封裝體的第一表面S1朝向載板B1。

在一實施例中，絕緣封裝體160的第一表面S1與絕緣層120的上表面對齊，晶片110的主動表面AS與絕緣封裝體160的第一表面S1的高度差H等於絕緣層120的厚度T1。在一些實施例中，絕緣封裝體160可藉由模塑製程形成於載板B1以及晶片110上，且絕緣封裝體160的材料例如是環氧樹脂（Epoxy）或其他合適的高分子材料。在一些實施例中，絕緣封裝體160中還包括填充物，填充物的材料例如是二氧化矽、氧化鋁或其他合適的材料，其中又以二氧化矽為較佳的材料。填充物能增強絕緣封裝體160的機械強度，以提升絕緣封裝體160保護晶片110的能力。

在一些實施例中，形成絕緣封裝體160的方法包括以絕緣封裝體160覆蓋晶片110的背面BS以及導電結構150，接著再對絕緣封裝體160進行研磨製程以移除部分的絕緣封裝體160，直到絕緣封裝體160的第二表面S2暴露出導電結構150的表面為止，其中絕緣封裝體160的第二表面S2與第一表面S1相對。在一實施例中，進行研磨製程的方法包括機械研磨（Mechanical grinding）、化學機械研磨（Chemical-Mechanical Polishing，CMP）、蝕刻或其他合適的製程。在一些實施例中，可以對絕緣封裝體160以及導電結構150進行研磨，直到暴露出晶片110的背面BS為止，以進一步減薄整體厚度。

請參考圖1F，於載板B1上形成下部重新佈線層170，下部重新佈線層170位於絕緣封裝體160的第二表面S2上。在一實施例中，下部重新佈線層170包括導線層174、接墊172A、接墊172B、介電層176以及介電層178。接墊172B配置於介電層178中，導線層174與接墊172A位於介電層176中。接墊172A相較於接墊172B更遠離載板100，且介電層176位於介電層178上，接墊172B通過導線層174而與接墊172A電性連接。圖1F雖然繪示出一層導線層以及兩層介電層，然而本發明不以此為限。在一些實施例中，導線層與介電層的層數可依需求而進行調整，且介電層中還可以具有接觸窗，接墊與接觸窗的數目也可以依需求而進行調整。由於下部重新佈線層170直接形成於絕緣封裝體160上，因此，本實施例的封裝結構不需要額外的形成電路板，使封裝結構能有較薄的厚度。

請參考圖1G，將下部重新佈線層170貼於載板B2上，並移除載板B1，其中晶片110的背面BS朝向載板B2。在一實施例中，載板B2可以包括位於表面的膠層A3。於封裝膠體160上形成上部重新佈線層130，上部重新佈線層130與絕緣層120的上表面接觸。

形成上部重新佈線層130的方法例如包括於導電結構150上形成介電層138與多個接墊132。在一實施例中，接觸窗C1中的導電柱140與上部重新佈線層130的接墊132例如是同時形成，且導電柱140的形成發法包括電鍍、化學鍍或其他沉積導電材料的製程，換句話說，在一實施例中，導電柱140也可以當成是上部重新佈線層130的其中一個接墊。在一實施例中，介電層138延伸至絕緣層120上，且介電層138具有對應於接觸窗C1的開口，導電柱140位於絕緣層120以及介電層138中，且導電柱140的厚度大於絕緣層的厚度。在一實施例中，先形成介電層138，之後才形成接墊132與導電柱140。

於導電柱140以及接墊132上形成導線層134，接著在導線層134上形成介電層136。在一實施例中，導線層134、接墊132及導電柱140是於同一製程中形成。上部重新佈線層130從絕緣層120上往絕緣封裝體160的第一表面S1上延伸。在一實施例中，上部重新佈線層130中的導線層134透過接觸窗C1而電性連接至晶片接墊116。導電結構150嵌於絕緣封裝體160中，上部重新佈線層130透過導電結構150電性連接至下部重新佈線層170。圖1G中的上部重新佈線層130包括一層導線層以及兩層介電層，然而本發明不以此為限。在一些實施例中，導線層與介電層的層數可依需求而進行調整，且介電層中還可以具有接觸窗，接墊與接觸窗的數目也可以依需求而進行調整。

請參考圖1H，於上部重新佈線層130上形成阻擋結構D，阻擋結構D例如是環繞影像感測區R而設置。設置基板G於阻擋結構D上以覆蓋多個晶片110。基板G例如為透明基板，在一實施例中，基板G包括玻璃基板。在本實施例中，基板G同時覆蓋多個晶片110，然而本發明不以此為限。在其他實施例中，基板G可以只覆蓋其中一個晶片110。在一實施例中，會對基板G加壓加熱，使基板G能黏著於阻擋結構D上。在一實施例中，阻擋結構D的材料為光阻材料，阻擋結構D的材料例如包括環氧樹脂或其他合適的高分子材料。在一實施例中，阻擋結構D的材料與絕緣層120的材料相同。在一實施例中，阻擋結構D的厚度不同於絕緣層120的厚度。在一實施例中，阻擋結構D是事先利用光刻製程製作於基板G上，再藉由加壓加熱，使得基板G和阻擋結構D黏著於上部重新佈線層130上。然後再移除載板B2。

請參考圖1I，在下部重新佈線層170上形成導電球180，導電球180與下部重新佈線層170上的接墊172A接觸。在一些實施例中，導電球180例如包括錫球，然而本發明不限於此。呈現其他形狀或材料的導電結構亦可以做為導電球180。舉例來說，在其他實施例中，導電球180是導電柱或是導電凸塊。在一些實施例中，導電球180可以藉由例如植球以及回銲製程形成。進行單分製程，以將多個封裝結構10分離。單分製程例如是沿著切線D2而將鄰近的封裝結構10分開。

請參考圖1J，單分製程後的封裝結構10中，上部重新佈線層130與晶片110的晶片接墊116透過絕緣層120中的接觸窗C1而電性連接，由於絕緣層120只需要曝光顯影製程就可以圖案化，不需要進行複雜的蝕刻製程，因此能獲得較精細的圖案，使封裝結構10的尺寸能夠縮小。

圖2A～圖2L是依照本發明的一實施例的一種封裝結構的製造方法的剖面示意圖。在此必須說明的是，圖2A～圖2L的實施例沿用圖1A～圖1J的實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

請參考圖2A，提供半導體基板，半導體基板包括多個晶片110。在晶片接墊116上形成導電柱240，在本實施例中，導電柱240為圓柱體，但本發明不限於此。在其他實施例中，導電柱240亦可以是四邊形柱體、橢圓形柱體或其他幾何形狀。導電柱240的材料包括銅、錫、金、鎳或其他導電材料，且導電柱240可以為單層或多層結構。舉例來說，導電柱240可以是銅、金、鎳或是銲料等所構成的單層結構，也可以是銅-銲料、銅-鎳-銲料等所構成的多層結構。

請參考圖2B，於晶片110的主動表面AS上形成絕緣層220，絕緣層220的下表面例如與晶片110接觸。絕緣層220至少覆蓋部分的晶片接墊116以及導電柱240的側壁。絕緣層220具有對應於晶片接墊116的接觸窗C2，導電柱240在接觸窗C2內。在一些實施例中，絕緣層220的材料包括負光阻材料或正光阻材料，然而本發明不以此為限。在其他實施例中，絕緣層220的材料包括非感光材料。在一實施例中，絕緣層220一開始的厚度高於導電柱240的厚度，而後續研磨絕緣封裝體時會同時移除一部分的絕緣層220以使導電柱240的上表面被暴露出來。

請參考圖2C，於晶片110的背面BS形成黏著層A4。在一實施例中，形成黏著層A4以前會先研磨晶片110的背面BS，使晶片110的背面BS能夠平坦化。

在一實施例中，形成黏著層A4之後會進行單分製程，以將半導體基板上的多個晶片110分離。單分製程例如是沿著切線D1而將相鄰的晶片110分開。

請參考圖2D，提供載板B1，載板B1上形成有下部重新佈線層170，其中下部重新佈線層170的接墊172B位於遠離載板B1的一側，而接墊172A位於靠近載板B1的一側。在一實施例中，載板B1包括位於表面的膠層A1，下部重新佈線層170黏在膠層A1上。

請參考圖2E，在下部重新佈線層170上形成導電結構150，導電結構150對應於接墊172B的位置而設置，且導電結構150與接墊172B電性連接。

請參考圖2F，將晶片110貼於下部重新佈線層170上，且晶片110的背面BS朝向下部重新佈線層170。在本實施例中，先在下部重新佈線層170上形成導電結構150，接著才將晶片110貼於下部重新佈線層170上，然而本發明不限於此。在其他實施例中，先將晶片110貼於下部重新佈線層170上，接著才在下部重新佈線層170上形成導電結構150。

請參考圖2G，形成絕緣封裝體160以包覆晶片110以及導電結構150。在一些實施例中，形成絕緣封裝體160的方法包括以絕緣封裝體160覆蓋晶片110、絕緣層220、導電柱240以及導電結構150，接著再對絕緣封裝體160進行研磨製程，直到絕緣封裝體160的第一表面S1暴露出導電結構150。在一實施例中，研磨絕緣封裝體160時會同時研磨絕緣層220，直到絕緣層220暴露出導電柱240的上表面為止。

在一實施例中，絕緣封裝體160的第一表面S1與絕緣層220的上表面對齊，晶片110的主動表面AS與絕緣封裝體160的第一表面S1的高度差H等於絕緣層220的厚度T2。在一實施例中，進行研磨製程的方法包括機械研磨（Mechanical grinding）、化學機械研磨（Chemical-Mechanical Polishing，CMP）、蝕刻或其他合適的製程。

請參考圖2H，於封裝膠體160上形成上部重新佈線層230，上部重新佈線層230與絕緣層220的上表面接觸。在本實施例中，上部重新佈線層230包括接墊232、導線層234、介電層236以及介電層238。接墊232位於介電層238中，至少部分接墊232對應於導電柱240的位置設置，至少另一部分的接墊232對應於導電結構150的位置設置。導線層234位於介電層236中，導電柱240會透過接墊232以及導線層234而與導電結構150電性連接。在一實施例中，晶片110會透過接觸窗C2而電性連接至上部重新佈線層230，且上部重新佈線層230會透過導電結構150而電性連接至下部重新佈線層170。在一實施例中，形成上部重新佈線層230時會損害到部分位於影像感測區R上的絕緣層220，由於影像感測區R中的微透鏡114被保護層112以及絕緣層220所保護，因此形成上部重新佈線層230時不會影響到微透鏡114的品質。

請參考圖2I，以曝光顯影製程或電漿蝕刻製程圖案化絕緣層220，使影像感測區R中的微透鏡114可以被絕緣層220的開口OP3暴露出來。

請參考圖2J，於上部重新佈線層230上形成阻擋結構D，阻擋結構D例如是環繞影像感測區R而設置。接著，設置基板G於阻擋結構D上以覆蓋多個晶片110。在一實施例中，設置完基板G之後會移除載板B1。

請參考圖2K，在下部重新佈線層170上形成導電球180，導電球180與下部重新佈線層170上的接墊172A接觸。進行單分製程，以將多個封裝結構20分離。單分製程例如是沿著切線D2而將相鄰的封裝結構20分開。

請參考圖2L，單分製程後的封裝結構20中，上部重新佈線層230與晶片110的晶片接墊116透過絕緣層220中的接觸窗C2而電性連接，由於絕緣層220只需要曝光顯影製程或電漿蝕刻製程就可以圖案化，不需要進行複雜的蝕刻製程，因此能獲得較精細的圖案，使封裝結構20的尺寸能夠縮小。

綜上所述，本發明的封裝結構中，重新佈線層與晶片的晶片接墊藉由絕緣層中的接觸窗而電性連接，由於絕緣層不需要進行複雜的矽穿孔製程就能圖案化，因此能獲得較精細的圖案，使封裝結構的尺寸能夠縮小。在本發明一實施例中，由於重新佈線層直接形成於絕緣封裝體上，因此，封裝結構不需要額外的形成電路板，使封裝結構能有較薄的厚度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、20‧‧‧封裝結構

110‧‧‧晶片

112‧‧‧保護層

114‧‧‧微透鏡

116‧‧‧晶片接墊

120、220‧‧‧絕緣層

130、230‧‧‧上部重新佈線層

132、172A、172B、232‧‧‧接墊

134、174、234‧‧‧導線層

136、138、176、178、236、238‧‧‧介電層

140、240‧‧‧導電柱

150‧‧‧導電結構

160‧‧‧絕緣封裝體

170‧‧‧下部重新佈線層

180‧‧‧導電球

B1、B2‧‧‧載板

A1、A3‧‧‧膠層

A2‧‧‧介電層

A4‧‧‧黏著層

S1‧‧‧第一表面

S2‧‧‧第二表面

AS‧‧‧主動表面

BS‧‧‧背面

C1、C2‧‧‧接觸窗

OP1、OP2、OP3‧‧‧開口

G‧‧‧基板

D‧‧‧阻擋結構

R‧‧‧影像感測區

D1、D2‧‧‧切線

T1、T2‧‧‧厚度

H‧‧‧高度差

圖1A～圖1J是依照本發明的一實施例的一種封裝結構的製造方法的剖面示意圖。 圖2A～圖2L是依照本發明的一實施例的一種封裝結構的製造方法的剖面示意圖。

Claims (10)

1. 一種封裝結構，包括： 晶片，包括主動表面與相對於所述主動表面的背面，其中所述晶片具有位於所述主動表面上的多個晶片接墊； 絕緣層，位於所述晶片的所述主動表面上，且具有暴露出所述多個晶片接墊的多個接觸窗； 絕緣封裝體，包覆所述晶片以及所述絕緣層，且未包覆所述主動表面；以及 上部重新佈線層，從所述絕緣層上往所述絕緣封裝體的第一表面上延伸，並透過所述多個接觸窗而與所述多個晶片接墊電性連接。
2. 如申請專利範圍第1項所述的封裝結構，更包括： 下部重新佈線層，從所述晶片的所述背面往所述絕緣封裝體的第二表面上延伸，其中所述第二表面與所述第一表面相對；以及 多個導電結構，嵌於所述絕緣封裝體中，其中所述上部重新佈線層透過所述多個導電結構電性連接至所述下部重新佈線層。
3. 如申請專利範圍第1項所述的封裝結構，其中所述晶片為影像感測晶片，且所述影像感測晶片的影像感測區位於所述主動表面上。
4. 如申請專利範圍第3項所述的封裝結構，其中所述絕緣層環繞所述影像感測晶片的所述影像感測區。
5. 如申請專利範圍第1項所述的封裝結構，其中所述主動表面與所述絕緣封裝體的所述第一表面的高度差等於所述絕緣層的厚度。
6. 如申請專利範圍第1項所述的封裝結構，其中所述絕緣層具有與所述晶片接觸的下表面以及與所述上部重新佈線層接觸的上表面，且所述絕緣層的所述上表面與所述絕緣封裝體的所述第一表面對齊。
7. 一種封裝結構的製造方法，包括： 提供晶片，包括主動表面與相對於所述主動表面的背面，其中所述晶片具有位於所述主動表面上的多個晶片接墊； 於所述晶片的所述主動表面上形成絕緣層； 以曝光顯影製程或電漿蝕刻製程圖案化所述絕緣層； 形成絕緣封裝體以包覆所述晶片，所述絕緣封裝體未包覆所述主動表面；以及 於所述晶片的所述主動表面上形成上部重新佈線層，所述上部重新佈線層從所述絕緣層上往所述絕緣封裝體上延伸，並與所述多個晶片接墊電性連接。
8. 如申請專利範圍第7項所述的封裝結構的製造方法，在形成所述絕緣封裝體以包覆所述晶片的步驟之前，更包括： 將所述晶片貼於下部重新佈線層上，且所述晶片的所述背面朝向所述下部重新佈線層；以及 於所述下部重新佈線層上形成多個導電結構。
9. 如申請專利範圍第7項所述的封裝結構的製造方法，在於所述晶片的所述主動表面上形成所述絕緣層的步驟之前，更包括： 於所述晶片的所述主動表面上形成多個導電柱。
10. 如申請專利範圍第7項所述的封裝結構的製造方法，在圖案化所述絕緣層的步驟之後，更包括： 將所述晶片貼於載板上，且所述晶片的所述主動表面朝向所述載板。