TWI825846B - 封裝結構及其製造方法 - Google Patents

封裝結構及其製造方法 Download PDF

Info

Publication number
TWI825846B
TWI825846B TW111126362A TW111126362A TWI825846B TW I825846 B TWI825846 B TW I825846B TW 111126362 A TW111126362 A TW 111126362A TW 111126362 A TW111126362 A TW 111126362A TW I825846 B TWI825846 B TW I825846B
Authority
TW
Taiwan
Prior art keywords
layer
microlens
coplanar
wafers
manufacturing
Prior art date
Application number
TW111126362A
Other languages
English (en)
Other versions
TW202403978A (zh
Inventor
廖敬偉
張簡上煜
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW111126362A priority Critical patent/TWI825846B/zh
Priority to US18/350,459 priority patent/US20240021640A1/en
Application granted granted Critical
Publication of TWI825846B publication Critical patent/TWI825846B/zh
Publication of TW202403978A publication Critical patent/TW202403978A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Abstract

本申請提供一種封裝結構及其製造方法。封裝結構包括間隔排列的複數個微透鏡晶片和一共平面控制層。該共平面控制層配置為將該複數個微透鏡晶片封裝在其內。每一該微透鏡晶片的至少一表面曝露在該共平面控制層之外，以及每一該微透鏡晶片的該至少一表面共平面。

Description

封裝結構及其製造方法
本申請涉及一種半導體領域，特別是涉及一種封裝結構及其製造方法。
在現今的積體電路的應用中，使用多晶片堆疊封裝技術或系統級封裝技術可實現將多種不同功能的晶片整合在產品中，進而製造出輕質、緊凑、高速、多功能和高性能的産品。在具有光學感測功能的產品中，一般是將多個光學感測晶片設置一個封裝結構中，其中每一個圖像感測晶片作為一個像素。隨著半導體技術的發展，如何使多個並列的圖像感測元件展現出最佳的光學性能是目前產業界研究的焦點和需解決的技術問題。
有鑑於此，本申請提供一種封裝結構及其製造方法，以解決上述技術問題。
本申請提供一種封裝結構及其製造方法，其確保了多個並列的微透鏡晶片展現出最佳的光學性能。
在第一方面，本申請提供一種封裝結構，包括：間隔排列的複數個微透鏡晶片和一共平面控制層。該共平面控制層配置為將該複數個微透鏡晶片封裝在其內，其中每一該微透鏡晶片的至少一表面曝露在該共平面控制層之外，以及每一該微透鏡晶片的該至少一表面共平面。
在一些實施例中，每一該微透鏡晶片包含微透鏡陣列，以及該複數個微透鏡晶片的複數個該微透鏡陣列曝露在該共平面控制層之外，並且複數個該微透鏡陣列的複數個表面共平面。
在一些實施例中，每一該微透鏡晶片包含焊接端子，以及該複數個微透鏡晶片的複數個該焊接端子曝露在該共平面控制層之外，並且複數個該焊接端子的複數個表面共平面。
在一些實施例中，該焊接端子為雙層結構，並且該雙層結構包含一內核芯和一外表層，以及該外表層包覆該內核芯。
在一些實施例中，該封裝結構還包括：一下重佈線層、一主動元件、一虛設晶粒、一封裝層以及一上重佈線層。該下重佈線層，包含相對的一第一面和一第二面。該主動元件設置在該下重佈線層的該第一面。該虛設晶粒設置在該下重佈線層的該第一面，其中該虛設晶粒與該主動元件橫向相鄰。該封裝層設置在該下重佈線層的該第一面，以及配置為封裝該主動元件和該虛設晶粒。該上重佈線層設置在該封裝層上，其中該上重佈線層與該主動元件和該複數個微透鏡晶片的複數個該焊接端子電連接。
在一些實施例中，該封裝結構還包括設置在該下重佈線層的該第二面的連接件，並且該連接件為該雙層結構。
在第二方面，本申請提供一種封裝結構的製造方法，包括：提供一載板；在該載板上形成一分離層；將間隔排列的複數個微透鏡晶片結合至該分離層；在該分離層上形成一共平面控制層，其中該共平面控制層將該複數個微透鏡晶片封裝在其內；以及藉由該分離層將該載板移除，其中每一該微透鏡晶片的至少一表面曝露在該共平面控制層之外，以及該複數個微透鏡晶片的複數個該至少一表面共平面。
在一些實施例中，每一該微透鏡晶片包含微透鏡陣列。在將該複數個微透鏡晶片結合至該分離層的步驟之前，該製造方法還包含：在該每一該微透鏡晶片上形成保護膜，並且該保護膜包覆住該微透鏡陣列。在將該載板移除的步驟之後，該製造方法還包含：移除該保護膜，使得該複數個微透鏡晶片的複數個該微透鏡陣列曝露在該共平面控制層之外，並且複數個該微透鏡陣列的複數個表面共平面。
在一些實施例中，在將該載板移除的步驟之後，該製造方法還包含：形成每一該微透鏡晶片的焊接端子，其中該複數個微透鏡晶片的複數個該焊接端子曝露在該共平面控制層之外，並且複數個該焊接端子的複數個表面共平面。
在一些實施例中，該焊接端子為雙層結構，並且該雙層結構包含一內核芯和一外表層，以及該外表層包覆該內核芯。
在一些實施例中，該製造方法還包含：形成一下重佈線層，其中該下重佈線層包含相對的一第一面和一第二面；在該下重佈線層的該第一面上形成一主動元件和一虛設晶粒，其中該虛設晶粒與該主動元件橫向相鄰；在該下重佈線層的該第一面上形成一封裝層，其中該封裝層配置為封裝該主動元件和該虛設晶粒； 在該封裝層上形成一上重佈線層，其中該上重佈線層與該主動元件電連接；以及將該複數個微透鏡晶片和該共平面控制層一起結合至該上重佈線層，其中該上重佈線層與該複數個微透鏡晶片的複數個該焊接端子電連接。
在一些實施例中，該製造方法還包含：在該下重佈線層的該第二面上形成連接件，並且該連接件為該雙層結構。
相較於現有技術，在本申請的封裝結構及其製造方法中，通過共平面控制層將複數個微透鏡晶片封裝在其內，使得複數個微透鏡晶片共平面。具體來說，每一微透鏡晶片包含透鏡面、連接面和端子面。在本申請中，複數個微透鏡晶片的透鏡面為共平面，複數個微透鏡晶片的連接面為共平面，以及複數個微透鏡晶片的端子面也是共平面。因此，本申請確保了封裝結構中的複數個微透鏡晶片具有相同的焦平面。
現參考附圖更全面地描述示例實施方式。然而，示例實施方式能夠以多種形式實施，且不應被理解為限於在此闡述的範例。相反的，提供這些實施方式使得本申請將更加全面和完整，並將示例實施方式的構思全面地傳達給本領域的技術人員。附圖僅為本申請的示意性圖解，並非一定是按比例繪製。圖中相同的附圖標記表示相同或類似的部分，因而將省略對它們的重複描述。
參照圖1，其顯示本申請第一實施例的封裝結構的示意圖。封裝結構10包括堆疊的第一基板100和第二基板200。第一基板100包括間隔排列的兩個微透鏡晶片110和共平面控制層140。應當理解的是，微透鏡晶片110的數量僅是示意，本申請的封裝結構10可包含兩個以上的微透鏡晶片110，不侷限於此。每一微透鏡晶片110包含微透鏡陣列120和複數個焊接端子130，其中微透鏡陣列120和複數個焊接端子130分別設置在微透鏡晶片110的相對兩面。
如圖1所示，共平面控制層140配置為將兩個微透鏡晶片110封裝在其內，其中每一微透鏡晶片110的至少一表面曝露在共平面控制層140之外，以及每一微透鏡晶片110的該至少一表面共平面。具體來說，每一微透鏡晶片110包括透鏡面111、連接面1121和端子面1122。每一微透鏡晶片110的微透鏡陣列120曝露在共平面控制層140之外，並且微透鏡陣列120的複數個透鏡的最外側端點所構成的水平面為微透鏡晶片110的透鏡面111。在本實施例中，間隔排列的兩個微透鏡晶片110的兩個透鏡面111共平面。舉例來說，兩個微透鏡晶片110的兩個透鏡面111位在相同的第一平面P1。
再者，如圖1所示，每一微透鏡晶片110的複數個焊接端子130曝露在共平面控制層140之外，並且複數個焊接端子130的最外側端點所構成的水平面為微透鏡晶片110的端子面1122。在本實施例中，間隔排列的兩個微透鏡晶片110的兩個端子面1122共平面。舉例來說，兩個微透鏡晶片110的兩個端子面1122位在相同的第二平面P2。
另一方面，如圖1所示，每一微透鏡晶片110還包含與複數個焊接端子130連接的複數個連接端子160。複數個連接端子160的表面曝露在共平面控制層140之外，並且複數個連接端子160構成的水平面為微透鏡晶片110的連接面1121。在本實施例中，間隔排列的兩個微透鏡晶片110的兩個連接面1121共平面。舉例來說，兩個微透鏡晶片110的兩個連接面1121位在相同的第三平面P3。
在一些實施例中，共平面控制層140可以包括藉由模塑製程(molding process)所形成的模塑化合物(molding compound)。可選地，共平面控制層140可以是由例如是環氧樹脂或其他適宜樹脂等絕緣材料所形成，包括：毛細管底部填充(CUF)、非導電膠(NCP)、非導電膜(NCF)和模塑底部填充(MUF)等，不侷限於此。
在一些實施例中，可藉由CUF 和NCF填充微透鏡晶片110的焊接端子130之間的空間，進而可獲得更好的共平面性和更好的可靠度(Reliability)。
如圖1所示，封裝結構10的第二基板200包括下重佈線層(redistribution layer，RDL)210、第一導電柱220、黏接層230、主動元件240、虛設晶粒250、封裝層260、上重佈線層270和連接件280。
如第1圖所示，下重佈線層210包含第一面211和第二面212。下重佈線層210第一面211和第二面212上皆形成有複數個連接墊，以及下重佈線層210的內部設置有導線，其配置為連接位於第一面211的連接墊和位於第二面212的連接墊。下重佈線層210通過第一面211上對應的連接墊與複數個第一導電柱220電連接，以及下重佈線層110通過第二面212上對應的連接墊與複數個連接件280電連接。在本實施例中，第一導電柱220的數量為四個，惟不侷限於此。第一導電柱220可由銅、鋁、錫、金、銀或上述之組合所構成。再者，連接件280可藉由使用植球製程、電鍍製程或其他合適的製程形成。在一些實施例中，連接件280是藉由植球製程所形成的焊球，從而降低製造成本並提高製造效率。應當理解的是，根據設計要求，連接件280可採用其他可能的材料和形狀，不侷限於此。可選地，藉由焊接製程和回焊製程以增強連接件280和下重佈線層210的對應連接墊之間的接合力。
如圖1所示，黏接層230設置在下重佈線層210的第一面211上，以及主動元件240和虛設(dummy)晶粒250設置在黏接層230上。主動元件240和虛設晶粒250藉由黏接層230與下重佈線層210黏接。具體來說，黏接層230包含複數個黏膠單元，且該複數個黏膠單元排列在下重佈線層210的第一面211上。主動元件240與其中之一黏膠單元對應設置，以及虛設晶粒250與另一黏膠單元對應設置。藉由黏接層230將主動元件240和虛設晶粒250黏接至下重佈線層210。較佳地，黏接層230可採用晶片貼膜(die attach film，DAF)，黏接層230可有效地增強主動元件240和虛設晶粒250的穩定性，進而避免主動元件240和虛設晶粒250在後續製程時發生位移或脫落。應當注意的是，主動元件240和虛設晶粒250彼此橫向地相鄰，並且兩者設置在一相同或大致相同的水平高度上。此外，主動元件240在遠離黏接層230的表面上形成有複數個連接墊和複數個第二導電柱241。第二導電柱241可由銅、鋁、錫、金、銀或上述之組合所構成。
如圖1所示，封裝層260設置在下重佈線層210的第一面211、主動元件240和虛設晶粒250上。封裝層260配置為封裝主動元件240和虛設晶粒250。具體來說，封裝層260將下重佈線層210的第一面211和設置在其上的元件(第一導電柱220、主動元件240和虛設晶粒250)包封，並且封裝層260填充於主動元件240的第二導電柱241之間的空間。封裝層260僅僅曝露出第一導電柱220和第二導電柱241之對應的表面，以用於與後續形成的元件電連接。在一些實施例中，封裝層260可以包括藉由模塑製程(molding process)所形成的模塑化合物(molding compound)。可選地，封裝層260可以是由例如是環氧樹脂或其他適宜樹脂等絕緣材料所形成包括：毛細管底部填充(CUF)、非導電膠(NCP)、非導電膜(NCF)和模塑底部填充(MUF)。在一些實施例中，藉由上述材料填充元件(第一導電柱220、主動元件240和虛設晶粒250)之間的空間，可獲得更好的共平面性和更好的可靠度。
如圖1所示，在本實施例中，主動元件240為功能晶片，例如控制器晶片。虛設晶粒250為無功能之晶片，例如裸矽晶片(bare silicon chip)。也就是說，虛設晶粒250例如為形狀或外觀相似於晶片但不具有晶片內主動元件的半導體載具。在封裝結構10中，虛設晶粒250與其他元件(如下重佈線層210、主動元件240等)電性隔離。在本申請中，藉由將虛設晶粒250封裝在與主動元件240和第一導電柱220相同的封裝層260中，可減少封裝層260的材料使用量。另一方面，由於封裝層260和元件(第一導電柱220、主動元件240和虛設晶粒250)的膨脹係數不同，藉由在主動元件240的旁側設置虛設晶粒250可避免因為主動元件240的旁側具有大量的封裝層260的材料而導致第二基板200翹曲變形。
如圖1所示，上重佈線層270設置在封裝層260之遠離下重佈線層210的表面上。上重佈線層270包含第一面271和相對第一面271之第二面272。上重佈線層270的第一面271和第二面272皆形成有複數個連接墊，以及上重佈線層270的內部設置有導線，其配置為連接位於第一面271的連接墊和位於第二面272的連接墊。上重佈線層270藉由位於第二面272的對應的連接墊與主動元件240的第二導電柱241電連接。再者，上重佈線層270還通過位於第二面272的對應的連接墊與第一導電柱220電連接。本實施例中，虛設晶粒250不與上重佈線層270的第二面272接觸。然而，在一些實施例中，虛設晶粒250可設計為與上重佈線層270的第二面272接觸。應當注意的是，無論虛設晶粒250是否與上重佈線層270接觸，虛設晶粒250皆設置為與上重佈線層270電性隔離。在本實施例中，透過第二導電柱241實現主動元件240與上重佈線層270的電連接，可避免因外部施加應力或製程內含應力，致使低介電係數(low-k)材料與主動元件240的接合界面破裂(cracking)，進而造成導線斷裂和可靠度低之問題。
在本申請的封裝結構10中，在符合封裝寬度的條件下，藉由下重佈線層210和上重佈線層270實現了小型化且緊湊設計的多晶片的三維封裝，進而為本申請的封裝結構10在高端產品的應用提供更多的設計靈活性和自由度。
如圖1所示，第一基板100堆疊在第二基板200之遠離連下重佈線層210的表面，並且上重佈線層270還藉由位於第一面271的對應的連接墊與兩個微透鏡晶片110的複數個焊接端子130電連接。也就是說，主動元件240通過上重佈線層270與微透鏡晶片110通訊連接，並且微透鏡晶片110也可通過上重佈線層270將訊號傳遞至下重佈線層210，並且進一步通過連接件280將訊號扇出。在本實施例中，通過將微透鏡晶片110的焊接端子130與上重佈線層270直接連接，最大程度地縮短了訊號傳遞路徑，進而防止訊號損失(loss)。
在一些實施例中，封裝結構10還包含保護蓋板。保護蓋板設置在共平面控制層140的靠近微透鏡陣列120的表面，並且保護蓋板覆蓋住微透鏡晶片110的微透鏡陣列120以避免微透鏡陣列120在製造或搬運過程中受損。
在本實施例中，通過共平面控制層140將複數個微透鏡晶片110封裝在其內，使得複數個微透鏡晶片110的透鏡面111為共平面，以及複數個微透鏡晶片110的端子面1122也是共平面。反觀，在現有技術中，採用將微透鏡晶片逐一地連接至上重佈線層上，再藉由封裝材料將複數個微透鏡晶片包封，這導致了複數個微透鏡晶片之間具有水平高度差，進而造成複數個微透鏡晶片具有不同的焦平面，降低了產品的光學性能。相較於現有技術，本申請是先將複數個微透鏡晶片110包封在共平面控制層140中，再將複數個微透鏡晶片110連同共平面控制層140一起設置在第二基板200上，避免了逐一地堆疊設置微透鏡晶片110而導致複數個微透鏡晶片110之間具有水平高度差，以及確保了封裝結構中的複數個微透鏡晶片具有相同的焦平面。
參照圖2A至圖2E，其顯示一系列的剖面圖，用於闡明圖1的第一基板的製造流程。首先，如圖2A所示，提供一載板301，以及在載板301的表面形成分離層302。載板301可對其上方形成的元件提供良好的支撐性，以避免在後續步驟中結構發生形變的風險。另一方面，分離層302配置為將後續形成的膜層從載板301的表面分離。此外，分離層302還可以為載板301和後續形成的膜層之間提供足夠的結合力(通過黏合和/或其他結合力)，使得後續的膜層可順利形成。
如圖2B所示，將間隔排列的複數個微透鏡晶片110結合至分離層302上。在本實施例中，微透鏡晶片110的數量為四個，惟不侷限於此。每一微透鏡晶片110包含微透鏡陣列120和複數個連接端子160，其中微透鏡陣列120和複數個連接端子160分別設置在微透鏡晶片110的相對兩面。在本實施例中，每一微透鏡晶片110的至少一表面曝露在共平面控制層140之外，以及每一微透鏡晶片110的該至少一表面共平面。具體來說，每一微透鏡晶片110的複數個連接端子160曝露在共平面控制層140之外。每一微透鏡晶片110包括連接面1121，並且複數個連接端子160構成的水平面為微透鏡晶片110的連接面1121。間隔排列的複數個微透鏡晶片110的複數個連接面1121共平面。舉例來說，複數個微透鏡晶片110的複數個連接面1121位在相同的第三平面P3。
可選地，在將微透鏡晶片110結合至分離層302上步驟之前，該製造方法還包含：在該每一微透鏡晶片110上形成保護膜150，並且保護膜150包覆住微透鏡陣列120。並且，當將微透鏡晶片110結合至分離層302時，微透鏡晶片110的微透鏡陣列120連同保護層150一起設置在分離層302上，並且微透鏡晶片110的連接端子160位於遠離分離層302的一側。
如圖2C所示，將複數個微透鏡晶片110間隔地設置分離層302上之後，在分離層302上形成共平面控制層140。共平面控制層140配置為將複數個微透鏡晶片110封裝在其內。在此步驟中，共平面控制層140可以包括藉由模塑製程(molding process)所形成的模塑化合物(molding compound)。可選地，共平面控制層140可以是由例如是環氧樹脂或其他適宜樹脂等絕緣材料所形成包括：毛細管底部填充(CUF)、非導電膠(NCP)、非導電膜(NCF)和模塑底部填充(MUF)。在一些實施例中，藉由CUF 和NCF作為填充微透鏡晶片110的焊接端子130之間的空間，可獲得更好的共平面性和更好的可靠度(Reliability)。
如圖2D所示，在分離層302上形成共平面控制層140之後，藉由分離層302將載板301移除。在將載板301移除的步驟之後，該製造方法還包含：移除保護膜150。在本實施例中，每一微透鏡晶片110的至少一表面曝露在共平面控制層140之外，以及每一微透鏡晶片110的該至少一表面共平面。具體來說，每一微透鏡晶片110的微透鏡陣列120曝露在共平面控制層140之外。每一微透鏡晶片110還包括透鏡面111，並且微透鏡陣列120的複數個透鏡的最外側端點所構成的水平面為微透鏡晶片110的透鏡面111。間隔排列的複數個微透鏡晶片110的複數個透鏡面111共平面。舉例來說，複數個微透鏡晶片110的複數個透鏡面111位在相同的第一平面P1。
如圖2E所示，將載板301移除之後，形成每一微透鏡晶片110的焊接端子130。具體來說，在每一微透鏡晶片110中，複數個焊接端子130連接至複數個連接端子160。在本實施例中，每一微透鏡晶片110的至少一表面曝露在共平面控制層140之外，以及每一微透鏡晶片110的該至少一表面共平面。具體來說，每一微透鏡晶片110的複數個焊接端子130曝露在共平面控制層140之外。每一微透鏡晶片110還包括端子面1122，並且複數個焊接端子130的最外側端點所構成的水平面為微透鏡晶片110的端子面1122。間隔排列的複數個微透鏡晶片110的複數個端子面1122共平面。舉例來說，複數個微透鏡晶片110的複數個端子面1122位在相同的第二平面P2。
參照圖3A至圖3I，其顯示一系列的剖面圖，用於闡明圖1的第二基板的製造流程。首先，如圖3A所示，提供一載板401，以及在載板401的表面形成分離層402。載板401可對其上方形成的元件提供良好的支撐性，以避免在後續步驟中結構發生形變的風險。另一方面，分離層402配置為將後續形成的膜層從載板401的表面分離。此外，分離層402還可以為載板401和後續形成的膜層之間提供足夠的結合力(通過黏合和/或其他結合力)，使得後續的膜層可順利形成。
如圖3B所示，在分離層402遠離載板401的表面上形成下重佈線層210。下重佈線層210包含相對的第一面211和第二面212。下重佈線層210具體結構參照上述，在此不加以贅述。可選地，下重佈線層210可用光刻微影製程形成。
如圖3C所示，在形成下重佈線層210之後，在下重佈線層210遠離載板401的第一面211上形成複數個第一導電柱220。可選地，第一導電柱220可採用電鍍法形成。
如圖3D所示，形成第一導電柱220之後，在下重佈線層210遠離分離層402的第一面211上設置複數個主動元件240和複數個虛設(dummy)晶粒250。主動元件240和虛設晶粒250橫向相鄰，並且藉由黏接層230與下重佈線層210黏接(bonding)。舉例來說，先在每一主動元件240和每一虛設晶粒250的其中一表面上設置黏接層230，接著藉由黏接層230將該些主動元件240和該些虛設晶粒250一起黏接至下重佈線層210的第一面211上。又例如，在一些實施例中，可以藉由先在下重佈線層210遠離分離層402的第一面211上形成黏接層230，接著在黏接層230遠離下重佈線層210的表面上形成複數個主動元件240和複數個虛設晶粒250。應當理解的是，先將黏接層230黏接至主動元件240和虛設晶粒250再接著進行後續製程，或者是先將黏接層230黏接至下重佈線層210再接著進行後續製程，在此不加以限制。
如圖3D所示，主動元件240在遠離下重佈線層210的表面上形成有對應的第二導電柱241。黏接層230、主動元件240、虛設晶粒250、和第二導電柱241的具體結構參照上述，在此不加以贅述。
如圖3E所示，在下重佈線層210的第一面211上形成封裝層260，其中封裝層260配置為封裝主動元件240和虛設晶粒250。在此步驟中，封裝層260完全地覆蓋下重佈線層210的表面和主動元件240和虛設晶粒250所有表面，以包封主動元件240和虛設晶粒250。在一些實施例中，封裝層260可以包括藉由模塑製程(molding process)所形成的模塑化合物(molding compound)。可選地，封裝層260可以是由例如是環氧樹脂或其他適宜樹脂等絕緣材料所形成。
如圖3F所示，對封裝層260施加一薄化製程，以減少封裝層260的厚度和曝露出第一導電柱220和主動元件240的第二導電柱241之對應的表面，以用於與後續形成的元件電連接。可選地，薄化製程可藉由使用研磨機來實現。
如圖3G所示，在封裝層260遠離下重佈線層210的表面上形成上重佈線層270。上重佈線層270的具體結構參照上述，在此不加以贅述。可選地，上重佈線層270可用光刻微影製程來形成。
如圖3H所示，藉由分離層402將載板401與下重佈線層210分離。
如圖3I所示，在下重佈線層210的第二面212形成複數個連接件280。連接件280可藉由使用植球製程、電鍍製程或其他合適的製程形成。在一些實施例中，連接件280是藉由植球製程所形成的焊球，從而降低製造成本並提高製造效率。應當理解的是，根據設計要求，連接件280可採用其他可能的材料和形狀，不侷限於此。可選地，藉由焊接製程和回焊製程以增強連接件280和下重佈線層210的對應連接墊之間的接合力。
參照圖4，其顯示本申請第一實施例的第一基板和第二基板組合時的示意圖。根據圖2A至圖2E對應的步驟可製造獲得第一基板100，以及圖3A至圖3I對應的步驟可製造獲得第二基板200。如圖4所示，將上述的第一基板100堆疊在第二基板200之遠離連下重佈線層210的表面，並且將複數個微透鏡晶片110和共平面控制層140一起結合至上重佈線層270。上重佈線層270藉由位於第一面271的連接墊與複數個微透鏡晶片110的複數個焊接端子130電連接。
如圖4所示，將第一基板100和第二基板200組合以及沿著切割線L1切割，以形成多個獨立的封裝結構10。可選地，上述切割步驟可藉由切割機來實現。應當理解的是，第一基板100和第二基板200的組合步驟與切割步驟的實施順序為可選地，例如先組裝後切割，或者是先切割後組裝，惟不局限於此。舉例來說，在本實施例中，通過先將第一基板100和第二基板200組合之後再進行切割，確保了第一基板100和第二基板200的側表面平齊，不須經過額外的加工步驟來處理第一基板100和第二基板200的側表面。再者，在本實施例中，只需一道切割製程即可完成封裝結構10的分割，有效地提高生產效率，並且避免了封裝結構10的上下兩基板歪斜或錯位。又例如，在一些實施例中，可以藉由先將第一基板和第二基板分別切割成小單元，接著再將小單元組合以形成封裝結構。在本實施例中，藉由採用兩道切割步驟的方式來分別切割兩基板，可確保切割時的加工精度，以及降低生產難度。
如圖4所示，在本實施例中，通過共平面控制層140將複數個微透鏡晶片110封裝在其內，使得複數個微透鏡晶片110的透鏡面111為共平面，以及複數個微透鏡晶片110的端子面1122也是共平面。反觀，在現有技術中，採用將微透鏡晶片逐一地連接至上重佈線層上，再藉由封裝材料將複數個微透鏡晶片包封，這導致了複數個微透鏡晶片之間具有水平高度差，進而造成複數個微透鏡晶片具有不同的焦平面，降低了產品的光學性能。相較於現有技術，本申請是先將複數個微透鏡晶片110包封在共平面控制層140中，再將複數個微透鏡晶片110連同共平面控制層140一起設置在第二基板200上，避免了逐一地設置微透鏡晶片110而導致複數個微透鏡晶片110之間具有水平高度差，以及確保了封裝結構中的複數個微透鏡晶片具有相同的焦平面。
參照圖5，其顯示本申請第二實施例的封裝結構的示意圖。封裝結構20包括堆疊的第一基板100和第二基板200。第一基板100包括間隔排列的兩個微透鏡晶片110和共平面控制層140。應當注意的是，微透鏡晶片110的數量僅是示意，本申請的封裝結構10可包含兩個以上的微透鏡晶片110，不侷限於此。每一微透鏡晶片110包含微透鏡陣列120和複數個焊接端子130，其中微透鏡陣列120和複數個焊接端子130分別設置在微透鏡晶片110的相對兩面。共平面控制層140配置為將兩個微透鏡晶片110封裝在其內。封裝結構20的第二基板200包括下重佈線層210、第一導電柱220、黏接層230、主動元件240、虛設晶粒250、封裝層260、上重佈線層270和連接件280。第二實施例的封裝結構20與第一實施例的封裝結構10的特徵大致相同，兩者差別在於，微透鏡晶片110的焊接端子130和第二基板200的連接件280為雙層結構。
如圖5所示，該雙層結構包含內核芯和外表層，以及該外表層包覆該內核芯。具體來說，微透鏡晶片110的焊接端子130包含第一內核芯131和第一外表層132，並且第一外表層132包覆第一內核芯131。再者，第二基板200的連接件280包含第二內核芯281和第二外表層282，並且第二外表層282包覆第二內核芯281。在本實施例中，藉由雙層結構的焊接端子130可較佳地控制焊接端子130的尺寸，進而確保間隔排列的複數個微透鏡晶片110的複數個端子面1122彼此具有更佳的共平面特性。同理，藉由雙層結構的設計，也可確保形成在下重佈線層210的第二面212上的連接件280整體具有較佳的共平面特性。
在本實施例中，內核芯可以是任何已知的非導電材料或導電材料，例如聚合物、銅、鎳、鈀、金、鈦、銀或它們的合金，但優選地是聚合物或銅。外表層可以是任何已知的導電材料，例如錫、銀、鎳、鈀、金、鈦、銅或它們的合金。應當注意的是，內核芯的熔點溫度高於外表層的熔點溫度，並且內核芯的剛性大於外表層的剛性。在本申請中，藉由將微透鏡晶片110的焊接端子130和第二基板200的連接件280採用上述的雙層結構，不但可抵抗機械衝擊和熱疲勞，同時保持良好的導電性。
可以理解的是，本實施例的封裝結構20可通過上述的製造方法來形成，在此不加以贅述。
參照圖6，其顯示本申請的第三實施例的封裝結構的頂視圖。封裝結構30包含三個微透鏡晶片110，每一個微透鏡晶片110作為一種顏色光學元件，例如紅色光學元件R、綠色光學元件G、藍色光學元件B。從頂視圖觀視時，複數個微透鏡晶片110以矩陣排列。應當注意的是，在同一個封裝結構中，不同顏色的光學元件皆具有相同的焦平面。
參照圖7，其顯示本申請的第四實施例的封裝結構的頂視圖。封裝結構40包含四個微透鏡晶片110，每一個微透鏡晶片110作為一種顏色光學元件，例如紅色光學元件R、綠色光學元件G、藍色光學元件B和白色光學元件W。從頂視圖觀視時，複數個微透鏡晶片110以矩陣排列。應當注意的是，在同一個封裝結構中，不同顏色的光學元件皆具有相同的焦平面。
綜上所述，在本申請的封裝結構及其製造方法中，通過共平面控制層將複數個微透鏡晶片封裝在其內，使得複數個微透鏡晶片的透鏡面為共平面，以及複數個微透鏡晶片的端子面也是共平面。因此，本申請確保了封裝結構中的複數個微透鏡晶片具有相同的焦平面。再者，藉由雙層結構的焊接端子可較佳地控制焊接端子的尺寸，進而確保間隔排列的複數個微透鏡晶片的複數個端子面彼此具有更佳的共平面特性。
以上所述僅為本申請的具體實施方式，但本申請的保護範圍並不局限於此，任何所屬技術領域通常知識者在本申請揭露的技術範圍內，可輕易想到變化或替換，都應涵蓋在本申請的保護範圍之內。因此，本申請的保護範圍應以所述申請專利範圍的保護範圍為准。
10、20、30、40:封裝結構
100:第一基板
110:微透鏡晶片
111:透鏡面
1121:連接面
1122:端子面
120:微透鏡陣列
130:焊接端子
131:第一內核芯
132:第一外表層
140:共平面控制層
150:保護膜
160:連接端子
200:第二基板
210:下重佈線層
211:第一面
212:第二面
220:第一導電柱
230:黏接層
240:主動元件
241:第二導電柱
250:虛設晶粒
260:封裝層
270:上重佈線層
271:第一面
272:第二面
280:連接件
281:第二內核芯
282:第二外表層
301:載板
302:分離層
401:載板
402:分離層
P1:第一平面
P2:第二平面
P3:第三平面
L1:切割線
R:紅色光學元件
G:綠色光學元件
B:藍色光學元件
W:白色光學元件
圖1顯示本申請第一實施例的封裝結構的示意圖； 圖2A至圖2E顯示一系列的剖面圖，用於闡明圖1的第一基板的製造流程； 圖3A至圖3I顯示一系列的剖面圖，用於闡明圖1的第二基板的製造流程； 圖4顯示本申請第一實施例的第一基板和第二基板組合時的示意圖； 圖5顯示本申請第二實施例的封裝結構的示意圖； 圖6顯示本申請的第三實施例的封裝結構的頂視圖；以及 圖7顯示本申請的第四實施例的封裝結構的頂視圖。
10:封裝結構
100:第一基板
110:微透鏡晶片
111:透鏡面
1121:連接面
1122:端子面
120:微透鏡陣列
130:焊接端子
140:共平面控制層
160:連接端子
200:第二基板
210:下重佈線層
211:第一面
212:第二面
220:第一導電柱
230:黏接層
240:主動元件
241:第二導電柱
250:虛設晶粒
260:封裝層
270:上重佈線層
271:第一面
272:第二面
280:連接件
P1:第一平面
P2:第二平面
P3:第三平面

Claims (12)

  1. 一種封裝結構，包括：間隔排列的複數個微透鏡晶片；以及一共平面控制層，配置為將該複數個微透鏡晶片封裝在其內，其中每一該微透鏡晶片的至少一表面曝露在該共平面控制層之外，以及每一該微透鏡晶片的該至少一表面共平面，其中該至少一表面為該微透鏡晶片之連接面、透鏡面或端子面。
  2. 如請求項1的封裝結構，其中每一該微透鏡晶片包含微透鏡陣列，以及該複數個微透鏡晶片的複數個該微透鏡陣列曝露在該共平面控制層之外構成該透鏡面，並且複數個該微透鏡陣列的複數個該透鏡面共平面。
  3. 如請求項1的封裝結構，其中每一該微透鏡晶片包含焊接端子，以及該複數個微透鏡晶片的複數個該焊接端子曝露在該共平面控制層之外構成該端子面，並且複數個該焊接端子的複數個該端子面共平面。
  4. 如請求項3的封裝結構，其中該焊接端子為雙層結構，並且該雙層結構包含一內核芯和一外表層，以及該外表層包覆該內核芯。
  5. 如請求項3的封裝結構，其中該封裝結構還包括：一下重佈線層，包含相對的一第一面和一第二面；一主動元件，設置在該下重佈線層的該第一面；一虛設晶粒，設置在該下重佈線層的該第一面，其中該虛設晶粒與該主動元件橫向相鄰；一封裝層，設置在該下重佈線層的該第一面，以及配置為封裝該主動元件和該虛設晶粒；以及 一上重佈線層，設置在該封裝層上，其中該上重佈線層與該主動元件和該複數個微透鏡晶片的複數個該焊接端子電連接。
  6. 如請求項5的封裝結構，其中該封裝結構還包括設置在該下重佈線層的該第二面的連接件，並且該連接件為該雙層結構。
  7. 一種封裝結構的製造方法，包括：提供一載板；在該載板上形成一分離層；將間隔排列的複數個微透鏡晶片結合至該分離層；在該分離層上形成一共平面控制層，其中該共平面控制層將該複數個微透鏡晶片封裝在其內；以及藉由該分離層將該載板移除，其中每一該微透鏡晶片的至少一表面曝露在該共平面控制層之外，以及該複數個微透鏡晶片的複數個該至少一表面共平面，其中該至少一表面為該微透鏡晶片之連接面、透鏡面或端子面。
  8. 如請求項7的封裝結構的製造方法，其中每一該微透鏡晶片包含微透鏡陣列，以及在將該複數個微透鏡晶片結合至該分離層的步驟之前，該製造方法還包含：在該每一該微透鏡晶片上形成保護膜，並且該保護膜包覆住該微透鏡陣列；以及其中在將該載板移除的步驟之後，該製造方法還包含：移除該保護膜，使得該複數個微透鏡晶片的複數個該微透鏡陣列曝露在該共平面控制層之外構成該透鏡面，並且複數個該微透鏡陣列的複數個該透鏡面共平面。
  9. 如請求項7的封裝結構的製造方法，其中在將該載板移除的步驟之後，該製造方法還包含：形成每一該微透鏡晶片的焊接端子，其中該複數個微 透鏡晶片的複數個該焊接端子曝露在該共平面控制層之外構成該端子面，並且複數個該焊接端子的複數個該端子面共平面。
  10. 如請求項9的封裝結構的製造方法，其中該焊接端子為雙層結構，並且該雙層結構包含一內核芯和一外表層，以及該外表層包覆該內核芯。
  11. 如請求項9的封裝結構的製造方法，其中該製造方法還包含：形成一下重佈線層，其中該下重佈線層包含相對的一第一面和一第二面；在該下重佈線層的該第一面上形成一主動元件和一虛設晶粒，其中該虛設晶粒與該主動元件橫向相鄰；在該下重佈線層的該第一面上形成一封裝層，其中該封裝層配置為封裝該主動元件和該虛設晶粒；在該封裝層上形成一上重佈線層，其中該上重佈線層與該主動元件電連接；以及將該複數個微透鏡晶片和該共平面控制層一起結合至該上重佈線層，其中該上重佈線層與該複數個微透鏡晶片的複數個該焊接端子電連接。
  12. 如請求項11的封裝結構的製造方法，其中該製造方法還包含：在該下重佈線層的該第二面上形成連接件，並且該連接件為該雙層結構。
TW111126362A 2022-07-13 2022-07-13 封裝結構及其製造方法 TWI825846B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111126362A TWI825846B (zh) 2022-07-13 2022-07-13 封裝結構及其製造方法
US18/350,459 US20240021640A1 (en) 2022-07-13 2023-07-11 Package structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111126362A TWI825846B (zh) 2022-07-13 2022-07-13 封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI825846B true TWI825846B (zh) 2023-12-11
TW202403978A TW202403978A (zh) 2024-01-16

Family

ID=89509211

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111126362A TWI825846B (zh) 2022-07-13 2022-07-13 封裝結構及其製造方法

Country Status (2)

Country Link
US (1) US20240021640A1 (zh)
TW (1) TWI825846B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201218363A (en) * 2010-10-27 2012-05-01 Sony Corp Solid-state imaging device, semiconductor device, manufacturing methods thereof, and electronic apparatus
US20190013346A1 (en) * 2017-07-07 2019-01-10 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
TW201907705A (zh) * 2017-06-29 2019-02-16 日商索尼半導體解決方案公司 半導體裝置
TW201909343A (zh) * 2017-07-13 2019-03-01 力成科技股份有限公司 封裝結構及其製造方法
US20200303445A1 (en) * 2016-08-04 2020-09-24 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
TW202113927A (zh) * 2019-06-11 2021-04-01 美商菲絲博克科技有限公司 透過雷射固化預施加及雷射燒蝕的底部填充物
US20210193564A1 (en) * 2019-12-19 2021-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Optical routing structure on backside of substrate for photonic devices
TW202205658A (zh) * 2016-11-22 2022-02-01 日商索尼股份有限公司 成像元件，堆疊式成像元件及固態成像裝置
TW202224201A (zh) * 2016-03-01 2022-06-16 日商新力股份有限公司 成像元件、堆疊型成像元件、固態成像裝置及用於固態成像裝置之驅動方法
US20220199586A1 (en) * 2020-12-22 2022-06-23 Interface Technology (Chengdu) Co., Ltd. Micro light-emitting diode display and package method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201218363A (en) * 2010-10-27 2012-05-01 Sony Corp Solid-state imaging device, semiconductor device, manufacturing methods thereof, and electronic apparatus
TW202224201A (zh) * 2016-03-01 2022-06-16 日商新力股份有限公司 成像元件、堆疊型成像元件、固態成像裝置及用於固態成像裝置之驅動方法
US20200303445A1 (en) * 2016-08-04 2020-09-24 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
TW202205658A (zh) * 2016-11-22 2022-02-01 日商索尼股份有限公司 成像元件，堆疊式成像元件及固態成像裝置
TW201907705A (zh) * 2017-06-29 2019-02-16 日商索尼半導體解決方案公司 半導體裝置
US20190013346A1 (en) * 2017-07-07 2019-01-10 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
TW201909343A (zh) * 2017-07-13 2019-03-01 力成科技股份有限公司 封裝結構及其製造方法
TW202113927A (zh) * 2019-06-11 2021-04-01 美商菲絲博克科技有限公司 透過雷射固化預施加及雷射燒蝕的底部填充物
US20210193564A1 (en) * 2019-12-19 2021-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Optical routing structure on backside of substrate for photonic devices
US20220199586A1 (en) * 2020-12-22 2022-06-23 Interface Technology (Chengdu) Co., Ltd. Micro light-emitting diode display and package method thereof

Also Published As

Publication number Publication date
TW202403978A (zh) 2024-01-16
US20240021640A1 (en) 2024-01-18

Similar Documents

Publication Publication Date Title
US10170458B2 (en) Manufacturing method of package-on-package structure
US20210272932A1 (en) Semiconductor device having laterally offset stacked semiconductor dies
KR100493063B1 (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US10916533B2 (en) Semiconductor package
KR20100050750A (ko) 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
KR101590540B1 (ko) 베이스 구조 디바이스를 갖춘 집적회로 패키지 시스템
TW201801285A (zh) 具有藉由延伸穿過囊封物的連接件所耦合的堆疊端子的微電子組件
KR20160053524A (ko) 웨이퍼 레벨의 칩 적층형 패키지 및 이의 제조 방법
JP2012094882A (ja) ウェハーレベルのイメージセンサモジュールの製造方法
KR101550496B1 (ko) 적층형 반도체패키지 및 그 제조방법
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
KR101474189B1 (ko) 집적회로 패키지
KR100800149B1 (ko) 스택 패키지
US20080179726A1 (en) Multi-chip semiconductor package and method for fabricating the same
KR101685068B1 (ko) 시스템 인 패키지 및 이의 제조방법
TWI825846B (zh) 封裝結構及其製造方法
KR101761502B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101607989B1 (ko) 패키지 온 패키지 및 이의 제조 방법
CN113496901A (zh) 芯片嵌入式基板结构与芯片封装结构及其制造方法
US20230110079A1 (en) Fan-out package structure and manufacturing method thereof
US11710757B2 (en) Semiconductor package and method of fabricating the same
TWI824764B (zh) 堆疊型封裝結構及其製造方法
KR20230015402A (ko) 기판 구조, 그 제조 및 패키징 방법