TW201801285A - 具有藉由延伸穿過囊封物的連接件所耦合的堆疊端子的微電子組件 - Google Patents

具有藉由延伸穿過囊封物的連接件所耦合的堆疊端子的微電子組件 Download PDF

Info

Publication number
TW201801285A
TW201801285A TW106100602A TW106100602A TW201801285A TW 201801285 A TW201801285 A TW 201801285A TW 106100602 A TW106100602 A TW 106100602A TW 106100602 A TW106100602 A TW 106100602A TW 201801285 A TW201801285 A TW 201801285A
Authority
TW
Taiwan
Prior art keywords
microelectronic
component
support element
connectors
connector
Prior art date
Application number
TW106100602A
Other languages
English (en)
Inventor
伊黎雅斯 莫罕默德
貝爾格森 哈巴
Original Assignee
英帆薩斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/942,568 external-priority patent/US9023691B2/en
Application filed by 英帆薩斯公司 filed Critical 英帆薩斯公司
Publication of TW201801285A publication Critical patent/TW201801285A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本發明提供一微電子組件或封裝，其可包括第一支撐元件及第二支撐元件及在該等支撐元件之面朝內表面之間的一微電子元件。諸如焊料球、金屬支柱、柱形凸塊或類似者的第一連接件及第二連接件自該等相應支撐元件面朝內，且在行中彼此對準且電耦合。可在電耦合行中之相應對之第一連接件及第二連接件之前部分地囊封該第一連接件、該第二連接件或兩者。一方法可包括在一臨時層中佈置第一連接件或第二連接件之末端，隨後形成該部分囊封物。

Description

具有藉由延伸穿過囊封物的連接件所耦合的堆疊端子的微電子組件
本發明係關於微電子元件之封裝，尤其半導體晶片之封裝。
相關申請案之交叉引用
本申請案為2015年3月26日申請之國際申請案第PCT/US2015/022819號之部分接續申請案，其為2014年3月31日申請之美國申請案第14/230,521號之接續申請案，其又為2013年7月15日申請之美國申請案第13/942,568號之部分接續申請案。本申請案亦為2014年7月15日申請之國際申請案第PCT/US2014/046661號之部分接續申請案，其為2013年7月15日分別申請之美國申請案第13/942,602號及第13/942,568號之接續申請案。所有該等申請案之揭示內容在此以引用之方式併入本文中。
微電子元件通常包含半導體材料(諸如矽或砷化鎵)之薄板，通常稱為晶粒或半導體晶片。半導體晶片通常作為個別預封裝單元提供。在一些單元設計中，半導體晶片安裝至基板或晶片載體，其隨後安裝在電路板(諸如印刷電路板)上。
在半導體晶片之第一面(例如，前表面)中製造主動式電路。 為便於電連接至主動式電路，晶片在相同面上設置有接合襯墊。典型地將接合襯墊放入圍繞晶粒之邊緣之規則陣列中，或對於許多記憶體裝置，將其放入晶粒中心中。接合襯墊通常由約0.5微米(μm)厚的導電金屬(諸如銅或鋁)組成。接合襯墊可包括單層或多層之金屬。接合襯墊之大小將隨裝置類型變化但將典型地在一側面有幾十微米至數百微米的尺寸。
諸如半導體晶片之微電子元件典型地需要至其他電子部件的許多輸入連接及輸出連接。半導體晶片或其他類似裝置之輸入觸點及輸出觸點通常安置於實質上涵蓋晶片之表面(通常被稱為「區域陣列」)的網格狀圖案中或安置於可平行於晶片的前表面之各邊緣延伸且鄰近晶片的前表面之各邊緣的經延長列中，或安置於前表面之中心中。通常將半導體晶片設置於在製造期間及在將晶片安裝至外部基板(諸如電路板或其他電路板)上期間便於處置晶片之封裝中。舉例而言，將許多半導體晶片設置於適合於表面安裝之封裝中。此通用類型之眾多封裝經提議用於各種應用。最常，此等封裝包括介電質元件，通常被稱為形成為介電質上之經電鍍或經蝕刻金屬結構的具有端子之「晶片載體」。此等端子典型地藉由諸如沿晶片載體自身延伸之薄跡線之特徵及藉由在晶片與端子或跡線之觸點之間延伸的微細引線或電線連接至晶片自身之觸點上。在表面安裝操作中，將封裝置放至電路板上，以使得封裝上之各端子與電路板上之對應接觸襯墊對準。將焊料或其他接合材料設置於端子與接觸襯墊之間。可藉由加熱組件以便熔化或「回焊」焊料或以其他方式激活接合材料來將封裝永久地接合在適當的位置。
許多封裝包括附接至封裝之端子的呈焊料球(典型地約0.1 mm及約0.8mm(5密耳及30密耳)直徑)形式之焊料塊體。自封裝底部表面突起之具有焊料球之陣列的封裝通常被稱為球狀柵格陣列或「BGA」封裝。藉由由焊料形成之較薄層或焊盤將被稱為平台柵格陣列或「LGA」封裝之其他封裝固定至基板。此類型之封裝可為非常緊密的。通常被稱為「晶片級封裝」之某些封裝佔據等於併入於封裝中之裝置之面積或僅略大於併入於封裝中之裝置之面積的電路板之面積。此為有利的，此係因為其降低組件之整體大小且准許在基板上之各種裝置之間使用短互連，其隨後限制裝置之間的信號傳播時間且因此便於以高速操作組件。
經封裝半導體晶片通常設置於「經堆疊」之佈置中，其中(例如)在電路板上提供一個封裝，且將另一封裝安裝在第一封裝之頂部上。此等佈置可允許將多個不同晶片安裝於電路板上之單個覆蓋面積內且可進一步便於藉由在封裝之間提供短互連來高速操作。通常，此互連距離僅略大於晶片自身之厚度。對於將在晶片封裝之堆疊內實現之互連，提供用於各封裝(除最頂封裝外)之兩側上之機械連接及電連接的結構為必需的。此已(例如)藉由在安裝有晶片之基板之兩側上提供接觸襯墊或焊盤來實現，該等襯墊經由藉由導電通孔或類似者之基板連接。經堆疊晶片佈置及互連結構之實例提供於美國專利申請公開案第2010/0232129號中，該申請案之揭示內容以引用的方式併入本文中。
大小在晶片之任何實體佈置中為顯著的考慮因素。隨著攜帶型電子裝置之快速發展，對晶片之更緊湊的實體佈置的需求變得更加強烈。僅藉助於實例，通常被稱為「智慧型電話」之裝置整合了具有大功率資料處理器、記憶體及輔助裝置(諸如全球定位系統接收器、電子攝影機 及區域網路連接件)以及高解析度顯示器及相關聯之影像處理晶片之功能的蜂巢式電話。此等裝置可提供諸如完全網際網路連接、娛樂(包括全解析度視訊、導航、電子銀行等)之功能，所有均在口袋大小之裝置中。複雜的攜帶型裝置需要將眾多晶片封裝至較小空間中。此外，晶片中之一些具有許多輸入連接及輸出連接，通常被稱為「I/O」。此等I/O必須與其他晶片之I/O'互連。該互連應為短的且應具有低阻抗以最小化信號傳播延遲。形成互連之部件不應大大地增加組件之大小。類似需求出現在其他應用中，如(例如)在諸如用於網際網路檢索引擎之彼等的資料伺服器中。舉例而言，在複雜的晶片之間提供眾多短的、低阻抗互連之結構可增加搜索引擎之頻寬且減少其功率消耗。
儘管已經取得進步，可進行進一步改良以加強具有堆疊端子之微電子封裝結構及用於製造此等封裝之製程。
根據本發明之一態樣，提供微電子組件，其包括第一支撐元件及第二支撐元件，該第一支撐元件及該第二支撐元件中之每一者具有相對面對的第一表面及第二表面。微電子元件可安裝至第一支撐元件及第二支撐元件中之支撐元件之第二表面。導電第一連接件可在第一支撐元件之第二表面上方突起，且導電第二連接件可在第二支撐元件之第二表面上方突起，可將此等第二連接件耦合至第一連接件之端部。組件可進一步包括與第一支撐元件及第二支撐元件中之支撐元件之第二表面接觸形成之囊封物，且其可與以下各者中之至少一者接觸形成：第一支撐元件及第二支撐元件之另一支撐元件之第二表面；或第二囊封物，其與另一支撐元件之第 二表面接觸形成。對應對之經耦合第一連接件及第二連接件可藉由囊封物之材料彼此分離且與微電子元件分離。第一支撐元件之第一表面處之第一封裝端子可經由與該等第二連接件對準且與該等第二連接件連接的成對之該等第一連接件與第二支撐元件之第一表面處之對應第二封裝端子電耦合。在一個實例中，第一連接件及第二連接件中之至少一者可包括導電塊體。
根據一或多個實例，支撐元件之第二表面之間的組裝間隙高度在平行於第一支撐元件之第二表面之至少一個方向上大於第一連接件之間距。在另一實例中，組裝間隙高度可等於或大於間距之1.5倍。
根據一或多個實例，微電子元件可具有背離該微電子元件所安裝的支撐元件的一面，且囊封物可與微電子元件之面或形成於微電子元件之面上之第三囊封物中之至少一者接觸形成。
根據一或多個實例，微電子組件可包括第二囊封物且該囊封物可與該第二囊封物接觸形成。
根據一或多個實例，微電子組件可包括第二囊封物，該第二囊封物可與微電子元件之面接觸形成且第二囊封物及第三囊封物可為同一囊封物。
根據一或多個實例，第一連接件及第二連接件可分別具有第一支撐元件及第二支撐元件上方的最大高度處之端部，且第一連接件之端部可與第二連接件之端部對準且連接至第二連接件之端部。
根據一或多個實例，第一連接件及第二連接件可基本上由焊料組成。
根據一或多個實例，第一連接件或第二連接件中之至少一者可包括實心的可潤濕的非焊料芯及至少實質上覆蓋該芯的焊料塗層。
根據一或多個實例，第一連接件或第二連接件中之至少一者可包括柱形凸塊或實心的實質上硬質金屬支柱中之至少一者。
根據一或多個實例，第一連接件可包括柱形凸塊且第二連接件可包括柱形凸塊。
根據一或多個實例，第一連接件可包括實心的實質上硬質金屬支柱且第二連接件可包括實心的實質上硬質金屬支柱。
根據一或多個實例，第一連接件可包括實心的實質上硬質金屬支柱且第二連接件可包括實心的實質上硬質金屬支柱。
根據一或多個實例，經堆疊之多晶片微電子組件可包括上覆於微電子組件之第一支撐元件之微電子封裝，該微電子封裝具有與微電子組件之第一封裝端子連接之端子。
根據一或多個實例，第一連接件可為導電金屬塊體且第二連接件可包括實心的實質上硬質金屬支柱。
根據一或多個實例，導電金屬塊體中之每一者可由囊封物環繞。
根據一或多個實例，金屬支柱中之每一者可由第三囊封物環繞。
根據一或多個實例，第二連接件可為導電金屬塊體，導電金屬塊體中之每一者可由囊封物環繞，且第一連接件可包括實心的實質上硬質金屬支柱。
根據一或多個實例，微電子組件可包括各自與第一連接件中之一者之端部且與第二連接件中之一者之端部對準且與經對準之第一連接件及第二連接件中之至少一者連接之第三連接件，其中經耦合的第一連接件、第二連接件及第三連接件可在對應行中對準且該行可藉由囊封物之材料彼此分離且與微電子元件分離，且第一封裝端子可經由第三連接件與相應的第二封裝端子電耦合。
根據一或多個實例，囊封物可將個別的第三連接件彼此分離且絕緣。
根據一或多個實例，微電子組件可包括介電質加固軸環，該等介電質加固軸環環繞第一連接件或第二連接件中之至少一者之連接件之部分或上覆於第一連接件或第二連接件中之至少一者之連接件之表面，其中該囊封物上覆於加固軸環。介電質加固軸環典型地沿相應個別連接件之表面上升且可在鄰近的軸環之間形成凹槽。
根據一或多個實例，加固軸環包含底填充材料或可由底膠材料組成。
根據本發明之一態樣，微電子組件可包括各自具有相對面對的第一表面及第二表面的第一支撐元件及第二支撐元件，及安裝至第一支撐元件及第二支撐元件之一支撐元件之第二表面的微電子元件。導電第一連接件可在第一支撐元件之第二表面上方突起，且導電第二連接件可在第二支撐元件之第二表面上方突起且可耦合至第一連接件之端部。在一些實例中，加固軸環可環繞第一連接件、第二連接件或第一及第二連接件兩者之部分。囊封物可在第一支撐元件與第二支撐元件之第二表面之間且與加 固軸環接觸形成。
囊封物可囊封微電子元件及相應對之經耦合第一連接件及第二連接件。第一支撐元件之第一表面處之第一封裝端子可經由與第二連接件對準且與第二連接件連接的成對之該等第一連接件與第二支撐元件之第一表面處之對應第二封裝端子電耦合。
根據一或多個實例，成對之經耦合第一連接件及第二連接件可包括實質上硬質實心的金屬支柱及電鍍至金屬支柱之末端表面上之金屬互連並在金屬支柱之末端表面上方向上地突起。
一種根據本發明之另一態樣的製造微電子組件之方法可包括連接第一子組件及第二子組件以形成組件，該組件具有組件之第一面朝外表面處的第一端子及與該第一表面相對之組件之第二面朝外表面處的第二端子。子組件中之至少一者可具有安裝至其面朝內第二表面的至少一個微電子元件。可將微電子元件電耦合至至少一個子組件。第一子組件可包括第一支撐元件，且第二子組件可包括第二支撐元件，且第一子組件或第二子組件中之至少一者可包括在朝向其他支撐元件之面朝內第二表面的此支撐元件之面朝內第二表面上方突起之連接件。複數個第一端子中之每一者可經由具有與相應第二連接件之端部耦合之端部的相應對之第一連接件來與對應第二端子電耦合，第一連接件在第二連接件上方延伸。囊封劑可流動至第一支撐元件與第二支撐元件之間的空間中以便形成將個別對之經連接第一連接件及第二連接件之至少部分彼此分離的囊封物。
根據一或多個實例，第一連接件或第二連接件中之至少一者在連接製程期間受限以在連接製程期間維持此等連接件之高度。舉例而 言，焊料連接件易於在連接期間破裂。環繞個別連接件之囊封物或加固軸環可幫助在連接製程期間維持其高度。此外，同樣可幫助避免個別連接件之寬度(例如，諸如焊料的導電塊體)在連接期間膨脹。
根據一或多個實例，微電子元件具有背離微電子元件可安裝的支撐元件的一面，且囊封物可與微電子元件之面黏接至微電子元件之面的第三囊封物中之至少一者接觸形成。
根據一或多個實例，第一子組件或第二子組件中之一者可包括將其連接件彼此分離之第二囊封物且該囊封物可與第二囊封物接觸形成。
根據一或多個實例，微電子組件可包括第二囊封物，該第二囊封物可與微電子元件之面接觸形成且第二囊封物及第三囊封物可為同一囊封物。
根據一或多個實例，第一連接件及第二連接件可分別具有第一支撐元件及第二支撐元件上方的最大高度處之端部，且第一連接件之端部可與第二連接件之端部對準並直接地與第二連接件之端部連接。
根據一或多個實例，第一連接件及第二連接件可基本上由焊料組成。
根據一或多個實例，第一連接件可為導電金屬塊體且第二連接件可包括實心的實質上硬質金屬支柱。
根據本發明之一或多個態樣，提供一種製造微電子組件之方法。在此方法中，第一子組件可經處理以使得第一子組件之導電第一連接件之末端突起至臨時層中，第一連接件在遠離第一子組件之第一支撐元件 的方向上延伸。可接著形成第一子組件之第一絕緣結構，其包含使第一介電質材料流動至臨時層與支撐元件之間的個別第一連接件之間的空間中且至少部分地固化第一介電質材料。可接著移除臨時層以使得第一連接件之末端突起超出第一子組件之第一絕緣結構之表面。隨後，可將第一連接件與與其並列的第二子組件之導電第二連接件接合以形成組件，其中第一子組件及第二子組件中之至少一者具有安裝至相應支撐元件之面朝內之表面的至少一個微電子元件。可接著形成第二絕緣結構，其包含使第二介電質材料流動至第二連接件中之鄰近者之間及其所連接之第一連接件之間的空間中。
根據本發明之另一態樣，提供一種用於製造微電子組件之方法。此方法可包括將第一子組件之導電第一塊體之部分嵌入至薄膜中，第一塊體在遠離第一子組件之第一支撐元件的方向上延伸。可形成第一囊封物，包含使第一囊封劑流動至薄膜與支撐元件之間的個別第一塊體之間的空間中且至少部分地固化第一囊封劑。可接著移除薄膜以使得第一塊體突起超出第一囊封物之表面。第一子組件可接著與第二子組件接合以形成組件。第二子組件可包含第二支撐元件及在其表面處之導電連接件，其中該接合包含將超出第一囊封物之位置處的第一塊體與第二子組件之導電連接件連接。子組件中之至少一者可具有安裝至相應支撐元件之面朝內之表面的至少一個微電子元件。可接著形成第二囊封物，包含使第二囊封劑流動至導電連接件之鄰近的一者與其所連接之第一塊體之部分之間的空間中且至少部分地固化第二囊封劑。
10‧‧‧微電子封裝
12‧‧‧部件
14‧‧‧組件
16‧‧‧部件
20‧‧‧微電子元件
21‧‧‧組件
22‧‧‧組件
101‧‧‧表面
102‧‧‧支撐元件
103‧‧‧表面
104‧‧‧支撐元件
105‧‧‧表面
106‧‧‧表面
115‧‧‧底膠
120‧‧‧微電子元件
121‧‧‧凸塊
122‧‧‧前面
124‧‧‧觸點
125‧‧‧面
126‧‧‧觸點
127‧‧‧邊緣
129‧‧‧表面
130‧‧‧微電子元件
132‧‧‧表面
134‧‧‧表面
141‧‧‧端子
142‧‧‧端子
142'‧‧‧端子
144‧‧‧導電塊體
146‧‧‧連接元件
147‧‧‧觸點
148‧‧‧觸點
150‧‧‧囊封物
152‧‧‧囊封物
153‧‧‧表面
154‧‧‧表面
155‧‧‧開口
156‧‧‧加固軸環/加固材料
157‧‧‧部分
159‧‧‧凹槽
161‧‧‧連接件
162‧‧‧導電塊體
162B‧‧‧連接件
163‧‧‧端部
163'‧‧‧端部
164‧‧‧端部
164'‧‧‧端部
165‧‧‧連接件
166‧‧‧導電元件
169‧‧‧連接件
171‧‧‧連接件/芯
172‧‧‧連接件/芯
178‧‧‧方向
179‧‧‧方向
180‧‧‧方向
181‧‧‧連接件/支柱
182‧‧‧連接件/支柱
183‧‧‧垂直尺寸
184‧‧‧垂直尺寸
185‧‧‧寬度
186‧‧‧寬度
191‧‧‧連接件
192‧‧‧連接件
210‧‧‧封裝
221‧‧‧連接件
222‧‧‧連接件
231‧‧‧導電塊體
241‧‧‧端子
263‧‧‧端部
264'‧‧‧端部
266‧‧‧導電元件
281‧‧‧支柱/端部
282‧‧‧支柱/端部
285‧‧‧表面
291‧‧‧導電塊體
302‧‧‧支撐元件
320‧‧‧微電子元件
321‧‧‧組件
352‧‧‧囊封物
381‧‧‧連接件
382‧‧‧連接件
410‧‧‧微電子封裝
500‧‧‧系統
501‧‧‧外殼
502‧‧‧電路板
504‧‧‧導體
508‧‧‧部件
510‧‧‧部件
511‧‧‧鏡頭
610‧‧‧微電子封裝
650‧‧‧囊封物
910‧‧‧微電子封裝
950‧‧‧囊封物
952‧‧‧囊封物
953‧‧‧表面
954‧‧‧表面
962‧‧‧連接件
982‧‧‧支柱
1010‧‧‧微電子封裝
1210‧‧‧組件
1250‧‧‧囊封物
1252‧‧‧囊封物
1310‧‧‧組件
1410‧‧‧組件
1510‧‧‧組件
1550‧‧‧囊封物
1708‧‧‧薄膜/臨時層
1710‧‧‧板
1711‧‧‧內部表面
1712‧‧‧板
1720‧‧‧凹穴
1721‧‧‧子組件
1723‧‧‧子組件
1725‧‧‧子組件
1730‧‧‧導電元件
1732‧‧‧連接件
1734‧‧‧末端
1736‧‧‧最大高度
1740‧‧‧封裝/組件
1742‧‧‧絕緣結構
1744‧‧‧表面
1752‧‧‧絕緣結構
1756‧‧‧最大高度
1761‧‧‧子組件
1762‧‧‧連接件
1764‧‧‧末端
1765‧‧‧子組件
1767‧‧‧子組件
1768‧‧‧臨時層
1769‧‧‧內部表面
1770‧‧‧板
1772‧‧‧板
1773‧‧‧表面
1774‧‧‧絕緣結構
1780‧‧‧組件
A‧‧‧間距
B‧‧‧間距
H‧‧‧高度
圖1A為說明根據本發明的一具體實例之微電子封裝的截面視圖。
圖1B為說明朝向其支撐元件之表面處之複數個端子觀察之圖1A之微電子封裝之一實例的自上而下平面視圖。
圖2為說明根據本發明的一具體實例之微電子封裝的截面視圖。
圖3為說明根據本發明的一具體實例之微電子組件的截面視圖。
圖4A為說明圖1A至圖1B中所見之根據本發明之具體實例之變體之微電子封裝的截面視圖。
圖4B為說明朝向其支撐元件之表面處之堆疊端子觀察之圖4A之微電子封裝之一實例的自上而下平面視圖。
圖5為說明根據本發明的一具體實例之微電子封裝的截面視圖。
圖6為說明根據本發明的一具體實例之微電子封裝的截面視圖。
圖7為說明根據本發明的一具體實例之微電子封裝的截面視圖。
圖8為說明根據本發明的一具體實例之微電子組件的截面視圖。
圖9為說明根據本發明的一具體實例之微電子封裝的截面視圖。
圖10為說明根據本發明的一具體實例之微電子封裝的截面視圖。
圖11為說明根據本發明之一具體實例的製造微電子封裝之方法中之階段的截面視圖。
圖12為說明在圖11之階段之後根據本發明之一具體實例的製造微電子封裝之方法中之階段的截面視圖。
圖13為說明在圖12之階段之後根據本發明之一具體實例的製造微電子封裝之方法中之階段的截面視圖。
圖14為說明根據圖11中所展示的具體實例之變體的製造微電子封裝之方法中之階段的截面視圖。
圖15為說明根據本發明之一具體實例的製造微電子封裝之方法中之階段的截面視圖。
圖16為說明在圖15之階段之後根據本發明之一具體實例的製造微電子封裝之方法中之階段的截面視圖。
圖17為說明在圖16之階段之後根據本發明之一具體實例的製造微電子封裝之方法中之階段的截面視圖。
圖18為說明根據圖15中繪示的具體實例之變體的在製造微電子封裝之方法中之階段的截面視圖。
圖19為說明根據本發明的一具體實例之微電子封裝的截面視圖。
圖20為說明根據本發明的一具體實例之微電子封裝的截面視圖。
圖21說明根據本發明之具體實例的在製造微電子組件之方法中之階段。
圖22說明根據圖21中所描繪之方法形成之微電子組件。
圖23說明圖21中所描繪之製造方法之變體。
圖24說明圖21中所見之製造微電子組件之方法之變體。
圖25說明根據圖24中所描繪之方法形成之微電子組件。
圖26說明製造根據圖11至圖14中所見之具體實例之變體的微電子組件之方法中之階段。
圖27說明藉由圖26中所描繪之方法形成之微電子組件。
圖28至圖29說明製造根據圖11至圖14中所見之具體實例之變體的微電子組件之方法中之階段。
圖30說明根據圖28至圖29中描繪之方法形成之微電子組件。
圖31至圖36為說明製造根據本發明之一具體實例的微電子組件之方法中之連續階段的截面視圖。
圖37至圖40為說明製造根據圖31至圖36中描繪之具體實例之變體的微電子組件之方法中之連續階段的截面視圖。
圖41為說明根據本發明之一具體實例之系統的示意圖。
因此，在本文中本發明之具體實例可提供含有微電子元件並具有第一端子及第二端子(例如，頂部端子及底部端子)之經改良組件，其中電耦合頂部端子及底部端子之垂直互連提供所要組裝間隙高度，同時 亦允許在平行於組件中之微電子元件之面的水平方向上用所要間距緊密地封裝該垂直互連。參看圖1A至圖1B中所說明之微電子組件或微電子封裝，在一個實例中，支撐元件之第二表面之間的組裝間隙高度H在平行於第一支撐元件之第二表面的至少一個方向上大於第一連接件之間距「A」。在另一實例中，組裝間隙高度可等於或大於間距之1.5倍。
如圖1A中進一步可見，微電子封裝10包括第一支撐元件102及第二支撐元件104。各支撐元件可為(例如)諸如晶片載體之封裝基板或介電質元件或組合介電質、半導體及導電材料中之兩者或多於兩者之結構，在該結構上可設置諸如端子、跡線、觸點及通孔的導電結構。舉例而言，一個或兩個支撐元件可為薄片狀或板狀之介電質元件或包括薄片狀或板狀之介電質元件，其包含無機介電質材料或有機介電質材料中之至少一者，且其可包括主要地無機材料或主要地聚合材料，或其可為包含無機材料及聚合材料二者之複合物結構。因此，例如(但不限於)，一個或兩個支撐元件可包含包括聚合材料(諸如聚醯亞胺、聚醯胺、環氧樹脂、熱塑性材料、熱固性材料及其他)之介電質元件。替代地，一個或兩個支撐元件可包含包括無機介電質材料(諸如氧化矽、氮化矽、碳化矽、氮氧化矽、氧化鋁)之介電質元件，且一個或兩個支撐元件可包括半導體材料，諸如矽、鍺或碳及其他或一或多個此等無機材料之組合。在另一實例中一個或兩個支撐元件可包含介電質元件，其為一或多個聚合材料及一或多個無機材料之組合，諸如上文所描述的材料。在特定實例中，一個或兩個支撐元件可具有玻璃加固環氧樹脂之結構，諸如通常被稱為「FR-4」或「BT樹脂」板結構。在另一實例中，一個或兩個支撐元件可基本上由諸如聚醯亞胺之 聚合材料組成。一個或兩個支撐元件可包括順應性材料之一或多個層，其在一些情況下，可曝露在此支撐元件之第一表面、第二表面或第一表面及第二表面二者下。在一些情況下，順應材料可包含典型地具有小於2.0吉帕斯卡(「GPa」)之楊氏模數(Young's modulus)的聚醯亞胺、聚醯胺，或在一些情況下，順應材料可包括具有明顯更低楊氏模數(例如，遠低於1.0GPa)的彈性體。
如圖1A中所見，每一支撐元件具有相對面對的第一表面及第二表面。如封裝10中所組裝，支撐元件之第一表面101、105面朝外地遠離彼此，且第二表面103、106面朝內地朝向彼此。將可為未封裝或經封裝半導體晶片之微電子元件120安裝至支撐元件102、104中的一者或兩者之第二表面。在一特定具體實例中，微電子元件可為在其耦合至晶片之襯墊之面處具有額外導電結構的半導體晶片。儘管未圖示，在一個具體實例中，可將第二微電子元件安裝於背離支撐元件104之微電子元件120之表面129上方的空間中。可將第二微電子元件安置於第一支撐元件102之表面129與表面103之間。
微電子元件可與第二支撐元件104之表面106處之導電元件電耦合。如本發明中關於部件(例如，插入件、微電子元件、電路板、基板等)所使用，導電元件「位於」部件之表面的表述指示：當部件不與任何其他元件組裝時，導電元件可用於與自部件外部朝向部件之表面在垂直於部件之表面的方向上移動之理論點接觸。由此，在基板之表面處之端子或其他導電元件可自此表面突起；可用與此表面齊平；或可相對於基板中之孔或凹口中之此表面凹進。在一個實例中，部件之「表面」可為介電質 結構之表面；然而，在特定具體實例中，表面可為諸如金屬或其他導電材料或半導體材料的其他材料之表面。
在圖1A中，平行於第一支撐元件之第一表面101的方向在本文中被稱作第一橫向方向及第二橫向方向178、179或「水平」或「橫向」方向，然而垂直於第一表面的方向180在本文中被稱作向上方向或向下方向且在本文中亦被稱作「垂直」方向。本文所提及之方向在所提及之結構的參考座標中。因此，此等方向可處於垂直或重力參考座標的任何定向。將一個特徵安置於比另一特徵「表面上方」更高之高度處的表述意謂該一個特徵在遠離表面之相同正交方向上比其他特徵處於更大距離處。相反地，將一個特徵安置於比另一特徵「表面上方」更低之高度處的表述意謂該一個特徵在遠離表面之相同正交方向上比其他特徵處於更小距離處。
因此，在圖1A中所見之一實例中，微電子元件120可為連接至支撐元件104之表面106處之觸點126上之倒裝晶片。微電子元件120具有面向第二支撐元件104之第二表面106的前面122處之複數個觸點124，觸點124經由可包括接合金屬之凸塊121面對第二支撐元件之對應觸點126且與其連接，或其可包括其他類型之連接元件，諸如微柱、支柱及其他。可以在第一方向上延伸之一或多個列中、在橫向於第一方向之第二方向上延伸之一或多個行中或在一或多個列及一或多個行二者中將觸點佈置在前面122處。可將此等觸點安置於方向178、179上之任何位置處或可安置於一或多個列、一或多個行中或在鄰近微電子元件之一或多個邊緣127之一或多個列中及一或多個行中。在一特定實例中，可在具有兩列或多於兩列之觸點及具有兩行或多於兩行之觸點的區域陣列中橫越微電子元件之 前面之至少一部分分佈觸點124。可環繞連接件中的個別連接件(例如，凸塊121)安置底膠115，其在一些情況下可機械地加固連接件。
替代地，代替倒裝晶片連接，可將觸點124佈置在觸點之一或多個列及/或觸點之一或多個行內之位置處，該等觸點與在支撐元件104之第一表面與第二表面105、106之間延伸的孔口或「接合窗口」(未展示)對準。在此情況下，微電子元件之觸點124可經由連接至觸點124之引線與第二支撐元件104之第一表面105處之端子(例如，端子142、142')耦合。在一特定實例中，引線可為電線引線(未展示)(例如，電線接合)，其延伸穿過孔口且連接至觸點124及第一表面105處之對應觸點(未展示)。在另一實例中，引線可包括沿第一表面或第二表面105、106延伸作為跡線之第一部分及與自跡線延伸至孔口之區域中並連接至觸點的該第一部分成為整體之第二部分中之每一者的引線。
在另一實例中，儘管未圖示，微電子元件之後表面129可反向接合至第二支撐元件之第二表面106且微電子之前面122可代替地背離支撐元件104之第一表面106，其中微電子元件之觸點124背離第二表面106。在此實例中，觸點124可經由在前面122上方延伸且延伸超出微電子元件之邊緣127之導電結構與第二支撐元件之第二表面106處之對應觸點電耦合。
如圖1A中進一步所見，微電子封裝10可包括單片囊封物150，其與第一支撐元件及第二支撐元件之支撐元件之第二表面103或106接觸形成，且其與以下各者中之至少一者接觸形成：第一支撐元件及第二支撐元件之另一支撐元件之第二表面，及第二囊封物，其與另一支撐元件之第二表面接觸形成。囊封物150可與第一支撐元件及第二支撐元件102、 104中之每一者之第二表面103、106接觸形成。
如圖1A中進一步所見，微電子封裝10包括在第一支撐元件102之第二表面103上方突起的成對之導電第一連接件161，該第一支撐元件與在第二支撐元件104之第二表面106上方突起之對應導電第二連接件162對準並與其機械地及電性地耦合。第一支撐元件102之第一表面101處之第一封裝端子141經由與第二連接件162對準且電耦合(例如，與第二連接件連接)的對應對之第一連接件161與第二支撐元件104之第一表面105處之相應第二封裝端子142電耦合。
如圖1A中進一步所見，第一連接件及第二連接件中之至少一者包括導電塊體，諸如接合金屬之塊體，例如錫、銦、焊料或共熔物材料或嵌入於聚合材料中之金屬顆粒之傳導性基質材料。在特定具體實例中，第一連接件、第二連接件或二者可基本上由焊料組成。在圖1中所說明之特定具體實例中，第一連接件及第二連接件可各自包括接合金屬。在一特定實例中，第一連接件及第二連接件中之一者或兩者可包括實芯，例如可在其上提供接合金屬之芯171或芯172。此等實芯171、172可用於促進或維持第一支撐元件與第二支撐元件102、104之第二表面103、106之間的預定間距。實芯可為導電、半導電或介電質材料或一或多種此等材料之組合。在一特定實例中，實芯可由可藉由焊料潤濕之非焊料材料組成且可經焊料塗佈。在一個實例中，實芯可基本上由銅或具有高於連接溫度之熔點的其他導電材料組成，第一連接件及第二連接件在該連接溫度下彼此連接，如下文將描述。
在一特定具體實例中，實芯可包含焊料或基本上由焊料組 成，該焊料具有高於連接溫度之熔點，且因此可具有比塗佈實芯之焊料之熔點更高的熔點。在另一實例中，實芯可基本上由玻璃、陶瓷或半導體材料組成。具有實芯171之第一連接件可與不具有實芯之第二連接件對準且連接。相反地，具有實芯172之第二連接件可與不具有實芯之第一連接件對準且連接。在另一具體實例中，儘管未圖示，具有實芯之第一連接件可與具有實芯之第二連接件對準且連接。
在本文中所提供之各種實例中，可見第一連接件及第二連接件可分別具有端部163、164，其由第一支撐元件及第二支撐元件之第二表面上方的最大高度限定，且第一連接件之端部163可與第二連接件之端部164對準且連接。如在圖1A中進一步所見，在一個實例中，第一支撐元件102之第一表面處之第一端子141之間的間距「A」可與第二支撐元件104之第一表面處之第二端子142之間的間距「A」相同。
參見圖2，在微電子封裝210之另一實例中，第一連接件181、第二連接件182或二者可包含在相應支撐元件之第二表面上方突起之實質上堅硬實心的金屬支柱。在一個實例中，支柱可基本上由銅組成。典型地，支柱在微電子組件的厚度之垂直方向180上具有垂直尺寸183、184。垂直尺寸典型地在50微米與500微米範圍之間。各支柱之垂直尺寸典型地大於在平行於自支柱延伸之第一部件或第二部件之平面的第二方向178上的此支柱之相應寬度185或186之一半。在一特定具體實例中，支柱可經由包括蝕刻以自金屬層移除材料的製程形成，其可促進製造具有第一支柱181之封裝，該等第一支柱之端部163'具有高度共面性。同樣地，此製程可促進製造具有第二支柱182之封裝，該等第二支柱之端部164'具有高度共面性。 典型的蝕刻製程傾向於形成形狀為截頭圓錐體之支柱，此係因為材料移除在垂直方向180及側向方向178、179中進行。然而，某些消減製程可減小側向方向中之材料移除之程度，以使得在此方式中形成之支柱可具有更多的圓柱形形狀。在另一實例中，可藉由將金屬電鍍至諸如光阻劑罩幕的臨時層之開口來形成支柱，且接著移除臨時層。實心或中空的金屬支柱可由此電鍍製程產生。
其他支撐元件(金屬支柱連接至該其他支撐元件)之相應第一連接件或第二連接件191、192可包含導電塊體，諸如接合金屬，例如焊料、錫、銦或共熔物材料。在一實例中，第一連接件221、第二連接件222或二者可包含在相應支撐元件之第二表面上方突起之柱形凸塊。在特定實例中，柱形凸塊可為金、銅或可基本上由銅組成。在一實例中，金屬(諸如鈀、鈦、鎢、鉭、鈷、鎳或導電性金屬化合物(諸如此等金屬中之一或多者之化合物))之經電鍍塗層或障壁層可存在於柱形凸塊與其所耦合之導電塊體231之介面表面處。在圖2中及本文中之許多其他圖式中，封裝210之端子及其他元件可自所示的特定視圖省略，儘管其可仍然存在。
圖3說明微電子封裝10之組件14，其中將外部部件12堆疊在封裝10上方且與其第一端子141電耦合。舉例而言，外部部件12可具有經由接合金屬(例如，錫、銦、焊料、共熔物金屬組合物等)之導電塊體144連接至第一端子141之觸點148。在一個實例中，外部部件12可為於其上具有跡線及觸點之電路板，且其可具有於其中或耦合至其之額外組件。在一些另外實例中，外部部件可為經封裝或未經封裝之微電子元件。舉例而言，部件12可為包含第二微電子元件320之微電子封裝，該第二微 電子元件具有與端子141連接之一組觸點148。
如在圖3中進一步所展示，微電子封裝10可具有附接至第二端子142之諸如接合金屬(例如，焊料、錫、銦或共熔物材料或其他此類材料)之塊體的導電連接元件146，連接元件146用於將微電子封裝10連接至外部部件16之觸點147。在一些情況下，外部部件16可為於其上具有跡線及觸點之電路板，且其可具有於其中或耦合至其之額外部件。在一些另外實例中，外部部件可為經封裝或未經封裝之微電子元件。
圖4A至圖4B描繪根據上文相對於圖1A至圖1B所描述之變體的微電子封裝410，其中第二方向178上之第一端子141之間距「B」可不同於第二方向上之第二端子之間距「A」。第一端子141之間距在平行於第一表面101且橫向於第一方向及第二方向的第三方向179上亦可不同於第二端子之間距。因此，如所展示，第一端子之間距在第二方向或第三方向或二者上可大於第二端子之間距。替代地，第一端子之間距在第二方向或第三方向或二者上可小於第二端子之間距。在本文中所提供之任何或所有具體實例中，第一端子及第二端子之間距之間的關係可如本文中參照以上圖1A至圖1B所描述或如本文中參照圖4A及圖4B所描述。
圖5說明圖1A至1B中所見之微電子封裝之變體，其中第一連接件及第二連接件係以實質上硬質實心金屬第一支柱281及第二支柱282之形式展示，其中之每一者可具有如上文相對於圖2所描述之結構。然而，在此實例中，第一支柱281之端部263與第二支柱282之對應端部264對準且連接。在所示之實例中，接觸支柱之端部及邊緣表面285的導電塊體291可連接各對第一支柱及第二支柱。然而，在特定實例中，端部281、 282可在步需要使用焊料之情況下經由金屬對金屬連接或擴散接合連接在一起。
在展示於圖5中之另一實例中，在第二支撐元件104之第二表面上方突起之諸如第二連接件382之連接件可呈實質上硬質實心金屬支柱之形式且第一連接件381可藉由沈積與第二連接件382之端部264'接觸之金屬(諸如藉由電鍍與端部表面264'接觸之金屬)形成。在一個實例中，第一端子241可藉由同時形成第一連接件381且第一端子之金屬層的電鍍製程形成。
圖6描繪根據上文相對於圖1A至1B或圖4A至4B所展示及描述之具體實例之變體的微電子封裝610，其中微電子封裝包括第一囊封物及第二囊封物650、152。在一個實例中，可將諸如連接件161或連接件171之第一連接件部分地囊封在第二囊封物152內，其中第一連接件之端部163與諸如連接件162或連接件172的對應第二連接件之端部164連接以便在第一支撐元件與第二支撐元件之間提供導電路徑。在此情況下，可在第一連接件與第二連接件連接之後形成單片囊封物650以使得該單片囊封物與微電子元件120之面125接觸形成，該微電子元件背離微電子元件所安裝之支撐元件104。在一個實例中，單片囊封物650可與第二囊封物152接觸形成以使得所得封裝變為具有結構上堅固之囊封物的一個完整封裝，該結構上堅固之囊封整合第二囊封物152及形成於初始第二囊封物之頂部表面及側表面153、154及第一支撐元件及第二支撐元件102、104之第二表面103、106上之單片囊封物650。封裝610可具有內部介面，其中單片囊封物650接觸第二囊封物152之表面153、154且形成於此等表面上。
如圖7中進一步所見，在圖6中所展示之具體實例的變體中，第一連接件可為連接至第二連接件之實質上硬質實心金屬支柱181。在一個實例中，第二連接件可為如上文所描述之導電塊體162。
圖8說明圖6中所見之微電子封裝610之組件與另一部件12連接以形成類似於上文相對於圖3所描述的微電子組件之微電子組件。
圖9說明另一變體，其中形成第二囊封物952，以使得其部分地囊封第二連接件962，而非部分地囊封第一連接件。在此變體中，單片囊封物950可與第二囊封物之頂部表面及側表面953、954接觸及與微電子元件120之面125接觸形成。囊封物950可與第一支撐元件及第二支撐元件之第二表面103、106接觸形成。
圖10描繪根據其中另一變體之微電子封裝1010，其中代替如圖9中所見之導電性塊體或焊料塗佈之實芯，第二連接件可為實質上硬質實心金屬支柱982，且可與諸如導電塊體161之第一連接件連接。在封裝1010(未展示)之另一變體中，第一連接件可為實質上硬質實心金屬支柱且第二連接件可為導電塊體。
圖11至圖13說明根據圖6中所見之具體實例在形成微電子封裝610之方法中之階段。因此，如圖11中所說明，包括第一支撐元件102之子組件21可經形成具有在其第二表面103上方突起之第一連接件161及環繞個別第一連接件161並使第一連接件彼此絕緣之囊封物152。在一個實例中，囊封物152可呈在所展示之視圖中在方向178上具有寬度之正方形或矩形圖框之形式，其中設定圖框中之中心開口的大小以容納微電子元件120。第一連接件161之端部163曝露於囊封物152之表面153，且可在朝向 第二支撐元件104之方向180上在表面153上方突起，或可與表面153齊平，或可在朝向第一支撐元件之表面103之方向上在表面153下方凹進。
在一個實例中，可藉由形成在其第二表面103上方突起之第一支撐元件102及第一連接件161之結構來形成子組件21。第一連接件161可為導電塊體或可為如相對於以上其他具體實例所描述之其他第一連接件。可接著將囊封物模製至結構上(諸如藉由將囊封劑注入至其對應的模具中)，同時模具之平板抵靠第一連接件161之端部163以使得端部163可保持未被囊封劑覆蓋或未完全被囊封劑覆蓋。隨後清理可用於進一步揭開經模製之第一連接件之端部。在一個實例中，模具平板可包括經設定大小之模具框(mold chase)以容納靠近其端部163之第一連接件之端部部分以使得囊封劑圍繞第一連接件之端部部分流動，且所得子組件21之第一連接件之端部163在經模製囊封物之表面153上延伸。同樣，模具平板可包括與第一連接件對準之位置處的突起部以使得所得子組件21中之第一連接件變為在經模製囊封物之表面153下凹進。
囊封物152可包括聚合材料或基本上由聚合材料組成。可進行囊封物之材料之實例為灌注化合物、環氧化物、液晶聚合物、熱塑物及熱固性聚合物。在一特定實例中，囊封物可包括聚合基質及聚合基質內之粒子負載材料，諸如藉由模製形成或以其他方式將其中具有粒子負載材料之未固化聚合材料沈積至第一支撐元件102之第二表面103上。在一個實例中，粒子負載材料可視情況具有低熱膨脹係數(coefficient of thermal expansion；「CTE」)，以使得所得囊封物152的CTE可低於每攝氏度百萬分(在下文示為「ppm/℃」)之10。在一個實例中，囊封物可包括填充物材料， 諸如玻璃或陶瓷介電質填充劑或半導體填充劑及其他。
如圖12中所見，可接著將子組件21移動至用於與附接至第二子組件22之第二支撐元件104的對應第二連接件162連接之位置中。舉例而言，如圖12中所描繪，第一連接件及第二連接件可與彼此對準且第一支撐元件及第二支撐元件可達到足以使包括於第一連接件及第二連接件中之至少一者中之接合金屬流動並在第一連接件與第二連接件之間形成連接之條件。舉例而言，在第一連接件、第二連接件或二者之溫度升高至接合金屬流動之溫度的間隔之前或期間，第一連接件可接觸經對準之第二連接件。
如在圖13中進一步所見，囊封劑650可經塗覆以覆蓋經連接之第一連接件及第二連接件161、162(諸如藉由將諸如可流動外模材料的囊封劑材料模製至第一支撐元件102之第二表面103上)並填充第一支撐元件與第二支撐元件102、104之間及微電子元件與其鄰近的支撐元件102之表面103之間的的空間。
在此方式中，如圖13中所展示，形成組件或封裝610，諸如上文相對於圖6進一步所描述。
參見圖14，在上文相對於圖11至圖13所描述的方法之變體中，第二連接件162可與曝露在第二囊封物之表面153處的第一連接件161之端部163連接。接著，第二連接件162可與第二支撐元件之第二表面106處之導電元件166(例如，襯墊、支柱或其他導電連接件)連接以形成諸如或類似於圖12中所見之組件的組件。接著，可將囊封劑650塗覆至組件以形成如圖13中所見且如上文相對於圖6進一步所描述之組件610。
儘管圖式中未具體展示，上文相對於圖11至14所描述的方法可與上文相對於(但不限於)圖1A至圖1B、圖2、圖4A至圖4B、圖5、圖6及圖7所描述的第一連接件及第二連接件之任一類型一起使用。參照本文中之任何或所有微電子封裝及組件，形成囊封物中之一或多者或用於形成任何或所有第一連接件及/或第二連接件及端子的製程可如進一步展示並描述於美國申請案第11/166,982號(Tessera 3.0-358 CIP)、第11/717,587號(Tessera 3.0-358 CIP CIP)、第11/666,975號(Tessera 3.3-431)、第11/318,404號(Tessera 3.0-484)、第12/838,974號(Tessera 3.0-607)、第12/839,038號(Tessera 3.0-608)、第12/832,376號(Tessera 3.0-609)及第09/685,799號(TIPI 3.0-201)中，該等申請案之揭示內容以引用的方式併入本文中。
圖15至圖17說明根據圖9中所見之具體實例在形成微電子封裝910之方法中之階段。在此變體中，在第二連接件162與相應第一連接件161連接以形成如圖16中所見之組件之前，將第二支撐元件103上之第二連接件162部分地囊封在第二囊封物952內。隨後，可塗覆囊封物950以形成如圖17中所見且如上文相對於圖9所描述之組件910，其中囊封物950可接觸第二囊封物952之表面953、954及第一支撐元件及第二支撐元件102、104之第二表面103、106。
圖18說明上文相對於圖15至圖17所描述之該方法的變體，其中連接件165可與曝露在第二囊封劑之表面953處之第二連接件162之端部164連接。接著，連接件165可與第一支撐元件102之第二表面103處之導電元件266(例如，襯墊、支柱或其他導電連接件)連接以形成諸如或類似於圖16中所見之組件的組件。接著，可將囊封劑950塗覆至組件以 形成如圖17中所見且如上文相對於圖9所描述之組件910。
圖19說明根據一實例的組件1110，其中第一支撐元件102包括在其第一與第二表面101、103之間延伸之開口155。在一個實例中，開口可用作埠，當製造組件1110時，可經由埠將囊封劑供應至第一支撐元件及與第二支撐元件之間的內部空間中。
圖20說明根據上文相對於圖9及17所描述之具體實例之變體的組件1210，其中囊封物1252包括上覆於微電子元件120之額外部分。在所展示之實例中，囊封劑1252形成為部分地囊封第二連接件162且延伸至微電子元件之主表面129及邊緣表面127上之單片區域。當將微電子元件面向上安裝至第二支撐元件104上時，主表面129可為如上文相對於圖1A所描述之前表面。替代地，當微電子元件面朝向第二支撐元件104時，主表面128可為與前面相對之微電子元件120之背面。在此實例中，囊封物1250可與囊封物1252接觸形成且可上覆於第一支撐元件102之第二表面103或與第一支撐元件之第二表面接觸。
圖21至圖22描繪根據上文相對於圖11至圖13所描述之方法之變體的製程。如圖21中所展示，子組件321自身可為微電子封裝，其中微電子元件130具有以類似於如上文相對於圖1A所描述在微電子元件20與支撐元件104之間耦合之方式電耦合至其支撐元件302的觸點。在一些實例中，囊封物352可覆蓋微電子元件130之邊緣表面132，且在一些情況下可覆蓋背離子組件321之支撐元件302的微電子元件之主表面134。
接著，參見圖22，子組件321之連接件161可與第二子組件22之對應連接件162對準並連接且囊封物650可形成於微電子元件120與 子組件321之間的空間中以形成包括耦合至支撐元件302、104的微電子元件120、130之多層堆疊及電耦合之組件1310，以使得微電子元件120、130可經由支撐元件104、302及第一連接件及第二連接件161、162與彼此電耦合。諸如上文相對於圖3所描述，典型地在形成囊封物650之後，可將連接元件146(例如，焊料球)塗覆至支撐元件104之端子142。
圖23說明其變體，與圖14中所展示類似，其中在第二連接件162已附接至第一連接件之端部163之情況下執行組裝第一子組件及第二子組件之製程。
圖24說明與上文圖15至圖17中所展示類似之變體，可在囊封物952部分地覆蓋第二連接件162且第一連接件161與曝露在囊封物952之表面953處之第二連接件162之端部164連接之情況下執行組裝製程。圖25說明以此方式形成所得組件1410。
圖26至圖27說明另一變體，其中可如上文參照展示於圖11至圖13及圖15至圖17中之方法所論述部分地囊封相應子組件中之第一連接件161及第二連接件162二者。然而，在此情況下，可呈諸如上文所描述的導電塊體形式之第三連接件169可如所展示與第一連接件之端部163附接並電耦合。如在圖27中進一步所展示，第三連接件169可與第二連接件162對準並連接，且可接著將所得組件1510囊封在填充個別第三連接件169之間的空間及填充微電子元件120與支撐元件302之間的空間之第三囊封物1550中。組件1510亦可形成有附接至支撐元件104之連接元件146以供與如上文所描述之外部部件之對應觸點進一步連接。
圖28至圖30說明根據上文所描述之方法之另一變體的製 程。在此實例中，可省略第一連接件或第二連接件或二者上之部分囊封物。代替地，如圖28中所展示，介電質加固軸環156可存在於單個第一連接件161、單個第二連接件162或二者的周圍。如圖28中所見，加固軸環156包括上覆於相應個別連接件之外部表面的部分157(例如通常為導電塊體之球面表面，或替代地鄰近支柱或其他連接件之壁)，且加固軸環可形成鄰近加固軸環會合在此的凹槽159。加固軸環可藉由將材料流動至支撐元件102之表面103上來形成，其可接著流動至附接第一連接件161之表面103上之位置。舉例而言，可將介電質加固材料配製為流動至環繞單個第一連接件之區域的液態。在一些實例中，可在液態材料形成部分或所有加固軸環之情況下使用真空塗覆、滾筒塗佈、噴霧塗佈、分配或篩選製程。介電質加固材料可環繞連接件芯吸(wick up)以便支撐連接件之外部表面且曝露它們的端部163，且在連接件與其他連接件連接以形成本文所描述之組件或封裝時阻止或實質上阻止由此所加固之連接件之破裂。可在一些情況下採用清理程序以移除上覆於端部163之相對較小量之加固材料。如在圖28中進一步所見，此加固材料156可同樣存在於第二連接件162處並環繞第二連接件。替代地，可省略加固層，如在第二連接件162b之情況下所見。在一個實例中，加固材料可為環氧樹脂材料或包括環氧樹脂材料(諸如具有介電質粒子負載材料之底膠填充材料)，諸如通常配製至微電子元件(諸如半導體晶片)之觸點支撐面與晶片所倒裝晶片附接及電性互連之基板之表面之間的介面。在一些情況下，加固軸環可降低其所應用之子組件之CTE。
如在圖29中進一步所展示，具有於其中曝露端部之第一連接件及第二連接件之子組件可以與上文所描述類似的方式連接在一起。
隨後，如圖30中所見，可用填充在子組合件之間的空間中之囊封物150機械地加固經連接子組件且進一步加固第一連接件與第二連接件之間的連接。如圖30中所見，經連接之第一連接件及第二連接件161、162可以與針對前述具體實例所描述類似的方式提供第一支撐元件與第二支撐元件之間的連接之增加的高度及增加的縱橫比。
在圖28至圖30中所展示之具體實例之變體中，硬挺層可上覆於僅第二連接件之壁或可上覆於僅第二連接件中之一些之壁。第一連接件、第二連接件或第一連接件及第二連接件二者可為導電塊體或可為前述中所展示及論述之任何類型之連接件。
在進一步變體中，諸如上文圖21中所展示及描述之封裝321的微電子封裝可取代包括支撐元件102之圖28中之子組件及此子組件可與另一微電子封裝連接以形成與圖29中所描繪類似之組件。
參見圖31至圖36，在上文所展示及描述的具體實例之任一者之另一變體中，提供第一子組件1721(圖31)，其包含諸如上文所描述的支撐元件中之任一者之支撐元件102，且連接件1732遠離支撐元件之表面102延伸。連接件1732可為在前述中所描述之連接件中之任一者，諸如(但不限於)：導電塊體(例如，可包括錫、銦、焊料或共熔物的可回焊塊體)或替代地支柱、電線、柱形凸塊或具有實芯之塊體或前述之任何組合。如在上文所描述之具體實例中，支柱可為基本上由銅組成之單片金屬區或包括基本上由銅組成之單片金屬區。可將接合金屬設置於此等連接件之外部表面上。因此，在如圖31中所說明之一特定實例中，連接件1732可為其表面103處之連接至導電元件1730(例如，襯墊、柱形凸塊)的導電塊體(諸 如接合金屬塊體或焊料塊體)。在此變體中，可在組裝第一子組件與第二子組件1725(圖35)之前處理第一子組件1721以形成經改良之第一子組件1723，其中第一連接件1732之末端1734超出絕緣結構1744(例如，囊封物)之表面突起。
特定言之，參見圖32，可進行製程以使得第一連接件1732之末端1734突起至臨時層1708中且被臨時層覆蓋。為形成絕緣結構，可將支撐元件及臨時層置於相應模具板1712、1710之相反內表面上，且可固化介電質材料可在支撐元件102與臨時層1708之間的凹穴1720內流動。在此製程期間，臨時層將保持介電質材料不覆蓋連接件末端1734。隨後，當移除模具板時(圖33)，第一連接件之末端1734不含絕緣結構，以使得末端1734超出絕緣結構1742之表面1744突起。
在一個實例中，臨時層1708可為沿模具板之內表面延伸之薄膜。在此實例中，可將薄膜置放於模具之板1710與支撐元件102之間。如所展示，可將薄膜置於模具板1710之內部表面1711上。安置支撐元件102之面朝外之表面101，以使得其直接地或間接地擱置於與第一模具板1710相反之模具之第二板1712上。當模具板1710、1712彙集在一起時，連接件1732之末端1734突起至薄膜1708中且被薄膜覆蓋。諸如囊封劑或模製化合物之介電質材料接著可在空腔1720中流動且至少部分地經固化以便形成絕緣結構1742(圖33)，使連接件之末端1734未被介電質材料覆蓋，此係因為其受薄膜1708保護。參見圖34，在移除模具板及臨時薄膜1708之後，所得子組件1723中之連接件之末端突起超出絕緣結構1742或囊封之表面1744。
在上文所描述之製程之變體中，代替使用如上文所描述之可移除薄膜，在形成囊封層之前，可在模具板1710之內表面上置放水溶性膜代替臨時層1708。當移除模具板時，可藉由沖洗水溶性膜來移除水溶性膜以便保留如上文所描述超出絕緣結構1742或囊封層之表面1744突起之連接件之末端1734。
圖35說明在形成與上文參照圖27所展示及描述的組件1510類似之組件中第一子組件1723之用途。如圖35中所展示，第一連接件1732之末端1734與對應第二連接件169(例如，第二子組件1725之導電塊體)對準，以使得末端1734與連接件169之末端並列。如在上文所描述之具體實例中之一或多者中，第二子組件1725可包含電耦合至支撐元件104之微電子元件120，該微電子元件在第二子組件之第二支撐元件104之表面106上方突起。如圖35中所見，可將第一連接件1732之末端安置於距第一支撐元件之表面103的最大高度1736處。同樣地，可將第二連接件169之末端安置於距第二支撐元件104之表面106的最大高度1756處。第二子組件1725可包含包含至少部分經固化第三介電質材料之第三絕緣結構1752。第三絕緣結構1752可為如上文所描述之經模製囊封物。
接著，如在圖36中進一步所展示，子組件1723與封裝1740中之第二子組件接合以使得連接件之末端1734與對應連接件169連接。可接著形成第二絕緣結構或囊封物，例如藉由流動第二介電質材料以填充連接件169之間及連接件169中之空間且填充微電子元件120之間及第一支撐元件與第二支撐元件102及104之間的體積。第二絕緣結構可由同一介電質材料或由與第一介電質材料不同之材料組成。如在所展示及描述之任何或 所有具體實例中，(例如)參見圖1至圖21及圖28至圖30，可在第一子組件1723之面朝外表面處提供第一端子141。圖36進一步展示附接至在組件1740之第二子組件1725之面朝外之表面105處所提供之第二端子142的連接元件146。組件1740可為微電子封裝，其可適合於安裝至另一部件，例如經由連接元件146之電路板(未展示)。在存在端子141之一些具體實例中，組件1740可用作疊層封裝(package-on-package；「PoP」)組件，以供將一或多個額外微電子封裝之端子連接至端子141。
在其他變體(未展示)中，可在具有如本文中所描述之微電子元件或支撐元件之子組件中之一者或兩者由不同結構取代之情況下執行圖11至圖14、圖15至圖18或圖21至圖30中所描繪之組裝製程中之任一者。特定言之，子組件中之一者或兩者可為或可包括耦合至此子組件之每一層級處之相應微電子元件的微電子元件及支撐元件之多層堆疊及電性互連之組件。
參見圖37至40，在其他變體中，第一絕緣結構可形成於包含第二支撐件元件104及微電子元件120及第二連接件1762的子組件1761上，所有均向上地背離支撐元件104之表面106。將諸如薄膜之臨時層1768設置於模具板1770之內部表面1769上。接著，如圖37中所示，當模具板1770、1772被用於承載於子組件1761上時，連接件之末端1764突起至臨時層1768且由此被覆蓋。隨後，介電質材料在模具空腔內流動以形成絕緣結構1774，且接著移除臨時層，得到如圖39中所見之子組件1765。除連接件1762之末端1764超出絕緣結構之表面1773突起以外，可接著藉由諸如上文參照圖15所描述的製程將此第一子組件1765與第二子組件1767接合。圖 40說明藉由來接合第一子組件及第二子組件所形成之組件1780，該組件具有經由端子之外部連接功能等，諸如上文所描述的具體實例之任一者中所提供。
如上文所述之結構提供非凡的三維互連功能。此等功能可與任何類型之晶片一起使用。僅藉助於實例，晶片之以下組合可包括於如上文所論述之結構中：(i)處理器及與處理器一起使用之記憶體；(ii)同樣的類型之複數個記憶體晶片；(iii)不同類型之複數個記憶體晶片，諸如DRAM及SRAM；(iv)用於處理來自感測器之影像的影像感測器及影像處理器；(v)特殊應用積體電路(「ASIC」)及記憶體。如上文所述之結構可用於建構不同電子系統。舉例而言，如圖41中所見，根據本發明之另一具體實例的系統500包括與其他電子部件508及510結合之如上文所描述之結構506。在所描繪之實例中，部件508為半導體晶片，而部件510為顯示螢幕，但可使用任何其他部件。當然，儘管出於清楚說明之目的僅兩個額外部件描繪於圖41中，系統可包括任意數目之此等部件。如上文所描述之結構506可為(例如)如關於上文所描述的具體實例中之任一者提供之微電子封裝或可為諸如上文關於圖3或圖8所論述之微電子組件。將結構506及部件508及510安裝於常用外殼501中(示意性地以虛線描繪)，且視需要與彼此電性地互連以形成所需電路。在所展示之例示性系統中，系統包括諸如可撓性印刷電路板之電路板502，且該電路板包括將部件與彼此互連之互件眾多導體504(其中僅一個描繪於圖41中)。然而，此僅為例示性的；可使用用於製造電連接之任何適合的結構。外殼501經描繪為可(例如)在蜂巢式電話或個人數位助理中使用之攜帶型外殼類型，且將螢幕510曝露於外殼 之表面。其中結構506包括諸如成像晶片、鏡頭511之感光元件或亦可提供其他光學器件以供將光照佈線至結構。同樣，展示於圖41中之簡化系統僅為例示性的；可使用如上文所述之結構製造其他系統(包括通常被視為固定結構之系統，諸如桌上型電腦、路由器及類似者)。
由於可在不背離本發明之情況下使用如上文所論述之此等及其他變體及特徵之組合，應藉助於說明而非借助於如由申請專利範圍所定義之本發明之侷限性來採取較佳具體實例之前述描述。
10‧‧‧微電子封裝
101‧‧‧表面
102‧‧‧支撐元件
103‧‧‧表面
104‧‧‧支撐元件
105‧‧‧表面
106‧‧‧表面
115‧‧‧底膠
120‧‧‧微電子元件
121‧‧‧凸塊
122‧‧‧前面
124‧‧‧觸點
125‧‧‧面
126‧‧‧觸點
127‧‧‧邊緣
129‧‧‧表面
141‧‧‧端子
142‧‧‧端子
142'‧‧‧端子
150‧‧‧囊封物
161‧‧‧連接件
162‧‧‧導電塊體
163‧‧‧端部
164‧‧‧端部
171‧‧‧芯
172‧‧‧芯
178‧‧‧方向
179‧‧‧方向
180‧‧‧方向
A‧‧‧間距
H‧‧‧高度

Claims (19)

  1. 一種微電子組件，其包含：第一支撐元件及第二支撐元件，其各自具有相對面對的第一表面及第二表面；一微電子元件，其安裝至該第一支撐元件及該第二支撐元件中之一支撐元件之該第二表面；導電第一連接件，其在該第一支撐元件之該第二表面上方突起；導電第二連接件，其在該第二支撐元件之該第二表面上方突起且耦合至該些第一連接件之端部；及一單片第一囊封物，其與該第一支撐元件及該第二支撐元件中之一支撐元件之該第二表面接觸形成，且與以下各者中之至少一者接觸形成：該第一支撐元件及該第二支撐元件中之另一支撐元件之該第二表面；或一單片第二囊封物，其與該另一支撐元件之該第二表面接觸形成，其中該第一支撐元件之該第一表面處之第一封裝端子經由與該些第二連接件對準且連接之成對之該些第一連接件與在該第二支撐元件之該第一表面處之對應第二封裝端子電耦合，且該些第一連接件及該些第二連接件中之至少一者包括導電塊體。
  2. 如申請專利範圍第1項之微電子組件，其中該些支撐元件之該些第二表面之間的一組裝間隙高度(standoff height)大於在平行於該第一支撐元件之該第二表面之至少一個方向上該些第一連接件之一間距。
  3. 如申請專利範圍第1項之微電子組件，其中該微電子元件具有背離該微電子元件所安裝的該支撐元件的一面，且該第一囊封物與該微電子 元件之該面或形成於該微電子元件之該面上之一第三囊封物中之至少一者接觸形成。
  4. 如申請專利範圍第1項之微電子組件，其中該微電子組件包括該第二囊封物且該第一囊封物與該第二囊封物接觸形成。
  5. 如申請專利範圍第1項之微電子組件，其中該些第一連接件或該些第二連接件中之至少一者包括柱形凸塊或實心的實質上硬質金屬支柱中之至少一者。
  6. 如申請專利範圍第1項之微電子組件，其進一步包含第三連接件，該些第三連接件各自與該些第一連接件中之一者之一端部對準且與該些第二連接件中之一者之一端部對準且與經對準之該第一連接件及經對準之該第二連接件中之至少一者連接，其中經耦合的第一連接件、第二連接件及第三連接件在藉由該第一囊封物之材料而彼此分離且與該微電子元件分離之相應行中對準，且該第一封裝端子經由該些第三連接件與對應的該些第二封裝端子電耦合。
  7. 如申請專利範圍第6項之微電子組件，其中該第一囊封物將個別第三連接件彼此分離且絕緣。
  8. 一種經堆疊之多晶片微電子組件，其包括如申請專利範圍第1項之微電子組件及上覆該微電子組件之該第一支撐元件之一微電子封裝，該微電子封裝具有與該微電子組件之該些第一封裝端子連接之端子。
  9. 如申請專利範圍第8項之經堆疊之多晶片微電子組件，其中該些第一連接件為自該第一支撐元件之該第二表面處之襯墊突起之導電金屬塊體且該些第二連接件包括實心的實質上硬質金屬支柱。
  10. 如申請專利範圍第9項之經堆疊之多晶片微電子組件，其中該些導電金屬塊體中之每一者由該第一囊封物環繞。
  11. 如申請專利範圍第8項之經堆疊之多晶片微電子組件，其中該些第二連接件為自該第二支撐元件之該第二表面處之襯墊突起之導電金屬塊體，該些導電金屬塊體中之每一者由該囊封物環繞，且該些第一連接件包括實心的實質上硬質金屬支柱。
  12. 一種微電子組件，其包含：一第一微電子封裝，其包含具有相對面對的第一表面及第二表面之一第一支撐元件、安裝至該第一表面及該第二表面中之一者之一第一微電子元件及遠離該第二表面延伸之複數個導電第一連接件；一第二微電子封裝，其包括具有相對面對的第一表面及第二表面之一第二支撐元件、安裝至該第二支撐元件之該第二表面之一微電子元件及在該第二支撐元件之該第二表面上方突起且耦合至該些第一連接件之端部之導電第二連接件；介電質加固軸環，其環繞該些第一連接件或該些第二連接件中之一或多者之連接件之部分，該些介電質軸環經組態以在形成該組件中在由此加固之該些連接件與其他連接件連接時實質上阻止由此加固之該些連接件之破裂，以使得該組件具有經增加之高度，且該第一支撐元件與該第二支撐元件之間的連接具有經增加之縱橫比；及一囊封物，其在該第一支撐元件與該第二支撐元件之該些第二表面之間且與該些加固軸環接觸，其中該第二支撐元件之該第一表面處之封裝端子經由與該些第二連接 件對準且耦合的相應對之該些第一連接件與在該第一支撐元件之該第一表面處之導電元件耦合，且該些第一連接件及該些第二連接件中之至少一者包括導電塊體。
  13. 如申請專利範圍第12項之微電子組件，其中該些支撐元件之該些第二表面之間的一組裝間隙高度大於在平行於該第一支撐元件之該第二表面之至少一個方向上該些第一連接件之一間距。
  14. 如申請專利範圍第12項之微電子組件，其中該微電子元件具有背離該微電子元件所安裝的該支撐元件的一面，且該囊封物與該微電子元件之該面或形成於該微電子元件之該面上之一第三囊封物中之至少一者接觸形成。
  15. 如申請專利範圍第12項之微電子組件，其進一步包含與該些第一連接件及該些第二連接件耦合之第三連接件，每一第三連接件與該些第一連接件中之一者之一端部對準且與該些第二連接件中之一者之一端部對準且與經對準之該第一連接件及經對準之該第二連接件中之至少一者連接，其中經耦合之該些第一連接件、該些第二連接件及該些第三連接件之集合在相應行中對準且藉由該囊封物之該材料彼此分離且與該微電子元件分離，該組件進一步包括在該第一支撐元件之該第一表面處之第一封裝端子，其中該些封裝端子為經由該些第三連接件與對應的該些第一封裝端子電耦合之第二封裝端子。
  16. 如申請專利範圍第15項之微電子組件，其中該囊封物將個別第三連接件彼此分離且絕緣。
  17. 一種製造一微電子組件之方法，其包含： 連接第一子組件及第二子組件以形成一組件，該組件具有在該組件之面朝外的一第一表面處的第一端子及在該組件之與該第一表面相對之面朝外的一第二表面處的第二端子，其中該些子組件中之至少一者具有安裝至其一面朝內的第二表面之至少一個微電子元件，該微電子元件電耦合至該些子組件中的該至少一者，該第一子組件包括一第一支撐元件，且該第二子組件包括一第二支撐元件，且該第一子組件或該第二子組件中之至少一者包括在該支撐元件之面朝內的該第二表面上方突起而朝向其他支撐元件之面朝內的該第二表面之連接件，且複數個該些第一端子中之每一者經由具有與一相應第二連接件之一端部耦合之一端部的一相應對之一第一連接件與對應第二端子電耦合，該第二連接件在該第一連接件上方延伸，且介電質加固軸環環繞該些第一連接件或該些第二連接件中之一或多者之連接件之部分，其中在形成該組件中在將該些第一連接件之該些端部與其他連接件連接期間，該些介電質軸環實質上阻止由此加固之該些連接件之破裂，以使得該組件具有經增加之高度且該第一支撐元件及該第二支撐元件之間的連接具有經增加之縱橫比；且使一囊封劑流動至該第一支撐元件與該第二支撐元件之間的一空間中以便形成將個別對之經電耦合之第一連接件及第二連接件之至少部分彼此分離的一囊封物。
  18. 如申請專利範圍第17項之方法，其中該囊封物為一第一囊封物，該第一子組件或該第二子組件中之一者包括將其該些連接件彼此分離之一 第二囊封物且該第一囊封物與該第二囊封物接觸形成。
  19. 如申請專利範圍第17項之方法，其中該些第一連接件及該些第二連接件分別具有在該第一支撐元件及該第二支撐元件的該第二表面上方的最大高度處之端部，且該些第一連接件之該些端部與該些第二連接件之端部對準且直接地連接。
TW106100602A 2013-07-15 2017-01-09 具有藉由延伸穿過囊封物的連接件所耦合的堆疊端子的微電子組件 TW201801285A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/942,568 US9023691B2 (en) 2013-07-15 2013-07-15 Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US14/230,521 US8883563B1 (en) 2013-07-15 2014-03-31 Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US14/995,726 2016-01-14
US14/995,726 US9633979B2 (en) 2013-07-15 2016-01-14 Microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation

Publications (1)

Publication Number Publication Date
TW201801285A true TW201801285A (zh) 2018-01-01

Family

ID=51845728

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106100602A TW201801285A (zh) 2013-07-15 2017-01-09 具有藉由延伸穿過囊封物的連接件所耦合的堆疊端子的微電子組件

Country Status (3)

Country Link
US (2) US8883563B1 (zh)
TW (1) TW201801285A (zh)
WO (1) WO2017123398A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI708319B (zh) * 2019-09-26 2020-10-21 南亞科技股份有限公司 半導體結構及其製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US8912670B2 (en) 2012-09-28 2014-12-16 Intel Corporation Bumpless build-up layer package including an integrated heat spreader
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9159690B2 (en) * 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
KR102194722B1 (ko) * 2014-09-17 2020-12-23 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US9601435B2 (en) 2015-01-22 2017-03-21 Qualcomm Incorporated Semiconductor package with embedded components and method of making the same
US9570373B1 (en) * 2015-12-09 2017-02-14 International Business Machines Corporation Near-chip compliant layer for reducing perimeter stress during assembly process
US20180053753A1 (en) * 2016-08-16 2018-02-22 Freescale Semiconductor, Inc. Stackable molded packages and methods of manufacture thereof
US10381300B2 (en) * 2016-11-28 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package including filling mold via
US10181447B2 (en) * 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
IT201700055983A1 (it) 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore, dispositivo a semiconduttore e circuito corrispondenti
US9947634B1 (en) * 2017-06-13 2018-04-17 Northrop Grumman Systems Corporation Robust mezzanine BGA connector
US11239587B2 (en) * 2018-03-07 2022-02-01 Xcelsis Corporation Configurable smart object system with clip-based connectors
US20220359468A1 (en) * 2021-05-06 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (390)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439262B2 (de) 1963-07-23 1972-03-30 Siemens AG, 1000 Berlin u. 8000 München Verfahren zum kontaktieren von halbleiterbauelementen durch thermokompression
US3358897A (en) 1964-03-31 1967-12-19 Tempress Res Co Electric lead wire bonding tools
US3623649A (en) 1969-06-09 1971-11-30 Gen Motors Corp Wedge bonding tool for the attachment of semiconductor leads
DE2119567C2 (de) 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
DE2228703A1 (de) 1972-06-13 1974-01-10 Licentia Gmbh Verfahren zum herstellen einer vorgegebenen lotschichtstaerke bei der fertigung von halbleiterbauelementen
US4327860A (en) 1980-01-03 1982-05-04 Kulicke And Soffa Ind. Inc. Method of making slack free wire interconnections
US4422568A (en) 1981-01-12 1983-12-27 Kulicke And Soffa Industries, Inc. Method of making constant bonding wire tail lengths
US4437604A (en) 1982-03-15 1984-03-20 Kulicke & Soffa Industries, Inc. Method of making fine wire interconnections
JPS61125062A (ja) 1984-11-22 1986-06-12 Hitachi Ltd ピン取付け方法およびピン取付け装置
US4604644A (en) 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US4716049A (en) 1985-12-20 1987-12-29 Hughes Aircraft Company Compressive pedestal for microminiature connections
US4924353A (en) 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
US4793814A (en) 1986-07-21 1988-12-27 Rogers Corporation Electrical circuit board interconnect
US4695870A (en) 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
JPS62226307A (ja) 1986-03-28 1987-10-05 Toshiba Corp ロボツト装置
US4771930A (en) 1986-06-30 1988-09-20 Kulicke And Soffa Industries Inc. Apparatus for supplying uniform tail lengths
JPS6397941A (ja) 1986-10-14 1988-04-28 Fuji Photo Film Co Ltd 感光材料
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
JP2642359B2 (ja) 1987-09-11 1997-08-20 株式会社日立製作所 半導体装置
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US4804132A (en) 1987-08-28 1989-02-14 Difrancesco Louis Method for cold bonding
US4998885A (en) 1989-10-27 1991-03-12 International Business Machines Corporation Elastomeric area array interposer
US5077598A (en) 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing
US5095187A (en) 1989-12-20 1992-03-10 Raychem Corporation Weakening wire supplied through a wire bonder
AU637874B2 (en) 1990-01-23 1993-06-10 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
CA2034703A1 (en) 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
US5083697A (en) 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
US4975079A (en) 1990-02-23 1990-12-04 International Business Machines Corp. Connector assembly for chip testing
US4999472A (en) 1990-03-12 1991-03-12 Neinast James E Electric arc system for ablating a surface coating
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5067382A (en) 1990-11-02 1991-11-26 Cray Computer Corporation Method and apparatus for notching a lead wire attached to an IC chip to facilitate severing the wire
KR940001149B1 (ko) 1991-04-16 1994-02-14 삼성전자 주식회사 반도체 장치의 칩 본딩 방법
JPH06510122A (ja) 1991-08-23 1994-11-10 エヌチップ　インコーポレイテッド パッケージされていない集積回路のバーン・イン技術
US5220489A (en) 1991-10-11 1993-06-15 Motorola, Inc. Multicomponent integrated circuit package
JP2931936B2 (ja) 1992-01-17 1999-08-09 株式会社日立製作所 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置
US5831836A (en) 1992-01-30 1998-11-03 Lsi Logic Power plane for semiconductor device
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5438224A (en) 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5494667A (en) 1992-06-04 1996-02-27 Kabushiki Kaisha Hayahibara Topically applied hair restorer containing pine extract
US5915752A (en) 1992-07-24 1999-06-29 Tessera, Inc. Method of making connections to a semiconductor chip assembly
US6054756A (en) 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US5977618A (en) 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US20050062492A1 (en) 2001-08-03 2005-03-24 Beaman Brian Samuel High density integrated circuit apparatus, test probe and methods of use thereof
US5371654A (en) 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US6295729B1 (en) 1992-10-19 2001-10-02 International Business Machines Corporation Angled flying lead wire bonding process
JP2716336B2 (ja) 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
JPH06268101A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US5340771A (en) 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US20030048108A1 (en) 1993-04-30 2003-03-13 Beaman Brian Samuel Structural design and processes to control probe position accuracy in a wafer test probe assembly
US5811982A (en) 1995-11-27 1998-09-22 International Business Machines Corporation High density cantilevered probe for electronic devices
JP2981385B2 (ja) 1993-09-06 1999-11-22 シャープ株式会社 チップ部品型ｌｅｄの構造及びその製造方法
US6835898B2 (en) 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
EP1213756A3 (en) 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
US5615824A (en) 1994-06-07 1997-04-01 Tessera, Inc. Soldering with resilient contacts
US5802699A (en) 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
JPH07335783A (ja) 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5468995A (en) 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US5989936A (en) 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US6117694A (en) 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US6828668B2 (en) 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US5656550A (en) 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5541567A (en) 1994-10-17 1996-07-30 International Business Machines Corporation Coaxial vias in an electronic substrate
US5495667A (en) 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
US5736074A (en) 1995-06-30 1998-04-07 Micro Fab Technologies, Inc. Manufacture of coated spheres
US5971253A (en) 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US5810609A (en) 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
JPH09134934A (ja) 1995-11-07 1997-05-20 Sumitomo Metal Ind Ltd 半導体パッケージ及び半導体装置
JP3332308B2 (ja) 1995-11-07 2002-10-07 新光電気工業株式会社 半導体装置及びその製造方法
US5731709A (en) 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US6821821B2 (en) 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
JPH1012769A (ja) 1996-06-24 1998-01-16 Ricoh Co Ltd 半導体装置およびその製造方法
US5976913A (en) 1996-12-12 1999-11-02 Tessera, Inc. Microelectronic mounting with multiple lead deformation using restraining straps
US6133072A (en) 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US6121676A (en) 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6054337A (en) 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
JP3400279B2 (ja) 1997-01-13 2003-04-28 株式会社新川 バンプ形成方法
US5898991A (en) 1997-01-16 1999-05-04 International Business Machines Corporation Methods of fabrication of coaxial vias and magnetic devices
EP1030369B1 (en) 1997-08-19 2007-12-12 Hitachi, Ltd. Multichip module structure and method for manufacturing the same
CA2213590C (en) 1997-08-21 2006-11-07 Keith C. Carroll Flexible circuit connector and method of making same
JP3859318B2 (ja) 1997-08-29 2006-12-20 シチズン電子株式会社 電子回路のパッケージ方法
JP3937265B2 (ja) 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
JP2978861B2 (ja) 1997-10-28 1999-11-15 九州日本電気株式会社 モールドｂｇａ型半導体装置及びその製造方法
US6038136A (en) 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
JPH11219984A (ja) 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US6222136B1 (en) 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6002168A (en) 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
JPH11163022A (ja) 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
US6124546A (en) 1997-12-03 2000-09-26 Advanced Micro Devices, Inc. Integrated circuit chip package and method of making the same
US6260264B1 (en) 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US6052287A (en) 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
US5973391A (en) 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
JPH11220082A (ja) 1998-02-03 1999-08-10 Oki Electric Ind Co Ltd 半導体装置
JP3536650B2 (ja) 1998-02-27 2004-06-14 富士ゼロックス株式会社 バンプ形成方法および装置
KR100260997B1 (ko) 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
KR100266693B1 (ko) 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
KR100265563B1 (ko) 1998-06-29 2000-09-15 김영환 볼 그리드 어레이 패키지 및 그의 제조 방법
US6414391B1 (en) 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6164523A (en) 1998-07-01 2000-12-26 Semiconductor Components Industries, Llc Electronic component and method of manufacture
US5854507A (en) 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6515355B1 (en) 1998-09-02 2003-02-04 Micron Technology, Inc. Passivation layer for packaged integrated circuits
JP2000091383A (ja) 1998-09-07 2000-03-31 Ngk Spark Plug Co Ltd 配線基板
US6194250B1 (en) 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
US6158647A (en) 1998-09-29 2000-12-12 Micron Technology, Inc. Concave face wire bond capillary
US6684007B2 (en) 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
JP3407275B2 (ja) 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
US6332270B2 (en) 1998-11-23 2001-12-25 International Business Machines Corporation Method of making high density integral test probe
JP3346320B2 (ja) * 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
US6206273B1 (en) 1999-02-17 2001-03-27 International Business Machines Corporation Structures and processes to create a desired probetip contact geometry on a wafer test probe
US6177729B1 (en) 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
US6258625B1 (en) 1999-05-18 2001-07-10 International Business Machines Corporation Method of interconnecting electronic components using a plurality of conductive studs
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6228687B1 (en) 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
TW417839U (en) 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
JP4526651B2 (ja) 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
KR20090068389A (ko) 1999-09-02 2009-06-26 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
US6867499B1 (en) 1999-09-30 2005-03-15 Skyworks Solutions, Inc. Semiconductor packaging
TW512467B (en) 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
JP3513444B2 (ja) 1999-10-20 2004-03-31 株式会社新川 ピン状ワイヤ等の形成方法
JP2001127246A (ja) 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
US6362525B1 (en) 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
JP3798597B2 (ja) 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP3566156B2 (ja) 1999-12-02 2004-09-15 株式会社新川 ピン状ワイヤ等の形成方法
KR100426494B1 (ko) 1999-12-20 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
US6790757B1 (en) 1999-12-20 2004-09-14 Agere Systems Inc. Wire bonding method for copper interconnects in semiconductor devices
JP2001196407A (ja) 2000-01-14 2001-07-19 Seiko Instruments Inc 半導体装置および半導体装置の形成方法
US6710454B1 (en) 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
JP2001339011A (ja) 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP3980807B2 (ja) 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
JP2001274196A (ja) 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置
KR100583491B1 (ko) 2000-04-07 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6531335B1 (en) 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
US6522018B1 (en) 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
US6647310B1 (en) 2000-05-30 2003-11-11 Advanced Micro Devices, Inc. Temperature control of an integrated circuit
US6531784B1 (en) 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US6560117B2 (en) 2000-06-28 2003-05-06 Micron Technology, Inc. Packaged microelectronic die assemblies and methods of manufacture
US6476583B2 (en) 2000-07-21 2002-11-05 Jomahip, Llc Automatic battery charging system for a battery back-up DC power supply
SE517086C2 (sv) 2000-08-08 2002-04-09 Ericsson Telefon Ab L M Förfarande för säkring av lodkulor och eventuella komponenter, vilka är fästa på en och samma sida av ett substrat
US6462575B1 (en) 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
JP3874062B2 (ja) 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
US6507104B2 (en) 2000-09-07 2003-01-14 Siliconware Precision Industries Co., Ltd. Semiconductor package with embedded heat-dissipating device
US6578755B1 (en) 2000-09-22 2003-06-17 Flip Chip Technologies, L.L.C. Polymer collar for solder bumps
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
JP4505983B2 (ja) 2000-12-01 2010-07-21 日本電気株式会社 半導体装置
JP3798620B2 (ja) 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
KR100393102B1 (ko) 2000-12-29 2003-07-31 앰코 테크놀로지 코리아 주식회사 스택형 반도체패키지
AUPR244801A0 (en) 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)
US6388322B1 (en) 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump
JP2002280414A (ja) 2001-03-22 2002-09-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002289769A (ja) 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 積層型半導体装置およびその製造方法
SG108245A1 (en) 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US20030006494A1 (en) 2001-07-03 2003-01-09 Lee Sang Ho Thin profile stackable semiconductor package and method for manufacturing
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
JP4023159B2 (ja) 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
US6550666B2 (en) 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
US7605479B2 (en) 2001-08-22 2009-10-20 Tessera, Inc. Stacked chip assembly with encapsulant layer
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US20030057544A1 (en) 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
JP2003122611A (ja) 2001-10-11 2003-04-25 Oki Electric Ind Co Ltd データ提供方法及びサーバ装置
JP4257771B2 (ja) 2001-10-16 2009-04-22 シンジーテック株式会社 導電性ブレード
JP3875077B2 (ja) 2001-11-16 2007-01-31 富士通株式会社 電子デバイス及びデバイス接続方法
JP2003174124A (ja) 2001-12-04 2003-06-20 Sainekkusu:Kk 半導体装置の外部電極形成方法
JP2003197669A (ja) 2001-12-28 2003-07-11 Seiko Epson Corp ボンディング方法及びボンディング装置
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
JP3935370B2 (ja) 2002-02-19 2007-06-20 セイコーエプソン株式会社 バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US6653723B2 (en) 2002-03-09 2003-11-25 Fujitsu Limited System for providing an open-cavity low profile encapsulated semiconductor package
KR100452819B1 (ko) 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
US7323767B2 (en) 2002-04-25 2008-01-29 Micron Technology, Inc. Standoffs for centralizing internals in packaging process
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US6673649B1 (en) * 2002-07-05 2004-01-06 Micron Technology, Inc. Microelectronic device packages and methods for controlling the disposition of non-conductive materials in such packages
US7262074B2 (en) * 2002-07-08 2007-08-28 Micron Technology, Inc. Methods of fabricating underfilled, encapsulated semiconductor die assemblies
US6987032B1 (en) 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
TW549592U (en) 2002-08-16 2003-08-21 Via Tech Inc Integrated circuit package with a balanced-part structure
US6740546B2 (en) 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
US6964881B2 (en) 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US7294928B2 (en) 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7229906B2 (en) 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
EP1556894A4 (en) 2002-09-30 2009-01-14 Advanced Interconnect Tech Ltd THERMALLY IMPROVED SEALING FOR SINGLE-LOCKING ASSEMBLY
US7045884B2 (en) 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
US6933598B2 (en) 2002-10-08 2005-08-23 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package and electrically shielded first package
TW567601B (en) 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
TWI221664B (en) 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
JP2004172477A (ja) 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
KR100621991B1 (ko) 2003-01-03 2006-09-13 삼성전자주식회사 칩 스케일 적층 패키지
JP2004221257A (ja) 2003-01-14 2004-08-05 Seiko Epson Corp ワイヤボンディング方法及びワイヤボンディング装置
JP3885747B2 (ja) 2003-03-13 2007-02-28 株式会社デンソー ワイヤボンディング方法
JP2004343030A (ja) 2003-03-31 2004-12-02 North:Kk 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP4199588B2 (ja) 2003-04-25 2008-12-17 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
DE10320646A1 (de) 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
JP4145730B2 (ja) 2003-06-17 2008-09-03 松下電器産業株式会社 半導体内蔵モジュール
KR100604821B1 (ko) 2003-06-30 2006-07-26 삼성전자주식회사 적층형 볼 그리드 어레이 패키지 및 그 제조방법
US7227095B2 (en) 2003-08-06 2007-06-05 Micron Technology, Inc. Wire bonders and methods of wire-bonding
KR100546374B1 (ko) 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
US7372151B1 (en) 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
US7061096B2 (en) 2003-09-24 2006-06-13 Silicon Pipe, Inc. Multi-surface IC packaging structures and methods for their manufacture
US20050095835A1 (en) 2003-09-26 2005-05-05 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
JP4272968B2 (ja) 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
JP4167965B2 (ja) 2003-11-07 2008-10-22 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路用部材の製造方法
KR100564585B1 (ko) 2003-11-13 2006-03-28 삼성전자주식회사 이중 스택된 ｂｇａ 패키지 및 다중 스택된 ｂｇａ 패키지
TWI227555B (en) 2003-11-17 2005-02-01 Advanced Semiconductor Eng Structure of chip package and the process thereof
KR100621992B1 (ko) 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
US7345361B2 (en) 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
US8970049B2 (en) 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
DE10360708B4 (de) 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
JP4334996B2 (ja) 2003-12-24 2009-09-30 株式会社フジクラ 多層配線板用基材、両面配線板およびそれらの製造方法
US7495644B2 (en) 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US6917098B1 (en) 2003-12-29 2005-07-12 Texas Instruments Incorporated Three-level leadframe for no-lead packages
US6900530B1 (en) 2003-12-29 2005-05-31 Ramtek Technology, Inc. Stacked IC
WO2005065207A2 (en) 2003-12-30 2005-07-21 Tessera, Inc. Microelectronic packages and methods therefor
US8207604B2 (en) 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
JP2005203497A (ja) 2004-01-14 2005-07-28 Toshiba Corp 半導体装置およびその製造方法
US20050173807A1 (en) 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
US7095105B2 (en) 2004-03-23 2006-08-22 Texas Instruments Incorporated Vertically stacked semiconductor device
JP4484035B2 (ja) 2004-04-06 2010-06-16 セイコーエプソン株式会社 半導体装置の製造方法
US8092734B2 (en) 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US6962864B1 (en) 2004-05-26 2005-11-08 National Chung Cheng University Wire-bonding method for chips with copper interconnects by introducing a thin layer
US7233057B2 (en) 2004-05-28 2007-06-19 Nokia Corporation Integrated circuit package with optimized mold shape
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7205177B2 (en) * 2004-07-01 2007-04-17 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
WO2006050691A2 (de) 2004-11-02 2006-05-18 Imasys Ag Verlegevorrichtung, kontaktiervorrichtung, zustellsystem, verlege- und kontaktiereinheit herstellungsanlage, verfahren zur herstellung und eine transpondereinheit
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
KR100674926B1 (ko) 2004-12-08 2007-01-26 삼성전자주식회사 메모리 카드 및 그 제조 방법
JP4504798B2 (ja) 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
DE102005006333B4 (de) 2005-02-10 2007-10-18 Infineon Technologies Ag Halbleiterbauteil mit mehreren Bondanschlüssen und gebondeten Kontaktelementen unterschiedlicher Metallzusammensetzung und Verfahren zur Herstellung desselben
DE102005006995B4 (de) 2005-02-15 2008-01-24 Infineon Technologies Ag Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
KR100630741B1 (ko) 2005-03-04 2006-10-02 삼성전자주식회사 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
TWI284394B (en) 2005-05-12 2007-07-21 Advanced Semiconductor Eng Lid used in package structure and the package structure of having the same
JP2006324553A (ja) 2005-05-20 2006-11-30 Renesas Technology Corp 半導体装置及びその製造方法
US7216794B2 (en) 2005-06-09 2007-05-15 Texas Instruments Incorporated Bond capillary design for ribbon wire bonding
US20100078795A1 (en) 2005-07-01 2010-04-01 Koninklijke Philips Electronics, N.V. Electronic device
US7476608B2 (en) 2005-07-14 2009-01-13 Hewlett-Packard Development Company, L.P. Electrically connecting substrate with electrical device
JP4551321B2 (ja) * 2005-07-21 2010-09-29 新光電気工業株式会社 電子部品実装構造及びその製造方法
US7675152B2 (en) 2005-09-01 2010-03-09 Texas Instruments Incorporated Package-on-package semiconductor assembly
DE102005051414B3 (de) 2005-10-25 2007-04-12 Infineon Technologies Ag Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
JP2007123595A (ja) 2005-10-28 2007-05-17 Nec Corp 半導体装置及びその実装構造
JP4530975B2 (ja) 2005-11-14 2010-08-25 株式会社新川 ワイヤボンディング方法
EP1962342A4 (en) * 2005-12-14 2010-09-01 Shinko Electric Ind Co SUBSTRATE WITH INTEGRATED CHIP AND METHOD FOR MANUFACTURING THE SAME
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7279795B2 (en) 2005-12-29 2007-10-09 Intel Corporation Stacked die semiconductor package
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US7652361B1 (en) * 2006-03-03 2010-01-26 Amkor Technology, Inc. Land patterns for a semiconductor stacking structure and method therefor
TWI294677B (en) * 2006-03-31 2008-03-11 Ind Tech Res Inst Interconnect structure with stress buffering ability and the manufacturing method thereof
US7390700B2 (en) 2006-04-07 2008-06-24 Texas Instruments Incorporated Packaged system of semiconductor chips having a semiconductor interposer
JP5598787B2 (ja) 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法
US7242081B1 (en) 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure
US7780064B2 (en) 2006-06-02 2010-08-24 Asm Technology Singapore Pte Ltd Wire bonding method for forming low-loop profiles
US20070290325A1 (en) 2006-06-16 2007-12-20 Lite-On Semiconductor Corporation Surface mounting structure and packaging method thereof
US7967062B2 (en) 2006-06-16 2011-06-28 International Business Machines Corporation Thermally conductive composite interface, cooled electronic assemblies employing the same, and methods of fabrication thereof
KR101043484B1 (ko) 2006-06-29 2011-06-23 인텔 코포레이션 집적 회로 패키지를 포함하는 장치, 시스템 및 집적 회로 패키지의 제조 방법
KR100792352B1 (ko) 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
KR100800478B1 (ko) 2006-07-18 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조방법
US20080023805A1 (en) 2006-07-26 2008-01-31 Texas Instruments Incorporated Array-Processed Stacked Semiconductor Packages
JP2008039502A (ja) 2006-08-03 2008-02-21 Alps Electric Co Ltd 接触子およびその製造方法
US7486525B2 (en) 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier
US7425758B2 (en) 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
KR20080020069A (ko) 2006-08-30 2008-03-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR100891516B1 (ko) 2006-08-31 2009-04-06 주식회사 하이닉스반도체 적층 가능한 에프비지에이 타입 반도체 패키지와 이를이용한 적층 패키지
KR100770934B1 (ko) 2006-09-26 2007-10-26 삼성전자주식회사 반도체 패키지와 그를 이용한 반도체 시스템 패키지
TWI336502B (en) 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
TWI312561B (en) 2006-10-27 2009-07-21 Advanced Semiconductor Eng Structure of package on package and method for fabricating the same
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
JP4274290B2 (ja) 2006-11-28 2009-06-03 国立大学法人九州工業大学 両面電極構造の半導体装置の製造方法
US8598717B2 (en) 2006-12-27 2013-12-03 Spansion Llc Semiconductor device and method for manufacturing the same
DE102006062473A1 (de) 2006-12-28 2008-07-03 Qimonda Ag Halbleiterbauelement mit auf einem Substrat montiertem Chip
KR100757345B1 (ko) 2006-12-29 2007-09-10 삼성전자주식회사 플립 칩 패키지 및 그의 제조 방법
US20080156518A1 (en) 2007-01-03 2008-07-03 Tessera, Inc. Alignment and cutting of microelectronic substrates
TWI332702B (en) 2007-01-09 2010-11-01 Advanced Semiconductor Eng Stackable semiconductor package and the method for making the same
JP5120266B6 (ja) 2007-01-31 2018-06-27 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4823089B2 (ja) 2007-01-31 2011-11-24 株式会社東芝 積層型半導体装置の製造方法
US8685792B2 (en) 2007-03-03 2014-04-01 Stats Chippac Ltd. Integrated circuit package system with interposer
US7517733B2 (en) 2007-03-22 2009-04-14 Stats Chippac, Ltd. Leadframe design for QFN package with top terminal leads
WO2008117488A1 (ja) 2007-03-23 2008-10-02 Sanyo Electric Co., Ltd 半導体装置およびその製造方法
JP4926787B2 (ja) 2007-03-30 2012-05-09 アオイ電子株式会社 半導体装置の製造方法
JP5003260B2 (ja) 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
KR20080094251A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조방법
US20080284045A1 (en) 2007-05-18 2008-11-20 Texas Instruments Incorporated Method for Fabricating Array-Molded Package-On-Package
JP2008306128A (ja) 2007-06-11 2008-12-18 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
KR100865125B1 (ko) 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
US7944034B2 (en) 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
JP5179787B2 (ja) 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
KR20090007120A (ko) 2007-07-13 2009-01-16 삼성전자주식회사 봉지부를 통하여 재배선을 달성하는 웨이퍼 레벨 적층형패키지 및 그 제조방법
JP2009044110A (ja) 2007-08-13 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
SG150396A1 (en) 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
US7651889B2 (en) 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
JP2009088254A (ja) 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
KR20090033605A (ko) 2007-10-01 2009-04-06 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
US20090091009A1 (en) 2007-10-03 2009-04-09 Corisis David J Stackable integrated circuit package
US8008183B2 (en) 2007-10-04 2011-08-30 Texas Instruments Incorporated Dual capillary IC wirebonding
TWI389220B (zh) 2007-10-22 2013-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US20090127686A1 (en) 2007-11-21 2009-05-21 Advanced Chip Engineering Technology Inc. Stacking die package structure for semiconductor devices and method of the same
KR100886100B1 (ko) 2007-11-29 2009-02-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US7964956B1 (en) 2007-12-10 2011-06-21 Oracle America, Inc. Circuit packaging and connectivity
KR100891537B1 (ko) 2007-12-13 2009-04-03 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
US20090170241A1 (en) 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
US8120186B2 (en) 2008-02-15 2012-02-21 Qimonda Ag Integrated circuit and method
US8258015B2 (en) 2008-02-22 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with penetrable film adhesive
US7919871B2 (en) 2008-03-21 2011-04-05 Stats Chippac Ltd. Integrated circuit package system for stackable devices
JP5043743B2 (ja) 2008-04-18 2012-10-10 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US7648911B2 (en) 2008-05-27 2010-01-19 Stats Chippac, Ltd. Semiconductor device and method of forming embedded passive circuit elements interconnected to through hole vias
KR20090123680A (ko) 2008-05-28 2009-12-02 주식회사 하이닉스반도체 적층 반도체 패키지
US7932170B1 (en) 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
TWI372453B (en) 2008-09-01 2012-09-11 Advanced Semiconductor Eng Copper bonding wire, wire bonding structure and method for processing and bonding a wire
SG158823A1 (en) 2008-07-18 2010-02-26 United Test & Assembly Ct Ltd Packaging structural member
US8004093B2 (en) 2008-08-01 2011-08-23 Stats Chippac Ltd. Integrated circuit package stacking system
KR20100033012A (ko) 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US8531043B2 (en) * 2008-09-23 2013-09-10 Stats Chippac Ltd. Planar encapsulation and mold cavity package in package system
US7842541B1 (en) 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
US8063475B2 (en) 2008-09-26 2011-11-22 Stats Chippac Ltd. Semiconductor package system with through silicon via interposer
JP5185062B2 (ja) 2008-10-21 2013-04-17 パナソニック株式会社 積層型半導体装置及び電子機器
MY149251A (en) 2008-10-23 2013-07-31 Carsem M Sdn Bhd Wafer-level package using stud bump coated with solder
KR101461630B1 (ko) 2008-11-06 2014-11-20 삼성전자주식회사 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
TW201023308A (en) 2008-12-01 2010-06-16 Advanced Semiconductor Eng Package-on-package device, semiconductor package and method for manufacturing the same
KR101011863B1 (ko) 2008-12-02 2011-01-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US7993941B2 (en) 2008-12-05 2011-08-09 Stats Chippac, Ltd. Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant
US8012797B2 (en) 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
JP2010206007A (ja) 2009-03-04 2010-09-16 Nec Corp 半導体装置及びその製造方法
US8106498B2 (en) 2009-03-05 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual board-on-chip structure and method of manufacture thereof
US8258010B2 (en) 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
US20100244276A1 (en) 2009-03-25 2010-09-30 Lsi Corporation Three-dimensional electronics package
US8020290B2 (en) 2009-06-14 2011-09-20 Jayna Sheats Processes for IC fabrication
TWI379367B (en) 2009-06-15 2012-12-11 Kun Yuan Technology Co Ltd Chip packaging method and structure thereof
JP5279631B2 (ja) 2009-06-23 2013-09-04 新光電気工業株式会社 電子部品内蔵配線基板と電子部品内蔵配線基板の製造方法
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US7923304B2 (en) 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof
US8264091B2 (en) 2009-09-21 2012-09-11 Stats Chippac Ltd. Integrated circuit packaging system with encapsulated via and method of manufacture thereof
US8638342B2 (en) 2009-10-20 2014-01-28 Apple Inc. System and method for demosaicing image data using weighted gradients
US8198131B2 (en) 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
US8390108B2 (en) 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US8169065B2 (en) 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
TWI392066B (zh) 2009-12-28 2013-04-01 矽品精密工業股份有限公司 封裝結構及其製法
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8217502B2 (en) 2010-06-08 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with multipart conductive pillars and method of manufacture thereof
US8304296B2 (en) 2010-06-23 2012-11-06 Stats Chippac Ltd. Semiconductor packaging system with multipart conductive pillars and method of manufacture thereof
KR20120007839A (ko) 2010-07-15 2012-01-25 삼성전자주식회사 적층형 반도체 패키지의 제조방법
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8304900B2 (en) 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
US8409922B2 (en) 2010-09-14 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe interposer over semiconductor die and TSV substrate for vertical electrical interconnect
US8618646B2 (en) 2010-10-12 2013-12-31 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
KR20120078390A (ko) 2010-12-31 2012-07-10 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
US8536695B2 (en) 2011-03-08 2013-09-17 Georgia Tech Research Corporation Chip-last embedded interconnect structures
KR101739939B1 (ko) 2011-03-16 2017-05-26 삼성전자주식회사 반도체 장치의 제조 방법
KR20120123919A (ko) 2011-05-02 2012-11-12 삼성전자주식회사 칩 적층 반도체 패키지 제조 방법 및 이에 의해 제조된 칩 적층 반도체 패키지
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US20130037929A1 (en) 2011-08-09 2013-02-14 Kay S. Essig Stackable wafer level packages and related methods
KR101831692B1 (ko) 2011-08-17 2018-02-26 삼성전자주식회사 기능적으로 비대칭인 전도성 구성 요소들을 갖는 반도체 소자, 패키지 기판, 반도체 패키지, 패키지 적층 구조물 및 전자 시스템
US8629545B2 (en) 2011-10-03 2014-01-14 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
KR101906408B1 (ko) 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
KR101867955B1 (ko) * 2012-04-13 2018-06-15 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US8901730B2 (en) * 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US9418971B2 (en) * 2012-11-08 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure including a thermal isolation material and method of forming the same
TWI550736B (zh) * 2013-07-15 2016-09-21 英帆薩斯公司 具有藉由延伸穿過囊封體之連接器所耦接的堆疊端子的微電子組件
US9034696B2 (en) * 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) * 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
TW201508877A (zh) * 2013-08-22 2015-03-01 矽品精密工業股份有限公司 半導體封裝件及其製法
KR102214508B1 (ko) * 2014-04-28 2021-02-09 삼성전자 주식회사 적층형 반도체 패키지의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI708319B (zh) * 2019-09-26 2020-10-21 南亞科技股份有限公司 半導體結構及其製造方法
CN112563227A (zh) * 2019-09-26 2021-03-26 南亚科技股份有限公司 半导体结构及其制造方法
US11024560B2 (en) 2019-09-26 2021-06-01 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
CN112563227B (zh) * 2019-09-26 2024-03-12 南亚科技股份有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
US9633979B2 (en) 2017-04-25
WO2017123398A1 (en) 2017-07-20
US20160163679A1 (en) 2016-06-09
US8883563B1 (en) 2014-11-11

Similar Documents

Publication Publication Date Title
US9633979B2 (en) Microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9812433B2 (en) Batch process fabrication of package-on-package microelectronic assemblies
US9875955B2 (en) Low cost hybrid high density package
US9754866B2 (en) Reversed build-up substrate for 2.5D
TW202038348A (zh) 天線整合式封裝結構及其製造方法
US8951845B2 (en) Methods of fabricating a flip chip package for dram with two underfill materials
KR20150129773A (ko) Tsv 없는 저 ｃｔｅ 인터포저 구조물 및 방법
TWI550736B (zh) 具有藉由延伸穿過囊封體之連接器所耦接的堆疊端子的微電子組件
US9543277B1 (en) Wafer level packages with mechanically decoupled fan-in and fan-out areas
TWI555105B (zh) 具延伸通過密封連接器所耦接之堆疊端子的微電子組件的製造
CN116072634A (zh) 电子封装件及其制法
US11749575B2 (en) Semiconductor package structure having ring portion with recess for adhesive and method for forming the same
US8525312B2 (en) Area array quad flat no-lead (QFN) package