JP4484035B2

JP4484035B2 - 半導体装置の製造方法

Info

Publication number: JP4484035B2
Application number: JP2004112045A
Authority: JP
Inventors: 弘文黒沢; 義知萩尾
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-04-06
Filing date: 2004-04-06
Publication date: 2010-06-16
Anticipated expiration: 2024-04-06
Also published as: JP2005302765A

Description

本発明は、半導体装置及びその製造方法並びに電子機器に関する。

半導体チップが搭載された基板を積層して、複数の半導体チップを有する半導体装置を製造する方法が知られている。基板を利用することなく半導体チップを積層することができれば、半導体装置の製造効率を高めることができる。

本発明の目的は、半導体装置及び、製造効率の高い半導体装置の製造方法、並びに電子機器を提供することにある。
特開平７−１７６６８４号公報

（１）本発明に係る半導体装置の製造方法は、ベース基板と、複数の第１のパッドを有し前記ベース基板に搭載された第１の半導体チップと、前記第１のパッドと電気的に接続された第１の配線パターンと、前記第１の半導体チップの側方に形成された絶縁部とを有する半導体モジュールを用意すること、
前記半導体モジュールに、複数の電気的接続部を有する第２の配線パターンを、前記絶縁部上を通るように形成すること、及び、その後、
複数の第２のパッドを有する第２の半導体チップを、それぞれの前記第２のパッドがいずれかの前記電気的接続部と対向するように配置して、前記第２のパッドと前記第２の配線パターンとを電気的に接続することを含む。本発明によると、インターポーザ等の積層用基板を利用することなく半導体チップを積層することができる。そのため、半導体装置を効率よく製造することができる。
（２）この半導体装置の製造方法において、
前記第１の半導体チップは、前記第１のパッドが形成された面とは反対側の面が前記ベース基板と対向するように搭載されていてもよい。
（３）この半導体装置の製造方法において、
前記第１の半導体チップは、前記第１のパッドが形成された面が前記ベース基板に対向するように搭載されていてもよい。
（４）この半導体装置の製造方法において、
前記第２の配線パターンを、前記第１の配線パターンと電気的に接続するように形成してもよい。
（５）この半導体装置の製造方法において、
前記第２の配線パターンを、前記第１の配線パターンと電気的に接続しないように形成してもよい。
（６）本発明に係る半導体装置の製造方法は、（ａ）ベース基板と、複数の第１のパッドを有し前記ベース基板に搭載された第１の半導体チップと、前記第１のパッドと電気的に接続された第１の配線パターンと、を有する半導体モジュールを用意すること、
（ｂ）前記半導体モジュールに、複数の第２のパッドを有する第２の半導体チップを搭載すること、
（ｃ）前記第１及び第２の半導体チップの少なくとも一方の側方に絶縁部を形成すること、
（ｄ）第２の配線パターンを、前記絶縁部上を通るように形成すること、及び、
（ｅ）前記第２のパッドと前記第２の配線パターンとを電気的に接続すること、
を含み、
前記（ｂ）及び（ｄ）工程を別々に行う。本発明によると、インターポーザ等の積層用基板を利用することなく半導体チップを積層することができる。そのため、半導体装置を効率よく製造することができる。
（７）この半導体装置の製造方法において、
前記第２の配線パターンを、導電性微粒子を含有する溶剤を利用して形成してもよい。
（８）本発明に係る半導体装置は、ベース基板と、複数の第１のパッドを有し前記ベース基板に搭載された第１の半導体チップと、前記第１のパッドと電気的に接続された第１の配線パターンと、前記第１の半導体チップの側方に形成された絶縁部とを有する半導体モジュールと、
複数の電気的接続部を有し、前記絶縁部上を通るように形成された第２の配線パターンと、
複数の第２のパッドを有し、それぞれの前記第２のパッドがいずれかの前記電気的接続部と対向して電気的に接続されてなる第２の半導体チップと、
を含む。本発明によると、半導体チップは、インターポーザ等の積層用基板を利用することなく積層されている。そのため、厚みが薄く、実装性に優れた半導体装置を提供することができる。
（９）本発明に係る電子機器は、上記半導体装置を有する。

以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。

（第１の実施の形態）
図１〜図３は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。本実施の形態に係る半導体装置の製造方法は、図１に示す、半導体モジュール１００を用意することを含む。半導体モジュール１００は、ベース基板１０を有する。ベース基板１０の材料や構造は特に限定されず、既に公知となっているいずれかの基板を利用してもよい。ベース基板１０は、フレキシブル基板であってもよく、リジッド基板であってもよい。ベース基板１０は、積層型の基板であってもよく、あるいは、単層の基板であってもよい。ベース基板１０は、内部に、図示しない配線パターンを有していてもよい。また、ベース基板１０の外形も特に限定されるものではない。

半導体モジュール１００は、第１の配線パターン２０を有する。第１の配線パターン２０は、ベース基板１０上に設けられていてもよい。第１の配線パターン２０の構造や材料は、特に限定されず、既に公知となっているいずれかの配線を利用してもよい。例えば、第１の配線パターン２０は、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成されていてもよい。なお、第１の配線パターン２０は、後述する第１の半導体チップ３０の第１のパッド３４と電気的に接続されてなる。

半導体モジュール１００は、第１の半導体チップ３０を有する。第１の半導体チップ３０は、ベース基板１０に搭載されてなる。第１の半導体チップ３０には、図１に示すように、集積回路３２が形成されていてもよい。集積回路３２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。第１の半導体チップ３０は、複数の第１のパッド３４を有する。第１のパッド３４は、第１の半導体チップ３０の内部と電気的に接続されていてもよい。あるいは、第１の半導体チップ３０の内部と電気的に接続されていないパッドを含めて、第１のパッド３４と称してもよい。第１の半導体チップ３０の第１のパッド３４が形成された面を、第１の面３６と称してもよい。第１の面３６の外形は矩形（正方形を含む）であってもよい。第１のパッド３４は、第１の面３６の周縁部（端部）のみに形成されていてもよい。例えば、第１のパッド３４は、第１の面３６の４辺に沿って配列されていてもよいし、２辺に沿って配列されていてもよい。あるいは、第１のパッド３４は、第１の面３６にエリアアレイ状に配置されていてもよい。すなわち、少なくとも１つの第１のパッド３４が、第１の面３６の中央部に配置されていてもよい。第１のパッド３４は、例えばＡｕ又はＡｌによって、薄く平らに形成されていてもよい。第１のパッド３４の平面形状は、矩形をなしていてもよく、あるいは円形をなしていてもよい。第１の半導体チップ３０は、図１に示すように、ベース基板１０に搭載されてなる。第１の半導体チップ３０は、ベース基板１０に、第１のパッド３４が形成された面（第１の面３６）がベース基板１０と対向するように搭載されてなる。すなわち、第１の半導体チップ３０は、ベース基板１０に、フェースダウン実装されていると言える。第１の半導体チップ３０は、第１のパッド３４が第１の配線パターン２０と電気的に接続されるように搭載されてなる。第１の半導体チップ３０は、絶縁性の接着剤によって、ベース基板１０に固着されていてもよい。なお、第１の半導体チップ３０の第１の面３６には、図示しない保護膜が形成されていてもよい。保護膜は、電気的な絶縁膜であってもよい。保護膜を、パッシベーション膜と称してもよい。

半導体モジュール１００は、絶縁部４０を有する。絶縁部４０は、第１の半導体チップ３０の側方に形成されてなる。絶縁部４０を形成する方法は特に限定されない。例えば、ディスペンサを利用して絶縁性のペーストを滴下して、これを硬化させることで絶縁部４０を形成してもよい。あるいは型を利用して成型することで、絶縁部４０を形成してもよい。絶縁部４０は、図１に示すように、第１の半導体チップ３０の第１のパッド３４が形成された面（第１の面３６）とは反対側の面（第２の面３８）上に至るように形成されていてもよい。そして、絶縁部４０は、図１に示すように、第１の半導体チップ３０をすべて覆うように形成されていてもよい。また、絶縁部４０は、図１に示すように、第１の配線パターン２０をすべて覆うように形成されていてもよい。

本実施の形態に係る半導体装置の製造方法は、図２に示すように、半導体モジュール１００に、複数の電気的接続部５２を有する第２の配線パターン５０を形成することを含む。第２の配線パターン５０は、絶縁部４０上を通るように形成する。絶縁部４０上を通るように形成するため、第２の配線パターン５０を、下方へ向かって（ベース基板１０へ向かって）引き出すことが容易となる。第２の配線パターン５０を、第１の配線パターン２０と電気的に接続しないように形成してもよい。絶縁部４０が、第１の配線パターン２０のすべてを覆うように形成されている場合、第１の配線パターン２０と第２の配線パターン５０との絶縁を確保することができるため、信頼性の高い半導体装置を効率よく製造することができる。ただし、第２の配線パターン５０を、第１の配線パターン２０と電気的に接続するように形成してもよい。本実施の形態に係る半導体装置の製造方法では、第２の配線パターン５０を、導電性微粒子を含有する溶剤を利用して形成してもよい。ここで、導電性微粒子は、金や銀等の酸化しにくく、電気抵抗の低い材料から形成されていてもよい。金の微粒子を含む溶剤として、真空冶金株式会社の「パーフェクトゴールド」、銀の微粒子を含む溶剤として、同社の「パーフェクトシルバー」を使用してもよい。なお、微粒子とは、特に大きさを限定したものではなく、分散媒とともに吐出できる粒子である。また、導電性微粒子は、反応を抑制するために、コート材によって被覆されていてもよい。溶剤は、乾燥しにくく再溶解性のあるものであってもよい。導電性微粒子は、溶剤中に均一に分散していてもよい。第２の配線パターン５０を形成する工程は、溶剤を吐出することを含んでもよい。導電性微粒子を含有する溶剤の吐出は、インクジェット法やバブルジェット（登録商標）法等によって行ってもよい。あるいは、マスク印刷やスクリーン印刷あるいはディスペンサによって、溶剤を吐出してもよい。そして、分散媒を揮発させる工程や、導電性微粒子を保護しているコート材を分解する工程等を経て、導電部材を形成してもよい。これらの工程によって、あるいはこれらの工程を繰り返すことによって、第２の配線パターン５０を形成してもよい。なお、本実施の形態に係る半導体装置の製造方法では、第２の配線パターン５０を、複数の電気的接続部５２を有するように形成する。電気的接続部５２は、後述する第２の半導体チップ６０の第２のパッド６４との電気的な接続に利用される部分である。図２に示すように、電気的接続部５２が第１の半導体チップ３０とオーバーラップするように、第２の配線パターン５０を形成してもよい。

本実施の形態に係る半導体装置の製造方法は、半導体モジュール１００に、第２の半導体チップ６０を搭載することを含んでもよい（図３参照）。第２の半導体チップ６０の構成は特に限定されないが、第１の半導体チップ３０と同じ構成をなしていてもよい。第２の半導体チップ６０は、集積回路６２を有してもよい。そして、第２の半導体チップ６０は、複数の第２のパッド６４を有する。本工程では、第２の半導体チップ６０を、第２のパッド６４が電気的接続部５２と対向するように配置して、第２のパッド６４と第２の配線パターン５０とを電気的に接続する。第２の半導体チップ６０の第２のパッド６４が形成された面が半導体モジュール１００に対向することから、第２の半導体チップ６０は、半導体モジュール１００にフェースダウン実装されると言える。図３に示すように、電気的接続部５２と第２のパッド６４とを接触させて、両者を電気的に接続してもよい。あるいは、電気的接続部５２と第２のパッド６４とを、図示しないバンプを利用して電気的に接続してもよい。なお、本工程は、第２の配線パターン５０を形成する工程の後に行う。

以上の方法によって、図３に示す半導体装置１を製造してもよい。ここに説明した方法によれば、積層用の基板を利用しないで第２の半導体チップ６０を搭載することが可能となる。そのため、薄型の積層型半導体装置を、効率よく製造することができる。なお、半導体装置１上（第２の半導体チップ６０上）に、さらに別の半導体チップを搭載して、３段以上に積層された半導体チップを有する半導体装置を製造してもよい（図示せず）。半導体装置１は、半導体モジュール１００を含む。半導体モジュール１００は、ベース基板１０と、複数の第１のパッド３４を有しベース基板１０に搭載された第１の半導体チップ３０と、第１のパッド３４と電気的に接続された第１の配線パターン２０と、第１の半導体チップ３０の側方に形成された絶縁部４０とを有する。半導体装置１は、第２の配線パターン５０を含む。第２の配線パターン５０は、複数の電気的接続部５２を有する。第２の配線パターン５０は、絶縁部４０上を通るように形成されてなる。半導体装置１は、第２の半導体チップ６０を含む。第２の半導体チップ６０は、複数の第２のパッド６４を有する。第２のパッド６４は、電気的接続部５２と対向して電気的に接続されてなる。すなわち、第２の半導体チップ６０は、第２のパッド６４が、電気的接続部５２と対向するように配置されてなる。半導体装置１では、インターポーザ等の積層用の基板を利用することなく半導体チップが積層されてなる。そのため、厚みが薄く、実装性に優れた半導体装置を提供することができる。なお、半導体装置１を有する電子機器として、図４にはノート型パーソナルコンピュータ１０００を、図５には携帯電話２０００を、それぞれ示す。

（第２の実施の形態）
以下、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明する。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。図６〜図８は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。

本実施の形態に係る半導体装置の製造方法は、図６に示す、半導体モジュール２００を用意することを含む。半導体モジュール２００は、ベース基板１０を有する。半導体モジュール２００は、複数の第１のパッド３４を有し、ベース基板１０に搭載された第１の半導体チップ３０を有する。図６に示すように、第１の半導体チップ３０は、第１のパッド３４が形成された面（第１の面３６）とは反対側の面（第２の面３８）がベース基板１０に対向するように搭載されてなる。すなわち、第１の半導体チップ３０は、ベース基板１０に、フェースアップ実装されていると言える。半導体モジュール２００は、第１の半導体チップ３０の側方に配置された絶縁部８０を有する。絶縁部８０は、第１の絶縁部８２と、第２の絶縁部８４とを有してもよい。第１の絶縁部８２は、第１の半導体チップ３０の側方に形成されていてもよい。第２の絶縁部８４は、第１の絶縁部８２を覆うように形成されていてもよい。第２の絶縁部８４は、また、第１の半導体チップ３０を覆うように形成されていてもよい。半導体モジュール２００は、第１のパッド３４に電気的に接続された第１の配線パターン９０を有する。第１の配線パターン９０は、第１の絶縁部８２上を通るように形成されていてもよい。第１の配線パターン９０は、第２の絶縁部８４に覆われていてもよい。第１の配線パターン９０は、例えば、導電性微粒子を含有する溶剤を利用して形成してもよい。

本実施の形態に係る半導体装置の製造方法は、図７に示すように、半導体モジュール２００に、複数の電気的接続部９６を有する第２の配線パターン９５を形成することを含む。第２の配線パターン９５は、絶縁部８０上を通るように形成する。第２の配線パターン９５は、第１の配線パターン９０と電気的に接続されないように形成してもよい。

本実施の形態に係る半導体装置の製造方法は、複数の第２のパッド６４を有する第２の半導体チップ６０を、第２のパッド６４が電気的接続部９６と対向するように配置して、第２のパッド６４と電気的接続部９６とを電気的に接続することを含む（図８参照）。第２の半導体チップ６０を、第２のパッド６４が形成された面が半導体モジュール２００に対向するように搭載することから、第２の半導体チップ６０を、半導体モジュール２００にフェースダウン実装するといえる。以上の工程によって、図８に示す半導体装置２を形成してもよい。

（変形例）
図９〜図１１は、本発明を適用した第２の実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。本変形例に係る半導体装置の製造方法は、半導体モジュール３００を用意することを含む。半導体モジュール３００は、絶縁部８５を有する。絶縁部８５は、第１の半導体チップ３０の側方に形成されてなる。絶縁部８５は、第１の絶縁部８２と第２の絶縁部８６とを含んでいてもよい。図９に示すように、第２の絶縁部８６は、第１の配線パターン９０の一部を露出させるように形成されていてもよい。

本変形例に係る半導体装置の製造方法は、半導体モジュール３００に、複数の電気的接続部９９を有する第２の配線パターン９７を形成することを含む。第２の配線パターン９７を、第１の配線パターン９０と電気的に接続するように形成する。例えば図１０に示すように、第２の配線パターン９７を、第１の配線パターン９０と接触するように形成してもよい。

本変形例に係る半導体装置の製造方法は、第２の半導体チップ６０を、第２のパッド６４が電気的接続部９９と対向するように配置して、第２のパッド６４と電気的接続部９９とを電気的に接続することを含む。これらの工程によって、図１１に示す、半導体装置３を製造してもよい。

（第３の実施の形態）
以下、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を説明する。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。図１２〜図１５は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を説明するための図である。

本実施の形態に係る半導体装置の製造方法は、半導体モジュール４００を用意することを含む。半導体モジュール４００は、ベース基板１０を有する。半導体モジュール４００は、複数の第１のパッド３４を有しベース基板１０に搭載された第１の半導体チップ３０を有する。半導体モジュール４００は、第１のパッド３４と電気的に接続された第１の配線パターン２０を有する。

本実施の形態に係る半導体装置の製造方法は、半導体モジュール４００に、複数の第２のパッド６４を有する第２の半導体チップ６０を搭載することを含む。第２の半導体チップ６０は、図１３に示すように、第２のパッド６４が形成された面とは反対側の面が半導体モジュール４００と対向するように搭載してもよい。すなわち、第２の半導体チップ６０を、半導体モジュール４００にフェースアップ実装してもよい。

本実施の形態に係る半導体装置の製造方法は、第１及び第２の半導体チップ３０，６０の少なくとも一方の側方に絶縁部４１０を形成することを含む。図１４に示すように、絶縁部４１０を、第１及び第２の半導体チップ３０，６０の両方の側方に形成してもよい。

本実施の形態に係る半導体装置の製造方法は、図１５に示すように、第２の配線パターン４２０を、絶縁部４１０上を通るように形成することを含む。本実施の形態に係る半導体装置の製造方法では、本工程と、第２の半導体チップ６０を搭載する工程とを別々に行う。

本実施の形態に係る半導体装置の製造方法は、第２のパッド６４と第２の配線パターン４２０とを電気的に接続することを含む。図１５に示すように、第２のパッド６４を、第２の配線パターン４２０と電気的に接続しないように形成してもよい。以上の工程によって、半導体装置４を形成してもよい。

なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

図１は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。図２は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。図３は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。図４は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。図５は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。図６は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。図７は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。図８は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。図９は、本発明を適用した第２の実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。図１０は、本発明を適用した第２の実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。図１１は、本発明を適用した第２の実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。図１２は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を説明するための図である。図１３は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を説明するための図である。図１４は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を説明するための図である。図１５は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を説明するための図である。

符号の説明

１０ベース基板、２０第１の配線パターン、３０第１の半導体チップ、３４第１のパッド、４０絶縁部、５０第２の配線パターン、５２電気的接続部、６０第２の半導体チップ、６４第２のパッド、１００半導体モジュール

Claims

ベース基板と、前記ベース基板と反対側の面に第１のパッドが配置されるように前記ベース基板に搭載された第１の半導体チップと、を有する半導体モジュールを用意すること、
前記第１の半導体チップの側方に第１の絶縁部を形成すること、
前記第１のパッドと電気的に接続する第１の配線パターンを、前記第１の絶縁部上に、導電性微粒子を含有する溶剤を利用して形成すること、
前記第１の配線パターンを覆うように第２の絶縁部を形成すること、
電気的接続部を有する第２の配線パターンを、前記第２の絶縁部上に、導電性微粒子を含有する溶剤を利用して形成すること、
第２のパッドを有する第２の半導体チップを、前記第２のパッドが前記電気的接続部と対向するように搭載すること、
を含み、
前記第１の絶縁部、第２の絶縁部、前記第１の配線パターン、及び前記第２の配線パターンを形成することは、別々に行われる、半導体装置の製造方法。
請求項１記載の半導体装置の製造方法において、
前記第２の配線パターンを、前記第１の配線パターンと電気的に接続するように形成する半導体装置の製造方法。
請求項１または請求項２に記載の半導体装置の製造方法において、
前記第２の配線パターンを、前記第１の配線パターンと電気的に接続しないように形成する半導体装置の製造方法。