CN104617036B - 晶圆级芯片尺寸封装中通孔互连的制作方法 - Google Patents

晶圆级芯片尺寸封装中通孔互连的制作方法 Download PDF

Info

Publication number
CN104617036B
CN104617036B CN201510018332.7A CN201510018332A CN104617036B CN 104617036 B CN104617036 B CN 104617036B CN 201510018332 A CN201510018332 A CN 201510018332A CN 104617036 B CN104617036 B CN 104617036B
Authority
CN
China
Prior art keywords
layer
weld pad
substrate
photoresist
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510018332.7A
Other languages
English (en)
Other versions
CN104617036A (zh
Inventor
范俊
黄小花
沈建树
王晔晔
钱静娴
翟玲玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN201510018332.7A priority Critical patent/CN104617036B/zh
Publication of CN104617036A publication Critical patent/CN104617036A/zh
Application granted granted Critical
Publication of CN104617036B publication Critical patent/CN104617036B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种晶圆级芯片尺寸封装中通孔互连的制作方法，在采用刻蚀方法去除焊垫上的阻挡材料时，通过在开口内和基底的背面上铺设光刻胶，并使光刻胶填满开口，形成光刻胶层；接着通过曝光、显影工艺去除焊垫上方的光刻胶层，然后再利用干法刻蚀去除焊垫上方的介质层。该方法简单、易行；且在通过干法刻蚀去除焊垫上的介质层时，可避免焊垫上介质层尚未刻蚀去除干净，而晶圆背面的绝缘层被刻蚀到很薄或者已经用尽而造成线路短路的问题。本发明能够简化刻蚀方法形成硅通孔互连的工艺步骤，使晶圆级芯片尺寸封装步骤更加简单，提高封装效率，同时提高封装的可靠性。

Description

晶圆级芯片尺寸封装中通孔互连的制作方法
技术领域
本发明涉及晶圆级芯片尺寸封装，尤其涉及一种晶圆级芯片尺寸封装中通孔互连的制作方法。
背景技术
便携式消费类电子产品的普及以及消费者对此类产品的需求，使得IC芯片的功能与高度集成的需求越来越大。要想满足此需求，就要求封装尺寸轻薄短小及传输速度增加，因此，往往需要形成垂直的硅通孔互连结构。
现有封装方法，采用晶圆级芯片尺寸封装，晶圆的一般结构如图1所示，晶圆包括若干个芯片单元，每个芯片单元包括基底1和位于基底的正面的介质层3，基底的正面设置有元件区4，元件区周边设有若干焊垫2，且焊垫位于介质层内，元件区与其周边的焊垫电性相连；在此结构中，焊垫与基底之间有介质层相隔。目前，晶圆级芯片尺寸的TSV封装步骤包括，在晶圆基底的背面上做开口，该开口从晶圆的背面延伸到晶圆的正面，并暴露出正面的焊垫，在开口内壁铺设金属线路，将焊垫的电性引到晶圆的背面。
然而，晶圆基底背面的开口暴露出焊垫的步骤中，需要先去除焊垫上的介质层。而去除焊垫上的介质层通常采用刻蚀方法或激光打孔方法，使用刻蚀方法的步骤为：a、在晶圆的背面正对焊垫的位置形成开口，使开口底部暴露出介质层，b、刻蚀去除焊垫上的介质层，c、在晶圆背面和开口内铺设一层绝缘层，d、刻蚀去除焊垫上的绝缘层，e，在晶圆背面和开口内的绝缘层上铺设金属线路层，将焊垫的电性引导到晶圆的背面。上述刻蚀方法中在形成开口后，必须先刻蚀去除焊垫上的介质层，然后再铺设绝缘层，若进行“先铺设绝缘层，再去掉介质层”步骤，焊垫上方的绝缘层与介质层两层物质的厚度大于晶圆背面绝缘层厚度，会出现焊垫还未暴露，平面上的绝缘层却被先刻蚀掉的现象，如果平面上绝缘层过薄或者没有绝缘层，在后续封装过程中会造成线路短路。影响封装芯片的可靠性，且此工艺步骤较复杂。
发明内容
为了解决上述技术问题，本发明提出一种晶圆级芯片尺寸封装中通孔互连的制作方法，简化了工艺步骤，能够有效提高封装效率，特别适用于垂直的深通孔的互连。
本发明的技术方案是这样实现的：
一种晶圆级芯片尺寸封装中通孔互连的制作方法，包括以下步骤：
a、提供一具有若干个芯片单元的晶圆，所述芯片单元包括基底和位于所述基底的正面的介质层，所述基底的正面设置有元件区，所述元件区周边设有若干焊垫，且所述焊垫位于所述介质层内，所述元件区与其周边的焊垫电性相连；
b、在所述基底的背面形成与所述焊垫相对的第一开口，且所述第一开口由基底的背面延伸至对应焊垫的上方；
c、在步骤b形成的所述第一开口内和所述基底的背面上铺设光刻胶，且所述光刻胶将所述第一开口填满，形成光刻胶层，所述光刻胶层既作为掩膜层又作为绝缘层；
d、通过曝光、显影工艺，去除所述焊垫上方的光刻胶层，暴露出所述焊垫的表面；
e、在步骤d后的光刻胶层上和暴露出的焊垫表面上铺设金属布线层；
f、在步骤e形成的金属布线层上铺设保护层。
作为本发明的进一步改进，在步骤b中，所述第一开口由基底的背面延伸至对应焊垫的上方的结构为：暴露出焊垫表面或暴露出所述焊垫上的介质层。
作为本发明的进一步改进，步骤b中暴露出所述焊垫上的介质层时，步骤d中在去除所述焊垫上方的光刻胶层后，去除所述焊垫上方的介质层，暴露出所述焊垫的表面。
作为本发明的进一步改进，还包括如下步骤：
g、在步骤f形成的保护层上对应金属布线层预设焊盘的位置开设第二开口；
h、在步骤g形成的第二开口处形成焊球；
i、切割晶圆，形成单个芯片单元的封装结构。
作为本发明的进一步改进，采用真空喷涂工艺铺设所述光刻胶。
作为本发明的进一步改进，在步骤a和步骤b之间，对基底的背面进行晶圆减薄。
作为本发明的进一步改进，在进行晶圆减薄之前，将所述晶圆的正面连接于一用于保护所述元件区的基板上。
作为本发明的进一步改进，所述第一开口的侧壁与所述晶圆的底面之间的夹角在±2°之间。
作为本发明的进一步改进，所述金属布线层为单层金属或多层金属，所述金属布线层为单层金属时，金属的材质为铝或铜；所述金属布线层为为多层金属时，其中，第一层金属的材质为钛、铝和铜中的一种或至少两种的合金，覆盖于第一层金属之上的第二层金属的材质为镍、金、银、钛、钴和铜中的一种或至少两种的合金。
本发明的有益效果是：本发明提供一种晶圆级芯片尺寸封装中通孔互连的制作方法，在形成开口后，可不必先刻蚀去除焊垫上的介质层，只需要在开口内和基底的背面上铺设光刻胶，并使光刻胶填满开口，形成光刻胶层，通过曝光、显影工艺去除焊垫上方的光刻胶层，然后再利用干法刻蚀去除焊垫上方的介质层。该方法简单、易行；且在通过干法刻蚀去除焊垫上的介质层时，可避免焊垫上介质层尚未刻蚀去除干净，而晶圆背面的绝缘层被刻蚀到很薄或者已经用尽而造成的线路短路问题。因此，本发明能够简化刻蚀方法形成硅通孔的工艺步骤，使晶圆级芯片尺寸封装步骤更加简单，提高封装效率，同时提高封装的可靠性。
附图说明
图1为本发明实施例1步骤a中的晶圆结构示意图；
图2为本发明实施例1中步骤a后进行晶圆减薄后的晶圆结构示意图；
图3为本发明实施例1中步骤b后的晶圆结构示意图；
图4为本发明实施例1中步骤c后的晶圆结构示意图；
图5为本发明实施例1中步骤d中去除光刻胶层的晶圆结构示意图；
图6为本发明实施例1中步骤d后的晶圆结构示意图；
图7为本发明实施例1中步骤e后的晶圆结构示意图；
图8为本发明实施例1中步骤f、g、i后的晶圆结构示意图；
图9为本发明实施例1中步骤h后的单个芯片单元结构示意图；
图10为本发明实施例2中步骤b后的晶圆结构示意图；
图11为本发明实施例2中步骤c后的晶圆结构示意图。
结合附图，作以下说明：
1——基底 2——焊垫
3——介质层 4——元件区
5——光刻胶层 6——金属布线层
7——保护层 8——焊球
9——第一开口
具体实施方式
实施例1
如图1、图2、图3、图4、图5、图6、图7、图8和图9所示，一种晶圆级芯片尺寸封装中通孔互连的制作方法，包括以下步骤：
a、参见图1，提供一具有若干个芯片单元的晶圆，所述芯片单元包括基底1和位于所述基底1的正面的介质层3，所述基底1的正面设置有元件区4，所述元件区4周边设有若干焊垫2，且所述焊垫2位于所述介质层3内，所述元件区4与其周边的焊垫2电性相连；
b、参见图3，在所述基底1的背面形成与所述焊垫2相对的第一开口9，且所述第一开口9由基底1的背面延伸至对应焊垫2的上方，并暴露出所述焊垫2上的介质层3，即第一开口9与焊垫2之间有一层介质层3相隔，可选的，第一开口9与焊垫2相对的位置部分或全部重合。
c、参见图4，在步骤b形成的所述第一开口9内和所述基底1的背面上铺设光刻胶，且所述光刻胶将所述第一开口9填满，形成光刻胶层5，所述光刻胶层5既作为掩膜层又作为绝缘层；在暴露出所述焊垫2的表面时，需要去除的阻挡材料为介质层3材料和光刻胶层5材料；具体地，在去掉介质层3的过程中，光刻胶层5既作为掩膜层又作为绝缘层；之后，便作为绝缘层留在晶圆上。
d、参见图5，通过光刻工艺，去除所述焊垫2上方的光刻胶层5，参见图6，去除所述焊垫2上方的介质层3，暴露出所述焊垫2的表面；
e、参见图7，在步骤d后的光刻胶层5上和暴露出的焊垫2表面上铺设金属布线层6；
f、参见图8，在步骤e形成的金属布线层6上铺设保护层7；
g、参见图8，在步骤f形成的保护层7上对应金属布线层6预设焊盘的位置开设第二开口，用于植焊球8。
h、参见图8，在步骤g形成的第二开口处形成焊球8；
i、参见图9，切割晶圆，形成单个芯片单元的封装结构。
其中，可选的，介质层3的材料为二氧化硅、氮化硅、氮氧化硅或前述的组合物。可选的，元件区4为晶圆上能实现功能的核心元件区域4，核心元件如光、热、力等感应元件、微机电系统、集成电路电子元件等，但不以此为限。可选的，焊垫2为与外界电信号连接的导电垫，作为元件区4电信号的输入/输出口。可选的，第一开口9的结构为孔、槽或其组合，其中孔包含直孔和侧壁有一定倾斜角度的孔，即上下孔径不相等的斜孔；槽包含直槽和侧壁有一定倾斜角度的槽，即上下截面尺寸不相等的斜槽；孔、槽的组合包括孔与孔、槽与槽，及孔与槽的组合。
可选的，步骤b中，形成第一开口9的方法为干法刻蚀或湿法刻蚀或机械切割。
优选的，采用真空喷涂工艺铺设所述光刻胶。
优选的，参见图2，在步骤a和步骤b之间，对基底1的背面进行晶圆减薄。
优选的，在进行晶圆减薄之前，将所述晶圆的正面连接于一用于保护所述元件区4的基板上，这样，可以避免外界脏污进入元件区4。
优选的，所述第一开口9的侧壁与所述晶圆的底面之间的夹角在±2°之间。
优选的，所述金属布线层6为单层金属或多层金属，所述金属布线层6为单层金属时，金属的材质为铝或铜；所述金属布线层6为为多层金属时，其中，第一层金属的材质为钛、铝和铜中的一种或至少两种的合金，覆盖于第一层金属之上的第二层金属的材质为镍、金、银、钛、钴和铜中的一种或至少两种的合金。
实施例2
如图10和图11所示，本实施例2包含上述实施例1中的全部技术特征，其区别在于，步骤b替换为：在所述基底1的背面形成与所述焊垫2相对的第一开口9，且所述第一开口9由基底1的背面延伸至对应焊垫2的上方，并暴露出所述焊垫2的表面。步骤d替换为：通过光刻工艺，去除所述焊垫2上方的光刻胶层5，暴露出所述焊垫2的表面。即根据第一开口9向基底1背面延伸的程度，焊垫2上的阻挡材料可包含光刻胶层5材料或介质层3材料与光刻胶层5材料的组合物。比如，暴露出焊垫2表面时，焊垫2上的阻挡材料仅为步骤c中铺设的光刻胶层5材料；暴露出所述焊垫2上的介质层3时，焊垫2上的阻挡材料依次为介质层3材料和步骤中铺设的光刻胶层5材料。
综上，本发明提供一种晶圆级芯片尺寸封装中通孔互连的制作方法，在采用刻蚀方法去除焊垫2上的阻挡材料时，通过在开口内和基底1的背面上铺设既作为掩膜层又作为绝缘层的光刻胶，并使光刻胶填满开口，形成光刻胶层5；即在去掉介质层3的过程中，光刻胶层5既作为掩膜层又作为绝缘层；之后，便作为绝缘层留在晶圆上；本发明能够简化刻蚀方法形成硅通孔的工艺步骤，使晶圆级芯片尺寸封装步骤更加简单，且通过光刻胶填满开口，可以解决刻蚀过程中开口底部阻挡材料尚未刻蚀去除干净，而晶圆背面的绝缘层已经用尽而造成的线路短路等问题，特别适用于垂直的深通孔的互连。
以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。

Claims (7)

1.一种晶圆级芯片尺寸封装中通孔互连的制作方法，其特征在于：包括以下步骤：
a、提供一具有若干个芯片单元的晶圆，所述芯片单元包括基底(1)和位于所述基底的正面的介质层(3)，所述基底的正面设置有元件区(4)，所述元件区周边设有若干焊垫(2)，且所述焊垫位于所述介质层内，所述焊垫与所述基底之间有介质层相隔，所述元件区与其周边的焊垫电性相连；
b、在所述基底的背面形成与所述焊垫相对的第一开口(9)，且所述第一开口由基底的背面延伸至对应焊垫的上方，暴露出所述焊垫上的介质层；
c、在步骤b形成的所述第一开口内和所述基底的背面上铺设光刻胶，且所述光刻胶将所述第一开口填满，形成光刻胶层(5)，所述光刻胶层既作为掩膜层又作为绝缘层；
d、通过曝光、显影工艺，去除所述焊垫上方的光刻胶层，去除所述焊垫上方的介质层，暴露出所述焊垫的表面；
e、在步骤d后的光刻胶层上和暴露出的焊垫表面上铺设金属布线层(6)；
f、在步骤e形成的金属布线层上铺设保护层(7)。
2.根据权利要求1所述的晶圆级芯片尺寸封装中通孔互连的制作方法，其特征在于：还包括如下步骤：
g、在步骤f形成的保护层上对应金属布线层预设焊盘的位置开设第二开口；
h、在步骤g形成的第二开口处形成焊球(8)；
i、切割晶圆，形成单个芯片单元的封装结构。
3.根据权利要求1所述的晶圆级芯片尺寸封装中通孔互连的制作方法，其特征在于：采用真空喷涂工艺铺设所述光刻胶。
4.根据权利要求1所述的晶圆级芯片尺寸封装中通孔互连的制作方法，其特征在于：在步骤a和步骤b之间，对基底的背面进行晶圆减薄。
5.根据权利要求4所述的晶圆级芯片尺寸封装中通孔互连的制作方法，其特征在于：在进行晶圆减薄之前，将所述晶圆的正面连接于一用于保护所述元件区的基板上。
6.根据权利要求1所述的晶圆级芯片尺寸封装中通孔互连的制作方法，其特征在于：所述第一开口的侧壁与所述晶圆的底面之间的夹角在90±2°之间。
7.根据权利要求1所述的晶圆级芯片尺寸封装中通孔互连的制作方法，其特征在于：所述金属布线层为单层金属或多层金属，所述金属布线层为单层金属时，金属的材质为铝或铜；所述金属布线层为多层金属时，其中，第一层金属的材质为钛、铝和铜中的一种或至少两种的合金，覆盖于第一层金属之上的第二层金属的材质为镍、金、银、钛、钴和铜中的一种或至少两种的合金。
CN201510018332.7A 2015-01-14 2015-01-14 晶圆级芯片尺寸封装中通孔互连的制作方法 Active CN104617036B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510018332.7A CN104617036B (zh) 2015-01-14 2015-01-14 晶圆级芯片尺寸封装中通孔互连的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510018332.7A CN104617036B (zh) 2015-01-14 2015-01-14 晶圆级芯片尺寸封装中通孔互连的制作方法

Publications (2)

Publication Number Publication Date
CN104617036A CN104617036A (zh) 2015-05-13
CN104617036B true CN104617036B (zh) 2018-07-27

Family

ID=53151426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510018332.7A Active CN104617036B (zh) 2015-01-14 2015-01-14 晶圆级芯片尺寸封装中通孔互连的制作方法

Country Status (1)

Country Link
CN (1) CN104617036B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070683B (zh) * 2015-08-07 2018-02-27 深圳市化讯半导体材料有限公司 一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构
CN105047605A (zh) * 2015-09-02 2015-11-11 华天科技（昆山）电子有限公司 半导体封装结构及其制作方法
CN105405821A (zh) * 2015-12-16 2016-03-16 华进半导体封装先导技术研发中心有限公司 一种晶圆级tsv封装结构及封装工艺
CN106057763B (zh) * 2016-05-25 2019-11-15 苏州晶方半导体科技股份有限公司 半导体芯片的封装方法以及封装结构
CN106129031B (zh) * 2016-07-07 2020-05-22 华天科技（昆山）电子有限公司 芯片封装结构及其封装方法
US10134708B2 (en) 2016-08-05 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package with thinned substrate
CN106229272A (zh) * 2016-08-23 2016-12-14 苏州科阳光电科技有限公司 晶圆级芯片封装方法及结构
CN109698136B (zh) * 2017-10-20 2020-06-12 中芯国际集成电路制造(北京)有限公司 一种射频soi芯片的封装方法及封装结构
CN110544638B (zh) * 2019-07-23 2021-08-17 厦门通富微电子有限公司 芯片封装结构的制作方法、芯片封装结构及半导体器件
TWI700023B (zh) * 2019-07-30 2020-07-21 聚鼎科技股份有限公司 電路基板的製作方法
CN110867432A (zh) * 2019-11-28 2020-03-06 苏州晶方半导体科技股份有限公司 芯片封装结构以及封装方法
CN111128915A (zh) * 2019-12-26 2020-05-08 苏州科阳光电科技有限公司 一种晶圆级封装芯片及方法
US11652025B2 (en) * 2021-01-15 2023-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via formation to enlarge electrochemical plating window
CN115621190A (zh) * 2021-07-12 2023-01-17 长鑫存储技术有限公司 一种半导体结构的形成方法及半导体结构
CN113903706A (zh) * 2021-10-29 2022-01-07 苏州晶方半导体科技股份有限公司 晶圆级硅通孔封装结构制作方法及硅通孔封装结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102187277A (zh) * 2008-10-20 2011-09-14 住友电木株式会社 喷涂用正型感光性树脂组合物及使用该组合物的贯通电极的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4966487B2 (ja) * 2004-09-29 2012-07-04 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP2009194072A (ja) * 2008-02-13 2009-08-27 Toshiba Corp 半導体装置の製造方法
JP5289830B2 (ja) * 2008-06-06 2013-09-11 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102187277A (zh) * 2008-10-20 2011-09-14 住友电木株式会社 喷涂用正型感光性树脂组合物及使用该组合物的贯通电极的制造方法

Also Published As

Publication number Publication date
CN104617036A (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
CN104617036B (zh) 晶圆级芯片尺寸封装中通孔互连的制作方法
US11854945B2 (en) Underfill material flow control for reduced die-to-die spacing in semiconductor packages
KR102527409B1 (ko) 칩들 사이에 열 전달 블록을 배치한 반도체 패키지 및 제조 방법
US8841751B2 (en) Through silicon vias for semiconductor devices and manufacturing method thereof
JP4575782B2 (ja) ３次元デバイスの製造方法
KR101387701B1 (ko) 반도체 패키지 및 이의 제조방법
CN105702696B (zh) 影像传感芯片的封装结构及其制作方法
CN108597998A (zh) 晶圆级系统封装方法及封装结构
CN105226036B (zh) 影像传感芯片的封装方法以及封装结构
TWI551199B (zh) 具電性連接結構之基板及其製法
CN104347528B (zh) 半导体封装件及其制法
JP3660918B2 (ja) 半導体装置及びその製造方法
CN105140253B (zh) 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺
CN104538416B (zh) 高可靠性全封闭cmos影像传感器结构及其制作方法
KR100345166B1 (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
JP2005101268A (ja) 半導体装置の製造方法
CN108511409B (zh) 半导体芯片的晶圆级封装方法及其封装结构
CN104495741A (zh) 表面传感芯片封装结构及制作方法
CN105244339B (zh) 影像传感芯片的封装方法以及封装结构
US20180204814A1 (en) Method for preparing a semiconductor package
TW201935673A (zh) 影像感測器封裝體及其製造方法
JP2005019522A (ja) 半導体装置及びその製造方法
CN105489550B (zh) 低成本晶圆级芯片尺寸硅通孔互连结构及其制备方法
CN204508799U (zh) 表面传感芯片封装结构
WO2024021356A1 (zh) 高深宽比tsv电联通结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant