CN108511409B - 半导体芯片的晶圆级封装方法及其封装结构 - Google Patents

半导体芯片的晶圆级封装方法及其封装结构 Download PDF

Info

Publication number
CN108511409B
CN108511409B CN201810352036.4A CN201810352036A CN108511409B CN 108511409 B CN108511409 B CN 108511409B CN 201810352036 A CN201810352036 A CN 201810352036A CN 108511409 B CN108511409 B CN 108511409B
Authority
CN
China
Prior art keywords
thickness
wafer
solder mask
layer
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810352036.4A
Other languages
English (en)
Other versions
CN108511409A (zh
Inventor
金之雄
谢国梁
王之奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201810352036.4A priority Critical patent/CN108511409B/zh
Publication of CN108511409A publication Critical patent/CN108511409A/zh
Application granted granted Critical
Publication of CN108511409B publication Critical patent/CN108511409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示了一种半导体芯片的晶圆级封装方法，所述封装方法包括以下步骤：提供晶圆，晶圆具有彼此相对的第一表面以及第二表面，晶圆具有多颗网格排布的芯片，芯片具有感应区以及与感应区电耦合的焊垫；在晶圆的第二表面形成通孔，通孔底部暴露出焊垫；去除相邻两个芯片之间的部分基体；在通孔的底部以及侧壁形成再布线层，再布线层延伸至晶圆的第二表面并与焊垫电连接；在晶圆的第二表面上部以及通孔中形成阻焊层，阻焊层覆盖再布线层；对形成的晶圆级封装结构进行烘烤并进行去除相邻的芯片之间的部分阻焊层；在阻焊层上形成电连接再布线层的电连接端子；对形成的晶圆级封装结构进行切割，以获得多个独立的芯片。

Description

半导体芯片的晶圆级封装方法及其封装结构
技术领域
本发明涉及半导体技术领域，尤其是一种半导体芯片的晶圆级封装方法及其封装结构。
背景技术
随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。
目前，晶圆级芯片尺寸封装通常是把半导体芯片上外围排列的焊垫通过再分布过程分布成面阵排列的大量金属焊球，所述金属焊球也被称为焊接凸点。由于晶圆级芯片尺寸封装先在整片晶圆上进行封装和测试，然后再切割，因而有着更明显的优势：首先是工艺工序大大优化，晶圆直接进入封装工序，而传统工艺在封装之前要对晶圆进行切割、分类；并且，所述晶圆级芯片尺寸封装是所有集成电路一次封装，刻印工作直接在晶圆上进行，封装测试一次完成，有别于传统组装工艺，使得生产周期和生产成本大幅下降。
但是，产品在信赖性过程中，包括冷热冲击和高温高湿的情况下，芯片边缘的外部绝缘保护层发生SMF龟裂，导致线路受损断裂，芯片失效；以及芯片边缘受到SMF形变应力影响，导致芯片分层失效。同时通过此加做工序，可降低整片wafer在出站时的翘曲值，易于降低后续制程操作难度，提高良率。现有工艺路线并没有对SMF在芯片边缘的形貌做特别的调整，只是垂直做切割（Saw/Dice），使封装完成后的wafer上的芯片彼此分离开来。这样的工艺条件结合芯片的某些结构尺寸下，SMF在芯片边缘堆积过多，大量的SMF，当其在冷热冲击等信赖性条件时，因形变产生较大应力，该力拉扯SMF覆盖下的金属线路以及整个芯片，导致线路裂断，芯片分层。
为此，仍需对现有技术进行改进。
发明内容
本发明的目的在于提供一种半导体芯片的晶圆级封装方法，该方法一方面通过降低翘曲利于整片晶圆在后续制程中的作业，另一方面通过改变芯片边缘阻焊层的相貌质量让其能符合高信赖性的要求。
本发明的另一目的在于提供一种半导体芯片的封装结构。
为实现上述发明目的，本发明采用如下技术方案，一种半导体芯片的晶圆级封装方法，所述封装方法包括以下步骤：
提供晶圆，所述晶圆具有彼此相对的第一表面以及第二表面，所述晶圆具有多颗网格排布的芯片，所述芯片具有位于所述第一表面的感应区以及与感应区电耦合的焊垫；
在所述晶圆的第二表面形成朝向第一表面延伸的通孔，所述通孔底部暴露出所述焊垫；
去除相邻两个芯片之间的部分基体，使第二表面形成台阶表面；
在所述通孔的底部以及侧壁形成再布线层，所述再布线层延伸至所述晶圆的第二表面，所述再布线层与所述焊垫电连接；
在所述晶圆的第二表面上部以及所述通孔中形成阻焊层，所述阻焊层覆盖所述再布线层；
对形成的晶圆级封装结构进行烘烤并进行去除相邻的芯片之间的部分阻焊层；
在阻焊层上形成电连接所述再布线层的电连接端子；
对形成的晶圆级封装结构进行切割，以获得多个独立的芯片。
作为本发明一实施方式的进一步改进，先对形成的晶圆级封装结构的阻焊层进行烘烤，再进行去除相邻的芯片之间的部分阻焊层。
作为本发明一实施方式的进一步改进，先进行去除相邻的芯片之间的部分阻焊层，再对阻焊层进行烘烤。
作为本发明一实施方式的进一步改进，通过刀片切割、激光切割以及刻蚀中的一种方式去除相邻的芯片之间的部分阻焊层。
作为本发明一实施方式的进一步改进，使用圆刀片切割的方式去除相邻的芯片之间的部分阻焊层。
作为本发明一实施方式的进一步改进，去除相邻的芯片之间的部分阻焊层的方法为将相邻的芯片之间的阻焊层减薄。
作为本发明一实施方式的进一步改进，将相邻的芯片之间的阻焊层减薄至留下的阻焊层的厚度是再布线层厚度的1至3倍之间。
作为本发明一实施方式的进一步改进，阻焊层减薄后，使阻焊层的厚度自两个相邻的芯片中间自内向外递增。
作为本发明一实施方式的进一步改进，去除相邻两个芯片之间的部分基体为使相邻两个芯片之间的第二表面形成台阶表面，将相邻的芯片之间的阻焊层减薄至阻焊层具有第一厚度和第二厚度，第一厚度为阻焊层相对于台阶表面的侧部的厚度，第二厚度为阻焊层相对于台阶表面的下部的厚度，所述第一厚度大于第二厚度。
作为本发明一实施方式的进一步改进，所述第一厚度和第二厚度均在10um到50um之间。
作为本发明一实施方式的进一步改进，对形成的封装结构进行切割为包括第一次切割和第二次切割，第一次切割为在阻焊层被去除的部分切割，分离相邻的芯片的互连层；第二次切割为在第一次切割形成的切割道内进行切割，获得多个独立的芯片。
本发明还提供了一种半导体芯片的封装结构，包括：
基底，具有彼此相对的第一表面和第二表面；
位于所述基底第一表面侧的感应区以及与感应区电耦合的焊垫；
位于所述第二表面并向所述第一表面延伸的通孔，所述通孔底部暴露所述焊垫；
设置于所述通孔底部以及侧壁的再布线层，所述再布线层延伸至所述基底的第二表面，所述再布线层与所述焊垫电连接；
设置于所述基底的第二表面以及所述通孔中的阻焊层，所述阻焊层覆盖所述再布线层；
所述阻焊层上设有电连接所述再布线层的电连接端子；
所述封装结构包括位于边缘处的第一部分以及对应所述感应区的第二部分，所述第二部分的厚度大于第一部分的厚度，对应第二部分的阻焊层的厚度是对应第一部分的阻焊层的厚度的1至3倍之间。
作为本发明一实施方式的进一步改进，所述封装结构的第一部分的基底的厚度小于第二部分的基底的厚度。
作为本发明一实施方式的进一步改进，对应第二部分的阻焊层的厚度自封装结构的边缘向内递增。
作为本发明一实施方式的进一步改进，所述基底的第二表面形成台阶表面，对应第二部分的阻焊层具有第一厚度和第二厚度，第一厚度为阻焊层相对于台阶表面的侧部的厚度，第二厚度为阻焊层相对于台阶表面的下部的厚度，所述第一厚度大于第二厚度。
作为本发明一实施方式的进一步改进，所述第一厚度和第二厚度均在10um到50um之间。
作为本发明一实施方式的进一步改进，所述封装结构的基底自感应区到焊垫方向的宽度小于所述封装结构的宽度。
作为本发明一实施方式的进一步改进，所述阻焊层自所述基底的侧面到所述基底的第二表面上厚度均匀分布。
与现有技术相比，本发明的有益效果在于：本发明通过对阻焊层进行预处理，使得最后留在芯片边缘阻焊层的形貌，尺寸，质量符合高信赖性的条件，即在信赖性过程中，不会自身产生较大的形变应力。
附图说明
图1是本发明优选的实施方式中晶圆的示意图；
图2是沿图1中A-A线的剖视示意图；
图3是图1中的晶圆与保护基板压合后的示意图；
图4是图3中的封装结构形成通孔和去除部分基体后的示意图；
图5是图4中封装结构形成再布线层的示意图；
图6是图5中封装结构形成阻焊层后的示意图；
图7是图6中封装结构去除部分阻焊层后的示意图；
图8是图7中封装结构形成焊接凸起并进行第一次切割后的示意图；
图9是图8中封装结构进行第二次切割后的示意图；
图10本发明另一实施方式中对图5中的封装结构去除部分阻焊层后的示意图；
图11本发明再一实施方式中形成的封装结构的示意图；
图12是图11中的封装结构去除部分阻焊层后的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，提供这些附图的目的是为了有助于理解本发明的实施例，而不应解释为对本发明的不当限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1和图2所示，为晶圆级半导体芯片的结构示意图，晶圆100具有多颗网格排布的半导体芯片10，半导体芯片10可以是影像传感器芯片，在半导体芯片10之间具有切割沟道，后续完成封装工艺以及测试之后，沿切割沟道分离半导体芯片。需要说明的是，相邻两个半导体芯片10之间的切割沟道仅为两个半导体芯片10之间预留的用于切割的留白区域，切割沟道与两侧的半导体芯片10之间不具有实际的边界线。
晶圆100具有彼此相对的第一表面101以及第二表面102，第一表面101和第二表面102也可以认为是晶元100的基底的两个表面，每一半导体芯片10具有感应区A以及与感应区A电耦合的多个焊垫13，焊垫13位于感应区A的外围且与感应区A均位于晶圆100的第一表面101，感应区A以及焊垫13设置于半导体芯片10的正面，半导体芯片10的背面对应与晶圆100的第二表面102。
参照图3到图6所示，晶圆100的第一表面101上部设有保护基板200，保护基板200的其中一面设置有网格排布的多个支撑单元210，当晶圆100与保护基板200对位压合后，支撑单元210位于晶圆100与保护基板200之间使两者之间形成间隙，且支撑单元210与半导体芯片10一一对应，感应区A位于支撑单元210包围形成的密封腔220。保护基板200可以是透光基板，如玻璃基板，保护基板200的厚度在100-300微米之间。
在晶圆100的第二表面102形成再布线层50，至少用于电连接焊垫13。再布线层50上设置有电连接端子，本实施例中优选的，电连接端子构造为焊接凸起55(BGA)，当然也可以是形成在再布线层50上的平面焊垫（LGA），即由再布线层50的一部分构成的接触端子。焊接凸起55通过再布线层50与焊垫13电连接，且用于与外部电路电连接。再布线的金属线材料是铜，再布线铜与焊垫13之间有增强再布线铜和焊垫13相互附着力的金属或合金薄膜，该金属或者合金材料可以是镍，钛，镍铬，钛钨等。再布线层50的形成方法包括金属着膜、光刻、镀铜、去膜、铜/钛蚀刻的一序列工艺。
晶圆100的第二表面102设置有贯穿半导体芯片10的基体的通孔15，通孔15用于露出焊垫13，以便于实现焊接凸起55与焊垫13的电连接。其中，通孔15可以为双层通孔，倒梯形孔或者直孔。具体的，直孔可以为圆柱形或是棱柱形通孔。此时，通孔在由第一表面101指向第二表面102的方向上，通孔的孔径逐渐不变。当然，直孔的横截面还可以是矩形、椭圆形或者其它形状。通孔15与焊垫13一一对应，通孔15用于露出对应的焊垫13。形成通孔15的方法有激光打孔、光刻等。
焊接凸起55通过设置在通孔15内的再布线层50与焊垫13电连接。再布线层50与半导体芯片10的基体之间还具有绝缘层40。绝缘层40覆盖通孔15的侧壁，且露出通孔15的底部，以便于再布线层50和焊垫13电连接。再布线层50覆盖通孔的底部以及绝缘层40。绝缘层40优选的构造为绝缘/介电薄膜，绝缘/介电薄膜是光敏感的绝缘/介电薄膜，如SU-8。光敏感介电薄膜可以通过旋转涂覆或压膜、光刻的一序列工艺沉积在半导体芯片10的背面。
具体的，在再布线层50表面还设置有阻焊层60，阻焊层60表面具有设置有焊接凸起55的开口，以便于设置焊接凸起55，使得焊接凸起55和开口处的再布线层50电连接。形成阻焊层60的方法包括沉积、光刻、化学镀镍/铝的一序列工艺。在实际的工艺中，两个半导体芯片之间的阻焊层60的厚度会大于每个半导体芯片中部的阻焊层的厚度，为防止阻焊层在芯片边缘堆积过多，可以对形成的晶圆级封装结构进行烘烤并进行去除相邻的芯片之间的部分阻焊层，然后再形成焊接凸起，那么切割后包括单颗半导体芯片的封装结构包括位于边缘处的第一部分以及对应感应区A的第二部分，而第二部分的厚度大于第一部分的厚度，对应第二部分的阻焊层的厚度是对应第一部分的阻焊层的厚度的1至3倍之间，从而芯片边缘的阻焊层进行了相关的优化调整，达到控制其形貌和质量的目的。
具体的，本发明所涉及的半导体芯片的晶圆级封装方法，该封装方法的具体步骤如下：
如图1和图2所示，提供晶圆100，该晶圆100包括多颗网格排布的半导体芯片10，每一半导体芯片10具有感应区A和位于感应区区A外围的多个焊垫13，多个焊垫13与感应区A电耦合，晶圆100具有相对设置的第一表面101和第二表面102，对应于半导体芯片10的正面和背面，感应区A设置于第一表面101，相邻的半导体芯片10之间具有切割沟道，以便于在后续切割工艺中进行切割处理。
如图3所示，提供保护基板200，保护基板200的其中一面设置有网格排布的多个支撑单元210，将晶圆100与保护基板200对位压合，支撑单元210位于晶圆100与保护基板200之间使两者之间形成间隙，且支撑单元210与半导体芯片10一一对应，感应区A位于支撑单元210包围形成的密封腔220。当然，形成密封腔220或者具有密封腔220功能的方法并不限于设置支撑单元，也可以是其它可以实施的方式。
如图4所示，在晶圆100的第二表面102形成朝向第一表面101延伸的通孔15，通孔15底部暴露出焊垫13。另外，在形成通孔100之后，去除半导体芯片10的部分基体(即相邻的封装结构的相邻焊垫之间的基体)，其中一种方式为使第二表面形成台阶表面，这样，封装结构的第一部分的基底的厚度小于第二部分的基底的厚度，也就是说通孔15外围的基体的厚度大于通孔15内侧的基体的厚度，从而使得通孔15的深度相应的变小，进而避免在后续步骤中通孔15的开口处被绝缘材料或金属堵塞住，可避免出现空洞(void)或线缝(seam)，提高产品的可靠性，有利于进行规模化生产。并且，由于去除了部分基体，也使得封装结构的外形尺寸变小，可减少芯片信号延迟、降低功耗，提高半导体器件的性能。在本发明的一个具体实施例中，可利用机械切割的方式去除部分基体，以确保通孔15外围的基体厚度变小。
如图5所示，在光刻及等离子蚀刻后的半导体芯片10的背面通过气相沉积技术形成绝缘层40，其覆盖的表面为暴露出半导体芯片10的背面的所有面，即绝缘层40覆盖于半导体芯片10的背面的台阶表面的上下表面及侧面、通孔15内。接下来，在晶圆100的第二表面102形成至少用于电气连接芯片的再布线层70，再布线层70的形成方法包括金属着膜、光刻、镀铜、去膜、铜/钛蚀刻的一序列工艺。
参照图6所示，在晶圆100的第二表面上部以及通孔15中形成阻焊层，阻焊层覆盖再布线层50，优选的，再布线层的厚度范围是1-5微米。采用喷涂工艺在台阶表面的上下表面及侧面、通孔15的侧壁和底部形成阻焊层60，方便后续上焊球工艺，起阻焊、保护芯片的作用。
参照图7所示，在完成上述工艺后，可对先对形成的封装结构的阻焊层60进行烘烤，再进行去除相邻的芯片之间的部分阻焊层，或者先进行去除相邻的芯片之间的部分阻焊层60，再对阻焊层进行烘烤。
去除相邻的芯片之间的部分阻焊层的方法可以是刀片切割、激光切割以及刻蚀中的一种方式，当然也可以是将相邻的芯片之间的阻焊层减薄，具体的，将相邻的芯片之间的阻焊层减薄至留下的阻焊层的厚度是再布线层厚度的1至3倍之间，使得去除部分阻焊层后剩下的阻焊层的厚度大致均匀分布。当然也可以不是均匀分布，可以是对应第二部分的阻焊层的厚度自封装结构的边缘向内递增。另外，如图7中，阻焊层具有第一厚度a和第二厚度b，第一厚度a为阻焊层相对于台阶表面的侧部的厚度，第二厚度为阻焊层相对于台阶表面的下部的厚度，第一厚度a大于第二厚度b，并且第一厚度和第二厚度均在10um到50um之间，以方便对阻焊层进行切割减薄时工艺更加简单。
本实施例中，采用圆刀片切割的方式去除相邻的芯片之间的部分阻焊层，这样通过控制刀片的尺寸和形貌，以及进刀的位置和深度等切割参数，结合切割时间点在整个工艺路线中时间点的控制，使得最后留在芯片边缘的阻焊层的形貌，尺寸，质量符合高信赖性的条件，即在信赖性过程中，不会自身产生较大的形变应力。
参照图8所示，在阻焊层60上进行开口，开口用于露出部分再布线层70，在开口处形成焊接凸起55或者平面焊垫。接下来可以对形成的封装结构进行切割分离。具体的，通过第一切刀对形成的封装结构进行第一次切割，分离相邻的半导体芯片的互连层；具体的，第一切刀沿着相邻的两个芯片之间的切割沟道向透光基板200的方向进行切割。因芯片10的互连层的材质较脆，延展性、韧性较差，进行第一次切割的第一切刀为硬度较大的刀，这样，即可降低对互连层的伤害，避免互连层开裂。优选地，第一切刀为金属刀。第一次切割也可以为划线切割，激光沿着切割沟道向透光基板200的方向进行切割。
如图9所示，沿第一次切割的切割开口向透光基板200方向，通过第二切刀对封装结构进行第二次切割，以获得多个独立的半导体芯片。第二切刀可选择材质较第一切刀软的刀。优选地，可选用适合切割透光基板200的材质的树脂刀为第二切刀，以避免硬度大于第二切刀的第一切刀对透光基板200造成伤害，也避免引起透光基板边缘崩裂。
切割后形成包含单颗半导体芯片的封装结构，
参考图10所示，在本发明的另一个实施方式中，去除相邻的芯片之间的部分阻焊层后，剩下的阻焊层60’大致形成弧面，阻焊层60’的厚度自两个相邻的芯片中间自内向外递增，如此，也可以实现最后留在芯片边缘的阻焊层的形貌，尺寸，质量符合高信赖性的条件。
参考图11和图12所示，在本发明的再一个实施方式中，去除半导体芯片10的部分基体(即相邻的封装结构的相邻焊垫之间的基体)，另一种方式为在晶圆的第二表面102形成朝向第一表面延伸的切槽18，使得封装结构的基底自感应区A到焊垫13方向的宽度小于封装结构的宽度，然后再依次形成绝缘层40、再布线层50以及阻焊层60”。其中切槽18可以是直槽，V型槽或者台阶槽等等。去除相邻的芯片之间的部分阻焊层可以是去除切槽18内的部分阻焊层60”，可以采用切割的方式，也可以采用刻蚀、激光切割的方式去除部分阻焊层60”，达到阻焊层自基底的侧面到基底的第二表面102上厚度均匀分布，实现最后留在芯片边缘的阻焊层的形貌，尺寸，质量符合高信赖性的条件。
本发明通过对阻焊层进行预处理，使得最后留在芯片边缘阻焊层的形貌，尺寸，质量符合高信赖性的条件，即在信赖性过程中，不会自身产生较大的形变应力。
虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (9)

1.一种半导体芯片的晶圆级封装方法，其特征在于，所述封装方法包括以下步骤：
提供晶圆，所述晶圆具有彼此相对的第一表面以及第二表面，所述晶圆具有多颗网格排布的芯片，所述芯片具有位于所述第一表面的感应区以及与感应区电耦合的焊垫；
在所述晶圆的第二表面形成朝向第一表面延伸的通孔，所述通孔底部暴露出所述焊垫；
去除相邻两个芯片之间的部分基体；
在所述通孔的底部以及侧壁形成再布线层，所述再布线层延伸至所述晶圆的第二表面，所述再布线层与所述焊垫电连接；
在所述晶圆的第二表面上部以及所述通孔中形成阻焊层，所述阻焊层覆盖所述再布线层；
对形成的晶圆级封装结构进行烘烤；
在烘烤前或烘烤后使用圆刀片切割的方式去除相邻的芯片之间的部分阻焊层，所述封装结构包括位于边缘处的第一部分以及对应感应区的第二部分，而第二部分的厚度大于第一部分的厚度，对应第二部分的阻焊层的厚度是对应第一部分的阻焊层的厚度的1至3倍之间，并且所述阻焊层的厚度是再布线层厚度的1至3倍之间，去除相邻的芯片之间的部分阻焊层后，剩下的阻焊层形成弧面，并且阻焊层的厚度自两个相邻的芯片中间自内向外递增;
在阻焊层上形成电连接所述再布线层的电连接端子；
对形成的晶圆级封装结构进行切割，以获得多个独立的芯片。
2.如权利要求1所述的封装方法，其特征在于，去除相邻的芯片之间的部分阻焊层的方法为将相邻的芯片之间的阻焊层减薄。
3.如权利要求2所述的封装方法，其特征在于，去除相邻两个芯片之间的部分基体为使相邻两个芯片之间的第二表面形成台阶表面，将相邻的芯片之间的阻焊层减薄至阻焊层具有第一厚度和第二厚度，第一厚度为阻焊层相对于台阶表面的侧部的厚度，第二厚度为阻焊层相对于台阶表面的下部的厚度，所述第一厚度大于第二厚度。
4.如权利要求3所述的封装方法，其特征在于，所述第一厚度和第二厚度均在10um到50um之间。
5.如权利要求1所述的封装方法，其特征在于，对形成的封装结构进行切割为包括第一次切割和第二次切割，第一次切割为在阻焊层被去除的部分切割，分离相邻的芯片的互连层；第二次切割为在第一次切割形成的切割道内进行切割，获得多个独立的芯片。
6.一种半导体芯片的封装结构，包括：
基底，具有彼此相对的第一表面和第二表面；
位于所述基底第一表面侧的感应区以及与感应区电耦合的焊垫；
位于所述第二表面并向所述第一表面延伸的通孔，所述通孔底部暴露所述焊垫；
设置于所述通孔底部以及侧壁的再布线层，所述再布线层延伸至所述基底的第二表面，所述再布线层与所述焊垫电连接；
设置于所述基底的第二表面以及所述通孔中的阻焊层，所述阻焊层覆盖所述再布线层；
所述阻焊层上设有电连接所述再布线层的电连接端子；
其特征在于：
所述封装结构包括位于边缘处的第一部分以及对应所述感应区的第二部分，所述第二部分的厚度大于第一部分的厚度，对应第二部分的阻焊层的厚度是对应第一部分的阻焊层的厚度的1至3倍之间，并且所述阻焊层的厚度是再布线层厚度的1至3倍之间，所述阻焊层形成弧面，对应第二部分的阻焊层的厚度自封装结构的边缘向内递增。
7.如权利要求6所述的封装结构，其特征在于，所述基底的第二表面形成台阶表面，对应第二部分的阻焊层具有第一厚度和第二厚度，第一厚度为阻焊层相对于台阶表面的侧部的厚度，第二厚度为阻焊层相对于台阶表面的下部的厚度，所述第一厚度大于第二厚度。
8.如权利要求7所述的封装结构，其特征在于，所述第一厚度和第二厚度均在10um到50um之间。
9.如权利要求6所述的封装结构，其特征在于，所述封装结构的基底自感应区到焊垫方向的宽度小于所述封装结构的宽度。
CN201810352036.4A 2018-04-19 2018-04-19 半导体芯片的晶圆级封装方法及其封装结构 Active CN108511409B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810352036.4A CN108511409B (zh) 2018-04-19 2018-04-19 半导体芯片的晶圆级封装方法及其封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810352036.4A CN108511409B (zh) 2018-04-19 2018-04-19 半导体芯片的晶圆级封装方法及其封装结构

Publications (2)

Publication Number Publication Date
CN108511409A CN108511409A (zh) 2018-09-07
CN108511409B true CN108511409B (zh) 2021-03-02

Family

ID=63382545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810352036.4A Active CN108511409B (zh) 2018-04-19 2018-04-19 半导体芯片的晶圆级封装方法及其封装结构

Country Status (1)

Country Link
CN (1) CN108511409B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690165B (zh) 2019-10-15 2020-06-02 杭州见闻录科技有限公司 一种芯片封装方法及封装结构
CN110885060B (zh) * 2019-10-29 2023-07-21 河北美泰电子科技有限公司 一种mems环行器的封装方法
CN110854070A (zh) * 2019-11-19 2020-02-28 华天科技（昆山）电子有限公司 半导体器件及其封装方法
CN116721932B (zh) * 2023-08-08 2023-11-14 苏州科阳半导体有限公司 一种传感器芯片的封装方法和封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7510902B2 (en) * 2004-11-01 2009-03-31 Dongbu Electronics Co., Ltd. Image sensor chip package and method of fabricating the same
CN100587962C (zh) * 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
CN105236346A (zh) * 2015-11-13 2016-01-13 华天科技（昆山）电子有限公司 Mems芯片封装结构及其制作方法
CN106057763A (zh) * 2016-05-25 2016-10-26 苏州晶方半导体科技股份有限公司 半导体芯片的封装方法以及封装结构
CN107768353A (zh) * 2017-10-17 2018-03-06 华天科技（昆山）电子有限公司 堆叠封装结构及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100556265B1 (ko) * 2004-05-28 2006-03-03 한국표준과학연구원 촉각센서 및 이의 제조방법
US8207615B2 (en) * 2010-01-20 2012-06-26 Bai-Yao Lou Chip package and method for fabricating the same
CN103077951B (zh) * 2013-01-09 2016-03-30 苏州晶方半导体科技股份有限公司 Bsi图像传感器的晶圆级封装方法
US10388607B2 (en) * 2014-12-17 2019-08-20 Nxp Usa, Inc. Microelectronic devices with multi-layer package surface conductors and methods of their fabrication
CN204424242U (zh) * 2015-02-10 2015-06-24 华天科技（昆山）电子有限公司 带边缘缓冲的晶片封装结构及晶片级芯片封装结构
TWI604570B (zh) * 2015-07-23 2017-11-01 精材科技股份有限公司 一種晶片尺寸等級的感測晶片封裝體及其製造方法
CN105070667A (zh) * 2015-09-02 2015-11-18 华天科技（昆山）电子有限公司 图像传感芯片封装方法
CN105977222B (zh) * 2016-06-15 2019-09-17 苏州晶方半导体科技股份有限公司 半导体芯片封装结构及封装方法
CN107342234A (zh) * 2017-07-07 2017-11-10 苏州晶方半导体科技股份有限公司 指纹识别芯片与驱动芯片的封装方法及结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100587962C (zh) * 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
US7510902B2 (en) * 2004-11-01 2009-03-31 Dongbu Electronics Co., Ltd. Image sensor chip package and method of fabricating the same
CN105236346A (zh) * 2015-11-13 2016-01-13 华天科技（昆山）电子有限公司 Mems芯片封装结构及其制作方法
CN106057763A (zh) * 2016-05-25 2016-10-26 苏州晶方半导体科技股份有限公司 半导体芯片的封装方法以及封装结构
CN107768353A (zh) * 2017-10-17 2018-03-06 华天科技（昆山）电子有限公司 堆叠封装结构及其制作方法

Also Published As

Publication number Publication date
CN108511409A (zh) 2018-09-07

Similar Documents

Publication Publication Date Title
US20220216152A1 (en) Package and method of manufacturing the same
CN108511409B (zh) 半导体芯片的晶圆级封装方法及其封装结构
TWI730109B (zh) 晶片封裝結構及其形成方法
US9570429B2 (en) Methods of fabrication and testing of three-dimensional stacked integrated circuit system-in-package
CN109411410B (zh) 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法
EP3422398A1 (en) Silicon substrate embedded, fan-out, 3d package structure
CN104617036B (zh) 晶圆级芯片尺寸封装中通孔互连的制作方法
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
WO2010058646A1 (ja) 半導体パッケージおよびその製造方法
TWI755652B (zh) 封裝方法、面板組件以及晶片封裝體
JP2002353402A (ja) 半導体装置およびその製造方法
KR102019551B1 (ko) 다이 에지에 다이 본드 패드들을 포함하는 반도체 디바이스
JP3660918B2 (ja) 半導体装置及びその製造方法
DE102020119295B4 (de) Halbleiterbauelemente und verfahren zur herstellung
JP2012204618A (ja) 半導体チップ及びその製造方法、並びに半導体装置
KR100886706B1 (ko) 적층 패키지 및 그의 제조 방법
TWI567894B (zh) 晶片封裝
CN110676240A (zh) 一种2.5d封装结构及其制造方法
CN113793812B (zh) 一种扇出封装方法及扇出封装结构
JP2004214543A (ja) 半導体装置及びその製造方法
JP2004342861A (ja) チップ状電子部品及び擬似ウェーハ、これらの製造方法、並びに電子部品の実装構造
JP3970211B2 (ja) 半導体装置及びその製造方法
US20170278810A1 (en) Embedded die in panel method and structure
CN107994045B (zh) 影像传感芯片的封装结构及其制作方法
KR101824727B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant