CN110854070A - 半导体器件及其封装方法 - Google Patents

半导体器件及其封装方法 Download PDF

Info

Publication number
CN110854070A
CN110854070A CN201911132507.1A CN201911132507A CN110854070A CN 110854070 A CN110854070 A CN 110854070A CN 201911132507 A CN201911132507 A CN 201911132507A CN 110854070 A CN110854070 A CN 110854070A
Authority
CN
China
Prior art keywords
cutting
semiconductor device
functional layer
wafer
packaging method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911132507.1A
Other languages
English (en)
Inventor
马书英
刘轶
李丰
郑凤霞
金韶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN201911132507.1A priority Critical patent/CN110854070A/zh
Publication of CN110854070A publication Critical patent/CN110854070A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

本发明提供一种半导体器件及其封装方法，其中，所述半导体器件封装方法包括如下步骤：提供待封装的晶圆，所述晶圆具有适于切割形成单颗芯片的切割区域；在所述切割区域上，通过刻蚀的方式将所述晶圆的基底上与功能层相对应的部分打开，形成暴露出功能层的切割通道；将暴露出的功能层切开，在切开的位置，将晶圆切割成适于封装的单颗芯片。本发明的半导体器件封装方法在切割成单颗芯片之前，将切割区域处功能层上方的基底去掉，并将暴露出的功能层打开，再切割成单颗芯片，从而克服了现有技术中直接切割对功能层带来的切割应力的影响，有利于对功能层进行有效的保护。

Description

半导体器件及其封装方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及其封装方法。
背景技术
如图1所示，传统的图像传感器晶圆级芯片封装方法中，影像传感器的感光区1会被玻璃空腔保护，背面会被硅基2保护，硅基的背面减薄后通过硅通孔技术，再重布线实现信号输出，再包裹上阻焊胶3和长上锡球4，再切割成单颗封装体。
然而上述封装方法中，与功能层5相连的硅基2，在切割时会受到很大的应力，硅基2下层的功能层5也会受到切割震动和切割应力的影响，对晶圆的功能层5的强度有一定的要求，LowK类(或超lowK类)材料本身比较脆弱，用切割刀直接切LowK功能层5时已经有很大震动和应力，再加上上层硅基2的影响，边缘的LowK功能层5会发生破裂或分层，在可靠性冷热循环时会受到上层应力拉扯和水汽进入，导致整个功能层向Pad 6方向沿裂，从而导致产品失效。因此，针对如上述问题，有必要提出进一步的解决方案。
发明内容
本发明旨在提供一种半导体器件及其封装方法，以克服现有技术中存在的不足。
为解决上述技术问题，本发明的技术方案是：
一种半导体器件封装方法，其包括如下步骤：
提供待封装的晶圆，所述晶圆具有适于切割形成单颗芯片的切割区域；
在所述切割区域上，通过刻蚀的方式将所述晶圆的基底上与功能层相对应的部分打开，形成暴露出功能层的切割通道；
将暴露出的功能层切开，在切开的位置，将晶圆切割成适于封装的单颗芯片。
作为本发明的半导体器件封装方法的改进，切割形成的暴露出功能层的切割通道，完全覆盖所述切割区域。
作为本发明的半导体器件封装方法的改进，在形成的切割通道中填充阻焊层，在填充的阻焊层处将晶圆切割成适于封装的单颗芯片，所述单颗芯片上功能层的边缘包覆有所述阻焊层。
作为本发明的半导体器件封装方法的改进，切割形成的暴露出功能层的切割通道，分别对应于所述切割区域的两侧边缘位置。
作为本发明的半导体器件封装方法的改进，所述半导体器件封装方法还包括：通过刻蚀的方式将切割通道之间剩余的基底去掉。
作为本发明的半导体器件封装方法的改进，在形成的切割通道中填充阻焊层，在填充的阻焊层处将晶圆切割成适于封装的单颗芯片，所述单颗芯片上功能层的边缘包覆有所述阻焊层。
作为本发明的半导体器件封装方法的改进，提供待封装的晶圆包括如下步骤：
将基底与玻璃进行键合；
对键合于所述玻璃上的基底进行减薄；
在基底上开设连通至Pad的通孔；
在开设的通孔处设置连接至Pad的线路层；
设置阻焊层，形成待封装的晶圆。
作为本发明的半导体器件封装方法的改进，通过切割刀或者激光切割的方式将暴露出的功能层切开。
作为本发明的半导体器件封装方法的改进，将暴露出的功能层切开之后，还包括：在对应的位置生长焊球，然后在切开的位置，将晶圆切割成适于封装的单颗芯片。
为解决上述技术问题，本发明的技术方案是：
一种半导体器件，其通过如上所述半导体器件封装方法得到。
与现有技术相比，本发明的有益效果是：本发明的半导体器件封装方法在切割成单颗芯片之前，将切割区域处功能层上方的基底去掉，并将暴露出的功能层打开，再切割成单颗芯片，从而克服了现有技术中直接切割对功能层带来的切割应力的影响，有利于对功能层进行有效的保护。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为采用现有的封装方法得到的图像传感器结构示意图；
图2为本发明半导体器件封装方法一实施例的工艺原理图；
图3为本发明半导体器件封装方法中刻蚀形成切割通道一实施方式的工艺原理图；
图4为本发明半导体器件封装方法中刻蚀形成切割通道另一实施方式的工艺原理图；
图5为本发明半导体器件封装方法中填充阻焊层的工艺原理图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图2所示，本实施例的半导体器件封装方法包括如下步骤：
提供待封装的晶圆10，晶圆10具有适于切割形成单颗芯片的切割区域；
在切割区域上，通过刻蚀的方式将晶圆10的基底11上与功能层12相对应的部分打开，形成暴露出功能层12的切割通道13；
将暴露出的功能层12切开，在切开的位置，将晶圆10切割成适于封装的单颗芯片。
其中，晶圆10是一种半成品，其上形成有多个待分离的单颗芯片，各芯片之间的区域为所称切割区域。从而，在切割区域处对晶圆10进行切割时，可将各单颗芯片分离开来。
该晶圆10的基底11可采用硅基底11，功能层12可采用LowK类材料或者超lowK类材料。将暴露出的功能层12切开，可通过切割刀或者激光切割的方式实现。
一个实施方式中，配合参照图3所示，为了提供待封装的晶圆，本实施例的半导体器件封装方法还包括如下步骤：
将基底11与玻璃14进行键合；
对键合于玻璃14上的基底11进行减薄；
在基底11上开设连通至Pad 15的通孔；
在开设的通孔处设置连接至Pad 15的线路层16；
设置阻焊层17，形成待封装的晶圆。同时，为了方便后续通过刻蚀的方式将晶圆的基底11上与功能层12相对应的部分打开，阻焊层17暴露出对应的刻蚀区域。
根据形成暴露出功能层的切割通道的方式的不同，可通过至少如下两种实施方式形成上述切割通道。
一个实施方式中，再次如图2所示，提供待封装的晶圆，晶圆具有适于切割形成单颗芯片的切割区域。在切割区域上，通过刻蚀的方式将晶圆的基底上与功能层相对应的部分打开，形成暴露出功能层的切割通道。
本实施方式中，切割形成的暴露出功能层的切割通道，完全覆盖切割区域。将暴露出的功能层切开，在切开的位置，将晶圆切割成适于封装的单颗芯片。从而，由于事先将功能层上方的基底去掉，再将将暴露出的功能层切开，如此后续切割成单颗芯片时，可消除现有技术中直接切割对功能层带来的切割应力的影响，有利于对功能层进行有效的保护。
另一个实施方式中，如图4所示，提供待封装的晶圆，晶圆具有适于切割形成单颗芯片的切割区域。在切割区域上，通过刻蚀的方式将晶圆的基底上与功能层相对应的部分打开，形成暴露出功能层的切割通道。
本实施方式中，切割形成的暴露出功能层的切割通道，分别对应于切割区域的两侧边缘位置，如此切割的目的在于，由于首先刻蚀掉切割区域的两侧边缘的基底，从而切断了后续对功能层的影响，有利于功能层的保护。同时，在刻蚀掉切割区域的两侧边缘的基底之后还包括：通过刻蚀的方式继续将切割通道之间剩余的基底去掉。从而，由于事先将功能层上方的基底去掉，再将将暴露出的功能层切开，如此后续切割成单颗芯片时，可消除现有技术中直接切割对功能层带来的切割应力的影响，有利于对功能层进行有效的保护。
如图5所示，考虑到切割形成单颗芯片之后，功能层的边缘仍然暴露在外面，依然存在损坏的风险。因此，形成暴露出功能层的切割通道之后，在形成的切割通道中填充阻焊层18，在填充的阻焊层18处将晶圆切割成适于封装的单颗芯片，单颗芯片上功能层的边缘包覆有阻焊层18。本步骤可与上述两个刻蚀形成切割通道的实施方式相结合。如此，形成的单颗芯片的功能层的边缘被阻焊层所包覆。
此外，将暴露出的功能层切开之后，还包括：在对应的位置生长焊球19，然后在切开的位置，将晶圆切割成适于封装的单颗芯片。
基于如上所述的半导体器件封装方法，本发明还提供一种半导体器件。一个实施方式中，得到的半导体器件可以为图像传感器。
具体地，该半导体器件通过如上所述半导体器件封装方法得到的。形成暴露出功能层的切割通道之后，在形成的切割通道中填充阻焊层。此时，切割得到的单颗芯片的功能层的边缘由阻焊层所包覆。
综上所述，本发明的半导体器件封装方法在切割成单颗芯片之前，将切割区域处功能层上方的基底去掉，并将暴露出的功能层打开，再切割成单颗芯片，从而克服了现有技术中直接切割对功能层带来的切割应力的影响，有利于对功能层进行有效的保护。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种半导体器件封装方法，其特征在于，所述半导体器件封装方法包括如下步骤：
提供待封装的晶圆，所述晶圆具有适于切割形成单颗芯片的切割区域；
在所述切割区域上，通过刻蚀的方式将所述晶圆的基底上与功能层相对应的部分打开，形成暴露出功能层的切割通道；
将暴露出的功能层切开，在切开的位置，将晶圆切割成适于封装的单颗芯片。
2.根据权利要求1所述的半导体器件封装方法，其特征在于，切割形成的暴露出功能层的切割通道，完全覆盖所述切割区域。
3.根据权利要求1或2所述的半导体器件封装方法，其特征在于，在形成的切割通道中填充阻焊层，在填充的阻焊层处将晶圆切割成适于封装的单颗芯片，所述单颗芯片上功能层的边缘包覆有所述阻焊层。
4.根据权利要求1所述的半导体器件封装方法，其特征在于，切割形成的暴露出功能层的切割通道，分别对应于所述切割区域的两侧边缘位置。
5.根据权利要求4所述的半导体器件封装方法，其特征在于，所述半导体器件封装方法还包括：通过刻蚀的方式将切割通道之间剩余的基底去掉。
6.根据权利要求1或5所述的半导体器件封装方法，其特征在于，在形成的切割通道中填充阻焊层，在填充的阻焊层处将晶圆切割成适于封装的单颗芯片，所述单颗芯片上功能层的边缘包覆有所述阻焊层。
7.根据权利要求1所述的半导体器件封装方法，其特征在于，提供待封装的晶圆包括如下步骤：
将基底与玻璃进行键合；
对键合于所述玻璃上的基底进行减薄；
在基底上开设连通至Pad的通孔；
在开设的通孔处设置连接至Pad的线路层；
设置阻焊层，形成待封装的晶圆。
8.根据权利要求1所述的半导体器件封装方法，其特征在于，通过切割刀或者激光切割的方式将暴露出的功能层切开。
9.根据权利要求1所述的半导体器件封装方法，其特征在于，将暴露出的功能层切开之后，还包括：在对应的位置生长焊球，然后在切开的位置，将晶圆切割成适于封装的单颗芯片。
10.一种半导体器件，其特征在于，所述半导体器件通过如权利要求1至9任一项所述半导体器件封装方法得到。
CN201911132507.1A 2019-11-19 2019-11-19 半导体器件及其封装方法 Pending CN110854070A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911132507.1A CN110854070A (zh) 2019-11-19 2019-11-19 半导体器件及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911132507.1A CN110854070A (zh) 2019-11-19 2019-11-19 半导体器件及其封装方法

Publications (1)

Publication Number Publication Date
CN110854070A true CN110854070A (zh) 2020-02-28

Family

ID=69602527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911132507.1A Pending CN110854070A (zh) 2019-11-19 2019-11-19 半导体器件及其封装方法

Country Status (1)

Country Link
CN (1) CN110854070A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489802A (zh) * 2013-09-18 2014-01-01 苏州晶方半导体科技股份有限公司 芯片封装结构及形成方法
CN105140200A (zh) * 2015-07-22 2015-12-09 华进半导体封装先导技术研发中心有限公司 晶圆级凸点封装结构的制作方法
CN105448829A (zh) * 2016-01-02 2016-03-30 北京工业大学 一种晶圆级芯片封装体的制作方法
CN105826251A (zh) * 2015-01-09 2016-08-03 中芯国际集成电路制造(上海)有限公司 切割方法
CN105895582A (zh) * 2015-01-26 2016-08-24 中芯国际集成电路制造(上海)有限公司 芯片切割方法
CN106876333A (zh) * 2017-03-28 2017-06-20 华进半导体封装先导技术研发中心有限公司 一种晶圆级封装结构的制备方法及晶圆级封装结构
CN108511409A (zh) * 2018-04-19 2018-09-07 苏州晶方半导体科技股份有限公司 半导体芯片的晶圆级封装方法及其封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489802A (zh) * 2013-09-18 2014-01-01 苏州晶方半导体科技股份有限公司 芯片封装结构及形成方法
CN105826251A (zh) * 2015-01-09 2016-08-03 中芯国际集成电路制造(上海)有限公司 切割方法
CN105895582A (zh) * 2015-01-26 2016-08-24 中芯国际集成电路制造(上海)有限公司 芯片切割方法
CN105140200A (zh) * 2015-07-22 2015-12-09 华进半导体封装先导技术研发中心有限公司 晶圆级凸点封装结构的制作方法
CN105448829A (zh) * 2016-01-02 2016-03-30 北京工业大学 一种晶圆级芯片封装体的制作方法
CN106876333A (zh) * 2017-03-28 2017-06-20 华进半导体封装先导技术研发中心有限公司 一种晶圆级封装结构的制备方法及晶圆级封装结构
CN108511409A (zh) * 2018-04-19 2018-09-07 苏州晶方半导体科技股份有限公司 半导体芯片的晶圆级封装方法及其封装结构

Similar Documents

Publication Publication Date Title
US7208335B2 (en) Castellated chip-scale packages and methods for fabricating the same
US9853079B2 (en) Method of forming a stress released image sensor package structure
KR20140044879A (ko) 코팅 후 그라인딩 전 다이싱
CN103400807B (zh) 影像传感器的晶圆级封装结构及封装方法
US20120142165A1 (en) Method of Avoiding Resin Outflow from the Wafer Scribe line in WLCSP
JP6317475B2 (ja) ウェーハレベルパッケージングのためのダイシング方法、およびウェーハレベルパッケージングに適応したダイシング構造を有する半導体チップ
WO2017059777A1 (zh) 影像传感芯片的封装方法以及封装结构
TW200917442A (en) Crack resistant semiconductor package and method of fabricating the same
CN105551945B (zh) 晶圆键合工艺中减小界面应力的方法
CN105226036A (zh) 影像传感芯片的封装方法以及封装结构
CN113078126A (zh) 半导体封装及其制造方法
US9209047B1 (en) Method of producing encapsulated IC devices on a wafer
CN109860065B (zh) 一种扇出型封装方法
KR101997293B1 (ko) 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
CN103762221B (zh) 晶圆级封装结构及其形成方法、以及封装方法
TWI565011B (zh) 晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法
CN110854070A (zh) 半导体器件及其封装方法
CN109920765B (zh) 一种扇出型封装器件
US10515853B1 (en) Method of wafer dicing
KR20180056724A (ko) 이미지 감지 칩에 대한 패키징 방법 및 패키지 구조
WO2017202288A1 (zh) 半导体芯片的封装方法以及封装结构
TWI473178B (zh) 一種晶圓級的封裝結構及其製備方法
CN107507803B (zh) 封装方法
US20190296064A1 (en) Packaging method and packaging structure for semiconductor chip
US20220278075A1 (en) Packaging structure and formation method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination