CN105895582A - 芯片切割方法 - Google Patents
芯片切割方法 Download PDFInfo
- Publication number
- CN105895582A CN105895582A CN201510039555.1A CN201510039555A CN105895582A CN 105895582 A CN105895582 A CN 105895582A CN 201510039555 A CN201510039555 A CN 201510039555A CN 105895582 A CN105895582 A CN 105895582A
- Authority
- CN
- China
- Prior art keywords
- passivation layer
- cutting
- cut
- wafer
- cutting area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本申请公开了一种芯片切割方法,其包括以下步骤:在待切割晶圆上选定欲切割区;去除欲切割区表面上的钝化层以形成划片槽;以及沿划片槽切割待切割晶圆。该芯片切割方法中,在对待切割晶圆进行切割的步骤之前,先去除了欲切割区上的钝化层。钝化层往往具有较高的应力,且厚度较厚。在切割之前去除这层高应力层,能够降低后期的切割难度,使形成的划片槽更容易被切开。同时,去除这层高应力层,能够改善欲切割区中各层的应力不均匀性问题,使得后期切割的过程中,欲切割区的受力更加均衡,从而能够促使划片槽中产生的微裂纹更加均匀,有利于提高切割痕迹的平整性。以上各方面的因素均能够改善芯片的切割效果,提高芯片的良品率。
Description
技术领域
本申请涉及芯片制造领域,具体而言,涉及一种芯片切割方法。
背景技术
随着行业的竞争日益激烈,芯片设计和制造公司需要不断地减少制造成本、提高市场竞争力。缩小晶圆上的划片槽能够有效提高单片晶圆内的芯片数量,以200mm晶圆为例,当划片槽由~60um缩小到~25um时,单片晶圆的芯片数量能够增加~10%以上,极大地减少了芯片的制造成本。因此窄划片槽结构将成为芯片制造的发展趋势,具有广阔的应用前景。
当划片槽降至50um以下时,传统的金刚刀切割技术由于机械刀片尺寸的限制已经不再适用,这时需要用到激光隐形切割技术。然而目前的激光隐形切割技术广泛存在扩片困难的问题:在激光隐形切割芯片时,芯片中容易出现微裂纹均匀性差的问题,这最终会导致这些连在一起的芯片在晶圆扩片时不能完全分开,即使分开也容易造成芯片崩缺,使芯片的良品率下降,从而对芯片厂商造成重大损失。
申请内容
本申请旨在提供一种芯片的切割方法,以解决现有技术中晶圆切割时切割效果差的问题。
为了实现上述目的,根据本申请的一个方面,提供了一种芯片切割方法,其包括以下步骤:在待切割晶圆上选定欲切割区;去除欲切割区表面上的钝化层以形成划片槽;以及沿划片槽切割待切割晶圆。
进一步地,当钝化层为多层结构时,在去除欲切割区的钝化层步骤中,可去除一层或多层钝化层。
进一步地,在待切割晶圆上选定欲切割区的步骤包括:在待切割晶圆的芯片功能区和焊盘上形成钝化层;在不同的芯片功能区之间选定欲切割区;去除欲切割区表面上的钝化层以形成划片槽的步骤包括:同时去除焊盘和欲切割区上的钝化层。
进一步地,同时去除焊盘和欲切割区上的钝化层的步骤包括:在钝化层上形成掩膜层;图形化掩膜层,同时露出焊盘和欲切割区上的钝化层;沿露出的钝化层向下刻蚀,同时去除焊盘和欲切割区上的钝化层。
进一步地,沿露出的钝化层向下刻蚀的步骤中,采用干法刻蚀或湿法刻蚀的方法。
进一步地,沿划片槽切割待切割晶圆的步骤中,在待切割晶圆的背面进行激光隐形切割。
进一步地,沿划片槽切割待切割晶圆的步骤之后,还包括对切割后的晶圆进行扩片的步骤。
进一步地,钝化层为多层结构,钝化层中,由上至下第一层的材料为氮氧化硅、氮化硅或二氧化硅。
进一步地,钝化层中,由上至下第二层的材料为二氧化硅或一氧化硅。
应用本申请的芯片的切割方法,在对待切割晶圆进行切割的步骤之前,先去除了欲切割区上的钝化层。钝化层往往具有较高的应力,且厚度较厚(一般约)。在切割之前去除这层高应力层,能够降低后期的切割难度,使形成的划片槽更容易被切开。同时,去除这层高应力层,能够改善欲切割区中各层的应力不均匀性,使得后期切割的过程中,欲切割区的受力更加均衡,从而能够促使划片槽中产生的微裂纹更加均匀。这就有利于提高切割痕迹的平整性。此外,去除这层高应力层,还能够防止其在后期切割过程中发生崩裂破坏芯片结构。以上各方面的因素均能够改善芯片的切割效果,提高芯片的良品率。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了本申请一种实施方式中芯片切割方法的工艺流程示意图;
图2至图7示出了本申请一种实施方式中芯片切割方法各步骤所形成的基体的剖面示意图;
图2示出了在晶圆上形成多个芯片功能区,形成待切割晶圆后的基体的剖面示意图;
图3示出了在待切割晶圆上选定欲切割区,去除欲切割区表面上的钝化层中的一层,进而形成划片槽后的基体的剖面示意图;
图4示出了在待切割晶圆上选定欲切割区,去除欲切割区表面上的钝化层中的两层,进而形成划片槽后的基体的剖面示意图;
图5示出了在待切割晶圆的芯片功能区和焊盘上形成钝化层后的基体的剖面示意图;
图6示出了在不同的芯片功能区之间选定欲切割区,并同时去除焊盘和欲切割区上的钝化层后的基体的剖面示意图;
图7示出了沿划片槽切割待切割晶圆,得到多个芯片后形成的基体的剖面示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术部分所介绍的,现有的芯片切割方法存在切割效果差的问题。为了解决这一问题,本申请申请人提供了一种芯片的切割方法,如图1所示,其包括以下步骤:在待切割晶圆上选定欲切割区;去除欲切割区表面上的钝化层以形成划片槽;以及沿划片槽切割所述待切割晶圆。
如背景技术部分所介绍的,在芯片制作过程中,往往是在同一个晶圆上形成多个芯片功能区,再将这些芯片功能区连同晶圆一起通过切割的方式分离开,从而形成多个芯片。在芯片功能区的制作过程中,会在晶圆上形成互连结构层(包括金属互连层、介质层等)。为将互连结构层进行隔离保护,提高最终芯片的电性能和使用性能,需要在互连结构层制作完毕后,在整个晶圆的上表面除了焊盘以外的区域形成钝化层。
本申请所提供的上述切割方法,在对待切割晶圆进行切割的步骤之前,先去除了欲切割区上的钝化层。钝化层往往具有较高的应力,且厚度较厚(一般约)。在切割之前去除这层高应力层,能够降低后期的切割难度,使形成的划片槽更容易被切开。同时,去除这层高应力层,能够改善欲切割区中各层的应力不均匀性,使得后期切割的过程中,欲切割区的受力更加均衡,从而能够促使划片槽中产生的微裂纹更加均匀。这就有利于提高切割痕迹的平整性。此外,去除这层高应力层,还能够防止其在后期切割过程中发生崩裂破坏芯片结构。以上各方面的因素均能够改善芯片的切割效果,提高芯片的良品率。
下面将更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
以下将更为详细地说明本申请所提供的上述芯片的切割方法:
首先,在晶圆100上形成多个芯片功能区200,形成待切割晶圆,进而形成如图2所示的基体结构。在晶圆上形成多个芯片功能区的方法可以采用本领域技术人员所惯用的方法。具体地,制作多个芯片功能区200的过程包括多个步骤,比如:在每一个芯片划分区域形成金属互连结构、在金属互连结构之间形成介质层、在每一个金属互连结构的顶层金属层上方形成焊盘等,进而形成待封装晶圆。这些工艺步骤也是本领域技术人员所熟知的,在此不再赘述。具体的待切割晶圆的结构如下:待切割晶圆中每一个芯片功能区200包括位于晶圆100上方的互连结构层220(包括金属互连层、介质层等)、位于互连结构层220中金属互连层金属区上方的焊盘230以及位于互连结构层220上方除焊盘230以外区域上的钝化层210。不同的芯片功能区200的互连结构层220之间通过介质层201隔离开来。而在各个金属互连结构的顶层金属层上方形成焊盘,进而形成待封装晶圆之后,往往需要在待封装晶圆的正面表面上除焊盘以外的地方形成钝化层,以起到保护芯片电路结构的作用。形成钝化层之后,便形成了待切割晶圆。
形成待切割晶圆之后,按照每一个芯片功能区200,在待切割晶圆上选定欲切割区,去除欲切割区表面上的钝化层以形成划片槽。在一种优选的实施方式中,当钝化层为多层结构时,在去除欲切割区的钝化层步骤中,可去除一层或多层钝化层。对于钝化层210而言,往往具有多层结构。此处的“多层”是指大于两层。如图2所示,钝化层210由上至下包括第一层211、第二层212及剩余层213。在实际操作过程中,可以去除欲切割区上钝化层的一层或多层。优选地,去除欲切割区上钝化层的一层,形成如图3所示的基体结构。更优选地,去除欲切割区上钝化层的两层,形成如图4所示的基体结构。
在钝化层中,位于上方的两层往往具有较高的应力和厚度。去除欲切割区上钝化层中的这些较高应力层,既有利于改善后期的芯片切割效果,提高芯片的良品率,又能够在提高切割效果的基础上缩短生产工序,提高上产效率。
去除欲切割区表面上的钝化层的方法可以是本领域技术人员所惯用的方法。在一种优选的实施方式中,去除欲切割区表面上的钝化层的步骤包括:在待切割晶圆的正面表面上形成掩膜层;图形化掩膜层,露出欲切割区表面上的钝化层;以及沿露出的钝化层向下刻蚀,去除欲切割区上的钝化层。本领域技术人员有能力选择具体的刻蚀方法。优选地,沿露出的钝化层向下刻蚀的步骤中,采用干法刻蚀或湿法刻蚀的方法进行刻蚀。此外,上述切割方法适用于任意的待切割芯片,钝化层的材料也可以是本领域技术人员所惯用的钝化层材料。优选地,钝化层中由上至下第一层的材料为氮氧化硅、氮化硅或二氧化硅,第二层的材料为二氧化硅或一氧化硅。
本申请所提供的上述芯片切割方法中,只要在切割待切割晶圆之前去除欲切割区表面上的钝化层,就能够改善芯片的切割效果。在一种优选的实施方式中,在待切割晶圆上选定欲切割区的步骤包括:在待切割晶圆的芯片功能区和焊盘上形成钝化层;在不同的芯片功能区之间选定欲切割区,进而形成如图5所示的基体结构;去除欲切割区表面上的钝化层以形成划片槽的步骤包括:同时去除焊盘和欲切割区上的钝化层,进而形成如图6所示的基体结构。
如前文所述,在芯片制造的前段工序中,在各个芯片功能区的金属互连结构的顶层金属层上方形成焊盘后,便能够得到待封装晶圆。然而,出于保护芯片电路结构的目的,需要在待封装晶圆的正面表面上除焊盘以外的地方形成钝化层。在待封装晶圆的正面表面上除焊盘以外的地方形成钝化层时,往往是先在待封装晶圆的正面表面上形成一整层钝化层,形成如图5所示的基体结构后,再去除位于各焊盘上方的钝化层,以露出各焊盘。本申请上述的方法中,在去除位于各焊盘上方的钝化层的同时,一并去除欲切割区上的钝化层,进而形成如图6所示的基体结构。这样能够简化生产工序,提高芯片生产效率。且上述方法中,去除焊盘上方的钝化层和欲切割区上的钝化层的方法可以是本领域技术人员所惯用的方法。
在一种优选的实施方式中,沿露出的钝化层向下刻蚀,同时去除焊盘和欲切割区上的钝化层的步骤中,采用干法刻蚀或湿法刻蚀的方法。根据钝化层形成材料的不同,本领域技术人员有能力选自具体的刻蚀工艺,在此不再赘述。
完成了去除欲切割区表面上的钝化层以形成划片槽的步骤之后,沿划片槽切割待切割晶圆,进而形成如图7所示的基体结构,将各芯片功能区连同晶圆分离开来,得到多个芯片。具体的切割方法可以是本领域技术人员所惯用的方法。一种优选的实施方式中,在切割待切割晶圆形成多个芯片的步骤中,在待切割晶圆的背面进行激光隐形切割,得到多个芯片。此处的“待切割晶圆的背面”是指与待切割晶圆中芯片功能区的一侧相对应的另一侧。在待切割晶圆的背面进行激光隐形切割,有利于防止切割过程中产生的碎屑伤害焊盘表面,进而能够提高芯片的良品率。更优选地,在沿划片槽切割待切割晶圆的步骤之后,还包括对切割后的晶圆进行扩片的步骤。扩片能够进一步减少对芯片的伤害,提高芯片的良品率。
以下结合具体实施例对本申请作进一步详细描述,这些实施例不能理解为限制本申请所要求保护的范围。
提供晶圆,在晶圆上的每一个芯片划分区域形成金属互连结构、在金属互连结构之间形成介质层、在每一个金属互连结构的顶层金属层上方形成焊盘,进而形成待封装晶圆;
实施例1
选取上述待封装晶圆,在待封装晶圆的正面除焊盘以外的表面上形成钝化层,该钝化层由上至下包括三层结构,形成待切割晶圆。其中第一层钝化层的材料为氮氧化硅,第二层钝化层的材料为二氧化硅。
选定待切割晶圆的欲切割区,在待切割芯片的正面形成掩膜层,按照设定的欲切割区图形化掩膜层后,干法刻蚀以去除欲切割区的钝化层的第一层,然后剥离掩膜层,形成划片槽;
用激光隐形切割法沿划片槽切割待切割晶圆的背面,扩片后,得到多个芯片。
实施例2
选取上述待封装晶圆,在待封装晶圆的正面除焊盘以外的表面上形成钝化层,该钝化层由上至下包括三层结构,形成待切割晶圆。其中第一层的材料为氮氧化硅,第二层的材料为二氧化硅。
选定待切割晶圆的欲切割区,在待切割芯片的正面形成掩膜层,按照设定的欲切割区图形化掩膜层后,干法刻蚀以去除欲切割区上的钝化层中的第一层和第二层钝化层,然后剥离掩膜层,形成划片槽;
用激光隐形切割法沿划片槽切割待切割晶圆的背面,扩片后,得到多个芯片。
实施例3
选取上述待封装晶圆,在待封装晶圆的正面的整个表面上形成钝化层,该钝化层由上至下包括三层结构。其中第一层的材料为氮氧化硅,第二层的材料为二氧化硅。
选定待切割晶圆的欲切割区,在钝化层表面上形成掩膜层,按照设定的欲切割区和焊盘区域图形化掩膜层,干法刻蚀以去除焊盘上的所有钝化层和欲切割区上的所有钝化层,然后剥离掩膜层,得到待切割晶圆,形成划片槽;
用激光隐形切割法沿划片槽切割待切割晶圆的背面,扩片后,得到多个芯片。
对比例1
选取上述待封装晶圆,在待封装晶圆的正面除焊盘以外的表面上形成钝化层,该钝化层由上至下包括三层结构,形成待切割芯片。其中钝化层的第一层的材料为氮氧化硅,第二层的材料为二氧化硅。
选定待切割晶圆的欲切割区,用激光隐形切割法沿欲切割区切割待切割晶圆的背面,扩片后,得到多个芯片。
测试:
1.先采用光学显微镜对上述实施例1至3和对比例1中制作得到的芯片进行目检,观察芯片的边缘有无破损或氮氧化硅、氮化硅的粘连。
2.采用芯片良率测试仪对上述实施例1至3和对比例1中制作得到的芯片进行良品率测量,综合上述的目检结果,计算各实施例和对比例中得到的芯片的良品率。测量结果见表1:
表1
良品率(%) | |
实施例1 | 85 |
实施例2 | 90 |
实施例3 | 95 |
对比例1 | 30% |
从以上的数据中,可以看出,采用本申请上述的切割方法,本申请实施例1至3中所得到的芯片具有更高的良品率。这就表明,在切割晶圆之前,去除欲切割区上具有较高应力的钝化层,能够有效提高切割效果,进而提高芯片的良品率。
以上仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (9)
1.一种芯片切割方法,其特征在于,包括以下步骤:
在待切割晶圆上选定欲切割区;
去除所述欲切割区表面上的钝化层以形成划片槽;以及
沿所述划片槽切割所述待切割晶圆。
2.根据权利要求1所述的切割方法,其特征在于,当所述钝化层为多层结构时,在去除所述欲切割区的钝化层步骤中,可去除一层或多层所述钝化层。
3.根据权利要求1所述的切割方法,其特征在于,
在所述待切割晶圆上选定欲切割区的步骤包括:在所述待切割晶圆的芯片功能区和焊盘上形成钝化层;在不同的所述芯片功能区之间选定所述欲切割区;
去除所述欲切割区表面上的钝化层以形成划片槽的步骤包括:同时去除所述焊盘和所述欲切割区上的钝化层。
4.根据权利要求3所述的切割方法,其特征在于,同时去除所述焊盘和所述欲切割区上的钝化层的步骤包括:
在所述钝化层上形成掩膜层;
图形化所述掩膜层,同时露出所述焊盘和所述欲切割区上的钝化层;以及
沿露出的所述钝化层向下刻蚀,同时去除所述焊盘和所述欲切割区上的钝化层。
5.根据权利要求4所述的切割方法,其特征在于,沿露出的所述钝化层向下刻蚀的步骤中,采用干法刻蚀或湿法刻蚀的方法。
6.根据权利要求1所述的切割方法,其特征在于,沿所述划片槽切割所述待切割晶圆的步骤中,在所述待切割晶圆的背面进行激光隐形切割。
7.根据权利要求6所述的切割方法,其特征在于,沿所述划片槽切割所述待切割晶圆的步骤之后,还包括对切割后的晶圆进行扩片的步骤。
8.根据权利要求2所述的制作方法,其特征在于,所述钝化层为多层结构,所述钝化层中,由上至下第一层的材料为氮氧化硅、氮化硅或二氧化硅。
9.根据权利要求8所述的制作方法,其特征在于,所述钝化层中,由上至下第二层的材料为二氧化硅或一氧化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510039555.1A CN105895582A (zh) | 2015-01-26 | 2015-01-26 | 芯片切割方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510039555.1A CN105895582A (zh) | 2015-01-26 | 2015-01-26 | 芯片切割方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105895582A true CN105895582A (zh) | 2016-08-24 |
Family
ID=57001800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510039555.1A Pending CN105895582A (zh) | 2015-01-26 | 2015-01-26 | 芯片切割方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105895582A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106531628A (zh) * | 2016-11-09 | 2017-03-22 | 上海华力微电子有限公司 | 一种集成离子刻蚀划片槽和密封环的制造方法 |
CN109616016A (zh) * | 2018-12-04 | 2019-04-12 | 武汉华星光电半导体显示技术有限公司 | 用于显示装置的膜层结构 |
CN110660757A (zh) * | 2019-10-10 | 2020-01-07 | 武汉新芯集成电路制造有限公司 | 切割道结构及其制造方法、半导体器件及其制造方法 |
CN110854070A (zh) * | 2019-11-19 | 2020-02-28 | 华天科技(昆山)电子有限公司 | 半导体器件及其封装方法 |
CN113953689A (zh) * | 2021-12-16 | 2022-01-21 | 湖北三维半导体集成创新中心有限责任公司 | 一种晶圆的切割方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1701418A (zh) * | 2003-04-30 | 2005-11-23 | 富士通株式会社 | 半导体器件的制造方法、半导体晶片及半导体器件 |
CN1819159A (zh) * | 2005-01-21 | 2006-08-16 | 松下电器产业株式会社 | 半导体晶片及半导体器件的制造方法以及半导体器件 |
CN101621026A (zh) * | 2009-08-05 | 2010-01-06 | 武汉华工激光工程有限责任公司 | 玻璃钝化硅晶圆的背面激光切割方法 |
CN102623403A (zh) * | 2012-04-11 | 2012-08-01 | 日月光半导体制造股份有限公司 | 半导体元件及其制造方法 |
CN103594441A (zh) * | 2012-08-14 | 2014-02-19 | 台湾积体电路制造股份有限公司 | 半导体封装件及其制造方法 |
CN103811458A (zh) * | 2012-11-14 | 2014-05-21 | 日月光半导体制造股份有限公司 | 切割具有硅穿通道的半导体晶圆的方法及其所形成的结构 |
-
2015
- 2015-01-26 CN CN201510039555.1A patent/CN105895582A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1701418A (zh) * | 2003-04-30 | 2005-11-23 | 富士通株式会社 | 半导体器件的制造方法、半导体晶片及半导体器件 |
CN1819159A (zh) * | 2005-01-21 | 2006-08-16 | 松下电器产业株式会社 | 半导体晶片及半导体器件的制造方法以及半导体器件 |
CN101621026A (zh) * | 2009-08-05 | 2010-01-06 | 武汉华工激光工程有限责任公司 | 玻璃钝化硅晶圆的背面激光切割方法 |
CN102623403A (zh) * | 2012-04-11 | 2012-08-01 | 日月光半导体制造股份有限公司 | 半导体元件及其制造方法 |
CN103594441A (zh) * | 2012-08-14 | 2014-02-19 | 台湾积体电路制造股份有限公司 | 半导体封装件及其制造方法 |
CN103811458A (zh) * | 2012-11-14 | 2014-05-21 | 日月光半导体制造股份有限公司 | 切割具有硅穿通道的半导体晶圆的方法及其所形成的结构 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106531628A (zh) * | 2016-11-09 | 2017-03-22 | 上海华力微电子有限公司 | 一种集成离子刻蚀划片槽和密封环的制造方法 |
CN106531628B (zh) * | 2016-11-09 | 2019-11-26 | 上海华力微电子有限公司 | 一种集成离子刻蚀划片槽和密封环的制造方法 |
CN109616016A (zh) * | 2018-12-04 | 2019-04-12 | 武汉华星光电半导体显示技术有限公司 | 用于显示装置的膜层结构 |
CN110660757A (zh) * | 2019-10-10 | 2020-01-07 | 武汉新芯集成电路制造有限公司 | 切割道结构及其制造方法、半导体器件及其制造方法 |
CN110854070A (zh) * | 2019-11-19 | 2020-02-28 | 华天科技(昆山)电子有限公司 | 半导体器件及其封装方法 |
CN113953689A (zh) * | 2021-12-16 | 2022-01-21 | 湖北三维半导体集成创新中心有限责任公司 | 一种晶圆的切割方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105895582A (zh) | 芯片切割方法 | |
US7646078B2 (en) | Die saw crack stopper | |
KR101469331B1 (ko) | 웨이퍼의 스크라이브 라인 | |
US20140273402A1 (en) | Method for cutting wafer | |
US20110193200A1 (en) | Semiconductor wafer chip scale package test flow and dicing process | |
US20170053832A1 (en) | Wafer structure and processing method thereof | |
CN106467289B (zh) | 晶圆结构及晶圆加工方法 | |
DE102014101283A1 (de) | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements | |
US8969869B2 (en) | Integrated circuit wafer and integrated circuit die | |
US20150214125A1 (en) | Scribe line structure | |
US20080153265A1 (en) | Semiconductor Device Manufactured Using an Etch to Separate Wafer into Dies and Increase Device Space on a Wafer | |
CN105336685A (zh) | 一种具有测试图形的晶圆切割方法 | |
US8373272B2 (en) | Device under bonding pad using single metallization | |
CN100477175C (zh) | 半导体结构及其制作方法 | |
JP2011003675A (ja) | 半導体装置の製造方法、半導体チップ及び半導体ウェハ | |
CN106918477B (zh) | 用于透射电子显微镜俯视观察的芯片样品制备方法 | |
CN104393153B (zh) | 一种半导体器件的圆片级封装方法 | |
CN111696968B (zh) | 半导体结构的制造方法 | |
US8951833B2 (en) | Defect free deep trench method for semiconductor chip | |
US20080190885A1 (en) | Method For Manufacturing Cantilever Structure of Probe Card | |
CN108598064B (zh) | 连接晶圆内常规芯片与测试专用芯片的金属线 | |
TWI757127B (zh) | 製造半導體裝置的方法 | |
JP2005101181A (ja) | 半導体装置のおよびその製造方法 | |
TWI222680B (en) | Scribe line structure of wafer | |
CN105513986B (zh) | 用于检测栅极的底部缺陷的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160824 |