CN1819159A - 半导体晶片及半导体器件的制造方法以及半导体器件 - Google Patents

半导体晶片及半导体器件的制造方法以及半导体器件 Download PDF

Info

Publication number
CN1819159A
CN1819159A CNA2006100059744A CN200610005974A CN1819159A CN 1819159 A CN1819159 A CN 1819159A CN A2006100059744 A CNA2006100059744 A CN A2006100059744A CN 200610005974 A CN200610005974 A CN 200610005974A CN 1819159 A CN1819159 A CN 1819159A
Authority
CN
China
Prior art keywords
semiconductor wafer
guiding
semiconductor
cutting apart
apart
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100059744A
Other languages
English (en)
Other versions
CN1819159B (zh
Inventor
隈川隆博
内海胜喜
松岛芳宏
松浦正美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1819159A publication Critical patent/CN1819159A/zh
Application granted granted Critical
Publication of CN1819159B publication Critical patent/CN1819159B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明揭示一种半导体晶片及半导体器件的制造方法以及半导体器件，在半导体基板上具有多个半导体元件及分割区域，在所述半导体基板的内部具有改质区域，在分割区域的至少一部分具有分割引导图形，利用所述分割引导图形对以所述改质区域为起点所产生的裂口进行引导。

Description

半导体晶片及半导体器件的制造方法以及半导体器件
技术领域
本发明涉及将半导体晶体分割成一个个半导体器件(芯片)的切割技术，是在切割时几乎不产生碎屑，能够减少作为分割所必需的区域的切割道(lane)的宽度，特别涉及最适合于激光加工的半导体晶片结构的技术。
背景技术
以往，在半导体晶片的切割方法中，最一般采用的是刀片切割方法。关于刀片切割，是利用高旋转的环状切割锯在切割道中对半导体晶片进行粉碎加工。
该切割道是分割所必需的区域，是利用切割锯的实际的切割宽度。切割锯是用粘合剂材料保持金刚石或CBN(cubic boron nitride，立方氮化硼)粒子材料而形成的。
在利用这种切割锯对半导体晶片进行切割的加工技术中，通过改进切割锯的规格(金刚石粒子的粒径及密度、或粘合剂材料等)、切割锯的转速、进给速度、切入深度等加工条件，力图使其达到优化条件，从而能够提高加工质量。
但是，通过优化切割锯的加工条件来提高加工质量是有限度的。特别是对于以下那样的问题，希望在采用切割锯的粉碎加工中，更进一步改进加工质量。
(1)由于在粉碎加工时在半导体基板的切断面处产生碎屑(chipping，碎片)，因此在切割后，半导体基板的机械强度变差。
(2)由于碎屑产生的碎片形成粉尘，对于切割后的工序中的合格率及产品可靠性产生恶劣影响。
(3)为了在半导体晶片的半导体元件区域不产生碎屑，必须设定划线线条(Scribe grid)的各划线区域(称为划线道)的宽度大于切割道、即利用切割锯产生的实际切割宽度。
(4)为了保持切割锯的机械强度，切割锯的厚度一般需要大于等于20μm的厚度。
(5)近年来，半导体的工艺规定(工艺尺寸)更微细化，层间绝缘膜使用Low-k材料(低介电常数层间绝缘膜材料)。但是，由于一般Low-k材料较脆弱，而且附着性差，因此切割时若受到损坏，则非常容易发生层间膜的剥离。
近年来，作为解决以上问题的办法，逐渐关注利用激光的加工方法，在这种加工方法中，例如有日本国专利公报的特开2002-192370号公报所述的方法。
这是利用多光子吸收在对象物体中形成改质区域的方法。所谓多光子吸收是下述的一种现象，即在光子能量小于材料的带隙时，即成为光学上可透过的情况下，若使光的强度非常大，则材料中产生吸收。
下面，参照附图说明该激光加工方法。图8所示为加工对象即半导体晶片的划线线条(划线区域)及其周边的平面图。图9A及图9B为激光加工中的图8所示的b-b’剖视图。
在图8及图9A和图9B中，101表示半导体晶片，102表示划线道，102a表示划线道的中心，103表示激光，104表示改质区域，105表示以改质区域104为起点所产生的切断部分(龟裂)。
首先，在使其产生多光子吸收的条件下，将聚焦点对准在半导体晶片101的内部，照射激光103。然后，一面使其连续或断续产生多光子吸收，一面沿着划线道102的中心(切割道)102a使激光103的聚焦点扫描。利用该激光103的扫描，在半导体晶片101的内部沿划线道102形成改质区域104。
以这种改质区域104为起点产生裂口，利用这种裂口而形成切断部分(龟裂)105，沿切割道将半导体晶片101切开，通过这样进行切割。
因此，能够进行半导体晶片的切割，而不会偏离切割道产生不需要的切割，即不会产生碎屑，另外，能够以比较小的外力很容易分割半导体晶片101。特别是在半导体晶片101很薄时，即使不特别施加外力，也能自然地沿厚度方向切开。在半导体晶片101较厚时，例如通过在厚度方向的多个部位形成改质区域104，平行形成多个改变区域104，就能够容易分割。
其结果，能够抑制因碎屑而引起的机械强度降低，抑制产生粉尘。另外，与粉碎加工不同，由于切割宽度(切割道)在半导体晶片101的平面方向不存在物理的切削宽度，因此能够使划线区域极窄。
但是，在上述的以往技术中，存在以下那样的问题。
(1)在近年来的半导体制造工序中，加入了利用CMP(Chemical MechanicalPolishing，化学机械研磨)的平坦工艺。
因此，基本上在划线道的区域内也形成层间绝缘膜。但是，在Low-k材料的层叠等中，其层间的附着性非常低，由于以改质区域为起点进行切断(裂开)时产生的损坏，而发生层间绝缘膜的界面剥离。
(2)另外，在以改质区域为起点进行切断时，从改质区域到半导体晶片表面的距离越长，则以改质区域为起点所发生的裂口的笔直程度越差。因此，半导体晶片的表面产生的裂口的笔直程度恶化。
本发明的目的在于提供一种半导体晶片，是在形成由层间绝缘膜及钝化层等与半导体基板不同的材料构成的表层的半导体晶片中，在以改质区域为起点进行切断时，层间绝缘膜等不会发生界面剥离，能够实现切断部分的笔直程度好的分割。
发明内容
为了解决上述的问题，本发明的半导体晶片，是在半导体基板上层叠的层叠部分具有多个半导体元件及将所述多个半导体元件分割成一个个半导体器件用的分割区域的半导体晶片，在所述半导体基板内部具有成为产生裂口的起点的改质区域，在所述分割区域的至少一部分形成引导所述裂口前进用的分割引导图形。
另外，沿层叠方向贯通所述层叠部分，形成所述分割引导图形。
另外，连续线状地形成所述分割引导图形。
另外，利用不连接的多个部分图形的集合体，带状地形成所述分割引导图形。
另外，所述分割引导图形，是将连续形成为线状的部分与利用不连续的多个部分图形的集合体形成为带状的部分复合而成。
另外，所述分割引导图形具有在所述层叠部分形成的缝隙。
另外，所述分割引导图形在包含层间绝缘膜及钝化层的所述层叠部分中，具有金属层图形。
另外，所述金属层图形构成通孔及布线层的堆叠结构。
另外，所述金属层图形构成点状图形。
另外，形成所述分割引导图形的所述分割区域的宽度为小于等于30μm。
本发明的半导体器件的制造方法，具有以下工序：在半导体基板上将层叠部分层叠而形成半导体晶片的工序、以及进行激光扫描的工序，在形成半导体晶片的工序中，在所述层叠部分设置多个半导体元件及将所述多个半导体元件分割成一个个半导体器件用的分割区域以及在所述分割区域的至少一部分形成的分割引导图形，在进行激光扫描的工序中，沿着所述半导体晶片的所述分割区域中形成的分割引导图形，并进行激光扫描，利用所述激光照射，在所述半导体基板的内部形成改质区域，并且利用所述分割引导图形对以所述改质区域为起点所产生的裂口进行引导。
另外，具有分割所述半导体晶片的工序，在该工序中，沿着所述分割引导图形，对所述半导体晶片施加机械应力，利用所述分割引导图形对所述半导体基板的内部从所述改质区域为起点所产生的裂口进行引导，将所述半导体晶片沿着所述分割引导图形分割成一个个半导体器件。
另外，在所述进行激光扫描的工序中，使聚焦点对准在半导体基板的内部，照射激光，利用多光子吸收，在半导体基板的内部形成改质区域。
另外，在所述进行激光扫描的工序中，改变聚焦点，进行多次扫描。
另外，在所述进行激光扫描的工序中，在与所述分割引导图形接触的位置，形成改质区域。
本发明的半导体器件，是在半导体基板上层叠的层叠部分具有半导体元件及分割引导图形的半导体器件，在构成所述半导体器件的侧面的沿着所述分割引导图形的分割面，具有所述半导体基板中形成的改质区域、以及从所述改质区域向所述分割引导图形延伸的裂开面。
根据本发明，由于在利用膨胀等来分割半导体晶片时，以半导体基板的内部形成的改质区域为起点产生裂口，该裂口沿半导体基板的厚度方向前进，而且向层叠部分形成的分割引导图形前进，因此在切割部分(龟裂)不发生不希望的弯弯曲曲的形状。
另外，由于分割引导图形沿层叠方向贯通所述层叠部分而形成，通过这样在以改质区域为起点所产生的裂口顺着分割引导图形沿层叠部分的层叠方向前进，将层叠部分分割，因此在层叠部分不会发生界面剥离。
另外，由于分割引导图形连续形成为线状，从而以改质区域为起点所产生的裂口在半导体基板的厚度方向、向分割引导图形前进，而且沿形成为线状的分割引导图形前进，将层叠部分分割，因此能够得到笔直程度好的分割面。
另外，分割引导图形利用不连续的多个部分图形的集合体形成为带状，从而以改质区域为起点所产生的裂口在半导体基板的厚度方向、向分割引导图形前进。这时，即使因误差原因而产生突发性的弯曲，但由于分割引导图形形成带状，有一定宽度，因此分割线条(分割道)也限制在带状的分割引导图形内。即，由于对于弯曲能够允许范围，因此能够更有效的发挥分割引导图形对裂口的引导作用。
另外，分割引导图形是将连续形成为线状的部分与利用不连续的多个部分图形的集合体形成为带状的部分复合而成，从而既确保形成为带状的分割引导图形对突发性的弯曲具有允许范围，又能够实现形成为线状的分割引导图形所具有的笔直程度。
这里，由于分割引导图形例如由缝隙、金属层图形及通孔等形成，因此不需要为了形成它所需要的特别工序，能够在一般的半导体晶片工序中生成。
另外，金属层图形形成通孔及布线层的堆叠结构，从而形成层叠部分对层间绝缘层钉入钉子那样状态，提高了层间绝缘膜的附着性。因此，能够得到抑制在半导体晶片分割时发生的界面剥离的效果，同时由于将分割半导体晶片用的能量容易沿堆叠方向传送，因此能够更容易分割。
另外，通过将金属层图形的形状形成为点状，从而金属层图形与覆盖金属层图形的层间绝缘膜的接触面积增加。因此，表面附着性提高，能够得到抑制在半导体晶片分割时发生的界面剥离的效果。
另外，根据本发明，由于在分割半导体晶片时产生的裂口不发生不希望的弯曲，因此分割区域的宽度可设为小于等于30μm。所以，能够大幅度减少半导体晶片中本来就不需要的区域即分割区域所占的面积。
根据本发明的半导体器件的制造方法，由于激光沿分割引导图形进行扫描，因此形成的激光的加工点(改质区域)与分割引导图形在层叠部分的层叠部分上重合。
因此，在分割半导体晶片时，以改质区域为起点所产生的裂口容易向分割引导图形前进，不会偏离分割引导图形而形成不希望的弯曲形状。
另外，在分割半导体晶片的工序中，沿所述分割引导图形对半导体晶片施加机械应力，从而对半导体晶片施加的机械应力作用于改质区域，使裂口从改质区域向分割引导图形前进，很容易将半导体晶片分割。
这里，在进行激光扫描的工序中，使聚焦点对准半导体基板内部，在半导体基板内形成改质区域，从而能够防止激光加工时产生的熔融物质的飞溅。
另外，在进行激光扫描的工序中，由于改变聚焦点，进行多次扫描，从而在半导体基板内的不同深度的位置形成多条改质区域，因此例如即使是厚的半导体晶片等，也能够容易分割。
另外，在进行激光扫描的工序中，通过在与分割引导图形接触的位置形成改质区域，从而裂口确实沿分割引导图形前进，使分割面的质量极好。
根据本发明的半导体器件，半导体器件的侧面具有半导体基板中形成的改质区域、以及从所述改质区域向所述分割引导图形延伸的裂开面，从而形成沿分割引导图形整齐延伸的分割面。因此，与使用以往的切割锯具有粉碎面的半导体器件相比，形成碎屑极少、机械强度高、同时尺寸精度极高的半导体器件。
附图说明
图1所示为本发明第1、第2、第3及第4实施形态有关的半导体晶片的分割区域、即划线道及其周边的平面图。
图2为本发明实施形态1有关的半导体晶片的剖视图。
图3A至图3E所示为使用本发明实施形态1有关的半导体晶片的半导体器件的制造方法示意图。
图4为本发明实施形态2有关的半导体晶片的剖视图。
图5A至图5G所示为使用本发明实施形态2有关的半导体晶体的分割方法剖视图。
图6为本发明实施形态3有关的半导体晶片的剖视图。
图7为本发明实施形态4有关的半导体晶片的剖视图。
图8所示为表示以往的半导体基板切割方法的激光加工物体、即半导体晶片的划线道及其周边的平面图。
图9A至图9B所示为以往的半导体基板切割方法的剖视图。
具体实施方式
以下，参照附图说明本发明的半导体晶片的实施形态。
(实施形态1)
图1所示为半导体晶片的分割区域即划线道及其周边的平面图，图2为图1的a-a’剖视图。
在图1及图2中，1表示半导体晶片，2表示半导体器件(半导体元件)，3表示划线道(分割区域)，4表示硅等半导体基板，5表示硅氧化膜或有机玻璃为代表的层间绝缘膜，6表示渗氮硅或聚酰亚胺等的钝化层，7表示线条状分割引导图形，8表示带状分割引导图形。
如图1所示，在半导体晶片1中，在半导体基板4上层叠的层叠部分，形成多个半导体器件2及划线道3。这些多个半导体器件2的相互之间利用划线道3加以分割。划线道3是从半导体晶片1将各半导体器件2一个个分割时的分割区域。
另外，如图2所示，划线道3中的分割引导图形20，沿层叠方向贯通层叠部分而形成，分割引导图形20是将线状分割引导图形7与带状分割引导图形8复合而成。带状分割引导图形8以带状形成在线状分割引导中心7为中心的两侧。
线状分割引导图形7构成连续的线状，在将层间绝缘膜5层叠的层叠部分具有金属层图形。金属层图形贯通层间绝缘膜5而形成，构成线状通孔7a与布线层形成的布线图形7b的堆叠结构。线状通孔7a及布线图形7b沿线条状分割引导图形7构成连续的形状。
这里，线状通孔7a采用例如钨、铜、铝、或多晶硅等。另外，布线图形7b采用铝、铜等。带状分割引导图形8是利用不连续的多个部分图形的集合体形成，构成带状，各部分图形在将层间绝缘膜5层叠的层叠部分具有金属层图形。金属层图形贯通层间绝缘膜5而形成，构成通孔8a与布线层形成的点状图形8b的堆叠结构。通孔8a及点状图形8b构成每个部分图形的不连续的形状。
这里，通孔8a采用与线状通孔7a同样的材料，点状图形8b采用与布线图形7b同样的材料。
另外，在半导体晶片1的最上层形成钝化层6，在包含分割引导图形20的上表面的划线道3的区域，钝化层6形成缝隙状的开口。
这里，钝化层6和开口在划线道3的整个宽度设置，但即使仅在与线状分割引导图形7相对应的部位开口也没有问题。
下面，参照图3A至图3E说明使用本发明的半导体晶片的半导体器件的制造方法。图3A至图3E所示为使用图2的半导体晶片1的半导体器件的制造方法示意图。
在图3A至图3E中，9为激光，10为利用激光进行加工的改质区域，11表示分割时发生的在层间绝缘膜5之间的界面剥离，其它构件由于与图1及图2中所示的相同，因此省略说明。
首先，如图3B所示，对半导体晶片1从半导体基板4一侧照射激光9。该激光9的照射是利用透射半导体基板4的波长的激光9、使聚焦点对准半导体基板4的内部进行的，使其产生多光子吸收。
然后，沿着线状分割引导图形7使激光9扫描。该扫描是这样进行的，使得在半导体晶片1的厚度方向与线状分割引导图形7重合。利用该激光9的扫描，如图3C所示，形成改质区域10。
然后，如图3D所示，对半导体晶片1利用膨胀等施加外力，从而使以改变区域10为起点所产生的裂口21伸长。这时，裂口21在半导体晶片1的厚度方向向线状分割引导图形7前进。这是利用多个要素接点处应力集中的现象。
如图3E所示，达到层叠部分的裂口21沿线状分割引导图形7的侧壁22在层叠部分沿层叠方向前进，直到分割。
这时，在层间绝缘膜5采用SiOC、SiC等Low-k材料等情况下，由于层间绝缘膜5之间的附着强度弱，因此有时因分割时损坏而发生界面剥离11。但是，由于利用带状分割引导图形8抑制了界面剥离11的进行，因此界面剥离11不超过带状分割引导图形8。
这样，半导体晶片1的分割在改质区域10为起点而产生的裂口形成的裂开面中进行，即在沿着线状分割引导图形7的侧壁双延伸的裂开面中进行。这样，分割用的加工宽度(切割道)没有物理的宽度，能够使划线道3狭窄。再有，能够利用带状分割引导图形8来抑制界面剥离。这样，能够既抑制不希望的碎屑、界面剥离及弯曲，又进行半导体晶片1的分割。
根据本发明者们的测算，虽然也取决于使用的层间绝缘膜材料及结构，但利用本实施的分割引导图形20，确认能够使划线道3狭窄达到15μm～30μm的宽度。
如上所述，半导体晶片1的裂开位置由半导体制造工序中以极高位置精度形成的线状分割引导图形7来决定。因此，分割半导体晶片1而得到的半导体器件在其侧面具有半导体基板4中形成的改质区域10、以及从改质区域10向分割引导图形20延伸的裂开面，半导体器件的侧面成为沿分割引导图形20整齐延伸的分割面。因此，与使用以往的切割锯具有粉碎面的半导体器件相比，形成碎屑极、机械强度高同时尺寸精度极高的半导体器件。
(实施形态2)
图4所示为本发明的实施形态2，是图1中的a-a’剖视图。另外，图5A至图5G所示为利用图4的半导体晶片1的半导体器件的制造方法示意图。
在图1、图4及图5A至图5G中，12为钝化层中设置的缝隙，其它构件由于与图1及图2中所示的相同，因此省略说明。
本实施形态中与实施形态1不同，对于分割引导图形20不设置带状分割引导图形。分割引导图形20包含线状分割引导图形7及沿线状分割引导图形7的缝隙12，线状分割引导图形7采用仅仅是线状通孔7a的堆叠结构。
这可用于例如层间绝缘膜5之间的附着性强、不用担心层间膜剥离等情况，同时适用于图5A至图5G所示的制造方法。
在图5A至图5G所示的制造方法中，如图5B所示，对半导体晶片1从半导体基板4一侧照射激光9。该激光9的照射是利用透射半导体基板4的波长的激光9、使聚焦点对准于与线状分割引导图形7接触的位置进行的，使其产生多光子吸收。
然后，沿着线状分割引导图形7使激光9扫描。该扫描是这样进行的，使得在半导体晶片1的厚度方向与线状分割引导图形7重合。利用该激光9的扫描，如图5C所示，形成改质区域10a。
然后，如图5D所示，使激光9的聚焦点移位，再次沿着线状分割引导图形7使激光9扫描，形成图5E所示的改质区域10b。
然后，如图5F所示，利用膨胀等施加外力，如图5G所示，利用以改质区域10a及10b为起点而产生的裂口21，分割半导体晶片1，形成半导体器件。
根据这种方法，从改质区域10a或10b产生的裂口21确实沿线状分割引导图形7延伸，能够得到更高精度的半导体器件，同时即使在半导体晶片1的厚度较厚时，也能够以高精度进行分割。再有，在本实施形态中当然也可以形成实施形态1中的带状分割引导图形。
(实施形态3)
图6所示为本发明的实施形态3，是图1中的a-a’剖视图。在图6中，与实施形态1不同，不设置线状分割引导图形，仅利用带状分割引导图形8形成分割引导图形20。
这里，点状图形8b排列成格子状，但即使不特别将行列对齐也没关系，例如也可以是锯齿状配置。另外，即使是仅由通孔8a形成的堆叠结构、或不形成通孔8a的仅由点状图形8b形成的结构，当然也没有关系。
再有，在本实施形态中，是利用点状图形8b的集成构成带状分割引导图形8，但也可以采用平行配置多条实施形态2所示的条状分割引导图形7的结构。
(实施形态4)
图7所示为本发明的实施形态4，是图1的a-a’剖视图。
在图7中，与实施形态2不同，不使线状分割引导图形7的线状通孔7a贯通达到层间绝缘膜5的最表面层。这在由于例如通孔是由铜等容易腐蚀的材料形成而不宜使其露出在半导体晶片1的表面的情况下是有效的。
另外，在上述的实施形态中虽未特别图示，对于半导体基板4，可以形成所谓LOCOS(Local Oxidantion of Silicon，硅局部氧化)或STI(ShallowTrench Isolation，线沟道隔离)的元件分离结构，或者也可以用多晶硅等形成栅极及布线等，作为半导体基板4当然也可以是SiGe基板或GaAs基板等的化合物半导体基板。

Claims (16)

1.一种半导体晶片，其特征在于，
是在半导体基板上层叠的层叠部分具有多个半导体元件及将所述多个半导体元件分割成一个个半导体器件用的分割区域的半导体晶片，
在所述半导体基板内部具有成为产生裂口的起点的改质区域，在所述分割区域的至少一部分形成引导所述裂口前进用的分割引导图形。
2.如权利要求1所述的半导体晶片，其特征在于，
沿层叠方向贯通所述层叠部分，形成所述分割引导图形。
3.如权利要求1所述的半导体晶片，其特征在于，
连续线状地形成所述分割引导图形。
4.如权利要求1所述的半导体晶片，其特征在于，
利用不连接的多个部分图形的集合体，带状地形成所述分割引导图形。
5.如权利要求1所述的半导体晶片，其特征在于，
所述分割引导图形，是将连续形成为线状的部分与利用不连续的多个部分图形的集合体形成为带状的部分复合而成。
6.如权利要求1所述的半导体晶片，其特征在于，
所述分割引导图形具有在所述层叠部分形成的缝隙。
7.如权利要求1所述的半导体晶片，其特征在于，
所述分割引导图形在包含层间绝缘膜及钝化层的所述层叠部分中，具有金属层图形。
8.如权利要求7所述的半导体晶片，其特征在于，
所述金属层图形构成通孔及布线层的堆叠结构。
9.如权利要求7所述的半导体晶片，其特征在于，
所述金属层图形构成点状图形。
10.如权利要求1所述的半导体晶片，其特征在于，
形成所述分割引导图形的所述分割区域的宽度为小于等于30μm。
11.一种半导体器件的制造方法，其特征在于，具有以下工序：
在半导体基板上将层叠部分层叠而形成半导体晶片的工序、以及进行激光扫描的工序，
在形成半导体晶片的工序中，在所述层叠部分设置多个半导体元件及将所述多个半导体元件分割成一个个半导体器件用的分割区域以及在所述分割区域的至少一部分形成的分割引导图形，
在进行激光扫描的工序中，沿着所述半导体晶片的所述分割区域中形成的分割引导图形，进行激光扫描，并利用所述激光照射，在所述半导体基板的内部形成改质区域，并且利用所述分割引导图形对以所述改质区域为起点所产生的裂口进行引导。
12.如权利要求11所述的半导体晶片的制造方法，其特征在于，
具有分割所述半导体晶片的工序，在该工序中，沿着所述分割引导图形，对所述半导体晶片施加机械应力，利用所述分割引导图形对所述半导体基板的内部的从所述改质区域为起点所产生的裂口进行引导，将所述半导体晶片沿着所述分割引导图形分割成一个个半导体器件。
13.如权利要求11所述的半导体晶片的制造方法，其特征在于，
在所述进行激光扫描的工序中，使聚焦点对准在半导体基板的内部，照射激光，并利用多光子吸收，在半导体基板的内部形成改质区域。
14.如权利要求13所述的半导体晶片的制造方法，其特征在于，
在所述进行激光扫描的工序中，改变聚焦点，进行多次扫描。
15.如权利要求13所述的半导体晶片的制造方法，其特征在于，
在所述进行激光扫描的工序中，在与所述分割引导图形接触的位置，形成改质区域。
16.一种半导体器件，其特征在于，
是在半导体基板上层叠的层叠部分具有半导体元件及分割引导图形的半导体器件，
在构成所述半导体器件的侧面的沿着所述分割引导图形的分割面，具有所述半导体基板中形成的改质区域、以及从所述改质区域向所述分割引导图形延伸的裂开面。
CN2006100059744A 2005-01-21 2006-01-20 半导体晶片及半导体器件的制造方法以及半导体器件 Expired - Fee Related CN1819159B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-013448 2005-01-21
JP2005013448A JP4471852B2 (ja) 2005-01-21 2005-01-21 半導体ウェハ及びそれを用いた製造方法ならびに半導体装置
JP2005013448 2005-01-21

Publications (2)

Publication Number Publication Date
CN1819159A true CN1819159A (zh) 2006-08-16
CN1819159B CN1819159B (zh) 2011-09-28

Family

ID=36695906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100059744A Expired - Fee Related CN1819159B (zh) 2005-01-21 2006-01-20 半导体晶片及半导体器件的制造方法以及半导体器件

Country Status (5)

Country Link
US (2) US20060163699A1 (zh)
JP (1) JP4471852B2 (zh)
KR (1) KR20060085165A (zh)
CN (1) CN1819159B (zh)
TW (1) TW200627535A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102528290A (zh) * 2010-11-17 2012-07-04 株式会社迪思科 光器件单元的加工方法
CN103545409A (zh) * 2012-07-11 2014-01-29 株式会社迪思科 光器件以及光器件的加工方法
CN105514150A (zh) * 2016-01-22 2016-04-20 英麦科（厦门）微电子科技有限公司 一种防止开裂的晶圆结构及划片方法
CN105895582A (zh) * 2015-01-26 2016-08-24 中芯国际集成电路制造(上海)有限公司 芯片切割方法
CN107030389A (zh) * 2015-11-05 2017-08-11 株式会社迪思科 晶片的加工方法
CN108630743A (zh) * 2017-03-21 2018-10-09 东芝存储器株式会社 半导体装置及其制造方法
CN108630601A (zh) * 2017-03-23 2018-10-09 东芝存储器株式会社 半导体装置的制造方法
CN110945628A (zh) * 2017-07-28 2020-03-31 浜松光子学株式会社 层叠型元件的制造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4694795B2 (ja) * 2004-05-18 2011-06-08 株式会社ディスコ ウエーハの分割方法
US7176555B1 (en) * 2005-07-26 2007-02-13 United Microelectronics Corp. Flip chip package with reduced thermal stress
US20070111480A1 (en) * 2005-11-16 2007-05-17 Denso Corporation Wafer product and processing method therefor
US7382038B2 (en) * 2006-03-22 2008-06-03 United Microelectronics Corp. Semiconductor wafer and method for making the same
US20080079159A1 (en) * 2006-10-02 2008-04-03 Texas Instruments Incorporated Focused stress relief using reinforcing elements
US7387950B1 (en) * 2006-12-17 2008-06-17 United Microelectronics Corp. Method for forming a metal structure
US8102027B2 (en) * 2007-08-21 2012-01-24 Broadcom Corporation IC package sacrificial structures for crack propagation confinement
US8198639B2 (en) * 2007-09-03 2012-06-12 Rohm Co., Ltd. Method of manufacturing light emitting device with a pair of ridge protection electrodes
KR100887479B1 (ko) * 2007-10-09 2009-03-10 주식회사 네패스 내균열성 반도체 패키지 및 그 제조 방법
US8258629B2 (en) 2008-04-02 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Curing low-k dielectrics for improving mechanical strength
JP5127669B2 (ja) * 2008-10-31 2013-01-23 パナソニック株式会社 半導体ウェハ
JP2010225961A (ja) * 2009-03-25 2010-10-07 Mitsubishi Electric Corp 半導体素子の製造方法
US8502324B2 (en) * 2009-10-19 2013-08-06 Freescale Semiconductor, Inc. Semiconductor wafer having scribe lane alignment marks for reducing crack propagation
KR101688591B1 (ko) * 2010-11-05 2016-12-22 삼성전자주식회사 반도체 칩의 제조 방법
US8669166B1 (en) * 2012-08-15 2014-03-11 Globalfoundries Inc. Methods of thinning and/or dicing semiconducting substrates having integrated circuit products formed thereon
KR102399356B1 (ko) * 2017-03-10 2022-05-19 삼성전자주식회사 기판, 기판의 쏘잉 방법, 및 반도체 소자
JP2019057575A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
JP6903532B2 (ja) * 2017-09-20 2021-07-14 キオクシア株式会社 半導体装置およびその製造方法
CN110838515B (zh) 2018-08-17 2023-10-20 铠侠股份有限公司 半导体晶片及半导体装置
KR102599050B1 (ko) * 2018-08-20 2023-11-06 삼성전자주식회사 반도체 칩의 제조 방법
JP2020150224A (ja) 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置
KR20210020683A (ko) * 2019-08-16 2021-02-24 삼성전자주식회사 반도체 기판 및 이의 절단 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136354A (en) * 1989-04-13 1992-08-04 Seiko Epson Corporation Semiconductor device wafer with interlayer insulating film covering the scribe lines
TW303982U (en) * 1996-06-28 1997-04-21 Winbond Electronics Corp Structure of chip guard ring using contact via
US5789302A (en) * 1997-03-24 1998-08-04 Siemens Aktiengesellschaft Crack stops
US5923047A (en) * 1997-04-21 1999-07-13 Lsi Logic Corporation Semiconductor die having sacrificial bond pads for die test
US6214703B1 (en) * 1999-04-15 2001-04-10 Taiwan Semiconductor Manufacturing Company Method to increase wafer utility by implementing deep trench in scribe line
US6521975B1 (en) * 1999-05-20 2003-02-18 Texas Instruments Incorporated Scribe street seals in semiconductor devices and method of fabrication
JP2002043356A (ja) * 2000-07-31 2002-02-08 Nec Corp 半導体ウェーハ、半導体装置及びその製造方法
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP2002217196A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3825753B2 (ja) * 2003-01-14 2006-09-27 株式会社東芝 半導体装置の製造方法
US6951801B2 (en) * 2003-01-27 2005-10-04 Freescale Semiconductor, Inc. Metal reduction in wafer scribe area
JP4136684B2 (ja) * 2003-01-29 2008-08-20 Ｎｅｃエレクトロニクス株式会社 半導体装置及びそのダミーパターンの配置方法
JP4251054B2 (ja) * 2003-10-01 2009-04-08 株式会社デンソー 半導体装置の製造方法
JP3795040B2 (ja) * 2003-12-03 2006-07-12 沖電気工業株式会社 半導体装置の製造方法
JP4401874B2 (ja) * 2004-06-21 2010-01-20 株式会社ルネサステクノロジ 半導体装置
US7129566B2 (en) * 2004-06-30 2006-10-31 Freescale Semiconductor, Inc. Scribe street structure for backend interconnect semiconductor wafer integration
JP4636839B2 (ja) * 2004-09-24 2011-02-23 パナソニック株式会社 電子デバイス
US20060125059A1 (en) * 2004-12-15 2006-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with protection structure against damage during a die separation process
JP2007067372A (ja) * 2005-08-03 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102528290A (zh) * 2010-11-17 2012-07-04 株式会社迪思科 光器件单元的加工方法
CN103545409A (zh) * 2012-07-11 2014-01-29 株式会社迪思科 光器件以及光器件的加工方法
CN103545409B (zh) * 2012-07-11 2019-01-01 株式会社迪思科 光器件以及光器件的加工方法
CN105895582A (zh) * 2015-01-26 2016-08-24 中芯国际集成电路制造(上海)有限公司 芯片切割方法
CN107030389A (zh) * 2015-11-05 2017-08-11 株式会社迪思科 晶片的加工方法
CN105514150A (zh) * 2016-01-22 2016-04-20 英麦科（厦门）微电子科技有限公司 一种防止开裂的晶圆结构及划片方法
CN108630743A (zh) * 2017-03-21 2018-10-09 东芝存储器株式会社 半导体装置及其制造方法
CN108630601A (zh) * 2017-03-23 2018-10-09 东芝存储器株式会社 半导体装置的制造方法
CN108630601B (zh) * 2017-03-23 2021-12-07 东芝存储器株式会社 半导体装置的制造方法
CN110945628A (zh) * 2017-07-28 2020-03-31 浜松光子学株式会社 层叠型元件的制造方法
CN110945628B (zh) * 2017-07-28 2024-01-23 浜松光子学株式会社 层叠型元件的制造方法

Also Published As

Publication number Publication date
TW200627535A (en) 2006-08-01
KR20060085165A (ko) 2006-07-26
CN1819159B (zh) 2011-09-28
JP2006203002A (ja) 2006-08-03
JP4471852B2 (ja) 2010-06-02
US20080203538A1 (en) 2008-08-28
US20060163699A1 (en) 2006-07-27

Similar Documents

Publication Publication Date Title
CN1819159A (zh) 半导体晶片及半导体器件的制造方法以及半导体器件
CN1174479C (zh) 半导体装置的制造方法
US7964475B2 (en) Semiconductor wafer, method of manufacturing the same and semiconductor device
CN1269192C (zh) 半导体器件的制造方法和半导体器件的制造设备
CN1713354A (zh) 半导体晶片和半导体器件的制造工艺
CN1841668A (zh) 半导体器件的制造方法
CN1667797A (zh) 半导体器件的制造方法
CN1890797A (zh) 半导体衬底组合件和制备及切割衬底组合件用的方法
US20070102792A1 (en) Multi-layer crack stop structure
JPWO2007055270A1 (ja) 半導体装置の製造方法および半導体装置
CN1292455C (zh) 半导体器件及其制造方法
JP2009524918A5 (zh)
CN1404629A (zh) 发射辐射半导体器件及其制造方法
US9040354B2 (en) Chip comprising a fill structure
JP2008066751A (ja) 半導体ウェハを個々分割するための装置および方法
KR101979074B1 (ko) 기판 처리 방법
CN101064274A (zh) 结合在晶片上的粘结膜的分断方法
CN1674223A (zh) 半导体器件及其制造方法
KR20150044851A (ko) 가공 대상물 절단 방법
CN1218368C (zh) 改善结构强度的半导体器件的制造方法
JP6455166B2 (ja) 半導体ウエハおよび半導体チップの製造方法
CN101075560A (zh) 半导体装置的制造方法
CN108788473B (zh) 化合物半导体装置及其制造方法以及树脂密封型半导体装置
JP5127669B2 (ja) 半導体ウェハ
JP6257979B2 (ja) ウェーハの分割方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110928

Termination date: 20130120