CN108630601A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN108630601A
CN108630601A CN201710711624.8A CN201710711624A CN108630601A CN 108630601 A CN108630601 A CN 108630601A CN 201710711624 A CN201710711624 A CN 201710711624A CN 108630601 A CN108630601 A CN 108630601A
Authority
CN
China
Prior art keywords
chip
band
modification
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710711624.8A
Other languages
English (en)
Other versions
CN108630601B (zh
Inventor
大野天颂
藤田努
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN108630601A publication Critical patent/CN108630601A/zh
Application granted granted Critical
Publication of CN108630601B publication Critical patent/CN108630601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明的实施方式提供一种抑制裂纹的产生的半导体装置的制造方法。实施方式的半导体装置的制造方法具备如下步骤：将相对于晶片具有透射性的激光沿着所述晶片的切割线的一部分照射而在所述晶片内形成第1改质带；及将所述激光沿着所述晶片的切割线照射而在所述晶片内形成第2改质带。所述第1改质带局部形成在形成半导体配线层的所述晶片表面与所述第2改质带之间。

Description

半导体装置的制造方法
[相关申请]
本申请享有以日本专利申请2017-58147号(申请日：2017年3月23日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置的制造方法。
背景技术
提出有一种切割技术，沿着半导体元件的外形使激光向晶片内部聚光，在半导体元件的侧面形成改质带及通过热膨胀产生的解理面后，从背面对晶片进行研削，由此进行分割而单片化。在使用这种切割技术的半导体装置的制造方法中，要求抑制裂纹的产生。
发明内容
实施方式提供一种抑制裂纹的产生的半导体装置的制造方法。
实施方式的半导体装置的制造方法具备如下步骤：将相对于晶片具有透射性的激光沿着所述晶片的切割线的一部分照射而在所述晶片内形成第1改质带；及将所述激光沿着所述晶片的切割线照射而在所述晶片内形成第2改质带。所述第1改质带局部形成在形成半导体配线层的所述晶片表面与所述第2改质带之间。
附图说明
图1是表示第1实施方式的半导体装置的制造方法的流程图。
图2是表示第1实施方式的半导体装置的制造方法中的切割步骤的立体图。
图3是表示第1实施方式的半导体装置的制造方法中的切割步骤的立体图。
图4是表示第1实施方式的半导体装置的制造方法中的切割步骤的立体图。
图5是表示第1实施方式的半导体装置的制造方法中的切割步骤的立体图。
图6是表示第1实施方式的半导体装置的制造方法中的切割步骤的立体图。
图7是表示切割步骤后的半导体元件的立体图。
图8(a)及图8(b)是说明路径的形成位置的图。
图9(a)是表示未形成裂纹抑制路径的情况下的背面研削步骤的状态图，图9(b)是表示形成裂纹抑制路径的情况下的背面研削步骤的状态图。
图10是表示第2实施方式的半导体装置的制造方法中的切割步骤的立体图。
图11是表示第2实施方式的半导体装置的制造方法中的切割步骤的立体图。
图12是表示第2实施方式的半导体装置的制造方法中的切割步骤的立体图。
图13是表示第2实施方式的半导体装置的制造方法中的切割步骤的立体图。
图14是表示第2实施方式的半导体装置的制造方法中的切割步骤的立体图。
图15是表示切割步骤后的半导体元件的立体图。
具体实施方式
以下，一边参照附图，一边对本发明的各实施方式进行说明。
另外，附图是示意性或概念性的图，各部分的厚度与宽度的关系、部分间的大小的比率等未必与实物相同。另外，即使在表示相同部分的情况下，也有通过附图而将相互的尺寸或比率差别表示的情况。
此外，在本申请的说明书与各图中，对与上文关于已出现的图叙述的要素相同的要素标注相同的符号，并适当省略详细说明。
(第1实施方式)
图1是表示第1实施方式的半导体装置的制造方法的流程图。
在本实施方式的半导体装置的制造方法中，通过沿着晶片上的切割线进行切割而单片化为多个半导体元件。
首先，作为单片化为多个半导体元件的切割技术的一例，对隐形切割技术简单地进行说明。
如图1所示，首先，在晶片表面贴附保护带(S110)。例如，在晶片表面设置着半导体配线层。
接着，从晶片背面照射激光，并使激光在硅内部聚光而形成改质带(S120)。通过改质带膨胀，龟裂朝上下延展，而在晶片表面形成半切。激光例如是红外区域的透射激光。
接着，利用研削磨石对晶片背面进行磨削而加工得较薄(S130)。如果研削得较薄，那么半切部分露出，将芯片单片化。
接着，利用粘接剂将带件贴合在晶片背面，利用支撑体将晶片周围固定(S140)。此处，粘接剂例如是DAF(Die Attach Film，粘片膜)。带件例如由基材及粘合剂构成。支撑体例如是将晶片周围固定的环。
接着，利用推压体将带件及晶片从下方顶起(S150)。由此，使芯片间的距离扩大而将粘接剂部分分割。此处，推压体例如是扩张环。
通过如上所述的S110～S150所示的切割步骤而单片化为多个半导体元件。
以下，对在切割步骤中在晶片角部追加形成改质带的步骤进行说明。
图2～图6是表示第1实施方式的半导体装置的制造方法中的切割步骤的立体图。
图7是表示切割步骤后的半导体元件的立体图。
图2～图7透视地表示使用隐形切割技术对晶片4进行切割而单片化为多个半导体元件1的方式。
此处，在本说明书中，将相对于晶片4的表面平行的方向且相互正交的2个方向设为X方向及Y方向。将相对于X方向及Y方向的两个方向正交的方向设为Z方向。
首先，如图2所示，对半导体元件1的晶片4的角部(拐角部)4T照射激光而形成角部改质带40A。此处，晶片4的角部4T相当于切割后单片化所得的晶片4的角部。
角部改质带40A是通过使焦点52对准分割起点的改质带401与半导体配线层2之间的位置，并从光束头5照射透射光束51而形成。角部改质带40A形成在元件分离带3正上方的晶片4的内部。例如，基于位置401h使焦点52对准而形成角部改质带40A。此处，位置401h相当于分割起点的改质带401的下端的Z方向的位置。
接着，如图3所示，沿着元件分离带3，使焦点52对准从晶片4的内部的角部改质带40A朝Z方向分离的位置，并从光束头5照射透射光束51，由此形成改质痕40。通过沿光束头5的前进方向(Y方向)连续地形成改质痕40，而形成分割起点的改质带401。
接着，如图4所示，在晶片4的内部形成位于角部4T的角部改质带40A、及沿着元件分离带3的分割起点的改质带401。
此处，图2至图4所示的步骤相当于图1的改质带的形成步骤(S120)。
接着，如图5所示，随着进行利用磨石601的研削(有时为利用磨具602的研磨)，而直进解理41沿铅垂方向(-Z方向)伸展。由于在半导体元件1的侧边部传递载荷F61，故直进解理41的解理方向411容易沿铅垂方向伸展。另一方面，在半导体元件1的角部，在分割起点的改质带401的正下方形成着角部改质带40A，因此，从分割起点的改质带401起的直进解理41与角部改质带40A连接。
另外，通过从角部改质带40A起的直进解理41沿铅垂方向伸展，而将半导体元件1的角部的晶片4解理。
接着，如图6所示，进行研削(或研磨)，半导体元件1的侧面的晶片4沿着元件分离带3而整面解理。
此处，图5及图6所示的步骤相当于图1的背面研削步骤(S130)。
然后，进行图1中的晶片固定步骤(S140)、及分割步骤(S150)，如图7所示，单片化为多个半导体元件1。切割步骤后的半导体元件1有时在晶片4的侧面上且角部残留有改质痕40。
以下，对角部改质带40A及分割起点的改质带401更详细地进行说明。
图8(a)及图8(b)是说明路径的形成位置的图。
图8(a)及图8(b)是表示分割起点的改质带401与角部改质带40A的形成位置的图，分别表示晶片4的X-Z截面及X-Y平面。
如图8(a)及图8(b)所示，分割起点的改质带401沿着切割线DL形成。例如，分割起点的改质带401沿光束头5的前进方向连续地形成。由分割起点的改质带401形成沿Z方向排列的2个路径P1、P2。
角部改质带40A形成在切割线DL上的角部4T。由多个角部改质带40A形成1个路径P3。如图8(b)所示，例如，路径P3的X方向的宽度W1为50微米。例如，宽度W1的二分之一的值与设置在半导体元件1间的区域(切割道)的宽度W2的二分之一的值大致相同。此处，设置在半导体元件1间的区域相当于元件分离带3。
在图8(a)及图8(b)的例子中，路径P3呈十字状形成在切割线DL上的角部4T，但路径P3的形成位置及形状任意。也就是说，路径P3可呈直线状等局部形成在切割线DL上。
路径P3(即多个角部改质带40A)在背面研削步骤(S130)中抑制斜行裂纹的产生。另外，如果路径P3形成在切割线DL上的角部4T，那么抑制在角部4T产生斜行裂纹。路径P3是裂纹抑制路径。
以下，对本实施方式的效果进行说明。
图9(a)是表示未形成裂纹抑制路径的情况下的背面研削步骤的状态图，图9(b)是表示形成裂纹抑制路径的情况下的背面研削步骤的状态图。
在隐形切割技术中，沿着半导体元件的外形使激光向晶片内部聚光，在半导体元件的侧面形成改质带及通过热膨胀产生的解理面后，从背面对晶片进行研削，由此进行分割而单片化。如图9(a)所示，在背面研削步骤中，容易从半导体元件1的角部4T产生斜行裂纹。有时因斜行裂纹从角部4T扩展而导致龟裂向四周延伸。由此，担心半导体配线层2产生损伤而半导体元件1产生损伤。
在本实施方式中，在切割线DL上的角部4T且分割起点的改质带401及半导体配线层2之间形成着角部改质带40A。由此，促进铅垂方向(-Z方向)上的解理，因此，可抑制斜行裂纹的产生。如图9(b)所示，由于形成着抑制斜行裂纹的路径(P3)，故抑制斜行裂纹从角部扩展而抑制龟裂的产生。由此，半导体配线层2的损伤得到抑制，而半导体元件1的损伤得到抑制。
根据本实施方式，可提供一种抑制裂纹的产生的半导体装置及其制造方法。
(第2实施方式)
图10～图14是表示第2实施方式的半导体装置的制造方法中的切割步骤的立体图。
图15是表示切割步骤后的半导体元件的立体图。
图10～图15透视地表示使用隐形切割技术对晶片4进行切割而单片化为多个半导体元件1的方式。
首先，如图10所示，对半导体元件1的晶片4的角部4T照射激光而形成角部改质带40A。角部改质带40A是通过使焦点52对准相较位置401h距离半导体配线层2更近的位置且使透射光束51的能量大于实施方式1，从而从光束头5照射透射光束51而形成。角部改质带40A是以使角部改质带40A的Z方向的宽度超过位置401h地变大的方式，形成在元件分离带3正上方的晶片4的内部。
接着，如图11所示，沿着元件分离带3，以避开晶片4的内部的角部改质带40A的方式使焦点52对准，并从光束头5照射透射光束51，由此形成改质痕40。通过沿光束头5的前进方向(Y方向)连续地形成改质痕40，而形成分割起点的改质带401。
接着，如图12所示，在晶片4的内部形成位于角部4T的角部改质带40A、及沿着元件分离带3的分割起点的改质带401。
此处，图10至图12所示的步骤相当于图1的改质带的形成步骤(S120)。
接着，如图13所示，随着进行利用磨石601的研削(有时为利用磨具602的研磨)，而直进解理41沿铅垂方向(-Z方向)伸展。在半导体元件1的侧边部，由于已在四个方向上解理，故载荷F61向直进解理41正下方的传播变弱。另一方面，由于角部改质带40A形成为低于分割起点的改质带401，故直进解理41从角部改质带40A沿铅垂方向的伸展容易到达至半导体配线层2侧的元件分离带3。而且，由于角部改质带40A的Z方向的宽度大，故分割起点的改质带401与角部改质带40A在平面方向(X方向及Y方向)上的直进解理41连接。
接着，如图14所示，进行研削(或研磨)，半导体元件1的侧面的晶片4沿着元件分离带3而整面解理。
此处，图13及图14所示的步骤相当于图1的背面研削步骤(S130)。
然后，进行图1中的晶片固定步骤(S140)、及分割步骤(S150)，如图15所示，单片化为多个半导体元件1。切割步骤后的半导体元件1有时在晶片4的侧面上且角部残留有来自研削面26的改质痕40。
本实施方式的效果与第1实施方式相同。
对本发明的若干实施方式进行了说明，但这些实施方式是作为例子而提出，并不意图限定发明的范围。这些新颖的实施方式能以其他多种方式实施，可以在不脱离发明主旨的范围内进行各种省略、置换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。
[符号的说明]
1 半导体元件
2 半导体配线层
3 元件分离带
4 晶片
4T 角部
5 光束头
26 研削面
40 改质痕
40A 角部改质带
51 透射光束
52 焦点
401 分割起点的改质带
401h 位置
601 磨石
602 磨具
DL 切割线
F61 载荷
P1～P3 路径
W1、W2 宽度

Claims (5)

1.一种半导体装置的制造方法，其特征在于具备如下步骤：
将相对于晶片具有透射性的激光沿着所述晶片的切割线的一部分照射而在所述晶片内形成第1改质带；及
将所述激光沿着所述晶片的切割线照射而在所述晶片内形成第2改质带；且
所述第1改质带局部形成在形成半导体配线层的所述晶片表面与所述第2改质带之间。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：所述第1改质带是将所述激光沿着所述晶片的多个切割线的各自的一部分交叉照射而形成。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于还具备如下步骤：形成所述第2改质带后，从位于与形成所述半导体配线层的所述晶片表面相反的位置的所述晶片的背面侧对所述晶片进行研削。
4.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：
所述第1改质带沿着沿所述晶片的表面的方向形成为直线状，且
所述第1改质带的宽度与形成着所述切割线的元件分离带的宽度大致相同。
5.一种半导体装置的制造方法，其特征在于具备如下步骤：
将相对于半导体元件内的晶片具有透射性的激光照射至切割线的交叉部而形成角部改质带；及
沿着所述切割线对除所述交叉部以外的部分照射所述激光而形成改质带。
CN201710711624.8A 2017-03-23 2017-08-18 半导体装置的制造方法 Active CN108630601B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017058147A JP2018160623A (ja) 2017-03-23 2017-03-23 半導体装置の製造方法
JP2017-058147 2017-03-23

Publications (2)

Publication Number Publication Date
CN108630601A true CN108630601A (zh) 2018-10-09
CN108630601B CN108630601B (zh) 2021-12-07

Family

ID=63581210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710711624.8A Active CN108630601B (zh) 2017-03-23 2017-08-18 半导体装置的制造方法

Country Status (4)

Country Link
US (2) US10304737B2 (zh)
JP (1) JP2018160623A (zh)
CN (1) CN108630601B (zh)
TW (1) TWI675411B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111326948A (zh) * 2018-12-15 2020-06-23 深圳市中光工业技术研究院 激光器芯片的制备方法
CN111381327A (zh) * 2018-12-27 2020-07-07 富士通光器件株式会社 光学模块及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7081993B2 (ja) * 2018-06-19 2022-06-07 株式会社ディスコ 被加工物の加工方法
JP2020150224A (ja) * 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置
US20230411169A1 (en) * 2022-06-15 2023-12-21 Western Digital Technologies, Inc. Semiconductor wafer thinned by horizontal stealth lasing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1703770A (zh) * 2002-12-03 2005-11-30 浜松光子学株式会社 半导体基板的切断方法
CN1819159A (zh) * 2005-01-21 2006-08-16 松下电器产业株式会社 半导体晶片及半导体器件的制造方法以及半导体器件
US20070111390A1 (en) * 2005-11-16 2007-05-17 Denso Corporation Semiconductor device and method for processing wafer
CN101297394A (zh) * 2005-11-10 2008-10-29 株式会社瑞萨科技 半导体器件的制造方法以及半导体器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140356A (ja) 2004-11-12 2006-06-01 Hamamatsu Photonics Kk レーザ加工方法及びレーザ加工装置
JP4809632B2 (ja) * 2005-06-01 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009184002A (ja) 2008-02-08 2009-08-20 Disco Abrasive Syst Ltd レーザ加工方法
JP2010003817A (ja) 2008-06-19 2010-01-07 Tokyo Seimitsu Co Ltd レーザーダイシング方法及びレーザーダイシング装置
US8378458B2 (en) * 2010-03-22 2013-02-19 Advanced Micro Devices, Inc. Semiconductor chip with a rounded corner
JP2013135198A (ja) 2011-12-27 2013-07-08 Fujitsu Semiconductor Ltd 半導体装置の製造方法
WO2014054451A1 (ja) 2012-10-02 2014-04-10 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US9040389B2 (en) 2012-10-09 2015-05-26 Infineon Technologies Ag Singulation processes
JP6101468B2 (ja) * 2012-10-09 2017-03-22 株式会社ディスコ ウェーハの加工方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1703770A (zh) * 2002-12-03 2005-11-30 浜松光子学株式会社 半导体基板的切断方法
CN1819159A (zh) * 2005-01-21 2006-08-16 松下电器产业株式会社 半导体晶片及半导体器件的制造方法以及半导体器件
CN101297394A (zh) * 2005-11-10 2008-10-29 株式会社瑞萨科技 半导体器件的制造方法以及半导体器件
US20070111390A1 (en) * 2005-11-16 2007-05-17 Denso Corporation Semiconductor device and method for processing wafer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111326948A (zh) * 2018-12-15 2020-06-23 深圳市中光工业技术研究院 激光器芯片的制备方法
CN111381327A (zh) * 2018-12-27 2020-07-07 富士通光器件株式会社 光学模块及其制造方法
CN111381327B (zh) * 2018-12-27 2022-02-01 富士通光器件株式会社 光学模块及其制造方法

Also Published As

Publication number Publication date
US20180277436A1 (en) 2018-09-27
CN108630601B (zh) 2021-12-07
TWI675411B (zh) 2019-10-21
JP2018160623A (ja) 2018-10-11
US10304737B2 (en) 2019-05-28
US20190244860A1 (en) 2019-08-08
US10777459B2 (en) 2020-09-15
TW201843720A (zh) 2018-12-16

Similar Documents

Publication Publication Date Title
CN108630601A (zh) 半导体装置的制造方法
US7759223B2 (en) Semiconductor wafer and manufacturing process for semiconductor device
CN103050480B (zh) 硅片的背面图形化的工艺方法
KR102062410B1 (ko) 웨이퍼의 분할 방법
US9018080B2 (en) Wafer processing method
CN110890324B (zh) 半导体装置的制造方法
JP5968150B2 (ja) ウエーハの加工方法
JP2016134427A (ja) 半導体ウエハおよびその製造方法
TW201117277A (en) Integrated circuit wafer and dicing method thereof
JP6298699B2 (ja) ウェーハの加工方法
JP2018527757A5 (zh)
US10741650B2 (en) Semiconductor device and method of manufacturing the same
JP6257979B2 (ja) ウェーハの分割方法
CN114093926B (zh) 晶圆、晶圆制备方法及晶圆切割方法
JPWO2015182298A1 (ja) 脆性基板の分断方法
TW201839845A (zh) 晶圓的雷射加工方法
KR20200036731A (ko) 다이아몬드 기판 생성 방법
US8900925B2 (en) Method for manufacturing a diode, and a diode
TWI707454B (zh) 半導體裝置
JP2008294261A (ja) 熱応力効果を抑制できるウェハ切断線形成構造
JP6435545B2 (ja) 個片体製造方法
JP6450964B2 (ja) 個片体製造方法
TW202232587A (zh) 陣列式晶片的切割方法
TW201725708A (zh) 具低翹曲度的驅動晶片及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220124

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.