CN114093926B - 晶圆、晶圆制备方法及晶圆切割方法 - Google Patents
晶圆、晶圆制备方法及晶圆切割方法 Download PDFInfo
- Publication number
- CN114093926B CN114093926B CN202111326151.2A CN202111326151A CN114093926B CN 114093926 B CN114093926 B CN 114093926B CN 202111326151 A CN202111326151 A CN 202111326151A CN 114093926 B CN114093926 B CN 114093926B
- Authority
- CN
- China
- Prior art keywords
- wafer
- cutting
- dicing
- preset
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 119
- 238000005520 cutting process Methods 0.000 title claims abstract description 97
- 238000002360 preparation method Methods 0.000 title abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims abstract description 60
- 230000008569 process Effects 0.000 claims description 78
- 230000015654 memory Effects 0.000 claims description 24
- 230000001681 protective effect Effects 0.000 claims description 9
- 238000011282 treatment Methods 0.000 claims description 8
- 238000007517 polishing process Methods 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 230000035699 permeability Effects 0.000 claims description 2
- 239000000523 sample Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 238000005336 cracking Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 23
- 238000000227 grinding Methods 0.000 description 11
- 239000002184 metal Substances 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000003698 laser cutting Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
Abstract
本申请提供了一种晶圆、晶圆制备方法及晶圆切割方法。晶圆包括：半导体基底；多个芯片，设置于半导体基底上，其中芯片之间通过切割道间隔开；以及预设沟槽，设置于切割道，并沿切割道的方向延伸，其中，预设沟槽在垂直于半导体基底的第一方向的预定深度小于芯片在第一方向的高度。本申请提供的晶圆不但可降低通过切割得到的芯片的裂片、崩边或破损的风险，而且还可在减少切割工艺对上述芯片的机械强度的影响的同时，提高晶圆切割的生产效率和产品良率。
Description
技术领域
本申请涉及半导体技术领域，更具体地，涉及一种晶圆、晶圆制备方法及晶圆切割方法。
背景技术
在诸如三维存储器等超薄芯片的封装工艺中，为了尽量减少封装中磨划或切割工艺对芯片的机械强度的影响，通常会采用SDBG(Stealth Dicing Before Grinding，磨削前隐形切割)工艺，先通过隐形切割使晶圆按照切割道的方向裂开后，再对其进行背面磨削工艺，以在去除隐形切割工艺带来的机械损伤的同时，得到预定厚度的芯片。然而，随着三维存储器中堆叠层数的增加，切割道中的超厚金属结构使得晶圆在隐形切割后无法按照指定方向裂开，造成芯片出现裂片、崩边或破损的现象。
为解决上述问题，常规的晶圆切割方法通常对晶圆进行多次激光处理，以在其正面形成深槽，便于在后续的隐形切割中，使晶圆按照指定方向裂开。但是，在晶圆正面形成深槽的处理通常会降低芯片的机械强度，并增加了晶圆切割的工艺成本，降低了其生成效率。
因而，如何在降低通过切割得到的芯片的裂片、崩边或破损的风险的同时，减少切割工艺对芯片的机械强度的影响、提高晶圆切割的生产效率和产品良率是目前亟待解决的问题。
发明内容
本申请提供了一种可至少部分解决相关技术中存在的上述问题的晶圆、晶圆制备方法及晶圆切割方法。
本申请一方面提供了一种晶圆，包括：半导体基底；多个芯片，设置于半导体基底上，其中芯片之间通过切割道间隔开；以及预设沟槽，设置于切割道，并沿切割道的方向延伸，其中，预设沟槽在垂直于半导体基底的第一方向的预定深度小于芯片在第一方向的高度。
在本申请一个实施方式中，预设沟槽的预定深度为芯片高度的10％至50％。
在本申请一个实施方式中，预设沟槽的宽度为切割道的宽度的5％至30％。
在本申请一个实施方式中，预设沟槽在第一方向的截面形状为V形。
在本申请一个实施方式中，预设沟槽的预定深度为5微米至10微米。
在本申请一个实施方式中，预设沟槽的宽度为5微米至15微米。
在本申请一个实施方式中，所述芯片包括器件结构和器件结构的互连结构，其中器件结构包括有源器件和无源器件中的至少一种。
在本申请一个实施方式中，所述有源器件包括三维NAND存储器和三维NOR存储器中的至少一种。
本申请另一方面提供了一种晶圆制备方法，其中晶圆包括半导体基底以及设置于半导体基底上的多个芯片，芯片之间通过切割道间隔开方法包括：在切割道中形成预设沟槽，其中预设沟槽沿切割道的方向延伸，并在垂直于半导体基底的第一方向的预定深度小于芯片在第一方向的高度。
在本申请一个实施方式中，采用激光切割工艺在切割道中的预定区域形成预设沟槽。
在本申请一个实施方式中，采用包括紫外激光束或紫光激光束中的至少之一的激光切割工艺在切割道中的预定区域形成预设沟槽。
在本申请一个实施方式中，预设沟槽的预定深度为芯片高度的10％至50％。
在本申请一个实施方式中，预设沟槽的宽度为切割道的宽度的5％至30％。
在本申请一个实施方式中，预设沟槽在第一方向的截面形状为V形。
在本申请一个实施方式中，预设沟槽的预定深度为5微米至10微米。
在本申请一个实施方式中，预设沟槽的宽度为5微米至15微米。
本申请另一方面提供了一种晶圆切割方法，包括：在本申请一方面提供的任一实施方式所述晶圆的、设置有芯片的正面粘贴减薄保护膜；对晶圆的、与正面相对的背面进行第一次减薄处理；采用对于半导体基底具有透过性的波长的激光束，从减薄后的背面，正对预设沟槽照射，以使晶圆沿着预设沟槽形成裂痕；对背面进行第二次减薄处理；以及沿裂痕将晶圆分为多个、独立的子晶圆，其中每个子晶圆可包括至少一个所述芯片。
在本申请一个实施方式中，第一次减薄处理和第二次减薄处理均包括：研磨工艺和抛光工艺中的至少之一。
在本申请一个实施方式中，在沿裂痕将晶圆分为多个、独立的子晶圆之后，方法还包括：在切割后的晶圆的背面粘贴划片膜，并去除减薄保护膜；以及进行划片膜的冷崩工艺，使得独立的子晶圆之间的间距增大。
在本申请一个实施方式中，所述芯片包括器件结构和器件结构的互连结构，其中器件结构包括有源器件和无源器件中的至少一种。
在本申请一个实施方式中，所述有源器件包括三维NAND存储器和三维NOR存储器中的至少一种。
根据本申请至少一个实施方式提供的晶圆、晶圆制备方法及晶圆切割方法，通过在晶圆的切割道中形成预设沟槽，可在晶圆正面及其附近形成应力相对薄弱的位置，因而可使隐形切割形成的裂痕更趋向于在应力相对薄弱的位置延展，提高对具有较厚金属层的晶圆中的芯片进行隐形切割的准确性，降低隐形切割中裂痕无序延展的风险，达到控制隐形切割裂痕的延展位置的效果，进而降低通过切割得到的芯片的裂片、崩边或破损的风险。
进一步地，由于预设沟槽的深度小于芯片的厚度，因而本申请至少一个实施方式提供的晶圆、晶圆制备方法及晶圆切割方法在提高晶圆切割的生产效率和产品良率的同时，可减少诸如开槽或者切割工艺等对芯片的机械强度的影响。
附图说明
通过阅读参照以下附图所作的对非限制性实施例的详细描述，本申请的其它特征、目的和优点将会变得更明显。其中：
图1A是根据本申请一个实施方式的设置有预设沟槽的晶圆的俯视结构示意图；
图1B是根据本申请一个实施方式的设置有预设沟槽的晶圆中局部区域A处的俯视结构放大示意图；
图2是根据本申请一个实施方式的设置有预设沟槽的晶圆的局部区域的剖面示意图；
图3是常规晶圆切割工艺中激光开槽的工艺示意图；
图4是通过图3所示的常规晶圆切割工艺所形成的芯片中出现热损伤层的电镜照片；
图5是根据本申请一个实施方式的晶圆制备方法的流程图；
图6是根据本申请一个实施方式的晶圆切割方法的流程图；
图7是根据本申请一个实施方式的、在晶圆的设置有芯片的正面形成预设沟槽后的剖面示意图；
图8是根据本申请一个实施方式的、对晶圆执行磨削前隐形切割SDBG工艺的剖面示意图；
图9是根据本申请一个实施方式的在晶圆沿着预设沟槽形成裂痕后的剖面示意图；以及
图10是使用不同切割工艺分别切割晶圆得到的芯片的机械强度分布表。
具体实施方式
为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区域分开来，而不表示对特征的任何限制，尤其不表示任何的先后顺序。因此，在不背离本申请的教导的情况下，本申请中讨论的第一方向也可被称作第二方向，反之亦然。
在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
还应理解的是，诸如“包括”、“包括有”、“具有”、“包含”和/或“包含有”等表述在本说明书中是开放性而非封闭性的表述，其表示存在所陈述的特征、元件和/或部件，但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，其修饰整列特征，而非仅仅修饰列表中的单独元件。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施例来详细说明本申请。
此外，在本申请中当使用“连接”或“联接”时可表示相应部件之间为直接的接触或间接的接触，除非有明确的其它限定或者能够从上下文推导出的除外。
图1A是根据本申请一个实施方式的设置有预设沟槽130的晶圆10的俯视结构示意图。图1B是根据本申请一个实施方式的设置有预设沟槽130的晶圆10中局部区域A处的俯视结构放大示意图。图2是根据本申请一个实施方式的设置有预设沟槽130的晶圆10的局部区域的剖面示意图。
如图1A、图1B和图2所示，本申请提供了一种晶圆10可包括：半导体基底12、芯片110和预设沟槽130，其中多个芯片110设置于半导体基底12上，多个芯片110彼此之间通过切割道120间隔开，预设沟槽130设置于切割道120中，并沿切割道120的方向延伸。预设沟槽130在垂直于半导体基底12的第一方向(Z方向)的预定深度h小于芯片110在第一方向的高度H。
具体地，在本申请的一个实施方式中，晶圆10可例如为已经完成晶圆阶段(例如，形成器件结构和器件结构的互连结构的阶段)的加工工艺的晶圆。晶圆10可包括半导体基底12和半导体基底12上阵列排布的芯片110。芯片110可包括器件结构和器件结构的互连结构。器件结构可包括有源器件和无源器件中的至少一种。有源器件可例如包括MOS器件、存储器件或其他半导体器件，其中存储器件可例如包括非易失性存储器或随机存储器等。非易失性存储器可例如包括三维NAND存储器和三维NOR存储器中的至少一种的浮栅场效应晶体管，或者铁电存储器、相变存储器等。无源器件可例如包括电阻、电容或电感等，器件结构可以为平面型器件或立体器件，其中立体器件可例如为FIN-FET(鳍式场效应晶体管)和三维存储器等。
如图1A和图1B所示，在本申请的一个实施方式中，设置于半导体基底12上的芯片110可呈阵列排布。作为一种选择，芯片110的阵列可例如呈行列排布，考虑到晶圆10通常为圆形，因此每行或每列上排布的芯片110的数量可能会有所不同。
多个芯片110彼此之间可形成切割道120。切割道120为半导体基底12上堆叠有介质材料的区域，该介质材料可例如为形成器件结构过程中沉积的介质材料。进一步地，该介质材料可例如包括覆盖器件结构的第一介质层以及第一介质层之上的第二介质层，其中第二介质层可用于器件结构的互连结构的隔离。同样地，切割道120可例如呈纵、横排布，换言之，在芯片110阵列的行之间以及列之间都设置有切割道120。切割道120上并不用于形成实际的器件，切割道120主要用于晶圆10。
如图1B所示，切割道120中形成有预设沟槽130。预设沟槽130与切割道120在平行于半导体基底12的平面中具有相同的延伸方向，换言之，预设沟槽130同样可例如呈纵、横排布，并沿着切割道120的方向延伸至晶圆10的边缘。应当理解的是，本申请的实施方式中，预设沟槽130的排布可根据具体的晶圆切割方法确定，本申请对此不作限制。
在本申请的一个实施方式中，预设沟槽130的宽度可例如为预设沟槽130在垂直于切割道120的延伸方向的第二方向的两端之间的距离。切割道120的宽度可例如为切割道120在第二方向的两端之间的距离。作为一种选择，预设沟槽130的宽度可例如为切割槽120的宽度的5％至30％。此外，预设沟槽130的宽度还可例如为5微米至15微米。进一步地，还可根据晶圆的结构、制备晶圆所使用的材料以及具体的晶圆切割方法，选择合适的预设沟槽的宽度，本申请对此不作限制。
通过将预设沟槽130在平行于半导体基底12的平面中的宽度限定为切割槽120的宽度的5％至30％，或者将其尺寸限定为5微米至15微米，可减少诸如在晶圆上开槽或者切割晶圆的工艺等对芯片(该芯片通过切割晶圆获得)的机械强度的影响，提高晶圆切割的生产效率和产品良率。
如图2所示，在本申请的一个实施方式中，预设沟槽130在第一方向的预定深度h可例如为芯片110在第一方向的高度H的10％至50％。此外，作为一种选择，预设沟槽130的预定深度h可为5微米至10微米。
图3是常规晶圆切割工艺中激光开槽的工艺示意图。图4是通过图3所示的常规晶圆切割工艺所形成的芯片中出现热损伤层的电镜照片。
在诸如三维存储器等超薄芯片的封装工艺中，为了尽量减少封装中磨划或切割工艺对芯片的机械强度的影响，通常会采用SDBG(Stealth Dicing Before Grinding，磨削前隐形切割)工艺，先通过隐形切割使晶圆按照切割道的方向裂开后，再对其进行背面磨削工艺，以在去除隐形切割工艺带来的机械损伤的同时，得到预定厚度的芯片。然而，随着三维存储器中堆叠层数的增加，切割道中的超厚金属结构使得晶圆在隐形切割后无法按照指定方向裂开，造成芯片出现裂片、崩边或破损的现象。
如图3所示，为解决上述问题，常规的晶圆切割方法通常对晶圆进行多次激光处理以在晶圆中形成深槽，例如对晶圆的设置有芯片的正面进行例如S111、S112和S113的激光照射，直至暴露出部分的半导体基底。在激光处理后，通常形成在晶圆正面的部分芯片会被完全去除，换言之，通过上述激光照射形成的深槽通常贯穿芯片。因而，常规的晶圆切割方法虽然通过激光开槽解决了SDBG裂痕位置的问题，却带来了其他负面影响。
如图4所示，右侧电镜图片均为左侧电镜图片的放大图，通过激光多次灼烧晶圆(通常需要3到5次)形成的贯穿芯片的深槽，在其形成过程中带来了较大的能量积累和更大的热影响的区域的问题，会使晶圆切割后形成的芯片出现热损伤层(Recast area)，因而通过晶圆切割获得的芯片的机械强度大幅度下降，失去了通过SDBG工艺提高芯片机械强度的目的。
此外，通过激光引导机(Laser Guided Vehicle，LGV)等机台多次处理在晶圆上形成上述深槽，增加了晶圆切割工艺的制备成本，并降低了其生成效率和产品良率。
因而，根据本申请至少一个实施方式提供的晶圆，通过在晶圆的切割道中形成预设沟槽，可在晶圆正面及其附近形成应力相对薄弱的位置，可使隐形切割形成的裂痕更趋向于在应力相对薄弱的位置延展，提高对具有较厚金属层的晶圆中的芯片进行隐形切割的准确性，降低隐形切割中裂痕无序延展的风险，达到控制隐形切割裂痕的延展位置的效果，可降低通过切割得到的芯片的裂片、崩边或破损的风险。
进一步地，由于预设沟槽的深度小于芯片的厚度，例如预设沟槽在第一方向的预定深度可例如为芯片在第一方向的高度的10％至50％。此外，作为一种选择，预设沟槽的预定深度可为5微米至10微米。因而，本申请至少一个实施方式提供的晶圆在提高晶圆切割的生产效率和产品良率的同时，可减少诸如开槽或者切割工艺等对芯片的机械强度的影响。
此外，在本申请的一个实施方式中，预设沟槽130在第一方向的截面形状可为V形。由于预设沟槽130的在第一方向的截面形状为V形，其在靠近半导体基底12的一侧形成尖端，从而在切割道120内形成应力相对薄弱点，使隐形切割的裂痕可在应力相对薄弱的点所在的位置延展。
作为一种选择，预设沟槽130在第一方向的截面形状也可为其他形状，例如半圆形、倒梯形、扇形等。本申请对预设沟槽的截面形状不作限制，预设沟槽只需在切割道内形成应力薄弱位置即可。
根据本申请一个实施方式提供的晶圆，晶圆中的切割道中形成有较浅的预设沟槽，预设沟槽为晶圆中应力相对薄弱的位置，因而可使隐形切割的裂痕更趋向于沿该应力相对薄弱的位置延展，提高了隐形切割对具有较厚金属层的晶圆中的芯片进行切割的准确性，降低了隐形切割裂痕中无序延展的风险，达到了控制隐形切割裂痕的延展位置的效果，可降低通过切割得到的芯片的裂片、崩边或破损的风险。
进一步地，由于预设沟槽的深度小于芯片的厚度，晶圆正面的部分芯片不会被完全去除，因而本申请至少一个实施方式提供的晶圆在提高晶圆切割的生产效率和产品良率的同时，可减少诸如开槽或者切割工艺等对芯片的机械强度的影响。
此外，由于晶圆制备过程中仅需要在切割道中形成较浅的预设沟槽，因而可减少激光开槽次数，提高激光开槽的单位时间产出，从而降低了晶圆切割的工艺成本，提供了其生成效率和产品良率。
图5是根据本申请一个实施方式的晶圆制备方法1000的流程图。如图5所示，晶圆制备方法1000可包括：
S1，获取晶圆，晶圆包括半导体基底以及设置于半导体基底上的多个芯片，芯片之间通过切割道间隔开。
S2，在晶圆的切割道中形成预设沟槽，其中预设沟槽沿切割道的方向延伸，并在垂直于半导体基底的第一方向的预定深度小于芯片在第一方向的高度。
下面举例说明上述晶圆制备方法1000的各个步骤的具体工艺。
步骤S1
作为一种选择，本申请中提及的晶圆可以是已经完成晶圆阶段的加工工艺的晶圆。晶圆可包括半导体基底和半导体基底上阵列排布的芯片。
可选的，芯片可包括器件结构和器件结构的互连结构，其中器件结构可包括有源器件和无源器件中的至少一种。有源器件可包括MOS器件、存储器件或其他半导体器件，存储器件可包括非易失性存储器或随机存储器等。非易失性存储器可例如包括三维NAND存储器和三维NOR存储器中的至少一种的浮栅场效应晶体管，或者铁电存储器、相变存储器等。无源器件可例如包括电阻、电容或电感等，器件结构可以为平面型器件或立体器件，立体器件例如可以为FIN-FET(鳍式场效应晶体管)、三维存储器等。
设置于半导体基底上的芯片可呈阵列排布。作为一种选择，芯片的阵列可例如呈行列排布，考虑到晶圆通常为圆形，因此每行或每列上排布的芯片的数量可能会有所不同。
多个芯片彼此之间可形成切割道。切割道为半导体基底上堆叠有介质材料的区域，该介质材料可例如为形成器件结构过程中沉积的介质材料。进一步地，该介质材料可例如包括覆盖器件结构的第一介质层以及第一介质层之上的第二介质层，其中第二介质层可用于器件结构的互连结构的隔离。同样地，切割道可例如呈纵、横排布，换言之，在芯片阵列的行之间以及列之间都设置有切割道。切割道上并不用于形成实际的器件，切割道主要用于切割芯片。
步骤S2
在本申请的一些实施方式中，可采用激光切割工艺在切割道中的预定区域形成预设沟槽。可选择的，可采用例如包括紫外激光束或紫光激光束中的至少之一的激光切割工艺在切割道中的预定区域形成预设沟槽。
在本申请的一个实施方式中，可将预设沟槽在平行于半导体基底的平面中的宽度设置为切割槽的宽度的5％至30％。可选的，预设沟槽的宽度也可设置为例如5微米至15微米。此外，可根据晶圆的结构、制备晶圆所使用的材料、具体的晶圆切割方法和用于形成预设沟槽的激光束的频段等，选择预设沟槽的宽度，本申请对此不作限制。
通过将预设沟槽在平行于半导体基底的平面中的宽度限定为切割槽的宽度的5％至30％，或者将其尺寸限定为5微米至15微米，可减少诸如在晶圆上开槽或者切割晶圆的工艺等对芯片(该芯片通过切割晶圆获得)的机械强度的影响，提高晶圆切割的生产效率和产品良率。
在本申请的一个实施方式中，预设沟槽在第一方向的预定深度可例如为芯片在第一方向的高度的10％至50％。此外，预设沟槽的在第一方向的预定深度可为5微米至10微米。由于预设沟槽的深度小于芯片的厚度，晶圆正面的部分芯片不会被完全去除，因而本申请至少一个实施方式提供的晶圆在提高晶圆切割的生产效率和产品良率的同时，可减少诸如开槽或者切割工艺等对芯片的机械强度的影响。
此外，由于晶圆制备过程中仅需要在切割道中形成较浅的预设沟槽，因而可减少激光开槽次数，提高激光开槽的单位时间产出，从而降低了晶圆切割的工艺成本，提供了其生成效率和产品良率。
在本申请一些实施方式中，预设沟槽在第一方向的截面形状为V形。由于预设沟槽的在第一方向的截面形状为V形，其在靠近半导体基底的一侧形成尖端，以在切割道内形成应力相对薄弱点，可使隐形切割的裂痕更趋向在向应力相对薄弱点所处位置延展。
作为一种选择，预设沟槽130在第一方向的截面形状也可为其他形状，例如半圆形、倒梯形、扇形等。本申请对预设沟槽的截面形状不作限制，预设沟槽只需在切割道内形成应力薄弱位置即可。
根据本申请一个实施方式提供的晶圆制备方法，可在晶圆中的切割道中形成较浅的预设沟槽，预设沟槽形成相对应力薄弱的位置，使得隐形切割的裂痕更趋向于沿应力相对薄弱的位置延展，提高了隐形切割对具有较厚金属层的晶圆中的芯片进行切割的准确性，降低了隐形切割裂痕中无序延展的风险，达到了控制隐形切割裂痕的延展位置的效果，可降低通过切割得到的芯片的裂片、崩边或破损的风险。
进一步地，由于预设沟槽的深度小于芯片的厚度，晶圆正面的部分芯片不会被完全去除，因而本申请至少一个实施方式提供的晶圆制备方法在提高晶圆切割的生产效率和产品良率的同时，可减少诸如开槽或者切割工艺等对芯片的机械强度的影响。
此外，由于晶圆制备过程中仅需要在切割道中形成较浅的预设沟槽，因而可减少激光开槽次数，提高激光开槽的单位时间产出，从而降低了晶圆切割的工艺成本，提供了其生成效率和产品良率。
图6是根据本申请一个实施方式的晶圆切割方法2000的流程图。
如图6所示，晶圆切割方法2000可包括：
S1，获取晶圆，晶圆包括半导体基底以及设置于半导体基底上的多个芯片，芯片之间通过切割道间隔开。
S2，在晶圆的切割道中形成预设沟槽，其中预设沟槽沿切割道的方向延伸，并在垂直于半导体基底的第一方向的预定深度小于芯片在第一方向的高度。
S3，在晶圆的、设置有芯片的正面粘贴减薄保护膜。
S4，对晶圆的、与正面相对的背面进行第一次减薄处理。
S5，采用对于半导体基底具有透过性的波长的激光束，从减薄后的背面，正对预设沟槽照射，以使晶圆沿着预设沟槽形成裂痕。
S6，对背面进行第二次减薄处理。
S7，沿裂痕将晶圆分为多个、独立的子晶圆。
应当理解的是，上文描述晶圆的结构和制备方法时所涉及的内容可完全或部分地适用于在这里描述的晶圆切割方法，因此与其相关或相似的内容不再赘述。下面主要结合图7至图9，举例说明上述晶圆切割方法2000的各个步骤的具体工艺。
步骤S3
图7是根据本申请一个实施方式的、在晶圆10的设置有芯片110的正面111形成预设沟槽130后的剖面示意图。
结合图1A和图7，晶圆10可包括：半导体基底12、多个设置于半导体基底12上的芯片110以及预设沟槽130。芯片110之间可通过切割道120间隔开，预设沟槽130设置于切割道120，并可沿切割道120的方向延伸。预设沟槽130在垂直于半导体基底12的第一方向(Z方向)的预定深度h小于芯片110在第一方向的高度H。
由于晶圆制备过程中仅需要在切割道中形成较浅的预设沟槽，因而可减少激光开槽次数，提高激光开槽的单位时间产出，从而降低了晶圆切割的工艺成本，提供了其生成效率和产品良率。
进一步地，由于预设沟槽的深度小于芯片的厚度，晶圆正面的部分芯片不会被完全去除，因而本申请至少一个实施方式提供的晶圆切割方法在提高晶圆切割的生产效率和产品良率的同时，可减少诸如开槽或者切割工艺等对芯片的机械强度的影响。
作为一种选择，半导体基底12可例如为Si基底、Ge基底、SiGe基底、SOI(绝缘体上硅，Silicon On Insula tor)或GOI(绝缘体上锗，Germanium On Insulator)等。在其它实施例中，半导体基底还可例如为包括其它元素半导体或化合物半导体的基底，例如GaAs、InP或SiC等；或者还可例如为叠层结构，例如Si/SiGe等；或者还可例如为其它外延结构，例如SGOI(绝缘体上锗硅)等。
在本申请的一个实施方式中，预设沟槽130可通过如图7所示的激光驱动光源20照射预定区域形成。激光驱动光源20的可发射例如紫外激光束或紫光激光束中的至少之一的激光，以通过激光切割工艺在切割道中的预定区域形成预设沟槽130。
在形成预设沟槽130后，可在设置有预设沟槽130的晶圆10的正面111粘贴减薄保护膜。该减薄保护膜用于减薄切割过程中对晶圆10及芯片110的保护及固定，该减薄保护膜可为具有粘结层的薄膜，可例如为胶膜，该减薄保护膜可覆盖于整个晶圆10的正面111。
步骤S4
再次参考图7，可从晶圆10的背面112(可理解为半导体基底12的背面)对半导体基底12进行第一次减薄处理，以消除晶圆10中存在的诸如表面划痕或表面污染，或者去除半导体基底12所包括的特定材料层，其中该特定材料层可例如为氧化层等。后续需要采用透过性波长的激光束照射晶圆的背面，并需要该激光束透过半导体基底照射至预设沟槽处以形成裂痕。因而，可通过第一次减薄处理，去除半导体基底中影响该激光束透过的材料层，或者消除晶圆表面存在的缺陷，以便于后续通过激光束形成裂痕，从而提高通过切割晶圆获得的芯片产品的良率。
在本申请的一个实施方式中，第一次减薄处理过程可例如包括：从晶圆10的背面112，采用化学机械研磨、酸法腐蚀或抛光等工艺对半导体基底12进行减薄，并形成减薄后的背面。作为另一种选择，第一次减薄处理过程也可例如包括：从晶圆10的背面112，采用两次减薄工艺对半导体基底12进行减薄，并形成减薄后的背面。例如，首先采用诸如化学机械研磨工艺进行第一次减薄，该次减薄具有更快的减薄速率，之后可采用诸如酸法腐蚀进行第二次减薄，该次减薄具有较慢的速率，但可使得减薄的表面具有更好的平坦性。
步骤5
图8是根据本申请一个实施方式的、对晶圆10执行磨削前隐形切割SDBG工艺的剖面示意图。图9是根据本申请一个实施方式的在晶圆10沿着预设沟槽130形成裂痕后的剖面示意图。
如图8所示，在本申请的一个实施方式中，采用对于半导体基底12具有透过性的波长的激光束(例如红外激光光束)30，从减薄后的晶圆10的背面113，正对预设沟槽130照射。具有透过性的波长的激光束30的聚光点可定位在与预设沟槽130对应的晶圆10的内部(例如，芯片110中的某个金属层)。
此外，预设沟槽130在第一方向的截面形状可为V形，激光束30可正对V形的预设沟槽130的尖端照射，也可正对V形的预设沟槽130的尖端周围照射，本申请对此不作限制。
如图9所示，被正对预设沟槽130的激光束30照射后，晶圆10内部形成裂痕40。裂痕40可沿晶圆10中应力相对薄弱的位置(预设沟槽130所在的部分)在平行于减薄后的半导体基底12的平面中延展，并贯穿减薄后的半导体基底12以及芯片110。
因而，根据本申请至少一个实施方式提供的晶圆切割方法，通过在晶圆的切割道中形成较浅的预设沟槽，可在晶圆正面及其附近形成应力相对薄弱的位置，可使隐形切割形成的裂痕更趋向于在应力相对薄弱的位置延展，提高对具有较厚金属层的晶圆中的芯片进行隐形切割的准确性，降低隐形切割中裂痕无序延展的风险，达到控制隐形切割裂痕的延展位置的效果，降低通过切割得到的芯片的裂片、崩边或破损的风险。
步骤S6
在本申请的一些实施方式中，可在形成裂痕后，对形成裂痕的晶圆背面进行第二次减薄处理。第二次减薄处理可使后续形成的子晶圆满足预定的封装厚度。
作为一种选择，在本申请的一些实施方式中，第一次减薄处理和第二次减薄处理均可包括：研磨工艺和抛光工艺中的至少之一。
此外，第二次减薄处理可与第一次减薄处理采用相同的工艺；或者第二次减薄处理也可与第一次减薄处理采用不同的工艺。例如，第一次减薄处理可包括一次减薄工艺，该减薄工艺可以是研磨工艺和抛光工艺中的至少之一。第二次减薄处理可包括二次减薄工艺，其中每次减薄工艺均可包括研磨工艺和抛光工艺中的至少之一，本申请对此不作限制。
步骤S7
在本申请的一个实施方式中，可通过切割装置对晶圆施加外力以将晶圆沿裂痕切割为多个子晶圆，其中每个子晶圆可包括至少一个芯片。
具体地，在沿裂痕将晶圆分为多个、独立的子晶圆之后，晶圆切割方法可包括：在切割后的晶圆的背面粘贴划片膜(例如，切割膜、DAF膜等)，并去除减位于晶圆正面的薄保护膜；以及进行划片膜的冷崩工艺，使得独立的子晶圆之间的间距增大。
具体地，可在晶圆的背面粘贴划片膜，使得芯片能够固定于划片膜上。该划片膜用于芯片的固定，可例如为具有粘结层的薄膜。由于这些包括至少一个芯片的子晶圆的个体之间的间距为原切割道的宽度，因而可进一步将该间距进行扩大，以便于后续芯片的拾取。
作为一种选择，可采用冷崩工艺增大独立的子晶圆之间的间距。在冷崩工艺中，将切割后的晶圆置于低温环境中，该低温环境通常低于室温，使得划片膜沿晶圆半径向外的方向受力，从而使划片膜拉伸形变，子晶圆之间的间距增大。
图10是使用不同切割工艺分别切割晶圆得到的芯片的机械强度分布表。
如图10所示，第一种工艺为常规的、不设置激光沟槽的SDBG晶圆切割工艺，第二种工艺为本申请提及的、在晶圆中设置贯穿芯片的深沟槽的晶圆切割工艺，第三种工艺为本申请提供的在晶圆设置有芯片的正面设置较浅的预设沟槽的晶圆切割工艺。
采用本申请提供的晶圆切割方法(第三种工艺)切割晶圆得到的芯片的机械强度可维持在采用常规的、不设置激光沟槽的SDBG切割工艺(第一种工艺)切割晶圆得到的芯片的机械强度的90％～95％左右。
采用在晶圆中设置贯穿芯片的深沟槽的晶圆切割工艺(第二种工艺)切割晶圆得到的芯片的机械强度仅为采用常规的、不设置激光沟槽的SDBG切割工艺(第一种工艺)切割晶圆得到的芯片的机械强度的30％左右。
由此可见，本申请提供的晶圆切割方法，相对于常规的、不设置激光沟槽的SDBG晶圆切割工艺以及在晶圆中设置贯穿芯片的深沟槽的晶圆切割工艺，不但可提高对具有较厚金属层的晶圆中的芯片进行隐形切割的准确性，降低隐形切割中裂痕无序延展的风险，降低通过切割得到的芯片的裂片、崩边或破损的风险；而且由于预设沟槽的深度小于芯片的厚度，因而本申请至少一个实施方式提供的晶圆、晶圆制备方法及晶圆切割方法在提高晶圆切割的生产效率和产品良率的同时，可减少诸如开槽或者切割工艺等对芯片的机械强度的影响。
以上描述仅为本申请的实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离技术构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (10)
1.一种晶圆切割方法，其特征在于，包括：
在所述晶圆设置有芯片的正面粘贴减薄保护膜；
对所述晶圆与所述正面相对的背面进行第一次减薄处理；
采用对于所述晶圆的半导体基底具有透过性的波长的激光束，从减薄后的所述背面，正对预设沟槽照射，以使所述晶圆沿着所述预设沟槽形成裂痕；
对所述背面进行第二次减薄处理；以及
沿所述裂痕将所述晶圆分为多个、独立的子晶圆，其中每个所述子晶圆可包括至少一个所述芯片，
其中，所述晶圆包括：
所述半导体基底；
多个所述芯片，设置于所述半导体基底的一侧，其中所述芯片之间通过切割道间隔开；以及
所述预设沟槽，设置于所述切割道，并沿所述切割道的方向延伸，
其中，所述预设沟槽在垂直于所述半导体基底的第一方向有预定深度，所述预定深度小于所述芯片在所述第一方向的高度。
2.根据权利要求1所述的方法，其特征在于，
所述预设沟槽的所述预定深度为所述芯片高度的10％至50％。
3.根据权利要求1所述的方法，其特征在于，
所述预设沟槽的宽度为所述切割道的宽度的5％至30％。
4.根据权利要求1所述的方法，其特征在于，
所述预设沟槽在所述第一方向的截面形状为V形。
5.根据权利要求1所述的方法，其特征在于，
所述预设沟槽的所述预定深度为5微米至10微米。
6.根据权利要求1所述的方法，其特征在于，
所述预设沟槽的宽度为5微米至15微米。
7.根据权利要求1所述的方法，其特征在于，
所述芯片包括器件结构和器件结构的互连结构，其中所述器件结构包括有源器件和无源器件中的至少一种。
8.根据权利要求7所述的方法，其特征在于，
所述有源器件包括三维NAND存储器和三维NOR存储器中的至少一种。
9.根据权利要求1-8中任一项所述的方法，其特征在于，
所述第一次减薄处理和所述第二次减薄处理均包括：研磨工艺和抛光工艺中的至少之一。
10.根据权利要求1-8中任一项所述的方法，其特征在于，在沿所述裂痕将所述晶圆分为多个、独立的子晶圆之后，所述方法还包括：
在切割后的所述晶圆的所述背面粘贴划片膜，并去除所述减薄保护膜；以及
进行所述划片膜的冷崩工艺，使得独立的所述子晶圆之间的间距增大。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311068087.1A CN116913772A (zh) | 2021-11-10 | 2021-11-10 | 晶圆及晶圆的切割方法 |
| CN202111326151.2A CN114093926B (zh) | 2021-11-10 | 2021-11-10 | 晶圆、晶圆制备方法及晶圆切割方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111326151.2A CN114093926B (zh) | 2021-11-10 | 2021-11-10 | 晶圆、晶圆制备方法及晶圆切割方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311068087.1A Division CN116913772A (zh) | 2021-11-10 | 2021-11-10 | 晶圆及晶圆的切割方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114093926A CN114093926A (zh) | 2022-02-25 |
| CN114093926B true CN114093926B (zh) | 2023-10-03 |
Family
ID=80299584
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311068087.1A Pending CN116913772A (zh) | 2021-11-10 | 2021-11-10 | 晶圆及晶圆的切割方法 |
| CN202111326151.2A Active CN114093926B (zh) | 2021-11-10 | 2021-11-10 | 晶圆、晶圆制备方法及晶圆切割方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311068087.1A Pending CN116913772A (zh) | 2021-11-10 | 2021-11-10 | 晶圆及晶圆的切割方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN116913772A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115122209B (zh) * | 2022-07-01 | 2024-05-28 | 沈阳和研科技股份有限公司 | 一种针对各向异性晶片的划切方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006046869A1 (de) * | 2006-10-02 | 2008-04-03 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Herstellung einer Halbleitervorrichtung |
| CN104465360A (zh) * | 2014-12-25 | 2015-03-25 | 安徽安芯电子科技有限公司 | 晶圆及其刻蚀方法 |
| CN104979187A (zh) * | 2014-04-02 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 晶圆的分割方法 |
| CN107731675A (zh) * | 2017-09-18 | 2018-02-23 | 山东晶导微电子有限公司 | 一种半导体晶片机械开槽工艺 |
| CN212991043U (zh) * | 2020-07-29 | 2021-04-16 | 厦门市三安集成电路有限公司 | 一种预加工碳化硅基晶圆结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4687838B2 (ja) * | 2000-04-04 | 2011-05-25 | 株式会社ディスコ | 半導体チップの製造方法 |
| JP2016009706A (ja) * | 2014-06-23 | 2016-01-18 | 住友電気工業株式会社 | 半導体デバイスの製造方法、半導体基板および半導体デバイス |
-
2021
- 2021-11-10 CN CN202311068087.1A patent/CN116913772A/zh active Pending
- 2021-11-10 CN CN202111326151.2A patent/CN114093926B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006046869A1 (de) * | 2006-10-02 | 2008-04-03 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Herstellung einer Halbleitervorrichtung |
| CN104979187A (zh) * | 2014-04-02 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 晶圆的分割方法 |
| CN104465360A (zh) * | 2014-12-25 | 2015-03-25 | 安徽安芯电子科技有限公司 | 晶圆及其刻蚀方法 |
| CN107731675A (zh) * | 2017-09-18 | 2018-02-23 | 山东晶导微电子有限公司 | 一种半导体晶片机械开槽工艺 |
| CN212991043U (zh) * | 2020-07-29 | 2021-04-16 | 厦门市三安集成电路有限公司 | 一种预加工碳化硅基晶圆结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116913772A (zh) | 2023-10-20 |
| CN114093926A (zh) | 2022-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7439178B2 (en) | Technique for stable processing of thin/fragile substrates | |
| US7291542B2 (en) | Semiconductor wafer and manufacturing method thereof | |
| KR100542850B1 (ko) | 반도체 장치의 제조 방법 | |
| US20060220183A1 (en) | Semiconductor wafer having multiple semiconductor elements and method for dicing the same | |
| US8148240B2 (en) | Method of manufacturing semiconductor chips | |
| US10510626B2 (en) | Method for use in manufacturing a semiconductor device die | |
| CN105810576B (zh) | 切割晶圆的方法及半导体芯片 | |
| KR101440393B1 (ko) | 반도체장치의 제조방법 | |
| US10777459B2 (en) | Method of manufacturing semiconductor device | |
| US10892191B2 (en) | Method of manufacturing a semiconductor device | |
| CN114093926B (zh) | 晶圆、晶圆制备方法及晶圆切割方法 | |
| US10373871B2 (en) | Method of separating semiconductor dies from a semiconductor substrate, semiconductor substrate assembly and semiconductor die assembly | |
| US10748801B2 (en) | Carrier arrangement and method for processing a carrier by generating a crack structure | |
| JP6298699B2 (ja) | ウェーハの加工方法 | |
| US10373855B2 (en) | Method for processing a wafer and method for processing a carrier | |
| CN110265475A (zh) | 一种晶圆及其制造方法、晶圆分割方法 | |
| JP6625386B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN112117186A (zh) | 晶圆切割方法 | |
| CN111696968B (zh) | 半导体结构的制造方法 | |
| JP5181209B2 (ja) | 半導体ウエハのダイシング方法 | |
| JP7240149B2 (ja) | 半導体装置 | |
| TW202329225A (zh) | 晶圓切割方法 | |
| CN113451118A (zh) | 用于形成封装半导体装置的方法 | |
| CN112536535A (zh) | 绝缘体硅片的切割方法及芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |