DE102006046869A1

DE102006046869A1 - Verfahren und Vorrichtung zur Herstellung einer Halbleitervorrichtung

Info

Publication number: DE102006046869A1
Application number: DE200610046869
Authority: DE
Inventors: Hans Martin Dr. Weber; Francisco Javier Dr. Santos Rodriguez; Markus Dr.rer.nat. Zundel
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2006-10-02
Filing date: 2006-10-02
Publication date: 2008-04-03
Anticipated expiration: 2026-10-03
Also published as: DE102006046869B4

Abstract

Verfahren zur Herstellung einer Halbleitervorrichtung, welches einen Schritt des Dünnens eines Halbleiterwafers (10) umfasst, in dem zuvor Funktionsbereiche (30) der Halbleitervorrichtung ausgebildet wurden, wobei in einer Vorderseite (12) des Halbleiterwafers mindestens ein Graben (20) mit vorbestimmter Tiefe (d) erzeugt wird, der als Dicken-Maßstab zur Steuerung des Schrittes des Dünnens genutzt wird.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, eine Fertigungsvorrichtung hierfür sowie einen Halbleiterwafer.
Bei neuen Generationen von Halbleitervorrichtungen wird versucht, das Substrat so dünn wie möglich zu halten. Insbesondere für vertikale Halbleitervorrichtungen, wie beispielsweise vertikale DMOS-Leistungstransistoren, ist die Dicke des Substrats maßgebend für wichtige Qualitätsparameter der Halbleitervorrichtung. Insbesondere lässt sich der Einschaltwiderstand durch ein starkes Dünnen der Rückseite der Halbleitervorrichtung, wobei die funktionalen Strukturen erhalten bleiben, verringern.
Bei einer vertikalen Halbleitervorrichtung bzw. bei einem Vertikalbauteil, bei dem der elektrische Strom nicht entlang der Oberfläche, sondern von der Vorderseite der Halbleitervorrichtung zur Rückseite der Halbleitervorrichtung geführt wird, ist das der Vorderseite benachbarte Volumen je nach Spannungsklasse nur bis zu einer Tiefe von wenigen μm aktiv. Dieses Aktivvolumen hat beispielsweise bei einer Sperrspannung von 50 V eine Dicke von weniger als 10 μm. Innerhalb dieser Schichtdicke findet im Sperrfall der Spannungsabbau statt. Auch die maßgeblichen Strukturen des Bauteils sind in dieser Schicht definiert.
Eine vertikale Halbleitervorrichtung hätte dann einen optimalen Einschaltwiderstand und optimale thermische Eigenschaften, wenn bei gegebener Sperrspannung lediglich dieses Aktivvolumen aus dem verwendeten Halbleitermaterial (z.B. Silizium) besteht. Die sich unmittelbar anschließenden Bereiche sollten möglichst ohne Zwischenschichten mit niederohmigen Kontaktelementen versehen werden.
Häufig ist es jedoch nötig, ein gewisses Restvolumen an der Unterseite des Aktivvolumens bestehen zu lassen, um eine Verletzung des Aktivvolumens, insbesondere von möglichen Trenchböden bzw. Grabenböden zu vermeiden und für höhere Spannungsklassen (beispielsweise > 40 V) eine Pufferschicht bzw. ein Puffervolumen für dynamische Raumladungszonen vorzusehen.
Zur Herstellung einer Vielzahl von Halbleitervorrichtungen werden beispielsweise eine Vielzahl von Funktionsbereichen auf der Vorderseite eines Wafers bzw. Halbeiterwafers vorgesehen. Nach der Fertigstellung der Funktionsbereiche wird der Wafer in einem Schleifverfahren abgedünnt. Dabei wird so viel Substrat von der Rückseite des Halbleiterwafers abgetragen, bis der Halbleiterwafer und somit auch die einzelne Halbleitervorrichtung die gewünschte Dicke aufweisen. Nach dem Dünnen des Halbleiterwafers werden die Halbleitervorrichtungen vereinzelt.
Es ist bekannt, den Dünnungsprozess abhängig von der tatsächlichen Dicke des Halbleiterwafers zu steuern. Hierfür eignet sich beispielsweise eine kapazitive oder lasergestützte Dickenbestimmung. Die Steuerung des Dünnungsprozesses bleibt jedoch problematisch, da aufgrund der erheblichen Toleranzen, die bei der Herstellung der Funktionsbereiche auftreten, das Aktivvolumen der jeweiligen Halbleitervorrichtung variiert. So gehen auch Verformungen des Halbleiterwafers in die Dickenbestimmung ein, so dass sich Fehler ergeben.
Zu diesen Messfehlern addieren sich Toleranzen, die dem Dünnungsverfahren inhärent sind. So arbeitet das erwähnte und bewährte Schleifverfahren in der Praxis keineswegs völlig gleichmäßig, sondern es treten über dem Umfang des Wafers erhebliche Dickenschwankungen des abgedünnten Wafers auf – je nach konkreten Verfahrensbedingungen kann die resultierende Dicke entweder im Randbereich oder aber in der Mitte des Wafers erheblich geringer sein.
Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer qualitativ hochwertigen Halbleitervorrichtung bereitzustellen, das möglichst robust sein und eine hohe Ausbeute liefern sollte. Weiterhin ist es Aufgabe der vorliegenden Erfindung eine entsprechende Fertigungsvorrichtung für eine Halbleitervorrichtung mit besagten Eigenschaften sowie einen geeigneten Halbleiterwafer als Verfahrens-Zwischenprodukt bereitzustellen.
Erfindungsgemäß wird diese Aufgabe durch ein Verfahren nach Anspruch 1, eine Fertigungsvorrichtung nach Anspruch 10 und einen Halbleiterwafer nach Anspruch 15 gelöst.
Ein Gedanke der Erfindung besteht also darin, beim Dünnungsprozess eine Dickenmessung relativ zur Tiefe eines Grabens, der entweder einen Teil eines Funktionsbereichs bildet oder ausschließlich für den Zweck der Tiefenbestimmung angelegt wurde, durchzuführen. Der Graben, der als Dickenmaßstab dient, wird also, in der Regel zusammen mit weiteren Gräben, auf der Vorderseite vorgesehen und erstreckt sich in den Volumenbereich des Halbleiterwafers. Die Dicke des Wafers kann mit seiner Hilfe bei der Fertigung, insbesondere mit Blick auf das Aktivvolumen, wesentlich besser kontrolliert und gleichmäßiger gestaltet werden.
In zweckmäßigen Ausführungen umfasst das Dünnen ein Ätzen und/oder Schleifen einer Rückseite des Halbleiterwafers.
In einer Ausführungsform wird mindestens über den größeren Teil der Vorderseite des Halbleiterwafers verteilt eine Vielzahl von Gräben mit im wesentlichen gleicher Tiefe erzeugt, und die Böden dieser Gräben werden als Schleif- und/oder Ätzstoppschicht zur Beendigung oder zumindest wesentlichen Verlangsamung des Dünnens, insbesondere in den Gräben benachbarten Bereichen, genutzt. Durch eine große Vielzahl an Gräben können unterschiedlich tief ausgeprägte Funktionsbereiche besser berücksichtigt und die Schleif- bzw. Ätzstopp-Funktion hinreichend verlässlich realisiert werden.
Mit dem vorgeschlagenen Verfahren in dieser Ausgestaltung lässt sich gegenüber bekannten Techniken eine weit bessere Planarisierung der Wafer-Rückseite erreichen, bis in die Größenordnung des Zellen-Pitch hinein. Auch Prozess-Inhomogenitäten des chemisch-/mechanischen Abtragvorganges lassen sich durch das Vorsehen der als Stützstellen dienenden Abdünnungsgräben weitgehend ausgleichen, und insgesamt lässt sich eine sehr gute Gleichmäßigkeit der resultierenden Waferdicke erreichen.
Sinnvollerweise ist die vorbestimmte Tiefe größer als eine Maximaltiefe der Funktionsbereiche. Ist, wie eingangs angesprochen, eine Pufferzone zwischen dem Aktivbereich der Halbleitervorrichtung und der Rückseite des Halbleiterwafers erforderlich, so ist es vorteilhaft, wenn zumindest ein "Dummygraben", der nicht Teil des Funktionsbereichs ist, derart ausgebildet ist, dass dessen Tiefe die Tiefe des Aktivbereichs der Halbleitervorrichtung übersteigt. In der Regel wird man allerdings nicht einen, sondern eine Vielzahl von "Dummygräben" vorsehen, da ein einzelner solcher Graben nur eine geringe Schleif- bzw. Ätzstopp-Funktion bietet.) Ein Öffnen dieser Gräben durch das Abtragen der Rückseite des Halbleiterwafers hat keine Auswirkung auf die Funktionsfähigkeit der Halbleitervorrichtung; er kann also zur Festlegung eines geeigneten Schleif- und/oder Ätzstopps herangezogen werden. Da Funktionsgräben und "Dummygräben" in gleichen bzw. ähnlichen Verfahren erzeugt werden können, kann ein sinnvoller Tiefen-Bezug zwischen Funktionsgräben und "Dummygräben" hergestellt werden.
Die letztgenannte Ausgestaltung ermöglicht es insbesondere, die resultierende Waferdicke derart einzustellen, dass eine ausreichende Epi-Pufferschicht unterhalb der zu den Funktionsbereichen gehörenden Gräben für die dynamische Erweiterung der Raumladungszone bereitgestellt wird. Um eine ausreichende Dicke dieser Pufferzone über die gesamte Erstreckung aller Funktionsbereiche zu sichern, kann eine kombinierte Anordnung von "Dummygräben" an den Rändern der Funktionsbereiche (im Sägerahmen) und inmitten der Funktionsbereiche gewählt werden.
In einer weiteren Ausführungsform wird zur Steuerung des Schritts des Dünnens mindestens der elektrische Widerstand und/oder die elektrische Kapazität zwischen dem Boden mindestens eines der als Dickenmaßstab genutzten Gräben und der Rückseite des Halbleiterwafers gemessen. Insbesondere wenn man auf den bereits beschriebenen "Dummygraben" als Dickenmaßstab zurückgreift, kann man in diesem elektrische Kontakte vorsehen, so dass beim Anschleifen oder Durchschleifen des Bodenbereichs dieses "Dummygrabens" ein Stromkreis geschlossen wird, der als Indikator bzw. als Dickenmaßstab zur Steuerung des Dünnens verwendet werden kann. Grundsätzlich können auch in einem "Dummygraben" eine Vielzahl von Kontakten mit entsprechenden Leiterbahnen vorgesehen werden, die eine genauere Bestimmung der Schleiftiefe beim Dünnen der Rückseite des Halbleiterwafers, insbesondere relativ zum Funktionsbereich bzw. zum Aktivvolumen, anzeigen.
Auch ist es möglich, kapazitive Messungen mittels der als Dicken-Maßstab genutzten Gräben durchzuführen, die sich nicht ausschließlich auf die Gesamtdicke des Halbleiterwafers beziehen. Diese Gräben können derart ausgestaltet werden, dass eine kapazitive Messung zwischen den Böden der Gräben und der Rückseite des Halbleiterwafers durchgeführt werden kann.
Die erwähnten Verfahren der resistiven oder kapazitiven Erfassung der aktuellen Dicke des Halbleiterwafers während des Dünnungsprozesses können auch in verschiedenen Kombinationen miteinander und in verschiedenen Abwandlungen genutzt werden. So ist in einer Ausführungsform vorgesehen, dass die als Dicken-Maßstab dienenden Gräben mit einem Material gefüllt sind, welches beim rückseitigen Öffnen der Gräben im Verlaufe des Dünnens, wenn es auf die Wafer-Rückseite gelangt und dort verteilt wird, eine Schicht mit besonderen elektrischen Eigenschaften ausbildet, die bei einer Messung der beschriebenen Art erfassbar sind. So führt die Verteilung eines Oxids oder Nitrids, mit dem ein als Dicken-Maßstab genutzter Graben gefüllt war, auf der Wafer-Rückseite zu einer wesentlichen Widerstandserhöhung. Diese kann dann als Signal dafür dienen, dass beim Dünnen diejenige Dicke erreicht wurde, die der vorbestimmten Tiefe der gefüllten Gräben entspricht.
Unter Nutzung einer speziellen Füllung der als Dicken-Maßstab dienenden Gräben kann der Dünnungsvorgang auch als selbstregelnder Prozess ablaufen. Die Füllung der Gräben führt zu einer selbsttätigen Beendigung des Dünnungsvorganges, da die beispielsweise mit einem Oxid gefüllten Gräben als "Hindernisse" bei einem Schleif- bzw. Poliervorgang wirken. Beim CMP-Verfahren (Chemical Mechanical Polishing; einem Schleifverfahren mit zusätzlichem Chemikalien-Einsatz) wird dann die durch den Einfluss der beteiligten Chemikalie (eines Ätzmittels) gebildete Passivierungsschicht an der Abtragungs-Front nicht mehr hinreichend abgetragen, so dass die bestehen bleibende Passivierungsschicht den Dünnungsvorgang zum Stillstand bringt.
Insbesondere bei der Ausgestaltung des vorgeschlagenen Verfahrens als selbstregelnder Dünnungsprozess, wie hier beschrieben, lässt sich in Verbindung mit der exakt vorgebbaren Tiefe der Abdünnungsgräben eine sehr präzise Prozesszeit-Steuerung erreichen. Dies bietet gegenüber bekannten Verfahren mit messtechnischer Erfassung der erreichten Waferdicke und zusätzlichen Schritten zur Beendigung oder optionalen Fortführung des Dünnungsprozesses.
In einer weiteren Ausführung des Verfahrens ist vorgesehen, dass in einer ersten Phase zunächst ein herkömmliches Schleifverfahren mit hoher Abtragsgeschwindigkeit genutzt wird, um in kurzer Zeit eine wesentliche Dickenreduzierung des Halbleiterwafers herbeizuführen. In einer zweiten Phase wird dann ein Verfahren angewendet, welches sich zur Nutzung der erwähnten Gräben als Dicken-Maßstab eignet, etwa das CMP-Verfahren oder ein Gas- bzw. Plasmaätzverfahren. In der zweiten Phase erfolgt also gewissermaßen eine Feinsteuerung des Dünnungsprozesses.
Im Zusammenhang mit dem CMP-Verfahren bietet die Erfindung die spezielle Möglichkeit einer Verringerung der Dickentoleranzen über die Waferfläche mittels der Wirkung einer Vielzahl von über die Waferfläche verteilten, gefüllten Abdünnungsgräben als CMP-"Stützstellen". Die Gräben wirken im Sinne von über die Waferfläche verteilten Dicken-Abstandshaltern und somit der im CMP-Verfahren eigenen Tendenz zu ungleichmäßigem Abtrag von Substratmaterial entgegen.
In weiteren Ausführungsformen werden die Halbleitervorrichtungen im Wafer mittels eines Heraustrennens von die Funktionsbereiche aufnehmenden Abschnitten vereinzelt, wobei zumindest ein Teil der als Dickenmaßstab genutzten Gräben außerhalb der jeweiligen Abschnitte, insbesondere auf einem Sägerahmen, vorgesehen sind. Haben die Gräben, die als Dickenmaßstab genutzt werden, keine Funktion in der fertigen Halbleitervorrichtung, so können diese so auf dem Halbleiterwafer angeordnet werden, dass sie beim Schritt des Vereinzelns zumindest teilweise entfernt werden.
In weiteren Ausführungsformen wird in mindestens einem der als Dickenmaßstab genutzten Gräben mindestens eine Elektrode aufgebaut. Alternativ zur Entfernung funktional überflüssiger Gräben im Zuge der Vereinzelung kann der als Dickenmaßstab genutzte Graben also zur Funktion der Halbleitervorrichtung beitragen. Beispielsweise können mehrere Elektroden innerhalb des Grabens vorgesehen werden, die sich nach einem Durchtrennen des Bodens des Grabens beim Abtragen vertikal von der Vorderseite der Halbleitervorrichtung bis zur Rückseite erstrecken. Diese Elektroden können als Leiterbahn zur Kontaktierung der Funktionsbereiche der Halbleitervorrichtung verwendet werden.
Alternativ kann der Graben auch als Justagemarke zur Justage von Strukturen an der Vorderseite oder Rückseite dienen. Auch können mehrere durch ein sehr dünnes Tunneloxid getrennte Elektroden in den Gräben vorgesehen werden, die als mehrstufiger Spannungsteiler zwischen Drain- und Sourcepotential ver wendet werden. Dabei können auch Spannungen durch Trenchseitenwandkontakte abgegriffen werden oder über p- oder n-Gebiete an das Aktivvolumen, insbesondere an die Driftzonen, weitergegeben werden.
In weiteren Ausführungsformen umfasst das Verfahren einen Schritt der Rückseitenoxidation zur Isolation von nicht zu kontaktierenden Bereichen, der nach dem Schritt des Dünnens durchgeführt wird. So können auf der Rückseite des Halbleiterwafers freigelegte elektrisch leitende Bereiche nachträglich verödet werden.
Es ist möglich, dass nach dem Dünnen ein Teil der in den Gräben angeordneten Elektroden mittels eines oxidierenden Verfahrens verödet wird. So können beispielsweise Elektroden, die den Drainbereich kontaktieren, von denen die das Sourcepotential liefern getrennt werden. Dies kann mittels anodischer Oxidation oder chemisch selektiver Oxidation erfolgen. Nach dem Veröden können alle noch frei liegenden nicht oxidierten Elektroden mittels Metallisierung kontaktiert werden. Die Kontaktierung des Draingebiets kann dann mittels einer Metall-Fototechnik seitlich des Funktionsbereichs oder streifenförmig über die Rückseite erfolgen.
Weitere Ausbildungen der Erfindung ergeben sich aus den jeweiligen Unteransprüchen oder Ausführungsbeispielen, die mittels Abbildungen näher erläutert werden. Hierbei zeigen:
1 in schematischer Darstellung das Funktionsprinzip einer Fertigungsvorrichtung gemäß einer Ausführung der Erfindung,
2 einen schematischen Querschnitt durch einen ersten Halbleiterwafer,
3 einen schematischen Querschnitt durch den Halbleiterwafer aus 2 nach dem Schritt des Dünnens,
4 einen Ausschnitt aus 3,
5 ein stark vereinfachtes Blockschaltbild einer Steuereinrichtung für eine erfindungsgemäße Fertigungsvorrichtung,
6 eine schematische Draufsicht auf einen Halbleiterwafer als Zwischenprodukt einer Ausführungsform des erfindungsgemäßen Verfahrens,
7 einen schematischen Querschnitt durch einen zweiten Halbleiterwafer,
8 einen schematischen Querschnitt durch den Halbleiter aus 7 nach dem Schritt des Dünnens,
9 einen Ausschnitt aus 8,
10 eine Layout-Aufsicht auf eine GOX/FOX-Struktur und
11 einen Schnitt durch die GOX/FOX-Struktur der 10.
Bei der Herstellung von Halbleitervorrichtungen dienen als Ausgangsmaterial kreisrunde Halbleiterwafer. 6 zeigt eine schematische Darstellung eines Halbleiterwafer 10 in der Draufsicht. Ein Primärziel bei der Fertigung von neuen Generationen von Halbleitervorrichtungen, insbesondere von vertikalen Bauteilen, ist es, die Halbleitersubstrat-Dicke und somit auch eine Waferdicke g (vgl. 2 und 3) so gering wie möglich zu halten. Hierfür wird nach einem Ausbilden von Funktionsbereichen 30 (vgl. 6) der Halbleiterwafer 10 so stark abgedünnt, dass nur noch ein sehr geringer Teil seiner ursprünglichen Dicke, umfassend einen Aktivbereich 15, verbleibt.
Beim Schritt des Dünnens des Halbleiterwafers 10 wird üblicherweise auf ein chemisch-mechanisches Polierverfahren (CMP) zurückgegriffen. Hierbei wird von einer Waferrückseite 13 mittels einer Fertigungsvorrichtung 40, wie in 1 schematisch gezeigt, Material abgetragen. Die Fertigungsvorrichtung 40 der
1 umfasst einen Carrier 42, an dem der Halbleiterwafer 10 mit seiner Vorderseite 12 angebracht ist, und einen Polierteller 41, der Material von der Waferrückseite 13 abträgt. Um ein ebenes Abtragen zu gewährleisten, rotieren sowohl der Carrier 42 um dessen Längsachse, die üblicherweise mit der Mittenachse des Halbleiterwafers zusammenfällt, sowie der Polierteller 41, auf den die Waferrückseite 13 mittels des Carriers 42 aufgedrückt wird. Während des gesamten Poliervorgangs wird mittels einer Slurry-Vorrichtung 44 ein chemisch und mechanisch aktives Poliermittel auf dem Polierteller 41 aufgebracht. Das Material wird durch ein Ätzen und ein Schleifen von der Waferrückseite 13 abgetragen.
Kritisch für die optimale Funktionalität der zu fertigenden Halbleitervorrichtung ist die Bestimmung der optimalen Waferdicke g (vgl. 3). Hierfür werden eine Vielzahl von Abdünnungsgräben 20 in dem Halbleiterwafer 10 vorgesehen. Diese Abdünnungsgräben 20 erstrecken sich von der Wafervorderseite 12 in Richtung Waferrückseite 13. Wie in dem Querschnitt der 2 gezeigt, sind neben den Abdünnungsgräben 20 eine Vielzahl von Funktionsgräben 32 angeordnet. Diese Funktionsgräben 32 sind ein Bestandteil des Aktivvolumens der jeweiligen Halbleitervorrichtung. Sie erstrecken sich im wesentlichen parallel zu den Abdünnungsgräben 20, haben aber eine geringere Tiefe.
Diese Funktionsgräben 32 können beispielsweise das Gate eines DMOS enthalten und entsprechende GOX- und/oder FOX-Gebiete aufweisen. Somit tragen die Funktionsgräben 32 wesentlich zur strukturellen und funktionalen Gestaltung des Aktivvolumens bei.
In einem ersten Ausführungsbeispiel wird die optimale Waferdicke g mittels Vertikalelektroden 23, die sich im Inneren der Abdünnungsgräben 20 befinden (vgl. 4) bestimmt. Wie 4 zeigt, weisen die Abdünnungsgräben 20 eine Tiefe d auf, die größer als eine Maximaltiefe a der Aktivbereiche 15 ist. Solange die Abdünnungsgräben 20 intakt sind, bilden Abdünnungsgrabenböden 21 zusammen mit dem Substrat des Halbleiter wafers 10 eine Isolationsschicht, die die Vertikalelektroden 23 gegenüber der Waferrückseite 13 elektrisch isoliert. Sobald die Abdünnungsgrabenböden 21 durch ein zunehmendes Abtragen des Substrats des Halbleiterwafers 12 aufgebrochen werden, bilden besagte Vertikalelektroden 23 eine leitende Verbindung zwischen der Wafervorderseite 12 und der Waferrückseite 13 (vgl. 3).
Die Fertigungsvorrichtung gemäß 1 kann beim Abdünnen des Halbleiterwafers 10 diesen Effekt nutzen, um eine optimale Waferdicke g zu erzielen. Hierfür sind sowohl am Carrier 42 als auch am Polierteller 41 elektrische Kontakte vorgesehen. Die Kontakte des Carriers 42 stehen mit den Vertikalelektroden 23 in elektrischem Kontakt. Ein CMP-Sensor 52 (vgl. 5) misst während des gesamten Abdünnungsprozesses den elektrischen Widerstand zwischen den besagten Kontakten des Polliertellers 40 und des Carriers. Sobald der CMP-Sensor 52 feststellt, dass die Vertikalelektroden 23 eine elektrische Verbindung zwischen Wafervorderseite 12 und Waferrückseite 13 bilden, sendet er ein Signal an eine CMP-Steuerung 50, die mittels CMP-Aktuatoren 55 den Betrieb des Carriers 52, der Slurry-Vorrichtung 44 und des Poliertellers 41 steuert. Sobald der Kontakt festgestellt wird, beendet die CMP-Steuerung 50 den Abdünnungsprozess und steuert besagte CMP-Aktuatoren 55 entsprechend.
Alternativ kann in den Abdünnungsgräben 20 auch eine Mehrzahl von unterschiedlich langen Vertikalelektroden 23 vorgesehen werden. Beim Abdünnen des Halbleiterwafers 10 könnte hiermit der Fortschritt des Dünnungsprozesses schrittweise überwacht werden.
3 zeigt den Querschnitt des Halbleiterwafers 10 aus 2 nach dem Abdünnungsprozess. Unterhalb der Funktionsgräben 32 verbleibt lediglich eine geringe Menge von Restsubstrat. Eine optimale Waferdicke g ist erreicht.
Im ersten Ausführungsbeispiel sind sämtliche Abdünnungsgräben 20 derart angeordnet, dass sie auf Sägerahmen 17 (vgl. 6) liegen. In einem Vereinzelungsschritt, bei dem die einzelnen Halbleitervorrichtungen aus dem Halbleiterwafer 10 ausgelöst werden, wird der Halbleiterwafer 10 entlang der Sägerahmen 17 zertrennt. Da die Abdünnungsgräben 20 auf diesen Sägerahmen 17 liegen, werden sie durch das Zerteilen des Halbleiterwafers 10 von den Halbleitervorrichtungen abgetrennt.
Alternativ können die Abdünnungsgräben 20 mit den jeweiligen Vertikalelektroden 23 auch als Bestandteil der Halbeitervorrichtung nach dem Vereinzeln verbleiben. In diesem Fall können sie beispielsweise als Leiterbahnen zwischen der Vorderseite der Halbleitervorrichtung und der Rückseite der Halbleitervorrichtung dienen. Somit können Funktionsbereiche 30 auf der Vorderseite beispielsweise Source und/oder Gate, auch von der Rückseite her kontaktiert werden.
In einem weiteren Ausführungsbeispiel, das in den 7 bis 9 dargestellt ist, dienen die Funktionsgräben 32' gleichzeitig als Abdünnungsgräben. Hierfür ist zumindest der Abdünnungsgrabenboden 21' der Gräben 32' mit einer Nitrid- oder Oxidschicht versehen, die den chemischen Ätzprozess, der beim Abdünnen angewandt wird, stoppt. Beim Abdünnen werden also die einzelnen Gräben lediglich leicht angeschliffen. Die Funktionalität der Gräben wird diesen Vorgang nicht beeinträchtigt.
7 zeigt einen Halbleiterwafer 10' im Querschnitt. Die an der Wafervorderseite 12' angeordneten Gräben 32' besitzen im Wesentlichen alle die gleiche Tiefe. Nach dem Schritt des Dünnens weist der Halbleiterwafer 10' die End-Waferdicke g auf (vgl. 8). Die optimale End-Waferdicke g wird durch das besagte Verfahren bestimmt. Wie aus 9 ersichtlich, sind die mit einer Nitrid- oder Oxidschicht versehenen Grabenböden 21' beim Prozess des Dünnens leicht angeschliffen. Die Oxid- oder Nitridschicht wird bei dem gewählten CMP-Prozess nur mit geringer Rate mechanisch abgetragen. Sobald die Grabenböden 21' erreicht werden, wird also der Abtragungsprozess zumindest an diesen Stellen gestoppt. Die Gräben bilden praktisch eine Stützstruktur für das Schleifpad und machen somit eine Bestimmung der optimalen Endwaferdicke g möglich.
Es bietet sich an, das besagte Verfahren bei der Herstellung von DMOS-Halbleitervorrichtungen mit einer GOX/FOX-Strukturierung zu verwenden. Wie anhand der 10 und 11 näher erläutert, werden hier über ein Gateoxidbereichs 60 im Graben mittels getilteter Seitenwandimplantation ein Sourcegebiet 64 und selbstjustierend dazu ein Bodygebiet 66 eingebracht und diffundiert. Es ergeben sich dadurch in fast allen Kanalstrompfaden nahezu identische Bedingung und letztendlich eine enge und homogene Vth-Verteilung. Diese positive Vth-Verteilung 70 lässt sich seitlich des Gateoxidbereichs 60 besonders gut gewährleisten.
Eine Ausnahme bilden die Stellen, an denen das GOX in das dickere FOX übergeht. Hier ergeben sich durch Stress bei der Oxidation Dünnstellen im Oxid und nicht zuletzt bedingt dadurch andere Dotierstoffprofile, die wiederum in variierenden Vth-Kanalstrompfaden resultieren. Um diese kritische Vth-Verteilung 72 zu beseitigen, wird gemäß einem der beschriebenen Verfahren das Dickoxidgebiet im Bodenbereich und die kritischen Dick- zu Dünnoxidübergänge beim Dünnen von der Waferrückseite 13 her weggenommen. Der Halbleiterwafer 10 wird bis zur End-Waferdicke g abgedünnt. Es erfolgt also ein Abdünnen bis zur Gateelektrode des DMOS im Gateoxidbereich 60. Anschließend kann durch anodische Oxidation der Gateelektrode wieder die Isolation zur Waferrückseite 13 hergestellt werden.

10; 10': Halbleiterwafer
12; 12': Wafervorderseite
13; 13': Waferrückseite
15: Aktivbereich
17: Sägerahmen
18: Schnittkante
20: Abdünnungsgraben
21; 21: Abdünnungsgrabenboden
23: Vertikalelektrode
30: Funktionsbereich
32; 32: Funktionsgraben
40: Fertigungsvorrichtung
41: Polierteller
42: Halteeinrichtung
44: Slurry-Vorrichtung
50: CMP-Steuerung
52: CMP-Sensor
55: CMP-Aktuator
60: Gateoxidbereich
62: Feldoxidbereich
64: Sourcegebiet
66: Bodygebiet
70: positive Vth-Verteilung
72: kritische Vth-Verteilung
a: Maximaltiefe der Aktivbereiche
d: Tiefe der Abdünnungsgräben
g: End-Waferdicke

Claims

Verfahren zur Herstellung einer Halbleitervorrichtung, welches einen Schritt des Dünnens eines Halbleiterwafers (10) umfasst, in dem zuvor Funktionsbereiche (30) der Halbleitervorrichtung ausgebildet wurden, wobei in einer Vorderseite (12) des Halbleiterwafers mindestens ein Graben (20) mit vorbestimmter Tiefe (d) erzeugt wird, der als Dicken-Maßstab zur Steuerung des Schrittes des Dünnens genutzt wird.
Verfahren nach Anspruch 1, wobei mindestens über den größeren Teil der Vorderseite (12) des Halbleiterwafers (10) verteilt eine Vielzahl von gefüllten Gräben (20) mit im Wesentlichen gleicher Tiefe (d), die größer ist als eine Maximaltiefe (a) der Funktionsbereiche (30), erzeugt wird und Böden (21) dieser Gräben (20) als Schleif- und/oder Ätzstoppschicht zur Beendigung oder zumindest wesentlichen Verlangsamung des Dünnens, insbesondere in den Gräben benachbarten Bereichen, genutzt werden.
Verfahren nach Anspruch 1 oder 2, wobei in dem oder mindestens einem als Dicken-Maßstab genutzten Graben (20) mindestens eine Elektrode (23) aufgebaut und zur Steuerung des Schritts des Dünnens mindestens ein elektrischer Widerstand und/oder eine elektrische Kapazität zwischen der Elektrode (23) und der Rückseite (13) des Halbleiterwafers (10) bzw. einem dort angeordneten Messfühler gemessen wird.
Verfahren nach Anspruch 2, wobei mindestens ein Teil der als Dicken-Maßstab dienenden Gräben (20) mit einem solchen Material gefüllt und der Schritt des Dünnens mit solchen Mitteln ausgeführt wird, dass sich beim Öffnen dieser Gräben (20) in Folge des fortschreitenden Dünnens die Abtragsgeschwindigkeit selbsttätig wesentlich verringert oder das Dünnen selbsttätig beendet wird.
Verfahren nach Anspruch 4, wobei die als Dicken-Maßstab dienenden Gräben (20) mit einem Oxid oder Nitrid gefüllt werden, welches nach dem Öffnen der Gräben als Schleifstop wirkt, somit den Abtrag einer beim Dünnen unter Chemikalien-Einfluss an der Abtragungs-Front ausgebildeten Passivierungsschicht verhindert und somit das Dünnen zum Stillstand bringt.
Verfahren nach Anspruch 2, wobei die als Dicken-Maßstab dienenden Gräben (20) mit einem solchen Material gefüllt und der Schritt des Dünnens mit solchen Mitteln ausgeführt wird, dass sich beim Öffnen der Gräben in Folge des fortschreitenden Dünnens das beim fortschreitenden Dünnen auf die Rückseite (13) des Halbleiterwafers (10) gelangende Material aus den Gräben (20) eine nachweisbare Änderung des elektrischen Widerstandes und/oder der Dielektrizitätskonstanten der Rückseite des Halbleiterwafers bewirkt, wobei die Änderung messtechnisch erfasst und das Erfassungsergebnis zur Beendigung des Dünnens genutzt wird.
Verfahren nach einem der vorangehenden Ansprüche, wobei das Dünnen ein Ätzen und/oder Schleifen und/oder chemisch-mechanisches Polieren einer Rückseite (13) des Halbleiterwafers (10) umfasst.
Verfahren nach Anspruch 7, wobei das Dünnen einen ersten Teilschritt mit hoher Abtragsgeschwindigkeit, insbesondere ein Schleifen, und einen zweiten Teilschritt, nämlich einen CMP-Schritt, umfasst, in dem die gefüllten Gräben eine Homogenisierung der abgetragenen Dicke über die Halbleiterwaferfläche bewirken.
Verfahren nach einem der vorangehenden Ansprüche, wobei die Halbleitervorrichtung mittels eines Heraustrennens von die Funktionsbereiche (30) aufnehmenden Abschnitten vereinzelt wird, wobei zumindest ein Teil der als Dicken-Maßstab genutzten Gräben (20) außerhalb der Abschnitte, insbesondere auf einem Sägerahmen (17), vorgesehen sind.
Verfahren nach einem der vorangehenden Ansprüche, das nach dem Schritt des Dünnens einen Schritt der Rückseitenoxidation zur Isolation von nicht zu kontaktierenden Bereichen umfasst.
Fertigungsvorrichtung für eine Halbleitervorrichtung zur Durchführung des Verfahrens nach einem der vorangehenden Ansprüche, umfassend: eine Halteeinrichtung (42) für einen Halbleiterwafer (10) mit einer Vorderseite (12) und einer Rückseite (13), eine Dünnungseinrichtung (40) zum Dünnen des Halbleiterwafers (10) auf der Rückseite (13), eine Messeinrichtung (52) zur Erfassung einer von der Tiefe des oder jedes als Dicken-Maßstab dienenden Grabens und vom Fortschritt des Dünnens abhängigen elektrischen Größe des Halbleiterwafers, und eine Steuerungseinrichtung (50) zum Steuern der Dünnungseinrichtung (40) gemäß der von der Messeinrichtung (52) bestimmten Restdistanz.
Fertigungsvorrichtung nach Anspruch 11, wobei die Dünnungseinrichtung (40) eine CMP-Vorrichtung aufweist.
Fertigungsvorrichtung nach Anspruch 11 oder 12, wobei die Messeinrichtung Messfühler zum Bestimmen eines elektrischen Widerstands und/oder einer Kapazität auf der Vorderseite (12) und der Rückseite (13) des Halbleiterwafers (10) und ein mit den Messfühlern verbundenes Messgerät umfasst.
Fertigungsvorrichtung nach Anspruch 13, wobei die Haltevorrichtung (42) mindestens einen Messfühler zur Kontaktierung der Vorderseite des Wafers umfasst, der mit dem Messgerät verbunden ist.
Fertigungsvorrichtung nach Anspruch 13 oder 14, wobei die Dünnungseinrichtung (40) mindestens einen Messfühler umfasst, der beim Abdünnen die Rückseite des Halbleiterwafers (10) kontaktiert und mit dem Messgerät (52) verbunden ist.
Halbleiterwafer mit einer Vorderseite (12) und einer Rückseite (20), als mit Bauelementstrukturen versehener Basis-Halbleiterwafer zur Herstellung eines gedünnten Halbleiterwafers, wobei in der Vorderseite (12) Gräben (20) mit einer vorbestimmten Tiefe (d) gebildet sind, die im Wesentlichen einer vorbestimmten Dicke des gedünnten Halbleiterwafers entspricht.
Halbleiterwafer nach Anspruch 16, wobei die vorbestimmte Tiefe (d) der Gräben (20) gleich der vorbestimmten Dicke des gedünnten Halbleiterwafers, abzüglich einer vorbestimmten Restdistanz zu einer Rückseite (13) des Halbleiterwafers, ist.
Halbleiterwafer nach Anspruch 16 oder 17, wobei mindestens ein Teil der Gräben (20) mit vorbestimmter Tiefe (d) mit einem leitfähigen Material gefüllt ist.
Halbleiterwafer nach einem der Ansprüche 16 bis 18, wobei mindesten ein Teil der Gräben (20) mit vorbestimmter Tiefe (d) mit einem Oxid oder Nitrid gefüllt ist.