DE10317747B3 - Verfahren zur Kontrolle des Dickenabtrags von gebondeten Halbleiterscheibenpaaren - Google Patents

Verfahren zur Kontrolle des Dickenabtrags von gebondeten Halbleiterscheibenpaaren Download PDF

Info

Publication number
DE10317747B3
DE10317747B3 DE2003117747 DE10317747A DE10317747B3 DE 10317747 B3 DE10317747 B3 DE 10317747B3 DE 2003117747 DE2003117747 DE 2003117747 DE 10317747 A DE10317747 A DE 10317747A DE 10317747 B3 DE10317747 B3 DE 10317747B3
Authority
DE
Germany
Prior art keywords
trenches
test structure
disc
different widths
deeper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2003117747
Other languages
English (en)
Inventor
Ralf Lerner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE2003117747 priority Critical patent/DE10317747B3/de
Priority to US10/553,470 priority patent/US7598098B2/en
Priority to EP04727825A priority patent/EP1616348A1/de
Priority to PCT/DE2004/000801 priority patent/WO2004095567A1/de
Priority to DE112004000735T priority patent/DE112004000735D2/de
Application granted granted Critical
Publication of DE10317747B3 publication Critical patent/DE10317747B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Element Separation (AREA)

Abstract

Es wird ein einfaches Verfahren zur Kontrolle des Dickenabtrags von gebondeten Halbleiterscheibenpaaren, insbesondere von solchen der SOI-Technologie, beschrieben, bei dem eine Teststruktur, welche aus einer Reihe von Gräben unterschiedlicher Tiefe besteht, in der aktiven Halbleiterscheibe vor dem Bonden, vorzugsweise durch Ätzen unter Verwendung einer Ätzmaske mit unterschiedlich breiten Öffnungen ausgebildet wird. Die Teststruktur ist von der zu bondenden Oberfläche aus eingebracht. Beim Abtragprozeß (Läppen und/oder Polieren) von der Gegenseite aus erscheinen nach der Grabentiefe geordnet der Reihe nach die Gräben, beginnend mit dem tiefsten. Auf diese Weise kann eine einfache optische Kontrolle über die abgetragene Schichtdicke erfolgen.

Description

  • Aus der Patentschrift US 6 156 621 A ist ein Verfahren zur Herstellung von mit Isolationsgräben vesehenen SOI-Scheiben bekannt, bei dem zunächst eine homogene Silziumscheibe mit Isolationsgräben (Trenches) versehen wird, die anschließend mit der Oberfläche auf eine oxidierte zweite Scheibe gebondet wird. Es folgt dann das Zurückschleifen und Polieren der ersten Scheibe bis zum Freilegen der Isoliergräben. Das Ergebnis ist eine mit Isoliergräben versehene SOI-Scheibe. Bei diesem Verfahren sind die Kontrollen der Schleif- und Polierdicken wegen des Einflusses des Befestigungsfilmes, wegen der Gefahren der Kristallstörung und der Störung. und Verschmutzung der polierten Oberfläche beim Kontrollmessen problematisch. Auch bei dem im Patent US 62 42 320 B1 beschriebenen Verfahren dienen die Isoliergräben selbst, die Bestandteil der aktiven elektronischen Schaltung sind, zur Kontrolle des Abtragprozesses. Um sich der angezielten Enddicke der die Isoliergräben enthaltenden Schicht besser annähern zu können, werden von Beginn an tiefere Isoliergräben ein und derselben Tiefe erzeugt, die bei den Abtragprozessen zuerst freigelegt werden. Es handelt sich dabei nicht um eine außerhalb der aktiven Scheibenbereiche liegende Teststruktur. Auf Kontrollmessungen auf der Oberfläche der aktiven Halbleiterschicht kann nicht verzichtet werden. Damit wirkt hierbei auch ein Teil der oben angegebenen Fehlereinflüsse. Eine Teststruktur mit Gräben, die zu der abzutragenden Scheibenfläche hin kegelförmige Öffnungen bzw. sich treppenförmig erweiternde Öffnungen aufweisen, sind aus der Schrift US 65 14 858 B1 bekannt. Diese Gräben sind gefüllt – im vorliegenden Fall mit Metallen – und dieses Material wird beim Polierprozeß mit abgetragen. Der Abtrag wird anhand des Abstandes der Grabenränder voneinander gemessen, der sich abtragsproportional erweitert. Die Herstellung solcher Gräben mit den notwendigen engen Toleranzen des gegenseitigen Abstandes und der kegelförmigen oder treppenartigen-Öffnungen sowie das Füllen der Gräben, um Kantenverrundungen beim Abtrag zu vermeiden, bedeuten einen enormen Aufwand.
  • Letztlich benötigt man zur Messung der Abstände eine zusätzliche Vorrichtung, sofern diese berührungsfrei erfolgen soll. Ansonsten wäre das Messverfahren auch mit den Nachteilen der Direktmessung auf der aktiven Scheibenfläche verknüpft.
  • Schließlich ist aus "Hartmannsbruber, E. u.a.; In: Mikcroelectronic Engineering 50 (2000), s. 53-58" bekannt, zum Zweck der Antragsbestimmung einer dünnen Schicht Gräben unterschiedlicher Breite mit schrägen Seitenwänden zu benutzten. Die Grabenbreite ist dabei das Maß für die Abtragung. Es ist aufwendig, Gräben mit in definierter Weise abgeschrägten Seitenwänden reproduzierbar herzustellen. Anderenfalls muß die Grabengeometrie vorher vermessen werden, was wieder Aufwand bedeutet. Für den Vorgang der Messung der Grabenbreite trifft die gleiche Kritik zu wie für die Vermessung der Grabenabstände der oben erwähnten Teststruktur.
    •
  • Es ist Aufgabe der Erfindung, ein vereinfachtes Kontrollverfahren vorzuschlagen, welches die beschriebenen Fehlereinflüsse beim Prozeß des genauen Scheibenabtrags durch Läppen und/oder Polieren vermindert.
  • Zweck der Erfindung ist es, die Kosten des beschriebenen Abtragprozesses durch Minimierung des Präparations- und Kontrollaufwandes und Ausschußsenkung zu reduzieren.
  • Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß mittels einer einfachen Teststruktur, z.B. wie sie bereits vorgeschlagen wurde, ein System von Gräben bestimmter unterschiedlicher Tiefe und Breite durch Ätzen mit Ätzmaskenöffnungen unterschiedlicher Breite in die Scheibe eingebracht wird, welche die spätere aktive elektronische Schaltung aufnimmt, wobei die beim Scheibenabtrag (z.B. durch Läppen und Polieren) angezielte Dicke der aktiven Scheibe der Tiefe eines Bezugsgrabens der Teststruktur entspricht, welcher von flacheren und tieferen Gräben umgeben ist, danach die Scheibe mit der Seite, auf der sich die Teststruktur befindet, auf eine Trägerscheibe gebondet wird, worauf der Abtrag der aktiven Scheibe vorgenommen wird.
  • Mittels einer solchermaßen erzeugten Teststruktur kann eine Dickenbestimmung im Abtrageprozeß durch visuelle oder eine einfache optische Kontrolle (z.B. Lupe) erfolgen. Zuerst erscheinen beim Abtragen der Scheibe der Reihe nach die tieferen breiten Gräben. Der Prozeß wird beendet, wenn der Bezugsgraben freigelegt ist.
  • Wenn es beispielsweise um einen Abtrag bis zum Freilegen der vorher in die aktive Scheibe eingebrachten Isoliergräben geht, wie das bei den zwei o.g. Patenten der Fall ist, dann kann die Teststruktur für diesen Zweck so aufgebaut sein, daß die vorgesehene Isoliergrabentiefe der SOI-Schaltung sich im Mittelfeld der Reihe der unterschiedlich tiefen Gräben befindet, d.h. von Gräben kleinerer und größerer Isoliergrabentiefe umgeben ist. Bei der Isoliergrabenherstellung der aktiven Scheibe wird der entsprechende Bezugsgraben der Teststruktur auf die gleiche Tiefe ausgebildet, wenn er die gleiche Breite aufweist. Die breiteren Gräben ätzen sich dabei automatisch tiefer aus und die schmaleren nicht so tief.
    •
  • Beispielhaft ist eine erfindungsgemäß ausgebildete Anordnung der Teststruktur in 1 schematisch dargestellt.
  • 1 zeigt den Querschnitt durch eine Reihe von der Vorderseite der aktiven Scheibe einer SOI-Scheibenanordnung her durch Abtrag geöffneter Gräben der Teststruktur. Die weniger tiefen Gräben sind noch verschlossen. Die Trägerscheibe ist nicht dargestellt.
    • Fig. 1
    1
    isolierende Schicht, z.B. SiO2
    2
    aktive Si-Schicht
    3
    abgetragene Oberfläche
    4-9
    Gräben der Teststruktur

Claims (1)

  1. Verfahren zur Kontrolle des Dickenabtrags von gebondeten Halbleiterscheibenpaaren, wobei eine einfache Teststruktur, bestehend aus einer systematischen Reihe definiert unterschiedlich breiter und tiefer Gräben in die Scheibe eingebracht wird, welche die spätere aktive elektronische Schaltung aufnimmt, wobei die beim Polieren angezielte Dicke der aktiven Scheibe der Tiefe eines Bezugsgrabens der Teststruktur entspricht, welcher von flacheren und tieferen Gräben umgeben ist, wobei danach die Scheibe mit der Seite, auf der sich die Teststruktur befindet, auf eine Trägerscheibe gebondet wird, worauf der Abtrag der aktiven Scheibe bis zum Freilegen des Bezugsgrabens vorgenommen wird, welches optisch beobachtet wird, wobei die breiteren Gräben tiefer sind als die schmaleren und die Reihe unterschiedlich tiefer Gräben in einem Ätzprozeß unter Verwendung einer Ätzmaske mit unterschiedlich breiten Öffnungen für die einzelnen Gräben erzeugt wird.
DE2003117747 2003-04-17 2003-04-17 Verfahren zur Kontrolle des Dickenabtrags von gebondeten Halbleiterscheibenpaaren Expired - Fee Related DE10317747B3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2003117747 DE10317747B3 (de) 2003-04-17 2003-04-17 Verfahren zur Kontrolle des Dickenabtrags von gebondeten Halbleiterscheibenpaaren
US10/553,470 US7598098B2 (en) 2003-04-17 2004-04-16 Monitoring the reduction in thickness as material is removed from a wafer composite and test structure for monitoring removal of material
EP04727825A EP1616348A1 (de) 2003-04-17 2004-04-16 Kontrolle des dickenabtrags von einem scheibenverbund und teststruktur zur abtragskontrolle
PCT/DE2004/000801 WO2004095567A1 (de) 2003-04-17 2004-04-16 Kontrolle des dickenabtrags von einem scheibenverbund und teststruktur zur abtragskontrolle
DE112004000735T DE112004000735D2 (de) 2003-04-17 2004-04-16 Kontrolle des Dickenabtrags von einem Scheibenverbund und Teststruktur zur Abtragskontrolle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003117747 DE10317747B3 (de) 2003-04-17 2003-04-17 Verfahren zur Kontrolle des Dickenabtrags von gebondeten Halbleiterscheibenpaaren

Publications (1)

Publication Number Publication Date
DE10317747B3 true DE10317747B3 (de) 2004-07-22

Family

ID=32520186

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2003117747 Expired - Fee Related DE10317747B3 (de) 2003-04-17 2003-04-17 Verfahren zur Kontrolle des Dickenabtrags von gebondeten Halbleiterscheibenpaaren
DE112004000735T Ceased DE112004000735D2 (de) 2003-04-17 2004-04-16 Kontrolle des Dickenabtrags von einem Scheibenverbund und Teststruktur zur Abtragskontrolle

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112004000735T Ceased DE112004000735D2 (de) 2003-04-17 2004-04-16 Kontrolle des Dickenabtrags von einem Scheibenverbund und Teststruktur zur Abtragskontrolle

Country Status (1)

Country Link
DE (2) DE10317747B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006046869A1 (de) * 2006-10-02 2008-04-03 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Halbleitervorrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972787A (en) * 1998-08-18 1999-10-26 International Business Machines Corp. CMP process using indicator areas to determine endpoint
US6156621A (en) * 1997-09-23 2000-12-05 Infineon Technologies Ag Method for fabricating direct wafer bond Si/SiO2 /Si substrates
US6242320B1 (en) * 1998-12-17 2001-06-05 Hyundai Electronics Industries Co., Ltd. Method for fabricating SOI wafer
US6515826B1 (en) * 2000-08-14 2003-02-04 International Business Machines Corporation Magnetic head induction coil fabrication method utilizing aspect ratio dependent etching
US6514858B1 (en) * 2001-04-09 2003-02-04 Advanced Micro Devices, Inc. Test structure for providing depth of polish feedback

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156621A (en) * 1997-09-23 2000-12-05 Infineon Technologies Ag Method for fabricating direct wafer bond Si/SiO2 /Si substrates
US5972787A (en) * 1998-08-18 1999-10-26 International Business Machines Corp. CMP process using indicator areas to determine endpoint
US6242320B1 (en) * 1998-12-17 2001-06-05 Hyundai Electronics Industries Co., Ltd. Method for fabricating SOI wafer
US6515826B1 (en) * 2000-08-14 2003-02-04 International Business Machines Corporation Magnetic head induction coil fabrication method utilizing aspect ratio dependent etching
US6514858B1 (en) * 2001-04-09 2003-02-04 Advanced Micro Devices, Inc. Test structure for providing depth of polish feedback

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HARTMANNSGRUBER,E. u.a., A selective CMP process for stacked low-k CVD oxide films. In: Microelec- tronic Engineering 50 (2000), S.53-58
HARTMANNSGRUBER,E. u.a., A selective CMP process for stacked low-k CVD oxide films. In: Microelec-tronic Engineering 50 (2000), S.53-58 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006046869A1 (de) * 2006-10-02 2008-04-03 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Halbleitervorrichtung
DE102006046869B4 (de) * 2006-10-02 2012-11-29 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Halbleitervorrichtung und Halbleiterwafer

Also Published As

Publication number Publication date
DE112004000735D2 (de) 2006-02-09

Similar Documents

Publication Publication Date Title
DE4317721C1 (de) Verfahren zur Vereinzelung von Chips aus einem Wafer
DE3686923T2 (de) Verfahren zur sichtbarkeitsverbesserung von ausrichtmarkierungen erster ordnung.
DE69930099T2 (de) Herstellung von vergrabenen Hohlräumen in einer einkristallinen Halbleiterscheibe und Halbleiterscheibe
DE3224462C2 (de)
EP0478055A2 (de) Verfahren zur Bildung mindestens eines Grabens in einer Substratschicht
EP0631159A1 (de) Anordnung zur optischen Kopplung eines planaren optischen Wellenleiters und einer optischen Faser und Verfahren zur Herstellung eines für eine solche Anordnung geeigneten planaren Wellenleiters
DE2429026A1 (de) Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens
EP0105961A1 (de) Verfahren zum Messen der abgetragenen Schichtdicke bei subtraktiven Werkstückbearbeitungsprozessen
DE102006007431A1 (de) Durch Halbleitersilizium-Verfahrenstechnik gebildeter Probenträger
DE69114786D1 (de) Verfahren zum ätzen von mindestens einer vertiefung in einem substrat und dadurch erhaltenes substrat.
EP0001038B1 (de) Herstellung einer Siliciummaske und ihre Verwendung
DE10317747B3 (de) Verfahren zur Kontrolle des Dickenabtrags von gebondeten Halbleiterscheibenpaaren
DE102013202484B4 (de) SOI-Wafer und Verfahren zu seiner Herstellung
EP0429877A2 (de) Vorrichtung zum Positionieren von Lichtleitfasern in Verbindungselementen
DE102011102324A1 (de) Strömungsrateerfassungsvorrichtung
US5604081A (en) Method for producing a surface structure with reliefs
DE3889709T2 (de) Verfahren zum Ätzen von Gräben.
EP1616348A1 (de) Kontrolle des dickenabtrags von einem scheibenverbund und teststruktur zur abtragskontrolle
DE19852323C2 (de) Verfahren zum Bestimmen der Dicke von auf einem Substrat vorgesehenen Schichten
DE69008156T2 (de) Verfahren für das Messen der Dimensionen eines Abstandshalters.
EP0599074B1 (de) Verfahren zur globalen Planarisierung von Oberflächen integrierter Halbleiterchaltungen
DE10234956B4 (de) Verfahren zum Steuern des chemisch mechanischen Polierens von gestapelten Schichten mit einer Oberflächentopologie
WO1999034421A1 (de) Verfahren zur herstellung einer porösen schicht mit hilfe eines elektrochemischen ätzprozesses
EP0731365B1 (de) Verfahren zur Herstellung eines elektrooptischen Bauelements
DE112014004515B4 (de) Verfahren zum Messen der Tiefe einer Beschädigung eines Wafers

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131101