-
HINTERGRUND DER ERFINDUNG
-
Die vorliegende Erfindung bezieht sich auf einen SOI-Wafer und ein Verfahren zu seiner Herstellung.
-
Als ein Verfahren zum Herstellen eines SOI-Wafers (SOI = Semiconductor an insulator – Halbleiter auf Isolator), der ein Hohlraummuster darin aufweist, ist eine Verbindungs- oder Bonding-Technik bekannt, bei der zwei Siliziumsubstrate miteinander verbunden (gebondet) werden (siehe beispielsweise offengelegte japanische Patentanmeldung Nr.
JP 2004146461A ). Diese offengelegte japanische Patentanmeldung beschreibt ein Verfahren zum Verbinden (Bonden) eines Trägersubstrats, das ein Hohlraummuster und eine darauf ausgebildete isolierende Schicht aufweist, mit einem aktiven Halbleiterschichtsubstrat, um eine Einrichtung zu bilden, bei der das Hohlraummuster und die isolierende Schicht zwischen diesen angeordnet sind. Darüber hinaus ist ein SOI-Wafer bekannt, bei dem ein Teil mit einer isolierenden Schicht und ein Teil ohne isolierende Schicht als ein vorbestimmtes Muster in dem SOI-Wafer vorgesehen sind (siehe offengelegte japanische Patentanmeldung
JP 2004228206A ).
-
Des Weiteren beschreibt die
DE 699 35 495 T2 ein Herstellungsverfahren für vergrabene Kanäle und Hohlräume in Halbleiterscheiben. Die
DE 101 42 223 C2 beschreibt ein Verfahren zum Erzeugen von Hohlräumen mit Submikrometer-Abmessungen in einer Halbleitereinrichtung mittels Polymerisation.
-
Wenn eine Belichtung über einem SOI-Wafer durchgeführt wird, in dem ein Muster ausgebildet ist, wie es oben beschrieben wurde, ist es erforderlich, die Belichtung auszuführen, indem die Position des Musters in dem Wafer und die Position einer Belichtungsmaske miteinander ausgerichtet werden. Jedoch hat eine aktive Halbleiterschicht auf einer vorderen Oberfläche des Wafers normalerweise eine Dicke von ungefähr 10 μm. Daher wird das Muster in dem Wafer durch die aktive Halbleiterschicht abgedeckt oder gestört. Somit kann die Position des Musters in dem Wafer nicht durch eine Bilderkennung unter Verwendung eines Detektors ermittelt werden, der in einer Belichtungseinrichtung vorgesehen ist. Aus diesem Grund kann eine gewöhnliche Belichtungseinrichtung, insbesondere eine Belichtungseinrichtung zum Ermitteln eines Musters an einer vorderen Oberfläche eines Wafers, um eine Ausrichtung einer Belichtungsmaske auszuführen, nicht kompatibel mit einem SOI-Wafer sein, der ein Muster in dem Wafer aufweist.
-
Aus diesem Grund wird im Stand der Technik ein Überlagerungsmarkierungsmuster zur Spezifizierung der Position des Musters in dem Wafer auf einer rückseitigen Oberfläche des SOI-Wafers ausgebildet, in dem ein Muster vorhanden ist, und das Muster wird durch eine spezielle Belichtungseinrichtung ermittelt, die eine Ermittlung der rückseitigen Oberfläche umfasst, um die Belichtungsmaske und den SOI-Wafer durch ein Verfahren miteinander auszurichten, durch das die Position des Musters in dem Wafer indirekt erkannt wird.
-
Im Folgenden wird die spezielle Belichtungseinrichtung beschrieben, die die Ermittlung der rückseitigen Oberfläche umfasst. Ein Wafergestell, das den Wafer hält, weist ein Loch auf, das dieses durchdringt. Ein Überlagerungsmarkierungsmuster wird in einer solchen Art und Weise ausgebildet, dass das Überlagerungsmarkierungsmuster auf der rückseitigen Oberfläche des Wafers in dem Loch angeordnet ist, und der Wafer wird in einer optimalen Position auf dem Wafergestell angeordnet. Durch einen auf der Rückseite des Wafergestells angeordneten Detektor wird die Position des Überlagerungsmarkierungsmusters mittels des Lochs, das das Wafergestell durchdringt, beispielsweise mittels einer Kamera des Detektors ermittelt. Durch eine in der Belichtungseinrichtung vorgesehene Steuereinheit wird die so ermittelte Position des Überlagerungsmarkierungsmusters analysiert, um die Position des Musters in dem Wafer zu spezifizieren. Informationen über die Position werden an ein die Belichtungsmaske haltendes Maskengestell übermittelt, und das Maskengestell wird in eine optimale Position auf dem Wafer bewegt, um die Belichtung auszuführen.
-
Wie oben zum Stand der Technik beschrieben wurde, ist in dem Fall, in dem die Belichtung über die vordere Oberfläche des SOI-Wafers ausgeführt wird, die das Muster in dem Wafer aufweist, das Überlagerungsmarkierungsmuster zum Spezifizieren der Position des Musters in dem Wafer an der rückseitigen Oberfläche des SOI-Wafers ausgebildet, und darüber hinaus wird die spezielle Belichtungseinrichtung, die die Ermittlung der rückseitigen Oberfläche umfasst, dafür verwendet, den SOI-Wafer zu belichten, um das Muster auf der rückseitigen Oberfläche zu ermitteln.
-
In dem das Muster enthaltenden SOI-Wafer gemäß dem Stand der Technik muss das Muster zum Spezifizieren der Position des Musters in dem Wafer auf der rückseitigen Oberfläche des Wafers ausgebildet werden. Folglich ist ein Herstellungsverfahren hierfür kompliziert. Aus diesem Grunde besteht ein Problem darin, dass die Herstellungskosten steigen. In dem Fall, in dem der SOI-Wafer belichtet wird, besteht ein weiteres Problem darin, dass es erforderlich ist, die spezielle Belichtungseinrichtung zu verwenden, die die Ermittlung der rückseitigen Oberfläche umfasst, wobei die Geräte- und Ausrüstungskosten ebenfalls steigen.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Die vorliegende Erfindung bezieht sich auf einen SOI-Wafer, der ein Hohlraummuster in dem Wafer aufweist, sowie auf ein Verfahren zu seiner Herstellung. Es ist ein Ziel der vorliegenden Erfindung, einen SOI-Wafer zu schaffen, der in der Lage ist, eine Belichtungsmaske mit geringen Kosten auszurichten, wenn eine Belichtung über den SOI-Wafer ausgeführt wird, sowie ein Verfahren zu seiner Herstellung.
-
Diese Aufgabe wird durch einen SOI-Wafer gemäß Patentanspruch 1 sowie durch ein Verfahren zur Herstellung eines SOI-Wafers gemäß Patentanspruch 4 gelöst.
-
Ein SOI-Wafer gemäß der vorliegenden Erfindung umfasst ein Trägersubstrat sowie eine auf dem Trägersubstrat gebildete Isolationsschicht. Ein vorgegebenes Hohlraummuster ist auf einer der Hauptoberflächen des Trägersubstrats ausgebildet, auf der die Isolationsschicht vorgesehen ist. Der SOI-Wafer gemäß der vorliegenden Erfindung umfasst des weiteren eine aktive Halbleiterschicht, die auf der Isolationsschicht ausgebildet ist, wobei das Hohlraummuster geschlossen ist. Die aktive Halbleiterschicht ist nicht in einem äußeren Umfangsbereich des Trägersubstrats ausgebildet. Der SOI-Wafer gemäß der vorliegenden Erfindung umfasst des weiteren mehrere in dem äußeren Umfangsbereich auf der einen der Hauptoberflächen des Trägersubstrats ausgebildete Überlagerungsmarkierungsmuster zum Spezifizieren einer Position des Hohlraummusters.
-
Gemäß der vorliegenden Erfindung ist die Position des in dem Wafer ausgebildeten vorgegebenen Hohlraummusters durch die Überlagerungsmarkierungsmuster spezifiziert. Die Überlagerungsmarkierungsmuster können durch eine herkömmliche Belichtungseinrichtung ermittelt werden. Daher ist es möglich, die Position des Hohlraummusters mittels der Überlagerungsmarkierungsmuster zu ermitteln. Somit ist es möglich, im Ergebnis eine Verringerung der Geräte- und Ausrüstungskosten zu erzielen. Darüber hinaus werden bei dem Verfahren der Herstellung eines SOI-Wafers gemäß der vorliegenden Erfindung die Überlagerungsmarkierungsmuster nicht auf der rückseitigen Oberfläche des Wafers ausgebildet, wie es im Stand der Technik der Fall ist, sondern sie werden auf einer vorderen Oberfläche des Wafers gebildet, insbesondere auf der einen der Hauptoberflächen des Trägersubstrats. Daher kann das Herstellungsverfahren vereinfacht werden und die Herstellungskosten können verringert werden.
-
Diese und weitere Merkmale, Aspekte, Ziele und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung der Erfindung in Verbindung mit den beigefügten Zeichnungen noch weiter ersichtlich.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
1 Teile (a) und (b) sind eine Draufsicht und eine Schnittansicht, die einen SOI-Wafer gemäß einer ersten Ausführungsform zeigen;
-
2 Teile (a) und (b) sind Draufsichten, die ein Hohlraummuster und ein Überlagerungsmarkierungsmuster des SOI-Wafers gemäß der ersten Ausführungsform zeigen;
-
3 Teile (a)–(f) sind Ansichten, die ein Verfahren zum Herstellen des SOI-Wafers gemäß der ersten Ausführungsform zeigen;
-
4 Teile (a)–(h) sind Ansichten, die ein Verfahren zum Herstellen eines SOI-Wafers gemäß einer zweiten Ausführungsform zeigen;
-
5 umfasst eine Draufsicht und eine Schnittansicht, die einen Referenzwafer gemäß einer dritten Ausführungsform zeigen;
-
6 ist ein Flussdiagramm, das ein Verfahren zum Herstellen eines SOI-Wafers gemäß der dritten Ausführungsform zeigt;
-
7 ist eine Ansicht, die eine Struktur eines SOI-Wafers gemäß einer vierten Ausführungsform zeigt; und
-
8 Teile (a)–(h) sind Ansichten, die ein Verfahren zum Herstellen des SOI-Wafers gemäß der vierten Ausführungsform zeigen.
-
BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
-
Erste Ausführungsform
-
Struktur des SOI-Wafers
-
Teil (a) der 1 ist eine Draufsicht, und Teil (b) der 1 ist eine Schnittansicht, die jeweils eine Struktur eines SOI-Wafers gemäß der vorliegenden Ausführungsform zeigen. Der SOI-Wafer gemäß der vorliegenden Ausführungsform wird gebildet, indem ein Trägersubstrat 1, das einen als Isolationsschicht 2 dienenden Siliziumoxidfilm an einer vorderen Oberfläche aufweist, und ein Substrat für eine aktive Halbleiterschicht 5 miteinander verbunden (gebondet) werden, wobei der Siliziumoxidfilm dazwischen angeordnet ist. Hierbei werden ein Hohlraummuster 3 und mehrere Überlagerungsmarkierungsmuster 4 auf der Isolationsschicht 2 und dem Trägersubstrat 1 durch ein Verfahren ausgebildet, das später beschrieben wird. Darüber hinaus hat ein äußerer Umfangsbereich des Trägersubstrats 1 einen Bereich, in dem die aktive Halbleiterschicht 5 nicht ausgebildet ist. Eine vordere Oberfläche der aktiven Halbleiterschicht 5 entspricht der vorderen Oberfläche des SOI-Wafers, auf der ein Halbleiterelement ausgebildet werden soll. Darüber hinaus sind das Trägersubstrat 1 und das Substrat für die aktive Halbleiterschicht 5 Siliziumsubstrate.
-
Das vorgegebene Hohlraummuster 3 ist an einer der Hauptoberflächen des Trägersubstrats 1 ausgebildet, an der die Isolationsschicht 2 vorgesehen ist, mit anderen Worten an der Seite der aktiven Halbleiterschicht 5. Das Hohlraummuster 3 ist als ein tiefer Einschnitt ausgebildet, der eine vorgegebene Tiefe von der vorderen Oberfläche des Trägersubstrats 1 in Durchdringung durch die Isolationsschicht 2 aufweist, und das Hohlraummuster 3 ist mit der aktiven Halbleiterschicht 5 so verschlossen, dass ein innerer Teil des Hohlraummusters 3 als ein Hohlraum dient. Das Hohlraummuster 3 ist in einem Bauelemente bildenden Bereich 7 ausgebildet, wie es in Teil (a) der 1 dargestellt ist. Das Hohlraummuster 3 ist ein vorgegebenes Muster, das in Abhängigkeit von einem auf dem SOI-Wafer zu bildenden Halbleitermuster ausgebildet ist. Teil (a) der 2 zeigt ein Beispiel einer Draufsicht des Hohlraummusters 3.
-
Darüber hinaus sind die Überlagerungsmarkierungsmuster 4 zum Spezifizieren der Position des Hohlraummusters 3 in dem äußeren Umfangsbereich der einen der Hauptoberflächen ausgebildet. In der gleichen Art und Weise wie das Hohlraummuster 3 ist jedes der Überlagerungsmarkierungsmuster 4 als ein tiefer Einschnitt ausgebildet, der eine vorgegebene Tiefe von der vorderen Oberfläche des Trägersubstrats 1 in Durchdringung durch die Isolationsschicht 2 aufweist. Darüber hinaus sind die Überlagerungsmarkierungsmuster 4 nicht mit der aktiven Halbleiterschicht 5 verschlossen, sondern sie sind zu der vorderen Oberfläche des SOI-Wafers hin freigelegt. Die Überlagerungsmarkierungsmuster sind in einem Bereich innerhalb von ungefähr 5 mm von einem am weitesten außen liegenden Umfang des Trägersubstrats 1 ausgebildet. Teil (b) der 2 zeigt ein Beispiel für das Überlagerungsmarkierungsmuster 4.
-
Zusätzlich ist eine Positionsbeziehung zwischen jedem der Überlagerungsmarkierungsmuster 4 und dem Hohlraummuster 3 spezifiziert, und Informationen über die relative Position des Hohlraummusters 3 in Bezug auf die Vielzahl der Überlagerungsmarkierungsmuster 4 sind in einer Belichtungseinrichtung gespeichert.
-
Verfahren zur Herstellung des SOI-Wafers
-
Im Folgenden wird ein Verfahren zum Herstellen des SOI-Wafers beschrieben, der die oben beschriebene Struktur aufweist. Die Teile (a) bis (f) der 3 zeigen ein Verfahren zum Herstellen des SOI-Wafers gemäß der vorliegenden Ausführungsform. Zunächst wird ein Siliziumsubstrat als das Trägersubstrat 1 vorbereitet (Teil (a) der 3). Ein als die Isolationsschicht 2 dienender Siliziumoxidfilm wird auf dem Trägersubstrat 1 ausgebildet, indem ein thermisches Oxidationsverfahren oder ein CVD-Verfahren verwendet wird (Teil (b) der 3). Als nächstes wird ein Belichtungsschritt durchgeführt, indem eine Belichtungseinrichtung mit gleich-vielfacher Projektion in der vorliegenden Ausführungsform verwendet wird. Ein Abdeckmittel (Resist) wird auf einer der Hauptoberflächen des Trägersubstrats 1 aufgebracht, auf der die Isolationsschicht 2 gebildet ist, und eine Belichtungsmaske, die sowohl das Hohlraummuster 3 als auch die Überlagerungsmarkierungsmuster 4 aufweist, wird verwendet, um zu der gleichen Zeit eine Belichtung durchzuführen. Das belichtete Abdeckmittel wird so entwickelt, dass Öffnungsbereiche auf dem Abdeckmittel 6 gebildet werden, die dem Hohlraummuster 3 und den Überlagerungsmarkierungsmustern 4 entsprechen (siehe Teil (c) der 3).
-
Ein Ätzen der Isolationsschicht 2 und ein Ätzen des Trägersubstrats 1 werden an den Öffnungsbereichen durchgeführt, so dass tiefe Einschnitte gebildet werden, die jeweils eine Tiefe aufweisen, die das Trägersubstrat 1 in Durchdringung durch den Siliziumoxidfilm, d. h. die Isolationsschicht 2, erreicht, wobei das Hohlraummuster 3 und die Überlagerungsmarkierungsmuster 4 zu der gleichen Zeit gebildet werden (Teil (d) der 3).
-
Hierbei wird das Ätzen als anisotropes Trockenätzen oder Nassätzen ausgeführt. Durch ein Einstellen einer Zeitdauer für das Ätzen ist es möglich, die Tiefe der tiefen Einschnitte zu steuern.
-
Die Positionsbeziehung zwischen der Vielzahl der Überlagerungsmarkierungsmuster 4 und dem Hohlraummuster 3 wird durch die gleiche Belichtungsmaske spezifiziert, und die Positionsbeziehung, insbesondere die Informationen über die relative Position des Hohlraummusters 3 in Bezug auf die Vielzahl der Überlagerungsmarkierungsmuster 4, werden in der Belichtungseinrichtung gespeichert.
-
Als nächstes werden das Trägersubstrat 1, auf dem die Isolationsschicht 2 ausgebildet ist, und das Substrat für die aktive Halbleiterschicht 5 miteinander verbunden (gebondet), wobei die Isolationsschicht 2 dazwischen angeordnet ist (Teil (e) der 3). Ein bekanntes Verfahren wird für das Bondingverfahren verwendet. Beispielsweise wird das Substrat für die aktive Halbleiterschicht 5, das eine spiegel-gefertigte Verbindungsoberfläche aufweist, auf die Isolationsschicht 2 gebondet, indem eine Wärmebehandlung für drei Stunden in einer Atmosphäre von 1.100°C in einem Kontaktzustand in der Luft bei Raumtemperatur durchgeführt wird. Durch diesen Schritt wird das Hohlraummuster 3 mit der aktiven Halbleiterschicht 5 verschlossen, so dass der innere Teil des Hohlraummusters 3 als ein Hohlraum dient. In diesem Schritt werden darüber hinaus auch die Überlagerungsmarkierungsmuster 4 verschlossen.
-
Als nächstes wird die aktive Halbleiterschicht 5 auf eine vorgegebene Dicke poliert, beispielsweise eine Dicke von 10 μm, und eine Oberflächenendbearbeitung zum Entfernen des äußeren Umfangsbereichs der aktiven Halbleiterschicht 5 wird des weiteren ausgeführt, um die in dem äußeren Umfangsbereich des Trägersubstrats 1 gebildeten Überlagerungsmarkierungsmuster 4 zu belichten (Teil (f) der 3). Durch die oben beschriebenen Schritte ist es möglich, den SOI-Wafer gemäß der vorliegenden Ausführungsform herzustellen.
-
Ergebnisse
-
Der SOI-Wafer gemäß der vorliegenden Ausführungsform umfasst das Trägersubstrat 1 und die auf dem Trägersubstrat 1 ausgebildete Isolationsschicht 2, wobei das vorgegebene Hohlraummuster 3 auf der einen der Hauptoberflächen des Trägersubstrats 1 ausgebildet ist, auf der die Isolationsschicht 2 vorgesehen ist, wobei der SOI-Wafer des weiteren die auf der Isolationsschicht 2 ausgebildete aktive Halbleiterschicht 5 aufweist, wodurch das Hohlraummuster 3 geschlossen wird, wobei die aktive Halbleiterschicht 5 nicht in dem äußeren Umfangsbereich des Trägersubstrats 1 ausgebildet ist sondern in dem äußeren Umfangsbereich an der einen der Hauptoberflächen des Trägersubstrats 1 ausgebildet ist, und wobei der SOI-Wafer des weiteren die Überlagerungsmarkierungsmuster 4 zum Spezifizieren der Position des Hohlraummusters 3 aufweist.
-
Wenn das Halbleitermuster auf den SOI-Wafer belichtet werden soll, werden folglich die mehreren Überlagerungsmarkierungsmuster 4, die auf die vordere Oberfläche des Wafers zum Spezifizieren der Position des Hohlraummusters 3 belichtet werden, durch Verwendung der herkömmlichen Belichtungseinrichtung ermittelt, so dass die Belichtungsmaske und der SOI-Wafer miteinander ausgerichtet werden können. Somit ist es möglich, eine Reduzierung der Geräte- und Ausrüstungskosten zu erreichen, ohne dass es notwendig ist, eine spezielle Belichtungseinrichtung zu verwenden, die eine Ermittlung der rückseitigen Oberfläche umfasst, wie es im Stand der Technik der Fall ist.
-
Darüber hinaus sind das Hohlraummuster 3 und die Überlagerungsmarkierungsmuster 4, die gemäß der vorliegenden Ausführungsform an dem SOI-Wafer vorgesehen sind, dadurch gekennzeichnet, dass sie so ausgebildet sind, dass sie solche Tiefen haben, dass das Trägersubstrat 1 in Durchdringung der Isolationsschicht 2 erreicht wird. Somit können die Eigenschaften des SOI-Wafers in Abhängigkeit von der Anordnung und der Tiefe des Hohlraummusters 3 verändert werden. Daher ist es möglich, die Freiheitsgrade einer auf dem SOI-Wafer auszubildenden Halbleitereinrichtung zu erhöhen.
-
Des weiteren umfasst das Verfahren zur Herstellung des SOI-Wafers gemäß der vorliegenden Ausführungsform den Schritt des Vorbereitens des Trägersubstrats 1, den Schritt des Bildens der Isolationsschicht 2 auf dem Trägersubstrat 1, den Schritt des Bildens des vorgegebenen Hohlraummusters 3 auf der einen der Hauptoberflächen des Trägersubstrats 1, auf der die Isolationsschicht 2 vorgesehen ist, sowie den Schritt des Bildens der aktiven Halbleiterschicht 5 auf der Isolationsschicht 2, um das Hohlraummuster 3 zu schließen. Die aktive Halbleiterschicht 5 wird nicht in dem äußeren Umfangsbereich des Trägersubstrats 1 gebildet, und das Verfahren umfasst des weiteren den Schritt des Ausbildens der Vielzahl der Überlagerungsmarkierungsmuster 4 zum Spezifizieren der Position des Hohlraummusters 3 in dem äußeren Umfangsbereich auf der einen der Hauptoberflächen des Trägersubstrats 1.
-
Auf diese Weise ist es möglich, den SOI-Wafer gemäß der vorliegenden Ausführungsform herzustellen. Darüber hinaus werden die Überlagerungsmarkierungsmuster 4 nicht auf einer Oberfläche (der anderen Hauptoberfläche) ausgebildet, die der einen der Hauptoberflächen des Trägersubstrats 1 gegenüber liegt, mit anderen Worten, der rückseitigen Oberfläche des SOI-Wafers, wie es im Stand der Technik der Fall ist, sondern sie werden auf der vorderen Oberfläche des SOI-Wafers ausgebildet. Daher kann das Herstellungsverfahren im Vergleich zum Stand der Technik vereinfacht werden, so dass es möglich ist, eine Reduzierung der Herstellungskosten zu erreichen.
-
Des weiteren ist das Verfahren zur Herstellung des SOI-Wafers gemäß der vorliegenden Ausführungsform dadurch gekennzeichnet, dass der Schritt des Ausbildens des vorgegebenen Hohlraummusters 3 auf der einen der Hauptoberflächen des Trägersubstrats 1, an der die Isolationsschicht 2 vorgesehen ist, und der Schritt des Ausbildens der Vielzahl der Überlagerungsmarkierungsmuster 4 zum Spezifizieren der Position des Hohlraummusters 3 in dem äußeren Umfangsbereich auf der einen der Hauptoberflächen des Trägersubstrats 1 zur gleichen Zeit unter Verwendung der gleichen Belichtungsmaske ausgeführt werden. Damit kann der Schritt des Belichtens zu einer Zeit ausgeführt werden. Folglich kann der Durchsatz erhöht werden und eine Verringerung der Herstellungskosten ist zu erwarten.
-
Zweite Ausführungsform
-
Verfahren zum Herstellen des SOI-Wafers
-
Da eine Struktur eines SOI-Wafers gemäß der vorliegenden Ausführungsform gleich derjenigen gemäß der ersten Ausführungsform ist, wird deren Beschreibung hier nicht noch einmal wiederholt. Darüber hinaus wird ein Belichtungsschritt in einem Verfahren zum Herstellen des SOI-Wafers gemäß der vorliegenden Ausführungsform unter Verwendung einer Belichtungseinrichtung mit reduzierter Projektion durchgeführt.
-
Die Belichtungseinrichtung mit reduzierter Projektion wird kurz beschrieben. Eine Belichtungsmaske wird auf einem Maskengestell angeordnet (das auch als Retikelgestell bezeichnet wird), und ein Bild des Musters, das durch die Belichtungsmaske hindurch läuft, wird mittels einer Projektionslinse auf ein Fünftel oder dergleichen verringert, und es wird auf einen Wafer projiziert, der auf einem Wafergestell angeordnet ist. Das Wafergestell wird bewegt, um eine Belichtung in einer vorgegebenen Position des Wafers durchzuführen.
-
Ein Verfahren zum Herstellen des SOI-Wafers gemäß der vorliegenden Ausführungsform wird unter Bezugnahme auf die Teile (a) bis (h) der 4 beschrieben. Der Schritt des Vorbereitens eines Trägersubstrats 1 (Teil (a) der 4), der Schritt des Bildens einer Isolationsschicht 2 (Teil (b) der 4), und der Schritt des Aufbringens eines Abdeckmittels (Resist) sind die gleichen wie diejenigen in der ersten Ausführungsform.
-
Als nächster Schritt wird eine Belichtungsmaske für Überlagerungsmarkierungsmuster 4, d. h. eine zweite Belichtungsmaske, auf dem Maskengestell angeordnet, eine Belichtung wird beispielsweise an den in Teil (a) der 1 gezeigten Positionen (drei Stellen) der Überlagerungsmarkierungsmuster 4 durchgeführt, und ein Abdeckmittel 6 wird dadurch an Licht ausgesetzt (Teil (c) der 4). Dann wird eine Belichtungsmaske für ein Hohlraummuster, d. h. eine erste Belichtungsmaske, auf dem Maskengestell angeordnet, und die Belichtung wird für jeden Abschnitt in einem Bauelemente bildenden Bereich 7 sequentiell durchgeführt, der beispielsweise in Teil (a) der 1 dargestellt ist (Teil (d) der 4). Danach wird das Abdeckmittel 6 entwickelt, um die dem Licht ausgesetzten Abdeckmittel 6a und 6b zu entfernen (Teil (e) der 4).
-
In der gleichen Art und Weise wie in der ersten Ausführungsform wird nachfolgend ein Ätzen durchgeführt, um die Überlagerungsmarkierungsmuster und das Hohlraumuster zu bilden (Teil (f) der 4). Um eine Positionsbeziehung zwischen den Überlagerungsmarkierungsmustern und dem Hohlraummuster, die auf diese Weise gebildet werden, zu spezifizieren, wird in diesem Fall eine Anordnung jedes Musters geprüft, und Informationen zum Spezifizieren der Positionsbeziehung werden somit in der gleichen Art und Weise wie in der ersten Ausführungsform in der Belichtungseinrichtung gespeichert. Da die nachfolgenden Schritte (Teile (g) und (h) der 4) die gleichen sind wie diejenigen der ersten Ausführungsform, wird deren Beschreibung hier nicht wiederholt.
-
Ergebnisse
-
In dem Verfahren zum Herstellen des SOI-Wafers gemäß der vorliegenden Ausführungsform umfasst der Schritt des Ausbildens des vorgegebenen Hohlraummusters 3 auf einer der Hauptoberflächen des Trägersubstrats 1, auf der die Isolationsschicht 2 vorgesehen ist, den Schritt des Belichtens des Hohlraummusters 3 unter Verwendung der ersten Belichtungsmaske, und der Schritt des Ausbildens der Vielzahl der Überlagerungsmarkierungsmuster 4 zum Spezifizieren der Position der Hohlraummuster 3 in dem äußeren Umfangsbereich auf der einen der Hauptoberflächen des Trägersubstrats 1 umfasst den Schritt des Belichtens der Überlagerungsmarkierungsmuster 4 unter Verwendung der zweiten Belichtungsmaske. Mit anderen Worten werden die Belichtungsmaske für das Hohlraummuster (die erste Belichtungsmaske) und die Belichtungsmaske für die Überlagerungsmarkierungsmuster (die zweite Belichtungsmaske) als Belichtungsmasken bereitgestellt, die sich voneinander unterscheiden.
-
Zusätzlich zu den bei der ersten Ausführungsform beschriebenen Ergebnissen kann demgemäß die Belichtungseinrichtung mit reduzierter Projektion verwendet werden. Damit kann eine Vielzahl von Chips zur gleichen Zeit hergestellt werden. Folglich kann die Herstellungseffizienz erhöht werden. Darüber hinaus kann die Belichtungsmaske für die Belichtungseinrichtung mit reduzierter Projektion im Vergleich zu der Belichtungsmaske für die Belichtungseinrichtung mit gleich-vielfacher Projektion relativ kostengünstig hergestellt werden, und die Belichtungsmaske für die Überlagerungsmarkierungsmuster kann im allgemeinen auch auf verschiedene Produkte angewendet werden. Daher ist es möglich, im Ergebnis eine Verringerung der Herstellungskosten zu erzielen. Durch die Verwendung der Belichtungseinrichtung mit reduzierter Projektion können darüber hinaus Konstruktionsregeln für eine Mikrobearbeitung angewendet werden, und eine Anwendung auf einen Wafer mit einem großen Durchmesser von 20,32 cm (8 inch) oder mehr kann ebenfalls durchgeführt werden.
-
Dritte Ausführungsform
-
Da eine Struktur eines SOI-Wafers gemäß der vorliegenden Ausführungsform die gleiche ist wie diejenige gemäß der zweiten Ausführungsform, wird deren Beschreibung hier nicht wiederholt. In der vorliegenden Ausführungsform werden Belichtungsmasken für Überlagerungsmarkierungsmuster 4 und ein Hohlraummuster 3 in Bezug zu einem vorgefertigten Referenzwafer angeordnet. 5 umfasst eine Draufsicht und eine Schnittansicht, die den Referenzwafer zeigen. Wie es in 5 dargestellt ist, wird der Referenzwafer erhalten, indem die aktive Halbleiterschicht 5 von dem SOI-Wafer der 1 entfernt wird. Mit anderen Worten werden die Überlagerungsmarkierungsmuster 4 und das Hohlraummuster 3, die die gleichen sind, wie diejenigen in einem Produkt eines SOI-Wafers, auf dem Referenzwafer ausgebildet, und diese Muster werden an einer vorderen Oberfläche exponiert.
-
6 ist ein Flussdiagramm, das ein Verfahren zum Herstellen des SOI-Wafers gemäß der vorliegenden Ausführungsform zeigt. In dem letzten Schritt der 6 wird eine Belichtung des hergestellten SOI-Wafers durchgeführt. Obwohl die gleiche Belichtungseinrichtung mit reduzierter Projektion wie in der zweiten Ausführungsform auch in der vorliegenden Ausführungsform verwendet wird, ist diese nicht begrenzt, sondern eine herkömmliche Belichtungseinrichtung kann angewendet werden. Die Belichtungseinrichtungen, die die Belichtungseinrichtung mit reduzierter Projektion umfassen, werden im Folgenden einfach als Belichtungseinrichtungen bezeichnet.
-
Als erstes wird der Referenzwafer auf dem Wafergestell der Belichtungseinrichtung angeordnet, und ein Detektor der Belichtungseinrichtung ermittelt die Positionen der Überlagerungsmarkierungsmuster 4 und des Hohlraummusters 3 auf dem Referenzwafer. Informationen über die so ermittelten Positionen werden in der Belichtungseinrichtung gespeichert, und der Referenzwafer wird dann aus der Belichtungseinrichtung herausgenommen.
-
Als nächstes wird das Trägersubstrat 1, auf dem die Isolationsschicht 2 ausgebildet ist, auf dem Wafergestell angeordnet, und darüber hinaus wird eine Belichtungsmaske für die Überlagerungsmarkierungsmuster 4, d. h. die zweite Belichtungsmaske, auf dem Maskengestell vorgesehen, um in der Folge einer Aufbringung eines Abdeckmittels eine Belichtung auszuführen. In diesem Fall werden Belichtungspositionen der Überlagerungsmarkierungsmuster 4 in Übereinstimmung mit den Positionsinformationen ermittelt, die in der Belichtungseinrichtung vorgespeichert sind.
-
Als nächstes wird die Belichtungsmaske für das Hohlraummuster 3, d. h. die erste Belichtungsmaske, auf dem Maskengestell angeordnet, und eine Belichtungsposition wird ermittelt, um eine Belichtung in Bezug zu den Positionsinformationen auf dem Referenzwafer auszuführen, die in der gleichen Art und Weise in der Belichtungseinrichtung gespeichert sind, wie in dem Fall der Belichtung der Überlagerungsmarkierungsmuster 4. Da die nachfolgenden Schritte die gleichen sind wie diejenigen in der zweiten Ausführungsform, wird deren Beschreibung hier nicht wiederholt.
-
In einem Fall, in dem genauere Positionsinformationen für jedes auf dem Referenzwafer gebildete Muster verfügbar sind, werden die Positionsinformationen mit den Positionsinformationen für jedes Muster des Referenzwafers verglichen, die von der Belichtungseinrichtung ermittelt werden, so dass eine leichte Verschiebung der individuellen Belichtungseinrichtung korrigiert wird, um eine Ausführung des Belichtungsschritts zu ermöglichen, was zu bevorzugen ist.
-
Wenn die Belichtung an dem SOI-Wafer ausgeführt werden soll, werden die an der vorderen Oberfläche des Wafers freiliegenden Überlagerungsmarkierungsmuster 4 ermittelt und es wird Bezug genommen auf die Positionsinformationen des Referenzwafers, die in der Belichtungseinrichtung gespeichert sind, um die Belichtungsmaske in Bezug auf das Hohlraummuster 3 auszurichten, das von der vorderen Oberfläche nicht gesehen werden kann. In dem vorliegenden Schritt wird außerdem die leichte Verschiebung der Belichtungseinrichtung korrigiert. Folglich ist es möglich, die Präzision der Ausrichtung weiter zu steigern.
-
Ergebnisse
-
In dem Verfahren zur Herstellung des SOI-Wafers gemäß der vorliegenden Ausführungsform werden der Schritt des Belichtens des Hohlraummusters 3 durch Verwendung der ersten Belichtungsmaske und der Schritt des Belichtens der Überlagerungsmarkierungsmuster 4 durch Verwendung der zweiten Belichtungsmaske in Bezug auf den gleichen Referenzwafer durchgeführt.
-
Zusätzlich zu den in der zweiten Ausführungsform beschriebenen Ergebnissen ist es somit möglich, die Belichtungspositionen der Belichtungsmaske für die Überlagerungsmarkierungsmuster 4 und der Belichtungsmaske für das Hohlraummuster 3 mit größerer Präzision zu bestimmen, indem die leichte Verschiebung der einzelnen Belichtungseinrichtungen korrigiert wird, wenn genaue Positionsinformationen über die auf dem Referenzwafer angeordneten Muster verfügbar sind.
-
Vierte Ausführungsform
-
7 ist eine Teilschnittansicht, die eine Struktur eines Abschnitts darstellt, der ein Merkmal eines SOI-Wafers gemäß der vorliegenden Ausführungsform sein soll, wobei ein äußerer Umfangsbereich vorhanden ist. Die vorliegende Ausführungsform unterscheidet sich von der ersten Ausführungsform (1) darin, dass ein innerer Bereich jedes Überlagerungsmarkierungsmusters mit einem Siliziumoxidfilm gefüllt ist, wobei ein Siliziumoxidfilm auch in einem Hohlraummuster gebildet ist. Anders als im Vorhergehenden wird die gleiche Struktur wie diejenige der 1 verwendet, und die Position des Hohlraummusters wird durch die Überlagerungsmarkierungsmuster in der gleichen Art und Weise wie in der ersten Ausführungsform spezifiziert.
-
Ein Verfahren zum Herstellen des SOI-Wafers gemäß der vorliegenden Ausführungsform wird unter Bezugnahme auf die Teile (a) bis (h) der 8 beschrieben. In der vorliegenden Ausführungsform sind die Schritte bis zu demjenigen des Teils (d) der 8, insbesondere der Schritt des Bereitstellens eines Trägersubstrats 1 (Teil (a) der 8), der Schritt des Bildens einer Isolationsschicht 2 auf dem Trägersubstrat 1 (Teil (b) der 8), der Schritt des Belichtens und Entwickelns der Überlagerungsmarkierungsmuster 4 und eines Hohlraummusters 3 (Teil (c) der 8), sowie der Schritt des Ausführens eines Ätzens über ein Abdeckmittel für ein Ausbilden der Überlagerungsmarkierungsmuster 4 und des Hohlraummusters 3 (Teil (d) der 8), die gleichen wie diejenigen in der ersten Ausführungsform. Nach diesen Schritten wird die Isolationsschicht 2 beispielsweise durch Nassätzen vollständig entfernt (Teil (e) der 8). In dem nächsten Schritt wird ein Siliziumoxidfilm, der als Isolationsschicht 2 dient, durch ein thermisches Oxidationsverfahren oder ein CVD-Verfahren wieder auf dem Trägersubstrat 1 ausgebildet (Teil (f) der 8). Zu dieser Zeit wird die Bildung ausgeführt, bis tiefe Einschnitte der Überlagerungsmarkierungsmuster 4 mit dem Siliziumoxidfilm gefüllt sind. Wenn es kein Problem in Bezug auf die Charakteristika des SOI-Wafers gibt, kann der tiefe Einschnitt des Hohlraummusters 3 mit dem Siliziumoxidfilm gefüllt werden. Da die nachfolgenden Schritte (Teile (g) und (h) der 8) die gleichen sind wie diejenigen in der ersten Ausführungsform, wird deren Beschreibung hier nicht wiederholt.
-
Ergebnisse
-
Die in dem SOI-Wafer gemäß der vorliegenden Ausführungsform vorgesehene Isolationsschicht 2 ist dadurch gekennzeichnet, dass sie auch in dem Hohlraummuster 3 und den Überlagerungsmarkierungsmustern 4 ausgebildet ist. Zusätzlich zu den bei der ersten Ausführungsform beschriebenen Effekten wird demgemäß der innere Teil jedes der Überlagerungsmarkierungsmuster 4 mit der Isolationsschicht 2, d. h. dem Siliziumoxidfilm, gefüllt. Aufgrund des Eintritts des Abdeckmittels in die Überlagerungsmarkierungsmuster 4 oder der Bildung eines Ätzrückstands in einem Stufenbereich jedes der Überlagerungsmarkierungsmuster 4 ist es möglich, im Ergebnis zu erwarten, dass verhindert wird, dass die Überlagerungsmarkierungsmuster als eine Quelle zur Bildung einer Fremdsubstanz dienen.
-
Die vorliegende Erfindung ermöglicht eine freie Kombination der betreffenden Ausführungsformen oder einen geeigneten Wechsel oder ein Weglassen der betreffenden Ausführungsformen, ohne vom Umfang der vorliegenden Erfindung abzuweichen.
