DE19710731B4 - Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung - Google Patents
Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung Download PDFInfo
- Publication number
- DE19710731B4 DE19710731B4 DE1997110731 DE19710731A DE19710731B4 DE 19710731 B4 DE19710731 B4 DE 19710731B4 DE 1997110731 DE1997110731 DE 1997110731 DE 19710731 A DE19710731 A DE 19710731A DE 19710731 B4 DE19710731 B4 DE 19710731B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- doped
- tub
- foreign
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 229920005591 polysilicon Polymers 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 230000000694 effects Effects 0.000 claims description 27
- 150000002500 ions Chemical class 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 17
- 238000007669 thermal treatment Methods 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 11
- -1 ion ions Chemical class 0.000 claims description 7
- 150000004767 nitrides Chemical group 0.000 claims description 4
- 239000000463 material Substances 0.000 claims 4
- 239000012212 insulator Substances 0.000 claims 1
- 239000002019 doping agent Substances 0.000 description 22
- 238000002347 injection Methods 0.000 description 18
- 239000007924 injection Substances 0.000 description 18
- 230000002401 inhibitory effect Effects 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000000637 aluminium metallisation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Leistungshalbleiterbauteil,
das aufweist:
ein Halbleitersubstrat (12), das hoch p-dotiert ist;
eine Pufferschicht (13), die auf dem Halbleitersubstrat (12) ausgebildet und hoch n-dotiert ist;
eine Halbleiterschicht (14), die mittels epitaktischem Wachstum auf der Pufferschicht (13) ausgebildet und schwach n-dotiert ist;
einen Wannenbereich (19), der in der Halbleiterschicht (14) ausgebildet und schwach p-dotiert ist;
eine Gate-Polysiliciumschicht (16), die auf der Halbleiterschicht (14) ausgebildet ist, wobei zwischen der Gate-Polysiliciumschicht (16) und der Halbleiterschicht (14) eine Gate-Oxidschicht (15) liegt und wobei die Schicht (16) einen Teil des Wannenbereichs (19), aber nicht alles davon, abdeckt;
zwei Source-Bereiche (25), die im Wannenbereich (19) ausgebildet, voneinander beabstandet und hoch n-dotiert sind, wobei die Bereiche (25) elektrisch miteinander verbunden sind, indem darauf eine Metallelektrode (29) ausgebildet ist;
einen ohmschen Kontaktbereich (27), der im Wannenbereich (19) ausgebildet und hoch p-dotiert ist; und
einen diffundierten Bereich (24), der im Wannenbereich (19) und...
ein Halbleitersubstrat (12), das hoch p-dotiert ist;
eine Pufferschicht (13), die auf dem Halbleitersubstrat (12) ausgebildet und hoch n-dotiert ist;
eine Halbleiterschicht (14), die mittels epitaktischem Wachstum auf der Pufferschicht (13) ausgebildet und schwach n-dotiert ist;
einen Wannenbereich (19), der in der Halbleiterschicht (14) ausgebildet und schwach p-dotiert ist;
eine Gate-Polysiliciumschicht (16), die auf der Halbleiterschicht (14) ausgebildet ist, wobei zwischen der Gate-Polysiliciumschicht (16) und der Halbleiterschicht (14) eine Gate-Oxidschicht (15) liegt und wobei die Schicht (16) einen Teil des Wannenbereichs (19), aber nicht alles davon, abdeckt;
zwei Source-Bereiche (25), die im Wannenbereich (19) ausgebildet, voneinander beabstandet und hoch n-dotiert sind, wobei die Bereiche (25) elektrisch miteinander verbunden sind, indem darauf eine Metallelektrode (29) ausgebildet ist;
einen ohmschen Kontaktbereich (27), der im Wannenbereich (19) ausgebildet und hoch p-dotiert ist; und
einen diffundierten Bereich (24), der im Wannenbereich (19) und...
Description
- Die Erfindung betrifft ein Leistungshalbleiterbauteil, insbesondere ein Leistungshalbleiterbauteil, bei dem ein Durchschalteffekt ("latch-up"-Effekt) gehemmt werden kann, und ein Verfahren um dieses herzustellen.
- Wie nach dem Stand der Technik gut bekannt ist, wirkt bei einem Gate-gesteuerten Transistor unter den Leistungshalbleiterbauteilen, insbesondere bei einem Gategesteuerten Transistor mit einem n-Kanal, ein Durchschalteffekt als ein Hauptfaktor, der den Betriebsstrom begrenzt. Ein solcher Transistor wird z.B. im Artikel "Lateral resurfed COMFET" in ELECTRONICS LETTER, Vol. 20, Nr. 12 vom 7.6.84 auf Seite 519 beschrieben.
- Falls bei einem solchen Gate-gesteuerten Transistor mit einem Thyristoraufbau ein Löcherstrom, der längs eines Weges unter dem im oberen Teil der p–-Wanne ausgebildeten n+-Source-Bereich fließt, vergrößert wird, wird eine Spannungsdifferenz zwischen der p–-Wanne und dem Source-Bereich hervorgerufen. Dies tritt aufgrund des Widerstandes der p–-Wanne auf. Wenn die Spannungsdifferenz über einen bestimmten Wert ansteigt, wird beim Gate-gesteuerten Transistor ein parasitärer npnp-Thyristor wirksam.
- Falls beim Gate-gesteuerten Transistor ein solcher parasitärer npnp-Thyristor wirksam wird, bewirkt der Transistor, daß einem pnp-Transistor ein Stromsignal zugeführt wird. Zu diesem Zeitpunkt wird der pnp-Transistor nicht ausgeschaltet, selbst wenn die Gate-Spannung an den Gate-gesteuerten Transistor abgeschaltet wird. Im Gegenteil, der durch den pnp-Transistor fließende Strom wird weiter erhöht. Durch einen solchen Betrieb steigt die Temperatur des Gate-gesteuerten Transistors an und daher wird sein Normalbetrieb unterbrochen. Die oben beschriebenen, aufeinanderfolgenden Vorgänge werden kurz als Durchschalteffekt ("latch-up"-Effekt) bezeichnet.
- Um das obige, durch den Durchschalteffekt verursachte Problem zu vermeiden, sollte der durch den Transistor fließende Betriebsstrom erhöht werden. D. h., um den Betriebsstrom des Transistors zu erhöhen, sollte der Widerstand der p–-Wanne unter dem n+-Source-Bereich soweit wie möglich verkleinert werden. Folglich kann eine Spannungsdifferenz dazwischen wesentlich verringert werden.
-
7 zeigt einen Isolierschicht-Bipolartransistor (Insulated-Gate Bipolar Transistor – IGBT) nach dem Stand der Technik, der als ein Leistungshalbleiterbauteil in der Technik am häufigsten verwendet wurde, um den Widerstand einer p+-Wanne zu vermindern, die durch Ionenimplantation in einer p–-Wanne ausgebildet ist. - Wie aus
7 ersichtlich ist, ist auf einer p+-Halbleiterschicht12 , auf der eine als Emitterelektrode wirkende Anodenelektrode (nicht dargestellt) ausgebildet ist, eine hochdotierte n+-Pufferschicht13 ausgebildet und auf der Pufferschicht13 ist mittels epitaktischem Wachstum eine n–-Halbleiterschicht14 ausgebildet. Ebenso ist eine Gate-Polysiliciumschicht16 auf der Halbleiterschicht14 ausgebildet, wobei eine Gate-Oxidschicht15 dazwischen eingefügt ist, und ein als Basis- oder Kollektorbereich wirkender p–-Wannenbereich19 ist mittels Ionenimplantation und thermischer Behandlung auf der Halbleiterschicht14 , zwischen den Gate-Polysiliciumschichten16 , ausgebildet. Um das Auftreten des Durchschalteffekts zu unterdrücken, wird durch Ionenimplantation und thermische Behandlung eine p+-Wanne30 ausgebildet, die durch die Mitte des p–-Wannenbereichs19 hindurch zu einem Teil der Halbleiterschicht14 verläuft. Unter Verwendung einer Source-bildenden Maske wird mittels Ioneninjektion als nächstes ein n+-Source-Bereich25 auf dem p–-Wannenbereich19 und auf der p+-Wanne30 ausgebildet. Als eine Kathodenelektrode wird auf einem Teil des n+-Source-Bereichs25 und der p+-Wanne30 eine Metallelektrode29 ausgebildet. Das Bezugszeichen28 kennzeichnet eine PSG-Schicht28 (Phosphorsilikatglas-Schicht) zum elektrischen Isolieren der Metallelektrode29 gegen die Gate-Polysiliciumschicht16 . - Beim IGBT nach dem Stand der Technik mit dem oben beschriebenen Aufbau kann die Stärke des Löcherstroms, der entlang eines Weges unter dem Source-Bereich
25 fließt, durch die p+-Wanne30 gesteuert werden, die durch die p–-Wanne19 hindurchlaufend ausgebildet ist. Da durch die p+-Wanne30 der Widerstand der p–-Wanne19 klein ist, kann eine Spannungsdifferenz zwischen dem Source-Bereich25 und sowohl der Wanne19 als auch der Wanne30 verringert werden. Folglich kann das Auftreten des Durchschalteffekts beim IGBT nach dem Stand der Technik durch die hochdotierte p+-Wanne, die durch die p–-Wanne19 hindurchlaufend ausgebildet ist, unterdrückt werden. - Da Fenster mit einer Breite von mehr als ungefähr 2-3 μm zwangsläufig auf einem Halbleitersubstrat bei jeder Zelle ausgebildet werden müssen, um einen hoch dotierten p+-Wannenbereich auszubilden, der durch eine leicht dotierte p–-Wanne verläuft, entstehen bei einem herkömmlichen Verfahren zur Herstellung des oben beschriebenen IGBT jedoch dadurch Probleme, daß die Größe eines Chips noch größer wird und daß zwangsläufig Masken zum Ausbilden der Fenster hergestellt werden müssen. Da außerdem zusätzliche Prozesse erforderlich sind, um solche Fenster-ausbildenden Masken herzustellen, besteht darin ein Problem, daß ein Herstellungsverfahren kompliziert ist.
- Die
US 5 190 885 offenbart ein Leistungshalbleiterbauteil (IGBT) und ein Verfahren zu dessen Herstellung. Beim Bauteil ist in einem p–-Wannenbereich ein p+-diffundierter Bereich ausgebildet, auf dem wiederum eine Al-Metallisierung als Elektrode aufgetragen ist. Als Kontaktbereich zu den hochdotierten n+-Sourcebereichen, die teilweise unter den Isolierschicht-Gates liegen, dient ein ohmscher, n-diffundierter Kontaktbereich. - Es ist Aufgabe der Erfindung, ein Leistungshalbleiterbauteil und ein Verfahren zu dessen Herstellung vorzusehen, durch die der Durchschalteffekt effektiv unterdrückt und die Größe des Chips reduziert werden kann.
- Die vorstehende Aufgabe wird durch die im Anspruch 1, 2 bzw. 4 angegebenen Merkmale gelöst.
- Eine vorteilhafte Ausgestaltung der Erfindung ist im Unteranspruch 3 angegeben.
- Dabei wird ein Leistungshalbleiterbauteil und ein Verfahren zu dessen Herstellung vorgesehen, bei denen der Durchschalteffekt ohne die Verwendung einer p+-Wanne effektiv unterdrückt werden kann. Dabei wird ebenfalls die Anzahl der Herstellungsschritte reduziert.
- Die Erfindung wird nachstehend anhand der Figuren näher erläutert. Es zeigen:
-
1 eine Querschnittsansicht, die den Aufbau eines Leistungshalbleiterbauteils der Erfindung darstellt; -
2A bis2I Querschnittsansichten, die die Verfahrensschritte zum Herstellen des Leistungshalbleiterbauteils gemäß einem ersten Ausführungsbeispiel der Erfindung darstellen; -
3A eine Querschnittsansicht, die einen Teil des Aufbaus des Halbleiterbauteils von1 darstellt; -
3B ein Kurvendiagramm, das die horizontal verlaufende Dotierstoffkonzentration von fremdatominjizierten Bereichen darstellt, die an der Oberfläche eines Halbleitersubstrats ausgebildet sind; -
4A eine weitere Querschnittsansicht, die einen Teil des Aufbaus des Leistungshalbleiterbauteils von1 darstellt; -
4B ein Kurvendiagramm, das die vertikal verlaufende Dotierstoffkonzentration der fremdatominjizierten Bereiche darstellt, die von einem Source-Bereich bis zu einer Epitaxieschicht ausgebildet sind; -
5A eine weitere Querschnittsansicht, die einen Teil des Aufbaus des Leistungshalbleiterbauteils von1 darstellt; -
5B ein Kurvendiagramm, das die vertikal verlaufende Dotierstoffkonzentration der fremdatominjizierten Bereiche darstellt, die von einem Kathodenkontaktbereich bis zur Epitaxieschicht ausgebildet sind; -
6A bis6H Querschnittsansichten, die die Verfahrensschritte zum Herstellen des Leistungshalbleiterbauteils gemäß einem zweiten Ausführungsbeispiel der Erfindung darstellen; und -
7 eine Querschnittsansicht, die den Aufbau eines Leistungshalbleiterbauteils nach dem Stand der Technik darstellt. - Wie dies in
1 dargestellt ist, weist ein neues Leistungshalbleiterbauteil gemäß der Erfindung n+-Source-Bereiche25 , die mit Fremdatomen hoch dotiert sind, einen ohmschen p+-Kathodenkontaktbereich27 , der mit Fremdatomen hoch dotiert und zwischen den Source-Bereichen sowie in einer mit Fremdatomen schwach dotierten p–-Wanne19 ausgebildet ist, und einen p-Typ diffundierten Bereich24 auf, der teilweise zwischen dem ohmschen Kathodenkontaktbereich27 und dem unteren Teil der Wanne19 ausgebildet ist, um einen Durchschalteffekt zu kontrollieren, und der die gesamten unteren Teile der Source-Bereiche25 bedeckt. Beim Bauteil ist der diffundierte Bereich24 mit Fremdatomen höher dotiert als die Wanne19 und schwächer als der ohmsche Kathodenkontaktbereich27 . Weil die p–-Wanne19 mit Fremdatomen schwach dotiert ist und der in der p–-Wanne19 ausgebildete, diffundierte Bereich24 hoch dotiert ist, kann gemäß dem Bauteil der Erfindung ohne die Verwendung einer Ionenimplantation zum Ausbilden einer hochdotierten p+-Wanne in einem Halbleitersubstrat ein Auftreten des Durchschalteffekts im Bauteil effektiv unterdrückt werden. - Erstes Beispiel
- Die
2A bis2I zeigen die Verfahrensschritte zum Herstellen des Leistungshalbleiterbauteils von1 . Bauteilelemente, die ähnliche Funktionen wie diejenigen des Leistungshalbleiterbauteils (in1 dargestellt) aufweisen, werden mit den selben Bezugszeichen angezeigt. - In
2A ist dargestellt, wie mittels epitaktischem Wachstum auf einem p+-Halbleitersubstrat12 eine dünne n+-Pufferschicht13 ausgebildet ist, die mit Phosphorionen als Dotierstoff dotiert ist. Mittels epitaktischem Wachstum ist auf der n+-Pufferschicht13 eine n–-Halbleiterschicht14 ausgebildet, die mit Phosphorionen schwach dotiert ist und als ein Drift-Bereich wirkt. - Ebenfalls werden nacheinander eine Oxidschicht, eine Polysiliciumschicht und eine Photolackschicht auf der n–-Halbleiterschicht
14 ausgebildet und die Photolackschicht wird durch einen gut bekannten Belichtungsprozesses unter Verwendung einer musterausbildenden Maske strukturiert, um einen Wannenbereich abzugrenzen. Dann wird unter Verwendung der strukturierten Photolackschicht als eine Gateausbildende Maske ein Ätzprozeß ausgeführt, um zuerst die Polysiliciumschicht und dann die Oxidschicht zu entfernen. Wie dies in2B dargestellt ist, werden folglich eine Gate-Polysiliciumschicht16 und eine Gate-Oxidschicht15 auf der Halbleiterschicht14 ausgebildet. - Die Gate-Polysiliciumschicht
16 muß eine solche Leitfähigkeit aufweisen, daß sie als eine Gate-Elektrode des Bauteils wirkt. Sie kann durch eine in der Technik gut bekannte "in situ"-Technik oder durch Abscheidung einer undotierten Polysiliciumschicht und anschließende Injektion von Fremdatomen in die undotierte Polysiliciumschicht ausgebildet werden. - Wie dies in
2C dargestellt ist, wird nach dem Entfernen der Photolackstruktur17 unter Verwendung der Gate-Polysiliciumschicht16 als eine Wannen-ausbildende Maske eine Ioneninjektion in die Halbleiterschicht14 ausgeführt, um eine p–-fremdatominjizierte Schicht18 auszubilden. Und ein thermischer Diffusionsprozeß wird ausgeführt, um durch Ionendiffusion der p–fremdatominjizierten Schicht18 in die Halbleiterschicht14 eine p–-Wanne19 auszubilden, wie dies in2D dargestellt ist. Die p–-Wanne19 wirkt als ein Basis- oder Kollektor-Bereich des Leistungshalbleiterbauteils. - In
2E ist dargestellt, wie wiederum unter Verwendung der Gate-Polysiliciumschicht16 als eine Maske ebenfalls eine Ioneninjektion in die Wanne19 ausgeführt wird, um eine fremdatominjizierte Schicht20 zum Hemmen des Durchschalteffekts auszubilden. Folglich wird die p-Typfremdatominjizierte Schicht20 in einer bestimmten Tiefe der p–-Wanne19 ausgebildet. - Als nächstes wird auf der offenliegenden Oberfläche der Halbleiterschicht
14 , d. h., auf der p–-Wanne19 , eine strukturierte Maske21 ausgebildet, wie in2F dargestellt. Nach der Ausbildung der strukturierten Maske wird eine Ioneninjektion in die p–-Wanne19 ausgeführt, wobei die strukturierte Maske als eine Kontakt-ausbildende Maske verwendet wird, um eine fremdatominjizierte Schicht22 für ohmsche Kontakte auszubilden. Beim Ausführungsbeispiel wird die strukturierte Maske21 durch den Schritt des Abscheidens einer Nitridschicht auf der Halbleiterschicht14 und den Schritt des selektiven Ätzens der Nitridschicht ausgebildet. Ebenfalls werden in der p–-Wanne19 die Schicht20 , die den Durchschalteffekt hemmt, und die Kontakt-ausbildende, fremdatominjizierte Schicht22 erzeugt. Die Schicht20 liegt tiefer in der p–-Wanne19 als die Schicht22 . Auch die Schicht20 ist mit p-Typ-Fremdatomen schwach dotiert und die Schicht22 ist mit n-Typ-Fremdatomen hoch dotiert. - Nach dem Entfernen der strukturierten Nitridschicht
21 wird eine thermische Behandlung durchgeführt, um durch Ionendiffusion der fremdatominjizierten Schichten22 und20 in die p–-Wanne19 einen n+-Source-Bereich25 und einen Bereich24 zum Hemmen des Durchschalteffekts auszubilden, wie dies in2G dargestellt ist. - Andererseits bedeckt durch entsprechendes Steuern der Temperatur und der Zeit für die thermische Behandlung der Bereich
24 zum Hemmen des Durchschalteffekts den unteren Teil des n+-Source-Bereichs25 in der Wanne19 , aber erstreckt sich nicht über den seitlichen Teil des n+-Source-Bereichs25 hinaus bis zum Kanal unter der Unterseite der Gate-Oxidschicht15 . Weil der diffundierte Bereich24 mit Fremdatomen höher dotiert ist als die p–-Wanne19 , kann der Durchschalteffekt gesteuert werden. - Im einzelnen ist der Widerstand unter dem n+-Source-Bereich 25 klein, weil der diffundierte Bereich
24 zum Hemmen des Durchschalteffekts unter dem n+-Source-Bereich25 ausgebildet ist. Folglich wird eine Spannungsdifferenz zwischen dem diffundierten Bereich24 und dem n+-Source-Bereich25 verringert, um das wirksam werden eines parasitären npnp-Thyristors zu verhindern. - Zusätzlich wird mittels einer Ioneninjektion unter Verwendung der Gate-Polysiliciumschicht
16 als eine Maske ein fremdatominjizierter p–-Bereich26 zwischen den Source-Bereichen25 und an der Oberfläche des diffundierten Bereichs24 ausgebildet, wie dies in2H dargestellt ist, und dann wird eine thermische Behandlung durchgeführt, um durch Ionendiffusion des Bereichs26 in den diffundierten Bereich einen ohmschen Kathodenkontaktbereich27 auszubilden. - Wie oben beschrieben, kann durch die Ioneninjektion unter Verwendung der Gate-Polysiliciumschicht
16 als eine Maske zum Ausbilden eines ohmschen Kathodenkontaktes der Kontaktbereich27 auf dem n+-Source-Bereich24 ausgebildet werden. Dies folgt daraus, daß die n+- Fremdatomkonzentration des Source-Bereichs26 im Vergleich zur Konzentration des ohmschen p+-Kathodenkontaktbereichs27 höher ist. - Beim Ausführungsbeispiel wird der ohmsche Kathodenkontaktbereich
27 zusätzlich zur Ioneninjektion durch die thermische Behandlung ausgebildet. Der ohmsche Kathodenkontaktbereich27 kann jedoch durch das folgende PSG-Abscheideverfahren ausgebildet werden, ohne die Verwendung der thermischen Behandlung nach der Ioneninjektion. - Wenn auf dem Halbleitersubstrat eine PSG-Schicht
28 abgeschieden und strukturiert wird, wird ein Kontaktloch ausgebildet, das einen Teil der Oberfläche des Source-Bereichs25 sowie die gesamte Oberfläche des ohmschen Kathodenkontaktbereichs27 unbedeckt (freiliegend) läßt. Ebenfalls wird auf der PSG-Schicht28 durch Auffüllen des Kontaktlochs eine Metallelektrode29 ausgebildet, wie dies in2I dargestellt ist. Die PSG-Schicht28 wird vorgesehen, um die Gate-Polysiliciumschichten16 gegen die Metallelektrode29 elektrisch zu isolieren. -
3A ist eine Querschnittsansicht längs des Kanals beim Leistungshalbleiterbauteil der1 und2I .3B ist ein Kurvendiagramm, das die Dotierstoffkonzentrationsverteilung von der Oberfläche des Halbleitersubstrats in horizontale Richtung bis zu den Fremdatominjizierten Bereichen darstellt. - Wie dies anhand
3B ersichtlich ist, ist im Bauteil die Dotierstoffkonzentration des p-Typs an der Oberfläche des Kanals nicht erhöht. Dies liegt daran, daß der diffundierte Bereich24 zum Hemmen des Durchschalteffekts nicht entlang der Grenzfläche des Source-Bereichs25 bis zum Kanal ausgebildet ist. Hier wird die Dotierstoffkonzentration im Kontaktbereich27 auf einen Wert von mehr als 1·1019 cm–3 eingestellt, die Dotierstoffkonzentration im Source-Bereich25 wird auf einen Wert von ungefähr 1·1020 cm–3 eingestellt, die Dotierstoffkonzentration im Kanalteil des Basis-Bereichs19 wird auf einen Wert von weniger als ungefähr 1·1017 cm–3 eingestellt und die Dotierstoffkonzentration im Drift-Bereich14 wird auf einen Wert von ungefähr 1·1014 cm–3 eingestellt. -
4A ist eine Querschnittsansicht, die im Leistungshalbleiterbauteil von der Oberfläche des Source-Bereichs vertikal verlaufend angefertigt wurde, und4B ist ein Kurvendiagramm, das die Dotierstoffkonzentrationsverteilung der fremdatominjizierten Bereiche darstellt und das in vertikale Richtung vom Source-Bereich bis zu einer epitaktischen Schicht aufgenommen ist. - Wie dies aus
4B ersichtlich ist, kann der durch den diffundierten Bereich24 unter dem Source-Bereich25 fließende Löcherstrom verringert werden. Dies folgt daraus, daß der diffundierte Bereich24 höher mit Fremdatomen dotiert ist als die p–-Wanne19 . Hier wird die Dotierstoffkonzentration im Source-Bereich25 auf einen Wert von ungefähr 1·1020 cm–3 eingestellt, die Dotierstoffkonzentration im Durchschalteffekt hemmenden Bereich24 wird auf einen Wert von ungefähr 1·1018 cm–3 eingestellt und die Dotierstoffkonzentration im Teil des Basis-Bereichs19 , der sich unter dem Bereich24 zum Hemmen des Durchschalteffekts erstreckt, wird auf einen Wert von weniger als ungefähr 1·1017 cm–3 eingestellt. -
5A ist eine vertikal längs der Oberfläche des ohmschen Kathodenkontaktbereichs27 des Leistungshalbleiterbauteils verlaufende Querschnittsansicht und5B ist ein Kurvendiagramm, das eine Dotierstoffkonzentrationsverteilung der fremdatominjizierten Bereiche darstellt und das in vertikale Richtung vom Kathodenkontaktbereich bis zur Epitaxieschicht aufgenommen ist. Hier wird die Dotierstoffkonzentration im Kontaktbereich27 auf einen Wert von mehr als 1·101 cm–3 eingestellt, die Dotierstoffkonzentration im Bereich24 zum Hemmen des Durchschalteffekts wird auf einen Wert von ungefähr 1·1018 cm–3 eingestellt und die Dotierstoffkonzentration im Teil des Basis-Bereichs19 , der sich unter dem Bereich24 zum Hemmen des Durchschalteffekts erstreckt, auf einen Wert von weniger als ungefähr 1·1017 cm–3 eingestellt. - Beim gemäß dem oben beschriebenen Verfahren der Erfindung hergestellten Leistungshalbleiterbauteil kann, wie oben beschrieben, der Kontaktkennwert zur Metallelektrode
29 effektiv verbessert werden, weil der ohmsche Kathodenkontaktbereich höher dotiert ist als der diffundierte Bereich zum Hemmen des Durchschalteffekts. Ebenfalls kann die Zunahme eines Löcherstroms, der entlang eines Weges unter den Source-Bereichen fließt, gehemmt werden, weil der diffundierte Bereich, der unterhalb des Source-Bereichs ausgebildet ist, höher dotiert ist als die Wanne aber schwächer als der ohmsche Kathodenkontaktbereich. - Weil es im Vergleich zum Stand der Technik (
7 ) nicht notwendig ist, eine p+-Wanne herzustellen, die mit einer relativ niedrigen Dotierstoffkonzentration dotiert ist, ist es möglich einen Durchschalteffekt ohne das Ausbilden einer solchen p+-Wanne zu kontrollieren. - Außerdem ist es nicht notwendig ein Ionenimplantationsfenster mit einer Breite von ungefähr 2-3 μm bei jeder Zelle zu öffnen, weil bei der Erfindung keine p+-Wannenimplantation zur Ausbildung einer p+-Wanne verwendet wird, so daß keine Maske für ein Ionenimplantationsfenster hergestellt werden muß. Aus diesem Grund ist es möglich, das Herstellungsverfahren des Bauteils zu vereinfachen und die Größe eines Halbleiter-Chips zu verkleinern.
- Zweites Beispiel
- Die
6A bis6I zeigen die Verfahrensschritte zum Herstellen des Leistungshalbleiterbauteils von1 gemäß einem weiteren Verfahren der Erfindung. Bauteilelemente, die ähnliche Funktionen wie diejenigen des Leistungshalbleiterbauteils (in1 dargestellt) aufweisen, werden mit den selben Bezugszeichen angezeigt. - Gemäß den
6F und6G weist das Verfahren dieses Ausführungsbeispiels den Schritt des zweimaligen Ausführens einer Ioneninjektion bei verschiedenen Energien unter zweimaliger Verwendung einer Oxidstruktur als Maske auf, so daß durch ein Fenster der Oxidstruktur und in einer unterschiedlichen Tiefe bezüglich zur Wannenoberfläche in einem Wannenbereich ein Bereich zum Hemmen des Durchschalteffekts und ein Source-Bereich ausgebildet werden können. Weiterhin kann durch die Oxidstruktur ein ohmscher Kontaktbereich in der Wanne ausgebildet werden. Ganz speziell können der Bereich zum Hemmen des Durchschalteffekts und der ohmsche Kontaktbereich durch eine einmalige Ioneninjektion auf einmal ausgeführt werden. Dadurch kann die Anzahl der Ioneninjektionsprozesse verkleinert werden. - In
6A ist dargestellt, wie mittels epitaktischem Wachstum auf einem p+-Halbleitersubstrat12 eine dünne n+-Pufferschicht13 ausgebildet ist, die mit Phosphorionen als Dotierstoff dotiert ist. Mittels epitaktischem Wachstum ist auf der n+-Pufferschicht13 eine n–-Halbleiterschicht14 ausgebildet, die mit Phosphorionen als Dotierstoff schwach dotiert ist. - Ebenfalls werden nacheinander eine Oxidschicht, eine Polysiliciumschicht und eine Photolackschicht auf der n–-Halbleiterschicht
14 ausgebildet und die Photolackschicht wird durch gut bekannte Maskierungs- und Entwicklungstechniken strukturiert, um einen Wannenbereich abzugrenzen. Dann wird unter Verwendung der strukturierten Photolackschicht als eine Gate-ausbildende Maske ein Ätzprozeß ausgeführt, um die Polysiliciumschicht zu entfernen. Wie dies in6B dargestellt ist, wird folglich eine Gate-Polysiliciumschicht16 auf der Oxidschicht15 ausgebildet. - Da die Gate-Polysiliciumschicht
16 eine solche Leitfähigkeit aufweisen sollte, daß sie als eine Gate-Elektrode des Bauteils wirkt, kann sie durch ein in der Technik gut bekanntes "in situ"-Verfahren oder durch Abscheidung einer undotierten Polysiliciumschicht mit nachfolgender Injektion von Fremdatomen in die undotierte Polysiliciumschicht ausgebildet werden. - Wie dies in
6C dargestellt ist, wird nach dem Entfernen der Photolackstruktur17 unter Verwendung der Gate-Polysiliciumschicht16 als eine Wannen-ausbildende Maske eine p–-Ioneninjektion in die Halbleiterschicht14 hinein ausgeführt, um eine p–-fremdatominjizierte Schicht18 auszubilden. Und ein thermischer Diffusionsprozeß wird ausgeführt, um durch Ionendiffusion der p–-fremdatominjizierten Schicht18 eine p–-Wanne19 auszubilden, wie dies in6D dargestellt ist. - Wie dies die
6E und6F darstellen, wird ein Ätzprozeß ausgeführt, um die Oxidschicht teilweise zu entfernen und um eine Oxidstruktur15 auszubilden, und dann wird unter Verwendung der Oxidstruktur15 als eine Maske eine n+-Ioneninjektion in die Wanne19 hinein ausgeführt, um eine erste fremdatominjizierte Schicht22 in der Wanne19 auszubilden. Ebenfalls wird unter Verwendung der Oxidstruktur15 als eine Maske eine p–-Ioneninjektion mit einer relativ hohen Energie ausgeführt, um in der Wanne19 gleichzeitig eine zweite fremdatominjizierte Schicht20 und eine dritte fremdatominjizierte Schicht26 auszubilden. Die zweite und die dritte fremdatominjizierte Schicht20 und26 sind höher mit einem Dotierstoff des p-Typs dotiert als die Wanne19 . Die zweite fremdatominjizierte Schicht20 wird vorgesehen, um den Durchschalteffekt zu hemmen, und die dritte fremdatominjizierte Schicht26 wird vorgesehen, um den ohmschen Kathodenkontakt zu verbessern. Da die p–-Ioneninjektion mit einer im Vergleich zur n+-Ioneninjektion höheren Energie ausgeführt wird, können die Schichten20 und26 im Vergleich zur ersten fremdatominjizierten Schicht22 in tieferen Bereichen ausgebildet werden, wie dies in6G dargestellt ist. Da ebenfalls die zweite fremdatominjizierte Schicht20 durch die Fenster der Oxidstruktur15 in der Wanne19 ausgebildet wird und die dritte fremdatominjizierte Schicht26 durch eine Oxidschicht der Oxidstruktur15 in der Wanne19 ausgebildet wird, kann die Schicht20 im Vergleich zur Schicht26 in einem tiefer gelegenen Bereich ausgebildet werden. - Obwohl dies in den Figuren nicht dargestellt ist, können die zweite und dritte fremdatominjizierte Schicht
20 und26 ausgebildet werden, bevor die erste fremdatominjizierte Schicht22 ausgebildet wird. - Anschließend wird eine thermische Behandlung ausgeführt, um durch Ionendiffusion der fremdatominjizierten Schichten
22 ,20 und26 in die p–-Wanne hinein einen n+-Source-Bereich 25, einen Bereich24 zum Hemmen des Durchschalteffekts und einen ohmschen Kontaktbereich27 auszubilden, wie dies in6H dargestellt ist. Durch entsprechendes Steuern der Temperatur und der Zeit für die thermische Behandlung während der thermischen Behandlung, bedeckt der Bereich24 zum Hemmen des Durchschalteffekts die Unterseite des n+-Source-Bereichs25 in der Wanne19 , erstreckt sich aber nicht über das Seitenteil des n+-Source-Bereichs25 hinaus bis zum Kanal unter der Unterseite der Gate-Oxidschicht15 . Bei diesem Ausführungsbeispiel wurde erläutert, daß die thermische Behandlung für die Ionendiffusion vorgesehen wird. Ohne die Verwendung der vorstehenden thermischen Behandlung, kann eine solche Ionendiffusion durch ein nachfolgendes PSG-Herstellungsverfahren ausgeführt werden. Weil der diffundierte Bereich24 höher mit Fremdatomen dotiert ist als die p–-Wanne, kann der Durchschalteffekt durch den diffundierten Bereich24 gehemmt werden. Weil z. B. der diffundierte Bereich24 zum Hemmen des Durchschalteffekts unter dem n+-Source-Bereich25 ausgebildet ist, wird der Widerstand unter dem n+-Source-Bereich25 klein. Folglich wird eine Spannungsdifferenz zwischen dem diffundierten Bereich24 und dem n+-Source-Bereich25 verringert, um zu verhindern, daß ein parasitärer npnp-Thyristor wirksam wird. - Betrachtet man wieder
1 , so wird beim Abscheiden und Strukturieren einer PSG-Schicht28 auf dem Halbleitersubstrat ein Kontaktloch ausgebildet, das einen Teil der Oberfläche des Source-Bereichs25 sowie die gesamte Oberfläche des ohmschen Kathodenkontaktbereichs27 . freiliegend läßt. Dann wird durch Auffüllen des Kontaktlochs auf der PSG-Schicht28 eine Metallelektrode29 ausgebildet. Die PSG-Schicht28 wird vorgesehen, um die Gate-Polysiliciumschicht16 gegen die Metallelektrode29 zu isolieren. - Falls nach dem Ausbilden der PSG-Schicht
28 , 20 – 30 Minuten lang ein Aufschmelzprozeß ausgeführt wird, kann ein Oberflächendefekt, der durch Ioneninjektion von Fremdatomen durch eine freiliegende Oberfläche der Wanne19 verursacht wurde, ausgeglichen werden, um die Oberfläche zu glätten.
Claims (4)
- Leistungshalbleiterbauteil, das aufweist: ein Halbleitersubstrat (
12 ), das hoch p-dotiert ist; eine Pufferschicht (13 ), die auf dem Halbleitersubstrat (12 ) ausgebildet und hoch n-dotiert ist; eine Halbleiterschicht (14 ), die mittels epitaktischem Wachstum auf der Pufferschicht (13 ) ausgebildet und schwach n-dotiert ist; einen Wannenbereich (19 ), der in der Halbleiterschicht (14 ) ausgebildet und schwach p-dotiert ist; eine Gate-Polysiliciumschicht (16 ), die auf der Halbleiterschicht (14 ) ausgebildet ist, wobei zwischen der Gate-Polysiliciumschicht (16 ) und der Halbleiterschicht (14 ) eine Gate-Oxidschicht (15 ) liegt und wobei die Schicht (16 ) einen Teil des Wannenbereichs (19 ), aber nicht alles davon, abdeckt; zwei Source-Bereiche (25 ), die im Wannenbereich (19 ) ausgebildet, voneinander beabstandet und hoch n-dotiert sind, wobei die Bereiche (25 ) elektrisch miteinander verbunden sind, indem darauf eine Metallelektrode (29 ) ausgebildet ist; einen ohmschen Kontaktbereich (27 ), der im Wannenbereich (19 ) ausgebildet und hoch p-dotiert ist; und einen diffundierten Bereich (24 ), der im Wannenbereich (19 ) und unter den Source-Bereichen (25 ) ausgebildet ist, wobei er jede Unterseite der beiden Source-Bereiche (25 ) umschließt, sich aber nicht bis zu einer Kanalfläche erstreckt, und wobei der diffundierte Bereich (24 ) schwächer p-dotiert ist als der ohmsche Kontaktbereich (27 ) und höher p-dotiert ist als der Wannenbereich (19 ). - Verfahren zur Herstellung eines Leistungshalbleiterbauteils, das die Schritte aufweist: Ausbilden einer Pufferschicht (
13 ) auf einem Halbleitersubstrat (12 ), wobei das Halbleitersubstrat ein hochdotiertes Halbleitermaterial eines ersten Leitfähigkeitstyps aufweist und wobei die Pufferschicht (13 ) ein hochdotiertes Halbleitermaterial eines zweiten Leitfähigkeitstyps aufweist; epitaktisches Aufwachsen einer schwach dotierten Halbleiterschicht (14 ) auf der Pufferschicht (13 ), wobei die Halbleiterschicht (14 ) den zweiten Leitfähigkeitstyp aufweist; Ausbilden einer Polysiliciumschicht auf der Halbleiterschicht (14 ), wobei zwischen der Halbleiterschicht (14 ) und der Polysiliciumschicht eine Oxidschicht liegt; Ausbilden einer Photolackstruktur (17 ) auf der Polysiliciumschicht, um einen Wannenbereich abzugrenzen; nacheinander Entfernen der Polysiliciumschicht und der Oxidschicht unter Verwendung der Photolackstruktur (17 ) als eine Wannen-ausbildende Maske, um eine Gate-Polysiliciumschicht (16 ) auszubilden; Injizieren von Fremdatomionen in den Wannenbereich unter Verwendung der Gate-Polysiliciumschicht (16 ) als eine Maske, um eine Wanne (19 ) des ersten Leitfähigkeitstyps in der Halbleiterschicht (14 ) auszubilden; Ausbilden einer Nitridstruktur (21 ) auf der Wanne (19 ), um einen Source-Bereich (25 ) abzugrenzen; Injizieren von Fremdatomionen in die Wanne (19 ), um eine erste fremdatominjizierte Schicht (20 ) des ersten Leitfähigkeitstyps auszubilden, wobei die erste fremdatominjizierte Schicht höher dotiert ist als die Wanne (19 ); Injizieren von Fremdatomionen in die Wanne (19 ), um eine zweite fremdatominjizierte Schicht (22 ) des zweiten Leitfähigkeitstyps oberhalb der ersten fremdatominjizierten Schicht (20 ) auszubilden; Durchführen einer thermischen Behandlung, um durch Diffusion der ersten und zweiten fremdatominjizierten Schicht (20 ,22 ) gleichzeitig einen diffundierten Bereich (24 ) und einen Source-Bereich (25 ) auszubilden, wobei der diffundierte Bereich höher dotiert ist als die Wanne (19 ) und eine Unterseite des Source-Bereichs bedeckt; Injizieren von Fremdatomionen in die Wanne (19 ), um einen ohmschen Kathodenkontaktbereich (27 ) des ersten Leitfähigkeitstyps zwischen den Source-Bereichen (25 ) auszubilden, wobei der Kontaktbereich (27 ) höher dotiert ist als der diffundierte Bereich (24 ); und Ausbilden einer Metallelektrode (29 ) auf dem ohmschen Kathodenkontaktbereich (27 ) und auf der Gate-Polysiliciumschicht (16 ), wobei zwischen dem ohmschen Kathodenkontaktbereich (27 ) und der Metallelektrode (29 ) sowie zwischen der Gate-Polysiliciumschicht (16 ) und der Metallelektrode (29 ) eine Isolatorschicht (28 ) liegt. - Verfahren gemäß Anspruch 2, bei dem der erste Leitfähigkeitstyp vom p-Typ und der zweite Leitfähigkeitstyp vom n-Typ ist.
- Verfahren zur Herstellung eines Leistungshalbleiterbauteils, das die Schritte aufweist: Ausbilden einer Pufferschicht (
13 ) auf einem Halbleitersubstrat (12 ), wobei das Halbleitersubstrat ein hochdotiertes Halbleitermaterial eines ersten Leitfähigkeitstyps aufweist und wobei die Pufferschicht (13 ) ein hochdotiertes Halbleitermaterial eines zweiten Leitfähigkeitstyps aufweist; epitaktisches Aufwachsen einer schwach dotierten Halbleiterschicht (14 ) des zweiten Leitfähigkeitstyps auf der Pufferschicht (13 ); Ausbilden einer Polysiliciumschicht auf der Halbleiterschicht (14 ), wobei zwischen der Halbleiterschicht (14 ) und der Polysiliciumschicht eine Oxidschicht liegt; Ausbilden einer Photolackstruktur (17 ) auf der Polysiliciumschicht, um einen Wannenbereich abzugrenzen; Entfernen des Polysiliciums unter Verwendung der Photolackstruktur (17 ) als eine Wannen-ausbildende Maske, um eine Gate-Polysiliciumschicht (16 ) auszubilden; nach dem Entfernen der Photolackstruktur (17 ), Injizieren von Fremdatomionen in den Wannenbereich, um eine Wanne (19 ) des ersten Leitfähigkeitstyps in der Halbleiterschicht (14 ) auszubilden; Entfernen der Oxidschicht auf der Wanne (19 ), um eine Oxidstruktur (15 ) auszubilden; Injizieren von Fremdatomionen durch ein Fenster der Oxidstruktur (15 ) in die Wanne (19 ), um eine erste fremdatominjizierte Schicht (22 ) des zweiten Leitfähigkeitstyps auszubilden; Injizieren von Fremdatomionen durch das Fenster der Oxidstruktur (15 ) in die Wanne (19 ), um eine zweite fremdatominjizierte Schicht (20 ) des ersten Leitfähigkeitstyps und um gleichzeitig durch die Oxidstruktur (15 ) eine dritte fremdatominjizierte Schicht (26 ) des ersten Leitfähigkeitstyps auszubilden, wobei die dritte fremdatominjizierte Schicht (26 ) unterhalb der ersten fremdatominjizierten Schicht (22 ) und oberhalb der zweiten fremdatominjizierten Schicht (20 ) ausgebildet wird; Ausbilden einer Metallelektrode (29 ) auf der Wanne (19 ), wobei eine isolierende Schicht (28 ) zwischen der Metallelektrode (29 ) und der Gate-Polysiliciumschicht (16 ) eingefügt ist; und Durchführen einer thermischen Behandlung, um durch Diffusion der ersten, zweiten und dritten fremdatominjizierten Schicht (22 ,20 ,26 ) gleichzeitig einen Source-Bereich (25 ), einen diffundierten Bereich (24 ) zum Hemmen des Durchschalteffekts und einen ohmschen Kontaktbereich (27 ) auszubilden.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960006994A KR100206193B1 (ko) | 1996-03-15 | 1996-03-15 | 전력반도체장치 및 그의 제조방법 |
KR96-6994 | 1996-03-15 | ||
KR1019960010830A KR0173964B1 (ko) | 1996-04-10 | 1996-04-10 | 래치업 제어구조를 갖는 전력반도체장치의 제조방법 |
KR96-10830 | 1996-04-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19710731A1 DE19710731A1 (de) | 1997-10-30 |
DE19710731B4 true DE19710731B4 (de) | 2006-02-16 |
Family
ID=26631679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1997110731 Expired - Fee Related DE19710731B4 (de) | 1996-03-15 | 1997-03-14 | Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4030148B2 (de) |
CN (1) | CN1094658C (de) |
DE (1) | DE19710731B4 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19750413A1 (de) * | 1997-11-14 | 1999-05-20 | Asea Brown Boveri | Bipolartransistor mit isolierter Steuerelektrode (IGBT) |
DE19945639A1 (de) * | 1999-09-23 | 2001-04-05 | Abb Semiconductors Ag | Bipolartransistor mit isolierter Gateelektrode (IGBT) |
JP3727827B2 (ja) | 2000-05-15 | 2005-12-21 | 株式会社東芝 | 半導体装置 |
GB0126215D0 (en) * | 2001-11-01 | 2002-01-02 | Koninkl Philips Electronics Nv | Field effect transistor on insulating layer and manufacturing method |
KR100964400B1 (ko) * | 2003-10-01 | 2010-06-17 | 삼성전자주식회사 | 반도체 소자의 콘택 구조체 |
JP5317560B2 (ja) * | 2008-07-16 | 2013-10-16 | 株式会社東芝 | 電力用半導体装置 |
CN101901830B (zh) * | 2009-11-09 | 2012-02-22 | 苏州博创集成电路设计有限公司 | 绝缘体上硅的正反导通横向绝缘栅双极晶体管 |
CN102842502B (zh) * | 2011-06-22 | 2015-05-13 | 中国科学院微电子研究所 | 绝缘栅双极晶体管及其制作方法 |
CN102856353B (zh) * | 2011-06-27 | 2015-08-26 | 中国科学院微电子研究所 | 微穿通型igbt器件及其制作方法 |
-
1997
- 1997-03-14 DE DE1997110731 patent/DE19710731B4/de not_active Expired - Fee Related
- 1997-03-15 CN CN 97111663 patent/CN1094658C/zh not_active Expired - Fee Related
- 1997-03-17 JP JP06363997A patent/JP4030148B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
M. DARWISH, K. BOARD: Lateral Resurfed ComFET, in: Electronics Letters, Vol. 20, No. 12, 1984, S. 519-520 * |
Also Published As
Publication number | Publication date |
---|---|
CN1094658C (zh) | 2002-11-20 |
DE19710731A1 (de) | 1997-10-30 |
CN1164766A (zh) | 1997-11-12 |
JP4030148B2 (ja) | 2008-01-09 |
JPH104187A (ja) | 1998-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19632077B4 (de) | Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung | |
DE10161129B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE69331512T2 (de) | Bipolarer Transistor mit isolierter Steuerelektrode und Verfahren zur Herstellung desselben | |
DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
DE19649686B4 (de) | Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET) | |
DE68926098T2 (de) | Mit einer Schottky-Sperrschicht versehene, bipolare Halbleiteranordnung mit isolierter Steuerelektrode und Verfahren zu deren Herstellung | |
DE69107949T2 (de) | MOS-gesteuerter Thyristor und Verfahren zu dessen Herstellung. | |
DE2214935C2 (de) | Integrierte MOS-Schaltung | |
DE69628633T2 (de) | Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung | |
DE102008045488B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung desselben | |
DE4111046C2 (de) | MOS-Einrichtung mit einer als Kanal arbeitenden Anreicherungsschicht | |
DE69015666T2 (de) | MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich. | |
DE68904672T2 (de) | Halbleiteranordnung, deren struktur die wirkung des parasitischen transistors erschwert und verfahren zur herstellung. | |
DE68928326T2 (de) | Eingeschlossener transistor mit eingegrabenem kanal | |
DE19711729A1 (de) | Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
DE3939305C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE3856174T2 (de) | Halbleiteranordnung mit einem isolierten vertikalen Leistungs-MOSFET. | |
DE69533134T2 (de) | Leistungsbauteil hoher Dichte in MOS-Technologie | |
DE68928312T2 (de) | Leistungshalbleitervorrichtung | |
DE19536495A1 (de) | Lateraler Feldeffekttransistor und Verfahren zu seiner Herstellung | |
DE19710731B4 (de) | Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung | |
DE102015118616B3 (de) | Latchup-fester Transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: FAIRCHILD KOREA SEMICONDUCTOR LTD., PUCHON, KYONOG |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |