DE3939305C2

DE3939305C2 - Verfahren zur Herstellung einer Halbleitervorrichtung

Info

Publication number: DE3939305C2
Application number: DE3939305A
Authority: DE
Inventors: Kenya Sakurai
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1988-12-01
Filing date: 1989-11-28
Publication date: 1996-03-07
Anticipated expiration: 2009-11-29
Also published as: US5023191A; JPH0783122B2; DE3939305A1; FR2640080B1; FR2640080A1; JPH02150037A

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, insbesondere einer MOS Leistungsvor richtung mit einem isolierten Gate, wie etwa einem Leistungs- MOSFET oder einem IGBT.

Die Erfindung und die ihr zugrundeliegenden Probleme werden nachfolgend anhand eines IGBT als ein Beispiel einer Halblei tervorrichtung erläutert werden.

Fig. 2 zeigt eine Schnittansicht des Hauptteiles des allge meinen Aufbaus eines IGBT, wie er beispielsweise aus der US 4 680 604 bekannt ist, und Fig. 3 ist das zugehörige Ersatz schaltbild.

Wenn der IGBT von einem Einschaltstrom durchflossen wird, fließt ein Löcherstrom Jp von einer Kollektorelektrode 12 zu einer n⁻ Driftzone durch eine p⁺ Diffusionszone 10 und eine n⁺ Pufferzone 2 und fließt durch eine p Diffusionszone 6 zu einer Emitterelektrode 11. Dabei strömen Löcher durch einen Nebenschlußwiderstandsabschnitt 43, der sich direkt unterhalb der n⁺ Emitterzone 8 in der p Diffusionszone 6 befindet. Der von diesen Löchern hervorgerufene Strom Jp verursacht einen Spannungsabfall V_F = Jp × Rb, wobei Rb den Widerstand des Nebenschlußwiderstandsabschnitts 43 darstellt. Der Spannungs abfall V_F bewirkt, daß der von der n⁺ Emitterzone 8 und der p Diffusionszone 6 gebildete np Übergang in Durchlaßrichtung vorgespannt wird. Die Durchlaßvorspannung V_A ist V_A = α_PNP Rb · Ic, wobei α_PNP die Verstärkung eines PNP Transistors darstellt, der sich aus der p⁺ Diffusionszone 10, den n⁺, n⁻ Diffusionszonen 2, 1 und der p Diffusionszone 6 zusammen setzt. Wenn ein NPN-Transistor aus der n⁻ Diffusionszone 1, der p Diffusionszone 6 und der n⁺ Diffusionszone 8 einge schaltet wird und die Bedingung α_PNP + α_NPN = 1 erfüllt ist, kommt der parasitäre Thyristor in den Latchup-Zustand. Dieser Zustand macht die Steuerung des Transistors mittels eines Gatesignals unmöglich und führt zu seinem Durchbruch. Diese Erscheinung nennt man Latchup und den Strom, der sie verur sacht, den Latchup-Strom.

Zur Herstellung der beschriebenen Halbleitervorrichtung ist es aus der genannten US 4 680 604 bekannt, zunächst auf einer n⁻ Halbleitergrundschicht (Diffusionszone 1 in Fig. 2) einen Gateoxidfilm und darauf eine Polysilicium-Gateelektrode aus zubilden. Die Gateelektrode wird durch selektives Ätzen in eine gewünschte Form gebracht, welche ein Fenster bildet. Unter Ausnutzung der Gateelektrode als Maske wird in das Fen ster Bor diffundiert und dadurch eine p Basiszone (6 in Fig. 2) geschaffen gebildet. Dann wird in einem zweiten Maskie rungsschritt nur der mittlere Teil des Fensters mit einem Oxidfilm bedeckt und unter seiner und der Gateelektrode Ver wendung als Maske Arsen in die Basiszone ionenimplantiert. Nach Entfernen des Oxidfilms wird in einem dritten Maskier ungsschritt ein Resistmuster mit einem Fenster kleiner als dem von der Gateelektrode gebildeten aufgebracht, das als Maske für eine nachfolgende Ionenimplantation von Bor dient. Bei einer anschließenden Wärmebehandlung werden die Arsen- und Borionen eingetrieben, wobei sich aufgrund der größeren Diffusionsgeschwindigkeit des Bors die flachere Emitterzone (8 in Fig. 2) und die tiefere p⁺ Zone (7 in Fig. 2) einstel len.

Es ist bekannt, daß der Latchup-Strom durch die Formel I_L = 0,7 V/α_PNP · Rb gegeben ist. Aufgrund dieser Formel ist klar, daß man durch Verringern des Widerstandes Rb den Latchup- Strom erhöhen und damit den Durchbruch des IGBT verhindern kann.

Zu diesem Zweck hat man bisher verschiedene Methoden einge setzt. Eine dieser Methoden besteht darin, in die n⁻ Zone 1 einen sogenannten Lebensdauerkiller einzubauen. Eine andere Methode sieht vor, α_PNP dadurch zu verringern, daß die Stör stellendichte der n⁺ Pufferzone 2 erhöht wird. Bei einer wei teren Methode schließlich wird der Löcherstrom dadurch umge leitet, daß man die in Fig. 2 gezeigte p⁺ Diffusionszone 7 verbessert, um so die Teilfunktion des Kanals als einer p⁺ Diffusionsschicht 44 in Fig. 4 zu verhindern. Alle diese Methoden führen jedoch zu einer Erhöhung des Spannungsabfalls an dem eingeschalteten IGBT. Es ist bekannt, daß, wenn man durch weitestgehende Verkürzung der Länge L_E des n⁺ Emitter zonenabschnitts, direkt unterhalb dessen die Nebenschlußwi derstandszone 43 ausgebildet ist (siehe Fig. 4), den Wider stand verringert, ein Anstieg des Spannungsabfalls im Ein schaltzustand verhindert wird. Obwohl jedoch auf diese Weise eine Zunahme des Einschaltspannungsabfalls verhindert wird, ist es unmöglich, den notwendigen und ausreichend hohen Latchup-Strom zu erreichen, da die Länge L_E der n⁺ Emitter zone aufgrund der begrenzten Genauigkeit des Fotoprozesses wenigstens 2 bis 3 µm betragen muß.

Aus der EP-B-0 195 607 ist ein Verfahren bekannt, bei dem zum Herstellen zweier Zonen, deren Ränder sehr dicht beieinander liegen, eine Maske unterätzt wird.

Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung einer Halbleitervorrichtung zu schaffen, das es erlaubt, den Widerstand Rb des Nebenschlußwiderstandsabschnitts soweit wie möglich zu verringern, ohne den Einschaltspannungsabfall der Halbleitervorrichtung zu erhöhen, einen größeren Latchup- Strom zu erhalten sowie die Abschalt- und die Lastkurzschluß- Stehspannung bei dem praktischen Einsatz der Halbleitervor richtung deutlich zu verbessern.

Diese Aufgabe wird durch ein Verfahren gemäß Patentanspruch 1 gelöst.

Zur Erreichung des Ziels, den Durchbruch zu verhindern und den Latchup-Strom zu erhöhen, ist es wichtig, die p⁺ Diffu sionszone 3 nahe an den kanalseitigen Rand der n⁺ Emitterzone 8 zu bringen, und zwar in einem solchen Ausmaß, daß keine Schwankungen der Schwellenspannung auftreten, und ferner die p⁺ Diffusionszone 7 zum kanalseitigen Rand der n⁺ Emitterzone 8 zu bringen, um dadurch den Widerstand Rb zu verringern. Bei herkömmlichen, einen Fotoprozeß einsetzenden Verfahren, ist es zu diesem Zweck erforderlich, den Fotoprozeß dreimal zu wiederholen. Es ist unter Berücksichtigung der Musterüberein stimmungsgenauigkeit und Ätzgenauigkeit beim Stand der Tech nik unmöglich, die bei diesen Fotoprozessen verwendeten Muster mit einer zur Erreichung des Ziels, insbesondere bei dieser Art von Halbleitervor richtung, erforderlichen Genauigkeit aufeinander auszu richten.

Mit der Erfindung wird es dagegen möglich, die vier Zonen, die für die Bestimmung des Latchup-Stromwerts wichtig sind, nämlich die p⁺ Zonen 3, die p Zone 6, die p⁺ Zone 7 und n⁺ Zone 8 mittels eines einzigen Fotoprozesses auszubilden, indem ein Verfahren verwendet wird, das als vollständig selbstausge richtetes Diffusionsverfahren bezeichnet wird. Dieses Ver fahren erlaubt es, die Länge L_E des Nebenschlußwiderstands abschnitts in der Größenordnung von nur etwa 0,5 µm zu re alisieren und die Annäherung der p⁺ Diffusionszone 3 an den kanalseitigen Rand der n⁺ Emitterzone 8 genau zu steuern. Dadurch wird der Widerstand Rb deutlich verringert sowie der Latchup-Strom und damit die Latchup-Stehspannung deut lich erhöht.

Ein Ausführungsbeispiel des Herstellungsverfahrens gemäß der Erfindung wird nachfolgend unter Bezug auf die Zeich nungen näher erläutert. Es zeigen:

Fig. 1(a) bis 1(e) Schnittansichten entsprechend einer Reihe von Verfahrensschritten gemäß der Erfindung,

Fig. 2 eine Schnittansicht eines IGBT,

Fig. 3 ein Ersatzschaltbild des IGBT und

Fig. 4 eine Schnittansicht eines herkömmlichen IGBT zur Erläuterung einer Möglichkeit zur Verringerung von Rb.

Gemäß Fig. 1(a) wird Polysilicium unter Zwischenlage eines Gateoxidfilms 41 auf der Oberfläche eines n⁻ Siliciumhalb leitersubstrats ausgebildet. Auf dem Polysilicium 5 wird ein Isolierfilm (Siliciumoxidfilm) 42 aufgewachsen. Auf dem Isolierfilm 42 befindet sich eine Fotoresistschicht 50 mit einem vorgegebenen Muster, die eine Maske für selektives Ätzen in dem nachfolgenden, in Fig. 1(b) gezeigten Schritt darstellt.

Wie in Fig. 1(b) gezeigt, wird der Isolierfilm 42 mit einem Übermaß von zum Beispiel 7 bis 8 µm unterhalb der als Maske dienenden Fotoresistschicht 50 geätzt. Das Polysilicium 5 wird dann in Übereinstimmung mit dem Muster der Fotoresist schicht 50 selektiv geätzt. Nach Entfernen der Fotoresist schicht 50 wird B⁺ (Bor) mit einer hohen Konzentration und mit hoher Energie in dem Fenster des Polysiliciums 5 im plantiert, wodurch eine Ausgangszone der p⁺ Diffusionszone 3 gebildet wird. Danach wird das Polysilicium 5 mit einem Übermaß von im Ausführungsbeispiel 0,5 µm von der Kante des Oxidfilms durch Trockenätzung unter Verwendung des Isolierfilms 42 als Maske geätzt, und zwar unter einem möglichst weitgehen den isotropen Zustand. B⁺ (Bor) mit einer vergleichsweise geringen Konzentration wird dann implantiert, um die Aus gangszone der p Diffusionszone 6 zu bilden, wie es in Fig. 1(c) gezeigt ist. Durch Steuerung des Übermaßes bzw. der Hinterschneidung beim Ätzen ist es möglich, den Abstand zwischen der p⁺ Diffusionszone 3 und der p Diffusionszone 6 genau zu steuern.

Eines der wesentlichen Merkmale der Erfindung besteht darin, daß es möglich ist, den Ätzbetrag des Polysiliciums 5, wie in Fig. 1(c) gezeigt, mit einer Genauigkeit von 0,5 µm zu steuern, die größer ist als die auf 2 bis 3 µm be grenzte Genauigkeit bei einem herkömmlichen Fotoprozeßmu ster.

Danach werden die p⁺ Diffusionszone 3 und die p Diffusions zone 6 durch Eintreibdiffusion gebildet, wie in Fig. 1(d) gezeigt. B⁺ (Bor) mit einer hohen Konzentration und hoher Energie wird dann unter Verwendung des Isolierfilms 42 als Maske implantiert (wodurch die p⁺ Diffusionszone 7 gebildet wird). Der Isolierfilm 42 auf dem Polysilicium 5 (Gateelek trode) wird mittels Naßätzens entfernt.

Das Eintreiben wird allgemein bis zu einer Dicke von etwa 50 nm (nicht gezeigt) ausgeführt, um den Zustand der Polysiliciumoberfläche für das Aufschichten eines dicken Oxidfilms in einem späteren Schritt geeignet zu ma chen. Wenn dann schließlich die Ionen implantiert werden, um die n⁺ Emitterzone 8 zu bilden, wird der Diffusionspro zeß abgeschlossen, wie in Fig. 1(e) gezeigt. Danach wird nach einem bekannten Herstellungsverfahren die Halbleiter vorrichtung fertiggestellt.

Da es mit der Erfindung möglich ist, vier Diffusionszonen mit exakter relativer Position durch lediglich einen Foto prozeß auszubilden, weist die Halbleitervorrichtung nicht nur eine erhöhte Latchup-Stehspannung auf, wodurch ein Durchbruch unwahrscheinlich wird, sondern ist dieses Ver fahren auch mit erheblichen wirtschaftlichen Vorteilen infolge einer Verringerung der Anzahl von Fotoprozessoren verbunden.

Mit dem erfindungsgemäßen Verfahren zur Herstellung einer Halbleitervorrichtung wird die Länge L_E der n⁺ Emitterzone 8, direkt unterhalb welcher der Nebenschlußwiderstandsab schnitt 43 ausgebildet ist, von etwa 2 bis 3 µm im Stand der Technik auf etwa 0,5 µm verringert. Die p⁺ Diffusions zone 3, die in Fig. 1 gezeigt ist, kann so gesteuert wer den, daß sie so nah wie möglich an den kanalseitigen Rand der n⁺ Emitterzone heranrückt. Da es ferner unnötig ist, die Annäherung der Ränder durch Verlängerung der Diffu sionszeit zu steuern, wie es beim Stand der Technik der Fall ist, ist es möglich, die Tiefe der p⁺ Diffusionszone 3 zu verringern. Da es wegen der flachen p⁺ Diffusionszone möglich ist, die Dicke der n⁻ Driftschicht 1 zu verringern, lädt sich auch aus diesem Grund der Einschaltspannungsab fall reduzieren.

Der Anstieg des Einschaltspannungsabfalls infolge einer Verengung des Strompfads durch Ausdehnung der Verarmungs schicht infolge der J-FET (Übergangs- oder Junctiontransi stor) Struktur zwischen den angrenzenden p Diffusions schichten 6 ist gering.

Durch Verringerung des Widerstands Rb auf etwa 50% konnte nach dem erfindungsgemäßen Verfahren der Latchup-Strom um etwa 70% erhöht werden.

Claims

1. Verfahren zum Herstellen einer Halbleitervorrichtung ausgehend von einer Anordnung, bei der auf eine Halbleiter grundschicht (1) eines ersten Leitungstyps (n) ein Gateoxid film (41), eine Polysiliciumschicht (5) und ein Isolierfilm (42) in dieser Reihenfolge aufgebracht sind, mit folgenden Schritten:

a) Ausbilden einer Fotoresistschicht (50) auf dem Iso lierfilm (42),
b) Ätzen des Isolierfilms (42) unter Verwendung der Fotoresistschicht (50) als Maske, derart- daß die Fotoresist schicht über den Rand des verbleibenden Isolierfilms hinaus ragt,
c) Ätzen der Polysiliciumschicht (5) unter Verwendung der Fotoresistschicht (50) als Maske, derart daß der Rand der verbleibenden Polysiliciumschicht mit dem Rand der Fotore sistschicht (50) ausgerichtet ist,
d) Entfernen der Fotoresistschicht (50),
e) Ausbilden einer ersten Ausgangszone durch Implantie ren von Ionen eines zweiten Leitungstyps (p) in die Halblei tergrundschicht (1) unter Verwendung der Polysiliciumschicht als Maske,
f) Ätzen der Polysiliciumschicht (5) unter Verwendung des Isolierfilms (42) als Maske, derart daß der Isolierfilm (42) über den Rand der eine Gateelektrode darstellenden ver bleibenden Polysiliciumschicht (5) hinausragt,
g) Ausbilden einer zweiten Ausgangszone durch Implan tieren von Ionen des zweiten Leitungstyps (p) in die Halb leitergrundschicht (1) unter Verwendung des Isolierfilms (42) als Maske,
h) Diffundieren der implantierten Ionen aus der zweiten und der ersten Ausgangszone tiefer in die Halbleitergrund schicht (1) hinein zur Erzeugung einer ersten (6) bzw. einer zweiten (3) Zone, von denen die zweite Zone (3) tiefer reicht als die erste Zone (6),
i) Implantieren von Ionen des zweiten Leitungstyps (p) in die Halbleitergrundschicht (1) unter Verwendung des Iso lierfilms (42) als Maske zur Ausbildung einer dritten Zone (7), die weniger tief reicht als die erste Zone (6),
j) Entfernen des Isolierfilms (42) von der Gateelek trode (5), und
k) Implantieren von Ionen des ersten Leitungstyps (n) unter Verwendung der Gateelektrode als Maske zur Ausbildung einer vierten Zone (8).

2. Verfahren nach Anspruch 1, dadurch gekenn zeichnet, daß das Ätzen im Schritt f) ein Trockenätzen ist.