DE10165053B4 - Verfahren zur Herstellung eines Halbleiterbauelements mit hoher Durchbruchsspannung - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements mit hoher Durchbruchsspannung Download PDF

Info

Publication number
DE10165053B4
DE10165053B4 DE10165053A DE10165053A DE10165053B4 DE 10165053 B4 DE10165053 B4 DE 10165053B4 DE 10165053 A DE10165053 A DE 10165053A DE 10165053 A DE10165053 A DE 10165053A DE 10165053 B4 DE10165053 B4 DE 10165053B4
Authority
DE
Germany
Prior art keywords
photoresist
zone
semiconductor substrate
type
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10165053A
Other languages
English (en)
Inventor
Kazuo Matsuzaki
Naoto Fujishima
Akio Kitamura
Gen Tada
Masaru Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Application granted granted Critical
Publication of DE10165053B4 publication Critical patent/DE10165053B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements mit hoher Durchbruchsspannung auf einem Halbleitersubstrat, umfassend folgende Schritte:
a) Bilden einer mit einer Öffnung versehenen Maske (2–4) zur Ionenimplantation auf dem Halbleitersubstrat (1);
b) Implantieren von Dotierstoffionen (5) in den Oberflächenabschnitt des Halbleitersubstrats (1) unterhalb der Öffnung der Maske; und
c) thermisches Eintreiben der implantierten Dotierstoffionen, um dadurch eine Dotierstoffversatzzone (10) im Halbleitersubstrat (1) zu bilden,
wobei der Flächeninhalt der Öffnung der im Schritt a) gebildeten Maske (2–4) zu dem Halbleitersubstrat (1) hin größer wird.

Description

  • Die vorliegende Erfindung betrifft Lateral-Halbleiterbauelemente mit hoher Durchbruchsspannung, die in Leistungs-ICs hoher Durchbruchsspannung für Schaltnetzteile, zum Betreiben von Motoren oder zum Betreiben von Wechselrichtern bzw. Vorschaltgeräten für Leuchtstofflampen verwendet werden.
  • In jüngerer Zeit wurde die PWM (Pulsweitenmodulation) häufig für die Steuerung von Schaltnetzteilen, zum Betreiben von Motoren und zum Betreiben von Wechselrichtern bzw. Vorschaltgeräten für Leuchtstofflampen verwendet. In Verbindung hiermit werden PWM-Steuerschaltungen benötigt, die hervorragende Leistungsdaten zeigen, die klein sind, die mit geringen Kosten herzustellen sind, sehr zuverlässig sind und die wenig elektrischen Strom verbrauchen. Um die oben beschriebenen Anforderungen zu erfüllen, steigt die Nachfrage nach Leistungs-ICs, in denen Leistungs-Halbleiterbauelemente mit hoher Durchbruchsspannung integriert sind. Da die Leistungs-ICs den Transformator in einer Stromversorgung von 100 V oder 200 V treiben, ist es erforderlich, daß die Halbleiterbauelemente in dem Leistungs-IC eine Durchbruchsspannung von 700 V aufweisen. Um die Halbleiterbauelemente auf einfache Weise mit ihren Steueranordnungen zu integrieren, ist es erforderlich, Lateral-Halbleiterbauelemente einzusetzen, deren Substrat und Driftzone einen hohen spezifischen Widerstand aufweisen (schwach dotiert sind), wie offenbart ist in der US-Patentschrift US 5,452,370 A .
  • Weiterhin ist aus der JP 061 205 10 A ein Halbleiterbauelement mit hoher Durchbruchsspannung bekannt.
  • 21 ist eine Querschnittsansicht eines herkömmlichen Halbleiterbauelements mit hoher Durchbruchsspannung. Gemäß 21 ist eine n-leitende Wannenzone 172 in einem p-leitenden Substrat 171 mit hohem spezifischen Widerstand von 150 Ω cm gebildet. Eine p-leitende Basiszone 173 ist in der n-leitenden Wannenzone 172 gebildet. Die Oberflächendotierstoffkonzentration (nachstehend als ”Oberflächenkonzentration” bezeichnet) in der n-leitenden Wannenzone 172 beträgt 3 × 10 und die Diffusionstiefe der n-leitenden Wannenzone 172 beträgt 6 μm. Die Oberflächenkonzentration in der p-leitenden Basiszone 173 beträgt 3 × 1016 cm–3 , und die Diffusionstiefe der p-leitenden Basiszone 173 beträgt 2 μm. Die Oberflächenkonzentration der p-leitenden Basiszone bestimmt die Schwellenspannung des Leistungs-MOSFETs.
  • Eine p-leitende Versatzzone 179, die als p-leitende Versatzzone dient, ist in dem Oberflächenabschnitt einer n-leitenden Driftzone (Teilstück Ld) gebildet. Die p-leitende Versatzzone 179 weist eine Tiefe von 1 μm auf. Die Oberflächenkonzentration der p-leitenden Versatzzone 179 beträgt 5 × 1016 cm–3. Außerdem ist ein Isolierfilm 180, wie beispielsweise ein durch thermische Oxidation gebildeter LOCOS-Film, auf der p-leitenden Versatzzone 179 gebildet. Der Isolierfilm 180 weist eine Dicke von 0,6 μm auf. Eine n-leitende Source-Zone 175 befindet sich im Oberflächenabschnitt der p-leitenden Basiszone 173. Eine n-leitende Drain-Zone 174 befindet sich im Oberflächenabschnitt der n-leitenden Wannenzone 172. Die n-leitende Source-Zone 175 und die n-leitende Drain-Zone 174 sind im Abstand voneinander angeordnet, wobei die p-leitende Versatzzone 179 zwischen ihnen angeordnet ist. Eine Polysilicium-Gate-Elektrode 177 ist auf dem Abschnitt der p-leitenden Basiszone 173 gebildet, der sich zwischen der n-leitenden Source-Zone 175 und der n-leitenden Wannenzone 172 erstreckt, wobei ein Gate-Oxidfilm 183 mit 25 nm Dicke dazwischen angeordnet ist. Nicht gezeigte n+-Kontaktzonen mit 0,2 μm Diffusionstiefe sind in der n-leitenden Source-Zone 175 und der n-leitenden Drain-Zone 174 gebildet. Die Oberflächenkonzentration der n+-Kontaktzone beträgt 1 × 1020 cm–3. Eine p+-Kontaktzone 176 ist im Oberflächenabschnitt der p-leitenden Basiszone 173 gebildet. Die Oberflächenkonzentration der p+-Kontaktzone 176 beträgt 5 × 1019 cm–3. Die Diffusionstiefe der p+-Kontaktzone 176 beträgt 0,5 μm. Ein nicht gezeigter Zwischenschichtisolierfilm ist vorgesehen. Kontaktlöcher sind durch den Zwischenschichtisolierfilm gebohrt. Eine Source-Elektrode 181 und eine Drain-Elektrode 182 sind vorhanden. Der Isolierfilm 180 ist auf die n-leitende Wannenzone 172 verlängert, und die Gate-Elektrode 177 ist auf den verlängerten Abschnitt des Isolierfilms 180 verlängert. Bei dieser Struktur beträgt die Gesamtdonatormenge in der n-leitenden Wannenzone 172 unterhalb der p-leitenden Versatzzone 179 1 × 1012 cm–2. Eine hohe Durchbruchsspannung wird erzielt, indem die Gesamtdonatormenge in der n-leitenden Wannenzone 172, die Dotierstoffkonzentration in der p-leitenden Versatzzone 179 und die Breite Ld der n-leitenden Driftzone optimiert werden. Die Struktur reduziert den Durchlaßwiderstand durch Erhöhung der Dotierstoffkonzentration in der n-leitenden Wannenzone 172, wobei die jeweiligen Dotierstoffkonzentrationen in der p-leitenden Versatzzone 179 und der n-leitenden Wannenzone 172 unabhängig voneinander optimiert werden.
  • Nun werden nachstehend die herkömmlichen Schritte zur Bildung der p-leitenden Versatzzone 179 kurz beschrieben.
  • 22(a) ist eine Querschnittsansicht zur Erläuterung des herkömmlichen Ionenimplantationsschritts zur Bildung einer p-leitenden Dotierstoffversatzzone. 22(b) ist eine Querschnittsansicht zur Erläuterung des herkömmlichen Thermodiffusionsschritts zur Bildung der p-leitenden Dotierstoffversatzzone.
  • Gemäß 22(a) wird ein Fotolack 52 auf einem n-leitenden Siliciumsubstrat 51 gebildet. Eine nicht gezeigte Fotomaske wird auf dem Fotolack 52 positioniert. Der Fotolack 52 wird durch die nicht gezeigte Fotomaske gemustert, um eine Maske mit einer Öffnung zu gewinnen, durch die Ionen implantiert werden. Dann wird eine Borionenbestrahlung 55 über die gesamte Oberfläche des Siliciumsubstrats 51 ausgeführt. Die Borionen 54 werden durch die Öffnung des Fotolacks 52 in eine Versatzzone 53 implantiert. Gemäß 22(b) wird der Fotolack 52 entfernt. Die implantierten Borionen werden thermisch aktiviert und thermisch in das Siliciumsubstrat 51 diffundiert, was zu einer p-leitenden Zone 56 führt. Alternativ kann ein SiO2-Film als Maske für die Ionenimplantation verwendet werden. In diesem Fall ist es erforderlich, ein Fotomaskenblatt herzustellen, das ist ein Blatt aus Glas, das mit Emulsion oder Chrom gemustert ist, um eine Maske für die Ionenimplantation zu bilden.
  • 23 ist eine Querschnittsansicht eines herkömmlichen Lateral-Leistungs-MOSFETs, der eine hohe Durchbruchsspannung aufweist und die unter Bezug auf die 22(a) und 22(b) beschriebene Dotierstoffversatzzone enthält.
  • Der Lateral-Leistungs-MOSFET von 23 weist eine Durchbruchsspannung von 700 V oder mehr auf. Wenn ein Gate-Signal von +5 V an eine Gate-Elektrode 608 angelegt wird, wird ein Kanal in einer p-leitenden Basiszone 603 unterhalb der Gate-Elektrode 608 gebildet. Elektronen fließen von einer n-leitenden Source-Zone 604 über den Kanal zu einer n-leitenden Driftzone (n-leitendes Substrat 601). Die Elektronen werden in einer n-leitenden Drain-Zone 605 aufgenommen, was zu einem Durchlaßzustand des Bauelements führt. Wenn das Gate-Signal abgeschaltet wird, wird eine Sperrvorspannung an der pn-Übergangsebene zwischen der p-leitenden Basiszone 603 und der n-leitenden Driftzone (n-leitendes Siliciumsubstrat 601) und der pn-Übergangsfläche zwischen der n-leitenden Driftzone (n-leitendes Siliciumsubstrat 601) und einer p-leitenden Versatzzone 602 so angelegt, daß durch die gesamte Struktur des Bauelements eine bestimmte Durchbruchsspannung sichergestellt ist. In 23 sind außerdem eine p-leitende Kontaktzone 606, ein Gate-Oxidfilm 607, ein Isolierfilm 609, eine Source-Elektrode 610 und eine Drain-Elektrode 611 gezeigt.
  • 24 zeigt im Teil (a) die Verteilung der elektrischen Feldstärke über den in Teil (b) gezeigten Querschnitt des herkömmlichen Halbleiterbauelements mit hoher Durchbruchsspannung, das in 21 gezeigt ist. Wenn die n-leitende Wannenzone 172 in 21 stark dotiert ist, um die Durchlaßspannung zu reduzieren, wird eine intensive Lokalisierung des elektrischen Felds auf der Seite der Source-Elektrode verursacht, wie in Teil (a) von 24 gezeigt. Da sich die p-leitende Versatzzone 179 zur Drain-Elektrode hin erstreckt, wird auch auf der anodenseitigen Fläche eine intensive Lokalisierung des elektrischen Felds hervorgerufen, wie in Teil (a) von 24 gezeigt. Aufgrund der oben beschriebenen Lokalisierung des elektrischen Felds übersteigt die elektrische Feldstärke EA an der Stelle A oder die elektrische Feldstärke EB an der Stelle B an der Grenze des Oxidfilms 3 × 105 V/cm, was einen Durchbruch an der Stelle A oder B hervorruft bzw. hervorrufen kann. Bei dieser Struktur ist deren Durchbruchsspannung durch die Oberflächenstruktur bestimmt, und die Durchbruchsspannung wird durch die parasitären Ladungen an der Grenze des Oxidfilms und in dem Oxidfilm und durch die externen parasitären Ladungen an der Oberfläche des Bauelements beeinflußt, was die Durchbruchsspannung instabil macht. Wenn das Bauelement in Harz vergossen ist, wird durch die beweglichen Ionen in dem Gußharz eine stärkere Lokalisierung des elektrischen Felds hervorgerufen, was in einigen Fällen die Durchbruchsspannung reduziert. Da der zulässige Toleranzbereich der implantierten Ionendosismengen in der n-leitenden Wannenzone 172 und der gleitenden Versatzzone 179 für die Durchbruchsspannung klein ist, wird eine niedrige Durchbruchsspannung durch Abweichungen der implantierten Ionendosismengen hervorgerufen.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Halbleiterbauelements mit hoher Durchbruchsspannung zu schaffen, insbesondere ein Verfahren zur Bildung einer Dotierstoffversatzzone in diesem Halbleiterbauelement.
  • Diese Aufgabe wird mit einem Verfahren gemäß den unabhängigen Ansprüchen gelöst. Eine vorteilhafte Weiterbildung der Erfindung ist Gegenstand des abhängigen Anspruchs.
  • Weitere Vorteile, Merkmale und Besonderheiten der Erfindung ergeben sich aus der nachfolgenden beispielhaften, jedoch nicht beschränkenden Beschreibung vorteilhafter Ausführungsformen der Erfindung.
  • 1 ist eine Querschnittsansicht eines Halbleiterbauelements mit hoher Durchbruchsspannung gemäß der ersten Ausführungsform der Erfindung.
  • 2 zeigt ein Paar Kurven zum Vergleichen der Verteilungen der elektrischen Feldstärke in der herkömmlichen p-leitenden Versatzzone und der p-leitenden Versatzzone gemäß der Erfindung, die eine Mehrzahl von Teilzonen umfaßt, deren Dotierstoffkonzentrationen sich voneinander unterscheiden.
  • 3 bis 12 sind Querschnittsansichten zur Erläuterung der Herstellungsschritte gemäß der zweiten Ausführungsform der Erfindung zur Herstellung eines Halbleiterbauelements mit hoher Durchbruchsspannung.
  • 13 ist eine Querschnittsansicht eines Halbleiterbauelements mit hoher Durchbruchsspannung gemäß der dritten Ausführungsform der Erfindung.
  • 14 zeigt die simulierte Verteilung der elektrischen Feldstärke (a) über den Querschnitt (b) des Halbleiterbauelements gemäß der dritten Ausführungsform der Erfindung.
  • 15 ist eine Querschnittsansicht eines Halbleiterbauelements mit hoher Durchbruchsspannung gemäß der vierten Ausführungsform der Erfindung.
  • 16(a) bis 16(e) sind Querschnittsansichten zur Erläuterung der Schritte der Bildung einer Dotierstoffversatzzone mit einer Mehrzahl von Teilzonen, deren Dotierstoffkonzentrationen sich voneinander unterscheiden.
  • 17(a) bis 17(e) sind Querschnittsansichten zur Erläuterung der Schritte der Bildung einer Dotierstoffversatzzone mit einer Mehrzahl von Teilzonen, deren Dotierstoffkonzentrationen sich voneinander unterscheiden, gemäß der fünften Ausführungsform der Erfindung.
  • 18(a) bis 18(d) sind Querschnittsansichten zur Erläuterung der Schritte der Bildung einer Mehrzahl von Dotierstoffversatzzonen, deren Leitfähigkeitstypen sich voneinander unterscheiden, gemäß der sechsten Ausführungsform der Erfindung.
  • 19 ist eine Querschnittsansicht eines Halbleiterbauelements mit einer p-leitenden Zone, die aus einer Mehrzahl von p-leitenden Teilzonen gebildet ist, deren Dotierstoffkonzentrationen sich voneinander unterscheiden.
  • 20 ist eine Querschnittsansicht eines Halbleiterbauelements, auf dem eine Mehrzahl von Masken gebildet ist, um eine p-leitende Zone zu bilden, die eine Mehrzahl von Teilzonen umfaßt, deren Dotierstoffkonzentrationen sich voneinander unterscheiden.
  • 21 ist eine Querschnittsansicht eines herkömmlichen Halbleiterbauelements mit hoher Durchbruchsspannung.
  • 22(a) ist eine Querschnittsicht zur Erläuterung des herkömmlichen Ionenimplantationsschritts zur Bildung einer p-leitenden Dotierstoffversatzzone.
  • 22(b) ist eine Querschnittsansicht zur Erläuterung des herkömmlichen thermischen Diffusionsschritts zur Bildung der p-leitenden Dotierstoffversatzzone.
  • 23 ist eine Querschnittsansicht eines herkömmlichen Lateral-Leistungs-MOSFETs, der eine hohe Durchbruchsspannung aufweist und die unter Bezug auf die 22(a) und 22(b) beschriebene Dotierstoffversatzzone enthält.
  • 24 zeigt eine Verteilung der elektrischen Feldstärke über das in 21 gezeigte herkömmliche Halbleiterbauelement mit hoher Durchbruchsspannung.
  • Das erfindungsgemäße Halbleiterbauelement weist, wie in 19 gezeigt, als Ersatz für die in 23 gezeigte p-leitende Zone 602 (p-leitende Versatzzone), deren Dotierstoffkonzentrationsverteilung und Tiefe gleichförmig sind, eine p-leitende Zone (p-leitende Versatzzone) 57 mit einer Mehrzahl von Teilzonen auf, deren Dotierstoffkonzentrationen sich von Teilzone zu Teilzone unterscheiden. Das erfindungsgemäße Halbleiterbauelement, das die oben beschriebene p-leitende Zone 57 aufweist, erleichtert es zu verhindern, daß eine Lokalisierung des elektrischen Felds hervorgerufen wird. In 19 weist die p-leitende Zone 57 drei Teilzonen I, II und III auf, deren Dotierstoffkonzentrationen sich von Teilzone zu Teilzone unterscheiden. Die Teilzonen, deren Dotierstoffkonzentrationen sich voneinander unterscheiden, werden durch die folgenden zwei Verfahren (ein erstes Verfahren und ein zweites Verfahren) gebildet.
  • Obwohl dies nicht dargestellt ist, wird beim ersten Verfahren die Ionenimplantation gemäß Darstellung in 22(a) mehrere Male wiederholt, wobei die Masken von Ionenimplantation zu Ionenimplantation geändert werden, und dann werden alle implantierten Ionen gleichzeitig eingetrieben. Bei dem zweiten Verfahren werden drei Arten von Masken 61, 62 und 63 kombiniert und die Masken 61, 62 und 63 in geeigneter Weise so kombiniert, daß sich die resultierende lokale Maskendicke zwischen den in 20 gezeigten Zonen B, C und D unterscheidet, und die Dosismengen von Ionen 59 werden durch die Einschritt-Ionenimplantation 58 gesteuert.
  • Beim ersten Verfahren ist es erforderlich, so viele Fotomasken wie Teilzonen herzustellen, da eine Fotomaske zur Bildung einer Teilzone verwendet wird. Auch beim zweiten Verfahren ist es erforderlich, so viele Fotomasken wie Teilzonen herzustellen, da die lokale Maskendicke durch Kombinieren verschiedener Masken erhalten wird. Zuerst wird das erste Verfahren nachstehend ausführlich beschrieben.
  • 1 ist eine Querschnittsansicht eines Halbleiterbauelements mit hoher Durchbruchsspannung gemäß einer ersten Ausführungsform der Erfindung. Das in 1 gezeigte Halbleiterbauelement ist ein Lateral-MOSFET, der eine hohe Durchbruchsspannung aufweist und eine p-leitende Zone (p-leitende Versatzzone) aufweist, welche eine Mehrzahl von Teilzonen umfaßt, deren Dotierstoffkonzentrationen sich voneinander unterscheiden.
  • Gemäß 1 umfaßt der Lateral-MOSFET ein n-leitendes Siliciumsubstrat 71, eine p-leitende Basiszone 87 im Oberflächenabschnitt des Substrats 71, eine n-leitende Drain-Zone 89 im Oberflächenabschnitt des Substrats 71, eine p-leitende Versatzzone 83 im Oberflächenabschnitt des Substrats 71, eine n-leitende Source-Zone 88 im Oberflächenabschnitt der p-leitenden Basiszone 87 und eine p+-Kontaktzone 90 im Oberflächenabschnitt der p-leitenden Basiszone 87. Die p-leitende Versatzzone 83 umfaßt eine erste Teilzone 83a, deren Dotierstoffkonzentration am höchsten ist und deren Diffusionstiefe am größten ist, eine zweite Teilzone 83b, deren Dotierstoffkonzentration und Diffusionstiefe mittel sind, und eine dritte Teilzone 83c, deren Dotierstoffkonzentration am niedrigsten ist und deren Diffusionstiefe am kleinsten ist. Eine Gate-Elektrode 92 ist oberhalb eines Abschnitts der p-leitenden Basiszone 87 gebildet, der sich zwischen der n-leitenden Source-Zone 88 und dem n-leitenden Siliciumsubstrat 71 (oder der p-leitenden Versatzzone 83) erstreckt, wobei ein Gate-Isolierfilm 91 in Zwischenlage angeordnet ist. Ein Isolierfilm 93 ist auf der Gate-Elektrode 92 und der p-leitenden Versatzzone 83 gebildet. Eine Source-Elektrode 94 ist auf der n-leitenden Source-Zone 88 gebildet. Eine Drain-Elektrode 95 ist auf der n-leitenden Drain-Zone 89 gebildet.
  • Die p-leitende Versatzzone 83 unterscheidet sich von einer herkömmlichen p-leitenden Versatzzone insofern, als die p-leitende Versatzzone 83 aus der ersten Teilzone 83a, der zweiten Teilzone 83b und der dritten Teilzone 83c gebildet ist, deren Dotierstoffkonzentrationen sich voneinander unterscheiden.
  • Tabelle 1 listet das Dotierstoffkonzentrationsprofil in der p-leitenden Versatzzone 83 auf. Tabelle 1
    Teilzonen Erste Teilzone Zweite Teilzone Dritte Teilzone
    Oberflächendotierstoffkonzentrationen 7 × 1016 cm–3 5 × 1016 cm–3 3 × 1016 cm–3
    Diffusionstiefen 1,5 μm 1,2 μm 0,9 μm
  • Die Oberflächenkonzentration ist am höchsten in der ersten Teilzone 83a und am niedrigsten in der dritten Teilzone 83c.
  • 2 zeigt ein Paar Kurven zum Vergleichen der Verteilungen der elektrischen Feldstärke in der herkömmlichen p-leitenden Versatzzone und der erfindungsgemäßen p-leitenden Versatzzone 83, die eine Mehrzahl von Teilzonen umfaßt, deren Dotierstoffkonzentrationen sich voneinander unterscheiden.
  • Wenn sich das in 23 gezeigte herkömmliche Bauelement im Sperrzustand befindet, ist die elektrische Feldstärke an beiden Enden der p-leitenden Versatzzone 602 abnormal hoch. Wenn sich das in 1 gezeigte Bauelement gemäß der ersten Ausführungsform im Sperrzustand befindet, ist die elektrische Feldstärke über die p-leitende Versatzzone 83 ziemlich gleichförmig, was zu einer verbesserten Zuverlässigkeit der Durchbruchsspannung des Bauelements führt.
  • Nachstehend wird das Verfahren zur Bildung einer p-leitenden Versatzzone mit einer Mehrzahl von Teilzonen beschrieben, deren Dotierstoffkonzentrationen sich voneinander unterscheiden.
  • Die 3 bis 12 sind Querschnittsansichten zur Erläuterung der Herstellungsschritte gemäß einer zweiten Ausführungsform der Erfindung zur Bildung einer p-leitenden Versatzzone mit einer Mehrzahl von Teilzonen, deren Dotierstoffkonzentrationen sich voneinander unterscheiden, in einem Halbleiterbauelement mit hoher Durchbruchsspannung.
  • Gemäß 3 wird das n-leitende Siliciumsubstrat 71 mit Fotolack 74a überzogen. Durch eine Fotomaske 700 wird mit ultraviolettem Licht 701 bestrahlt. Dann wird durch Ätzen eine den Fotolack 74a durchsetzende Öffnung 75 gebildet.
  • Gemäß 4 wird eine Borionenimplantation 77 mit hoher Dosismenge ausgeführt, um Borionen 76 in das n-leitende Siliciumsubstrat 71 zu implantieren.
  • Gemäß 5 wird der Fotolack 74a von dem n-leitenden Siliciumsubstrat 71 entfernt, das n-leitende Siliciumsubstrat 71 wird mit einem Fotolack 74b überzogen, durch eine Fotomaske 702 wird mit ultraviolettem Licht 703 bestrahlt, und durch Ätzen wird eine den Fotolack 74b durchsetzende Öffnung 78 gebildet.
  • Gemäß 6 wird eine Borionenimplantation 79 mit mittlerer Dosismenge ausgeführt, um Borionen 80 in das n-leitende Siliciumsubstrat 71 zu implantieren.
  • Gemäß 7 wird der Fotolack 74b von dem n-leitenden Siliciumsubstrat 71 entfernt, dieses wird mit einem Fotolack 74c überzogen, durch eine Fotomaske 704 wird mit ultraviolettem Licht 705 bestrahlt, und durch Ätzen wird eine den Fotolack 74c durchsetzende Öffnung 81 gebildet.
  • Gemäß 8 wird eine Borionenimplantation 82 mit niedriger Dosismenge ausgeführt, um Borionen 81 in das n-leitende Siliciumsubstrat 71 zu implantieren.
  • Gemäß 9 werden die implantierten Borionen thermisch eingetrieben, um eine p-leitende Zone 83 mit drei Teilzonen zu bilden, deren Dotierstoffkonzentrationen sich voneinander unterscheiden. Die p-leitende Zone 83 stellt eine p-leitende Versatzzone dar.
  • Gemäß 10 wird das n-leitende Siliciumsubstrat 71 und die p-leitende Zone 83 mit einem Fotolack 84 überzogen, durch eine Fotomaske 707 wird mit ultraviolettem Licht 708 bestrahlt, und durch Ätzen wird eine den Fotolack 84 durchsetzende Öffnung 85 gebildet.
  • Gemäß 11 wird eine Borionenimplantation 87 mit hoher Dosismenge ausgeführt, um Borionen 86 in das n-leitende Siliciumsubstrat 71 zu implantieren.
  • Gemäß 12 werden die implantierten Borionen thermisch eingetrieben, um die p-leitende Zone 87 zu bilden, die als p-leitende Basiszone dient.
  • Dann wird der in 1 gezeigte Lateral-MOSFET mit hoher Durchbruchsspannung durch nicht gezeigte zusätzliche Herstellungsschritte fertiggestellt.
  • Zur Bildung einer p-leitenden Versatzzone mit drei Teilzonen, deren Dotierstoffkonzentrationen sich voneinander unterscheiden, ist es erforderlich, drei Fotomasken 700, 702 und 704 herzustellen, um drei Fotolitografieschritte auszuführen und drei Ionenimplantationsschritte mit den jeweiligen Dosismengen auszuführen.
  • Nun wird das Verfahren zur Herstellung eines Halbleiterbauelements mit hoher Durchbruchsspannung ausführlich erläutert.
  • 13 ist eine Querschnittsansicht eines Halbleiterbauelements mit hoher Durchbruchsspannung gemäß einer dritten Ausführungsform der Erfindung. Gemäß 13 wird eine n-leitende Wannenzone 152 im Oberflächenabschnitt eines p-leitenden Substrats 151 mit hohem spezifischen Widerstand von 150 Ω cm gebildet. Eine p-leitende Basiszone 153 wird im Oberflächenabschnitt der n-leitenden Wannenzone 152 gebildet. Die Oberflächenkonzentration der n-leitenden Wannenzone 152 beträgt 3 × 1016 cm–3 . Die Diffusionstiefe der n-leitenden Wannenzone 152 beträgt 6 μm. Nachdem eine später beschriebene p-leitende Versatzzone 159 gebildet worden ist, beträgt die Gesamtdonatormenge in der n-leitenden Wannenzone 152 1 × 1012 cm–3. Eine p-leitende Versatzzone 159 (entsprechend der p-leitenden Versatzzone 83 in 1) wird im Oberflächenabschnitt einer n-leitenden Driftzone (dem Teilstück Ld der n-leitenden Wannenzone 152) gebildet. Wenn die Durchbruchsspannung 700 V beträgt, weist das Ld-Teilstück eine Breite von 70 μm auf. Die gleitende Versatzzone 159 setzt sich zusammen aus einer Teilzone 159a im Teilstück LP1 der gleitenden Versatzzone 159, einer Teilzone 159b im Teilstück LP2 der p-leitenden Versatzzone 159 und einer Teilzone 159c im Teilstück LP3 der p-leitenden Versatzzone (entsprechend der ersten gleitenden Teilzone, der zweiten p-leitenden Teilzone bzw. der dritten p-leitenden Teilzone von 1). Beispielsweise beträgt die Breite LP1 der Teilzone 159a 25 μm, die Breite LP2 der Teilzone 159b beträgt 20 μm, und die Breite LP3 der Teilzone 159c beträgt 25 μm. Beispielsweise ist die Oberflächenkonzentration im LP1-Teilstück um etwa 10% höher eingestellt als in dem LP2-Teilstück, und die Oberflächenkonzentration im LP3-Teilstück ist um etwa 10% niedriger eingestellt als im LP2-Teilstück. Detailliert gesagt beträgt die Oberflächenkonzentration im LP1-Teilstück 5,5 × 1016 cm–3, die Oberflächenkonzentration im LP2-Teilstück beträgt 5,0 × 1016 cm–3, und die Oberflächenkonzentration im LP3-Teilstück beträgt 4,5 × 1016 cm–3.
  • Im tatsächlichen Herstellungsprozeß werden Borionen so in die die Teilstücke LP1, LP2 und LP3 umfassende Zone implantiert, daß die Oberflächenborkonzentration nach der Wärmebehandlung 5,0 × 1016 cm–3 beträgt. Borionen werden im LP1-Teilstück hinzugefügt, so daß die resultierende Oberflächenborkonzentration im LP1-Teilstück nach der Wärmebehandlung 5,5 × 1016 cm–3 beträgt. Phosphorionen werden in das LP3-Teilstück dotiert, so daß die Oberflächenphosphorkonzentration im LP3-Teilstück nach der Wärmebehandlung 0,5 × 1016 cm–3 beträgt, um die Borkonzentration zu kompensieren. Da die Schritte zum thermischen Eintreiben aus Gründen der Einfachheit unter den gleichen Bedingungen ausgeführt werden, beträgt die Diffusionstiefe 1,1 μm für das LP1-Teilstück, 1,0 μm für das LP2-Teilstück und 0,9 μm für das LP3-Teilstück. Somit werden die Oberflächenkonzentrationen und die Diffusionstiefen der Teilzonen 159a, 159b und 159c durch Dotieren einer bestimmten Menge an Borionen vorab und durch Dotieren einer zusätzlichen Menge an Borionen oder Phosphorionen präzise eingestellt. Die Oberflächenkonzentration in der p-leitenden Basiszone 153 beträgt 3 × 1016 cm–3. Die Diffusionstiefe der p-leitenden Basiszone 153 beträgt 2 μm. Die Schwellenspannung des Leistungs-MOSFETs wird durch die Oberflächenkonzentration in der gleitenden Basiszone 153 eingestellt. Alternativ kann die p-leitende Zone, welche eine Mehrzahl von Teilzonen enthält, deren Oberflächenkonzentrations- und Diffusionstiefen sich voneinander unterscheiden, durch ausschließliches Implantieren von Borionen gebildet werden, obwohl die Präzision der Bildung nicht so gut ist.
  • Dann wird ein Isolierfilm 160 mit 0,6 μm Dicke wie beispielsweise ein LOCOS-Film (thermisch oxidierter Siliciumfilm) gebildet. Eine Polysilicium-Gate-Elektrode 157 wird auf einem Gate-Oxidfilm 163 mit 25 nm Dicke gebildet. Das Symbol L in 13 bezeichnet die Zone, in der ein Kanal gebildet wird. Obwohl dies nicht in 13 gezeigt ist, werden n+-Kontaktzonen in einer n-leitenden Source-Zone 155 und einer n-leitenden Drain-Zone 154 gebildet. Die Oberflächenkonzentration der n+-Kontaktzonen beträgt 1 × 1020 cm–3. Die Diffusionstiefe der n+-Kontaktzonen beträgt 0,2 μm. Eine p+-Kontaktzone 156 wird im Oberflächenabschnitt der p-leitenden Basiszone 153 gebildet. Die Oberflächenkonzentration der p+-Kontaktzone 156 beträgt 5 × 1019 cm–3. Die Diffusionstiefe der p+-Kontaktzone 156 beträgt 0,5 μm. Ein nicht gezeigter Zwischenschichtisolierfilm wird gebildet. Kontaktlöcher werden gebohrt. Anschließend werden eine Source-Elektrode 161 und eine Drain-Elektrode 162 gebildet.
  • Es können verschiedene alternative Verfahren eingesetzt werden, um eine p-leitende Versatzzone 159 mit Dotierstoffkonzentrationsvariationen zu versehen. Die Anzahl an Teilzonen in der gleitenden Versatzzone 159 ist nicht auf drei (Teilzonen 159a, 159b und 159c) beschränkt. Die Anzahl an Teilzonen in der p-leitenden Versatzzone 159 hängt von der Durchbruchsspannungsklasse, der Oxidfilmdicke, dem Montagezustand, den Umständen, unter denen das Bauelement verwendet wird, und derartigen Bedingungen ab. Es ist nicht immer erforderlich, die p-leitende Basiszone 153 mit der n-leitenden Wannenzone 152 zu umgeben. Wenn statt der Bildung der gleitenden Basiszone 153 in der n-leitenden Wannenzone 152 das Halbleiterbauelement eine mit der Kanalzone (L-Teilstück) verbundene n-leitende Wannenzone aufweist, d. h. eine n-leitende Wannenzone, die sich in Flächen- bzw. Oberflächenkontakt mit der p-leitenden Basiszone befindet, arbeitet es ebenfalls gut, wie es gewünscht ist.
  • Durch Simulation wurde bestätigt, daß sich die elektrische Feldstärke in der in 14(a) dargestellten Weise über die oben beschriebene Halbleiterstruktur verteilt. Die elektrischen Feldstärken EC, ED, EE und EF an den Punkten C, D, E bzw. F sind niedriger als 2 × 105 V/cm. Die elektrische Feldstärke ist an diesen Punkten aufgrund der sich vom pn-Übergang zwischen der p-leitenden Basiszone 153 und der n-leitenden Wannenzone 152 in die n-leitende Wannenzone 152 ausdehnenden Verarmungsschicht und der sich vom pn-Übergang zwischen der n-leitenden Wannenzone 152 und der p-leitenden Versatzzone 159 zum Abschnitt der p-leitenden Versatzzone 159 nahe der n-leitenden Drain-Zone 154 hin ausdehnenden Verarmungsschicht niedrig. Die Durchbruchsspannung des Bauelements wird durch die Durchbruchsspannung des Übergangsabschnitts (Punkt G) zwischen der n-leitenden Wannenzone 152 und dem p-leitenden Substrat 151 unterhalb der n-leitenden Drain-Zone 154 bestimmt.
  • Die oben beschriebene Struktur erleichtert die Sicherstellung einer stabilen Durchbruchsspannung bei hoher Temperatur und unter Anlegen einer hohen Spannung für eine lange Zeitspanne. Das Volumen der n-leitenden Wannenzone 152 unterhalb der p-leitenden Versatzteilzone 159c, die den Großteil des Durchlaßwiderstands verursacht, wird bei der Erfindung mehr als bei der herkömmlichen Halbleiterstruktur erhöht, und der Durchlaßwiderstand wird reduziert. Wenn die n-leitende Wannenzone 152 durch Diffusion gebildet wird, wird die stark dotierte Zone vergrößert und der Durchlaßwiderstand im Vergleich zu demjenigen bei der herkömmlichen Halbleiterstruktur um 5% reduziert.
  • 15 ist eine Querschnittsansicht eines Halbleiterbauelements mit hoher Durchbruchsspannung gemäß einer vierten Ausführungsform der Erfindung. Dieses Halbleiterbauelement umfaßt ein gleitendes Substrat 151 mit hohem spezifischen Widerstand von 150 Ω cm, eine n-leitende Wannenzone 164 im Oberflächenabschnitt des p-leitenden Substrats 151 und eine p-leitende Basiszone 153 im Oberflächenabschnitt der n-leitenden Wannenzone 164. Die p-leitende Wannenzone 164 umfaßt eine erste Wannenteilzone 165, eine zweite Wannenteilzone 166 und eine dritte Wannenteilzone 167, deren Dotierstoffkonzentrationen sich voneinander unterscheiden. Die Oberflächenkonzentration beträgt 2,4 × 1016 cm–3 für die erste Wannenteilzone 165, 3,0 × 1016 cm–3 für die zweite Wannenteilzone 166 und 3,6 × 1016 cm–3 für die dritte Wannenteilzone 167. Die Diffusionstiefe beträgt 4 μm bei der ersten Wannenteilzone 165, 5 μm für die zweite Wannenteilzone 166 und 6 μm für die dritte Wannenteilzone 167. Beispielsweise beträgt die Breite LP1 etwa 25 μm, die Breite LP2 beträgt etwa 20 μm, und die Breite LP3 beträgt etwa 25 μm. Eine p-leitende Versatzzone 169, die drei Versatzteilzonen umfaßt, deren Oberflächenkonzentrationen und Diffusionstiefen sich voneinander unterscheiden, ist im Oberflächenabschnitt eines Teilstücks Ld der n-leitenden Wannenzone 164 (einer n-leitenden Driftzone) gebildet. Die Breite des Teilstücks Ld beträgt etwa 70 μm, um die Durchbruchsspannung von 700 V zu garantieren. Um eine p-leitende Versatzzone 169 zu bilden, werden Borionen mit einer Oberflächenkonzentration von 5 × 1016 cm–3 auf die Diffusionstiefe von 1,0 μm gemeinsam dotiert. Die Bordiffusionstiefe ist durch eine gestrichelte Linie 168 gezeigt. Als Folge befindet sich eine erste Versatzteilzone 169a im Oberflächenabschnitt der ersten Wannenteilzone 165, eine zweite Versatzteilzone 169b im Oberflächenabschnitt der zweiten Wannenteilzone 166 und eine dritte Versatzteilzone 169c im Oberflächenabschnitt der dritten Wannenteilzone 167.
  • Beim tatsächlichen Herstellungsprozeß werden Phosphorionen in demjenigen Abschnitt der n-leitenden Wannenzone, der die Teilstücke LP1, LP2 und LP3 umfaßt, mit einer Dosismenge implantiert, bei der die Oberflächenphosphorkonzentration nach der Wärmebehandlung 2,4 × 1016 cm–3 beträgt. Die implantierten Phosphorionen werden bei 1150°C für zehn Stunden eingetrieben. Den Teilstücken LP2 und LP3 werden Phosphorionen mit einer Dosismenge hinzugefügt, bei der die resultierende Oberflächenphosphorkonzentration in den Teilstücken LP2 und LP3 nach der Wärmebehandlung 3,0 × 1076 cm–3 ist. Außerdem werden dem Teilstück LP3 Phosphorionen mit einer Dosismenge hinzugefügt, bei der die resultierende Oberflächenphosphorkonzentration nach der Wärmebehandlung im Teilstück LP3 3,6 × 1016 cm–3 beträgt. Dann werden zur Bildung der gleitenden Versatzzone 169 Borionen in die die Teilstücke LP1, LP2 und LP3 umfassende Zone mit einer Dosismenge dotiert, bei der die Oberflächenborkonzentration nach der Wärmebehandlung 5 × 1016 cm–3 beträgt. Die dotierten Borionen werden thermisch eingetrieben.
  • Die Oberflächenkonzentration der p-leitenden Basiszone 153 beträgt 3 × 1016 cm–3. Die Diffusionstiefe der p-leitenden Basiszone 153 beträgt 2 μm. Die Schwellenspannung des Leistungs-MOSFETs wird durch die Oberflächenkonzentration in der p-leitenden Basiszone 153 eingestellt. Dann wird ein Thermooxidationsfilm 160 mit 0,6 μm Dicke gebildet. Eine Polysilicium-Gate-Elektrode 157 wird auf einem Gate-Oxidfilm 163 mit 25 nm Dicke gebildet. Obwohl nicht in 15 gezeigt, werden Kontaktzonen in in einer n-leitenden Source-Zone 155 und einer n-leitenden Drain-Zone 154 gebildet. Die Diffusionstiefe in jeder n+-Kontaktzone beträgt 0,2 μm. Die Oberflächenkonzentration in jeder n+-Kontaktzone beträgt 1 × 1020 cm–3. Eine p+-Kontaktzone 156 befindet sich im Oberflächenabschnitt der p-leitenden Basiszone 153. Die Oberflächenkonzentration der p+-Kontaktzone 156 beträgt 5 × 1019 cm–3. Die Diffusionstiefe der p+-Kontaktzone 156 beträgt 0,5 μm. Verschiedene alternative Verfahren können eingesetzt werden, um die p-leitende Versatzzone 169 mit Dotierstoffkonzentrationsvariationen zu versehen. Die Anzahl der Versatzteilzonen in der p-leitenden Versatzzone 169 ist nicht auf drei beschränkt. Die Anzahl an Teilzonen in der p-leitenden Versatzzone 169 hängt von der Durchbruchsspannungsklasse, der Oxidfilmdicke, dem Montagezustand, den Umständen, unter denen das Bauelement verwendet wird, und derartigen Bedingungen ab.
  • Das Halbleiterbauelement gemäß der vierten Ausführung zeigt die gleichen Effekte wie das Halbleiterbauelement gemäß der dritten Ausführungsform.
  • Zur Bildung einer Versatzzone mit einer Mehrzahl von Teilzonen, deren Dotierstoffkonzentrationen sich voneinander unterscheiden, ist es erforderlich, so viele Fotomaskenblätter wie Teilzonen herzustellen. Zur Bildung von Versatzzonen, deren Leitfähigkeitstypen sich voneinander unterscheiden, ist es für die vorstehenden Herstellungsverfahren ebenfalls erforderlich, mehrere Fotomaskenblätter herzustellen. Das Erfordernis der Herstellung mehrerer Fotomaskenblätter treibt die Herstellungskosten in die Höhe. Im folgenden werden verbesserte Verfahren, welche das oben beschriebene Problem vermeiden, beschrieben.
  • Nun werden die verbesserten Verfahren kurz beschrieben. Die verbesserten Verfahren verwenden eine Fotomaske zur Bildung einer Mehrzahl von Teilzonen, deren Dotierstoffkonzentrationen sich voneinander unterscheiden, oder zur Bildung von Versatzzonen, deren Leitfähigkeitstypen sich voneinander unterscheiden.
  • Eines der verbesserten Verfahren verwendet einen aus mehreren Schichten gebildeten Dünnfilm, dessen Materialien und Ätzgeschwindigkeit sich voneinander unterscheiden, wie beispielsweise eine Maske für die Ionenimplantation. Die oberste Schicht der Maske wird unter Verwendung einer Fotomaske bearbeitet, und die unteren Schichten werden nacheinander bearbeitet. Eine die jeweilige Schicht der Maske durchsetzende Öffnung wird für die Ionenimplantation durch Selbstausrichtung so gebildet, daß die untere Schicht der Maske eine größere Öffnung aufweist. Teilzonen, deren implantierte Ionenmengen sich voneinander unterscheiden, werden in einer Dotierstoffversatzzone durch eine Ein-Schritt-Ionenimplantation unter Verwendung der wie oben beschrieben gebildeten Maske gebildet.
  • Andererseits wird eine Maske zum Implantieren von Ionen unterschiedlicher Leitfähigkeitstypen durch Selbstausrichtung unter Verwendung einer Fotomaske gebildet, und Dotierstoffversatzzonen, deren Leitfähigkeitstypen sich voneinander unterscheiden, werden unter Verwendung der wie oben beschrieben gebildeten Maske gebildet.
  • Hier bedeutet das Wort ”Selbstausrichtung”, daß eine Mehrzahl ähnlicher Muster unter Verwendung nur einer Fotomaske gebildet wird.
  • Die 16(a) bis 16(e) sind Querschnittsansichten zur Erläuterung der Schritte der Bildung einer Dotierstoffversatzzone mit einer Mehrzahl von Teilzonen, deren Dotierstoffkonzentrationen sich voneinander unterscheiden.
  • Gemäß 16(a) wird ein SiO2-Film 42 auf einem Siliciumsubstrat 41 gebildet. Der SiO2-Film 42 wird mit einem Fotolack 43 überzogen. Nachdem der Fotolack 43 ausgehärtet ist, wird er durch eine Fotomaske 44 mit ultraviolettem Licht 45 bestrahlt. Eine Öffnung 46 wird durch Belichtung und anschließendes Ätzen in dem Teilstück des Fotolacks 43 gebildet, das dem Teilstück entspricht, in dem eine Dotierstoffversatzzone zu bilden ist.
  • Gemäß 16(b) wird der Abschnitt des SiO2-Films 42 unterhalb der Öffnung 46 des Fotolacks 43 durch Trockenätzung entfernt.
  • Gemäß 16(c) wird der SiO2-Film 42 unterhalb des Fotolacks 43 mit Fluorwasserstoffsäure seitlich mit einer gewünschten Breite II (das Teilstück II in 16(c)) entfernt. Somit werden das Teilstück I, in dem das Siliciumsubstrat 41 freiliegt, das mit Fotolack 43 überdeckte Teilstück II und das mit SiO2-Film 42 und dem Fotolack 43 überdeckte Teilstück III durch Selbstausrichtung unter Verwendung einer einzigen Fotomaske 44 gebildet.
  • Gemäß 16(d) wird eine Borionenimplantation 47 auf der gesamten Oberfläche des Siliciumsubstrats 41 ausgeführt. Da sich das Ionenimplantationsabschirmvermögen der Teilstücke I, II und III voneinander unterscheidet, unterscheiden sich die implantierten Mengen an Ionen 48 in den Teilstücken I, II und III voneinander. Genauer gesagt gilt die folgende Beziehung für die implantierten Ionenmengen in den Teilstücken I, II und III.
  • Implantierte Ionenmenge in Teilstück I > implantierte Ionenmenge in Teilstück II > implantierte Ionenmenge in Teilstück III.
  • Gemäß 16(e) wird der Fotolack 43 entfernt, und die implantierten Ionen werden thermisch eingetrieben, was zu einer p-leitenden Zone 49 führt. Die resultierende p-leitende Zone 49 umfaßt aneinander angrenzende Dotierstoffversatzteilzonen, deren Dotierstoffkonzentrationen sich voneinander unterscheiden. Da sich die Reichweiten der Ionen von Teilzone zu Teilzone unterscheiden, unterscheiden sich die Diffusionstiefen der Teilzonen etwas voneinander. Die Tiefen der Teilzonen sind in 16(e) übertrieben dargestellt.
  • Nun werden ein Verfahren zur Bildung einer Dotierstoffversatzzone mit einer Mehrzahl von Teilzonen, deren Dotierstoffkonzentrationen sich voneinander unterscheiden, unter Verwendung einer einzigen Fotomaske und ein Verfahren zur Bildung einer Mehrzahl von Dotierstoffversatzzonen, deren Leitfähigkeitstypen sich voneinander unterscheiden, unter Verwendung einer einzigen Fotomaske in Verbindung mit jeweiligen Ausführungsformen beschrieben.
  • 17(a) bis 17(e) sind Querschnittsansichten zur Erläuterung der Schritte der Bildung einer Dotierstoffversatzzone mit einer Mehrzahl von Teilzonen, deren Dotierstoffkonzentrationen sich voneinander unterscheiden, gemäß einer fünften Ausführungsform der Erfindung.
  • Das unter Bezug auf die 17(a) bis 17(e) beschriebene Verfahren verwendet eine Fotomaske 100, um eine aus drei p-leitenden Zonen 7, 8 und 9 gebildete p-leitende Versatzzone 10 zu bilden.
  • Gemäß 17(a) wird ein LTO-SiO2-Film (ein SiO2-Film, der durch Oxidation bei niedriger Temperatur gebildet wird) 2 mit 1 μm Dicke auf einem n-leitenden Siliciumsubstrat 1 gebildet. Ein Plasma-SiN-Film (Siliciumnitridfilm, der durch das Plasma-CVD-Verfahren gebildet wird) 3 mit 1 μm Dicke wird auf dem LTO-SiO2-Film 2 gebildet. Der Plasma-SiN-Film 3 wird mit einem Fotolack 4 mit 1 μm Dicke überzogen. Der Fotolack 4 wird ausgehärtet, und durch eine Fotomaske 100 wird der Fotolack 4 mit ultraviolettem Licht 101 bestrahlt. Nach der Belichtung des Fotolacks 4 wird eine Öffnung 16 durch Ätzen in dem Abschnitt des Fotolacks 4 gebildet, der dem Abschnitt entspricht, in dem eine Versatzzone zu bilden ist.
  • Gemäß 17(b) wird der Abschnitt des Plasma-SiN-Films 3 unterhalb der Öffnung 16 des Fotolacks 4 durch Trockenätzung entfernt. Obwohl in den Figuren nicht gezeigt, weist der SiN-Film 3 eine Doppelschichtstruktur mit einer oberen Schicht mit etwa 5 nm Dicke auf, deren Ätzgeschwindigkeit hoch ist. Die obere Schicht mit einer hohen Ätzgeschwindigkeit wird durch Modifizieren der Oberfläche des SiN-Films 3 gebildet. Die Oberfläche des SiN-Films 3 wird dadurch modifiziert, daß sie einem Wasserstoffplasma ausgesetzt wird. Alternativ wird die obere Schicht des SiN-Films 3 durch Niederschlagen eines dünnen Plasma-CVD-SiN:H-Films (Siliciumnitridfilm, der eine kleine Menge an durch das Plasma-CVD-Verfahren gebildetem Wasserstoff enthält) auf einem thermisch nitrierten Siliciumfilm gebildet. Da die obere Schicht eine hohe Ätzgeschwindigkeit aufweist, wird der SiN-Film 3 seitlich mit einer bestimmten Breite X geätzt. Die Ätzebene des SiN-Films 3 ist gemäß Darstellung in 17(b) schräg. Die seitliche Breite X wird durch Verlängerung der Ätzzeitspanne über die Zeitspanne hinaus, in der der SiN-Film 3 über seine Dicke geätzt wird, eingestellt.
  • Der LTO-SiO2-Film 2 wird nicht durch das oben beschriebene Trockenätzen geätzt. Das Substrat 1 wird in Fluorwasserstoffsäure getaucht, und der LTO-SiO2-Film wird für eine bestimmte seitliche Breite Y vom Rand der Öffnung des Plasma-SiN-Films 3 aus durch Naßätzung geätzt. Dann wird eine Borionenimplantation 5 auf der gesamten Oberfläche des Siliciumsubstrats 1 durch die aus dem Fotolack 4, dem Plasma-SiN-Film 3 und dem LTO-SiO2-Film 2 gebildete Maske ausgeführt. Die Konzentration der implantierten Borionen ist in der Zone A des Siliciumsubstrats 1 unterhalb der Öffnung 16 des Fotolacks 4 am höchsten. Die Konzentration der implantierten Borionen 6 ist in der Zone B des Siliciumsubstrats 1 unterhalb des Fotolacks 4 mittel. Die Konzentration der implantierten Borionen 6 ist in der Zone C des Siliciumsubstrats 1 unterhalb der aus dem Fotolack 4 und dem Plasma-SiN-Film 3 gebildeten Doppelschichtmaske am geringsten. Die Konzentration der implantierten Borionen 6 ist in der Zone D des Siliciumsubstrats 1 unterhalb der aus dem Fotolack 4, dem Plasma-SiN-Film 3 und dem LTO-SiO2-Film 2 gebildeten Dreischichtmaske Null, da die Dreischichtmaske Borionen abblockt. Wenn die Dreischichtmaske dünn genug ist, können sich implantierte Borionen 6 in der Zone D befinden.
  • Gemäß 17(c) wird die den Fotolack 4, den Plasma-SiN-Film 3 und den LTO-SiO2-Film 2 umfassende Maske für die Ionenimplantation entfernt, und die implantierten Borionen 6 werden thermisch eingetrieben. Als Ergebnis dieses thermischen Eintreibens werden die Zonen A, B und C zu einer ersten p-leitenden Teilzone 7, einer zweiten p-leitenden Teilzone 8 bzw. einer dritten gleitenden Teilzone 9 gemacht. Die Borkonzentration ist in der ersten p-leitenden Teilzone 7 am höchsten, mittel in der zweiten p-leitenden Teilzone 8 und am niedrigsten in der dritten p-leitenden Teilzone 9. Die erste p-leitende Teilzone 7, die an die erste p-leitende Teilzone 7 angrenzende zweite p-leitende Teilzone 8 und die an die zweite p-leitende Teilzone 8 angrenzende dritte gleitende Teilzone 9 bilden eine p-leitende Zone 10. Da die Reichweiten der Ionen sich von Teilzone zu Teilzone unterscheiden, unterscheiden sich die Diffusionstiefen der Teilzone etwas voneinander. Die Tiefen der Teilzonen sind in 17(c) übertrieben dargestellt.
  • Gemäß 17(d) werden eine p-leitende Basiszone und ein Teil der p-leitenden Versatzzone durch Borionenimplantation 13 unter Verwendung eines gemusterten Fotolacks 11 als Maske gebildet. Die Dosismenge an Borionen 12 ist etwas höher eingestellt als die Bordosismenge in der vorstehenden Zone A.
  • Gemäß 17(e) werden p-leitende Zonen 14 und 15 durch thermisches Eintreiben der Borionen 12 gebildet. Die p-leitende Zone 15 wird für eine p-leitende Basiszone als einem Bestandteil des Halbleiterbauelements verwendet. Die p-leitende Zone 14 und die erste bis dritte Teilzone 7 bis 9 bilden eine p-leitende Versatzzone mit variierenden Dotierstoffkonzentrationen.
  • Schließlich wird ein Halbleiterbauelement erhalten, das gleich wie das Halbleiterbauelement von 1 ist, wobei die Beschreibung der nachfolgenden Herstellungsschritte weggelassen wird.
  • Somit wird unter Verwendung einer einzigen Fotomaske 100 eine Dotierstoffversatzzone mit einer Mehrzahl von Teilzonen (Teilzonen 7, 8 und 9) gebildet, deren Dotierstoffkonzentrationen sich voneinander unterscheiden.
  • Die 18(a) bis 18(d) sind Querschnittsansichten zur Erläuterung der Schritte der Bildung einer Mehrzahl von Dotierstoffversatzzonen, deren Leitfähigkeitstypen sich voneinander unterscheiden, gemäß einer sechsten Ausführungsform der Erfindung. Das unter Bezug auf die 18(a) bis 18(d) beschriebene Verfahren verwendet eine Fotomaske, um zwei Versatzzonen zu bilden, deren Leitfähigkeitstypen sich voneinander unterscheiden.
  • Gemäß 18(a) wird ein Thermooxidationssiliciumfilm (nachstehend als ”SiO2-Film” bezeichnet) 23 mit 20 nm Dicke und dann ein Thermonitrierungssiliciumfilm (nachstehend als ”SiN-Film” bezeichnet) 24 mit 20 nm Dicke auf einem n-leitenden Siliciumsubstrat 21 niedergeschlagen. Der SiN-Film 24 wird mit einem Fotolack 25 überzogen, und dann wird der Fotolack 25 ausgehärtet. Der Fotolack 25 wird durch Bestrahlung mit ultraviolettem Licht 201 durch eine Fotomaske 200 so gemustert, daß der Fotolack 25 ein Fenster in dessen Abschnitt aufweist, der dem Abschnitt des n-leitenden Siliciumsubstrats 21 entspricht, in dem eine Versatzzone zu bilden ist. Ähnlich wie der vorstehende SiN-Film 3 weist der SiN-Film 24 eine Doppelschichtstruktur mit einer oberen Schicht von etwa 5 nm Dicke auf, deren Ätzgeschwindigkeit hoch ist. Aufgrund der Doppelschichtstruktur wird der SiN-Film 24 unterhalb des Fotolacks 25 durch Plasmaätzen durch das Fenster des Fotolacks 25 seitlich geätzt. Die seitliche Ätzbreite X wird durch Steuerung der Verlängerung der Ätzzeitspanne eingestellt.
  • Gemäß 18(b) wird eine Borionenimplantation 26 ausgeführt, um Borionen 27 in den Abschnitt des Siliciumsubstrats 21 unterhalb des Fensters des Fotolacks 25 zu implantieren.
  • Gemäß 18(c) wird der Fotolack 25 entfernt. Eine p+-Zone 29 wird durch thermisches Eintreiben der implantierten Borionen 27 in einer oxidierenden Atmosphäre gebildet. Gleichzeitig wird ein dicker Oxidfilm von etwa 1 μm Dicke (nachstehend als ”LOCOS-Film” bezeichnet) 28 in dem nicht vom SiN-Film 24 bedeckten Abschnitt des SiO2-Films 23 gebildet.
  • Gemäß 18(d) dient der LOCOS-Film 28 als Maske für die folgende Dotierstoffionenimplantation. Durch Phosphorionenimplantation 30 werden Phosphorionen 31 des entgegengesetzten Leitfähigkeitstyps in den nicht vom LOCOS-Film 28 bedeckten Abschnitt implantiert. Eine n+-Zone 32 wird durch das folgende thermische Eintreiben gebildet. Kurz gesagt, werden die Versatzzonen 29 und 32, deren Leitfähigkeitstypen einander entgegengesetzt sind, durch die oben beschriebenen Schritte unter Verwendung einer einzigen Fotomaske 200 gebildet. Somit werden die Dotierstoffversatzzonen, deren Leitfähigkeitstypen voneinander verschieden sind, durch Verwendung nur einer einzigen Fotomaske gebildet.
  • Wie oben beschrieben, erleichtert das erfindungsgemäße Halbleiterbauelement, welches eine Versatzzone mit einer Mehrzahl von Dotierstoffversatzteilzonen enthält, deren Dotierstoffkonzentrationen sich voneinander unterscheiden, die Stabilisierung seiner Durchbruchsspannung.
  • Das erfindungsgemäße Herstellungsverfahren, das nur eine Fotomaske zur Bildung einer Dotierstoffversatzzone mit einer Mehrzahl von Teilzonen verwendet, deren Dotierstoffkonzentrationen untereinander verschieden sind, oder zur Bildung einer Mehrzahl von Dotierstoffversatzzonen, deren Leitfähigkeitstypen voneinander verschieden sind, erleichtert die Reduzierung der Herstellungskosten.

Claims (5)

  1. Verfahren zur Herstellung eines Halbleiterbauelements mit hoher Durchbruchsspannung auf einem Halbleitersubstrat, umfassend folgende Schritte: a) Bilden einer mit einer Öffnung versehenen Maske (2–4) zur Ionenimplantation auf dem Halbleitersubstrat (1); b) Implantieren von Dotierstoffionen (5) in den Oberflächenabschnitt des Halbleitersubstrats (1) unterhalb der Öffnung der Maske; und c) thermisches Eintreiben der implantierten Dotierstoffionen, um dadurch eine Dotierstoffversatzzone (10) im Halbleitersubstrat (1) zu bilden, wobei der Flächeninhalt der Öffnung der im Schritt a) gebildeten Maske (2–4) zu dem Halbleitersubstrat (1) hin größer wird.
  2. Verfahren nach Anspruch 1, bei dem Schritt a) die Aufschichtung einer Mehrzahl von Schichten (2, 3, 4) auf das Halbleitersubstrat (1) und das schichtweise Ätzen der Schichten von der obersten Schicht (4) zur untersten Schicht (2) unter Verwendung der jeweils oberen Schicht als Maske für das Ätzen der darunterliegenden Schicht umfaßt, um dadurch in der jeweils darunterliegenden Schicht (2, 3) eine Öffnung zu bilden, die größer ist als diejenige in der jeweils darüberliegenden Schicht (3, 4).
  3. Verfahren zur Herstellung eines Halbleiterbauelements mit hoher Durchbruchsspannung, umfassend folgende Schritte: Bilden eines Oxidfilms (42) auf einem Halbleitersubstrat (41); Überziehen des Oxidfilms (42) mit einem Fotolack (43); Positionieren einer Fotomaske (44) auf dem Fotolack (43); selektives Bilden einer Öffnung (46) in dem Fotolack (43) durch die Fotomaske (44); Entfernen des Abschnitts des Oxidfilms (42) unterhalb der Öffnung (46) des Fotolacks (43) und des Abschnitts des Oxidfilms (42) in einem vorbestimmten seitlichen Bereich vom Rand der Öffnung (46) des Fotolacks (43) aus unter Verwendung des Fotolacks (43) als Maske; Implantieren von Dotierstoffionen durch die Öffnung (46) des Fotolacks (43), den Oxidfilm (42) und den Fotolack (43), um dadurch die Dotierstoffionen in den Oberflächenabschnitt des Halbleitersubstrats unterhalb der Öffnung (46) des Fotolacks (43), den Oberflächenabschnitt des Halbleitersubstrats unterhalb des Fotolacks (43), der nicht vom Oxidfilm (42) bedeckt ist, sowie den Oberflächenabschnitt des Halbleitersubstrats (41) unterhalb des Oxidfilms (42) zu implantieren; und thermisches Eintreiben der implantierten Dotierstoffionen, um dadurch eine Dotierstoffversatzzone in dem Halbleitersubstrat (41) zu bilden.
  4. Verfahren zu Herstellung eines Halbleiterbauelements mit hoher Durchbruchsspannung, umfassend folgende Schritte: Bilden eines Oxidfilms (2) auf dem Halbleitersubstrat (1); Bilden eines Nitridfilms (3) auf dem Oxidfilm (2); Überziehen des Nitridfilms (3) mit einem Fotolack (4); selektives Bilden einer Öffnung (16) in dem Fotolack (4) durch Fotolithografie; Entfernen des Abschnitts des Nitridfilms (3) unterhalb der Öffnung (16) des Fotolacks (4), um dadurch eine Öffnung in dem Nitridfilm zu bilden; Entfernen des Abschnitts des Oxidfilms (2) unterhalb der Öffnung des Nitridfilms (3) und des Abschnitts des Oxidfilms (2) in einem vorbestimmten seitlichen Bereich vom Rand der Öffnung des Nitridfilms (3) aus unter Verwendung des Nitridfilms (3) als Maske, um dadurch eine Öffnung in dem Oxidfilm (2) zu bilden; Implantieren von Borionen in den gesamten Oberflächenabschnitt des Halbleitersubstrats (1) unter Verwendung des Fotolacks (4), des Nitridfilms (3) und des Oxidfilms (2) als Maske; Entfernen der aus dem Fotolack (4), dem Nitridfilm (3) und dem Oxidfilm (2) gebildeten Maske; und thermisches Eintreiben der implantierten Borionen, um dadurch eine Dotierstoffversatzzone in dem Halbleitersubstrat (1) zu bilden.
  5. Verfahren zur Herstellung eines Halbleiterbauelements mit hoher Durchbruchsspannung, umfassend folgende Schritte: Bilden eines Oxidfilms (23) auf einem Halbleitersubstrat (21); Bilden eines Nitridfilms (24) auf dem Oxidfilm (23); Überziehen des Nitridfilms (24) mit einem Fotolack (25); Positionieren einer Fotomaske (200) auf dem Fotolack (25); selektives Bilden einer Öffnung in dem Fotolack (25) durch die Fotomaske (200); Entfernen des Abschnitts des Nitridfilms (24) unterhalb der Öffnung des Fotolacks (25) und des Abschnitts des Nitridfilms (24) in einem vorbestimmten seitlichen Bereich vom Rand der Öffnung des Fotolacks (25) aus unter Verwendung des Fotolacks (25) als Maske; Implantieren von Dotierstoffionen eines ersten Leitfähigkeitstyps in das Halbleitersubstrat (21) unter Verwendung des Fotolacks (25) als Maske; Entfernen des Fotolacks (25); thermisches Behandeln des nicht vom Nitridfilm bedeckten Abschnitts des Oxidfilms (23), um dadurch einen selektiv oxidierten Film (28) zu bilden; Entfernen des Nitridfilms (24); Implantieren von Dotierstoffionen eines zweiten Leitfähigkeitstyps in das Halbleitersubstrat (21) unter Verwendung des selektiv oxidierten Films (28) als Maske; und thermisches Eintreiben der implantierten Dotierstoffionen des ersten Leitfähigkeitstyps und der implantierten Dotierstoffionen des zweiten Leitfähigkeitstyps, um dadurch eine Dotierstoffversatzzone des ersten Leitfähigkeitstyps und eine Dotierstoffversatzzone des zweiten Leitfähigkeitstyps in dem Halbleitersubstrat (21) zu bilden.
DE10165053A 2000-01-18 2001-01-17 Verfahren zur Herstellung eines Halbleiterbauelements mit hoher Durchbruchsspannung Expired - Fee Related DE10165053B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP8961/2000 2000-01-18
JP2000008961 2000-01-18
JP2000146704A JP2001274390A (ja) 2000-01-18 2000-05-18 高耐圧デバイスおよびその製造方法、不純物拡散領域の形成方法
JP146704/2000 2000-05-18
DE10101900A DE10101900A1 (de) 2000-01-18 2001-01-17 Halbleiterbauelement mit hoher Durchbruchspannung und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE10165053B4 true DE10165053B4 (de) 2011-01-27

Family

ID=26583696

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10101900A Ceased DE10101900A1 (de) 2000-01-18 2001-01-17 Halbleiterbauelement mit hoher Durchbruchspannung und Verfahren zu dessen Herstellung
DE10165053A Expired - Fee Related DE10165053B4 (de) 2000-01-18 2001-01-17 Verfahren zur Herstellung eines Halbleiterbauelements mit hoher Durchbruchsspannung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE10101900A Ceased DE10101900A1 (de) 2000-01-18 2001-01-17 Halbleiterbauelement mit hoher Durchbruchspannung und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (3) US6853034B2 (de)
JP (1) JP2001274390A (de)
DE (2) DE10101900A1 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894349B2 (en) 2001-06-08 2005-05-17 Intersil Americas Inc. Lateral DMOS structure with lateral extension structure for reduced charge trapping in gate oxide
US6555883B1 (en) * 2001-10-29 2003-04-29 Power Integrations, Inc. Lateral power MOSFET for high switching speeds
KR20060064659A (ko) * 2003-08-27 2006-06-13 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Ｌｄｍｏｓ 트랜지스터를 포함하는 전자 장치 및 그 제조방법
US6873011B1 (en) * 2004-02-24 2005-03-29 System General Corp. High voltage and low on-resistance LDMOS transistor having equalized capacitance
US7238986B2 (en) * 2004-05-03 2007-07-03 Texas Instruments Incorporated Robust DEMOS transistors and method for making the same
JP4387291B2 (ja) * 2004-12-06 2009-12-16 パナソニック株式会社 横型半導体デバイスおよびその製造方法
US7208330B2 (en) * 2005-01-12 2007-04-24 Texas Instruments Incorporated Method for varying the uniformity of a dopant as it is placed in a substrate by varying the speed of the implant across the substrate
US8080452B2 (en) 2006-08-01 2011-12-20 Nxp, B.V. Effecting selectivity of silicon or silicon-germanium deposition on a silicon or silicon-germanium substrate by doping
JP2008218700A (ja) * 2007-03-05 2008-09-18 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
US7790589B2 (en) * 2007-04-30 2010-09-07 Nxp B.V. Method of providing enhanced breakdown by diluted doping profiles in high-voltage transistors
US20090096039A1 (en) * 2007-10-10 2009-04-16 United Microelectronics Corp. High-voltage device and manufacturing method of top layer in high-voltage device
US7851857B2 (en) * 2008-07-30 2010-12-14 Freescale Semiconductor, Inc. Dual current path LDMOSFET with graded PBL for ultra high voltage smart power applications
KR101024638B1 (ko) * 2008-08-05 2011-03-25 매그나칩 반도체 유한회사 반도체 소자의 제조방법
JP5531434B2 (ja) * 2009-03-31 2014-06-25 富士通株式会社 化合物半導体装置及びその製造方法
US8461005B2 (en) * 2010-03-03 2013-06-11 United Microelectronics Corp. Method of manufacturing doping patterns
JP6028402B2 (ja) * 2012-06-07 2016-11-16 富士電機株式会社 半導体装置およびその製造方法
JP5655052B2 (ja) * 2012-11-05 2015-01-14 株式会社東芝 半導体装置
US9397211B2 (en) * 2013-12-19 2016-07-19 Texas Instruments Incorporated Lateral MOSFET with buried drain extension layer
JP2015141996A (ja) * 2014-01-28 2015-08-03 株式会社東芝 半導体装置及びその製造方法
CN105576021B (zh) * 2014-10-09 2018-06-19 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
US20160149733A1 (en) * 2014-11-26 2016-05-26 Applied Materials, Inc. Control architecture for devices in an rf environment
US9872341B2 (en) 2014-11-26 2018-01-16 Applied Materials, Inc. Consolidated filter arrangement for devices in an RF environment
CN106328504B (zh) * 2015-06-30 2019-01-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11398552B2 (en) * 2020-08-26 2022-07-26 Vanguard International Semiconductor Corporation High-voltage semiconductor device and method of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120510A (ja) * 1992-08-17 1994-04-28 Fuji Electric Co Ltd 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路
US5452370A (en) * 1991-05-20 1995-09-19 Sony Corporation Image processing apparatus

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL184589C (nl) * 1979-07-13 1989-09-01 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenbundel en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
JPS6072271A (ja) * 1983-09-28 1985-04-24 Toshiba Corp 半導体装置の製造方法
JPH0644605B2 (ja) * 1985-01-19 1994-06-08 シャープ株式会社 高耐圧ｍｏｓ電界効界半導体装置の製造方法
US4926233A (en) * 1988-06-29 1990-05-15 Texas Instruments Incorporated Merged trench bipolar-CMOS transistor fabrication process
JP2997377B2 (ja) * 1993-01-06 2000-01-11 シャープ株式会社 半導体装置及びその製造方法
JP3186405B2 (ja) * 1994-03-08 2001-07-11 富士電機株式会社 横型ｍｏｓｆｅｔ
JP3223125B2 (ja) * 1997-01-31 2001-10-29 三洋電機株式会社 半導体装置及び半導体装置の製造方法
JP3276872B2 (ja) * 1997-02-13 2002-04-22 三洋電機株式会社 半導体装置及び半導体装置の製造方法
JP3730394B2 (ja) * 1997-03-18 2006-01-05 株式会社東芝 高耐圧半導体装置
DE19811604B4 (de) 1997-03-18 2007-07-12 Kabushiki Kaisha Toshiba, Kawasaki Halbleitervorrichtung
JP2001015741A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 電界効果トランジスタ
US6294445B1 (en) * 2000-02-22 2001-09-25 International Rectifier Corp. Single mask process for manufacture of fast recovery diode
WO2005029590A1 (ja) * 2003-09-18 2005-03-31 Shindengen Electric Manufacturing Co., Ltd. 横型短チャネルｄｍｏｓ及びその製造方法並びに半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452370A (en) * 1991-05-20 1995-09-19 Sony Corporation Image processing apparatus
JPH06120510A (ja) * 1992-08-17 1994-04-28 Fuji Electric Co Ltd 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路

Also Published As

Publication number Publication date
US7687385B2 (en) 2010-03-30
DE10101900A1 (de) 2001-07-19
JP2001274390A (ja) 2001-10-05
US20050127439A1 (en) 2005-06-16
US20070155144A1 (en) 2007-07-05
US7195980B2 (en) 2007-03-27
US6853034B2 (en) 2005-02-08
US20010038122A1 (en) 2001-11-08

Similar Documents

Publication Publication Date Title
DE10165053B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit hoher Durchbruchsspannung
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2933849C2 (de)
DE19527131B4 (de) Halbleitervorrichtung mit einer T-förmigen Gatestruktur und Verfahren zu deren Herstellung
DE2814973C2 (de) Verfahren zur Herstellung eines Speicher-Feldeffekttransistors
DE2661098C2 (de)
DE102011123124B3 (de) SiC-Halbleitervorrichtung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE10211690A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3939305C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE3237539A1 (de) Mikroelektronisches schattenmaskierverfahren zur verminderung des punchthrough
DE3106202A1 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE10351008B4 (de) Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement
EP0981155A2 (de) Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE2445879A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE112010001315T5 (de) LDMOS mit selbstausgerichteter vertikaler LDD und rückseitiger Drain
DE3125064A1 (de) "verfahren zum herstellen eines integrierten schaltkreises"
DE2447354A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE4417154C2 (de) Dünnfilmtransistor und Verfahren zu deren Herstellung
DE4130890A1 (de) Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE2911726C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors

Legal Events

Date Code Title Description
Q172 Divided out of (supplement):

Ref document number: 10101900

Country of ref document: DE

Kind code of ref document: P

8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

8128 New person/name/address of the agent

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

AC Divided out of

Ref document number: 10101900

Country of ref document: DE

Kind code of ref document: P

R020 Patent grant now final

Effective date: 20110427

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN PATENTANWA, DE

Effective date: 20110826

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Effective date: 20110826

R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee