DE10211690A1 - Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu seiner Herstellung

Info

Publication number
DE10211690A1
DE10211690A1 DE10211690A DE10211690A DE10211690A1 DE 10211690 A1 DE10211690 A1 DE 10211690A1 DE 10211690 A DE10211690 A DE 10211690A DE 10211690 A DE10211690 A DE 10211690A DE 10211690 A1 DE10211690 A1 DE 10211690A1
Authority
DE
Germany
Prior art keywords
zone
trench
insulating film
electrical conductor
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10211690A
Other languages
English (en)
Inventor
Naoto Fujishima
Akio Sugi
C Andre T Salama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE10211690A1 publication Critical patent/DE10211690A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Der erfindungsgemäße Trench-Lateral-Leistungs-MOSFET ist hergestellt durch: Bilden einer n·-·-Diffusionszone (60), die später zu einer Driftzone wird, auf einem p·-·-Substrat (50); selektives Entfernen eines Teils des Substrats (50) und eines Teils der Diffusionszone (60), um Trenches (51) zu bilden; Bilden eines Gate-Oxidfilms (59) mit einer Dicke von 0,05 mum in jedem Trench; Bilden einer polykristallinen Silicium-Gateschicht (52) auf dem Gate-Oxidfilm (59); Bilden einer p·-·-Basiszone (62) und einer n·+·-Diffusionszone (61), die später zu einer Source-Zone wird, im Boden jedes Trenches (51) und Bilden einer n·+·-Diffusionszone (58), die später zu einer Drain-Zone wird, im Oberflächenabschnitt der Diffusionszone (60). Dadurch wird ein Trench-Lateral-Leistungs-MOSFET geschaffen, der einfacher hergestellt werden kann als der herkömmliche Trench-Lateral-Leistungs-MOSFET für eine Durchbruchspannung von 80 V und dessen Bauelementrasterabstand sowie Durchlaßwiderstand pro Flächeneinheit kleiner als jene beim herkömmlichen Lateral-Leistungs-MOSFET für eine Durchbruchspannung von weniger als 80 V sind.

Description

Die Erfindung betrifft Leistungs-MOSFETs (Feldeffekttransistoren mit isoliertem Gate) mit geringem Durchlaßwiderstand, die in ICs mit hoher Durchbruchspannung verwendet werden, die einen hohen Strom steuern, wie beispielsweise in einem IC für ein Schaltnetzteil, einem IC zum Treiben des Stromsystems eines Automobils und einem IC zum Treiben eines Flachbild­ schirms. Die Erfindung betrifft außerdem ein Verfahren zur Herstellung der vorgenannten Halbleiterbauelemente.
In jüngerer Zeit werden sehr häufig tragbare Instrumente verwendet, und es wurden intelligente Kommunikationstechnologien entwickelt. In Verbindung mit diesen Entwicklungen sind Lei­ stungs-ICs, die Leistungs-MOSFETs enthalten, sehr wichtige Komponenten geworden.
Herkömmliche Leistungs-ICs kombinieren einen diskreten Leistungs-MOSFET und eine Steuer- und Treiberschaltung. Im Gegensatz dazu sind bei den jüngst entwickelten neuen Leistungs-ICs Lateral-Leistungs-MOSFETs in eine Steuerschaltung integriert. Bei den neuen Leistungs-ICs ist es erforderlich, die Größe, den Stromverbrauch und die Herstellungskosten zu reduzieren und die Zuverlässigkeit zu verbessern. Um diese Anforderungen zu erfüllen, wurde sehr viel Forschungs- und Entwicklungsarbeit hinsichtlich Lateral-Leistungs-MOSFETs geleistet, die eine hohe Durchbruchspannung aufweisen und auf dem CMOS-Prozeß basieren.
Fig. 22 ist eine Querschnittsansicht eines herkömmlichen Lateral-Leistungs-MOSFETs für eine Durchbruchspannung von 30 V. Gemäß Fig. 22 enthält der Lateral-Leistungs-MOSFET 101 ein p--Substrat 10, eine p--Wanne 11 auf dem Substrat 10, eine p+-Diffusionszone 16 in einem ersten Oberflächenabschnitt der Wanne 11, eine n+-Diffusionszone 17 in einem zweiten Oberflächenabschnitt der Wanne 11, eine n--Driftzone 18 in einem dritten Oberflächenabschnitt der Wanne 11, eine n+-Diffusionszone 19 in dem Oberflächenabschnitt der Driftzone 18, einen Gate-Oxidfilm 12 auf der Wanne 11 und der Driftzone 18, eine Gate-Elektrode 13 auf dem Gate- Oxidfilm 12, eine Source-Elektrode 14 auf der Diffusionszone 16 und der Diffusionszone 17 sowie eine Drain-Elektrode 15 auf der Diffusionszone 19.
Der oben beschriebene Lateral-Leistungs-MOSFET ist bestimmten Beschränkungen hinsichtlich der Minimierung seiner Struktur unterworfen, um die Durchgreifdurchbruchspannung beizube­ halten, da die ausgedehnten Drains zum Beibehalten der Durchbruchspannung und die Kanäle im Oberflächenabschnitt des Halbleiterchips gebildet sind. Da die Driftzonen 18 und die Kanäle an der Oberfläche des Halbleiterchips gebildet sind, ist es schwierig, sehr viele Bauelementein­ heiten in einem einzigen Chip zu integrieren. Da es schwierig ist, die Kanalbreite zu vergrößern, besteht eine Begrenzung hinsichtlich der Reduzierung des Durchlaßwiderstands pro Flächen­ einheit.
Es wurden viele Lateral-Leistungs-MOSFETs vorgeschlagen. "A 0.35 µm CMOS based smart power technology for 7 V-50 V applications", V. Parthasarathy et al., Proceedings of ISPSD, (2000) beschreibt einen Lateral-Leistungs-MOSFET, dessen Durchbruchspannung 44 V und dessen Durchlaßwiderstand pro Flächeneinheit 30 mΩ/mm2 beträgt. Der geschätzte Bauele­ mentrasterabstand (der Abstand zwischen den Mitten der Source und des Drains) dieses MOSFETs für die 0,35-µm-Regel beträgt etwa 3,6 µm. Der Ausdruck "0,35-µm-Regel" bezieht sich auf die grundlegende Design-Regel für das Maskierungsmuster beim Layout eines ICs, bei dem die physikalische Minimalgröße des Musters 0,35 µm beträgt. Der Bauelementrasterab­ stand nimmt jedoch mit zunehmender Durchbruchspannung zu, da die Abmessungen der Driftzone größer werden.
Der in Fig. 23 gezeigte MOSFET mit einer Graben- bzw. Trench-Struktur (nachstehend als "Trench-MOSFET" bezeichnet) erleichtert das Reduzieren des Bauelementabstands zur Erhöhung der Anzahl integrierter Bauelementeinheiten (vergleiche US-Patent 5,122,848). Gemäß Fig. 23 enthält der herkömmliche Trench-MOSFET 102 Gräben bzw. Trenches 21, die von der Oberfläche eines p--Substrats 20 aus gebildet sind, einen die Innenseitenwände jedes Trenches 21 bedeckenden Gate-Oxidfilm 22, eine Gate-Elektrode 23 auf der Innenseite des Gate-Oxidfilms 22, eine als Source-Zone dienende n+-Diffusionszone 27 am Boden des Trenches 21 und eine als Drain-Zone dienende n+-Diffusionszone 29 auf dem Substrat 20 um den Trench 21 herum.
In Fig. 23 sind eine Source-Elektrode 24, eine Drain-Elektrode 25 und ein Oxidfilm 26 gezeigt. Die Diffusionszone 29 (Drain-Zone) auf dem Substrat 20 und der obere Endabschnitt der Gate- Elektrode 23 befinden sich auf dem gleichen Niveau wie der zwischen ihnen angeordnete Gate- Oxidfilm 22. Aufgrund dieser Anordnung beträgt die Durchbruchspannung des in Fig. 23 dargestellten Trench-MOSFETs bis zu 10 V. Es ist schwierig, daß der dargestellte Trench- MOSFET eine Durchbruchspannung von mehr als 10 V erzielt. Es besteht die Tendenz, daß das p--Substrat 20 leicht einen Durchgriff erleidet, da es als Kanalzone verwendet wird. Da der Widerstand des p--Substrats 20 hoch ist, steigt dessen Potential an, wenn ein Leckstrom in ihm fließt. Der Leckstrom fließt in die Source-Zone 27. Der Leckstrom dient als Basisstrom des parasitären Transistors, der aus der Source-Zone 27, dem Substrat 20 und der Drain-Zone 29 gebildet ist, und verursacht manchmal einen sekundären Durchbruch.
Die Erfinder der vorliegenden Erfindung haben einen Lateral-Leistungs-MOSFET vorgeschla­ gen, der die oben beschriebene Trench-Struktur aufweist (nachstehend als "Trench-Lateral- Leistungs-MOSFET" bezeichnet), und zwar in "A trench lateral power MOSFET using self­ aligned trench bottom contact holes", IEDM '97, Digest, S. 359-362 (1997). Fig. 24 ist eine Querschnittsansicht des herkömmlichen Trench-Lateral-Leistungs-MOSFETs.
Gemäß Fig. 24 enthält der herkömmliche Trench-Lateral-Leistungs-MOSFET 103 Trenches 31, die von der Oberfläche eines p--Substrats 30 aus gebildet sind, eine Gate-Elektrode 33 in jedem Trench 31, eine als Source-Zone dienende n+-Diffusionszone 37 um den Trench 31 herum und eine als Drain-Zone dienende n+-Diffusionszone 39 im Boden des Trenches 31. Die Diffusions­ zone 39 (Drain-Zone) ist von einer n--Zone 38 (n--LDrain-Zone) umgeben, welche die untere Hälfte des Trenches 31 umgibt. Die Zone 38 ist von einer p--Diffusionszone 41 umgeben, die als p-leitende Masse dient.
Eine p+-Diffusionszone 42 ist um die Diffusionszone 37 (Source-Zone) herum angeordnet. Eine p-leitende Basiszone 43 befindet sich unter der Diffusionszone 42 und der Diffusionszone 37. Ein dicker Oxidfilm 44 ist in der unteren Hälfte des Trenches 31 angeordnet, um die Durch­ bruchspannung des MOSFETs sicherzustellen. Eine Source-Elektrode 34, eine Drain-Elektrode 35 und ein Oxidfilm 36 sind in Fig. 24 gezeigt. Der Durchlaßwiderstand pro Flächeneinheit des Trench-Lateral-Leistungs-MOSFETs, dessen Durchbruchspannung 80 V beträgt, ist 80 mΩ/mm2. Der Bauelementrasterabstand beträgt 4 µm, was etwa die Hälfte des Bauelement­ rasterabstands des herkömmlichen Lateral-Leistungs-MOSFETs mit einer Durchbruchspannung von 80 V ist.
Im den Bauelementrasterabstand zu verkleinern, ist es bevorzugt, daß bei einem Lateral- Leistungs-MOSFET, dessen Durchbruchspannung beispielsweise 30 V beträgt, was niedriger als 80 V ist, eine Trenchstruktur eingesetzt wird. Der oben beschriebene Trench-Lateral- Leistungs-MOSFET weist jedoch eine für eine Durchbruchspannung von 80 V geeignete Struktur auf. Die Anwendung der oben beschriebenen Struktur des Trench-Lateral-Leistungs- MOSFETs auf solche MOSFETs, deren Durchbruchspannung niedriger als 80 V ist, bereitet die folgenden Probleme. Ein Oxidfilm 44 für eine Durchbruchspannung von weniger als 80 V ist dünner als ein Oxidfilm für die Durchbruchspannung von 80 V. Wenn der Oxidfilm 44 nicht zu dick ist, aber dick genug ist, um eine Durchbruchspannung von weniger als 80 V sicherzustel­ len, werden die Dimensionen des MOSFETs weiter reduziert. Wenn der Oxidfilm 44 mit der Dicke für die Durchbruchspannung von 80 V bei einem MOSFET für eine Durchbruchspannung von weniger als 80 V verwendet wird, werden nachteilige Eigenschaften wie beispielsweise ein hoher Verdrahtungswiderstand in der Peripherie des Bauelements hervorgerufen, da die Gesamtabmessungen des resultierenden Bauelements größer sind als jene des Bauelements, das einen Oxidfilm 44 enthält, dessen Dicke optimiert ist.
Da die Gate-Fläche eines MOSFETs, der einen Oxidfilm 44 für die Durchbruchspannung von 80 V verwendet, größer als die Gate-Fläche eines MOSFETs ist, der einen Oxidfilm mit optimierter Dicke einsetzt, wird eine hohe parasitäre Kapazität und eine Zunahme der Steuerverluste hervorgerufen. Bei der Herstellung des herkömmlichen Trench-Lateral-Leistungs-MOSFETs werden zuerst flache Trenches in dem p--Substrat 30 gebildet, und dann werden tiefe Trenches aus den flachen Trenches ausgehoben. Daher ist der Prozeß zur Herstellung des herkömmli­ chen Trench-Lateral-Leistungs-MOSFETs kompliziert, und der Durchsatz bei dessen Herstel­ lung ist nicht besonders hoch.
Es ist eine erste Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement zu schaffen, das einen Trench-Lateral-Leistungs-MOSFET mit einer Durchbruchspannung von weniger als 80 V enthält und durch einen Prozeß herstellbar ist, der einfacher ist als der Prozeß zur Herstellung des herkömmlichen Trench-Lateral-Leistungs-MOSFETs, dessen Durchbruchspan­ nung 80 V beträgt. Es ist eine zweite Aufgabe der Erfindung, ein Halbleiterbauelement zu schaffen, das einen Trench-Lateral-Leistungs-MOSFET mit einer Durchbruchspannung von weniger als 80 V enthält, dessen Bauelementrasterabstand kleiner als der Bauelementrasterab­ stand bei dem herkömmlichen Trench-Lateral-Leistungs-MOSFET mit einer Durchbruchspan­ nung von 80 V ist und dessen Durchlaßwiderstand pro Flächeneinheit kleiner als der Durchlaß­ widerstand pro Flächeneinheit des herkömmlichen Trench-Lateral-Leistungs-MOSFETs ist. Eine dritte Aufgabe der Erfindung besteht darin, ein Verfahren zur Herstellung des Halbleiterbauele­ ments zu schaffen, das einen Trench-Lateral-Leistungs-MOSFET mit einer Durchbruchspan­ nung von weniger als 80 V enthält.
Diese Aufgaben werden mit einem Halbleiterbauelement gemäß Anspruch 1 bzw. einem Verfahren zu dessen Herstellung gemäß Anspruch 7 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
Erfindungsgemäß wird ein Trench-Lateral-Leistungs-MOSFET geschaffen, der durch Bildung einer n--Driftzone auf einem p--Halbleitersubstrat, selektives Entfernen eines Teils des Halblei­ tersubstrats und eines Teils der Driftzone unter Bildung von Trenches, Bilden eines Gate- Isolierfilms mit 0,05 µm Dicke in jedem Trench, Bilden einer polykristallinen Silicium-Gate­ schicht auf dem Gate-Isolierfilm, Bilden einer p--Basiszone und einer n+-Source-Zone im Boden des Trenches und Bilden einer n+-Drain-Zone im Oberflächenabschnitt der Driftzone gebildet wird.
Bei dem erfindungsgemäßen Trench-Lateral-Leistungs-MOSFET sind die Driftzone und die Kanalzone, die einen bestimmten Abstand voneinander aufweisen sollten, um eine hohe Durchbruchspannung zu erzielen, vertikal längs des Trenches ausgerichtet, und der Bauele­ mentrasterabstand ist durch den Abstand zwischen den Mitten der Source-Kontaktzone und der Drain-Kontaktzone bestimmt. Die Gate-Fläche und der Bauelementrasterabstand des erfin­ dungsgemäßen Trench-Lateral-Leistungs-MOSFETs, der keinen dicken Oxidfilm zum Erzielen einer hohen Durchbruchspannung enthält, sind kleiner als jene bei einem herkömmlichen Trench-Lateral-Leistungs-MOSFET für eine Durchbruchspannung von 80 V, der einen dicken Oxidfilm enthält. Das Verfahren zur Herstellung des erfindungsgemäßen Trench-Lateral- Leistungs-MOSFETs, bei dem ein einmaliges Ätzen zum Ausheben der Trenches ausgeführt wird, ist einfacher als das Verfahren zur Herstellung des herkömmlichen Trench-Lateral- Leistungs-MOSFETs für eine Durchbruchspannung von 80 V, das ein zweimaliges Ätzen zum Ausheben der Trenches ausführt.
Weitere Vorteile, Merkmale und Besonderheiten der Erfindung ergeben sich aus der nachfol­ genden, nicht beschränkenden Beschreibung vorteilhafter Ausführungsformen der Erfindung. Es zeigen:
Fig. 1 eine Draufsicht auf einen Trench-Lateral-Leistungs-MOSFET gemäß einer ersten Ausführungsform der Erfindung;
Fig. 2 einen Querschnitt längs II-II von Fig. 1;
Fig. 3 einen Querschnitt längs III-III von Fig. 1;
Fig. 4 bis 15 Querschnittsansichten zur Erläuterung des Herstellungsverfahrens für einen Trench-Lateral-MOSFET gemäß einer zweiten Ausführungsform der Erfindung;
Fig. 16 eine Querschnittsansicht eines Trench-Lateral-Leistungs-MOSFETs gemäß einer dritten Ausführungsform der Erfindung;
Fig. 17 eine Querschnittsansicht, die den Schritt der Bildung einer polykristallinen Silicium- Gateschicht des in Fig. 16 gezeigten Trench-Lateral-Leistungs-MOSFETs gemäß der dritten Ausführungsform zeigt;
Fig. 18 eine Querschnittsansicht eines Trench-Lateral-Leistungs-MOSFETs gemäß einer vierten Ausführungsform der Erfindung;
Fig. 19 eine Querschnittsansicht eines Trench-Lateral-Leistungs-MOSFETs gemäß einer fünften Ausführungsform der Erfindung;
Fig. 20 eine Querschnittsansicht eines Trench-Lateral-Leistungs-MOSFETs gemäß einer sechsten Ausführungsform der Erfindung;
Fig. 21 eine Querschnittsansicht eines Trench-Lateral-Leistungs-MOSFETs gemäß einer siebten Ausführungsform der Erfindung;
Fig. 22 eine Querschnittsansicht eines herkömmlichen Lateral-Leistungs-MOSFETs für die Durchbruchspannungsklasse von 30 V;
Fig. 23 eine Querschnittsansicht eines herkömmlichen Trench-MOSFETs; und
Fig. 24 eine Querschnittsansicht eines herkömmlichen Trench-Lateral-Leistungs-MOSFETs.
Obwohl in der folgenden Beschreibung der erste Leitfähigkeitstyp der p-leitende und der zweite Leitfähigkeitstyp der n-leitende ist, ist die Erfindung auch bei Halbleiterbauelementen einsetz­ bar, bei denen der erste Leitfähigkeitstyp der n-leitende und der zweite Leitfähigkeitstyp der p- leitende ist.
Fig. 1 ist eine Draufsicht auf einen Trench-Lateral-Leistungs-MOSFET gemäß einer ersten Ausführungsform der Erfindung.
Gemäß Fig. 1 enthält der Trench-Lateral-Leistungs-MOSFET 1 eine Mehrzahl von Gräben bzw. Trenches 51, die von der Oberfläche eines p--Substrats 50 aus ausgehoben sind. Jeder Trench ist in einer zur Hauptfläche des Substrats 50 parallelen Ebene als Streifen geformt. Eine polykristalline Silicium-Gateschicht 52 ist so gebildet, daß sie quer zu den Trenches 51 liegt. Eine Gate-Elektrode 53, eine kammartig geformte Source-Elektrode 54 und eine kammartig geformte Drain-Elektrode 55 sind auf dem Substrat 50 gebildet.
Die polykristalline Silicium-Gateschicht 52 ist über eine Gate-Kontaktzone 56 mit der Gate- Elektrode 53 elektrisch verbunden. Obwohl dies in Fig. 1 nicht gezeigt ist, ist die Source- Elektrode 54 mit polykristallinen Siliciumschichten, die in jeweiligen Trenches 51 gebildet sind, über Kontaktzonen, die zum Anschluß an die Source-Elektrode 54 gebildet sind, elektrisch verbunden. Die polykristalline Siliciumschicht im Trench 51 ist mit einer als Source-Zone dienenden n+-Diffusionszone 61 im Boden des Trenches 51 elektrisch verbunden. Die Drain- Elektrode 55 ist mit jeweils als Drain-Zone dienenden n+-Diffusionszonen 58 über Drain- Kontaktzonen 57 elektrisch verbunden.
Nun wird der Querschnittsaufbau der aktiven Zone, die den Strom steuert, des MOSFETs gemäß der ersten Ausführungsform unter Bezug auf Fig. 2 beschrieben. Fig. 2 ist ein Quer­ schnitt längs II-II von Fig. 1.
Ein Gate-Oxidfilm 59 mit gleichförmiger Dicke befindet sich auf den Innenseitenwänden des Trenches 51. Der Gate-Oxidfilm 59 bedeckt auch den Boden des Trenches 51. Die polykristal­ line Silicium-Gateschicht 52, die ein erster elektrischer Leiter ist, erstreckt sich von der Oberseite zur Unterseite des Trenches 51 längs dessen Seitenwänden. Die Gate-Schicht 52 ist zu einer Gatezone verlängert, was später unter Bezug auf Fig. 3 beschrieben wird.
Eine als n--Driftzone dienende n--Diffusionszone 60 umgibt die obere Hälfte des Trenches 51. Die Diffusionszone 58 befindet sich in der Diffusionszone 60. Eine als Source-Zone dienende n+-Diffusionszone 61 befindet sich im Boden des Trenches 51. Eine p--Basiszone 62, welche die Diffusionszone 61 umgibt, befindet sich ebenso im Boden des Trenches 51. Die Basiszone 62 ist genauso breit wie der Trench 51.
Die Diffusionszone (Source-Zone) 61 ist über eine polykristalline Siliciumschicht 63, die ein zweiter elektrischer Leiter ist, und eine Source-Kontaktzone 64 mit der Source-Elektrode 54 elektrisch verbunden. Die Siliciumschicht 63 ist durch einen Zwischenschichtisolierfilm 65 in dem Trench 51 gegenüber der Gate-Schicht 52 isoliert. Der Zwischenschichtisolierfilm 65 bedeckt die Diffusionszone (Driftzone) 60 und die Diffusionszone (Drain-Zone) 58. Ein Zwi­ schenschichtisolierfilm 66 ist auf dem Zwischenschichtisolierfilm 65 niedergeschlagen. Die Source-Kontaktzone 64 durchsetzt den Zwischenschichtisolierfilm 66. Eine Drain-Kontaktzone 57 durchsetzt die Zwischenschichtisolierfilme 65 und 66.
Nun wird der Querschnittsaufbau mit der Gatezone zum Herausführen der polykristallinen Silicium-Gateschicht 52 auf die Substratoberfläche unter Bezug auf Fig. 3 beschrieben. Fig. 3 ist ein Querschnitt längs III-III von Fig. 1.
Die Diffusionszone 60 umgibt die obere Hälfte des Trenches 51. Der Gate-Oxidfilm 59 mit gleichförmiger Dicke bedeckt die Innenflächen einschließlich der Bodenfläche des Trenches 51. Der Gate-Oxidfilm 59 bedeckt auch die Diffusionszone 60. Die Gate-Schicht 52 ist auf den Innenflächen des Trenches 51 und der Substratoberfläche auf dem Gate-Oxidfilm 59 gebildet.
Ein Zwischenschichtisolierfilm 67 ist auf der Gate-Schicht 52 niedergeschlagen. Zwischen­ schichtisolierfilme 65 bedecken den Zwischenschichtisolierfilm 67. Die Siliciumschicht 63 befindet sich in aus Fig. 3 ersichtlicher Weise zwischen den Zwischenschichtisolierfilmen 65. Der Zwischenschichtisolierfilm 66 ist auf der Siliciumschicht 63 und den Zwischenschichtisolier­ filmen 65 niedergeschlagen. Eine Gate-Kontaktzone 56 durchsetzt die Zwischenschichtisolier­ filme 66, 65 und 67.
Typische Abmessungen und Oberflächendotierstoffkonzentrationen für die jeweiligen Konsti­ tuentenzonen und -schichten sind wie folgt, obwohl sie nicht auf die nachstehend beschriebe­ nen Werte beschränkt sind.
Der Trench 51 weist eine Tiefe von 2 µm und eine Breite von 3 µm auf. Die Trenches 51 sind mit einem Rasterabstand von 3 µm angeordnet. Die Diffusionstiefe der Diffusionszone (Drift­ zone) 60 beträgt 2 µm. Die Oberflächendotierstoffkonzentration der n--Diffusionszone 60 beträgt 2 × 1016 cm-2.
Die Diffusionstiefe beträgt 0,2 µm für die Diffusionszone (Drain-Zone) 58 und für die Diffusions­ zone (Source-Zone) 61. Die Oberflächendotierstoffkonzentration beträgt 1 × 1020 cm-2 für die Diffusionszone 58 und für die Diffusionszone 61. Der Gate-Oxidfilm 59 weist eine Dicke von 0,05 µm auf. Die Gate-Schicht 52 weist eine Dicke von 0,3 µm auf. Die Diffusionstiefe der Basiszone 62 beträgt 1 µm. Die Oberflächendotierstoffkonzentration der Basiszone 62 beträgt 1 × 1018 cm-2.
Nun wird der Prozeß zur Herstellung des Trench-Lateral-Leistungs-MOSFETs 1 gemäß der Erfindung beschrieben. Die Fig. 4 bis 15 sind Querschnittsansichten, welche die Schritte der Herstellung eines Trench-Lateral-Leistungs-MOSFETs gemäß einer zweiten Ausführungsform der Erfindung beschreiben. In all diesen Figuren wird der Herstellungsprozeß zur Vereinfachung unter Bezugnahme auf nur einen Trench 51 beschrieben.
Gemäß Fig. 4 wird eine n--Diffusionszone (n--Driftzone) 60 auf einem p--Substrat 50 gebildet, dessen spezifischer Widerstand 12 Ωcm beträgt. Die Diffusionstiefe der resultierenden Diffu­ sionszone 60 beträgt 1 µm, und die Oberflächendotierstoffkonzentration der Diffusionszone 60 beträgt 3 × 1016 cm-2. Ein Oxidmaskenfilm 71 mit 1 µm Dicke wird auf der n--Diffusionszone 60 aufgewachsen. Ein Fenster zur Bildung eines Trenches wird durch selektives Entfernen eines Teils des Oxidmaskenfilms 71 gebildet.
Gemäß Fig. 5 werden Trenches 51 mit 3 µm Breite in einem Rasterabstand von 3 µm durch RIE (reaktives Ionenätzen) unter Verwendung des gemusterten Oxidfilms 71 als Maske gebildet.
Gemäß Fig. 6 werden die an den Seitenwänden des Trenches 51 durch das Ätzen des Tren­ ches 51 gebildeten Ablagerungen entfernt. Die Seitenwände des Trenches 51 werden durch Opferoxidation gereinigt. Dann wird ein Gate-Oxidfilm 59 mit 0,05 µm Dicke auf den Seitenwän­ den und dem Boden des Trenches 51 gebildet. Der Gate-Oxidfilm 59 und der Oxidmaskenfilm 71 gehen kontinuierlich ineinander über, so daß sie die Oberfläche des Substrats 50 bedecken. Der verbliebene Oxidmaskenfilm 71 dient zusammen mit einem Zwischenschichtisolierfilm 65, der später auf ihm niedergeschlagen wird, als Zwischenschichtisolierfilm.
Gemäß Fig. 7 wird eine polykristalline Siliciumschicht 72 mit 0,3 µm Dicke auf dem Gate- Oxidfilm 59 und dem Oxidmaskenfilm 71 niedergeschlagen.
Gemäß Fig. 8 wird ein Oxidfilm (Zwischenschichtisolierfilm 67) mit 0,4 µm Dicke auf der Siliciumschicht 72 niedergeschlagen. Eine Resistmaske 73 wird auf der Gatezone durch Aufbringen eines Fotoresists, durch Belichten des aufgebrachten Fotoresists und durch Entwickeln des belichteten Fotoresists selektiv gebildet. Die Resistmaske 73 wird von der aktiven Zone entfernt und verbleibt auf der Gatezone als Maske. Der Oxidfilm 67 wird selektiv unter Verwendung der verbleibenden Resistmaske 73 entfernt. In der aktiven Zone wird die Siliciumschicht 72 durch das Entfernen des Oxidfilms 67 belichtet.
Gemäß Fig. 9 verbleiben der Oxidfilm 63 und die Resistmaske 73 in der Gatezone.
Gemäß Fig. 10 wird die verbliebene Resistmaske 73 entfernt. Die Siliciumschicht 72 wird durch anisotropes Ätzen zurückgeätzt. Das anisotrope Ätzen entfernt die polykristalline Silicium­ schicht 72 von der aktiven Zone mit Ausnahme von den Seitenwänden des Trenches 51, wo die Siliciumschicht 72 auf ihnen verbleibt. Die verbleibende Siliciumschicht 72 dient als polykristal­ line Silicium-Gateschicht 52 in der aktiven Zone.
Gemäß Fig. 11 verbleibt, da der Oxidfilm 67 verhindert, daß das Ätzen der Siliciumschicht 72 in der Gatezone erfolgt, die Siliciumschicht 72 in der Gatezone als polykristalline Silicium- Gateschicht 52.
Gemäß Fig. 10 werden eine p--Basiszone 62 und eine n+-Diffusionszone (Source-Zone) 61 durch Ionenimplantation in den Boden des Trenches 51 und anschließendes thermisches Eintreiben gebildet. Die Diffusionstiefe der resultierenden p--Basiszone 62 beträgt 1 µm. Die Oberflächendotierstoffkonzentration der resultierenden Basiszone 62 beträgt 1 × 1018 cm-2. Die Diffusionstiefe der resultierenden n+-Diffusionszone 61 beträgt 0,2 µm. Die Oberflächendotier­ stoffkonzentration der resultierenden Dotierstoffzone 61 beträgt 1 × 1020 cm-2. Obwohl sie nicht auf die oben beschriebenen Bedingungen beschränkt sind, werden die Basiszone 62 und die Diffusionszone 61 bei 1100°C für 10 Minuten eingetrieben.
Gemäß der die aktive Zone zeigenden Fig. 12 und der die Gatezone zeigenden Fig. 13 wird ein Zwischenschichtisolierfilm 65 durch ein Filmniederschlagsverfahren wie beispielsweise LPCVD bei etwa 400°C und P-TEOS niedergeschlagen. Durch Einsatz eines Filmniederschlagsverfah­ rens wie LPCVD und P-TEOS ist die Wachstumsrate des Zwischenschichtisolierfilms 65 im Trench 61 etwa halb so groß wie die Wachstumsrate des Zwischenschichtisolierfilms 65 außerhalb des Trenches 51, das heißt auf der Substratoberfläche. Daher ist die Dicke des auf der Bodenfläche des Trenches 51 niedergeschlagenen Zwischenschichtisolierfilms 65 kleiner als die Dicke des Zwischenschichtisolierfilms 65 auf der Substratoberfläche.
Gemäß der die aktive Zone zeigenden Fig. 14 und der die Gatezone zeigenden Fig. 15 wird ein Kontaktloch 74, den Zwischenschichtisolierfilm 65 auf dem Boden des Trenches 61 durchset­ zend, durch Zurückätzen des Zwischenschichtisolierfilms 65 in der aktiven Zone gebildet. Der Zwischenschichtisolierfilm 65 verbleibt auf den Seitenwänden des Trenches 51 und auf der Substratoberfläche außerhalb des Trenches 51.
Dann wird der Trench 51 durch Niederschlagen polykristallinen Siliciums im Trench 51 mit einer polykristallinen Siliciumschicht 63 und Zurückätzen des niedergeschlagenen polykristallinen Siliciums gefüllt. Ein Zwischenschichtisolierfilm 66 wird auf der gesamten Oberfläche der Siliciumschicht 63 niedergeschlagen.
Dann werden Kontaktlöcher, den Zwischenschichtisolierfilm 66, den Zwischenschichtisolierfilm 65 (einschließlich des Oxidmaskenfilms 71) und den Zwischenschichtisolierfilm 67 durchset­ zend, durch Fotolithographie und durch Ätzen gebildet. Nach der Bildung einer n+-Diffusions­ zone 58, die später zu einer Drain-Zone wird, werden eine Gate-Elektrode 53, eine Source- Elektrode 54 und eine Drain-Elektrode 55 durch Mustern eines niedergeschlagenen Metallfilms gebildet. Somit wird ein Trench-Lateral-Leistungs-MOSFET 1 mit einer aktiven Zone mit einem in Fig. 2 gezeigten Querschnittsaufbau und einer Gatezone mit einem in Fig. 3 gezeigten Querschnittsaufbau geschaffen.
Gemäß der ersten Ausführungsform der Erfindung sind die n--Diffusionszone (Driftzone) 60 und die Kanalzone, die einen bestimmten Abstand voneinander aufweisen sollten, um eine hohe Durchbruchspannung zu erzielen, vertikal in dem Trench 51 ausgerichtet, und der Bauelement­ rasterabstand ist durch den Abstand zwischen den Mitten der Source-Kontaktzone und der Drain-Kontaktzone bestimmt. Daher erleichtert der Trench-Lateral-Leistungs-MOSFET gemäß der ersten Ausführungsform die Schaffung eines Bauelementrasterabstands, der kleiner ist als der Bauelementrasterabstand das herkömmlichen Lateral-Leistungs-MOSFETs für eine Durchbruchspannung von weniger als 80 V. Gemäß der zweiten Ausführungsform ist die MOSFET-Struktur längs des Trenches 51 selbstausgerichtet. Daher erleichtert der durch das Verfahren gemäß der zweiten Ausführungsform hergestellte Trench-Lateral-Leistungs-MOSFET die Verkleinerung des Bauelementrasterabstands, ohne die Masken so präzise zu positionieren. Die Wirkung des verkleinerten Bauelementrasterabstands wird mit kleinerer Struktur des Trench-Lateral-Leistungs-MOSFETs immer größer. Aufgrund des Vorsehens der p--Basiszone 62 sind die Durchgreifdurchbruchspannung und die Durchlaßdurchbruchspannung (die Durch­ bruchspannung, wenn eine Spannung an die Gate-Elektrode angelegt ist) höher als jene bei dem in Fig. 23 gezeigten herkömmlichen Trench-MOSFET.
Der Bauelementrasterabstand bei der 1-µm-Regel beträgt bei dem Trench-Lateral-Leistungs- MOSFET 1 gemäß der ersten Ausführungsform 3,0 µm und 5,6 µm bei dem in Fig. 22 gezeigten herkömmlichen Lateral-Leistungs-MOSFET, dessen Durchbruchspannung niedriger als 80 V ist. Der Bauelementrasterabstand auf der Basis der 0,6 µm-Regel beträgt 1,8 µm bei dem Trench- Lateral-Leistungs-MOSFET 1 und 4,4 µm bei dem herkömmlichen Lateral-Leistungs-MOSFET. Der Bauelementrasterabstand auf der Basis der 0,35-µm-Regel beträgt 1,05 µm bei dem Trench-Lateral-Leistungs-MOSFET 1 und 3,6 µm bei dem herkömmlichen Lateral-Leistungs- MOSFET.
Da Trench-Lateral-Leistungs-MOSFETs 1 auf der Basis einer der oben beschriebenen Größen ein Stromsteuervermögen pro Einheitsbauelement aufweist, das nahezu gleich ist wie dasjenige herkömmlicher Lateral-Leistungs-MOSFETs, ist die Kanalbreite pro Flächeneinheit stark verkleinert. Die Kanalbreite pro Flächeneinheit auf der Basis der 1-µm-Regel im Trench-Lateral- Leistungs-MOSFET 1 ist auf 54% von derjenigen beim herkömmlichen Lateral-Leistungs- MOSFET verkleinert. Die Kanalbreite pro Flächeneinheit auf der Basis der 0,6-µm-Regel im Trench-Lateral-Leistungs-MOSFET 1 ist auf 41% von derjenigen beim herkömmlichen Lateral- Leistungs-MOSFET verkleinert. Die Kanalbreite pro Flächeneinheit auf der Basis der 0,35-µm- Regel im Trench-Lateral-Leistungs-MOSFET 1 ist auf 30% von derjenigen beim herkömmlichen Lateral-Leistungs-MOSFET verkleinert. Daher beträgt der Durchlaßwiderstand pro Flächenein­ heit des Trench-Lateral-Leistungs-MOSFETs gemäß der ersten Ausführungsform mit einer Durchbruchspannung von 30 V auf der Basis der 1-µm-Regel 15 mΩ/mm2, 11 mΩ/mm2 auf der Basis der 0,6-µm-Regel und 8 mΩ/mm2 bei der 0,35-µm-Regel.
Um eine Nenndurchbruchspannung zu erzielen, ist es nicht erforderlich, den Trench-Lateral- Leistungs-MOSFET gemäß der ersten Ausführungsform mit dem dicken Oxidfilm zu versehen, wie er bei dem in Fig. 24 gezeigten herkömmlichen Trench-Lateral-Leistungs-MOSFET für eine Durchbruchspannung von 80 V vorgesehen ist. Daher sind die Gate-Fläche und die Bauele­ mentgröße des Trench-Lateral-Leistungs-MOSFETs gemäß der ersten Ausführungsform kleiner als jene des herkömmlichen Trench-Lateral-Leistungs-MOSFETs. Daher werden Probleme wie beispielsweise die Zunahme des Verdrahtungswiderstands und die Zunahme der Steuerverlu­ ste, die durch Anwenden der Struktur des herkömmlichen Trench-Lateral-Leistungs-MOSFETs mit einer Durchbruchspannung von 80 V auf Trench-Lateral-Leistungs-MOSFETs für eine Durchbruchspannung von 30 V verursacht werden, vermieden.
Bei der Herstellung des Trench-Lateral-Leistungs-MOSFETs durch das Verfahren gemäß der zweiten Ausführungsform der Erfindung, wird das Trench-Ätzen nur einmal ausgeführt. Daher wird der Trench-Lateral-Leistungs-MOSFET gemäß der ersten Ausführungsform durch einen Prozeß hergestellt, der einfacher ist als der Prozeß zur Herstellung des herkömmlichen Trench- Lateral-Leistungs-MOSFETs für eine Durchbruchspannung von 80 V, bei dem das Trench-Ätzen zweimal ausgeführt wird. Somit wird verhindert, daß der Durchsatz bei der Herstellung des Trench-Lateral-Leistungs-MOSFETs gemäß der Erfindung beeinträchtigt wird.
Es sind verschiedene Modifikationen möglich, ohne den Bereich der Erfindung zu verlassen. Fig. 16 ist eine Querschnittsansicht eines Trench-Lateral-Leistungs-MOSFETs 2 gemäß einer dritten Ausführungsform der Erfindung. Gemäß Fig. 16 enthält dieser MOSFET 2 eine Silicium- Gateschicht 52 nicht über die gesamte Tiefe eines Trenches 51, sondern nur über dessen untere Hälfte. Diese Silicium-Gateschicht 52 ist, wie in Fig. 17 gezeigt, durch Überätzen der auf einem Gate-Oxidfilm 59 niedergeschlagenen polykristallinen Siliciumschicht 72 gebildet.
Da die Diffusionszone (Drain-Zone) 58 und die Gate-Schicht 52 weit voneinander entfernt sind, erleichtert es der in Fig. 16 gezeigte MOSFET 2 zu verhindern, daß sich das elektrische Feld in der Nähe des Gate-Randes auf der Drain-Seite lokalisiert. Es wird selbst dann verhindert, daß sich das elektrische Feld lokalisiert, wenn der Gate-Oxidfilm 59 dünner ist, um eine feinere Struktur im MOSFET 2 zu erzielen. Daher erleichtert der Trench-Lateral-Leistungs-MOSFET gemäß der dritten Ausführungsform das Erzielen einer höheren Durchbruchspannung oder erleichtert das Beibehalten der gleichen Durchbruchspannung selbst dann, wenn seine Struktur feiner ist. Beispielsweise wird eine Durchbruchspannung BVds von 30 V oder mehr durch Überätzen der polykristallinen Siliciumschicht 72 für 0,5 µm erzielt.
Der Abstand zwischen der Diffusionszone 58 und der Gate-Schicht 52 in der unteren Hälfte des Trenches 51 ist gemäß Darstellung in Fig. 16 größer als der Abstand zwischen der Diffusions­ zone 58 und der sich von der oberen Hälfte zur unteren Hälfte des Trenches 51 hin erstrecken­ den Gate-Schicht 52.
Der Trench-Lateral-Leistungs-MOSFET 3 gemäß einer vierten Ausführungsform der Erfindung, der gemäß Darstellung in Fig. 18 eine n+-Diffusionszone 58 (Drain-Zone) enthält, die sich im Kontakt mit dem Trench 51 befindet, erleichtert das Erzielen einer hohen Durchbruchspannung insofern, als sich die Gate-Schicht 52 in der unteren Hälfte des Trenches 51 befindet. Daher erleichtert der Trench-Lateral-Leistungs-MOSFET 3 gemäß der vierten Ausführungsform die Verkleinerung des Abstands zwischen den Trenches und die Erhöhung der Anzahl an inte­ grierten Einheitsbauelementen oder der Integrationsdichte.
Fig. 19 ist eine Querschnittsansicht eines Trench-Lateral-Leistungs-MOSFETs 4 gemäß einer fünften Ausführungsform der Erfindung. Dieser MOSFET 4 enthält eine p--Basiszone 62, deren Diffusionstiefe 2 µm ist, was doppelt so groß ist wie diejenige bei einem der oben beschriebe­ nen Ausführungsformen. Die Basiszone 62 mit der Diffusionstiefe von 2 µm wird beispielsweise durch Verlängern der thermischen Eintreibungszeit auf 40 Minuten gebildet. Da die Basiszone 62 breiter wird als die Breite des Trenches, wird die Durchgreifdurchbruchspannung verbessert.
Fig. 20 ist eine Querschnittsansicht eines Trench-Lateral-Leistungs-MOSFETs 5 gemäß einer sechsten Ausführungsform der Erfindung. Dieser MOSFET 5 enthält gemäß Fig. 20 eine n+- Diffusionszone 61, welche die Eckabschnitte des Bodens des Trenches 51 überdeckt. Diese Diffusionszone 61 wird durch Verlängern der thermischen Eintreibungszeit auf 40 Minuten, durch Ändern der in die Source-Zone eindotierten Ionenart von Arsen auf Phosphor und durch Einstellen der Diffusionstiefe auf 1 µm gebildet. Bei dem MOSFET 5 sind nur die Kanalzone und die Driftzone längs des Trenches 51 ausgerichtet.
in den Eckabschnitten des Trench-Bodens ist die Beweglichkeit in der Kanalzone gering, das Stromsteuervermögen ist nicht ausreichend, und aufgrund der durch die Belastungen während des Aufwachsens des Gate-Oxidfilms hervorgerufenen Kristalldefekte wird eine Zunahme des Leckstroms hervorgerufen, wenn eine Spannung, die so hoch ist wie die Durchbruchspannung, im Sperrzustand des MOSFETs zwischen die Source und den Drain angelegt wird. Der Trench- Lateral-Leistungs-MOSFET 5 gemäß der sechsten Ausführungsform erleichtert das Vermeiden dieser Probleme. Daher ist die Struktur gemäß der sechsten Ausführungsform effektiv, um ein hohes Stromsteuervermögen zu erzielen oder den Leckstrom zu reduzieren.
Fig. 21 ist eine Querschnittsansicht eines Trench-Lateral-Leistungs-MOSFETs 6 gemäß einer siebten Ausführungsform der Erfindung. Bei diesem MOSFET 6 ist die Diffusionstiefe der Diffusionszone (Driftzone) 60 so verlängert, daß die Diffusionszone (Driftzone) 60 bis zur Höhe des Bodens des Trenches reicht. Da diese Struktur die Kanallänge verkürzt, wird das Schalten mit hoher Geschwindigkeit und geringem Durchlaßwiderstand ausgeführt.
Erfindungsgemäß sind die Driftzone und die Kanalzone, die einen bestimmten Abstand von einander aufweisen sollten, um eine hohe Durchbruchspannung zu erzielen, längs des Tren­ ches 51 vertikal ausgerichtet, und der Bauelementrasterabstand wird durch den Abstand zwischen den Mitten der Source-Kontaktzone und der Drain-Kontaktzone bestimmt. Daher erleichtert es der Trench-Lateral-Leistungs-MOSFET gemäß der Erfindung für eine niedrigere Durchbruchspannung, einen Bauelementrasterabstand vorzusehen, der kleiner als der Bauele­ mentrasterabstand des herkömmlichen Lateral-Leistungs-MOSFETs für eine Durchbruchspan­ nung von weniger als 80 V ist. Da die MOSFET-Struktur längs des Trenches selbstausgerichtet ist, erleichtert der Trench-Lateral-Leistungs-MOSFET gemäß der Erfindung eine Verkleinerung des Bauelementrasterabstands und eine Verbesserung der Integrationsdichte ohne übermäßig genaue Positionierung der Masken.
Um eine hohe Durchbruchspannung zu erzielen, ist es nicht erforderlich, den erfindungsgemä­ ßen Trench-Lateral-Leistungs-MOSFET mit einem Oxidfilm zu versehen, der so dick ist wie bei dem herkömmlichen Trench-Lateral-Leistungs-MOSFET für eine Durchbruchspannung von 80 V. Da die Gate-Fläche und die Bauelementgröße des erfindungsgemäßen Trench-Lateral- Leistungs-MOSFETs kleiner als jene des herkömmlichen Trench-Lateral-Leistungs-MOSFETs sind, ist die parasitäre Kapazität zwischen dem Substrat und dem Bauelement reduziert. Da die Gate-Verdrahtung, die Source-Verdrahtung und die Drain-Verdrahtung kurz sind, ist der parasitäre Verdrahtungswiderstand reduziert. Daher werden bei dem erfindungsgemäßen Trench-Lateral-Leistungs-MOSFET für eine Durchbruchspannung von 30 V effektiver das schnelle Schalten realisiert und die Schaltverluste reduziert als bei dem Trench-Lateral- Leistungs-MOSFET für eine Durchbruchspannung von 30 V, bei dem die Struktur des her­ kömmlichen Trench-Lateral-Leistungs-MOSFET für eine Durchbruchspannung von 80 V eingesetzt wird. Außerdem werden die nachteiligen Effekte von Störungen auf die benachbarten Einheitsbauelemente reduziert.
Bei der Herstellung des Trench-Lateral-Leistungs-MOSFETs durch das erfindungsgemäße Verfahren wird das Trench-Ätzen nur einmal ausgeführt. Daher kann der Trench-Lateral- Leistungs-MOSFET gemäß der Erfindung durch einen einfacheren Prozeß als den Prozeß zur Herstellung des herkömmlichen Trench-Lateral-Leistungs-MOSFETs für eine Durchbruchspan­ nung von 80 V hergestellt werden, bei dem das Trench-Ätzen zweimal ausgeführt wird. Daher wird verhindert, daß der Durchsatz bei der Herstellung des erfindungsgemäßen Trench-Lateral- Leistungs-MOSFETs beeinträchtigt wird.

Claims (9)

1. Halbleiterbauelement, umfassend:
ein Halbleitersubstrat (50) eines ersten Leitfähigkeitstyps;
Trenches (51), die von der Oberfläche des Halbleitersubstrats aus ausgehoben sind;
einen Gate-Isolierfilm (59) mit gleichförmiger Dicke in jedem Trench, wobei der Gate- Isolierfilm jeweils auf den Innenseitenwänden des Trenches gebildet ist;
einen ersten elektrischen Leiter (52) auf der Innenseite des Gate-Isolierfilms;
eine Gate-Elektrode (53), die mit dem ersten elektrischen Leiter elektrisch verbunden ist;
einen zweiten elektrischen Leiter (63), der auf der Innenseite des ersten elektrischen Leiters unter Zwischenlage eines Zwischenschichtisolierfilms (65) angeordnet ist;
eine Basiszone (62) des ersten Leitfähigkeitstyps im Bodenabschnitt des Trenches;
eine Source-Zone (61) eines zweiten Leitfähigkeitstyps in der Basiszone, wobei die Source-Zone mit dem zweiten elektrischen Leiter elektrisch verbunden ist;
eine Source-Elektrode (54), die mit der Source-Zone elektrisch verbunden ist;
eine Driftzone (60) des zweiten Leitfähigkeitstyps außerhalb des Trenches;
eine Drain-Zone (58) des zweiten Leitfähigkeitstyps außerhalb des Trenches; und
eine Drain-Elektrode (55), die mit der Drain-Zone elektrisch verbunden ist.
2. Halbleiterbauelement nach Anspruch 1, bei dem sich die obere Endfläche des ersten elektrischen Leiters (52) auf einem Niveau unterhalb der Oberfläche des Halbleitersub­ strats (50) befindet.
3. Halbleiterbauelement nach Anspruch 2, bei dem die Drain-Zone (58) dem Trench (51) benachbart gebildet ist.
4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, bei dem die Basiszone (62) einen Teil der Seitenwände des Trenches (51) bedeckt.
5. Halbleiterbauelement nach Anspruch 4, bei dem die Source-Zone einen Teil der Seitenwände des Trenches (51) bedeckt.
6. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, bei dem die Driftzone (60) einen Teil des Bodens des Trenches (51) bedeckt.
7. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend folgende Schritte:
Bilden einer Driftzone (60) eines zweiten Leitfähigkeitstyps auf einem Halbleitersub­ strat (50) eines ersten Leitfähigkeitstyps;
selektives Entfernen eines Teils der Driftzone und eines Teils des Halbleitersubstrats, um dadurch Trenches (51) zu bilden;
Bilden eines Gate-Isolierfilms (59) mit gleichförmiger Dicke jeweils auf den Innensei­ tenwänden und der Bodenfläche jedes Trenches;
Bilden eines ersten elektrischen Leiters (72) auf dem Gate-Isolierfilm;
Bilden eines Oxidfilms (67) auf dem ersten elektrischen Leiter;
selektives Entfernen des einer aktiven Zone entsprechenden Bereichs des Oxidfilms, um dadurch den ersten elektrischen Leiter in dem der aktiven Zone entsprechenden Bereich freizulegen;
Zurückätzen des ersten elektrischen Leiters in dem der aktiven Zone entsprechenden Bereich derart, daß der erste elektrische Leiter auf den Seitenwänden des jeweiligen Trenches verbleibt;
Bilden einer Basiszone (62) des ersten Leitfähigkeitstyps und einer Source-Zone (61) des zweiten Leitfähigkeitstyps im Bodenabschnitt des jeweiligen Trenches;
Bilden eines ersten Zwischenschichtisolierfilms (65) in dem jeweiligen Trench;
Entfernen des Bodenabschnitts des ersten Zwischenschichtisolierfilms in dem der akti­ ven Zone entsprechenden Bereich und des Abschnitts des Gate-Isolierfilms (59) unterhalb des entfernten Bodenabschnitts des ersten Zwischenschichtisolierfilms, um dadurch die Source- Zone (61) freizulegen; und
Bilden eines zweiten elektrischen Leiters (63) in dem jeweiligen Trench, wobei der zweite elektrische Leiter mit der Source-Zone (61) elektrisch verbunden ist.
8. Verfahren nach Anspruch 7, ferner umfassend folgende Schritte:
Bilden einer Drain-Zone (58) des zweiten Leitfähigkeitstyps im Oberflächenabschnitt der Driftzone (60);
Bilden eines zweiten Zwischenschichtisolierfilms (66) auf der Oberfläche des Halblei­ tersubstrats (50);
Bilden von Kontaktlöchern, die den ersten Zwischenschichtisolierfilm und den zweiten Zwischenschichtisolierfilm durchsetzen;
Bilden einer Gate-Elektrode (53), die mit dem ersten elektrischen Leiter (72) elektrisch verbunden ist;
Bilden einer Source-Elektrode (54), die mit dem zweiten elektrischen Leiter (63) elek­ trisch verbunden ist; und
Bilden einer Drain-Elektrode (55), die mit der Drain-Zone (58) elektrisch verbunden ist.
9. Verfahren nach Anspruch 7 oder 8, bei dem der Schritt des Zurückätzens das Über­ ätzen des ersten elektrischen Leiters (72) in dem der aktiven Zone entsprechenden Bereich derart, daß die obere Endfläche des ersten elektrischen Leiters auf einem Niveau unterhalb der Oberfläche des Halbleitersubstrats (50) positioniert ist, umfaßt.
DE10211690A 2001-03-21 2002-03-15 Halbleiterbauelement und Verfahren zu seiner Herstellung Withdrawn DE10211690A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001081243A JP4797265B2 (ja) 2001-03-21 2001-03-21 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE10211690A1 true DE10211690A1 (de) 2002-09-26

Family

ID=18937383

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10211690A Withdrawn DE10211690A1 (de) 2001-03-21 2002-03-15 Halbleiterbauelement und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (2) US6781197B2 (de)
JP (1) JP4797265B2 (de)
DE (1) DE10211690A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1329956A2 (de) * 2002-01-16 2003-07-23 Fuji Electric Co., Ltd. Halbleiter-Bauelement und Herstellungsverfahren
DE102004039402B4 (de) 2004-02-16 2018-09-20 Fuji Electric Co., Ltd. Bidirektionale Vorrichtung, Verfahren zur Herstellung derselben und Halbleitervorrichtung

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4797265B2 (ja) * 2001-03-21 2011-10-19 富士電機株式会社 半導体装置および半導体装置の製造方法
DE10223822A1 (de) * 2001-05-30 2002-12-05 Fuji Electric Co Ltd Halbleiterbauteil und Verfahren zu seiner Herstellung
JP4764975B2 (ja) * 2001-05-30 2011-09-07 富士電機株式会社 半導体装置
US7012301B2 (en) * 2001-12-18 2006-03-14 Fuji Electric Co., Ltd. Trench lateral power MOSFET and a method of manufacturing the same
US7224024B2 (en) 2002-08-29 2007-05-29 Micron Technology, Inc. Single transistor vertical memory gain cell
US6838723B2 (en) 2002-08-29 2005-01-04 Micron Technology, Inc. Merged MOS-bipolar capacitor memory cell
US6800904B2 (en) 2002-10-17 2004-10-05 Fuji Electric Co., Ltd. Semiconductor integrated circuit device and method of manufacturing the same
JP4655471B2 (ja) * 2002-11-22 2011-03-23 富士電機システムズ株式会社 半導体装置
US7030436B2 (en) * 2002-12-04 2006-04-18 Micron Technology, Inc. Embedded DRAM gain memory cell having MOS transistor body provided with a bi-polar transistor charge injecting means
JP2004207706A (ja) * 2002-12-10 2004-07-22 Fuji Electric Device Technology Co Ltd 半導体装置および半導体装置の製造方法
JP4202149B2 (ja) * 2003-01-28 2008-12-24 ローム株式会社 半導体装置およびその製造方法
JP4961658B2 (ja) * 2003-02-17 2012-06-27 富士電機株式会社 双方向素子および半導体装置
US6956256B2 (en) * 2003-03-04 2005-10-18 Micron Technology Inc. Vertical gain cell
JP4423460B2 (ja) * 2003-04-16 2010-03-03 富士電機システムズ株式会社 半導体装置の製造方法
KR100485162B1 (ko) * 2003-08-12 2005-04-22 동부아남반도체 주식회사 모스 트랜지스터 및 그 제조 방법
JP2005101581A (ja) * 2003-08-29 2005-04-14 Fuji Electric Holdings Co Ltd 半導体装置
EP1536480A1 (de) * 2003-11-28 2005-06-01 STMicroelectronics S.r.l. Leistungshalbleiteranordnung mit isoliertem Gatter und Grabengatterstruktur sowie entsprechendes Herstellungsverfahren
KR100526891B1 (ko) * 2004-02-25 2005-11-09 삼성전자주식회사 반도체 소자에서의 버티컬 트랜지스터 구조 및 그에 따른형성방법
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
JP2006294713A (ja) * 2005-04-07 2006-10-26 Fuji Electric Holdings Co Ltd 半導体装置
US7378707B2 (en) * 2005-05-26 2008-05-27 Micron Technology, Inc. Scalable high density non-volatile memory cells in a contactless memory array
US20070166903A1 (en) * 2006-01-17 2007-07-19 Bohumil Lojek Semiconductor structures formed by stepperless manufacturing
US20070166971A1 (en) * 2006-01-17 2007-07-19 Atmel Corporation Manufacturing of silicon structures smaller than optical resolution limits
JP5157164B2 (ja) * 2006-05-29 2013-03-06 富士電機株式会社 半導体装置、バッテリー保護回路およびバッテリーパック
JP2008210994A (ja) * 2007-02-27 2008-09-11 Nec Electronics Corp 横型ｍｏｓｆｅｔおよびその製造方法
US7781832B2 (en) * 2008-05-28 2010-08-24 Ptek Technology Co., Ltd. Trench-type power MOS transistor and integrated circuit utilizing the same
US7943465B2 (en) * 2009-01-26 2011-05-17 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component
US8482048B2 (en) * 2009-07-31 2013-07-09 Alpha & Omega Semiconductor, Inc. Metal oxide semiconductor field effect transistor integrating a capacitor
WO2011117920A1 (ja) * 2010-03-24 2011-09-29 パナソニック株式会社 半導体装置およびその製造方法
JP2011243960A (ja) * 2010-04-21 2011-12-01 Elpida Memory Inc 半導体装置及びその製造方法
CN101840935B (zh) * 2010-05-17 2012-02-29 电子科技大学 Soi横向mosfet器件
US9252261B2 (en) * 2011-04-19 2016-02-02 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method of the same
US9818859B2 (en) * 2011-08-26 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Quasi-vertical power MOSFET and methods of forming the same
US9293376B2 (en) 2012-07-11 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for power MOS transistor
JP6078390B2 (ja) 2013-03-25 2017-02-08 ルネサスエレクトロニクス株式会社 半導体装置
KR20150050877A (ko) * 2013-11-01 2015-05-11 에스케이하이닉스 주식회사 트랜지스터 및 이를 포함하는 반도체 장치
JP6245107B2 (ja) * 2014-08-06 2017-12-13 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US10403751B2 (en) 2017-01-13 2019-09-03 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
JP2019054106A (ja) * 2017-09-14 2019-04-04 株式会社東芝 半導体装置
CN109873036B (zh) * 2017-12-05 2021-01-08 无锡华润上华科技有限公司 Mosfet结构及其制造方法
CN109873033B (zh) 2017-12-05 2020-08-18 无锡华润上华科技有限公司 绝缘栅双极型晶体管及其制造方法
JP7071878B2 (ja) 2018-05-29 2022-05-19 株式会社東芝 半導体装置
US11335803B2 (en) * 2019-11-14 2022-05-17 Diodes Incorporated Source-down transistor with vertical field plate
CN116417347A (zh) * 2021-12-31 2023-07-11 无锡华润上华科技有限公司 具有结型场板的dmos器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0239473A (ja) * 1988-07-28 1990-02-08 Ricoh Co Ltd トレンチ溝側壁にチャンネルを持つ半導体装置
JP2807718B2 (ja) * 1989-07-20 1998-10-08 セイコーインスツルメンツ株式会社 半導体装置およびその製造方法
JPH03154379A (ja) * 1989-11-11 1991-07-02 Takehide Shirato 半導体装置
US5122848A (en) 1991-04-08 1992-06-16 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
JPH10107280A (ja) * 1996-10-01 1998-04-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3222847B2 (ja) 1997-11-14 2001-10-29 松下電工株式会社 双方向形半導体装置
US6316807B1 (en) * 1997-12-05 2001-11-13 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
JP4797265B2 (ja) * 2001-03-21 2011-10-19 富士電機株式会社 半導体装置および半導体装置の製造方法
DE10223822A1 (de) * 2001-05-30 2002-12-05 Fuji Electric Co Ltd Halbleiterbauteil und Verfahren zu seiner Herstellung
JP4764975B2 (ja) * 2001-05-30 2011-09-07 富士電機株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1329956A2 (de) * 2002-01-16 2003-07-23 Fuji Electric Co., Ltd. Halbleiter-Bauelement und Herstellungsverfahren
EP1329956A3 (de) * 2002-01-16 2004-06-23 Fuji Electric Co., Ltd. Halbleiter-Bauelement und Herstellungsverfahren
US6858500B2 (en) 2002-01-16 2005-02-22 Fuji Electric Co., Ltd. Semiconductor device and its manufacturing method
US7365392B2 (en) 2002-01-16 2008-04-29 Fuji Electric Co., Ltd. Semiconductor device with integrated trench lateral power MOSFETs and planar devices
DE102004039402B4 (de) 2004-02-16 2018-09-20 Fuji Electric Co., Ltd. Bidirektionale Vorrichtung, Verfahren zur Herstellung derselben und Halbleitervorrichtung

Also Published As

Publication number Publication date
US6781197B2 (en) 2004-08-24
US20040256666A1 (en) 2004-12-23
US7005352B2 (en) 2006-02-28
US20020158287A1 (en) 2002-10-31
JP4797265B2 (ja) 2011-10-19
JP2002280549A (ja) 2002-09-27

Similar Documents

Publication Publication Date Title
DE10211690A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE60125784T2 (de) Graben-mosfet-struktur mit geringer gate-ladung
DE10353387B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
DE10203164B4 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE4011276C2 (de) Feldeffekttransistor mit isoliertem Gate (IGFET) und Verfahren zu seiner Herstellung
DE10165053B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit hoher Durchbruchsspannung
DE69729963T2 (de) Halbleiterbauelement mit isoliertem gatter und verfahren zu deren herstellung
DE4042163C2 (de) Verfahren zur Herstellung einer statischen Induktions-Halbleitervorrichtung mit Split-Gate-Struktur
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE102005046133A1 (de) Herstellungsverfahren für einen RCAT-Transistor und entsprechender RCAT-Transistor
DE4405682A1 (de) Struktur einer Halbleiteranordnung
DE10261464A1 (de) Isolierte Gatehalbleitervorrichtung mit einer Grabenstruktur
DE10234996B4 (de) Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
EP1138085B1 (de) Feldeffektgesteuerter transistor und verfahren zu dessen herstellung
DE102005012217A1 (de) Lateraler MISFET und Verfahren zur Herstellung desselben
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE2922016A1 (de) Vlsi-schaltungen
DE102018211600A1 (de) Hochspannungstransistor unter verwendung einer vergrabenen isolierenden schicht als gatedielektrikum
DE10223822A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE10063443B4 (de) Verfahren zur Herstellung einer Elektrode eines mittels Feldeffekt steuerbaren Halbleiterbauelements und mittels Feldeffekt steuerbares Halbleiterbauelement
DE4130890A1 (de) Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur
DE10261600B4 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE3842749A1 (de) Verfahren zum herstellen einer integrierten schaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 2978

8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

8128 New person/name/address of the agent

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110927

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN PATENTANWA, DE

Effective date: 20110927

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Effective date: 20110927

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee