KR100485162B1 - 모스 트랜지스터 및 그 제조 방법 - Google Patents

모스 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR100485162B1
KR100485162B1 KR10-2003-0055788A KR20030055788A KR100485162B1 KR 100485162 B1 KR100485162 B1 KR 100485162B1 KR 20030055788 A KR20030055788 A KR 20030055788A KR 100485162 B1 KR100485162 B1 KR 100485162B1
Authority
KR
South Korea
Prior art keywords
drain
semiconductor substrate
sidewalls
forming
gate
Prior art date
Application number
KR10-2003-0055788A
Other languages
English (en)
Other versions
KR20050018016A (ko
Inventor
고관주
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0055788A priority Critical patent/KR100485162B1/ko
Priority to US10/915,818 priority patent/US6960508B2/en
Priority to US11/035,481 priority patent/US7145192B2/en
Publication of KR20050018016A publication Critical patent/KR20050018016A/ko
Application granted granted Critical
Publication of KR100485162B1 publication Critical patent/KR100485162B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

모스 트랜지스터 및 그 제조 방법에 관한 것으로, 그 목적은 소형화에 유리한 새로운 구조의 모스 트랜지스터 및 그 제조 방법을 제공하는 것이다. 이를 위해 본 발명에서는 소자 활성영역을 격리시키는 트렌치가 형성된 반도체 기판의 상면으로 불순물을 주입하여 소정두께의 드레인을 형성하는 단계; 드레인 및 반도체 기판을 선택적으로 식각하여 트렌치의 양 측벽에 소정폭의 드레인 및 드레인 하부의 반도체 기판을 돌출되도록 남기는 단계; 드레인 하부의 돌출된 반도체 기판 양 측벽에는 사이드월을 형성하고, 측벽을 제외한 반도체 기판 및 드레인 상에는 보호막을 형성한 후, 사이드월을 제거하는 단계; 보호막을 마스크로 하여 사이드월의 제거로 인해 노출된 반도체 기판을 등방성 식각하여 게이트구를 형성하고, 드레인 하부의 트렌치 양 측벽에 드레인보다 좁은 폭의 수직채널을 형성하는 단계; 보호막을 제거하고 드레인, 수직채널 및 반도체 기판의 상부 전면에 게이트산화막을 형성하는 단계; 수직채널 하부의 반도체 기판 내에 불순물을 주입하여 소스를 형성하는 단계; 게이트구에 게이트를 형성하는 단계를 포함하여 모스 트랜지스터를 제조한다.

Description

모스 트랜지스터 및 그 제조 방법 {MOS transistor and fabrication method thereof}
본 발명은 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 수직채널을 가지는 모스 트랜지스터 및 그 제조 방법에 관한 것이다.
일반적으로 모스 트랜지스터는 필드 효과 트랜지스터(field effect transistor, FET)의 일종으로서, 반도체 기판에 형성된 소스, 드레인과, 이 소스, 드레인이 형성된 반도체 기판 상에 게이트 산화막과 게이트가 형성된 구조를 가진다. 이러한 모스 트랜지스터의 구조에서 전극인 소스, 드레인, 게이트 상부에는 각각 전기적 신호를 인가하기 위한 금속 배선이 연결되어 소자를 작동시킨다.
도 1은 종래 모스 트랜지스터의 구조를 도시한 단면도이며, 여기에는, 실리콘웨이퍼(1)의 활성영역(active region) 표면에 소정폭의 게이트 산화막(2)이 형성되어 있고, 게이트 산화막(2) 상에는 게이트 전극으로 사용될 소정폭의 폴리실리콘(3)이 형성되어 있다.
폴리실리콘(3) 외방의 실리콘웨이퍼(1) 내에는 불순물이 저농도로 도핑된 엘디디(LDD: lightly doped drain)(4)가 형성되어 있고, 폴리실리콘(3)의 양 측벽에는 사이드월(side wall)(5)이 형성되어 있으며, 사이드월(5) 외방의 실리콘웨이퍼(1)에는 불순물이 고농도로 도핑된 소스, 드레인(5)가 LDD(4) 보다 깊은 깊이로 형성되어 있다.
이러한 구조의 모스 트랜지스터를 작동시키기 위해 게이트에 전압을 인가하면 소스에서 드레인을 향해 전하 캐리어(carrier)가 이동하면서 수평방향으로 채널이 형성된다.
이와 같이, 현재 반도체 제조에 활용되고 있는 단순 게이트 구조의 반도체 소자는 설계규칙 70 nm 정도에서 기술의 한계에 부딪힐 것으로 예측되고 있어 테라급 이상의 반도체 소자를 위한 새로운 구조의 개발이 절실히 요구되고 있다.
실리콘 소자를 초전력화 및 고집적화하고, 초고속의 동작특성을 얻기 위해서는 채널 길이의 단축, 소스 및 드레인 접합깊이의 감소, 그리고 실효 게이트 절연막 두께의 감소 등이 필수적으로 요구되고 있다.
또한 동일크기의 소자에서도 구동전류의 증가와 누설전류의 감소를 통한 소자 특성의 고성능화를 달성해야한다. 이와 같은 고성능의 미세 실리콘 소자를 제작하기 위해 종래의 제조공정으로는 해결할 수 없는 문제점들이 있었다.
예를 들면, 나노크기의 채널을 종래의 평면형 구조로 제작하기 위해서는 초미세 크기의 패턴 형성방법인 전자선이나 X선 노광방법 등 새로운 패턴 형성기술을 사용해야 하지만, 이러한 기술들은 현재로서는 확립된 기술이 아니기 때문에 미세 크기의 실리콘 소자를 대량으로 제작하는 것은 불가능하다. 또한 현재 더욱 더 집적화가 가속화되면서 새로운 노블(novel) 구조의 소자가 구현되고 있으나 제작면에서 어려움이 많다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 소형화에 유리한 새로운 구조의 모스 트랜지스터 및 그 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은, 수직방향의 채널을 가지는 트랜지스터를 제작하는 것이다.
본 발명의 또 다른 목적은, 리소그래피 공정의 한계를 극복한 새로운 구조의 모스 트랜지스터를 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 좁고 깊은 형상의 딥(deep) 트렌치를 형성하고, 이러한 딥 트렌치의 양 측방으로 수직채널을 가지는 모스 트랜지스터를 각각 하나씩 형성하는 것을 특징으로 한다.
즉, 본 발명에 따른 모스 트랜지스터 제조 방법은, 소자 활성영역을 격리시키는 트렌치가 형성된 반도체 기판의 상면으로 불순물을 주입하여 소정두께의 드레인을 형성하는 단계; 드레인 및 반도체 기판을 선택적으로 식각하여 트렌치의 양 측벽에 소정폭의 드레인 및 드레인 하부의 반도체 기판을 돌출되도록 남기는 단계; 드레인 하부의 돌출된 반도체 기판 양 측벽에는 사이드월을 형성하고, 측벽을 제외한 반도체 기판 및 드레인 상에는 보호막을 형성한 후, 사이드월을 제거하는 단계; 보호막을 마스크로 하여 사이드월의 제거로 인해 노출된 반도체 기판을 등방성 식각하여 게이트구를 형성하고, 드레인 하부의 트렌치 양 측벽에 드레인보다 좁은 폭의 수직채널을 형성하는 단계; 보호막을 제거하고 드레인, 수직채널 및 반도체 기판의 상부 전면에 게이트산화막을 형성하는 단계; 수직채널 하부의 반도체 기판 내에 불순물을 주입하여 소스를 형성하는 단계; 게이트구에 게이트를 형성하는 단계를 포함하여 이루어진다.
반도체 기판을 선택적으로 식각하여 트렌치의 양 측벽에 소정폭의 드레인 및 드레인 하부의 반도체 기판을 돌출되도록 남기는 단계에서는, 드레인의 두께보다는 깊고 트렌치의 깊이 보다는 얕게 식각하는 것이 바람직하다.
보호막으로는 실리사이드를 형성할 수 있다.
게이트구를 형성할 때에는 등방성 식각 대신에 경사각을 가지는 건식식각을 수행할 수도 있다.
게이트로는 다결정실리콘을 형성할 수 있다.
이하, 본 발명에 따른 모스 트랜지스터 및 그 제조 방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 2a 내지 2f는 본 발명에 따른 모스 트랜지스터 제조 방법을 그 공정순서에 따라 도시한 단면도이며, 따라서, 도 2f는 본 발명에 따른 모스 트랜지스터의 구조를 도시한 단면도이다. 도 3은 본 발명에 따른 모스 트랜지스터의 구조를 도시한 평면도이다.
도 2f 및 도 3에 도시된 바와 같이, 반도체 기판(11)의 소정영역에는 트렌치(12)가 형성되어 이웃하는 소자 활성영역을 격리시키고 있으며, 이 때 트렌치(12)는 통상적인 얕은 트렌치보다 좁고 깊은 형상의 딥 트렌치로 형성하는 것이 바람직하다.
이러한 트렌치(12)의 양 측벽에는 반도체 기판이 상판부 및 기둥부로 이루어진 T자형으로 돌출되어 있다. 이 때, 상판부는 그 내부에 불순물이 주입된 드레인(13)이고, 기둥부는 수직채널(17)이다.
드레인(13) 및 수직채널(17)을 포함하는 반도체 기판(11)의 상부 전면에는 게이트 산화막(18)이 형성되어 있고, 수직채널(17) 하부의 반도체 기판(11) 내에는, 불순물이 주입된 소스(19)가 형성되어 있으며, 수직채널(17)의 양 측벽에 위치하는 게이트 산화막(18) 상에는 다결정실리콘 등으로 이루어진 게이트(20)가 형성되어 있다.
전극에 해당하는 소스(19), 드레인(13) 및 게이트(20)에는 각각 전기적 신호를 인가하기 위한 접촉부(C)를 형성하고 접촉부를 통해 금속 배선을 연결하여 소자를 작동시킨다.
상술한 바와 같이, 본 발명에 따른 모스 트랜지스터는 트렌치(12)를 중심으로하여 양 측벽에 소스(19), 게이트(20), 수직채널(17), 드레인(13)이 각각 형성되어 한 쌍을 이루고 있다.
소자 작동을 위해 게이트(20)에 적정전압을 인가하면 전자가 소스(19)로부터 게이트(13)을 향하여 수직채널(17)을 통해 이동하는데, 이 때 각각의 게이트(20)에 인가하는 전압을 조절하는 것에 의해, 각각의 드레인(13)으로 전류가 흐르는 것을 독립적으로 조절할 수 있다. 일 예로 오른쪽의 드레인으로는 전류를 차단하여 오프(OFF)시키고, 왼쪽의 드레인으로는 전류가 흐르도록 온(ON)시킬 수 있다.
그러면, 상술한 바와 같은 모스 트랜지스터를 제조하는 방법에 대해 상세히 설명한다.
먼저, 도 2a에 도시한 바와 같이, 반도체 기판(11)의 소정영역에 이웃하는 소자 활성영역을 격리시키는 트렌치(12)를 형성한 후, 반도체 기판(11)의 상면으로 불순물을 주입하여 소정두께의 드레인(13)을 형성한다.
이 때 트렌치는 종횡비(aspect ratio)가 큰 딥 트렌치로 형성하는데, 좁고 깊은 형상의 트렌치 내에 절연물질을 완전히 매립하는 것을 용이하게 하기 위해 트렌치로 예정된 영역으로 불순물 이온을 주입한 후 산화공정을 수행한다. 이는 불순물 이온이 주입된 실리콘의 경우 산화속도가 수배 내지 수십배 증가하는 성질이 있기 때문이다.
또한, 소자의 집적도가 향상되어 딥 트렌치의 임계폭 구현이 어려워진다면, 질화막을 2단계로 형성하여, 1단계 질화막 패턴의 오프닝된 부분의 측벽에 2단계 질화막 사이드월을 형성하여 원하는 임계폭만큼을 오픈시킨 후, 질화막 패턴 및 질화막 사이드월을 하드 마스크로 이용하여 실리콘 기판을 식각함으로써 좁은 폭의 트렌치를 형성할 수 있다.
다음, 도 2b에 도시된 바와 같이, 드레인(13) 및 반도체 기판(11)을 선택적으로 식각하여 트렌치(12)의 양 측벽에 소정폭의 드레인(13) 및 드레인(13) 하부의 반도체 기판(11)을 돌출되도록 남긴다.
선택적 식각시, 드레인(13)의 두께보다는 깊고 트렌치(12)의 깊이 보다는 얕게 식각하는 것이 바람직하다.
다음, 도 2c에 도시된 바와 같이, 드레인(13) 하부의 돌출된 반도체 기판(11) 양 측벽에는 사이드월(14)을 형성하고, 측벽을 제외한 반도체 기판(11) 및 드레인(13) 상에는 보호막(15)을 형성한다.
사이드월(14)로는 질화막을 형성할 수 있으며, 이것은 질화막을 증착한 후 드레인(13) 하부의 돌출된 반도체 기판(11)의 양 측벽을 제외한 나머지 반도체 기판(11) 상면에 증착된 질화막이 제거될 때까지 수직방향으로 식각함으로써 달성될 수 있다.
보호막(15)으로는 실리사이드를 형성할 수 있다. 즉, 상기 구조물에 대해 실리사이드화 프로세스를 진행하면, 사이드월(14)이 형성되지 않고 노출된 반도체 기판(11) 및 드레인(13)의 표면에 실리사이드가 형성된다.
다음, 도 2d에 도시된 바와 같이 사이드월(14)을 제거한다. 이와 같이 사이드월(14)이 제거됨으로 인해 노출된 영역은 이후 식각과정을 통해 게이트구를 형성하는 것을 고려할 때 게이트구로 예정된 영역이다.
즉, 사이드월(14)은 게이트구 형성을 위한 식각 영역을 노출시키기 위해 형성하였다가 제거한 것이며, 따라서 보호막(15)은 게이트구 형성을 위한 식각시 식각되지 않도록 보호하기 위해 형성한 것이다.
다음, 도 2e에 도시된 바와 같이, 보호막(15)을 마스크로 하여 사이드월(14)의 제거로 인해 노출된 반도체 기판을 등방성 식각하여 게이트구(16)를 형성하고, 드레인(13) 하부의 트렌치 양 측벽에 드레인(13)보다 좁은 폭의 수직채널(17)을 형성한다.
게이트구(16)를 형성할 때에는 등방성 식각 대신에 식각가스가 반도체 기판의 상면에 대해서 소정의 경사각을 가지는 건식식각을 수행할 수도 있다.
이렇게 하면 트렌치의 양 측벽에 한 쌍의 드레인(13)에 해당하는 상판부와한 쌍의 수직채널(17)에 해당하는 기둥부가 형성되어 전체적으로 보면 반도체 기판(11)에는 T자형의 돌출부가 포함되어 있는 것으로 표현될 수 있다.
이어서, 보호막(15)을 제거하고, 드레인(13), 수직채널(17) 및 반도체 기판(11)의 상부 전면에 게이트산화막(18)을 형성한다. 드레인(13), 수직채널(17) 및 반도체 기판(11)은 모두 동일한 기판 물질로 이루어진 것이므로, 반도체 기판(11)으로서 실리콘웨이퍼를 사용할 경우 실리콘을 열산화하여 상부표면에 열산화막을 형성할 수 있다.
다음, 도 2f에 도시된 바와 같이, 수직채널(17) 하부의 반도체 기판(11) 내에 불순물을 주입하여 소스(19)를 형성한 후, 게이트구(16)에 게이트(20)를 형성함으로써 본 발명에 따른 모스 트랜지스터 소자의 제조를 완료한다.
게이트(20)를 형성할 때에는 다결정실리콘을 형성하여 게이트구(16)를 매립한 후, 패터닝하여 원하는 폭으로 남길 수 있다.
이후, 소스(19), 드레인(13), 및 게이트(20)에는 각각 전기적 신호를 인가하기 위한 접촉부(C)를 형성하고 접촉부를 통해 금속 배선을 연결하여 소자를 작동시킨다.
상술한 바와 같이, 본 발명에서는 수직채널 구조를 가지는 모스 트랜지스터를 제조하며, 특히 딥 트렌치를 중심으로 하여 두 개의 소자가 형성된 구성이므로,소자 폭의 2배 이상에 해당하는 폭으로 수행한 한 번의 리소그래피 공정으로 두 개의 소자를 동시에 형성할 수 있다는 점에서, 소형화에 유리한 새로운 구조의 모스 트랜지스터를 제공하는 효과가 있다.
도 1은 종래 모스 트랜지스터를 도시한 단면도이고,
도 2a 내지 도 2f는 본 발명에 따른 모스 트랜지스터 제조 방법을 그 공정 순서에 따라 도시한 단면도이며,
도 3은 본 발명에 따른 모스 트랜지스터를 도시한 평면도이다.
* 도면의 주요 부분에 대한 부호 설명 *
11 : 반도체 기판 12 : 트렌치
13 : 드레인 17 : 수직채널
18 : 게이트 산화막 19 : 소스
20 : 게이트

Claims (7)

  1. 소자 활성영역을 격리시키는 트렌치가 형성된 반도체 기판의 상면으로 불순물을 주입하여 소정두께의 드레인을 형성하는 단계;
    상기 드레인 및 반도체 기판을 선택적으로 식각하여 상기 트렌치의 양 측벽에 소정폭의 드레인 및 상기 드레인 하부의 반도체 기판을 돌출되도록 남기는 단계;
    상기 드레인 하부의 돌출된 반도체 기판 양 측벽에는 사이드월을 형성하고, 상기 측벽을 제외한 반도체 기판 및 드레인 상에는 보호막을 형성한 후, 상기 사이드월을 제거하는 단계;
    상기 보호막을 마스크로 하여 상기 사이드월의 제거로 인해 노출된 반도체 기판을 등방성 식각하여 게이트구를 형성하고, 상기 드레인 하부의 트렌치 양 측벽에 상기 드레인보다 좁은 폭의 수직채널을 형성하는 단계;
    상기 보호막을 제거하고 상기 드레인, 수직채널 및 반도체 기판의 상부 전면에 게이트산화막을 형성하는 단계;
    상기 수직채널 하부의 반도체 기판 내에 불순물을 주입하여 소스를 형성하는 단계;
    상기 게이트구에 게이트를 형성하는 단계
    를 포함하는 모스 트랜지스터 제조 방법.
  2. 제 1 항에 있어서,
    상기 반도체 기판을 선택적으로 식각하여 상기 트렌치의 양 측벽에 소정폭의 드레인 및 상기 드레인 하부의 반도체 기판을 돌출되도록 남기는 단계에서는, 상기 드레인의 두께보다는 깊고 상기 트렌치의 깊이 보다는 얕게 식각하는 모스 트랜지스터 제조 방법.
  3. 제 1 항에 있어서,
    상기 보호막으로는 실리사이드를 형성하는 모스 트랜지스터 제조 방법.
  4. 제 3 항에 있어서,
    상기 게이트구를 형성할 때에는 상기 등방성 식각 대신에 경사각을 가지는 건식식각을 수행하는 모스 트랜지스터 제조 방법.
  5. 제 1 항에 있어서,
    상기 게이트로는 다결정실리콘을 형성하는 모스 트랜지스터 제조 방법.
  6. 이웃하는 소자 활성영역을 격리시키는 트렌치가 소정영역에 형성되어 있고, 트렌치의 양 측벽에 상판부 및 기둥부가 형성되어 T자형의 돌출부를 포함하는 반도체 기판;
    상기 상판부에 해당되고, 내부에 불순물이 주입된 한 쌍의 드레인;
    상기 기둥부에 해당되는 한 쌍의 수직채널;
    상기 드레인 및 수직채널을 포함하는 반도체 기판의 상부 전면에 형성된 게이트 산화막;
    상기 수직채널의 양 측벽에 형성된 한 쌍의 게이트;
    상기 각각의 수직채널 하부에 위치하는 반도체 기판 내에 형성되고 내부에 불순물이 주입된 한 쌍의 소스
    를 포함하는 모스 트랜지스터.
  7. 제 6 항에 있어서,
    상기 게이트는 다결정실리콘으로 이루어진 모스 트랜지스터.
KR10-2003-0055788A 2003-08-12 2003-08-12 모스 트랜지스터 및 그 제조 방법 KR100485162B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0055788A KR100485162B1 (ko) 2003-08-12 2003-08-12 모스 트랜지스터 및 그 제조 방법
US10/915,818 US6960508B2 (en) 2003-08-12 2004-08-10 MOS transistor and method of manufacturing the same
US11/035,481 US7145192B2 (en) 2003-08-12 2005-01-13 MOS transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0055788A KR100485162B1 (ko) 2003-08-12 2003-08-12 모스 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050018016A KR20050018016A (ko) 2005-02-23
KR100485162B1 true KR100485162B1 (ko) 2005-04-22

Family

ID=34132159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0055788A KR100485162B1 (ko) 2003-08-12 2003-08-12 모스 트랜지스터 및 그 제조 방법

Country Status (2)

Country Link
US (2) US6960508B2 (ko)
KR (1) KR100485162B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022457B2 (en) 2005-11-17 2011-09-20 Samsung Electronics Co., Ltd. Semiconductor memory device having vertical channel transistor and method for fabricating the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734266B1 (ko) 2005-07-15 2007-07-02 삼성전자주식회사 콘택 저항이 개선된 수직 채널 반도체 소자 및 그 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017504A (en) * 1986-12-01 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Vertical type MOS transistor and method of formation thereof
TW326553B (en) 1996-01-22 1998-02-11 Handotai Energy Kenkyusho Kk Semiconductor device and method of fabricating same
US5719067A (en) 1996-09-06 1998-02-17 Advanced Micro Devices, Inc. Trench transistor and method for making same
US5940707A (en) 1996-10-08 1999-08-17 Advanced Micro Devices, Inc. Vertically integrated advanced transistor formation
DE19746900C2 (de) * 1997-10-23 2002-02-14 Infineon Technologies Ag Vertikaler MOS-Transistor und Verfahren zu dessen Herstellung
US6093606A (en) 1998-03-05 2000-07-25 Taiwan Semiconductor Manufacturing Company Method of manufacture of vertical stacked gate flash memory device
JP2001284584A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 半導体装置及びその製造方法
JP4797265B2 (ja) * 2001-03-21 2011-10-19 富士電機株式会社 半導体装置および半導体装置の製造方法
TW527652B (en) * 2002-02-06 2003-04-11 Taiwan Semiconductor Mfg Manufacturing method of selection gate for the split gate flash memory cell and its structure
US6635924B1 (en) 2002-06-06 2003-10-21 Agere Systems Inc. Ultra thin body vertical replacement gate MOSFET

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022457B2 (en) 2005-11-17 2011-09-20 Samsung Electronics Co., Ltd. Semiconductor memory device having vertical channel transistor and method for fabricating the same
US8283714B2 (en) 2005-11-17 2012-10-09 Samsung Electronics Co., Ltd. Semiconductor memory device having vertical channel transistor and method for fabricating the same
US8482045B2 (en) 2005-11-17 2013-07-09 Samsung Electronics Co., Ltd. Semiconductor memory device having vertical channel transistor and method for fabricating the same

Also Published As

Publication number Publication date
US6960508B2 (en) 2005-11-01
US7145192B2 (en) 2006-12-05
US20050121724A1 (en) 2005-06-09
US20050035378A1 (en) 2005-02-17
KR20050018016A (ko) 2005-02-23

Similar Documents

Publication Publication Date Title
US6852597B2 (en) Method for fabricating power semiconductor device having trench gate structure
US6551870B1 (en) Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer
US6674139B2 (en) Inverse T-gate structure using damascene processing
KR100205320B1 (ko) 모스펫 및 그 제조방법
US7084033B2 (en) Method for fabricating a trench power MOSFET
US6291310B1 (en) Method of increasing trench density for semiconductor
US7883971B2 (en) Gate structure in a trench region of a semiconductor device and method for manufacturing the same
KR19980020943A (ko) 절연막 터널링 트랜지스터 및 그 제조방법
KR100485162B1 (ko) 모스 트랜지스터 및 그 제조 방법
KR100929635B1 (ko) 수직형 트랜지스터 및 그의 형성방법
KR100873356B1 (ko) 고전압 트랜지스터의 제조방법
KR100343471B1 (ko) 반도체 소자 제조방법
CN109087939B (zh) 半导体结构的形成方法、ldmos晶体管及其形成方法
KR20040043279A (ko) 쇼오트 채널 모오스 트랜지스터 및 그 제조 방법
TWI761010B (zh) 具有非對稱源極與汲極之電晶體
KR100198676B1 (ko) 반도체 소자의 트랜지스터의 구조 및 제조방법
KR100587379B1 (ko) 반도체 소자의 제조방법
KR20000003478A (ko) 반도체소자의 모스펫(mosfet) 제조방법
KR100950467B1 (ko) 반도체소자의 트랜지스터 제조 방법
KR100972929B1 (ko) 반도체소자의 제조방법
KR20020002918A (ko) 반도체메모리장치의 트랜지스터 제조방법
JPH06244415A (ja) 半導体装置およびその製造方法
KR20060000552A (ko) 리세스 채널 트랜지스터를 갖는 반도체 장치의 제조 방법
KR100547246B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100649836B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee