KR20000003478A - 반도체소자의 모스펫(mosfet) 제조방법 - Google Patents
반도체소자의 모스펫(mosfet) 제조방법 Download PDFInfo
- Publication number
- KR20000003478A KR20000003478A KR1019980024720A KR19980024720A KR20000003478A KR 20000003478 A KR20000003478 A KR 20000003478A KR 1019980024720 A KR1019980024720 A KR 1019980024720A KR 19980024720 A KR19980024720 A KR 19980024720A KR 20000003478 A KR20000003478 A KR 20000003478A
- Authority
- KR
- South Korea
- Prior art keywords
- mosfet
- semiconductor substrate
- forming
- etching
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000005468 ion implantation Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 238000010405 reoxidation reaction Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 2
- 238000002955 isolation Methods 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229940034610 toothpaste Drugs 0.000 description 1
- 239000000606 toothpaste Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 접합을 얕게 형성하고, 동시에 문턱전압 조절이 용이한 반도체소자의 MOSFET 제조방법을 제공하고자 하는 것으로, 상기 목적을 달성하기 위한 본 발명의 MOSFET 제조방법은, 반도체소자의 모스펫(MOSFET) 제조방법에 있어서, 반도체기판 상의 게이트가 패턴될 부위에 희생막패턴을 형성하는 단계; 상기 희생막패턴 형성시의 식각에 의한 기판 데미지를 회복시키기 위하여 재산화공정을 실시하는 단계; 상기 희생막패턴을 마스크로한 이온주입으로 소스/드레인을 형성하는 단계; 전체구조 상부에 층간절연막을 형성하고 상기 희생막 패턴의 표면이 드러나도록 상기 층간절연막을 평탄화 식각하는 단계; 상기 희생막패턴을 제거하고 이에 의해 노출되는 상기 반도체기판을 일부두께 식각하는 단계; 상기 식각된 반도체기판의 표면 하부에 문턱전압조절을 위한 이온주입을 실시하는 단계; 및 상기 식각된 반도체기판 상에 게이트절연막과 게이트전극을 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체소자의 MOSFET 제조방법에 관한 것으로, 특히 얕은 소스/드레인 접합(shallow Source/Drain junction)을 가지면서 문턱전압 조절이 용이한 MOSFET를 제조하기 위한 방법에 관한 것이다.
잘 알려진 바와 같이, 집적화에 대응하여 그 특성 개선을 위한 다양한 구조의 MOSFET이 제안되고 있는데, 대표적인 것이 LDD(lightly doped drain) MOSFET이다. 도1에 LDD-MOSFET가 도시되어 있는바, LDD-MOSFET은 반도체기판(11)에 게이트산화막(12)과 게이트(13) 패터닝후 저농도 불순물을 이온주입하여 저농도접합(N-)을 만들고, 게이트측벽에 스페이서(4)를 형성한 다음 고농도 불순물을 이온주입하여 고농도접합(N+)를 형성하는 방법으로 제조된다.
한편, 도2에는 종래의 SSD(Selective Epitaxial Silicon) MOSFET 구조가 도시되어 있다. 잘 알려진 바와 같이 SSD-MOSFET는 얕은 접합 형성을 위하여 선택적으로 에피택셜 실리콘층(21)으로 엘리베이티드(elevated) 소스/드레인을 형성한 기술이다.
그러나, 상기 LDD-MOSFET 및 SSD-MOSFET 제조방법은 문턱전압(VT) 조절을 위한 이온주입 후, 후속공정으로 LDD 이온주입시의 스크린산화막 형성을 위한 재산화 공정, 및 층간절연막 형성 공정 등의 열공정이 수반되므로써 이미 주입된 문턱전압 조절용 도펀트들이 확산되는 등의 이유로, 문턱전압(VT)을 조절하기 매우 어려웠다.
본 발명은 접합을 얕게 형성하고, 동시에 문턱전압 조절이 용이한 반도체소자의 MOSFET 제조방법을 제공함을 그 목적으로 한다.
도1은 종래의 LDD-MOSFET 구조를 나타내는 단면도.
도2는 종래의 SSD-MOSFET 구조를 나타내는 단면도.
도3a 내지 도3d는 본 발명의 일실시예에 따른 반도체소자의 MODFET 제조방법을 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
30 : 요부 31 : 반도체기판
32 : 필드산화막 33 : 희생게이트산화막
34 : 희생게이트전극 35 : 마스크산화막
36 : 절연막스페이서 37 : 소스/드레인
38 : 층간절연막 39 : 스크린산화막
40 : 문턱전압조절을 위한 이온주입 41 : 게이트산화막
42 : 게이트전극
상기 목적을 달성하기 위한 본 발명의 MOSFET 제조방법은, 반도체소자의 모스펫(MOSFET) 제조방법에 있어서, 반도체기판 상의 게이트가 패턴될 부위에 희생막패턴을 형성하는 단계; 상기 희생막패턴 형성시의 식각에 의한 기판 데미지를 회복시키기 위하여 재산화공정을 실시하는 단계; 상기 희생막패턴을 마스크로한 이온주입으로 소스/드레인을 형성하는 단계; 전체구조 상부에 층간절연막을 형성하고 상기 희생막 패턴의 표면이 드러나도록 상기 층간절연막을 평탄화 식각하는 단계; 상기 희생막패턴을 제거하고 이에의해 노출되는 상기 반도체기판을 일부두께 식각하는 단계; 상기 식각된 반도체기판의 표면 하부에 문턱전압조절을 위한 이온주입을 실시하는 단계; 및 상기 식각된 반도체기판 상에 게이트절연막과 게이트전극을 형성하는 단계를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도3a 내지 도3d는 본 발명의 일실시예에 따른 반도체소자의 MODFET 제조방법을 도시한 단면도이다.
먼저, 도3a에 도시된 바와 같이, 반도체(실리콘)기판(31) 상부에 소자분리공정을 통하여 필드산화막(32)을 형성하고, 게이트전극이 형성될 예정된 부위에 희생게이트산화막(33), 희생게이트전극(34), 마스크산화막(35)을 적층 패터닝 한다. 희생게이트전극(34)은 산화막 및 질화막과 식각선택비가 큰 예컨대 폴리실리콘과 같은 물질을 사용한다. 희생막들을 패터닝한 후 이 패터닝에 의한 기판의 식각 데미지를 회복시키기 위하여 재산화공정을 실시할 수 있다.
이어서, 도3b에 도시된 바와 같이, 저농도 불순물 이온주입에 의해 N-영역을 형성하고, 산화막 또는 질화막의 절연막스페이서(36) 형성후, 고농도 불순물을 이온주입하여 N+영역을 형성한다. N-영역과 N+영역에 의해 소스/드레인(37)은 완성된다. 계속해서 층간절연막(38)을 증착한 후 CMP(Chemical mechanical polishing) 혹은 건식 또는/및 습식 식각으로 에치백하여 희생게이트전극(34)의 상부표면이 드러나도록 평탄화를 실시한다.
계속해서, 도3c에 도시된 바와 같이, 희생게이트전극(34), 희생게이트산화막(33)을 차례로 식각하고 반도체기판(11)을 약 10∼2000Å 깊이로 식각하여 요부(30)를 형성하고, 문턱전압 이온주입시의 기판 손상 방지를 위하여 스크린산화막(39)을 형성하고 문턱전압조절을 위한 이온주입(40)을 실시한다.
끝으로, 도3d에 도시된 바와 같이, 스크린산화막(39)을 제거하고 게이트산화막(41)과 게이트 전극(12)을 차례로 형성한 후, 상기 요부(30)내에 게이트전극이 매립되도록 CMP 혹은 에치백을 실시한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 따른 반도체소자의 MOSFET 제조방법은, 얕은 접합 형성을 용이하게 하고 문턱전압 조절 이온주입후의 열공정을 최소화하여 문턱전압 조절을 용이하게 하며, 게이트 패턴후에 필요한 재생열산화 공정을 제거함으로써, 게이트전극의 열안정성을 확보할 수 있다. 또한, 게이트전극으로 금속막 계열을 사용하더라도 산화와 같은 문제점을 해결할 수 있게 한다.
또한, 게이트의 타포로지를 낮출 수 있는 등의 장점을 확보하고 있어서 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.
Claims (5)
- 반도체소자의 모스펫(MOSFET) 제조방법에 있어서,반도체기판 상의 게이트가 패턴될 부위에 희생막패턴을 형성하는 단계;상기 희생막패턴 형성시의 식각에 의한 기판 데미지를 회복시키기 위하여 재산화공정을 실시하는 단계;상기 희생막패턴을 마스크로한 이온주입으로 소스/드레인을 형성하는 단계;전체구조 상부에 층간절연막을 형성하고 상기 희생막 패턴의 표면이 드러나도록 상기 층간절연막을 평탄화 식각하는 단계;상기 희생막패턴을 제거하고 이에의해 노출되는 상기 반도체기판을 일부두께 식각하는 단계;상기 식각된 반도체기판의 표면 하부에 문턱전압조절을 위한 이온주입을 실시하는 단계; 및상기 식각된 반도체기판 상에 게이트절연막과 게이트전극을 형성하는 단계를 포함하여 이루어진 반도체소자의 모스펫 제조방법.
- 제1항에 있어서,상기 게이트전극을 금속으로 형성하는 반도체소자의 모스펫 제조방법.
- 제1항에 있어서,상기 반도체기판의 식각 깊이를 10∼2000Å으로 하는 반도체소자의 모스펫 제조방법.
- 제1항에 있어서,상기 평탄화 식각은 CMP 또는 에치백으로 실시하는 반도체소자의 모스펫 제조방법.
- 반도체소자의 모스펫(MOSFET) 제조방법에 있어서,반도체기판 상의 게이트가 패턴될 부위에 희생막패턴을 형성하는 단계;상기 희생막패턴을 이온주입마스크로하여 상기 반도체기판에 저농도불순물을 이온주입하는 단계;상기 희생막패턴 측벽에 절연막스페이서를 형성하는 단계;상기 희생막패턴과 상기 절연막스페이서를 이온주입 마스크로하여 상기 반도체기판에 고농도불순물을 이온주입하여 소스/드레인을 형성하는 단계;전체구조 상부에 층간절연막을 형성하고 상기 희생막 패턴의 표면이 드러나도록 상기 층간절연막을 평탄화 식각하는 단계;상기 희생막패턴을 제거하고 이에의해 노출되는 상기 반도체기판을 일부두께 식각하는 단계;상기 식각된 반도체기판의 표면 하부에 문턱전압조절을 위한 이온주입을 실시하는 단계; 및상기 식각된 반도체기판 상에 게이트절연막과 게이트전극을 형성하는 단계를 포함하여 이루어진 반도체소자의 모스펫 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024720A KR20000003478A (ko) | 1998-06-29 | 1998-06-29 | 반도체소자의 모스펫(mosfet) 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024720A KR20000003478A (ko) | 1998-06-29 | 1998-06-29 | 반도체소자의 모스펫(mosfet) 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000003478A true KR20000003478A (ko) | 2000-01-15 |
Family
ID=19541249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980024720A KR20000003478A (ko) | 1998-06-29 | 1998-06-29 | 반도체소자의 모스펫(mosfet) 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000003478A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100398035B1 (ko) * | 2000-12-29 | 2003-09-19 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| KR100418923B1 (ko) * | 2001-06-27 | 2004-02-14 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR100862037B1 (ko) * | 2002-06-28 | 2008-10-09 | 주식회사 포스코 | 대탕도의 침식부위 검지 및 집중 냉각장치 |
-
1998
- 1998-06-29 KR KR1019980024720A patent/KR20000003478A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100398035B1 (ko) * | 2000-12-29 | 2003-09-19 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| KR100418923B1 (ko) * | 2001-06-27 | 2004-02-14 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR100862037B1 (ko) * | 2002-06-28 | 2008-10-09 | 주식회사 포스코 | 대탕도의 침식부위 검지 및 집중 냉각장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101201489B1 (ko) | Ｓｏｉ 디바이스 제조 방법 | |
| US6844602B2 (en) | Semiconductor device, and method for manufacturing the same | |
| KR20040042913A (ko) | Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법 | |
| KR100718248B1 (ko) | 리세스 구조의 형성 방법, 이를 이용한 리세스된 채널을갖는 트랜지스터 및 그 제조 방법 | |
| US20030124804A1 (en) | Method for fabricating a semiconductor device | |
| JP2003506897A (ja) | ダブルダマシンプロセスを用いて細い構造物を形成するための方法 | |
| KR20010095143A (ko) | 반도체 장치와 그 제조 방법 | |
| KR20000003478A (ko) | 반도체소자의 모스펫(mosfet) 제조방법 | |
| KR100386452B1 (ko) | 반도체 장치의 제조방법 | |
| KR20020014100A (ko) | 반도체 소자 제조방법 | |
| KR100485162B1 (ko) | 모스 트랜지스터 및 그 제조 방법 | |
| KR20040070656A (ko) | 모스펫 소자 제조 방법 | |
| JP2004103764A (ja) | 半導体装置の製造方法 | |
| KR100551942B1 (ko) | Ｓｏｉ 기판을 이용한 반도체 소자 및 그 제조 방법 | |
| KR100368971B1 (ko) | 에스오아이 소자의 게이트 및 그 제조방법 | |
| JP3374534B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100348314B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR100335800B1 (ko) | 시모스(ｃｍｏｓ) 트랜지스터 및 그 제조 방법 | |
| JP4067783B2 (ja) | 半導体装置の製造方法 | |
| KR20000045344A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR100672768B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| JP3161429B2 (ja) | 半導体装置の製造方法 | |
| KR100587379B1 (ko) | 반도체 소자의 제조방법 | |
| KR100597084B1 (ko) | 반도체 소자의 트랜지스터제조방법 | |
| KR100421899B1 (ko) | 반도체소자제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |