JP4797265B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4797265B2 JP4797265B2 JP2001081243A JP2001081243A JP4797265B2 JP 4797265 B2 JP4797265 B2 JP 4797265B2 JP 2001081243 A JP2001081243 A JP 2001081243A JP 2001081243 A JP2001081243 A JP 2001081243A JP 4797265 B2 JP4797265 B2 JP 4797265B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- conductor
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 239000011229 interlayer Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 31
- 239000004020 conductor Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 description 51
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 40
- 229920005591 polysilicon Polymers 0.000 description 40
- 230000015556 catabolic process Effects 0.000 description 23
- 238000012986 modification Methods 0.000 description 15
- 230000004048 modification Effects 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特にスイッチング電源用IC、自動車パワー系駆動用IC、フラットパネルディスプレー駆動用ICなど、高耐圧で大電流を制御するICに用いられる低オン抵抗のパワーMISFET(絶縁ゲート型電界効果トランジスタ)およびその製造方法に関する。
【0002】
【従来の技術】
近時、携帯機器の急速な普及や通信技術の高度化などに伴い、パワーMOSFETを内蔵したパワーICの重要性が高まっている。横型パワーMOSFETを制御回路に集積したパワーICでは、従来のパワーMOSFET単体と制御駆動回路とを組み合わせてなる構成に対し、小型化、低消費電力化、高信頼性化および低コスト化などが期待される。そのため、CMOSプロセスをベースにした高性能横型パワーMOSFETの開発が活発におこなわれている。
【0003】
図22は、従来の耐圧30V用の横型パワーMOSFETの構成を示す縦断面図である。この横型パワーMOSFET101は、p-基板10上にp-ウェル11、ゲート酸化膜12、ゲート電極13、ソース電極14およびドレイン電極15が形成され、かつp-ウェル11の表面に沿って横方向にp+拡散領域16、n+拡散領域17、n-ドリフト領域18およびn+拡散領域19が形成された構成となっている。
【0004】
このような横型パワーMOSFETでは、耐圧を維持するための拡張ドレインが基板表面に形成されるとともに、チャネルも基板表面に沿って形成されるので、パンチスルー耐圧の制限から素子の微細化には限界がある。また、ドリフト領域18とチャネルが基板表面に水平に形成されるため、素子の集積度を高めることができない。したがって、単位面積当たりのチャネル幅を増加できず、単位面積当たりのオン抵抗の低減に限界がある。
【0005】
従来より、横型パワーMOSFETについては、多数の報告がなされている。たとえば、V.Parthasarathyらによる“A 0.35μm CMOS based smart power technology for 7V−50V applications”(Proceedings of ISPSD 2000)には、耐圧が44Vで単位面積当たりのオン抵抗が30mΩ−mm2の横型パワーMOSFETについて記載されている。このMOSFETについて、0.35μmルールの場合に推定されるデバイスピッチ(ソース中央からドレイン中央までの距離)はおおよそ3.6μmであるが、要求される耐圧が高くなるとドリフト領域の寸法が大きくなるため、デバイスピッチはさらに大きくなる。
【0006】
ところで、デバイスピッチを縮小して集積度を高めるための技術として、図23に示すようなトレンチ構造のMOSFET(以下、トレンチMOSFETとする)が知られている(たとえば米国特許第5122848号)。このMOSFET102は、p-基板20に形成されたトレンチ21の内周面に沿ってゲート酸化膜22が形成され、その内側にゲート電極23が形成され、さらにトレンチ21の底およびトレンチ21の外周にそれぞれソース領域となるn+拡散領域27およびドレイン領域となるn+拡散領域29が形成された構成となっている。
【0007】
図23において、符号24はソース電極であり、符号25はドレイン電極であり、符号26は酸化膜である。上述したトレンチMOSFETでは、基板表面に形成されたn+拡散領域29(ドレイン領域)とゲート電極23の上端部とがゲート酸化膜22を介して重なっている。そのため、10V程度の耐圧しか期待することができず、それよりも高耐圧化を図ることは困難である。また、P基板をチャネルにしているため、パンチスルーしやすく、P基板が高抵抗なため基板定流が大きく、2次ブレイクダウンしやすい。
【0008】
本発明者らは、上述したトレンチ構造を適用した横型パワーMOSFET(以下、横型トレンチパワーMOSFETとする)について、“A trench lateral power MOSFET using self−aligned trench bottom contact holes”(IEDM ’97 Digest、359〜362頁、1997年)の中で提案している。図24は、この横型パワーMOSFETの構成を示す縦断面図である。
【0009】
このMOSFET103は、p-基板30に形成されたトレンチ31の内周面に沿ってゲート酸化膜32が形成され、その内側にゲート電極33が形成され、さらにトレンチ31の底およびトレンチ31の外周にそれぞれドレイン領域となるn+拡散領域39およびソース領域となるn+拡散領域37が形成された構成となっている。n+拡散領域39(ドレイン領域)は、トレンチ31の下半部を包囲するn-拡散領域38(n-ドレイン領域)により囲まれており、さらにそのn-拡散領域38はpボディとなるp-拡散領域41により囲まれている。
【0010】
n+拡散領域37(ソース領域)の外側にはp+拡散領域42が設けられており、下側にはpベース領域43が形成されている。また、耐圧を確保するための厚い酸化膜44がトレンチ31内の下半部に設けられている。図24において、符号34はソース電極であり、符号35はドレイン電極であり、符号36は酸化膜である。この横型トレンチパワーMOSFETによれば、80Vの耐圧で単位面積当たりのオン抵抗は80mΩ−mm2である。また、デバイスピッチは4μmであり、これは従来の耐圧80V用の横型パワーMOSFETのデバイスピッチの約半分である。
【0011】
【発明が解決しようとする課題】
耐圧が80Vよりも低いたとえば30Vの横型パワーMOSFETにおいても、デバイスピッチを縮小するためにはトレンチ構造を適用することが望ましい。しかしながら、上述した横型トレンチパワーMOSFETは80Vの耐圧に適した構造のものであるため、これをそのまま80Vよりも低い低耐圧用に適用するとつぎのような不具合がある。すなわち、耐圧が80Vよりも低いと酸化膜44の厚さは耐圧80V用に比べて薄くてもよい。つまり、酸化膜44の厚さを、80Vよりも低い耐圧に対して必要十分な厚さにすれば、さらに全体のサイズを小さくすることが可能となる。それにもかかわらず、耐圧80V用の構造を適用すると、酸化膜44の厚さを最適化した場合よりも素子全体のサイズが大きくなるため、素子周辺の配線抵抗等が大きくなるなどの特性上の不具合が生じる。
【0012】
また、ゲート面積も酸化膜44の厚さを最適化した場合よりも大きくなるため、寄生ゲート容量が大きくなり、駆動ロスが増えてしまう。また、上述した横型トレンチパワーMOSFETではその製造時に、p-基板30に一旦浅いトレンチを形成した後にさらに深くトレンチを掘るため、製造プロセスが複雑であり、歩留りの低下を招くおそれがある。
【0013】
本発明は、上記問題点に鑑みてなされたものであって、従来の耐圧80V用の横型トレンチパワーMOSFETよりも簡素なプロセス工程で製造可能であり、かつ従来の80Vよりも低い耐圧用の横型パワーMOSFETよりもデバイスピッチが小さくて単位面積当たりのオン抵抗が小さい80Vよりも低い耐圧用に最適化した横型トレンチパワーMOSFETよりなる半導体装置、およびその製造方法を提供することを目的とする。
【0014】
【課題を解決するための手段】
上記目的を達成するため、本発明は、p-半導体基板にn-ドリフト領域を形成した後に、その半導体基板およびドリフト領域の一部を選択的に除去してトレンチを形成し、そのトレンチの内側にたとえば厚さが0.05μmの均一な厚さのゲート絶縁膜を形成し、さらにその内側にゲートポリシリコンを形成し、トレンチの底部にp-ベース領域とn+ソース領域を形成するとともに、ドリフト領域にn+ドレイン領域を形成する。
【0015】
この発明によれば、高耐圧化のために離す必要のあるドリフト領域とチャネル領域がトレンチの側部に沿って垂直方同に形成され、デバイスピッチに必要な領域がソースとドレインのコンタクト領域に限られる。また、本発明によれば、従来の耐圧80V用の横型トレンチパワーMOSFETのように高耐圧を確保するための厚い酸化膜が不要となるので、この耐圧80V用の横型トレンチパワーMOSFETよりもゲート面積や素子サイズが小さくなる。また、本発明によれば、製造プロセスにおいてトレンチエッチングを1回だけおこなえばよいため、トレンチエッチングを2回おこなう従来の耐圧80V用の横型トレンチパワーMOSFETよりもプロセス工程が簡素となる。
【0016】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。なお、以下においては第1導電体をp型とし、第2導電体をn型として説明するが、本発明はその逆の場合にも適用可能である。
【0017】
図1は、本発明の実施の形態にかかる横型トレンチパワーMOSFETの要部を示す平面図である。この横型トレンチパワーMOSFET1は、図1に示すように、p-基板50にストライプ状に複数のトレンチ51を形成し、それらトレンチ51を横断するようにゲートポリシリコン52を形成し、基板表面にゲート電極53、櫛歯状のソース電極54および櫛歯状のドレイン電極55を形成した構成となっている。
【0018】
ゲートポリシリコン52はコンタクト部56を介してゲート電極53に電気的に接続される。ソース電極54は、図1において図示省略するが、コンタクト部を介してトレンチ51内のポリシリコンに電気的に接続される。そのポリシリコンはトレンチ51の底のソース領域となるn+拡散領域に電気的に接続される。また、ドレイン電極55はコンタクト部57を介してドレイン領域となるn+拡散領域58に電気的に接続される。
【0019】
つぎに、MOSFETとして電流を駆動する活性領域における断面構造について説明する。図2は、図1のII−IIにおける縦断面図であり、活性領域における構成を示している。ゲート酸化膜59はトレンチ51の側面に沿って均一な厚さで形成されている。このゲート酸化膜59はトレンチ51の底面も被覆している。第1の導電体であるゲートポリシリコン52は、ゲート酸化膜59の内側に沿ってトレンチ51の上から下まで形成されている。このゲートポリシリコン52は、図3に関連して後述するゲート領域まで延びている。
【0020】
トレンチ51の上半部の外側領域は、n-ドリフト領域となるn-拡散領域60となっており、そのn-拡散領域60内にドレイン領域となる前記n+拡散領域58が設けられている。また、トレンチ51の底には、ソース領域となるn+拡散領域61、およびn+拡散領域61を囲むp-ベース領域62が形成されている。ここで、p-ベース領域62の幅はトレンチ51の幅とほぼ同じである。
【0021】
n+拡散領域61(ソース領域)は、トレンチ51内に設けられた第2の導電体であるポリシリコン63およびコンタクト部64を介してソース電極54に電気的に接続されている。このポリシリコン63は、トレンチ51内において層間絶縁膜65によりゲートポリシリコン52から絶縁されている。この層間絶縁膜65は、前記n-拡散領域60(n-ドリフト領域)および前記n+拡散領域58(ドレイン領域)の表面も被覆しており、その上にはさらに層間絶縁膜66が積層されている。前記コンタクト部64はこの層間絶縁膜66を貫通して設けられる。また、ドレインに対する前記コンタクト部57はこの層間絶縁膜66とその下の層間絶縁膜65を貫通して設けられる。
【0022】
つぎに、基板表面にゲートポリシリコン52を引き出すゲート領域における断面構造について説明する。図3は、図1のIII−IIIにおける縦断面図であり、ゲート領域における構成を示している。トレンチ51の上半部の外側領域は前記n-拡散領域60となっている。ゲート酸化膜59はトレンチ51の側面および底面に沿って均一な厚さで形成されている。また、ゲート酸化膜59は前記n-拡散領域60の表面も被覆している。ゲートポリシリコン52は、基板表面およびトレンチ内面に沿ってゲート酸化膜59の表面上に形成されている。
【0023】
ゲートポリシリコン52の表面上には、ゲートポリシリコン52に沿って層間絶縁膜67が積層され、さらに層間絶縁膜67は前記層間絶縁膜65により被覆されている。層間絶縁膜65に挟まれた領域には前記ポリシリコン63が設けられており、ポリシリコン63および層間絶縁膜65の上には層間絶縁膜66が積層されている。ゲートに対する前記コンタクト部56は層間絶縁膜66、層間絶縁膜65および層間絶縁膜67を貫通して設けられる。
【0024】
ここで、特に限定しないが、各部の寸法および不純物の表面濃度はつぎのとおりである。たとえばトレンチ51について、その深さは2μmであり、その幅は3μmである。トレンチ51のピッチはたとえば3μmである。また、たとえば前記n-拡散領域60(n-ドリフト領域)の拡散深さは2μmであり、表面濃度は2×1016cm-2である。
【0025】
また、前記n+拡散領域58(ドレイン領域)および前記n+拡散領域61(ソース領域)について、それぞれたとえば拡散深さは0.2μmであり、表面濃度は1×1020cm-2である。ゲート酸化膜59の厚さはたとえば0.05μmである。ゲートポリシリコン52の厚さはたとえば0.3μmである。また、たとえばp-ベース領域62の拡散深さは1μmであり、表面濃度は1×1018cm-2である。
【0026】
つぎに、実施の形態にかかる横型トレンチパワーMOSFET1の製造プロセスについて説明する。図4〜図15は横型トレンチパワーMOSFET1の製造段階における要部を示す縦断面図であるが、これらの図においては1個のトレンチトレンチ51についてのみ示す。まず、たとえば比抵抗12Ωcmのp-基板50の主面側に、たとえば拡散深さ1μmで表面濃度3×1016cm-2のn-拡散領域60(n-ドリフト領域)を形成する。つづいて、n-拡散領域60上にたとえば厚さ1μmのマスク酸化膜71を成長させ、そのマスク酸化膜71の一部を選択的に除去してトレンチ形成部を開口させる(図4)。
【0027】
つづいて、パターニングされたマスク酸化膜71をマスクとしてRIE(反応性イオンエッチング)により、たとえば開口幅3μmのトレンチ51をたとえば3μm間隔で複数形成する(図5)。つづいて、トレンチエッチングの際にトレンチ51の側面に付着した堆積物を除去し、犠牲酸化によりトレンチ側面を清浄化した後、トレンチ側面および底面にたとえば厚さ0.05μmのゲート酸化膜59を形成する。このゲート酸化膜59はマスク酸化膜71と一続きとなって、基板表面を被覆する(図6)。なお、残留したマスク酸化膜71は、最終的には、後の工程でさらにその上に積層される層間絶縁膜65ととともに層間絶縁膜として機能する。
【0028】
つづいて、ゲート酸化膜59およびマスク酸化膜71の上にたとえば厚さ0.3μmのポリシリコン72を堆積する(図7)。さらに、ポリシリコン72上にたとえば厚さ0.4μmの酸化膜(層間絶縁膜)67を堆積する。その後、フォトレジストを塗布し、露光、現像によりゲート領域に選択的にレジストマスク73を形成する。レジストマスク73は、活性領域では除去されてなくなり、ゲート領域ではマスクとして残留する。このレジストマスク73を用いて酸化膜67を選択的に除去する。この工程により、活性領域では酸化膜67が除去されてポリシリコン72が露出する(図8)。一方、ゲート領域では酸化膜67およびレジストマスク73はそのまま残る(図9)。
【0029】
つづいて、残留したレジストマスク73を除去し、ポリシリコン72を異方性エッチングによりエッチバックする。この工程により、活性領域ではトレンチ51の側面を除いてポリシリコン72が除去され、トレンチ側面にのみポリシリコン72が残る。この残ったポリシリコン72が活性領域におけるゲートポリシリコン52となる(図10)。一方、ゲート領域では酸化膜67によりポリシリコン72のエッチングが阻止されるので、ポリシリコン72はそのままゲートポリシリコン52として残る(図11)。
【0030】
つづいて、トレンチ51の底面へのイオン注入をおこなった後、ドライブ熱処理をおこなう。それによって、活性領域において、たとえば拡散深さ1μmで表面濃度1×1018cm-2のp-ベース領域62と、たとえば拡散深さ0.2μmで表面濃度1×1020cm-2のn+拡散領域61(ソース領域)が形成される(図10)。なお、特に限定しないが、たとえばp-ベース領域62を形成するためのドライブ熱処理条件は1100℃で10分間であり、n+拡散領域61(ソース領域)を形成するためのドライブ熱処理条件は1100℃で10分間である。
【0031】
つづいて、400℃前後の雰囲気でのLPCVDやP−TEOSなどの成膜方法により層間絶縁膜65を積層する。このような成膜方法を用いることによって、トレンチ51内における層間絶縁膜65の成長速度は、トレンチ51の外、すなわち基板表面における層間絶縁膜65の成長速度の約50%となる。したがって、トレンチ51の底面に堆積した層間絶縁膜65の厚さは、基板表面における層間絶縁膜65よりも薄くなる(図12(活性領域)、図13(ゲート領域))。
【0032】
つづいて、層間絶縁膜65のエッチバックをおこない、活性領域において、トレンチ51の底面の層間絶縁膜65を貫通するコンタクトホール74を形成する(図14(活性領域)、図15(ゲート領域))。トレンチ51の側面およびトレンチ51の外の基板表面上には層間絶縁膜65が残る。つづいて、ポリシリコンを堆積し、それをエッチバックしてトレンチ51内をポリシリコン63で埋め、その上全面に層間絶縁膜66を形成する。
【0033】
つづいて、フォトリソグラフィ技術およびエッチングにより、層間絶縁膜66、層間絶縁膜65(マスク酸化膜71を含む)および層間絶縁膜67を貫通するコンタクトホールを開口する。そして、ドレイン領域となるn+拡散領域58を形成した後、メタルをパターニングしてゲート電極53、ソース電極54およびドレイン電極55を形成する。以上のようにして、活性領域においては図2に示す断面構造を有し、かつゲート領域においては図3に示す断面構造を有する横型トレンチパワーMOSFET1ができあがる。
【0034】
上述した実施の形態によれば、高耐圧化のために離す必要のあるn-拡散領域60(ドリフト領域)とチャネル領域がトレンチ51の側部に沿って垂直方同に形成され、デバイスピッチに必要な領域はソースとドレインのコンタクト領域に限られるため、従来の80Vよりも低い耐圧用の横型パワーMOSFET(図22参照)よりもデバイスピッチを小さくすることができる。それに加えて、上述した実施の形態によれば、トレンチ51の側部にMOSFETが自己整合的に形成されるため、マスク合わせ精度が不要となり、デバイスビッチをより小さくすることができる。このデバイスピッチの低減効果は、微細化が進むほど顕著となる。また、Pベースを入れることで、パンチスルー耐圧、オン耐圧(ゲートオン状態での耐圧)が図23に示す従来例に比して向上する。
【0035】
たとえば、従来の80Vよりも低い耐圧用の横型パワーMOSFET(図22参照、これを従来例と称する)と上述した横型トレンチパワーMOSFET1とでデバイスピッチを比較すると、1μmルールの場合には従来例が5.6μmであるのに対して実施の形態によれば3.0μmである。また、0.6μmルールの場合には従来例が4.4μmであるのに対して実施の形態によれば1.8μmである。さらには、0.35μmルールの場合には従来例が3.6μmであるのに対して実施の形態によれば1.05μmである。
【0036】
これらのいずれのルールにおいても、実施の形態にかかるMOSFETは単位構造当たりの従来例とほぼ同等の電流駆動能力を有するため、単位面積当たりのチャネル幅が増大し、実施の形態にかかるMOSFETの単位面積当たりのオン抵抗は、従来例に対して1μmルールの場合には54%、0.6μmルールの場合には41%、0.35μmルールの場合には30%にまで低減される。したがって、実施の形態にかかるMOSFETによれば、耐圧30Vの場合、単位面積当たりのオン抵抗は、1μmルールでは15mΩ−mm2、0.6μmルールではllmΩ−mm2、0.35μmルールでは8mΩ−mm2となる。
【0037】
また、上述した実施の形態によれば、従来の耐圧80V用の横型トレンチパワーMOSFET(図24参照)のように高耐圧を確保するための厚い酸化膜が不要となるので、この耐圧80V用の横型トレンチパワーMOSFETよりもゲート面積や素子サイズが小さくなる。したがって、従来の耐圧80V用の横型トレンチパワーMOSFETを耐圧30V用に適用した場合に起こり得る配線抵抗等の増大や駆動ロスの増大という特性上の劣化を回避することができる。
【0038】
また、上述した実施の形態によれば、製造プロセスにおいてトレンチエッチングを1回だけおこなえばよいため、トレンチエッチングを2回おこなう従来の耐圧80V用の横型トレンチパワーMOSFETよりも簡素なプロセス工程で製造可能であり、歩留りの低下を防ぐことができる。
【0039】
以上において本発明は種々変更可能である。たとえば、図16に示す横型トレンチパワーMOSFET2(第1の変形例)のように、ゲートポリシリコン52を、トレンチ51の上から下までではなく、トレンチ51の下半部にのみ形成するようにしてもよい。この場合には、ゲート酸化膜59の表面に積層したポリシリコン72をエッチバックしてゲートポリシリコン52を形成する際に、図17に示すように、オーバーエッチングをおこなう。
【0040】
この図16に示す構成のMOSFET2によれば、n+拡散領域58(ドレイン領域)とゲートポリシリコン52との距離が大きくなるため、ドレイン側のゲート端近傍での電界集中が緩和される。特に、微細化によりゲート酸化膜59が薄くなっても電界集中を回避することができる。したがって、第1の変形例によれば、より高耐圧化を図ることができる。あるいは、より微細化しても耐圧を確保することができる。たとえば、ポリシリコン72のオーバーエッチ量を0.5μmとすれば、30V以上のBVdsを実現することができる。
【0041】
また、上述した第1の変形例のようにゲートポリシリコン52をトレンチ51の下半部にのみ形成する場合には、トレンチ51の上下にわたって形成する場合よりもn+拡散領域58(ドレイン領域)とゲートポリシリコン52との距離が大きくなるため、さらに図18に示す横型トレンチパワーMOSFET3(第2の変形例)のように、トレンチ51に隣接してn+拡散領域58(ドレイン領域)を設けることができる。このようにしても、耐圧を確保することができる。したがって、この第2の変形例ではトレンチ間隔を狭めることができるので、より集積度を高めることができる。
【0042】
また、図19に示す横型トレンチパワーMOSFET4(第3の変形例)のように、p-ベース領域62の拡散深さをたとえば2μmとしてもよい。そのためには、p-ベース領域62を形成する際のドライブ熱処理時間をたとえば40分と長くすればよい。この第3の変形例では、p-ベース領域62の幅がトレンチ51の幅よりも大きくなるため、パンチスルー耐圧が向上する。
【0043】
また、図20に示す横型トレンチパワーMOSFET5(第4の変形例)のように、トレンチ51の底面のコーナー部をn+拡散領域61で覆う構成としてもよい。これは、たとえばp-ベース領域62を形成する際のドライブ熱処理時間を40分間とし、さらにn+ソースのイオン種を砒素からリンに変更して、拡散距離を1μmとすることにより実現される。このようにすれば、チャネルとドリフト領域がトレンチ側部においてのみ直線的に形成される。
【0044】
一般に、トレンチ底面のコーナー部は、ゲート酸化膜成長時の応力で生じた結晶欠陥によって、チャネル領域の移動度低下を招き、電流駆動能力が不十分で、またオフ状態でソース・ドレイン間に耐圧が印加された時にリーク電流が増大する原因となる場合があるが、この第4の変形例によればそのような不具合を回避することができる。したがって、この第4の変形例は、高い電流駆動能力が要求される場合や、リーク電流を減らす必要がある場合に有効である。
【0045】
また、図21に示す横型トレンチパワーMOSFET6(第5の変形例)のように、n-拡散領域60(n-ドリフト領域)の拡散を深くしてトレンチ底面まで達する構成としてもよい。このようにすれば、チャネル長が短くなるので、高速でかつ低オン抵抗のスイッチングが可能となる。
【0046】
【発明の効果】
本発明によれば、高耐圧化のために離す必要のあるドリフト領域とチャネル領域がトレンチの側部に沿って垂直方同に形成され、デバイスピッチに必要な領域がソースとドレインのコンタクト領域に限られるため、従来の80Vよりも低い耐圧用の横型パワーMOSFETよりもデバイスピッチを小さくすることができる。さらには、トレンチの側部にMOSFETが自己整合的に形成されるため、マスク合わせ精度が不要となり、デバイスビッチをより小さくして高集積化を図ることができる。
【0047】
また、本発明によれば、従来の耐圧80V用の横型トレンチパワーMOSFETのように高耐圧を確保するための厚い酸化膜が不要となるので、この耐圧80V用の横型トレンチパワーMOSFETよりもゲート面積や素子サイズが小さくなる。したがって、従来の耐圧80V用の横型トレンチパワーMOSFETを耐圧30V用に適用した場合に比べて、基板と素子の間に生ずる寄生容量が小さくなり、またゲートやソース・ドレイン配線長が短くなることによって寄生の配線抵抗が減るため、スイッチング素子として高速化を実現でき、スイッチング損失が低減する。また、隣接素子へのノイズの影響も低減する。
【0048】
また、本発明によれば、製造プロセスにおいてトレンチエッチングを1回だけおこなえばよいため、トレンチエッチングを2回おこなう従来の耐圧80V用の横型トレンチパワーMOSFETよりも簡素なプロセス工程で製造可能であり、歩留りの低下を防ぐことができる。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかる横型トレンチパワーMOSFETの要部を示す平面図である。
【図2】図1のII−IIにおける縦断面図である。
【図3】図1のIII−IIIにおける縦断面図である。
【図4】本発明の実施の形態にかかる横型トレンチパワーMOSFETの製造段階における要部を示す縦断面図である。
【図5】本発明の実施の形態にかかる横型トレンチパワーMOSFETの製造段階における要部を示す縦断面図である。
【図6】本発明の実施の形態にかかる横型トレンチパワーMOSFETの製造段階における要部を示す縦断面図である。
【図7】本発明の実施の形態にかかる横型トレンチパワーMOSFETの製造段階における要部を示す縦断面図である。
【図8】本発明の実施の形態にかかる横型トレンチパワーMOSFETの製造段階における要部を示す縦断面図である。
【図9】本発明の実施の形態にかかる横型トレンチパワーMOSFETの製造段階における要部を示す縦断面図である。
【図10】本発明の実施の形態にかかる横型トレンチパワーMOSFETの製造段階における要部を示す縦断面図である。
【図11】本発明の実施の形態にかかる横型トレンチパワーMOSFETの製造段階における要部を示す縦断面図である。
【図12】本発明の実施の形態にかかる横型トレンチパワーMOSFETの製造段階における要部を示す縦断面図である。
【図13】本発明の実施の形態にかかる横型トレンチパワーMOSFETの製造段階における要部を示す縦断面図である。
【図14】本発明の実施の形態にかかる横型トレンチパワーMOSFETの製造段階における要部を示す縦断面図である。
【図15】本発明の実施の形態にかかる横型トレンチパワーMOSFETの製造段階における要部を示す縦断面図である。
【図16】本発明の実施の形態にかかる横型トレンチパワーMOSFETの変形例の要部を示す縦断面図である。
【図17】図16に示す横型トレンチパワーMOSFETの製造段階における要部を示す縦断面図である。
【図18】本発明の実施の形態にかかる横型トレンチパワーMOSFETの変形例の要部を示す縦断面図である。
【図19】本発明の実施の形態にかかる横型トレンチパワーMOSFETの変形例の要部を示す縦断面図である。
【図20】本発明の実施の形態にかかる横型トレンチパワーMOSFETの変形例の要部を示す縦断面図である。
【図21】本発明の実施の形態にかかる横型トレンチパワーMOSFETの変形例の要部を示す縦断面図である。
【図22】従来の耐圧30V用の横型パワーMOSFETの構成を示す縦断面図である。
【図23】従来のトレンチMOSFETの構成を示す縦断面図である。
【図24】従来の横型トレンチパワーMOSFETの構成を示す縦断面図である。
【符号の説明】
1,2,3,4,5,6 横型トレンチパワーMOSFET
50 p-基板
51 トレンチ
52 ゲートポリシリコン(第1の導電体)
53 ゲート電極
54 ソース電極
55 ドレイン電極
58 n+拡散領域(ドレイン領域)
59 ゲート酸化膜(ゲート絶縁膜)
60 n-拡散領域(ドリフト領域)
61 n+拡散領域(ソース領域)
62 p-ベース領域
63 ポリシリコン(第2の導電体)
65,66,67 層間絶縁膜
Claims (9)
- 第1導電型の半導体基板に設けられたトレンチと、
前記トレンチの側部および底面に沿って前記トレンチの内側に形成された均一な厚さのゲート絶縁膜と、
前記ゲート絶縁膜の内側に形成された第1の導電体と、
前記第1の導電体に電気的に接続するゲート電極と、
前記第1の導電体の内側に層間絶縁膜を介して形成された第2の導電体と、
前記トレンチの底部に形成された第1導電型のベース領域と、
前記ベース領域内に形成され、かつ前記第2の導電体と電気的に接続する第2導電型のソース領域と、
前記ソース領域に電気的に接続するソース電極と、
前記トレンチの外側に形成された第2導電型のドリフト領域および第2導電型のドレイン領域と、
前記ドレイン領域に電気的に接続するドレイン電極と、
を具備し、
活性領域に相当する領域を除く領域にのみ、前記トレンチの底面に沿って前記ゲート絶縁膜の表面上に前記第1の導電体が形成されていることを特徴とする半導体装置。 - 前記第1の導電体は前記半導体基板表面より低い位置に形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記ドレイン領域は前記トレンチに隣接して形成されていることを特徴とする請求項2に記載の半導体装置。
- 前記ベース領域は前記トレンチの側部の一部を覆っていることを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。
- 前記ソース領域は前記トレンチの側部の一部を覆っていることを特徴とする請求項4に記載の半導体装置。
- 前記ドリフト領域は前記トレンチの底部の一部を覆っていることを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。
- 第1導電型の半導体基板の主面側に第2導電型のドリフト領域を形成する工程と、
前記ドリフト領域および前記半導体基板の一部を選択的に除去してトレンチを形成する工程と、
前記トレンチの内側に、前記トレンチの側面および底面に沿って均一な厚さのゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の表面に沿って第1の導電体を形成する工程と、
前記第1の導電体の表面に沿って酸化膜を形成する工程と、
前記酸化膜の、活性領域に相当する領域を選択的に除去して、活性領域に相当する領域の前記第1の導電体を露出させる工程と、
活性領域に相当する領域において前記第1の導電体を前記トレンチの側面にのみ残るようにエッチバックする工程と、
前記トレンチの底部に第1導電型のベース領域と第2導電型のソース領域を形成する工程と、
前記トレンチ内に層間絶縁膜を形成し、活性領域に相当する領域において前記層間絶縁膜の底部およびその下の前記ゲート絶縁膜を除去して前記ソース領域を露出させる工程と、
前記トレンチ内に、前記ソース領域に電気的に接続する第2の導電体を設ける工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記ドリフト領域に第2導電型のドレイン領域を形成する工程と、
基板表面の層間絶縁膜をさらに形成する工程と、
基板表面に積層されている層間絶縁膜にコンタクトホールを開口し、前記第1の導電体に電気的に接続するゲート電極、前記第2の導電体に電気的に接続するソース電極、および前記ドレイン領域に電気的に接続するドレイン電極を形成する工程と、
を含むことを特徴とする請求項7に記載の半導体装置の製造方法。 - 活性領域に相当する領域において前記第1の導電体を前記トレンチの側面にのみ残るようにエッチバックする際に、前記第1の導電体を前記半導体基板表面より低い位置にのみ残るようにオーバーエッチングすることを特徴とする請求項7または8に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001081243A JP4797265B2 (ja) | 2001-03-21 | 2001-03-21 | 半導体装置および半導体装置の製造方法 |
DE10211690A DE10211690A1 (de) | 2001-03-21 | 2002-03-15 | Halbleiterbauelement und Verfahren zu seiner Herstellung |
US10/103,543 US6781197B2 (en) | 2001-03-21 | 2002-03-21 | Trench-type MOSFET having a reduced device pitch and on-resistance |
US10/896,250 US7005352B2 (en) | 2001-03-21 | 2004-07-21 | Trench-type MOSFET having a reduced device pitch and on-resistance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001081243A JP4797265B2 (ja) | 2001-03-21 | 2001-03-21 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002280549A JP2002280549A (ja) | 2002-09-27 |
JP4797265B2 true JP4797265B2 (ja) | 2011-10-19 |
Family
ID=18937383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001081243A Expired - Fee Related JP4797265B2 (ja) | 2001-03-21 | 2001-03-21 | 半導体装置および半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6781197B2 (ja) |
JP (1) | JP4797265B2 (ja) |
DE (1) | DE10211690A1 (ja) |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4797265B2 (ja) * | 2001-03-21 | 2011-10-19 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US6624470B2 (en) * | 2001-05-30 | 2003-09-23 | Fuji Electric Co., Ltd. | Semiconductor device and a method for manufacturing same |
JP4764975B2 (ja) * | 2001-05-30 | 2011-09-07 | 富士電機株式会社 | 半導体装置 |
DE10261600B4 (de) * | 2001-12-18 | 2014-08-14 | Fuji Electric Co., Ltd | Halbleiterbauteil und Verfahren zu seiner Herstellung |
US6858500B2 (en) * | 2002-01-16 | 2005-02-22 | Fuji Electric Co., Ltd. | Semiconductor device and its manufacturing method |
US7224024B2 (en) | 2002-08-29 | 2007-05-29 | Micron Technology, Inc. | Single transistor vertical memory gain cell |
US6838723B2 (en) | 2002-08-29 | 2005-01-04 | Micron Technology, Inc. | Merged MOS-bipolar capacitor memory cell |
US6800904B2 (en) | 2002-10-17 | 2004-10-05 | Fuji Electric Co., Ltd. | Semiconductor integrated circuit device and method of manufacturing the same |
JP4655471B2 (ja) * | 2002-11-22 | 2011-03-23 | 富士電機システムズ株式会社 | 半導体装置 |
US7030436B2 (en) * | 2002-12-04 | 2006-04-18 | Micron Technology, Inc. | Embedded DRAM gain memory cell having MOS transistor body provided with a bi-polar transistor charge injecting means |
JP2004207706A (ja) * | 2002-12-10 | 2004-07-22 | Fuji Electric Device Technology Co Ltd | 半導体装置および半導体装置の製造方法 |
JP4202149B2 (ja) * | 2003-01-28 | 2008-12-24 | ローム株式会社 | 半導体装置およびその製造方法 |
JP4961658B2 (ja) * | 2003-02-17 | 2012-06-27 | 富士電機株式会社 | 双方向素子および半導体装置 |
US6956256B2 (en) * | 2003-03-04 | 2005-10-18 | Micron Technology Inc. | Vertical gain cell |
JP4423460B2 (ja) * | 2003-04-16 | 2010-03-03 | 富士電機システムズ株式会社 | 半導体装置の製造方法 |
KR100485162B1 (ko) * | 2003-08-12 | 2005-04-22 | 동부아남반도체 주식회사 | 모스 트랜지스터 및 그 제조 방법 |
JP2005101581A (ja) * | 2003-08-29 | 2005-04-14 | Fuji Electric Holdings Co Ltd | 半導体装置 |
EP1536480A1 (en) | 2003-11-28 | 2005-06-01 | STMicroelectronics S.r.l. | Semiconductor power device with insulated gate, trenchgate structure and corresponding manufacturing method |
CN101567373B (zh) | 2004-02-16 | 2011-04-13 | 富士电机系统株式会社 | 双方向元件及其制造方法 |
KR100526891B1 (ko) * | 2004-02-25 | 2005-11-09 | 삼성전자주식회사 | 반도체 소자에서의 버티컬 트랜지스터 구조 및 그에 따른형성방법 |
JP2005340626A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Corp | 半導体装置 |
JP2006294713A (ja) * | 2005-04-07 | 2006-10-26 | Fuji Electric Holdings Co Ltd | 半導体装置 |
US7378707B2 (en) * | 2005-05-26 | 2008-05-27 | Micron Technology, Inc. | Scalable high density non-volatile memory cells in a contactless memory array |
US20070166971A1 (en) * | 2006-01-17 | 2007-07-19 | Atmel Corporation | Manufacturing of silicon structures smaller than optical resolution limits |
US20070166903A1 (en) * | 2006-01-17 | 2007-07-19 | Bohumil Lojek | Semiconductor structures formed by stepperless manufacturing |
JP5157164B2 (ja) * | 2006-05-29 | 2013-03-06 | 富士電機株式会社 | 半導体装置、バッテリー保護回路およびバッテリーパック |
JP2008210994A (ja) * | 2007-02-27 | 2008-09-11 | Nec Electronics Corp | 横型mosfetおよびその製造方法 |
US7781832B2 (en) * | 2008-05-28 | 2010-08-24 | Ptek Technology Co., Ltd. | Trench-type power MOS transistor and integrated circuit utilizing the same |
US7943465B2 (en) * | 2009-01-26 | 2011-05-17 | Semiconductor Components Industries, Llc | Method for manufacturing a semiconductor component |
US8482048B2 (en) * | 2009-07-31 | 2013-07-09 | Alpha & Omega Semiconductor, Inc. | Metal oxide semiconductor field effect transistor integrating a capacitor |
WO2011117920A1 (ja) * | 2010-03-24 | 2011-09-29 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP2011243960A (ja) * | 2010-04-21 | 2011-12-01 | Elpida Memory Inc | 半導体装置及びその製造方法 |
CN101840935B (zh) * | 2010-05-17 | 2012-02-29 | 电子科技大学 | Soi横向mosfet器件 |
RU2548058C1 (ru) * | 2011-04-19 | 2015-04-10 | Ниссан Мотор Ко., Лтд. | Полупроводниковое устройство и способ его изготовления |
US9818859B2 (en) * | 2011-08-26 | 2017-11-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quasi-vertical power MOSFET and methods of forming the same |
US9293376B2 (en) * | 2012-07-11 | 2016-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for power MOS transistor |
JP6078390B2 (ja) | 2013-03-25 | 2017-02-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR20150050877A (ko) * | 2013-11-01 | 2015-05-11 | 에스케이하이닉스 주식회사 | 트랜지스터 및 이를 포함하는 반도체 장치 |
JP6245107B2 (ja) * | 2014-08-06 | 2017-12-13 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
US10403751B2 (en) | 2017-01-13 | 2019-09-03 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2019054106A (ja) * | 2017-09-14 | 2019-04-04 | 株式会社東芝 | 半導体装置 |
CN109873033B (zh) | 2017-12-05 | 2020-08-18 | 无锡华润上华科技有限公司 | 绝缘栅双极型晶体管及其制造方法 |
CN109873036B (zh) * | 2017-12-05 | 2021-01-08 | 无锡华润上华科技有限公司 | Mosfet结构及其制造方法 |
JP7071878B2 (ja) | 2018-05-29 | 2022-05-19 | 株式会社東芝 | 半導体装置 |
US11335803B2 (en) * | 2019-11-14 | 2022-05-17 | Diodes Incorporated | Source-down transistor with vertical field plate |
CN116417347A (zh) * | 2021-12-31 | 2023-07-11 | 无锡华润上华科技有限公司 | 具有结型场板的dmos器件及其制造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0239473A (ja) * | 1988-07-28 | 1990-02-08 | Ricoh Co Ltd | トレンチ溝側壁にチャンネルを持つ半導体装置 |
JP2807718B2 (ja) * | 1989-07-20 | 1998-10-08 | セイコーインスツルメンツ株式会社 | 半導体装置およびその製造方法 |
JPH03154379A (ja) * | 1989-11-11 | 1991-07-02 | Takehide Shirato | 半導体装置 |
US5122848A (en) | 1991-04-08 | 1992-06-16 | Micron Technology, Inc. | Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance |
JPH10107280A (ja) * | 1996-10-01 | 1998-04-24 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP3222847B2 (ja) | 1997-11-14 | 2001-10-29 | 松下電工株式会社 | 双方向形半導体装置 |
US6316807B1 (en) * | 1997-12-05 | 2001-11-13 | Naoto Fujishima | Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same |
JP4797265B2 (ja) * | 2001-03-21 | 2011-10-19 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP4764975B2 (ja) * | 2001-05-30 | 2011-09-07 | 富士電機株式会社 | 半導体装置 |
US6624470B2 (en) * | 2001-05-30 | 2003-09-23 | Fuji Electric Co., Ltd. | Semiconductor device and a method for manufacturing same |
-
2001
- 2001-03-21 JP JP2001081243A patent/JP4797265B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-15 DE DE10211690A patent/DE10211690A1/de not_active Withdrawn
- 2002-03-21 US US10/103,543 patent/US6781197B2/en not_active Expired - Fee Related
-
2004
- 2004-07-21 US US10/896,250 patent/US7005352B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7005352B2 (en) | 2006-02-28 |
DE10211690A1 (de) | 2002-09-26 |
US6781197B2 (en) | 2004-08-24 |
JP2002280549A (ja) | 2002-09-27 |
US20040256666A1 (en) | 2004-12-23 |
US20020158287A1 (en) | 2002-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4797265B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5167973B2 (ja) | 半導体装置 | |
US7445982B2 (en) | Method of manufacturing a semiconductor integrated circuit device | |
JP3395473B2 (ja) | 横型トレンチmisfetおよびその製造方法 | |
US20160247899A1 (en) | Power mosfet device structure for high frequency applications | |
JP3906184B2 (ja) | 半導体装置およびその製造方法 | |
US7256086B2 (en) | Trench lateral power MOSFET and a method of manufacturing the same | |
JPH0897411A (ja) | 横型高耐圧トレンチmosfetおよびその製造方法 | |
US8436419B2 (en) | Semiconductor device with high-breakdown-voltage transistor | |
JP4997694B2 (ja) | 半導体装置およびその製造方法 | |
KR100390614B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2005101334A (ja) | 半導体装置およびその製造方法 | |
JPH09321291A (ja) | 半導体装置 | |
JP4228594B2 (ja) | 半導体装置の製造方法 | |
JP4461676B2 (ja) | 半導体装置の製造方法 | |
JP4062045B2 (ja) | 半導体集積回路装置の製造方法 | |
US20120061748A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2004207706A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004063844A (ja) | 半導体装置及びその製造方法 | |
JP2007115734A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081128 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110718 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |