JP4655471B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4655471B2 JP4655471B2 JP2003392584A JP2003392584A JP4655471B2 JP 4655471 B2 JP4655471 B2 JP 4655471B2 JP 2003392584 A JP2003392584 A JP 2003392584A JP 2003392584 A JP2003392584 A JP 2003392584A JP 4655471 B2 JP4655471 B2 JP 4655471B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- region
- mesh
- tlpm
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明者らは、TLPMの平面レイアウトに関して、トレンチ領域をメッシュ状に形成し、トレンチエッチングされない領域が島状に残るメッシュパターンについて先に出願し、出願公開されている(たとえば、特許文献3参照。)。図126は、この先願発明の中で開示されているメッシュ状トレンチパターンの基本パターンを示す図である。
図126において、ハッチングで示した領域がトレンチエッチング領域1であり、非トレンチエッチング領域2は島状に残る領域である。また、符号3および符号4はそれぞれドレインコンタクトおよびドレイン電極であり、符号5および符号6はそれぞれソースコンタクトおよびソース電極である。トレンチエッチング領域1のうちソース電極6が形成される非トレンチエッチング領域2間の領域(Wt)を活性領域とする。
ところで、一般にMOSFETにおいて単位面積当たりのオン抵抗が低い方が望ましいが、この単位面積当たりのオン抵抗を決める重要なパラメータとして単位面積当たりのチャネル幅(以下、チャネル密度とする)がある。チャネル幅をWchとし、素子面積をAで表すと、チャネル密度Pの値は、つぎの(1)式で与えられる。トランジスタの高集積化をおこない、単位面積当たりの電流駆動能力を高めるためにはチャネル密度Pの値が大きい方がよい。
説明の便宜上、図126において、非トレンチエッチング領域2を長方形STUVとする。長方形STUVに関し、この長方形STUVのドレイン電極4またはソース電極6の長手方向に対して平行な方向(以下、縦方向とする)の辺の長さ、および縦方向に垂直な方向(以下、横方向とする)の辺の長さを、それぞれStおよびLtとする。また、縦方向に隣り合う非トレンチエッチング領域2間の距離をWgとし、横方向に隣り合う非トレンチエッチング領域2間の距離をWtとする。
また、縦方向に隣り合うトレンチ(トレンチ自体は横方向に伸びる)の各中心線と、横方向に隣り合うトレンチ(トレンチ自体は縦方向に伸びる)の各中心線とが交差してできる長方形をEFGHとする。長方形EFGHの面積Aは、つぎの(2)式で表される。
=(Wt+Lt)×(Wg+St) ・・・(2)
図126に示すメッシュパターンでは、チャネルは非トレンチエッチング領域2のまわりに形成されるので、各長方形EFGH内におけるチャネル幅Wchは、つぎの(3)式で表される。したがって、チャネル密度Pは、前記(1)式、上記(2)式および(3)式より、つぎの(4)式で与えられる。
Wch=2(Lt+St) ・・・(3)
P=2(Lt+St)/A
=2(Lt+St)/{(Wt+Lt)×(Wg+St)} ・・・(4)
上述したメッシュ状のトレンチパターンは、従来のストライプ状のトレンチパターンよりもチャネル密度Pの値が大きくなる。すなわち、図127に示すストライプパターンにおいて、横方向に伸びるトレンチは存在しないが、長方形EFGHを図126と同じように設定すると、各長方形EFGH内のチャネル幅Wchは、つぎの(5)式で表される。したがって、チャネル密度Pは、つぎの(6)式で与えられる。
P=2(Wg+St)/{(Wt+Lt)×(Wg+St)}
=2/(Wt+Lt) ・・・(6)
ここで、図126および図127より明らかなように、(Lt+St)の値は(Wg+St)の値よりも大きくなるので、上記(6)式と前記(4)式との比較より、メッシュパターンの方がストライプパターンよりもチャネル密度Pが大きくなることが分かる。したがって、メッシュパターンのTLPMでは、微細化により、ストライプパターンのTLPMよりもチャネル密度Pを増大させることができるので、単位面積当たりのオン抵抗を低減させることができる。
それによって、コンタクト抵抗が増大し、チャネル密度Pの増大分に見合うだけのオン抵抗の低減効果が得られないという問題点がある。また、コンタクトホールの開口不良による導通不良が起こりやすくなるという問題点もある。
また、ソース領域が、活性領域のトレンチ底部にのみ存在し、トレンチエッチング領域1内のゲートポリシリコンを基板表面に引き出すための領域(ゲート領域)には設けられていないため、ゲート領域のトレンチ側への電流の回り込みが不十分である。そのため、メッシュ状トレンチパターンによりチャネル密度Pが増大しても、そのチャネル密度Pの増大による低オン抵抗化の効果が十分に発揮されないおそれがある。
本発明は、上記問題点に鑑みてなされたものであって、オン抵抗を低減することが可能なTLPM等の半導体装置およびその製造方法を提供することを目的とする。
前記トレンチは、前記活性領域に形成された第1のトレンチと、前記第1のトレンチと交差しメッシュパターンを形成する第2のトレンチとを有し、
エッチングされずに残った島状の非トレンチエッチング領域は、前記メッシュパターンのトレンチにつながる1以上の第3のトレンチにより、複数の小領域に分割されており、
前記第3のトレンチ内は前記ゲート絶縁膜を介して前記第1の導電体により埋められており、当該第3のトレンチ内の第1の導電体と前記第1の電極とは、層間絶縁膜により絶縁されており、
前記第2の拡散領域と前記第1の電極とを接続するためのコンタクト部が、当該非トレンチエッチング領域内の全小領域にまたがるように配置されていることを特徴とする。
実施の形態1.
図1は、本発明の実施の形態1にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図1に示すように、実施の形態1は、図126に示すメッシュ状トレンチパターンの基本パターンにおいて、各非トレンチエッチング領域2を横切る第3のトレンチ7を、活性領域に形成された第1のトレンチ8の長手方向に平行で、かつゲート領域に形成された第2のトレンチ9につながるように設けたものである。ここで、第2のトレンチ9が設けられた領域を第1のゲート領域とし、第3のトレンチ7が設けられた領域を第2のゲート領域とする。
図1に示すように、非トレンチエッチング領域2は、その平面形状を特に限定しないが、たとえば長方形の島状の平面形状を成している。そして、各非トレンチエッチング領域2は、第3のトレンチ7により2つの小領域に分割されている。このような平面レイアウト形状は、トレンチエッチングのマスク酸化膜を、当該レイアウト形状に対応したパターンに残すことにより形成される。
各非トレンチエッチング領域2において、非トレンチエッチング領域2と、その上に設けられるドレイン電極(またはソース電極)となる第1の電極14とを電気的に接続するコンタクト部13は、非トレンチエッチング領域2の2つの小領域にまたがって形成される。また、ソース電極(またはドレイン電極)となる第2の電極16に対するコンタクト部15は、第1のトレンチ8上に形成される。
また、長方形STUVを囲むトレンチの中心線よりなる長方形をEFGHとする。また、第1のトレンチ8および第2のトレンチ9の幅をそれぞれWtおよびWgとし、それぞれの寸法を図126に示すレイアウトにおけるものと同じとする。したがって、長方形EFGHの面積Aは前記(2)式で表される。また、第3のトレンチ7の幅をWsとする。
図1に示すレイアウトでは、各長方形EFGH内におけるチャネル幅Wchは、その長方形EFGH内の非トレンチエッチング領域2が第1のトレンチ8、第2のトレンチ9および第3のトレンチ7に接する部分の長さの総和であるから、つぎの(7)式で表される。また、チャネル密度Pは、前記(1)式および(7)式より、つぎの(8)式で与えられる。
P=2(Lt−Ws+2St)/A
=2{Lt+St+(St−Ws)}/A ・・・(8)
ここで、微細化により、WsをStよりも狭くする。そうすれば、上記(8)式と前記(4)式との比較より明らかなように、上記(8)式より得られるチャネル密度Pは、前記(4)式より得られるチャネル密度Pよりも大きくなる。つまり、実施の形態1のトレンチパターンの方が、図126に示すパターンよりも、チャネル密度Pが大きくなる。
なお、各長方形STUV内に第3のトレンチ7が複数設けられていてもよい。この場合、非トレンチエッチング領域2に対するコンタクト部13は、各非トレンチエッチング領域2において、非トレンチエッチング領域2の、複数の第3のトレンチ7により分割されるすべての小領域にまたがって形成される。つまり、このコンタクト部13は、各非トレンチエッチング領域2において、分割されたすべての小領域に接触する。
Wch=2{Lt−nWs+(n+1)St} ・・・(9)
P=2{Lt−nWs+(n+1)St}/A
=2{Lt+St+n(St−Ws)}/A ・・・(10)
微細化により、WsをStよりも狭くすると、上記(10)式と前記(4)式との比較より明らかなように、上記(10)式より得られるチャネル密度Pは、前記(4)式より得られるチャネル密度Pよりも大きくなる。また、各長方形STUV内の第3のトレンチ7の数nが増えるほど、チャネル密度Pが大きくなる。
つぎに、本発明にかかるトレンチパターンを有するTLPMの断面構造について説明する。なお、図12〜図23に示すTLPMの断面構造は、実施の形態1〜11において共通である。
(第1の例)
図12〜図14は、トレンチ底部にソース領域が存在する1段トレンチ構造のTLPMの断面構造を示す図である。図12は、図1の切断線A−A’に関する活性領域における断面図である。図12に示すように、活性領域では、p-半導体基板21に形成された第1のトレンチ8内には、ゲート絶縁膜22を介して、第1の導電体であるゲートポリシリコン23が形成されている。そして、その内側は、層間絶縁膜24を介して、第2の導電体であるソースポリシリコン25により埋められている。
第1のトレンチ8の外側はn - ドレイン領域28であり、その表面層には、第2の拡散領域であるn+ドレイン領域29が、第1のトレンチ8から離れて形成されている。第1の電極14であるドレイン電極は、層間絶縁膜26およびマスク酸化膜30を貫通するコンタクト部(ドレインコンタクト)13を介して、n + ドレイン領域29に電気的に接続している。また、第1のトレンチ8の底部には、Pベース領域31およびp - ボディ領域32が設けられている。
図14は、図1の切断線C−C’で示す第2のゲート領域における断面図である。図14に示すように、第2のゲート領域では、p-半導体基板21に形成された第3のトレンチ7内は、ゲート絶縁膜22を介して、ゲートポリシリコン23により埋められている。第3のトレンチ7の外側はn-ドレイン領域28であり、その表面層には、n+ドレイン領域29が、第3のトレンチ7に接して形成されている。
図12〜図14に示す断面構成を有するTLPMの製造プロセスについて簡単に説明する。まず、p - 半導体基板21にn-ドレイン領域28を形成し、その表面に、本発明にかかるメッシュ状トレンチパターンのマスク酸化膜30を形成する。マスク酸化膜30をマスクとして、トレンチエッチングをおこない、第1〜第3のトレンチ8,9,7を形成する。ついで、第1〜第3のトレンチ8,9,7内にゲート絶縁膜22を形成し、ゲートポリシリコン23を形成する。また、Pベース領域31、p - ボディ領域32およびn+ソース領域27を形成し、層間絶縁膜24を堆積する。
(第2の例)
図15〜図17は、トレンチ底部にドレイン領域が存在する1段トレンチ構造のTLPMの断面構造を示す図である。図15は、図1の切断線A−A’で示す活性領域における断面図である。図15に示すように、活性領域では、p-半導体基板21に形成された第1のトレンチ8内には、外側から順に、ゲート絶縁膜22、ゲートポリシリコン23および層間絶縁膜24が形成されており、その中央部は、第2の導電体であるドレインポリシリコン35により埋められている。
第1のトレンチ8の外側には、Pベース領域31、第2の拡散領域であるn + ソース領域27、およびp+プラグ領域36が形成されている。第1の電極14であるソース電極は、層間絶縁膜26およびマスク酸化膜30を貫通するコンタクト部(ソースコンタクト)13を介して、n + ソース領域27およびp+プラグ領域36に電気的に接続している。
図17は、図1の切断線C−C’で示す第2のゲート領域における断面図である。図17に示すように、第2のゲート領域では、p-半導体基板21に形成された第3のトレンチ7内は、ゲート絶縁膜22を介して、ゲートポリシリコン23により埋められている。第3のトレンチ7の外側には、Pベース領域31、n+ソース領域27およびp+プラグ領域36が形成されている。
すなわち、コンタクト部13は、第3のトレンチ7を挟む両外側のn + ソース領域27およびp+プラグ領域36にまたがって形成されている。ただし、コンタクト部13は、層間絶縁膜24により、ゲートポリシリコン23から絶縁されている。また、第3のトレンチ7の底部には、n - ドレイン領域28が設けられている。
図15〜図17に示す断面構成を有するTLPMの製造プロセスについて簡単に説明する。まず、p - 半導体基板21の表面に、本発明にかかるメッシュ状トレンチパターンのマスク酸化膜30を形成し、これをマスクとしてトレンチエッチングをおこない、第1〜第3のトレンチ8,9,7を形成する。ついで、n - ドレイン領域28を形成した後、第1〜第3のトレンチ8,9,7内にゲート絶縁膜22を形成し、ゲートポリシリコン23を形成する。そして、層間絶縁膜24を堆積する。
(第3の例)
図18〜図20は、トレンチ底部にソース領域が存在する2段トレンチ構造のTLPMの断面構造を示す図である。図18、図19および図20は、それぞれ、図1の切断線A−A’で示す活性領域、図1の切断線B−B’で示す第1のゲート領域、および図1の切断線C−C’で示す第2のゲート領域における断面図である。
図18〜図20に示す断面構成を有するTLPMの製造プロセスについて簡単に説明する。まず、p - 半導体基板21にn-ドレイン領域28を形成し、その表面に、本発明にかかるメッシュ状トレンチパターンのマスク酸化膜30を形成する。マスク酸化膜30をマスクとして1段目のトレンチエッチングをおこない、第1〜第3のトレンチ8,9,7を形成する。ついで、第1〜第3のトレンチ8,9,7の側壁に沿って厚い層間絶縁膜41を形成し、これをマスクとしてトレンチ底部に2段目のトレンチエッチングをおこなう。ついで、ゲート絶縁膜22を形成する。これ以降は、第1の例と同じである。
(第4の例)
図21〜図23は、トレンチ底部にドレイン領域が存在する2段トレンチ構造のTLPMの断面構造を示す図である。図21、図22および図23は、それぞれ、図1の切断線A−A’で示す活性領域、図1の切断線B−B’で示す第1のゲート領域、および図1の切断線C−C’で示す第2のゲート領域における断面図である。
図21〜図23に示す断面構成を有するTLPMの製造プロセスについて簡単に説明する。まず、p - 半導体基板21の表面に、本発明にかかるメッシュ状トレンチパターンのマスク酸化膜30を形成し、これをマスクとして1段目のトレンチエッチングをおこない、第1〜第3のトレンチ8,9,7を形成する。ついで、トレンチ側壁を窒化膜で被覆し、これをマスクとしてトレンチ底部に2段目のトレンチエッチングをおこなう。そして、n - ドレイン領域28を形成した後、厚い層間絶縁膜41を形成し、窒化膜を除去する。ついで、第1〜第3のトレンチ8,9,7内にゲート絶縁膜22を形成する。これ以降は、第2の例と同じである。
実施の形態2.
図2は、本発明の実施の形態2にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図2に示すように、実施の形態2は、図126に示すメッシュ状トレンチパターンの基本パターンにおいて、第3のトレンチ7を、第2のトレンチ9の長手方向に平行で、かつ第1のトレンチ8につながるように設けたものである。
ここで、長方形STUVおよび長方形EFGHを、図126に示すレイアウトと同様に定義し、St、Lt、WtおよびWgを、それぞれ図126に示すレイアウトにおける寸法と同じとする。また、第3のトレンチ7の幅をWsとする。図2に示すレイアウトでは、各長方形EFGH内におけるチャネル幅Wchは、つぎの(11)式で表される。また、チャネル密度Pは、つぎの(12)式で与えられる。
Wch=2(2Lt−Ws+St) ・・・(11)
P=2(2Lt−Ws+St)/A
=2{Lt+St+(Lt−Ws)}/A ・・・(12)
微細化により、WsをLtよりも狭くすることにより、上記(12)式と前記(4)式との比較より明らかなように、上記(12)式より得られるチャネル密度Pは、前記(4)式より得られるチャネル密度Pよりも大きくなる。つまり、実施の形態2のトレンチパターンの方が、図126に示すパターンよりも、チャネル密度Pが大きくなる。
各長方形STUV内の第3のトレンチ7の数をm(ただし、mは自然数)とすると、各長方形EFGH内におけるチャネル幅Wchおよびチャネル密度Pは、それぞれ、つぎの(13)式および(14)式で与えられる。
Wch=2{(m+1)Lt−mWs+St} ・・・(13)
P=2{(m+1)Lt−mWs+St}/A
=2{Lt+St+m(Lt−Ws)}/A ・・・(14)
微細化により、WsをLtよりも狭くすると、上記(14)式と前記(4)式との比較より明らかなように、上記(14)式より得られるチャネル密度Pは、前記(4)式より得られるチャネル密度Pよりも大きくなる。また、各長方形STUV内の第3のトレンチ7の数mが増えるほど、チャネル密度Pが大きくなる。
実施の形態3.
図3は、本発明の実施の形態3にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図3に示すように、実施の形態3は、実施の形態1と実施の形態2を組み合わせたものである。すなわち、第3のトレンチ7は、図126に示すメッシュ状トレンチパターンの基本パターンにおいて、第1のトレンチ8の長手方向に平行な部分と、第2のトレンチ9の長手方向に平行な部分とからなる十字状を成す。
Wch=4{(Lt−Ws)+(St−Ws)} ・・・(15)
P=4{(Lt−Ws)+(St−Ws)}/A
=4(Lt+St−2Ws)/A
=2{(Lt+St)+(Lt+St−4Ws)}/A ・・・(16)
微細化により、4Wsが(Lt+St)よりも小さくなるようにWsを設定することにより、上記(16)式と前記(4)式との比較より明らかなように、上記(16)式より得られるチャネル密度Pは、前記(4)式より得られるチャネル密度Pよりも大きくなる。つまり、実施の形態3のトレンチパターンの方が、図126に示すパターンよりも、チャネル密度Pが大きくなる。
実施の形態4.
図4は、本発明の実施の形態4にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図4に示すように、実施の形態4は、図126に示すメッシュ状トレンチパターンの基本パターンにおいて、第3のトレンチ7を、第1のトレンチ8および第2のトレンチ9の両方に対して斜め方向に伸びるように設けたものである。
ここで、長方形STUVおよび長方形EFGHを、図126に示すレイアウトと同様に定義し、St、Lt、WtおよびWgを、それぞれ図126に示すレイアウトにおける寸法と同じとする。また、第3のトレンチ7の幅をWsとする。図4に示すレイアウトでは、各長方形EFGH内におけるチャネル幅Wchおよびチャネル密度Pは、それぞれ、つぎの(17)式および(18)式で与えられる。
なお、第3のトレンチ7の中央線が、非トレンチエッチング領域2の対角線SUに一致する構成であってもよい。また、第3のトレンチ7の中央線が対角線TVに一致している非トレンチエッチング領域2と、第3のトレンチ7の中央線が対角線SUに一致している非トレンチエッチング領域2とが混在していてもよい。また、第3のトレンチ7が斜め方向に伸びていれば、非トレンチエッチング領域2の対角線TVまたはSUに一致していなくてもよい。また、各非トレンチエッチング領域2に斜めの第3のトレンチ7が複数設けられていてもよいし、個々の非トレンチエッチング領域2において、第3のトレンチ7の数が異なっていてもよい。
実施の形態5.
図5は、本発明の実施の形態5にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図5に示すように、実施の形態5は、図126に示すメッシュ状トレンチパターンの基本パターンにおいて、第3のトレンチ7を、その中央線が非トレンチエッチング領域2の対角線TVに一致する部分と対角線SUに一致する部分とからなるX字状を成すように設けたものである。
ここで、長方形STUVおよび長方形EFGHを、図126に示すレイアウトと同様に定義し、St、Lt、WtおよびWgを、それぞれ図126に示すレイアウトにおける寸法と同じとする。また、第3のトレンチ7の幅をWsとする。図5に示すレイアウトでは、各長方形EFGH内におけるチャネル幅Wchおよびチャネル密度Pは、それぞれ、つぎの(19)式および(20)式で与えられる。
なお、第3のトレンチ7が斜め方向に伸びていれば、非トレンチエッチング領域2の対角線TVまたはSUに一致していなくてもよい。また、第3のトレンチ7は、非トレンチエッチング領域2の対角線TV方向に伸びる部分が複数設けられた構成であってもよいし、対角線SU方向に伸びる部分が複数設けられた構成であってもよいし、その両方であってもよい。また、個々の非トレンチエッチング領域2において、第3のトレンチ7の、非トレンチエッチング領域2の対角線TV方向に伸びる部分の数や対角線SU方向に伸びる部分の数が異なっていてもよい。
実施の形態6.
図6は、本発明の実施の形態6にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図6に示すように、実施の形態6は、実施の形態1と実施の形態4を組み合わせたものである。すなわち、第3のトレンチ7は、図126に示すメッシュ状トレンチパターンの基本パターンにおいて、第1のトレンチ8の長手方向に平行な部分と、中央線が非トレンチエッチング領域2の対角線TVに一致する部分とからなる。
なお、第3のトレンチ7は、第1のトレンチ8の長手方向に平行な部分が複数設けられた構成であってもよいし、非トレンチエッチング領域2の対角線TV方向に伸びる部分が複数設けられた構成であってもよいし、その両方であってもよい。また、第3のトレンチ7が、第1のトレンチ8の長手方向に平行な部分と非トレンチエッチング領域2の対角線SU方向に伸びる部分とにより構成されていてもよい。
また、第3のトレンチ7の斜めの部分が対角線TV方向に伸びる非トレンチエッチング領域2と、第3のトレンチ7の斜めの部分が対角線SU方向に伸びる非トレンチエッチング領域2とが混在していてもよい。また、第3のトレンチ7の斜めの部分は、その中央線が非トレンチエッチング領域2の対角線TVまたはSUに一致していなくてもよい。また、個々の非トレンチエッチング領域2において、第3のトレンチ7の、第1のトレンチ8の長手方向に平行な部分の数と、非トレンチエッチング領域2の対角線TVまたはSUの方向に伸びる部分の数とが異なっていてもよい。
実施の形態7.
図7は、本発明の実施の形態7にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図7に示すように、実施の形態7は、実施の形態2と実施の形態4を組み合わせたものである。すなわち、第3のトレンチ7は、図126に示すメッシュ状トレンチパターンの基本パターンにおいて、第2のトレンチ9の長手方向に平行な部分と、中央線が非トレンチエッチング領域2の対角線TVに一致する部分とからなる。
なお、第3のトレンチ7は、第2のトレンチ9の長手方向に平行な部分が複数設けられた構成であってもよいし、非トレンチエッチング領域2の対角線TV方向に伸びる部分が複数設けられた構成であってもよいし、その両方であってもよい。また、第3のトレンチ7が、第2のトレンチ9の長手方向に平行な部分と非トレンチエッチング領域2の対角線SU方向に伸びる部分とにより構成されていてもよい。
また、第3のトレンチ7の斜めの部分が対角線TV方向に伸びる非トレンチエッチング領域2と、第3のトレンチ7の斜めの部分が対角線SU方向に伸びる非トレンチエッチング領域2とが混在していてもよい。また、第3のトレンチ7の斜めの部分は、非トレンチエッチング領域2の対角線TVまたはSUに一致していなくてもよい。また、個々の非トレンチエッチング領域2において、第3のトレンチ7の、第2のトレンチ9の長手方向に平行な部分の数と、非トレンチエッチング領域2の対角線TVまたはSUの方向に伸びる部分の数とが異なっていてもよい。
実施の形態8.
図8は、本発明の実施の形態8にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図8に示すように、実施の形態8は、実施の形態1と実施の形態5を組み合わせたものである。すなわち、第3のトレンチ7は、図126に示すメッシュ状トレンチパターンの基本パターンにおいて、第1のトレンチ8の長手方向に平行な部分と、中央線が非トレンチエッチング領域2の対角線TVに一致する部分と、対角線SUに一致する部分とからなる。
なお、第3のトレンチ7は、第1のトレンチ8の長手方向に平行な部分が複数設けられた構成であってもよいし、非トレンチエッチング領域2の対角線TV方向に伸びる部分が複数設けられた構成であってもよいし、対角線SU方向に伸びる部分が複数設けられた構成であってもよいし、それらを適宜組み合わせた構成であってもよい。また、第3のトレンチ7の斜めの部分は、中央線が非トレンチエッチング領域2の対角線TVまたはSUに一致していなくてもよい。また、個々の非トレンチエッチング領域2において、第3のトレンチ7の、第1のトレンチ8の長手方向に平行な部分の数と、非トレンチエッチング領域2の対角線TV方向に伸びる部分の数と、対角線SU方向に伸びる部分の数とが異なっていてもよい。
実施の形態9.
図9は、本発明の実施の形態9にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図9に示すように、実施の形態9は、実施の形態2と実施の形態5を組み合わせたものである。すなわち、第3のトレンチ7は、図126に示すメッシュ状トレンチパターンの基本パターンにおいて、第2のトレンチ9の長手方向に平行な部分と、中央線が非トレンチエッチング領域2の対角線TVに一致する部分と、対角線SUに一致する部分とからなる。
なお、第3のトレンチ7は、第2のトレンチ9の長手方向に平行な部分が複数設けられた構成であってもよいし、非トレンチエッチング領域2の対角線TV方向に伸びる部分が複数設けられた構成であってもよいし、対角線SU方向に伸びる部分が複数設けられた構成であってもよいし、それらを適宜組み合わせた構成であってもよい。また、第3のトレンチ7の斜めの部分は、中央線が非トレンチエッチング領域2の対角線TVまたはSUに一致していなくてもよい。また、個々の非トレンチエッチング領域2において、第3のトレンチ7の、第2のトレンチ9の長手方向に平行な部分の数と、非トレンチエッチング領域2の対角線TV方向に伸びる部分の数と、対角線SU方向に伸びる部分の数とが異なっていてもよい。
実施の形態10.
図10は、本発明の実施の形態10にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図10に示すように、実施の形態10は、実施の形態3と実施の形態4を組み合わせたものである。すなわち、第3のトレンチ7は、図126に示すメッシュ状トレンチパターンの基本パターンにおいて、第1のトレンチ8の長手方向に平行な部分と、第2のトレンチ9の長手方向に平行な部分と、中央線が非トレンチエッチング領域2の対角線TVに一致する部分とからなる。
なお、第3のトレンチ7は、第1のトレンチ8の長手方向に平行な部分が複数設けられた構成であってもよいし、第2のトレンチ9の長手方向に平行な部分が複数設けられた構成であってもよいし、非トレンチエッチング領域2の対角線TV方向に伸びる部分が複数設けられた構成であってもよいし、それらを適宜組み合わせた構成であってもよい。また、第3のトレンチ7が、第1のトレンチ8の長手方向に平行な部分と第2のトレンチ9の長手方向に平行な部分と非トレンチエッチング領域2の対角線SU方向に伸びる部分とにより構成されていてもよい。
実施の形態11.
図11は、本発明の実施の形態11にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図11に示すように、実施の形態11は、実施の形態3と実施の形態5を組み合わせたものである。すなわち、第3のトレンチ7は、図126に示すメッシュ状トレンチパターンの基本パターンにおいて、第1のトレンチ8の長手方向に平行な部分と、第2のトレンチ9の長手方向に平行な部分と、中央線が非トレンチエッチング領域2の対角線TVに一致する部分と、対角線SUに一致する部分とからなる。
なお、第3のトレンチ7は、第1のトレンチ8の長手方向に平行な部分が複数設けられた構成であってもよいし、第2のトレンチ9の長手方向に平行な部分が複数設けられた構成であってもよい。また、非トレンチエッチング領域2の対角線TV方向に伸びる部分が複数設けられた構成であってもよいし、対角線SU方向に伸びる部分が複数設けられた構成であってもよい。また、それらを適宜組み合わせた構成であってもよい。
また、第3のトレンチ7の斜めの部分は、中央線が非トレンチエッチング領域2の対角線TVまたはSUに一致していなくてもよい。また、個々の非トレンチエッチング領域2において、第3のトレンチ7の、第1のトレンチ8の長手方向に平行な部分の数と、第2のトレンチ9の長手方向に平行な部分の数と、非トレンチエッチング領域2の対角線TVの方向に伸びる部分の数と、対角線SUの方向に伸びる部分の数とが異なっていてもよい。
ここまでは、主にトレンチの平面パターンを種々変更することによって、チャネル密度Pを大きくし、低オン抵抗化を図ることについて説明した。以下に説明する実施の形態12は、第1の拡散領域であるソース領域(またはドレイン領域)を、活性領域のトレンチ底部だけでなく、ゲート領域のトレンチ底部にも設けることによって、低オン抵抗化を図るものである。
実施の形態12.
図24は、本発明の実施の形態12にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図24に示すように、第1の拡散領域であるn + ソース領域27(またはn+ドレイン領域29)は、活性領域に形成された第1のトレンチ8の底部、およびゲート領域に形成された第2のトレンチ9の底部に沿って設けられている。なお、実施の形態1〜11では特に言及していないが、図24において、左端および右端の縦方向に伸びるトレンチ部分は第1のトレンチ8であり、活性領域である。また、図24において、上端および下端の横方向に伸びるトレンチ部分は第2のトレンチ9であり、ゲート領域である。
(第5の例)
図25および図26は、トレンチ底部にソース領域が存在する1段トレンチ構造のTLPMの断面構造を示す図である。図25は、図24の切断線J−J’で示す活性領域における断面図である。図25に示すように、第5の例の活性領域における断面構成は、図12に示す第1の例の活性領域における断面構成においてp-ボディ領域32が設けられていないものである。したがって、説明が重複するので、第5の例の活性領域における断面構成の説明を省略する。
図26は、図24の切断線K−K’で示すゲート領域における断面図である。図26に示すように、ゲート領域では、p-半導体基板21に形成された第2のトレンチ9の底部には、第1の拡散領域であるn+ソース領域27が設けられている。また、第2のトレンチ9の底部には、チャネル領域となるPベース領域31がn+ソース領域27を囲むように設けられている。
図25および図26に示す断面構成を有するTLPMの製造プロセスについて図27〜図56を参照しながら説明する。まず、p - 半導体基板21にn-ドレイン領域28を形成し、n - ドレイン領域28の表面にマスク酸化膜30を形成する(図27:活性領域、図28:ゲート領域)。そして、マスク酸化膜30の表面に、メッシュパターンのレジストマスク51を形成する(図29:活性領域、図30:ゲート領域)。
ついで、第1および第2のトレンチ8,9の底面にp型不純物としてたとえばホウ素をイオン注入してPベース領域31を形成する(図35:活性領域、図36:ゲート領域)。Pベース領域31の形成につづいて、第1および第2のトレンチ8,9の底面にn型不純物としてたとえば砒素をイオン注入する(図37:活性領域、図38:ゲート領域)。そして、n + ソース領域27を形成する(図39:活性領域、図40:ゲート領域)。
ついで、層間絶縁膜24を堆積する(図45:活性領域、図46:ゲート領域)。そして、この層間絶縁膜24をエッチングする(図47:活性領域、図48:ゲート領域)。このエッチングにより、活性領域においては、第1のトレンチ8の底部にコンタクトホールが開口する。また、ゲート領域では、ゲートポリシリコン23上に層間絶縁膜24が残る。
ついで、層間絶縁膜26を堆積し、その表面にレジストマスク54を形成する(図53:活性領域、図54:ゲート領域)。このレジストマスク54をマスクとして、層間絶縁膜26およびマスク酸化膜30を貫通するコンタクトホールを開口し、n型不純物としてたとえば砒素をイオン注入する(図55:活性領域、図56:ゲート領域)。そして、拡散処理をおこなってn + ドレイン領域29を形成する。最後に、メタル配線層の積層およびパターニングにより、コンタクト部13,15、第1の電極(ドレイン電極)14および第2の電極(ソース電極)16を形成し、図25および図26に示す断面構成が完成する。
(第6の例)
図57は、トレンチ底部にソース領域が存在する2段トレンチ構造のTLPMの断面構造を示す図である。図24の切断線J−J’で示す活性領域における断面構成は、図25に示す構成において、第1のトレンチ8の側壁の上半部に沿って、ゲート絶縁膜22よりも厚い層間絶縁膜41を設けたものであり、図18に示す構成と同じになる。また、図24の切断線K−K’で示す活性領域における断面構成は、図26に示す構成において、第2のトレンチ9の側壁の上半部に沿って、ゲート絶縁膜22よりも厚い層間絶縁膜41を設けたものである。重複する説明については省略する。
ついで、層間絶縁膜41を堆積する(図58:活性領域、図59:ゲート領域)。そして、この層間絶縁膜41をエッチングし、第1および第2のトレンチ(一段目)8,9の側壁にのみ層間絶縁膜41を残す(図60:活性領域、図61:ゲート領域)。ついで、残った層間絶縁膜41をマスクとして再度トレンチエッチングをおこない、二段目の第1および第2のトレンチ8,9を形成する(図62:活性領域、図63:ゲート領域)。そして、二段目の第1および第2のトレンチ8,9の内側に犠牲酸化膜55を形成する(図64:活性領域、図65:ゲート領域)。
ついで、犠牲酸化膜55を除去した後、上述した第5の例の図41〜図56と同様にして、ゲート絶縁膜22およびゲートポリシリコン23を形成する。さらに、層間絶縁膜24を形成し、ソースコンタクトのためのコンタクトホールを開口し、その中をソースポリシリコン25で埋める。ついで、層間絶縁膜26を堆積し、層間絶縁膜26およびマスク酸化膜30を貫通するコンタクトホールを開口し、イオン注入および拡散処理によりn + ドレイン領域29を形成する。そして、コンタクト部13,15、第1の電極(ドレイン電極)14および第2の電極(ソース電極)16を形成し、図18および図57に示す断面構成が完成する。
(第7の例)
図72および図73は、トレンチ底部にドレイン領域が存在する1段トレンチ構造のTLPMの断面構造を示す図である。図72は、図24の切断線J−J’で示す活性領域における断面図である。図72に示すように、第7の例の活性領域における断面構成は、図15に示す第2の例の活性領域における断面構成において最上層の層間絶縁膜26が設けられていないものである。したがって、説明が重複するので、第7の例の活性領域における断面構成の説明を省略する。
第2のトレンチ9の外側には、Pベース領域31が設けられており、その表面層には、n + ソース領域27およびp+プラグ領域36が形成されている。n + ソース領域27およびp+プラグ領域36の表面上には、マスク酸化膜30が設けられている。第1の電極(ソース電極)14は、マスク酸化膜30を貫通するコンタクト部13を介して、n + ソース領域27およびp+プラグ領域36に電気的に接続し
ている。
ついで、マスク酸化膜30に、たとえば図24に示すメッシュ状トレンチパターンを形成し、マスク酸化膜30をマスクとしてトレンチエッチングをおこない、第1および第2のトレンチ8,9を形成する(図78:活性領域、図79:ゲート領域)。そして、犠牲酸化をおこない、第1および第2のトレンチ8,9内に犠牲酸化膜52を形成した後、第1および第2のトレンチ8,9の底面にn型不純物としてたとえばリンをイオン注入する(図80:活性領域、図81:ゲート領域)。
ついで、ゲートポリシリコン23をエッチングし、シャドウ酸化をおこなってシャドウ酸化膜53を形成する(図88:活性領域、図89:ゲート領域)。活性領域においては、ゲートポリシリコン23は、第1のトレンチ8の側壁にのみ残る。ゲート領域においては、第2のトレンチ9の開口幅が第1のトレンチ8の開口幅よりも狭いため、第2のトレンチ9はゲートポリシリコン23により完全に埋められる。
ついで、ドレインポリシリコン35を堆積する(図94:活性領域、図95:ゲート領域)。このドレインポリシリコン35をエッチングする。このエッチングにより、活性領域においては、第1のトレンチ8内に開口するコンタクトホール内にのみドレインポリシリコン35が残り、そのコンタクトホールがドレインポリシリコン35で埋められる。また、ゲート領域では、ドレインポリシリコン35は残らない。ついで、p型不純物としてたとえばホウ素をイオン注入する(図96:活性領域、図97:ゲート領域)。
p + プラグ領域36の形成につづいて、レジストマスク58を形成する(図102:活性領域、図103:ゲート領域)。そして、エッチングをおこない、n +ソース領域27およびp+プラグ領域36を露出させる。レジストマスク58を除去した後、メタル配線層の積層およびパターニングにより、コンタクト部13,15、第1の電極(ソース電極)14および第2の電極(ドレイン電極)16を形成し、図72および図73に示す断面構成が完成する。
(第8の例)
図104および図105は、トレンチ底部にドレイン領域が存在する2段トレンチ構造のTLPMの断面構造を示す図である。図24の切断線J−J’で示す活性領域における断面構成は、図72に示す構成において、第1のトレンチ8の下半部から底部にかけて、ゲート絶縁膜22よりも厚い層間絶縁膜41を設けたものである。また、図24の切断線K−K’で示す活性領域における断面構成は、図73に示す構成において、第2のトレンチ9の底部に、ゲート絶縁膜22よりも厚い層間絶縁膜41を設けたものである。重複する説明については省略する。
ついで、第1および第2のトレンチ(一段目)8,9の内側を犠牲酸化した後、窒化膜59を堆積する(図106:活性領域、図107:ゲート領域)。この窒化膜59をエッチングし、第1および第2のトレンチ(一段目)8,9の側壁にのみ残す(図108:活性領域、図109:ゲート領域)。ついで、残った窒化膜59をマスクとして再度トレンチエッチングをおこない、二段目の第1および第2のトレンチ8,9を形成する。また、先にイオン注入したリンによってn - ドレイン領域28を形成する(図110:活性領域、図111:ゲート領域)。
ついで、第1および第2のトレンチ8,9内の底に層間絶縁膜41を形成する。また、その際、先にイオン注入した砒素が拡散し、n + ドレイン領域29が形成される(図120:活性領域、図121:ゲート領域)。窒化膜59を除去した後、第1および第2のトレンチ8,9の側壁にゲート絶縁膜22を形成し、ゲートポリシリコン23を堆積する(図122:活性領域、図123:ゲート領域)。
ついで、上述した第7の例の図90〜図103と同様にして、層間絶縁膜24を形成し、ドレインコンタクトのためのコンタクトホールを開口し、その中をドレインポリシリコン35で埋める。ついで、Pベース領域31、n + ソース領域27およびp+プラグ領域36を形成する。そして、メタル配線層の積層およびパターニングにより、コンタクト部13,15、第1の電極(ソース電極)14および第2の電極(ドレイン電極)16を形成し、図104および図105に示す断面構成が完成する。
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。たとえば、非トレンチエッチング領域2は、長方形以外の四角形や、五角形以上の多角形などでもよい。また、TLPMの断面構造も、図12〜図23に示す構成に限らず、たとえばトレンチ底部にソース領域が存在するTLPMにおいて、第1および第2のゲート領域のトレンチ9,7の底部に、n + ソース領域27とPベース領域31を設けた構成としてもよい。また、トレンチ底部にドレイン領域が存在するTLPMにおいて、第1および第2のゲート領域のトレンチ9,7の底部に、n + ドレイン領域29とPベース領域31を設けた構成としてもよい。
2 非トレンチエッチング領域
7 第3のトレンチ
8 第1のトレンチ
9 第2のトレンチ
13 コンタクト部
14 第1の電極
16 第2の電極
21 半導体基板
22 ゲート絶縁膜
23 第1の導電体(ゲートポリシリコン)
24,26 層間絶縁膜
25 第2の導電体(ソースポリシリコン)
27 第1の拡散領域(ソース領域)
29 第2の拡散領域(ドレイン領域)
41 厚い層間絶縁膜
Claims (8)
- 半導体基板に設けられたトレンチ、トランジスタとして電流を駆動する活性領域における前記トレンチの底部に形成された第1の拡散領域、前記トレンチの外側の基板表面領域に形成された第2の拡散領域、前記トレンチに沿って前記トレンチの内側に形成されたゲート絶縁膜、前記ゲート絶縁膜の内側に形成された第1の導電体、前記活性領域における前記第1の導電体の内側に層間絶縁膜を介して形成され、かつ前記第1の拡散領域に電気的に接続する第2の導電体、層間絶縁膜を貫通して前記第2の拡散領域に電気的に接続する第1の電極、および層間絶縁膜を貫通して前記第2の導電体に電気的に接続する第2の電極を具備するトレンチ横型トランジスタよりなる半導体装置において、
前記トレンチは、前記活性領域に形成された第1のトレンチと、前記第1のトレンチと交差しメッシュパターンを形成する第2のトレンチとを有し、
エッチングされずに残った島状の非トレンチエッチング領域は、前記メッシュパターンのトレンチにつながる1以上の第3のトレンチにより、複数の小領域に分割されており、
前記第3のトレンチ内は前記ゲート絶縁膜を介して前記第1の導電体により埋められており、当該第3のトレンチ内の第1の導電体と前記第1の電極とは、層間絶縁膜により絶縁されており、
前記第2の拡散領域と前記第1の電極とを接続するためのコンタクト部が、当該非トレンチエッチング領域内の全小領域にまたがるように配置されていることを特徴とする半導体装置。 - 前記第3のトレンチは、前記第1のトレンチに対して平行であることを特徴とする請求項1に記載の半導体装置。
- 前記第3のトレンチは、前記第2のトレンチに対して平行であることを特徴とする請求項2に記載の半導体装置。
- 前記第3のトレンチは、前記第1のトレンチおよび前記第2のトレンチの両方に対して斜めであることを特徴とする請求項6に記載の半導体装置。
- 前記第3のトレンチは、前記第1のトレンチに対して平行、前記第2のトレンチに対して平行、前記第1のトレンチおよび前記第2のトレンチの両方に対して斜め、のいずれか2つ、または3つの組み合わせであることを特徴とする請求項1に記載の半導体装置。
- 前記第2の拡散領域はドレイン領域であり、前記第1の拡散領域はソース領域であることを特徴とする請求項1〜5のいずれか一つに記載の半導体装置。
- 前記第2の拡散領域はソース領域であり、前記第1の拡散領域はドレイン領域であることを特徴とする請求項1〜5のいずれか一つに記載の半導体装置。
- 前記第1のトレンチの側部の一部に沿って、前記ゲート絶縁膜よりも厚い層間絶縁膜が設けられていることを特徴とする請求項1〜7のいずれか一つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003392584A JP4655471B2 (ja) | 2002-11-22 | 2003-11-21 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002340186 | 2002-11-22 | ||
JP2003176327 | 2003-06-20 | ||
JP2003392584A JP4655471B2 (ja) | 2002-11-22 | 2003-11-21 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005033161A JP2005033161A (ja) | 2005-02-03 |
JP2005033161A5 JP2005033161A5 (ja) | 2006-10-12 |
JP4655471B2 true JP4655471B2 (ja) | 2011-03-23 |
Family
ID=34222098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003392584A Expired - Fee Related JP4655471B2 (ja) | 2002-11-22 | 2003-11-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4655471B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002141501A (ja) * | 2000-11-01 | 2002-05-17 | Fuji Electric Co Ltd | トレンチ型半導体装置の製造方法 |
JP2002280549A (ja) * | 2001-03-21 | 2002-09-27 | Fuji Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2002353447A (ja) * | 2001-05-30 | 2002-12-06 | Fuji Electric Co Ltd | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3303601B2 (ja) * | 1995-05-19 | 2002-07-22 | 日産自動車株式会社 | 溝型半導体装置 |
JPH098290A (ja) * | 1995-06-20 | 1997-01-10 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP3395559B2 (ja) * | 1997-01-28 | 2003-04-14 | 株式会社豊田中央研究所 | 半導体装置 |
-
2003
- 2003-11-21 JP JP2003392584A patent/JP4655471B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002141501A (ja) * | 2000-11-01 | 2002-05-17 | Fuji Electric Co Ltd | トレンチ型半導体装置の製造方法 |
JP2002280549A (ja) * | 2001-03-21 | 2002-09-27 | Fuji Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2002353447A (ja) * | 2001-05-30 | 2002-12-06 | Fuji Electric Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2005033161A (ja) | 2005-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI615937B (zh) | 積體晶片及其製造方法 | |
US7682909B2 (en) | Vertical trench gate transistor semiconductor device and method for fabricating the same | |
JP5167973B2 (ja) | 半導体装置 | |
JP6131114B2 (ja) | 半導体装置及びその製造方法 | |
US20060186466A1 (en) | Vertical gate semiconductor device and method for fabricating the same | |
US20130196480A1 (en) | High voltage semiconductor device including field shaping layer and method of fabricating the same | |
KR20060136407A (ko) | 종형게이트 반도체장치 및 그 제조방법 | |
US6639274B2 (en) | Semiconductor device | |
JP2002141507A (ja) | 半導体装置とその製造方法 | |
JP5168876B2 (ja) | 半導体装置およびその製造方法 | |
US8598659B2 (en) | Single finger gate transistor | |
JP2006196876A (ja) | 縦型ゲート半導体装置およびその製造方法 | |
US20090160025A1 (en) | Lateral bipolar transistor | |
JP4655471B2 (ja) | 半導体装置 | |
JP2008085117A (ja) | 半導体装置およびその製造方法 | |
JPH09129867A (ja) | 半導体装置 | |
JP2004193535A (ja) | 半導体装置およびその製造方法 | |
US7034377B2 (en) | Semiconductor device and method of manufacturing the device | |
JP4062045B2 (ja) | 半導体集積回路装置の製造方法 | |
JP4570370B2 (ja) | 半導体装置 | |
JP2007067249A (ja) | 半導体装置およびその製造方法 | |
JPH09266309A (ja) | 半導体装置およびその製造方法 | |
JP2010212450A (ja) | 半導体装置及びその製造方法 | |
JP5065590B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004207706A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080430 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100506 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |