JP2005033161A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 トレンチ横型パワーＭＯＳＦＥＴ等の半導体装置において、オン抵抗を低減すること。
【解決手段】 トレンチエッチング領域１は、活性領域に形成された第１のトレンチ８と、ゲートポリシリコンを基板表面に引き出すゲート領域に形成された第２のトレンチ９とが交差するメッシュパターンを成す。エッチングされずに残った島状の非トレンチエッチング領域２は、メッシュパターンのトレンチ８，９につながる１以上の第３のトレンチ７により、複数の小領域に分割される。各非トレンチエッチング領域２では、ドレイン領域（またはソース領域）と電極１４とを接続するためのコンタクト部１３が、当該非トレンチエッチング領域２内の全小領域にまたがるように形成される。
【選択図】 図１

Description

本発明は、半導体装置およびその製造方法に関し、特に半導体基板に形成されたトレンチを利用した絶縁ゲート型のパワー半導体素子を含む半導体装置およびその製造方法に関する。

近年、ＣＭＯＳプロセスをベースにした高性能横型パワーＭＯＳＦＥＴの開発が活発におこなわれている。特に、最近では、従来のプレーナ型の横型パワーＭＯＳＦＥＴと比較して、さらなる低オン抵抗化と、パワーＩＣに集積する際の高集積化が可能なトレンチ横型パワーＭＯＳＦＥＴ（以下、ＴＬＰＭとする）が注目されている（たとえば、特許文献１、特許文献２参照。）。
本発明者らは、ＴＬＰＭの平面レイアウトに関して、トレンチ領域をメッシュ状に形成し、トレンチエッチングされない領域が島状に残るメッシュパターンについて先に出願し、出願公開されている（たとえば、特許文献３参照。）。図１２６は、この先願発明の中で開示されているメッシュ状トレンチパターンの基本パターンを示す図である。
図１２６において、ハッチングで示した領域がトレンチエッチング領域１であり、非トレンチエッチング領域２は島状に残る領域である。また、符号３および符号４はそれぞれドレインコンタクトおよびドレイン電極であり、符号５および符号６はそれぞれソースコンタクトおよびソース電極である。トレンチエッチング領域１のうちソース電極６が形成される非トレンチエッチング領域２間の領域（Ｗｔ）を活性領域とする。

トレンチエッチング領域１には、ゲート絶縁膜、ゲートポリシリコンが形成され、活性領域にはさらに、たとえばソースポリシリコンなどが形成される。トレンチ底部には、たとえばソース領域、ベース領域およびボディ領域などが形成される。非トレンチエッチング領域２には、たとえばドレイン領域および拡張ドレイン領域などが形成される（図１２および図１３参照）。
ところで、一般にＭＯＳＦＥＴにおいて単位面積当たりのオン抵抗が低い方が望ましいが、この単位面積当たりのオン抵抗を決める重要なパラメータとして単位面積当たりのチャネル幅（以下、チャネル密度とする）がある。チャネル幅をＷｃｈとし、素子面積をＡで表すと、チャネル密度Ｐの値は、つぎの（１）式で与えられる。トランジスタの高集積化をおこない、単位面積当たりの電流駆動能力を高めるためにはチャネル密度Ｐの値が大きい方がよい。

Ｐ＝Ｗｃｈ／Ａ ・・・（１）
説明の便宜上、図１２６において、非トレンチエッチング領域２を長方形ＳＴＵＶとする。長方形ＳＴＵＶに関し、この長方形ＳＴＵＶのドレイン電極４またはソース電極６の長手方向に対して平行な方向（以下、縦方向とする）の辺の長さ、および縦方向に垂直な方向（以下、横方向とする）の辺の長さを、それぞれＳｔおよびＬｔとする。また、縦方向に隣り合う非トレンチエッチング領域２間の距離をＷｇとし、横方向に隣り合う非トレンチエッチング領域２間の距離をＷｔとする。
また、縦方向に隣り合うトレンチ（トレンチ自体は横方向に伸びる）の各中心線と、横方向に隣り合うトレンチ（トレンチ自体は縦方向に伸びる）の各中心線とが交差してできる長方形をＥＦＧＨとする。長方形ＥＦＧＨの面積Ａは、つぎの（２）式で表される。

Ａ＝（Ｗｔ／２＋Ｌｔ＋Ｗｔ／２）lang=EN-US>×（Ｗｇ／２＋Ｓｔ＋Ｗｇ／２）
＝（Ｗｔ＋Ｌｔ）×（Ｗｇ＋Ｓｔ） ・・・（２）
図１２６に示すメッシュパターンでは、チャネルは非トレンチエッチング領域２のまわりに形成されるので、各長方形ＥＦＧＨ内におけるチャネル幅Ｗｃｈは、つぎの（３）式で表される。したがって、チャネル密度Ｐは、前記（１）式、上記（２）式および（３）式より、つぎの（４）式で与えられる。
Ｗｃｈ＝２（Ｌｔ＋Ｓｔ） ・・・（３）
Ｐ＝２（Ｌｔ＋Ｓｔ）／Ａ
＝２（Ｌｔ＋Ｓｔ）／｛（Ｗｔ＋Ｌｔ）lang=EN-US>×（Ｗｇ＋Ｓｔ）｝ ・・・（４）
上述したメッシュ状のトレンチパターンは、従来のストライプ状のトレンチパターンよりもチャネル密度Ｐの値が大きくなる。すなわち、図１２７に示すストライプパターンにおいて、横方向に伸びるトレンチは存在しないが、長方形ＥＦＧＨを図１２６と同じように設定すると、各長方形ＥＦＧＨ内のチャネル幅Ｗｃｈは、つぎの（５）式で表される。したがって、チャネル密度Ｐは、つぎの（６）式で与えられる。

Ｗｃｈ＝２（Ｗｇ＋Ｓｔ） ・・・（５）
Ｐ＝２（Ｗｇ＋Ｓｔ）／｛（Ｗｔ＋Ｌｔ）lang=EN-US>×（Ｗｇ＋Ｓｔ）｝
＝２／（Ｗｔ＋Ｌｔ） ・・・（６）
ここで、図１２６および図１２７より明らかなように、（Ｌｔ＋Ｓｔ）の値は（Ｗｇ＋Ｓｔ）の値よりも大きくなるので、上記（６）式と前記（４）式との比較より、メッシュパターンの方がストライプパターンよりもチャネル密度Ｐが大きくなることが分かる。したがって、メッシュパターンのＴＬＰＭでは、微細化により、ストライプパターンのＴＬＰＭよりもチャネル密度Ｐを増大させることができるので、単位面積当たりのオン抵抗を低減させることができる。
特開２００２−１８４９８０号公報 特開２００２−２７０８３１号公報 特開２００２−３５３４４７号公報

しかしながら、メッシュパターンのＴＬＰＭを微細化しようとすると、前記Ｌｔおよび前記Ｓｔの寸法を小さくする、すなわち非トレンチエッチング領域２を小さくする必要がある。そうすると、図１２６に示すメッシュパターンでは、非トレンチエッチング領域２内にドレインコンタクト３が納まるレイアウトであるため、ドレインコンタクト３が小さくなってしまう。
それによって、コンタクト抵抗が増大し、チャネル密度Ｐの増大分に見合うだけのオン抵抗の低減効果が得られないという問題点がある。また、コンタクトホールの開口不良による導通不良が起こりやすくなるという問題点もある。
また、ソース領域が、活性領域のトレンチ底部にのみ存在し、トレンチエッチング領域１内のゲートポリシリコンを基板表面に引き出すための領域（ゲート領域）には設けられていないため、ゲート領域のトレンチ側への電流の回り込みが不十分である。そのため、メッシュ状トレンチパターンによりチャネル密度Ｐが増大しても、そのチャネル密度Ｐの増大による低オン抵抗化の効果が十分に発揮されないおそれがある。

これらの問題点はいずれも、トレンチエッチング領域１内にドレインポリシリコンを形成し、トレンチ底部にドレイン領域を形成するタイプのＴＬＰＭにおいても同様である。
本発明は、上記問題点に鑑みてなされたものであって、オン抵抗を低減することが可能なＴＬＰＭ等の半導体装置およびその製造方法を提供することを目的とする。

上記目的を達成するため、本発明にかかる半導体装置は、半導体基板に設けられたトレンチ、半導体素子として電流を駆動する活性領域における前記トレンチの底部に形成された第１の拡散領域、および前記トレンチの外側の基板表面領域に形成された第２の拡散領域を具備し、前記第１の拡散領域と前記第２の拡散領域との間で電流が流れる半導体装置において、前記トレンチは、前記活性領域に形成された第１のトレンチと、前記第１のトレンチと交差しメッシュパターンを形成する第２のトレンチとを有し、エッチングされずに残った島状の非トレンチエッチング領域は、前記メッシュパターンのトレンチにつながる１以上の第３のトレンチにより、複数の小領域に分割されており、前記第２の拡散領域と、前記第２の拡散領域に電気的に接続する電極とを接続するためのコンタクト部が、当該非トレンチエッチング領域内の全小領域にまたがるように配置されていることを特徴とする。

この発明によれば、非トレンチエッチング領域において第２の拡散領域と電極とを接続するためのコンタクト部は、非トレンチエッチング領域を第３のトレンチにより小領域に分割しない場合のコンタクト部と同じ大きさになる。
また、上記目的を達成するため、本発明にかかる半導体装置は、半導体基板に設けられたトレンチ、そのトレンチのうち、トランジスタとして電流を駆動する活性領域における第１のトレンチの底部に形成されたソース領域（またはドレイン領域）、トレンチの外側の基板表面領域に形成されたドレイン領域（またはソース領域）、トレンチの内側にゲート絶縁膜を介して形成されたゲートポリシリコン、活性領域におけるゲートポリシリコンの内側に層間絶縁膜を介して形成され、かつソース領域（またはドレイン領域）に電気的に接続するソースポリシリコン（またはドレインポリシリコン）、層間絶縁膜を貫通してドレイン領域（またはソース領域）に電気的に接続するドレイン電極（またはソース電極）、および層間絶縁膜を貫通してソースポリシリコン（またはドレインポリシリコン）に電気的に接続するソース電極（またはドレイン電極）を具備するトレンチ横型トランジスタにおいて、以下のことを特徴とする。

すなわち、トレンチは、活性領域に形成された第１のトレンチと、第１のトレンチと交差しメッシュパターンを形成する第２のトレンチとを有する。また、エッチングされずに残った島状の非トレンチエッチング領域は、メッシュパターンのトレンチにつながる１以上の第３のトレンチにより、複数の小領域に分割されている。また、ドレイン領域（またはソース領域）とドレイン電極（またはソース電極）とを接続するためのコンタクト部が、当該非トレンチエッチング領域内の全小領域にまたがるように配置される。
この発明によれば、非トレンチエッチング領域においてドレイン領域（またはソース領域）とドレイン電極（またはソース電極）とを接続するためのコンタクト部は、非トレンチエッチング領域を第３のトレンチにより小領域に分割しない場合のコンタクト部と同じ大きさになる。

また、上記目的を達成するため、本発明にかかる半導体装置は、半導体基板に設けられたトレンチ、半導体素子として電流を駆動する活性領域における前記トレンチの底部に形成された第１の拡散領域、および前記トレンチの外側の基板表面領域に形成された第２の拡散領域を具備し、前記第１の拡散領域と前記第２の拡散領域との間で電流が流れる半導体装置において、前記トレンチは、前記活性領域に形成された第１のトレンチと、前記第１のトレンチと交差しメッシュパターンを形成する第２のトレンチとを有し、前記第１の拡散領域は、前記第１のトレンチの底部および前記第２のトレンチの底部に形成されていることを特徴とする。
この発明によれば、第１の拡散領域が、活性領域のトレンチ底部だけでなく、活性領域のトレンチに交差する第２のトレンチの底部にも存在するので、第２のトレンチ側への電流の回り込み量が増大する。

また、上記目的を達成するため、本発明にかかる半導体装置の製造方法は、半導体素子として電流を駆動する活性領域に形成された第１のトレンチ、前記第１のトレンチと交差しメッシュパターンを形成する第２のトレンチ、前記第１のトレンチの底部および前記第２のトレンチの底部に形成された第１の拡散領域、および前記トレンチの外側の基板表面領域に形成された第２の拡散領域を具備し、前記第１の拡散領域と前記第２の拡散領域との間で電流が流れる半導体装置を製造するにあたって、前記半導体基板に前記第１のトレンチおよび前記第２のトレンチを形成する工程と、前記第１のトレンチの底部および前記第２のトレンチの底部に前記第１の拡散領域を形成する工程と、前記第１のトレンチおよび前記第２のトレンチを埋める工程と、半導体基板の表面領域に前記第２の拡散領域を形成する工程と、を順におこなうことを特徴とする。

この発明によれば、第１の拡散領域が、活性領域のトレンチ底部だけでなく、活性領域のトレンチに交差する第２のトレンチの底部にも形成される。

本発明によれば、非トレンチエッチング領域においてコンタクト部を、非トレンチエッチング領域を第３のトレンチにより小領域に分割しない場合のコンタクト部と同じ大きさにすることができるので、コンタクト抵抗の増大を抑制し、またコンタクトホールの開口不良による導通不良の発生を防ぐことができる。したがって、半導体と電極とのコンタクト部分の高い導電性を確保しつつ、トレンチの微細化による低オン抵抗化を図ることができる。
また、本発明によれば、第１の拡散領域が、活性領域のトレンチ底部だけでなく、活性領域のトレンチに交差する第２のトレンチの底部にも存在するので、第２のトレンチ側への電流の回り込み量が増大する。したがって、十分に低オン抵抗化を図ることができる。

以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。なお、以下の各実施の形態において、図１２６に示す基本パターンと同じ構成については、同一の符号を付し、重複する説明を省略する。
実施の形態１．
図１は、本発明の実施の形態１にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図１に示すように、実施の形態１は、図１２６に示すメッシュ状トレンチパターンの基本パターンにおいて、各非トレンチエッチング領域２を横切る第３のトレンチ７を、活性領域に形成された第１のトレンチ８の長手方向に平行で、かつゲート領域に形成された第２のトレンチ９につながるように設けたものである。ここで、第２のトレンチ９が設けられた領域を第１のゲート領域とし、第３のトレンチ７が設けられた領域を第２のゲート領域とする。

図１において、第１のトレンチ８および第２のトレンチ９は、それぞれ、ハッチングを付したトレンチエッチング領域１の中央十字状の縦方向および横方向に伸びる部分である。したがって、実施の形態１では、第３のトレンチ７は縦方向に伸びている。
図１に示すように、非トレンチエッチング領域２は、その平面形状を特に限定しないが、たとえば長方形の島状の平面形状を成している。そして、各非トレンチエッチング領域２は、第３のトレンチ７により２つの小領域に分割されている。このような平面レイアウト形状は、トレンチエッチングのマスク酸化膜を、当該レイアウト形状に対応したパターンに残すことにより形成される。
各非トレンチエッチング領域２において、非トレンチエッチング領域２と、その上に設けられるドレイン電極（またはソース電極）となる第１の電極１４とを電気的に接続するコンタクト部１３は、非トレンチエッチング領域２の２つの小領域にまたがって形成される。また、ソース電極（またはドレイン電極）となる第２の電極１６に対するコンタクト部１５は、第１のトレンチ８上に形成される。

ここで、図１２６に示すレイアウトと同様に、非トレンチエッチング領域２を長方形ＳＴＵＶとし、その縦の長さおよび横の長さをそれぞれＳｔおよびＬｔとする。上述したように、非トレンチエッチング領域２に対するコンタクト部１３を、第３のトレンチ７をまたいで非トレンチエッチング領域２の２つの小領域に接触させるので、ＳｔおよびＬｔの寸法は、図１２６に示すレイアウトにおける寸法と同じでよい。
また、長方形ＳＴＵＶを囲むトレンチの中心線よりなる長方形をＥＦＧＨとする。また、第１のトレンチ８および第２のトレンチ９の幅をそれぞれＷｔおよびＷｇとし、それぞれの寸法を図１２６に示すレイアウトにおけるものと同じとする。したがって、長方形ＥＦＧＨの面積Ａは前記（２）式で表される。また、第３のトレンチ７の幅をＷｓとする。
図１に示すレイアウトでは、各長方形ＥＦＧＨ内におけるチャネル幅Ｗｃｈは、その長方形ＥＦＧＨ内の非トレンチエッチング領域２が第１のトレンチ８、第２のトレンチ９および第３のトレンチ７に接する部分の長さの総和であるから、つぎの（７）式で表される。また、チャネル密度Ｐは、前記（１）式および（７）式より、つぎの（８）式で与えられる。

Ｗｃｈ＝２（Ｌｔ−Ｗｓ＋２Ｓｔ） ・・・（７）
Ｐ＝２（Ｌｔ−Ｗｓ＋２Ｓｔ）／Ａ
＝２｛Ｌｔ＋Ｓｔ＋（Ｓｔ−Ｗｓ）｝／Ａ ・・・（８）
ここで、微細化により、ＷｓをＳｔよりも狭くする。そうすれば、上記（８）式と前記（４）式との比較より明らかなように、上記（８）式より得られるチャネル密度Ｐは、前記（４）式より得られるチャネル密度Ｐよりも大きくなる。つまり、実施の形態１のトレンチパターンの方が、図１２６に示すパターンよりも、チャネル密度Ｐが大きくなる。
なお、各長方形ＳＴＵＶ内に第３のトレンチ７が複数設けられていてもよい。この場合、非トレンチエッチング領域２に対するコンタクト部１３は、各非トレンチエッチング領域２において、非トレンチエッチング領域２の、複数の第３のトレンチ７により分割されるすべての小領域にまたがって形成される。つまり、このコンタクト部１３は、各非トレンチエッチング領域２において、分割されたすべての小領域に接触する。

各長方形ＳＴＵＶ内の第３のトレンチ７の数をｎ（ただし、ｎは自然数）とする。この場合、各長方形ＥＦＧＨ内におけるチャネル幅Ｗｃｈおよびチャネル密度Ｐは、それぞれ、つぎの（９）式および（１０）式で与えられる。
Ｗｃｈ＝２｛Ｌｔ−ｎＷｓ＋（ｎ＋１）Ｓｔ｝ ・・・（９）
Ｐ＝２｛Ｌｔ−ｎＷｓ＋（ｎ＋１）Ｓｔ｝／Ａ
＝２｛Ｌｔ＋Ｓｔ＋ｎ（Ｓｔ−Ｗｓ）｝／Ａ ・・・（１０）
微細化により、ＷｓをＳｔよりも狭くすると、上記（１０）式と前記（４）式との比較より明らかなように、上記（１０）式より得られるチャネル密度Ｐは、前記（４）式より得られるチャネル密度Ｐよりも大きくなる。また、各長方形ＳＴＵＶ内の第３のトレンチ７の数ｎが増えるほど、チャネル密度Ｐが大きくなる。

なお、図１に示すように、すベての非トレンチエッチング領域２において、第３のトレンチ７の数が同じであってもよいし、特に図示しないが、個々の非トレンチエッチング領域２において、第３のトレンチ７の数が異なっていてもよい。
つぎに、本発明にかかるトレンチパターンを有するＴＬＰＭの断面構造について説明する。なお、図１２〜図２３に示すＴＬＰＭの断面構造は、実施の形態１〜１１において共通である。
（第１の例）
図１２〜図１４は、トレンチ底部にソース領域が存在する１段トレンチ構造のＴＬＰＭの断面構造を示す図である。図１２は、図１の切断線Ａ−Ａlang=EN-US>’に関する活性領域における断面図である。図１２に示すように、活性領域では、ｐ^-半導体基板２１に形成された第１のトレンチ８内には、ゲート絶縁膜２２を介して、第１の導電体であるゲートポリシリコン２３が形成されている。そして、その内側は、層間絶縁膜２４を介して、第２の導電体であるソースポリシリコン２５により埋められている。

第２の電極１６であるソース電極は、層間絶縁膜２６を貫通するコンタクト部（ソースコンタクト）１５を介して、ソースポリシリコン２５に電気的に接続している。また、第１のトレンチ８の底部には、第１の拡散領域であるｎ^lang=EN-US>+ソース領域２７が設けられている。ソースポリシリコン２５は、ゲート絶縁膜２２を貫通して、ｎ^lang=EN-US>+ソース領域２７に接触している。
第１のトレンチ８の外側はｎ^lang=EN-US>-ドレイン領域２８であり、その表面層には、第２の拡散領域であるｎ⁺ドレイン領域２９が、第１のトレンチ８から離れて形成されている。第１の電極１４であるドレイン電極は、層間絶縁膜２６およびマスク酸化膜３０を貫通するコンタクト部（ドレインコンタクト）１３を介して、ｎ^lang=EN-US>+ドレイン領域２９に電気的に接続している。また、第１のトレンチ８の底部には、Ｐベース領域３１およびｐ^lang=EN-US>-ボディ領域３２が設けられている。

図１３は、図１の切断線Ｂ−Ｂlang=EN-US>’で示す第１のゲート領域における断面図である。図１３に示すように、第１のゲート領域では、ｐ^-半導体基板２１に形成された第２のトレンチ９内は、ゲート絶縁膜２２を介して、ゲートポリシリコン２３により埋められている。第２のトレンチ９の外側はｎ^-ドレイン領域２８であり、その表面層には、ｎ⁺ドレイン領域２９が、第２のトレンチ９から離れて形成されている。第１の電極（ドレイン電極）１４は、コンタクト部１３を介して、ｎ⁺ドレイン領域２９に電気的に接続している。また、第２のトレンチ９の底部には、ｐ^-ボディ領域３２が設けられている。
図１４は、図１の切断線Ｃ−Ｃlang=EN-US>’で示す第２のゲート領域における断面図である。図１４に示すように、第２のゲート領域では、ｐ^-半導体基板２１に形成された第３のトレンチ７内は、ゲート絶縁膜２２を介して、ゲートポリシリコン２３により埋められている。第３のトレンチ７の外側はｎ^-ドレイン領域２８であり、その表面層には、ｎ⁺ドレイン領域２９が、第３のトレンチ７に接して形成されている。

第１の電極（ドレイン電極）１４は、コンタクト部１３を介して、第３のトレンチ７の両側のｎ^lang=EN-US>+ドレイン領域２９に電気的に接続している。すなわち、コンタクト部１３は、第３のトレンチ７を挟む両外側のｎ^lang=EN-US>+ドレイン領域２９にまたがって形成されている。ただし、コンタクト部１３は、層間絶縁膜２４により、ゲートポリシリコン２３から絶縁されている。また、第３のトレンチ７の底部には、ｐ^lang=EN-US>-ボディ領域３２が設けられている。
図１２〜図１４に示す断面構成を有するＴＬＰＭの製造プロセスについて簡単に説明する。まず、ｐ^lang=EN-US>-半導体基板２１にｎ^-ドレイン領域２８を形成し、その表面に、本発明にかかるメッシュ状トレンチパターンのマスク酸化膜３０を形成する。マスク酸化膜３０をマスクとして、トレンチエッチングをおこない、第１〜第３のトレンチ８，９，７を形成する。ついで、第１〜第３のトレンチ８，９，７内にゲート絶縁膜２２を形成し、ゲートポリシリコン２３を形成する。また、Ｐベース領域３１、ｐ^lang=EN-US>-ボディ領域３２およびｎ⁺ソース領域２７を形成し、層間絶縁膜２４を堆積する。

ついで、第１のトレンチ８の底部にコンタクトホールを開口し、第１のトレンチ８内にソースポリシリコン２５を形成する。そして、層間絶縁膜２６を堆積し、層間絶縁膜２６およびマスク酸化膜３０を貫通するコンタクトホールを開口し、イオン注入および拡散処理によりｎ^lang=EN-US>+ドレイン領域２９を形成する。最後に、メタル配線層の積層およびパターニングにより、コンタクト部１３，１５、第１の電極（ドレイン電極）１４および第２の電極（ソース電極）１６を形成し、図１２〜図１４に示す断面構成が完成する。
（第２の例）
図１５〜図１７は、トレンチ底部にドレイン領域が存在する１段トレンチ構造のＴＬＰＭの断面構造を示す図である。図１５は、図１の切断線Ａ−Ａlang=EN-US>’で示す活性領域における断面図である。図１５に示すように、活性領域では、ｐ^-半導体基板２１に形成された第１のトレンチ８内には、外側から順に、ゲート絶縁膜２２、ゲートポリシリコン２３および層間絶縁膜２４が形成されており、その中央部は、第２の導電体であるドレインポリシリコン３５により埋められている。

第２の電極１６であるドレイン電極は、層間絶縁膜２６を貫通するコンタクト部（ドレインコンタクト）１５を介して、ドレインポリシリコン３５に電気的に接続している。また、第１のトレンチ８の底部には、第１の拡散領域であるｎ^lang=EN-US>+ドレイン領域２９およびｎ^-ドレイン領域２８が設けられている。ドレインポリシリコン３５は、ゲート絶縁膜２２を貫通して、ｎ^lang=EN-US>+ドレイン領域２９に接触している。
第１のトレンチ８の外側には、Ｐベース領域３１、第２の拡散領域であるｎ^lang=EN-US>+ソース領域２７、およびｐ⁺プラグ領域３６が形成されている。第１の電極１４であるソース電極は、層間絶縁膜２６およびマスク酸化膜３０を貫通するコンタクト部（ソースコンタクト）１３を介して、ｎ^lang=EN-US>+ソース領域２７およびｐ⁺プラグ領域３６に電気的に接続している。

図１６は、図１の切断線Ｂ−Ｂlang=EN-US>’で示す第１のゲート領域における断面図である。図１６に示すように、第１のゲート領域では、ｐ^-半導体基板２１に形成された第２のトレンチ９内は、ゲート絶縁膜２２を介して、ゲートポリシリコン２３により埋められている。第２のトレンチ９の外側には、Ｐベース領域３１、ｎ⁺ソース領域２７およびｐ⁺プラグ領域３６が形成されている。第１の電極（ソース電極）１４は、コンタクト部１３を介して、ｎ⁺ソース領域２７およびｐ⁺プラグ領域３６に電気的に接続している。また、第２のトレンチ９の底部には、ｎ^-ドレイン領域２８が設けられている。
図１７は、図１の切断線Ｃ−Ｃlang=EN-US>’で示す第２のゲート領域における断面図である。図１７に示すように、第２のゲート領域では、ｐ^-半導体基板２１に形成された第３のトレンチ７内は、ゲート絶縁膜２２を介して、ゲートポリシリコン２３により埋められている。第３のトレンチ７の外側には、Ｐベース領域３１、ｎ⁺ソース領域２７およびｐ⁺プラグ領域３６が形成されている。

第１の電極（ソース電極）１４は、コンタクト部１３を介して、第３のトレンチ７の両側のｎ^lang=EN-US>+ソース領域２７およびｐ⁺プラグ領域３６に電気的に接続している。すなわち、コンタクト部１３は、第３のトレンチ７を挟む両外側のｎ^lang=EN-US>+ソース領域２７およびｐ⁺プラグ領域３６にまたがって形成されている。ただし、コンタクト部１３は、層間絶縁膜２４により、ゲートポリシリコン２３から絶縁されている。また、第３のトレンチ７の底部には、ｎ^lang=EN-US>-ドレイン領域２８が設けられている。
図１５〜図１７に示す断面構成を有するＴＬＰＭの製造プロセスについて簡単に説明する。まず、ｐ^lang=EN-US>-半導体基板２１の表面に、本発明にかかるメッシュ状トレンチパターンのマスク酸化膜３０を形成し、これをマスクとしてトレンチエッチングをおこない、第１〜第３のトレンチ８，９，７を形成する。ついで、ｎ^lang=EN-US>-ドレイン領域２８を形成した後、第１〜第３のトレンチ８，９，７内にゲート絶縁膜２２を形成し、ゲートポリシリコン２３を形成する。そして、層間絶縁膜２４を堆積する。

ついで、第１のトレンチ８の底部にコンタクトホールを開口し、第１のトレンチ８内にドレインポリシリコン３５を形成する。そして、Ｐベース領域３１、ｎ^lang=EN-US>+ソース領域２７およびｐ⁺プラグ領域３６を形成し、層間絶縁膜２６を堆積する。ついで、層間絶縁膜２６およびマスク酸化膜３０を貫通するコンタクトホールを開口し、メタル配線層の積層およびパターニングにより、コンタクト部１３，１５、第１の電極（ソース電極）１４および第２の電極（ドレイン電極）１６を形成し、図１５〜図１７に示す断面構成が完成する。
（第３の例）
図１８〜図２０は、トレンチ底部にソース領域が存在する２段トレンチ構造のＴＬＰＭの断面構造を示す図である。図１８、図１９および図２０は、それぞれ、図１の切断線Ａ−Ａlang=EN-US>’で示す活性領域、図１の切断線Ｂ−Ｂ’で示す第１のゲート領域、および図１の切断線Ｃ−Ｃ’で示す第２のゲート領域における断面図である。

図１８〜図２０に示すように、この第３の例は、上述したＴＬＰＭの第１の例において、第１〜第３のトレンチ８，９，７の側壁の上半部に沿って、ゲート絶縁膜２２よりも厚い層間絶縁膜４１を設けたものである。また、第３の例では、ｐ^lang=EN-US>-ボディ領域３２が設けられていない。その他の構成は第１の例と同じであるので、同一の符号を付して説明を省略する。
図１８〜図２０に示す断面構成を有するＴＬＰＭの製造プロセスについて簡単に説明する。まず、ｐ^lang=EN-US>-半導体基板２１にｎ^-ドレイン領域２８を形成し、その表面に、本発明にかかるメッシュ状トレンチパターンのマスク酸化膜３０を形成する。マスク酸化膜３０をマスクとして１段目のトレンチエッチングをおこない、第１〜第３のトレンチ８，９，７を形成する。ついで、第１〜第３のトレンチ８，９，７の側壁に沿って厚い層間絶縁膜４１を形成し、これをマスクとしてトレンチ底部に２段目のトレンチエッチングをおこなう。ついで、ゲート絶縁膜２２を形成する。これ以降は、第１の例と同じである。
（第４の例）
図２１〜図２３は、トレンチ底部にドレイン領域が存在する２段トレンチ構造のＴＬＰＭの断面構造を示す図である。図２１、図２２および図２３は、それぞれ、図１の切断線Ａ−Ａlang=EN-US>’で示す活性領域、図１の切断線Ｂ−Ｂ’で示す第１のゲート領域、および図１の切断線Ｃ−Ｃ’で示す第２のゲート領域における断面図である。

図２１〜図２３に示すように、この第４の例は、上述したＴＬＰＭの第２の例において、第１のトレンチ８の下半部から底部にかけて、また、第２および第３のトレンチ９，７の底部に、ゲート絶縁膜２２よりも厚い層間絶縁膜４１を設けたものである。また、第４の例では、基板表面にも厚い層間絶縁膜４１が存在する。その他の構成は第２の例と同じであるので、同一の符号を付して説明を省略する。
図２１〜図２３に示す断面構成を有するＴＬＰＭの製造プロセスについて簡単に説明する。まず、ｐ^lang=EN-US>-半導体基板２１の表面に、本発明にかかるメッシュ状トレンチパターンのマスク酸化膜３０を形成し、これをマスクとして１段目のトレンチエッチングをおこない、第１〜第３のトレンチ８，９，７を形成する。ついで、トレンチ側壁を窒化膜で被覆し、これをマスクとしてトレンチ底部に２段目のトレンチエッチングをおこなう。そして、ｎ^lang=EN-US>-ドレイン領域２８を形成した後、厚い層間絶縁膜４１を形成し、窒化膜を除去する。ついで、第１〜第３のトレンチ８，９，７内にゲート絶縁膜２２を形成する。これ以降は、第２の例と同じである。
実施の形態２．
図２は、本発明の実施の形態２にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図２に示すように、実施の形態２は、図１２６に示すメッシュ状トレンチパターンの基本パターンにおいて、第３のトレンチ７を、第２のトレンチ９の長手方向に平行で、かつ第１のトレンチ８につながるように設けたものである。

すなわち、実施の形態２では、第３のトレンチ７は横方向に伸びており、各非トレンチエッチング領域２を２つの小領域に分割している。各非トレンチエッチング領域２において、非トレンチエッチング領域２に対するコンタクト部１３は、２つの小領域にまたがって形成される。
ここで、長方形ＳＴＵＶおよび長方形ＥＦＧＨを、図１２６に示すレイアウトと同様に定義し、Ｓｔ、Ｌｔ、ＷｔおよびＷｇを、それぞれ図１２６に示すレイアウトにおける寸法と同じとする。また、第３のトレンチ７の幅をＷｓとする。図２に示すレイアウトでは、各長方形ＥＦＧＨ内におけるチャネル幅Ｗｃｈは、つぎの（１１）式で表される。また、チャネル密度Ｐは、つぎの（１２）式で与えられる。
Ｗｃｈ＝２（２Ｌｔ−Ｗｓ＋Ｓｔ） ・・・（１１）
Ｐ＝２（２Ｌｔ−Ｗｓ＋Ｓｔ）／Ａ
＝２｛Ｌｔ＋Ｓｔ＋（Ｌｔ−Ｗｓ）｝／Ａ ・・・（１２）
微細化により、ＷｓをＬｔよりも狭くすることにより、上記（１２）式と前記（４）式との比較より明らかなように、上記（１２）式より得られるチャネル密度Ｐは、前記（４）式より得られるチャネル密度Ｐよりも大きくなる。つまり、実施の形態２のトレンチパターンの方が、図１２６に示すパターンよりも、チャネル密度Ｐが大きくなる。

なお、各長方形ＳＴＵＶ内に第３のトレンチ７が複数設けられていてもよい。この場合、各非トレンチエッチング領域２において、非トレンチエッチング領域２に対するコンタクト部１３は、非トレンチエッチング領域２の、複数の第３のトレンチ７により分割されたすべての小領域に接触する。
各長方形ＳＴＵＶ内の第３のトレンチ７の数をｍ（ただし、ｍは自然数）とすると、各長方形ＥＦＧＨ内におけるチャネル幅Ｗｃｈおよびチャネル密度Ｐは、それぞれ、つぎの（１３）式および（１４）式で与えられる。
Ｗｃｈ＝２｛（ｍ＋１）Ｌｔ−ｍＷｓ＋Ｓｔ｝ ・・・（１３）
Ｐ＝２｛（ｍ＋１）Ｌｔ−ｍＷｓ＋Ｓｔ｝／Ａ
＝２｛Ｌｔ＋Ｓｔ＋ｍ（Ｌｔ−Ｗｓ）｝／Ａ ・・・（１４）
微細化により、ＷｓをＬｔよりも狭くすると、上記（１４）式と前記（４）式との比較より明らかなように、上記（１４）式より得られるチャネル密度Ｐは、前記（４）式より得られるチャネル密度Ｐよりも大きくなる。また、各長方形ＳＴＵＶ内の第３のトレンチ７の数ｍが増えるほど、チャネル密度Ｐが大きくなる。

なお、個々の非トレンチエッチング領域２において、第３のトレンチ７の数が異なっていてもよい。また、第３のトレンチ７が第２のトレンチ９の長手方向に平行になっている非トレンチエッチング領域２と、実施の形態１のように、第３のトレンチ７が第１のトレンチ８の長手方向に平行になっている非トレンチエッチング領域２とが混在していてもよい。
実施の形態３．
図３は、本発明の実施の形態３にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図３に示すように、実施の形態３は、実施の形態１と実施の形態２を組み合わせたものである。すなわち、第３のトレンチ７は、図１２６に示すメッシュ状トレンチパターンの基本パターンにおいて、第１のトレンチ８の長手方向に平行な部分と、第２のトレンチ９の長手方向に平行な部分とからなる十字状を成す。

したがって、実施の形態３では、各非トレンチエッチング領域２は４つの小領域に分割されている。各非トレンチエッチング領域２において、非トレンチエッチング領域２に対するコンタクト部１３は、それぞれの４つの小領域にまたがって形成される。図３に示すレイアウトでは、各長方形ＥＦＧＨ内におけるチャネル幅Ｗｃｈおよびチャネル密度Ｐは、それぞれ、つぎの（１５）式および（１６）式で与えられる。
Ｗｃｈ＝４｛（Ｌｔ−Ｗｓ）＋（Ｓｔ−Ｗｓ）｝ ・・・（１５）
Ｐ＝４｛（Ｌｔ−Ｗｓ）＋（Ｓｔ−Ｗｓ）｝／Ａ
＝４（Ｌｔ＋Ｓｔ−２Ｗｓ）／Ａ
＝２｛（Ｌｔ＋Ｓｔ）＋（Ｌｔ＋Ｓｔ−４Ｗｓ）｝／Ａ ・・・（１６）
微細化により、４Ｗｓが（Ｌｔ＋Ｓｔ）よりも小さくなるようにＷｓを設定することにより、上記（１６）式と前記（４）式との比較より明らかなように、上記（１６）式より得られるチャネル密度Ｐは、前記（４）式より得られるチャネル密度Ｐよりも大きくなる。つまり、実施の形態３のトレンチパターンの方が、図１２６に示すパターンよりも、チャネル密度Ｐが大きくなる。

なお、第３のトレンチ７は、第１のトレンチ８の長手方向に平行な部分が複数設けられた構成であってもよいし、第２のトレンチ９の長手方向に平行な部分が複数設けられた構成であってもよいし、その両方であってもよい。また、個々の非トレンチエッチング領域２において、第３のトレンチ７の、第１のトレンチ８の長手方向に平行な部分の数や第２のトレンチ９の長手方向に平行な部分の数が異なっていてもよい。
実施の形態４．
図４は、本発明の実施の形態４にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図４に示すように、実施の形態４は、図１２６に示すメッシュ状トレンチパターンの基本パターンにおいて、第３のトレンチ７を、第１のトレンチ８および第２のトレンチ９の両方に対して斜め方向に伸びるように設けたものである。

図４に示す例では、各非トレンチエッチング領域２において、第３のトレンチ７は中央線（図示せず）が、非トレンチエッチング領域２の対角線ＴＶに一致するように形成している。実施の形態４では、各非トレンチエッチング領域２は２つの小領域に分割されている。各非トレンチエッチング領域２において、非トレンチエッチング領域２に対するコンタクト部１３は、それぞれの２つの小領域にまたがって形成される。
ここで、長方形ＳＴＵＶおよび長方形ＥＦＧＨを、図１２６に示すレイアウトと同様に定義し、Ｓｔ、Ｌｔ、ＷｔおよびＷｇを、それぞれ図１２６に示すレイアウトにおける寸法と同じとする。また、第３のトレンチ７の幅をＷｓとする。図４に示すレイアウトでは、各長方形ＥＦＧＨ内におけるチャネル幅Ｗｃｈおよびチャネル密度Ｐは、それぞれ、つぎの（１７）式および（１８）式で与えられる。

ここで、Ｗｓを、次式を満たすように設定する。

それによって、上記（１８）式と前記（４）式との比較より明らかなように、上記（１８）式より得られるチャネル密度Ｐは、前記（４）式より得られるチャネル密度Ｐよりも大きくなる。つまり、実施の形態４のトレンチパターンの方が、図１２６に示すパターンよりも、チャネル密度Ｐが大きくなる。
なお、第３のトレンチ７の中央線が、非トレンチエッチング領域２の対角線ＳＵに一致する構成であってもよい。また、第３のトレンチ７の中央線が対角線ＴＶに一致している非トレンチエッチング領域２と、第３のトレンチ７の中央線が対角線ＳＵに一致している非トレンチエッチング領域２とが混在していてもよい。また、第３のトレンチ７が斜め方向に伸びていれば、非トレンチエッチング領域２の対角線ＴＶまたはＳＵに一致していなくてもよい。また、各非トレンチエッチング領域２に斜めの第３のトレンチ７が複数設けられていてもよいし、個々の非トレンチエッチング領域２において、第３のトレンチ７の数が異なっていてもよい。
実施の形態５．
図５は、本発明の実施の形態５にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図５に示すように、実施の形態５は、図１２６に示すメッシュ状トレンチパターンの基本パターンにおいて、第３のトレンチ７を、その中央線が非トレンチエッチング領域２の対角線ＴＶに一致する部分と対角線ＳＵに一致する部分とからなるＸ字状を成すように設けたものである。

したがって、各非トレンチエッチング領域２は４つの小領域に分割されている。各非トレンチエッチング領域２において、非トレンチエッチング領域２に対するコンタクト部１３は、それぞれの４つの小領域にまたがって形成される。
ここで、長方形ＳＴＵＶおよび長方形ＥＦＧＨを、図１２６に示すレイアウトと同様に定義し、Ｓｔ、Ｌｔ、ＷｔおよびＷｇを、それぞれ図１２６に示すレイアウトにおける寸法と同じとする。また、第３のトレンチ７の幅をＷｓとする。図５に示すレイアウトでは、各長方形ＥＦＧＨ内におけるチャネル幅Ｗｃｈおよびチャネル密度Ｐは、それぞれ、つぎの（１９）式および（２０）式で与えられる。

ここで、Ｗｓを、次式を満たすように設定する。

それによって、上記（２０）式と前記（４）式との比較より明らかなように、上記（２０）式より得られるチャネル密度Ｐは、前記（４）式より得られるチャネル密度Ｐよりも大きくなる。つまり、実施の形態５のトレンチパターンの方が、図１２６に示すパターンよりも、チャネル密度Ｐが大きくなる。
なお、第３のトレンチ７が斜め方向に伸びていれば、非トレンチエッチング領域２の対角線ＴＶまたはＳＵに一致していなくてもよい。また、第３のトレンチ７は、非トレンチエッチング領域２の対角線ＴＶ方向に伸びる部分が複数設けられた構成であってもよいし、対角線ＳＵ方向に伸びる部分が複数設けられた構成であってもよいし、その両方であってもよい。また、個々の非トレンチエッチング領域２において、第３のトレンチ７の、非トレンチエッチング領域２の対角線ＴＶ方向に伸びる部分の数や対角線ＳＵ方向に伸びる部分の数が異なっていてもよい。
実施の形態６．
図６は、本発明の実施の形態６にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図６に示すように、実施の形態６は、実施の形態１と実施の形態４を組み合わせたものである。すなわち、第３のトレンチ７は、図１２６に示すメッシュ状トレンチパターンの基本パターンにおいて、第１のトレンチ８の長手方向に平行な部分と、中央線が非トレンチエッチング領域２の対角線ＴＶに一致する部分とからなる。

したがって、実施の形態６では、各非トレンチエッチング領域２は４つの小領域に分割されている。各非トレンチエッチング領域２において、非トレンチエッチング領域２に対するコンタクト部１３は、それぞれの４つの小領域にまたがって形成される。図６に示すレイアウトでは、各長方形ＥＦＧＨ内におけるチャネル幅Ｗｃｈおよびチャネル密度Ｐは、それぞれ、つぎの（２１）式および（２２）式で与えられる。

ここで、Ｗｓを、次式を満たすように設定する。

それによって、上記（２２）式と前記（４）式との比較より明らかなように、上記（２２）式より得られるチャネル密度Ｐは、前記（４）式より得られるチャネル密度Ｐよりも大きくなる。つまり、実施の形態６のトレンチパターンの方が、図１２６に示すパターンよりも、チャネル密度Ｐが大きくなる。
なお、第３のトレンチ７は、第１のトレンチ８の長手方向に平行な部分が複数設けられた構成であってもよいし、非トレンチエッチング領域２の対角線ＴＶ方向に伸びる部分が複数設けられた構成であってもよいし、その両方であってもよい。また、第３のトレンチ７が、第１のトレンチ８の長手方向に平行な部分と非トレンチエッチング領域２の対角線ＳＵ方向に伸びる部分とにより構成されていてもよい。
また、第３のトレンチ７の斜めの部分が対角線ＴＶ方向に伸びる非トレンチエッチング領域２と、第３のトレンチ７の斜めの部分が対角線ＳＵ方向に伸びる非トレンチエッチング領域２とが混在していてもよい。また、第３のトレンチ７の斜めの部分は、その中央線が非トレンチエッチング領域２の対角線ＴＶまたはＳＵに一致していなくてもよい。また、個々の非トレンチエッチング領域２において、第３のトレンチ７の、第１のトレンチ８の長手方向に平行な部分の数と、非トレンチエッチング領域２の対角線ＴＶまたはＳＵの方向に伸びる部分の数とが異なっていてもよい。
実施の形態７．
図７は、本発明の実施の形態７にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図７に示すように、実施の形態７は、実施の形態２と実施の形態４を組み合わせたものである。すなわち、第３のトレンチ７は、図１２６に示すメッシュ状トレンチパターンの基本パターンにおいて、第２のトレンチ９の長手方向に平行な部分と、中央線が非トレンチエッチング領域２の対角線ＴＶに一致する部分とからなる。

したがって、実施の形態７では、各非トレンチエッチング領域２は４つの小領域に分割されている。各非トレンチエッチング領域２において、非トレンチエッチング領域２に対するコンタクト部１３は、それぞれの４つの小領域にまたがって形成される。ここで、図７では、コンタクト部１３が４つの小領域にまたがることを明瞭に示すため、図１〜図６に比べてコンタクト部１３が大きく画かれているが、実際にコンタクト部１３が実施の形態１〜６のコンタクト部１３よりも大きくてもよいし、同じ大きさでもよい（図９〜図１１においても同じ）。図７に示すレイアウトでは、各長方形ＥＦＧＨ内におけるチャネル幅Ｗｃｈおよびチャネル密度Ｐは、それぞれ、つぎの（２３）式および（２４）式で与えられる。

ここで、Ｗｓを、次式を満たすように設定する。

それによって、上記（２４）式と前記（４）式との比較より明らかなように、上記（２４）式より得られるチャネル密度Ｐは、前記（４）式より得られるチャネル密度Ｐよりも大きくなる。つまり、実施の形態７のトレンチパターンの方が、図１２６に示すパターンよりも、チャネル密度Ｐが大きくなる。
なお、第３のトレンチ７は、第２のトレンチ９の長手方向に平行な部分が複数設けられた構成であってもよいし、非トレンチエッチング領域２の対角線ＴＶ方向に伸びる部分が複数設けられた構成であってもよいし、その両方であってもよい。また、第３のトレンチ７が、第２のトレンチ９の長手方向に平行な部分と非トレンチエッチング領域２の対角線ＳＵ方向に伸びる部分とにより構成されていてもよい。
また、第３のトレンチ７の斜めの部分が対角線ＴＶ方向に伸びる非トレンチエッチング領域２と、第３のトレンチ７の斜めの部分が対角線ＳＵ方向に伸びる非トレンチエッチング領域２とが混在していてもよい。また、第３のトレンチ７の斜めの部分は、非トレンチエッチング領域２の対角線ＴＶまたはＳＵに一致していなくてもよい。また、個々の非トレンチエッチング領域２において、第３のトレンチ７の、第２のトレンチ９の長手方向に平行な部分の数と、非トレンチエッチング領域２の対角線ＴＶまたはＳＵの方向に伸びる部分の数とが異なっていてもよい。
実施の形態８．
図８は、本発明の実施の形態８にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図８に示すように、実施の形態８は、実施の形態１と実施の形態５を組み合わせたものである。すなわち、第３のトレンチ７は、図１２６に示すメッシュ状トレンチパターンの基本パターンにおいて、第１のトレンチ８の長手方向に平行な部分と、中央線が非トレンチエッチング領域２の対角線ＴＶに一致する部分と、対角線ＳＵに一致する部分とからなる。

したがって、実施の形態８では、各非トレンチエッチング領域２は６つの小領域に分割されている。各非トレンチエッチング領域２において、非トレンチエッチング領域２に対するコンタクト部１３は、それぞれの６つの小領域にまたがって形成される。図８に示すレイアウトでは、各長方形ＥＦＧＨ内におけるチャネル幅Ｗｃｈおよびチャネル密度Ｐは、それぞれ、つぎの（２５）式および（２６）式で与えられる。

ここで、Ｗｓを、次式を満たすように設定する。

それによって、上記（２６）式と前記（４）式との比較より明らかなように、上記（２６）式より得られるチャネル密度Ｐは、前記（４）式より得られるチャネル密度Ｐよりも大きくなる。つまり、実施の形態８のトレンチパターンの方が、図１２６に示すパターンよりも、チャネル密度Ｐが大きくなる。
なお、第３のトレンチ７は、第１のトレンチ８の長手方向に平行な部分が複数設けられた構成であってもよいし、非トレンチエッチング領域２の対角線ＴＶ方向に伸びる部分が複数設けられた構成であってもよいし、対角線ＳＵ方向に伸びる部分が複数設けられた構成であってもよいし、それらを適宜組み合わせた構成であってもよい。また、第３のトレンチ７の斜めの部分は、中央線が非トレンチエッチング領域２の対角線ＴＶまたはＳＵに一致していなくてもよい。また、個々の非トレンチエッチング領域２において、第３のトレンチ７の、第１のトレンチ８の長手方向に平行な部分の数と、非トレンチエッチング領域２の対角線ＴＶ方向に伸びる部分の数と、対角線ＳＵ方向に伸びる部分の数とが異なっていてもよい。
実施の形態９．
図９は、本発明の実施の形態９にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図９に示すように、実施の形態９は、実施の形態２と実施の形態５を組み合わせたものである。すなわち、第３のトレンチ７は、図１２６に示すメッシュ状トレンチパターンの基本パターンにおいて、第２のトレンチ９の長手方向に平行な部分と、中央線が非トレンチエッチング領域２の対角線ＴＶに一致する部分と、対角線ＳＵに一致する部分とからなる。

したがって、実施の形態９では、各非トレンチエッチング領域２は６つの小領域に分割されている。各非トレンチエッチング領域２において、非トレンチエッチング領域２に対するコンタクト部１３は、それぞれの６つの小領域にまたがって形成される。図９に示すレイアウトでは、各長方形ＥＦＧＨ内におけるチャネル幅Ｗｃｈおよびチャネル密度Ｐは、それぞれ、つぎの（２７）式および（２８）式で与えられる。

ここで、Ｗｓを、次式を満たすように設定する。

それによって、上記（２８）式と前記（４）式との比較より明らかなように、上記（２８）式より得られるチャネル密度Ｐは、前記（４）式より得られるチャネル密度Ｐよりも大きくなる。つまり、実施の形態９のトレンチパターンの方が、図１２６に示すパターンよりも、チャネル密度Ｐが大きくなる。
なお、第３のトレンチ７は、第２のトレンチ９の長手方向に平行な部分が複数設けられた構成であってもよいし、非トレンチエッチング領域２の対角線ＴＶ方向に伸びる部分が複数設けられた構成であってもよいし、対角線ＳＵ方向に伸びる部分が複数設けられた構成であってもよいし、それらを適宜組み合わせた構成であってもよい。また、第３のトレンチ７の斜めの部分は、中央線が非トレンチエッチング領域２の対角線ＴＶまたはＳＵに一致していなくてもよい。また、個々の非トレンチエッチング領域２において、第３のトレンチ７の、第２のトレンチ９の長手方向に平行な部分の数と、非トレンチエッチング領域２の対角線ＴＶ方向に伸びる部分の数と、対角線ＳＵ方向に伸びる部分の数とが異なっていてもよい。
実施の形態１０．
図１０は、本発明の実施の形態１０にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図１０に示すように、実施の形態１０は、実施の形態３と実施の形態４を組み合わせたものである。すなわち、第３のトレンチ７は、図１２６に示すメッシュ状トレンチパターンの基本パターンにおいて、第１のトレンチ８の長手方向に平行な部分と、第２のトレンチ９の長手方向に平行な部分と、中央線が非トレンチエッチング領域２の対角線ＴＶに一致する部分とからなる。

したがって、実施の形態１０では、各非トレンチエッチング領域２は６つの小領域に分割されている。各非トレンチエッチング領域２において、非トレンチエッチング領域２に対するコンタクト部１３は、それぞれの６つの小領域にまたがって形成される。図１０に示すレイアウトでは、各長方形ＥＦＧＨ内におけるチャネル幅Ｗｃｈおよびチャネル密度Ｐは、それぞれ、つぎの（２９）式および（３０）式で与えられる。

ここで、Ｗｓを、次式を満たすように設定する。

それによって、上記（３０）式と前記（４）式との比較より明らかなように、上記（３０）式より得られるチャネル密度Ｐは、前記（４）式より得られるチャネル密度Ｐよりも大きくなる。つまり、実施の形態１０のトレンチパターンの方が、図１２６に示すパターンよりも、チャネル密度Ｐが大きくなる。
なお、第３のトレンチ７は、第１のトレンチ８の長手方向に平行な部分が複数設けられた構成であってもよいし、第２のトレンチ９の長手方向に平行な部分が複数設けられた構成であってもよいし、非トレンチエッチング領域２の対角線ＴＶ方向に伸びる部分が複数設けられた構成であってもよいし、それらを適宜組み合わせた構成であってもよい。また、第３のトレンチ７が、第１のトレンチ８の長手方向に平行な部分と第２のトレンチ９の長手方向に平行な部分と非トレンチエッチング領域２の対角線ＳＵ方向に伸びる部分とにより構成されていてもよい。

また、第３のトレンチ７の斜めの部分が対角線ＴＶ方向に伸びる非トレンチエッチング領域２と、第３のトレンチ７の斜めの部分が対角線ＳＵ方向に伸びる非トレンチエッチング領域２とが混在していてもよい。また、第３のトレンチ７の斜めの部分は、中央線が非トレンチエッチング領域２の対角線ＴＶまたはＳＵに一致していなくてもよい。また、個々の非トレンチエッチング領域２において、第３のトレンチ７の、第１のトレンチ８の長手方向に平行な部分の数と、第２のトレンチ９の長手方向に平行な部分の数と、非トレンチエッチング領域２の対角線ＴＶまたはＳＵの方向に伸びる部分の数とが異なっていてもよい。
実施の形態１１．
図１１は、本発明の実施の形態１１にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図１１に示すように、実施の形態１１は、実施の形態３と実施の形態５を組み合わせたものである。すなわち、第３のトレンチ７は、図１２６に示すメッシュ状トレンチパターンの基本パターンにおいて、第１のトレンチ８の長手方向に平行な部分と、第２のトレンチ９の長手方向に平行な部分と、中央線が非トレンチエッチング領域２の対角線ＴＶに一致する部分と、対角線ＳＵに一致する部分とからなる。

したがって、実施の形態１１では、各非トレンチエッチング領域２は８つの小領域に分割されている。各非トレンチエッチング領域２において、非トレンチエッチング領域２に対するコンタクト部１３は、それぞれの８つの小領域にまたがって形成される。図１１に示すレイアウトでは、各長方形ＥＦＧＨ内におけるチャネル幅Ｗｃｈおよびチャネル密度Ｐは、それぞれ、つぎの（３１）式および（３２）式で与えられる。

ここで、Ｗｓを、次式を満たすように設定する。

それによって、上記（３２）式と前記（４）式との比較より明らかなように、上記（３２）式より得られるチャネル密度Ｐは、前記（４）式より得られるチャネル密度Ｐよりも大きくなる。つまり、実施の形態１１のトレンチパターンの方が、図１２６に示すパターンよりも、チャネル密度Ｐが大きくなる。
なお、第３のトレンチ７は、第１のトレンチ８の長手方向に平行な部分が複数設けられた構成であってもよいし、第２のトレンチ９の長手方向に平行な部分が複数設けられた構成であってもよい。また、非トレンチエッチング領域２の対角線ＴＶ方向に伸びる部分が複数設けられた構成であってもよいし、対角線ＳＵ方向に伸びる部分が複数設けられた構成であってもよい。また、それらを適宜組み合わせた構成であってもよい。
また、第３のトレンチ７の斜めの部分は、中央線が非トレンチエッチング領域２の対角線ＴＶまたはＳＵに一致していなくてもよい。また、個々の非トレンチエッチング領域２において、第３のトレンチ７の、第１のトレンチ８の長手方向に平行な部分の数と、第２のトレンチ９の長手方向に平行な部分の数と、非トレンチエッチング領域２の対角線ＴＶの方向に伸びる部分の数と、対角線ＳＵの方向に伸びる部分の数とが異なっていてもよい。

以上、詳述したように、実施の形態１〜１１によれば、非トレンチエッチング領域２におけるコンタクトの大きさを、図１２６に示すメッシュパターンでの大きさと同じにした状態で、図１２６に示すメッシュパターンよりもチャネル密度Ｐを大きくすることができるので、コンタクト抵抗の増大を抑制することができる。また、コンタクトホールの開口不良による導通不良の発生を防ぐことができる。したがって、半導体と電極とのコンタクト部分の高い導電性を確保しつつ、低オン抵抗化を図ることができる。
ここまでは、主にトレンチの平面パターンを種々変更することによって、チャネル密度Ｐを大きくし、低オン抵抗化を図ることについて説明した。以下に説明する実施の形態１２は、第１の拡散領域であるソース領域（またはドレイン領域）を、活性領域のトレンチ底部だけでなく、ゲート領域のトレンチ底部にも設けることによって、低オン抵抗化を図るものである。

すなわち、ゲート領域のトレンチ底部に、第１の拡散領域であるソース領域（またはドレイン領域）が存在することによって、ゲート領域のトレンチ側への電流の回り込み量が増大する。それによって、十分に低オン抵抗化を図ることが可能となる。
実施の形態１２．
図２４は、本発明の実施の形態１２にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図２４に示すように、第１の拡散領域であるｎ^lang=EN-US>+ソース領域２７（またはｎ⁺ドレイン領域２９）は、活性領域に形成された第１のトレンチ８の底部、およびゲート領域に形成された第２のトレンチ９の底部に沿って設けられている。なお、実施の形態１〜１１では特に言及していないが、図２４において、左端および右端の縦方向に伸びるトレンチ部分は第１のトレンチ８であり、活性領域である。また、図２４において、上端および下端の横方向に伸びるトレンチ部分は第２のトレンチ９であり、ゲート領域である。

つぎに、実施の形態１２におけるＴＬＰＭの断面構造およびその製造方法について、４つの例（第５〜第８の例）を挙げて、具体的に説明する。
（第５の例）
図２５および図２６は、トレンチ底部にソース領域が存在する１段トレンチ構造のＴＬＰＭの断面構造を示す図である。図２５は、図２４の切断線Ｊ−Ｊlang=EN-US>’で示す活性領域における断面図である。図２５に示すように、第５の例の活性領域における断面構成は、図１２に示す第１の例の活性領域における断面構成においてｐ^-ボディ領域３２が設けられていないものである。したがって、説明が重複するので、第５の例の活性領域における断面構成の説明を省略する。
図２６は、図２４の切断線Ｋ−Ｋlang=EN-US>’で示すゲート領域における断面図である。図２６に示すように、ゲート領域では、ｐ^-半導体基板２１に形成された第２のトレンチ９の底部には、第１の拡散領域であるｎ⁺ソース領域２７が設けられている。また、第２のトレンチ９の底部には、チャネル領域となるＰベース領域３１がｎ⁺ソース領域２７を囲むように設けられている。

第２のトレンチ９内は、ゲート絶縁膜２２を介して、ゲートポリシリコン２３により埋められている。ゲートポリシリコン２３上には、層間絶縁膜２４が設けられている。第２のトレンチ９の外側は、拡張ドレイン領域となるｎ^lang=EN-US>-ドレイン領域２８である。ｎ^-ドレイン領域２８上には、マスク酸化膜３０が設けられている。層間絶縁膜２４およびマスク酸化膜３０上には、さらに層間絶縁膜２６が積層されている。
図２５および図２６に示す断面構成を有するＴＬＰＭの製造プロセスについて図２７〜図５６を参照しながら説明する。まず、ｐ^lang=EN-US>-半導体基板２１にｎ^-ドレイン領域２８を形成し、ｎ^lang=EN-US>-ドレイン領域２８の表面にマスク酸化膜３０を形成する（図２７：活性領域、図２８：ゲート領域）。そして、マスク酸化膜３０の表面に、メッシュパターンのレジストマスク５１を形成する（図２９：活性領域、図３０：ゲート領域）。

ついで、マスク酸化膜３０に、たとえば図２４に示すメッシュ状トレンチパターンを形成し、マスク酸化膜３０をマスクとしてトレンチエッチングをおこない、第１および第２のトレンチ８，９を形成する（図３１：活性領域、図３２：ゲート領域）。そして、犠牲酸化をおこない、第１および第２のトレンチ８，９内に犠牲酸化膜５２を形成する（図３３：活性領域、図３４：ゲート領域）。
ついで、第１および第２のトレンチ８，９の底面にｐ型不純物としてたとえばホウ素をイオン注入してＰベース領域３１を形成する（図３５：活性領域、図３６：ゲート領域）。Ｐベース領域３１の形成につづいて、第１および第２のトレンチ８，９の底面にｎ型不純物としてたとえば砒素をイオン注入する（図３７：活性領域、図３８：ゲート領域）。そして、ｎ^lang=EN-US>+ソース領域２７を形成する（図３９：活性領域、図４０：ゲート領域）。

ついで、犠牲酸化膜５２を除去した後、第１および第２のトレンチ８，９内にゲート絶縁膜２２を形成し、ゲートポリシリコン２３を堆積する（図４１：活性領域、図４２：ゲート領域）。そして、ゲートポリシリコン２３をエッチングし、シャドウ酸化をおこなってシャドウ酸化膜５３を形成する（図４３：活性領域、図４４：ゲート領域）。活性領域においては、ゲートポリシリコン２３は、第１のトレンチ８の側壁にのみ残る。ゲート領域においては、第２のトレンチ９の開口幅が第１のトレンチ８の開口幅よりも狭いため、第２のトレンチ９はゲートポリシリコン２３により完全に埋められる。
ついで、層間絶縁膜２４を堆積する（図４５：活性領域、図４６：ゲート領域）。そして、この層間絶縁膜２４をエッチングする（図４７：活性領域、図４８：ゲート領域）。このエッチングにより、活性領域においては、第１のトレンチ８の底部にコンタクトホールが開口する。また、ゲート領域では、ゲートポリシリコン２３上に層間絶縁膜２４が残る。

ついで、ソースポリシリコン２５を堆積する（図４９：活性領域、図５０：ゲート領域）。このソースポリシリコン２５をエッチングする（図５１：活性領域、図５２：ゲート領域）。このエッチングにより、活性領域においては、第１のトレンチ８内に開口するコンタクトホール内にのみソースポリシリコン２５が残り、そのコンタクトホールがソースポリシリコン２５で埋められる。また、ゲート領域では、ソースポリシリコン２５は残らない。
ついで、層間絶縁膜２６を堆積し、その表面にレジストマスク５４を形成する（図５３：活性領域、図５４：ゲート領域）。このレジストマスク５４をマスクとして、層間絶縁膜２６およびマスク酸化膜３０を貫通するコンタクトホールを開口し、ｎ型不純物としてたとえば砒素をイオン注入する（図５５：活性領域、図５６：ゲート領域）。そして、拡散処理をおこなってｎ^lang=EN-US>+ドレイン領域２９を形成する。最後に、メタル配線層の積層およびパターニングにより、コンタクト部１３，１５、第１の電極（ドレイン電極）１４および第２の電極（ソース電極）１６を形成し、図２５および図２６に示す断面構成が完成する。
（第６の例）
図５７は、トレンチ底部にソース領域が存在する２段トレンチ構造のＴＬＰＭの断面構造を示す図である。図２４の切断線Ｊ−Ｊlang=EN-US>’で示す活性領域における断面構成は、図２５に示す構成において、第１のトレンチ８の側壁の上半部に沿って、ゲート絶縁膜２２よりも厚い層間絶縁膜４１を設けたものであり、図１８に示す構成と同じになる。また、図２４の切断線Ｋ−Ｋ’で示す活性領域における断面構成は、図２６に示す構成において、第２のトレンチ９の側壁の上半部に沿って、ゲート絶縁膜２２よりも厚い層間絶縁膜４１を設けたものである。重複する説明については省略する。

図１８および図５７に示す断面構成を有するＴＬＰＭの製造プロセスについて図５８〜図７１を参照しながら説明する。まず、上述した第５の例と同様にして、ｐ^lang=EN-US>-半導体基板２１にｎ^-ドレイン領域２８を形成し、その表面にマスク酸化膜３０を形成する。そして、第１および第２のトレンチ（一段目）８，９を形成し、その内側に犠牲酸化膜５２を形成する（図２７〜図３４）。
ついで、層間絶縁膜４１を堆積する（図５８：活性領域、図５９：ゲート領域）。そして、この層間絶縁膜４１をエッチングし、第１および第２のトレンチ（一段目）８，９の側壁にのみ層間絶縁膜４１を残す（図６０：活性領域、図６１：ゲート領域）。ついで、残った層間絶縁膜４１をマスクとして再度トレンチエッチングをおこない、二段目の第１および第２のトレンチ８，９を形成する（図６２：活性領域、図６３：ゲート領域）。そして、二段目の第１および第２のトレンチ８，９の内側に犠牲酸化膜５５を形成する（図６４：活性領域、図６５：ゲート領域）。

ついで、第１および第２のトレンチ８，９の底面にｐ型不純物としてたとえばホウ素をイオン注入する（図６６：活性領域、図６７：ゲート領域）。Ｐベース領域３１の形成につづいて、第１および第２のトレンチ８，９の底面にｎ型不純物としてたとえば砒素をイオン注入する（図６８：活性領域、図６９：ゲート領域）。そして、ｎ^lang=EN-US>+ソース領域２７を形成する（図７０：活性領域、図７１：ゲート領域）。
ついで、犠牲酸化膜５５を除去した後、上述した第５の例の図４１〜図５６と同様にして、ゲート絶縁膜２２およびゲートポリシリコン２３を形成する。さらに、層間絶縁膜２４を形成し、ソースコンタクトのためのコンタクトホールを開口し、その中をソースポリシリコン２５で埋める。ついで、層間絶縁膜２６を堆積し、層間絶縁膜２６およびマスク酸化膜３０を貫通するコンタクトホールを開口し、イオン注入および拡散処理によりｎ^lang=EN-US>+ドレイン領域２９を形成する。そして、コンタクト部１３，１５、第１の電極（ドレイン電極）１４および第２の電極（ソース電極）１６を形成し、図１８および図５７に示す断面構成が完成する。
（第７の例）
図７２および図７３は、トレンチ底部にドレイン領域が存在する１段トレンチ構造のＴＬＰＭの断面構造を示す図である。図７２は、図２４の切断線Ｊ−Ｊlang=EN-US>’で示す活性領域における断面図である。図７２に示すように、第７の例の活性領域における断面構成は、図１５に示す第２の例の活性領域における断面構成において最上層の層間絶縁膜２６が設けられていないものである。したがって、説明が重複するので、第７の例の活性領域における断面構成の説明を省略する。

図７３は、図２４の切断線Ｋ−Ｋlang=EN-US>’で示すゲート領域における断面図である。図７３に示すように、ゲート領域では、ｐ^-半導体基板２１に形成された第２のトレンチ９の底部には、ｎ⁺ドレイン領域２９が設けられている。また、第２のトレンチ９の底部には、拡張ドレイン領域となるｎ^-ドレイン領域２８がｎ⁺ドレイン領域２９を囲むように設けられている。第２のトレンチ９内は、ゲート絶縁膜２２を介して、ゲートポリシリコン２３により埋められている。ゲートポリシリコン２３上には、層間絶縁膜２４が設けられている。
第２のトレンチ９の外側には、Ｐベース領域３１が設けられており、その表面層には、ｎ^lang=EN-US>+ソース領域２７およびｐ⁺プラグ領域３６が形成されている。ｎ^lang=EN-US>+ソース領域２７およびｐ⁺プラグ領域３６の表面上には、マスク酸化膜３０が設けられている。第１の電極（ソース電極）１４は、マスク酸化膜３０を貫通するコンタクト部１３を介して、ｎ^lang=EN-US>+ソース領域２７およびｐ⁺プラグ領域３６に電気的に接続している。

図７２および図７３に示す断面構成を有するＴＬＰＭの製造プロセスについて図７４〜図１０３を参照しながら説明する。まず、ｐ^lang=EN-US>-半導体基板２１の表面にマスク酸化膜３０を形成する（図７４：活性領域、図７５：ゲート領域）。そして、マスク酸化膜３０の表面に、メッシュパターンのレジストマスク５１を形成する（図７６：活性領域、図７７：ゲート領域）。
ついで、マスク酸化膜３０に、たとえば図２４に示すメッシュ状トレンチパターンを形成し、マスク酸化膜３０をマスクとしてトレンチエッチングをおこない、第１および第２のトレンチ８，９を形成する（図７８：活性領域、図７９：ゲート領域）。そして、犠牲酸化をおこない、第１および第２のトレンチ８，９内に犠牲酸化膜５２を形成した後、第１および第２のトレンチ８，９の底面にｎ型不純物としてたとえばリンをイオン注入する（図８０：活性領域、図８１：ゲート領域）。

ｎ^lang=EN-US>-ドレイン領域２８の形成につづいて、第１および第２のトレンチ８，９の底面にｎ型不純物としてたとえば砒素をイオン注入する（図８２：活性領域、図８３：ゲート領域）。そして、ｎ^lang=EN-US>+ドレイン領域２９を形成する（図８４：活性領域、図８５：ゲート領域）。犠牲酸化膜５２を除去した後、第１および第２のトレンチ８，９内にゲート絶縁膜２２を形成し、ゲートポリシリコン２３を堆積する（図８６：活性領域、図８７：ゲート領域）。
ついで、ゲートポリシリコン２３をエッチングし、シャドウ酸化をおこなってシャドウ酸化膜５３を形成する（図８８：活性領域、図８９：ゲート領域）。活性領域においては、ゲートポリシリコン２３は、第１のトレンチ８の側壁にのみ残る。ゲート領域においては、第２のトレンチ９の開口幅が第１のトレンチ８の開口幅よりも狭いため、第２のトレンチ９はゲートポリシリコン２３により完全に埋められる。

ついで、層間絶縁膜２４を堆積する（図９０：活性領域、図９１：ゲート領域）。そして、この層間絶縁膜２４をエッチングする（図９２：活性領域、図９３：ゲート領域）。このエッチングにより、活性領域においては、第１のトレンチ８の底部にコンタクトホールが開口する。また、ゲート領域では、ゲートポリシリコン２３上に層間絶縁膜２４が残る。
ついで、ドレインポリシリコン３５を堆積する（図９４：活性領域、図９５：ゲート領域）。このドレインポリシリコン３５をエッチングする。このエッチングにより、活性領域においては、第１のトレンチ８内に開口するコンタクトホール内にのみドレインポリシリコン３５が残り、そのコンタクトホールがドレインポリシリコン３５で埋められる。また、ゲート領域では、ドレインポリシリコン３５は残らない。ついで、ｐ型不純物としてたとえばホウ素をイオン注入する（図９６：活性領域、図９７：ゲート領域）。

Ｐベース領域３１の形成につづいて、レジストマスク５６を形成し、Ｐベース領域３１にｎ型不純物としてたとえば砒素をイオン注入してｐ^lang=EN-US>+プラグ領域３６を形成する（図９８：活性領域、図９９：ゲート領域）。そして、ｎ^lang=EN-US>+ソース領域２７を形成する。ｎ⁺ソース領域２７の形成につづいて、レジストマスク５７を形成し、ｐ型不純物としてたとえばホウ素をイオン注入する（図１００：活性領域、図１０１：ゲート領域）。
ｐ^lang=EN-US>+プラグ領域３６の形成につづいて、レジストマスク５８を形成する（図１０２：活性領域、図１０３：ゲート領域）。そして、エッチングをおこない、ｎ^lang=EN-US>+ソース領域２７およびｐ⁺プラグ領域３６を露出させる。レジストマスク５８を除去した後、メタル配線層の積層およびパターニングにより、コンタクト部１３，１５、第１の電極（ソース電極）１４および第２の電極（ドレイン電極）１６を形成し、図７２および図７３に示す断面構成が完成する。
（第８の例）
図１０４および図１０５は、トレンチ底部にドレイン領域が存在する２段トレンチ構造のＴＬＰＭの断面構造を示す図である。図２４の切断線Ｊ−Ｊlang=EN-US>’で示す活性領域における断面構成は、図７２に示す構成において、第１のトレンチ８の下半部から底部にかけて、ゲート絶縁膜２２よりも厚い層間絶縁膜４１を設けたものである。また、図２４の切断線Ｋ−Ｋ’で示す活性領域における断面構成は、図７３に示す構成において、第２のトレンチ９の底部に、ゲート絶縁膜２２よりも厚い層間絶縁膜４１を設けたものである。重複する説明については省略する。

図１０４および図１０５に示す断面構成を有するＴＬＰＭの製造プロセスについて図１０６〜図１２５を参照しながら説明する。まず、上述した第７の例と同様にして、ｐ^lang=EN-US>-半導体基板２１の表面にマスク酸化膜３０を形成する。そして、第１および第２のトレンチ（一段目）８，９を形成し、その内側に犠牲酸化膜５２を形成した後、第１および第２のトレンチ８，９（一段目）の底面にｎ型不純物としてたとえばリンをイオン注入する（図７４〜図８１）。
ついで、第１および第２のトレンチ（一段目）８，９の内側を犠牲酸化した後、窒化膜５９を堆積する（図１０６：活性領域、図１０７：ゲート領域）。この窒化膜５９をエッチングし、第１および第２のトレンチ（一段目）８，９の側壁にのみ残す（図１０８：活性領域、図１０９：ゲート領域）。ついで、残った窒化膜５９をマスクとして再度トレンチエッチングをおこない、二段目の第１および第２のトレンチ８，９を形成する。また、先にイオン注入したリンによってｎ^lang=EN-US>-ドレイン領域２８を形成する（図１１０：活性領域、図１１１：ゲート領域）。

ついで、二段目の第１および第２のトレンチ８，９の底面およびｐ^lang=EN-US>-半導体基板２１の表面に犠牲酸化膜６０を形成する（図１１２：活性領域、図１１３：ゲート領域）。ｐ^lang=EN-US>-半導体基板２１の基板表面を覆うレジストマスク６１を形成し、第１および第２のトレンチ８，９の底面にｎ型不純物としてたとえば砒素をイオン注入する（図１１４：活性領域、図１１５：ゲート領域）。そして、レジストマスク６１を除去し（図１１６：活性領域、図１１７：ゲート領域）、犠牲酸化膜６０を除去する（図１１８：活性領域、図１１９：ゲート領域）。
ついで、第１および第２のトレンチ８，９内の底に層間絶縁膜４１を形成する。また、その際、先にイオン注入した砒素が拡散し、ｎ^lang=EN-US>+ドレイン領域２９が形成される（図１２０：活性領域、図１２１：ゲート領域）。窒化膜５９を除去した後、第１および第２のトレンチ８，９の側壁にゲート絶縁膜２２を形成し、ゲートポリシリコン２３を堆積する（図１２２：活性領域、図１２３：ゲート領域）。

ついで、ゲートポリシリコン２３をエッチングする（図１２４：活性領域、図１２５：ゲート領域）。活性領域においては、ゲートポリシリコン２３は、層間絶縁膜４１上で第１のトレンチ８の側壁にのみ残る。ゲート領域においては、第２のトレンチ９の開口幅が第１のトレンチ８の開口幅よりも狭いため、第２のトレンチ９はゲートポリシリコン２３により完全に埋められる。
ついで、上述した第７の例の図９０〜図１０３と同様にして、層間絶縁膜２４を形成し、ドレインコンタクトのためのコンタクトホールを開口し、その中をドレインポリシリコン３５で埋める。ついで、Ｐベース領域３１、ｎ^lang=EN-US>+ソース領域２７およびｐ⁺プラグ領域３６を形成する。そして、メタル配線層の積層およびパターニングにより、コンタクト部１３，１５、第１の電極（ソース電極）１４および第２の電極（ドレイン電極）１６を形成し、図１０４および図１０５に示す断面構成が完成する。

以上、詳述したように、実施の形態１２によれば、第１の拡散領域であるソース領域（またはドレイン領域）が、活性領域のトレンチ底部だけでなく、ゲート領域のトレンチ底部にも存在するので、ゲート領域のトレンチ側への電流の回り込み量が増大する。したがって、十分に低オン抵抗化を図ることができる。
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。たとえば、非トレンチエッチング領域２は、長方形以外の四角形や、五角形以上の多角形などでもよい。また、ＴＬＰＭの断面構造も、図１２〜図２３に示す構成に限らず、たとえばトレンチ底部にソース領域が存在するＴＬＰＭにおいて、第１および第２のゲート領域のトレンチ９，７の底部に、ｎ^lang=EN-US>+ソース領域２７とＰベース領域３１を設けた構成としてもよい。また、トレンチ底部にドレイン領域が存在するＴＬＰＭにおいて、第１および第２のゲート領域のトレンチ９，７の底部に、ｎ^lang=EN-US>+ドレイン領域２９とＰベース領域３１を設けた構成としてもよい。

また、本発明は、ｐ型およびｎ型の導電型を逆転させた構成としてもよい。また、実施の形態１〜１１と実施の形態１２を組み合わせた構成としてもよく、そうすれば、より一層、低オン抵抗化を図ることができる。また、本発明は、ＴＬＰＭ等のパワーＭＩＳＦＥＴに限らず、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）を含む他のパワー半導体素子にも適用することができる。

本発明の実施の形態１にかかるメッシュ状トレンチパターンの平面レイアウトを示す図である。 本発明の実施の形態２にかかるメッシュ状トレンチパターンの平面レイアウトを示す図である。 本発明の実施の形態３にかかるメッシュ状トレンチパターンの平面レイアウトを示す図である。 本発明の実施の形態４にかかるメッシュ状トレンチパターンの平面レイアウトを示す図である。 本発明の実施の形態５にかかるメッシュ状トレンチパターンの平面レイアウトを示す図である。 本発明の実施の形態６にかかるメッシュ状トレンチパターンの平面レイアウトを示す図である。 本発明の実施の形態７にかかるメッシュ状トレンチパターンの平面レイアウトを示す図である。 本発明の実施の形態８にかかるメッシュ状トレンチパターンの平面レイアウトを示す図である。 本発明の実施の形態９にかかるメッシュ状トレンチパターンの平面レイアウトを示す図である。 本発明の実施の形態１０にかかるメッシュ状トレンチパターンの平面レイアウトを示す図である。 本発明の実施の形態１１にかかるメッシュ状トレンチパターンの平面レイアウトを示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第１のＴＬＰＭの活性領域における断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第１のＴＬＰＭの第１のゲート領域における断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第１のＴＬＰＭの第２のゲート領域における断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第２のＴＬＰＭの活性領域における断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第２のＴＬＰＭの第１のゲート領域における断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第２のＴＬＰＭの第２のゲート領域における断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第３のＴＬＰＭの活性領域における断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第３のＴＬＰＭの第１のゲート領域における断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第３のＴＬＰＭの第２のゲート領域における断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第４のＴＬＰＭの活性領域における断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第４のＴＬＰＭの第１のゲート領域における断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第４のＴＬＰＭの第２のゲート領域における断面構造を示す図である。 本発明の実施の形態１２にかかるメッシュ状トレンチパターンの平面レイアウトを示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの活性領域における断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭのゲート領域における断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第５のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第６のＴＬＰＭのゲート領域における断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第６のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第６のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第６のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第６のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第６のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第６のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第６のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第６のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第６のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第６のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第６のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第６のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第６のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第６のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの活性領域における断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭのゲート領域における断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第７のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの活性領域における断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭのゲート領域における断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの製造途中の断面構造を示す図である。 本発明にかかるメッシュ状トレンチパターンに適用可能な第８のＴＬＰＭの製造途中の断面構造を示す図である。 メッシュ状トレンチパターンの平面レイアウトを示す図である。 ストライプ状トレンチパターンの平面レイアウトを示す図である。

符号の説明

１ トレンチエッチング領域
２ 非トレンチエッチング領域
７ 第３のトレンチ
８ 第１のトレンチ
９ 第２のトレンチ
１３ コンタクト部
１４ 第１の電極
１６ 第２の電極
２１ 半導体基板
２２ ゲート絶縁膜
２３ 第１の導電体（ゲートポリシリコン）
２４，２６ 層間絶縁膜
２５ 第２の導電体（ソースポリシリコン）
２７ 第１の拡散領域（ソース領域）
２９ 第２の拡散領域（ドレイン領域）
４１ 厚い層間絶縁膜

Claims (20)

1. 半導体基板にエッチングにより設けられたトレンチ、半導体素子として電流を駆動する活性領域における前記トレンチの底部に形成された第１の拡散領域、および前記トレンチの外側の基板表面領域に形成された第２の拡散領域を具備し、前記第１の拡散領域と前記第２の拡散領域との間で電流が流れる半導体装置において、
   前記トレンチは、前記活性領域に形成された第１のトレンチと、前記第１のトレンチと交差しメッシュパターンを形成する第２のトレンチとを有し、
   エッチングされずに残った島状の非トレンチエッチング領域は、前記メッシュパターンのトレンチにつながる１以上の第３のトレンチにより、複数の小領域に分割されており、
   前記第２の拡散領域と、前記第２の拡散領域に電気的に接続する電極とを接続するためのコンタクト部が、当該非トレンチエッチング領域内の全小領域にまたがるように配置されていることを特徴とする半導体装置。
2. 前記第３のトレンチは、前記第１のトレンチに対して平行であることを特徴とする請求項１に記載の半導体装置。
3. 前記第３のトレンチは、前記第２のトレンチに対して平行であることを特徴とする請求項１に記載の半導体装置。
4. 前記第３のトレンチは、前記第１のトレンチおよび前記第２のトレンチの両方に対して斜めであることを特徴とする請求項１に記載の半導体装置。
5. 前記第３のトレンチは、前記第１のトレンチに対して平行、前記第２のトレンチに対して平行、前記第１のトレンチおよび前記第２のトレンチの両方に対して斜め、のいずれか２つ、または３つの組み合わせであることを特徴とする請求項１に記載の半導体装置。
6. 半導体基板に設けられたトレンチ、トランジスタとして電流を駆動する活性領域における前記トレンチの底部に形成された第１の拡散領域、前記トレンチの外側の基板表面領域に形成された第２の拡散領域、前記トレンチに沿って前記トレンチの内側に形成されたゲート絶縁膜、前記ゲート絶縁膜の内側に形成された第１の導電体、前記活性領域における前記第１の導電体の内側に層間絶縁膜を介して形成され、かつ前記第１の拡散領域に電気的に接続する第２の導電体、層間絶縁膜を貫通して前記第２の拡散領域に電気的に接続する第１の電極、および層間絶縁膜を貫通して前記第２の導電体に電気的に接続する第２の電極を具備するトレンチ横型トランジスタよりなる半導体装置において、
   前記トレンチは、前記活性領域に形成された第１のトレンチと、前記第１のトレンチと交差しメッシュパターンを形成する第２のトレンチとを有し、
   エッチングされずに残った島状の非トレンチエッチング領域は、前記メッシュパターンのトレンチにつながる１以上の第３のトレンチにより、複数の小領域に分割されており、
   前記第２の拡散領域と前記第１の電極とを接続するためのコンタクト部が、当該非トレンチエッチング領域内の全小領域にまたがるように配置されていることを特徴とする半導体装置。
7. 前記第３のトレンチは、前記第１のトレンチに対して平行であることを特徴とする請求項６に記載の半導体装置。
8. 前記第３のトレンチは、前記第２のトレンチに対して平行であることを特徴とする請求項６に記載の半導体装置。
9. 前記第３のトレンチは、前記第１のトレンチおよび前記第２のトレンチの両方に対して斜めであることを特徴とする請求項６に記載の半導体装置。
10. 前記第３のトレンチは、前記第１のトレンチに対して平行、前記第２のトレンチに対して平行、前記第１のトレンチおよび前記第２のトレンチの両方に対して斜め、のいずれか２つ、または３つの組み合わせであることを特徴とする請求項６に記載の半導体装置。
11. 前記第２の拡散領域はドレイン領域であり、前記第１の拡散領域はソース領域であることを特徴とする請求項６〜１０のいずれか一つに記載の半導体装置。
12. 前記第２の拡散領域はソース領域であり、前記第１の拡散領域はドレイン領域であることを特徴とする請求項６〜１０のいずれか一つに記載の半導体装置。
13. 前記第３のトレンチ内は前記ゲート絶縁膜を介して前記第１の導電体により埋められており、当該第３のトレンチ内の第１の導電体と前記第１の電極とは、層間絶縁膜により絶縁されていることを特徴とする請求項１１または１２に記載の半導体装置。
14. 前記第１のトレンチの側部の一部に沿って、前記ゲート絶縁膜よりも厚い層間絶縁膜が設けられていることを特徴とする請求項６〜１３のいずれか一つに記載の半導体装置。
15. 半導体基板に設けられたトレンチ、半導体素子として電流を駆動する活性領域における前記トレンチの底部に形成された第１の拡散領域、および前記トレンチの外側の基板表面領域に形成された第２の拡散領域を具備し、前記第１の拡散領域と前記第２の拡散領域との間で電流が流れる半導体装置において、
    前記トレンチは、前記活性領域に形成された第１のトレンチと、前記第１のトレンチと交差しメッシュパターンを形成する第２のトレンチとを有し、
    前記第１の拡散領域は、前記第１のトレンチの底部および前記第２のトレンチの底部に形成されていることを特徴とする半導体装置。
16. 前記第２のトレンチの幅は、前記第１のトレンチの幅よりも狭いことを特徴とする請求項１５に記載の半導体装置。
17. 前記第２の拡散領域はドレイン領域であり、前記第１の拡散領域はソース領域であり、前記第１のトレンチおよび前記第２のトレンチの内側には絶縁膜を介して第１の導電体が形成されており、前記第１のトレンチ内の前記第１の導電体の内側にはさらに層間絶縁膜を介して、前記第１の拡散領域に電気的に接続する第２の導電体が形成されていることを特徴とする請求項１５または１６に記載の半導体装置。
18. 前記第２の拡散領域はソース領域であり、前記第１の拡散領域はドレイン領域であり、前記第１のトレンチおよび前記第２のトレンチの内側には絶縁膜を介して第１の導電体が形成されており、前記第１のトレンチ内の前記第１の導電体の内側にはさらに層間絶縁膜を介して、前記第１の拡散領域に電気的に接続する第２の導電体が形成されていることを特徴とする請求項１５または１６に記載の半導体装置。
19. 前記第１のトレンチの側部、および前記第２のトレンチの側部もしくは底部に、前記第１のトレンチおよび前記第２のトレンチ内の前記絶縁膜よりも厚い層間絶縁膜がさらに設けられていることを特徴とする請求項１７または１８に記載の半導体装置。
20. 半導体素子として電流を駆動する活性領域に形成された第１のトレンチ、前記第１のトレンチと交差しメッシュパターンを形成する第２のトレンチ、前記第１のトレンチの底部および前記第２のトレンチの底部に形成された第１の拡散領域、および前記トレンチの外側の基板表面領域に形成された第２の拡散領域を具備し、前記第１の拡散領域と前記第２の拡散領域との間で電流が流れる半導体装置を製造するにあたって、
    前記半導体基板に前記第１のトレンチおよび前記第２のトレンチを形成する工程と、
    前記第１のトレンチの底部および前記第２のトレンチの底部に前記第１の拡散領域を形成する工程と、
    前記第１のトレンチおよび前記第２のトレンチを埋める工程と、
    半導体基板の表面領域に前記第２の拡散領域を形成する工程と、
    を順におこなうことを特徴とする半導体装置の製造方法。

Images