TWI761010B - 具有非對稱源極與汲極之電晶體 - Google Patents

具有非對稱源極與汲極之電晶體 Download PDF

Info

Publication number
TWI761010B
TWI761010B TW109146897A TW109146897A TWI761010B TW I761010 B TWI761010 B TW I761010B TW 109146897 A TW109146897 A TW 109146897A TW 109146897 A TW109146897 A TW 109146897A TW I761010 B TWI761010 B TW I761010B
Authority
TW
Taiwan
Prior art keywords
source
gate structure
drain region
sidewall
gate
Prior art date
Application number
TW109146897A
Other languages
English (en)
Other versions
TW202135327A (zh
Inventor
李文君
谷曼
朱寶富
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW202135327A publication Critical patent/TW202135327A/zh
Application granted granted Critical
Publication of TWI761010B publication Critical patent/TWI761010B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Abstract

本發明揭示場效電晶體的結構以及形成場效電晶體的結構的方法。閘極結構延伸於半導體本體上方，第一源極/汲極區包括位於該半導體本體的第一部分上的磊晶半導體層，且第二源極/汲極區位於該半導體本體的第二部分中。該閘極結構包括第一側壁以及與該第一側壁相對的第二側壁，該第一源極/汲極區位於鄰近該閘極結構的該第一側壁，且該第二源極/汲極區位於鄰近該閘極結構的該第二側壁。該第一源極/汲極區具有第一寬度，且該第二源極/汲極區具有大於該第一寬度的第二寬度。

Description

具有非對稱源極與汲極之電晶體
本發明係關於半導體裝置製造及積體電路，尤其關於場效電晶體的結構以及形成場效電晶體的結構的方法。
可使用互補金屬氧化物半導體(complementary-metal-oxide-semiconductor；CMOS)製程來建立p型與n型場效電晶體的組合，將該p型與n型場效電晶體用作裝置，以構建例如邏輯單元。場效電晶體通常包括源極、汲極，在該源極與汲極之間提供通道區的半導體本體，以及與該通道區疊置的閘極電極。當向該閘極電極施加超過特徵閾值電壓的控制電壓時，在該源極與汲極之間的該通道區中發生載流子流(carrier flow)，從而產生裝置輸出電流。鰭式場效電晶體藉由使用半導體鰭片作為半導體本體形成，並可包括與該半導體鰭片中的多個通道區疊置的多個閘極。
場效電晶體的源極與汲極同時形成。一種方法是向半導體本體的區域中植入包含p型摻雜物或n型摻雜物的離子，以提供源極及汲極。另一種方法是從半導體本體磊晶生長半導體材料的區段，以形成源極及汲 極。利用p型摻雜物或n型摻雜物在生長期間原位摻雜該磊晶生長的半導體材料。
除其它因素以外，場效電晶體的操作特性依賴於形成源極及汲極的方式。由於它們藉由離子植入或磊晶生長同時形成，因此，源極及汲極的屬性無法被單獨設計以針對特定設計應用優化該場效電晶體的操作特性。
與多閘極場效電晶體中的寬閘極間距相關的問題是形成源極及汲極的磊晶生長的半導體材料可能填充不足(underfilled)。該填充不足可能降低裝置性能，例如降低射頻性能指標，例如最大穩定增益值。該填充不足也可能降低其它性能指標，例如減少電晶體偏壓於飽和區時的汲極電流(Idsat)並增加接觸電阻。
需要改進的場效電晶體的結構以及形成場效電晶體的結構的方法。
在本發明的一個實施例中，提供一種用於場效電晶體的結構。該結構包括：半導體本體，延伸於該半導體本體上方的閘極結構，包括位於該半導體本體的第一部分上的磊晶半導體層的第一源極/汲極區，以及位於該半導體本體的第二部分中的第二源極/汲極區。該閘極結構包括第一側壁以及與該第一側壁相對的第二側壁，該第一源極/汲極區位於鄰近該閘極結構的該第一側壁，且該第二源極/汲極區位於鄰近該閘極結構的該第 二側壁。該第一源極/汲極區具有第一寬度，且該第二源極/汲極區具有大於該第一寬度的第二寬度。
在本發明的一個實施例中，提供一種用於形成場效電晶體的結構的方法。該方法包括：形成延伸於半導體本體上方的閘極結構，在該半導體本體的第一部分上形成第一源極/汲極區的磊晶半導體層，以及在該半導體本體的第二部分中形成第二源極/汲極區。該閘極結構包括第一側壁以及與該第一側壁相對的第二側壁，該第一源極/汲極區位於鄰近該閘極結構的該第一側壁，且該第二源極/汲極區位於鄰近該閘極結構的該第二側壁。該第一源極/汲極區具有第一寬度，且該第二源極/汲極區具有大於該第一寬度的第二寬度。
10:結構
11:頂部表面
12:鰭片
14:基板
16:材料層、層
17:介電材料層、層
18:硬遮罩區段
20:蝕刻遮罩
22:閘極結構
23:閘極結構
24:閘極結構
25:側壁
26:共形層
27:側壁
28:阻擋遮罩
30:側壁間隔物
32:開口
34:半導體材料層、層、磊晶生長層
35:頂部表面
38:摻雜區
39:頂部表面
40:閘極結構
41:側壁
42:閘極結構
43:側壁
44:閘極結構
46:嵌埋源極/汲極區、源極/汲極區
48:非嵌埋源極/汲極區、源極/汲極區
50:層間介電層
52:通道區
54:閘極覆蓋層
56:層
58:層
60:區域
62:區域
d1,d2,d3,d4:距離
w1,w2:寬度
包含於並構成本說明書的一部分的附圖示例說明本發明的各種實施例，並與上面所作的有關本發明的概括說明以及下面所作的有關這些實施例的詳細說明一起用以解釋本發明的這些實施例。在這些附圖中，類似的元件符號表示不同視圖中類似的特徵。
圖1-8顯示依據本發明的實施例處於處理方法的連續製造階段的鰭式場效電晶體的結構的剖視圖。
請參照圖1並依據本發明的實施例，場效電晶體管的結構10包括設於基板14上方並從該基板向上突出的鰭片12。鰭片12及基板 14可由單晶半導體材料(例如單晶矽)組成。鰭片12可藉由利用微影及蝕刻製程圖案化基板14形成，或者藉由自對準多重圖案化製程形成。淺溝槽隔離(未顯示)可圍繞鰭片12的下方區段。
在鰭片12及淺溝槽隔離上方形成例如多晶矽的材料層16以及例如二氧化矽的介電材料層17。層17設於層16與鰭片12之間。形成硬遮罩區段18，其設於鰭片12的頂部表面11上方並可延伸穿過該淺溝槽隔離。硬遮罩區段18可藉由利用微影及蝕刻製程圖案化例如氮化矽的介電材料層形成。硬遮罩區段18可為具有平行佈置及給定均勻間距的條帶。
請參照圖2，其中，類似的元件符號表示圖1中類似的特徵，且在下一製造階段，藉由微影及蝕刻製程移除硬遮罩區段18的其中之一。藉由該微影製程可形成蝕刻遮罩20，其掩蔽保留的硬遮罩區段18並暴露要藉由蝕刻移除的硬遮罩區段18。蝕刻遮罩20可包括例如光阻的光敏材料層，其藉由旋塗製程鋪設、經預烘烤、暴露於通過光遮罩投射的光、經曝光後烘烤、以及用化學顯影劑顯影。該蝕刻製程可為反應離子蝕刻製程。在圖案化之後剝離蝕刻遮罩20。
硬遮罩區段18的所述移除會局部增加位於區域60中的硬遮罩區段18的間距。在相鄰區域62中保持初始間距。尤其，藉由硬遮罩區段18的所述移除使間距局部加倍。在替代實施例中，可移除多個相鄰的硬遮罩區段18，以額外增加局部間距。例如，可移除一對相鄰的硬遮罩區段18，以使位於區域60中的硬遮罩區段18的間距局部增至三倍。
請參照圖3，其中，類似的元件符號表示圖2中類似的特徵，且在下一製造階段，圖案化層16，以定義閘極結構22、23、24，所述閘極 結構在鰭片12上方並貫穿該鰭片及該溝槽隔離沿相應縱軸而橫向延伸。各閘極結構22、23、24垂直於鰭片12排列，疊置並包覆鰭片12。各閘極結構22、23、24可包括由層16的材料組成的偽閘極以及由層17的材料組成的介電層。硬遮罩區段18在閘極結構22、23、24上方以閘極覆蓋層的形式設置，且各閘極結構22、23、24包括相對的側壁25、27。
閘極結構22、23、24(它們是偽閘極元件)採用硬遮罩區段18的圖案，包括該多個間距。結果是閘極結構22的側壁25與閘極結構23的側壁25以距離d1隔開，且閘極結構23的側壁25與閘極結構24的側壁25以大於距離d1的距離d2隔開。在一個實施例中，距離d2可等於或大致等於距離d1的兩倍。在此實施例中，閘極結構22、23可具有1CPP(接觸(多晶)間距)閘極間距，且閘極結構23、24可具有2CPP閘極間距。在其它實施例中，距離d2可等於或大致等於距離d1的整數倍，取決於所移除的相鄰硬遮罩區段18的數目。在該整數是三(3)並移除閘極結構24的實施例中，閘極結構22、23可具有1CPP(接觸(多晶)間距)閘極間距，且閘極結構23與鄰近所移除的閘極結構24的閘極結構(未顯示)可具有3CPP閘極間距。
請參照圖4，其中，類似的元件符號表示圖3中類似的特徵，且在下一製造階段，藉由例如原子層沉積在閘極結構22、23、24及鰭片12上方以襯裡形式沉積由例如低k介電材料組成的共形層26。共形層26可具有與位置無關的均勻厚度。形成阻擋遮罩28，其覆蓋位於閘極結構23與閘極結構24之間的鰭片12的部分上方的共形層26。阻擋遮罩28可為利用微影及蝕刻製程圖案化的由有機材料組成的旋塗硬遮罩。
請參照圖5，其中，類似的元件符號表示圖4中類似的特徵，且在下一製造階段，利用非等向性蝕刻製程(例如反應離子蝕刻)蝕刻共形層26，從而形成側壁間隔物30。側壁間隔物30設於閘極結構22與閘極結構23之間。在該蝕刻製程期間，共形層26被阻擋遮罩28掩蔽。
藉由蝕刻製程(例如非等向性蝕刻製程(例如，反應離子蝕刻))在鰭片12中形成開口(cavity)32。開口32設於橫向位於閘極結構22與閘極結構23之間的鰭片12的部分中。阻擋遮罩28充當蝕刻遮罩，以在形成開口32的該蝕刻製程期間保護位於閘極結構23、24之間的共形層26以及下方的鰭片12的部分。在形成開口32以後，藉由例如灰化製程可剝離阻擋遮罩28。
請參照圖6，其中，類似的元件符號表示圖5中類似的特徵，且在下一製造階段，從環繞開口32的鰭片12的表面藉由磊晶生長製程生長半導體材料層34。層34可從閘極結構22、23之間的空間向外橫向延伸，具有小平面形狀(faceted shape)。磊晶生長層34具有頂部表面35，其可突伸超出鰭片12的頂部表面11。
該磊晶生長製程可為選擇性的，因為不從介電表面例如硬遮罩區段18、共形層26或側壁間隔物30生長該半導體材料。可用一定濃度的摻雜物在磊晶生長期間原位摻雜層34。在一個實施例中，可用提供p型導電性的p型摻雜物(例如，硼)在磊晶生長期間原位摻雜層34。在一個替代實施例中，可用提供n型導電性的n型摻雜物(例如，磷及/或砷)在磊晶生長期間原位摻雜層34。層34可具有包含鍺及矽的組成，且在一個實施例中，層34可由矽-鍺組成。在一個實施例中，層34可由矽-鍺組成，並 可包含p型摻雜物。在一個替代實施例中，層34可由矽組成，並可包含n型摻雜物。
請參照圖7，其中，類似的元件符號表示圖6中類似的特徵，且在下一製造階段，鄰近各閘極結構22、23、24的側表面或側壁形成側壁間隔物36。藉由沉積由介電材料(例如二氧化矽)組成的共形層，並用非等向性蝕刻製程(例如反應離子蝕刻)蝕刻所沉積的共形層，可形成側壁間隔物36。
在閘極結構23、24上的側壁間隔物36之間的鰭片12中可形成摻雜區38。摻雜區38具有可與鰭片12的頂部表面11共同延伸的頂部表面39。摻雜區38包含一定濃度的n型或p型摻雜物，且摻雜區38可經摻雜以與層34具有相同的導電類型。摻雜區38可藉由離子植入製程形成，該製程引入高能離子(如單向箭頭示意所示)，離子軌跡停止於鰭片12中的一定深度範圍內。可自合適的源氣體生成所述離子，並使用離子植入工具在給定的植入條件下將所述離子植入鰭片12中。該植入條件(例如，離子種類、劑量、動能、傾斜角度)可經選擇以調節摻雜區38的特性(例如，深度分佈)。層34也與摻雜區38同時被植入。例如，層34的該植入可用以調節接面分佈。
在一個實施例中，藉由植入提供p型導電性的p型摻雜物離子(例如，硼)可在鰭片12中形成摻雜區38。在一個替代實施例中，藉由植入提供n型導電性的n型摻雜物離子(例如，磷及/或砷)可在鰭片12中同時形成摻雜區38。閘極結構22、23、24及側壁間隔物36可用以自對準該離子植入製程。
請參照圖8，其中，類似的元件符號表示圖7中類似的特徵，且在下一製造階段，執行替代閘極製程，以用閘極結構40、42、44替代閘極結構22、23、24並完成該場效電晶體的結構10。閘極結構40、42、44可包括由以一種或多種金屬閘極材料(例如功函數金屬)組成的層56，以及由介電材料(例如高k介電材料，如氧化鉿)組成的層58。各閘極結構40、42、44具有相對的側表面或側壁41、43。閘極覆蓋層54可設於各閘極結構40、42、44上方。
由於該替代閘極製程，閘極結構40、42、44採用閘極結構22、23、24的圖案，包括該多個間距。結果是，閘極結構40的側壁41與閘極結構42的側壁41以距離d3隔開，且閘極結構42的側壁41與閘極結構44的側壁41以大於距離d3的距離d4隔開。在一個實施例中，距離d4可等於或大致等於距離d3的兩倍。在此實施例中，閘極結構40、42可具有1CPP(接觸(多晶)間距)閘極間距，且閘極結構42、44可具有2CPP閘極間距。在其它實施例中，距離d4可等於或大致等於距離d3的整數倍，取決於所移除的相鄰硬遮罩區段18的數目。在該整數是三(3)並移除閘極結構24的實施例中，閘極結構40、42可具有1CPP(接觸(多晶)間距)閘極間距，且鄰近閘極結構42的閘極結構(未顯示)與閘極結構42可具有3CPP閘極間距。
結構10包括由層34提供的嵌埋源極/汲極區46以及由摻雜區38提供的非嵌埋源極/汲極區48。本文中所使用的術語“源極/汲極區”是指可充當場效電晶體的源極或汲極的半導體材料摻雜區。源極/汲極區46(也就是，層34)橫向位於閘極結構40與閘極結構42之間，且源極/汲極 區46(也就是，摻雜區38)橫向位於閘極結構42與閘極結構44之間。非嵌埋源極/汲極區48沒有磊晶半導體材料，且僅包括藉由離子植入在鰭片12中形成的摻雜區38。鰭片12提供用以形成源極/汲極區46、48的半導體本體，所述源極/汲極區因分別形成的不同方式而具有非對稱的佈置。通道區52設於橫向位於源極/汲極區46與源極/汲極區48之間並在上覆閘極結構40下方的鰭片12中。層間介電層50的區段可位於源極/汲極區46、48上方的閘極結構40、42、44之間的空間中。
源極/汲極區48完全位於鰭片12的頂部表面11下方。尤其，提供源極/汲極區48的摻雜區38藉由離子植入完全位於鰭片12的頂部表面11下方，且摻雜區38的頂部表面39可與頂部表面11共同延伸。源極/汲極區46可突伸超出鰭片12的頂部表面11。尤其，提供源極/汲極區46的磊晶生長層34可突伸超出鰭片12的頂部表面11，以使其頂部表面35位於頂部表面11之上。源極/汲極區46具有等於層34的寬度的寬度w1，且源極/汲極區48具有等於摻雜區38的寬度的寬度w2，且源極/汲極區48的寬度w2大於源極/汲極區46的寬度w1。源極/汲極區48的增加的寬度源自區域60中的閘極間距大於區域62。
在一個實施例中，源極/汲極區46可提供該場效電晶體的結構10中的源極，且源極/汲極區48可提供該場效電晶體的結構10中的汲極。在一個替代實施例中，源極/汲極區46可提供該場效電晶體的結構10中的汲極，且源極/汲極區48可提供該場效電晶體的結構10中的源極。源極/汲極區46、48經摻雜以具有相同極性的導電類型(也就是，相同的導電類型)。源極/汲極區46可具有與源極/汲極區48不同的摻雜物濃度，因為 它們在不同的時間並藉由流程中的不同技術形成。
隨後執行中間製程及後端製程，包括形成接觸、過孔，以及與該場效電晶體耦接的互連結構的線路。
在操作時，與在源極側及汲極側上的閘極結構具有1CPP閘極間距的傳統場效電晶體相比，具有提供源極的源極/汲極區46以及提供汲極的源極/汲極區48的場效電晶體可表現出射頻性能的改進(例如，在最大穩定增益(也就是，MSG或功率增益)、截止頻率(fT)、以及最大振盪頻率(fMax)方面的改進)，以及擊穿電壓(breakdown voltage)的增加。在汲極側上的該較寬間距可降低閘極-汲極電容。結構10可包括具有不同閘極間距的額外閘極結構，且嵌埋源極/汲極區46及非嵌埋源極/汲極區48可被重複用於成對的閘極結構，以形成用於射頻積體電路的場效電晶體。
上述方法用於積體電路晶片的製造。製造者可以原始晶圓形式(例如，作為具有多個未封裝晶片的單個晶圓)、作為裸晶片(bare die)、或者以封裝形式分配所得的積體電路晶片。在後一種情況中，該晶片設於單晶片封裝件中(例如塑料承載件，其具有附著至母板或其它更高層次承載件的引腳)或者多晶片封裝件中(例如陶瓷承載件，其具有單面或雙面互連或嵌埋互連)。在任何情況下，可以將該晶片與其它晶片、分立電路元件和/或其它信號處理裝置集成，作為中間產品或最終產品的部分。
本文中引用術語例如“垂直”、“水平”等作為示例來建立參考框架，並非限制。本文中所使用的術語“水平”被定義為與半導體基板的傳統平面平行的平面，而不論其實際的三維空間取向。術語“垂直”及“正交”是指垂直於如剛剛所定義的水平面的方向。術語“橫向”是指在該水平平面 內的方向。
本文中引用的由近似語言例如“大約”、“大致”及“基本上”所修飾的術語不限於所指定的精確值。該近似語言可對應於用以測量該值的儀器的精度，且除非另外依賴於該儀器的精度，否則可表示所述值的+/- 10%。
與另一個特徵“連接”或“耦接”的特徵可與該另一個特徵直接連接或耦接，或者可存在一個或多個中間特徵。如果不存在中間特徵，則特徵可與另一個特徵“直接連接”或“直接耦接”。如存在至少一個中間特徵，則特徵可與另一個特徵“非直接連接”或“非直接耦接”。在另一個特徵“上”或與其“接觸”的特徵可直接在該另一個特徵上或與其直接接觸，或者可存在一個或多個中間特徵。如果不存在中間特徵，則特徵可直接在另一個特徵“上”或與其“直接接觸”。如存在至少一個中間特徵，則特徵可“不直接”在另一個特徵“上”或與其“不直接接觸”。
對本發明的各種實施例所作的說明是出於示例說明的目的，而非意圖詳盡無遺或限於所揭示的實施例。許多修改及變更對於本領域的普通技術人員將顯而易見，而不背離所述實施例的範圍及精神。本文中所使用的術語經選擇以最佳解釋實施例的原理、實際應用或在市場已知技術上的技術改進，或者使本領域的普通技術人員能夠理解本文中所揭示的實施例。
10:結構
11:頂部表面
12:鰭片
14:基板
26:共形層
34:半導體材料層、層、磊晶生長層
35:頂部表面
38:摻雜區
39:頂部表面
40:閘極結構
41:側壁
42:閘極結構
43:側壁
44:閘極結構
46:嵌埋源極/汲極區、源極/汲極區
48:非嵌埋源極/汲極區、源極/汲極區
50:層間介電層
52:通道區
54:閘極覆蓋層
56:層
58:層
60:區域
62:區域
d3,d4:距離
w1,w2:寬度

Claims (19)

  1. 一種用於場效電晶體的結構，該結構包括：半導體本體；第一閘極結構，延伸於該半導體本體上方，該第一閘極結構包括第一側壁以及與該第一側壁相對的第二側壁；第一源極/汲極區，包括位於該半導體本體的第一部分上的磊晶半導體層，該第一源極/汲極區位於鄰近該第一閘極結構的該第一側壁；以及第二源極/汲極區，在該半導體本體的第二部分中，該第二源極/汲極區位於鄰近該第一閘極結構的該第二側壁，其中，該第一源極/汲極區具有第一寬度，且該第二源極/汲極區具有大於該第一寬度的第二寬度，以及其中，該第一源極/汲極區包括摻雜物的第一濃度，且該第二源極/汲極區包括該摻雜物的第二濃度，該摻雜物的該第二濃度不同於該第一濃度。
  2. 如請求項1所述的結構，其中，該半導體本體為鰭片。
  3. 如請求項2所述的結構，其中，該鰭片具有頂部表面，且該第二源極/汲極區形成於完全在該鰭片的該頂部表面下方的該鰭片的該第二部分中。
  4. 如請求項3所述的結構，其中，該第一源極/汲極區的該磊晶半導體層形成於該鰭片的該第一部分中的開口中，且該第一源極/汲極區的該磊晶半導體層具有高出該鰭片的該頂部表面的頂部表面。
  5. 如請求項1所述的結構，進一步包括：第二閘極結構，延伸於該半導體本體上方，該第二閘極結構位於鄰近 該第一閘極結構的該第二側壁，其中，該第二源極/汲極區橫向位於該第一閘極結構與該第二閘極結構之間。
  6. 如請求項5所述的結構，進一步包括：第三閘極結構，延伸於該半導體本體上方，該第三閘極結構位於鄰近該第一閘極結構的該第一側壁，其中，該第一源極/汲極區橫向位於該第一閘極結構與該第三閘極結構之間。
  7. 如請求項6所述的結構，其中，該第二閘極結構具有側壁，該第三閘極結構具有側壁，該第一閘極結構的該第一側壁與該第三閘極結構的該側壁以第一距離隔開，且該第一閘極結構的該第一側壁與該第二閘極結構的該側壁以大於該第一距離的第二距離隔開。
  8. 如請求項7所述的結構，其中，該第二距離等於該第一距離的整數倍。
  9. 如請求項7所述的結構，其中，該第二距離等於該第一距離的兩倍。
  10. 如請求項1所述的結構，其中，該第二源極/汲極區沒有磊晶半導體材料。
  11. 如請求項1所述的結構，其中，該第一源極/汲極區為該場效電晶體的源極，且該第二源極/汲極區為該場效電晶體的汲極。
  12. 一種用於形成場效電晶體的結構的方法，該方法包括：形成延伸於半導體本體上方的第一閘極結構； 在該半導體本體的第一部分上形成第一源極/汲極區的磊晶半導體層；以及在該半導體本體的第二部分中形成第二源極/汲極區，其中，該第一閘極結構包括第一側壁以及與該第一側壁相對的第二側壁，該第一源極/汲極區位於鄰近該第一閘極結構的該第一側壁，該第二源極/汲極區位於鄰近該第一閘極結構的該第二側壁，該第一源極/汲極區具有第一寬度，且該第二源極/汲極區具有大於該第一寬度的第二寬度。
  13. 如請求項12所述的方法，其中，該半導體本體為鰭片，該鰭片具有頂部表面，且該第二源極/汲極區完全形成於該鰭片的該頂部表面下方。
  14. 如請求項13所述的方法，其中，該第一源極/汲極區的該磊晶半導體層形成於該鰭片的該第一部分中的開口中，且該第一源極/汲極區的該磊晶半導體層具有高出該鰭片的該頂部表面的頂部表面。
  15. 如請求項12所述的方法，進一步包括：形成延伸於該半導體本體上方的第二閘極結構，其中，該第二源極/汲極區橫向位於該第一閘極結構與該第二閘極結構之間。
  16. 如請求項15所述的方法，進一步包括：形成延伸於該半導體本體上方的第三閘極結構，其中，該第一源極/汲極區的該磊晶半導體層橫向位於該第一閘極結構與該第三閘極結構之間。
  17. 如請求項16所述的方法，其中，該第二閘極結構具有側 壁，該第三閘極結構具有側壁，該第一閘極結構的該第一側壁與該第三閘極結構的該側壁以第一距離隔開，且該第一閘極結構的該第一側壁與該第二閘極結構的該側壁以大於該第一距離的第二距離隔開。
  18. 如請求項17所述的方法，其中，該第二距離等於該第一距離的整數倍。
  19. 如請求項12所述的方法，其中，該第二源極/汲極區沒有磊晶半導體材料。
TW109146897A 2020-01-30 2020-12-30 具有非對稱源極與汲極之電晶體 TWI761010B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/776,938 2020-01-30
US16/776,938 US11239366B2 (en) 2020-01-30 2020-01-30 Transistors with an asymmetrical source and drain

Publications (2)

Publication Number Publication Date
TW202135327A TW202135327A (zh) 2021-09-16
TWI761010B true TWI761010B (zh) 2022-04-11

Family

ID=76853688

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109146897A TWI761010B (zh) 2020-01-30 2020-12-30 具有非對稱源極與汲極之電晶體

Country Status (4)

Country Link
US (1) US11239366B2 (zh)
CN (1) CN113270484A (zh)
DE (1) DE102021101870A1 (zh)
TW (1) TWI761010B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465976B2 (en) * 2005-05-13 2008-12-16 Intel Corporation Tunneling field effect transistor using angled implants for forming asymmetric source/drain regions
US20140252477A1 (en) * 2013-03-08 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with an Asymmetric Source/Drain Structure and Method of Making Same
US20180277662A1 (en) * 2017-03-24 2018-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. High-speed semiconductor device and method for forming the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794256B1 (en) 2003-08-04 2004-09-21 Advanced Micro Devices Inc. Method for asymmetric spacer formation
DE102005009023B4 (de) 2005-02-28 2011-01-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Herstellen einer Gateelektrodenstruktur mit asymmetrischen Abstandselementen und Gateestruktur
US20090090980A1 (en) 2007-10-08 2009-04-09 Mingchu King Asymmetric-ldd mos device
US8587075B2 (en) * 2008-11-18 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistor with metal source
US20110049582A1 (en) 2009-09-03 2011-03-03 International Business Machines Corporation Asymmetric source and drain stressor regions
US7989297B2 (en) 2009-11-09 2011-08-02 International Business Machines Corporation Asymmetric epitaxy and application thereof
CN102468164B (zh) * 2010-10-29 2014-10-08 中国科学院微电子研究所 晶体管及其制造方法
US8633082B2 (en) 2010-11-23 2014-01-21 International Business Machines Corporation Method for fabricating high-gain MOSFETs with asymmetric source/drain doping for analog and RF applications
US8637371B2 (en) 2012-02-16 2014-01-28 International Business Machines Corporation Non-planar MOSFET structures with asymmetric recessed source drains and methods for making the same
US9991165B1 (en) 2016-11-29 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetric source/drain epitaxy
US10163900B2 (en) * 2017-02-08 2018-12-25 Globalfoundries Inc. Integration of vertical field-effect transistors and saddle fin-type field effect transistors
CN108630740B (zh) * 2017-03-16 2021-07-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10475790B2 (en) 2017-09-28 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric gate pitch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465976B2 (en) * 2005-05-13 2008-12-16 Intel Corporation Tunneling field effect transistor using angled implants for forming asymmetric source/drain regions
US20140252477A1 (en) * 2013-03-08 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with an Asymmetric Source/Drain Structure and Method of Making Same
US20180277662A1 (en) * 2017-03-24 2018-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. High-speed semiconductor device and method for forming the same

Also Published As

Publication number Publication date
TW202135327A (zh) 2021-09-16
CN113270484A (zh) 2021-08-17
US11239366B2 (en) 2022-02-01
DE102021101870A1 (de) 2021-08-05
US20210242339A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
KR101795875B1 (ko) 반도체 구조물 및 이의 제조 방법
US11158739B2 (en) Semiconductor structure having field plate and associated fabricating method
TWI622129B (zh) 半導體結構及其製造方法
TW201919230A (zh) 積體電路
KR20190054904A (ko) 킹크 효과를 감소시키기 위한 트랜지스터 레이아웃
US10164006B1 (en) LDMOS FinFET structures with trench isolation in the drain extension
US11545398B2 (en) Semiconductor device
US10290712B1 (en) LDMOS finFET structures with shallow trench isolation inside the fin
US20220199828A1 (en) Fin transistors with doped control layer for junction control
TWI685882B (zh) 具有多閘極結構之ｌｄｍｏｓ ｆｉｎｆｅｔ結構
US11563085B2 (en) Transistors with separately-formed source and drain
TW202145572A (zh) 具有不對稱設置的源／汲區的電晶體
TWI761010B (zh) 具有非對稱源極與汲極之電晶體
TWI751604B (zh) 一或多個埋藏多晶層上方之鰭型場效電晶體
KR100582374B1 (ko) 고전압 트랜지스터 및 그 제조 방법
CN113451308A (zh) 源极/漏极区具有外延半导体材料区段的晶体管
CN113410231A (zh) 具有分段外延半导体层的晶体管
US11374002B2 (en) Transistors with hybrid source/drain regions
US11205701B1 (en) Transistors with sectioned extension regions
US11862467B2 (en) Semiconductor structure and method of manufacturing the same
TWI765757B (zh) 半導體元件及其製造方法
CN110323136B (zh) 一种FinFET制造工艺
CN117476463A (zh) 半导体结构及其形成方法
KR100573274B1 (ko) 전계 효과 트렌지스터 및 그의 제조방법