CN113410231A - 具有分段外延半导体层的晶体管 - Google Patents

具有分段外延半导体层的晶体管 Download PDF

Info

Publication number
CN113410231A
CN113410231A CN202110184587.6A CN202110184587A CN113410231A CN 113410231 A CN113410231 A CN 113410231A CN 202110184587 A CN202110184587 A CN 202110184587A CN 113410231 A CN113410231 A CN 113410231A
Authority
CN
China
Prior art keywords
semiconductor layer
section
semiconductor
cavity
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110184587.6A
Other languages
English (en)
Inventor
顾四朋
H·贾德森
王海艇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of CN113410231A publication Critical patent/CN113410231A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/515—Insulating materials associated therewith with cavities, e.g. containing a gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及具有分段外延半导体层的晶体管，揭示场效应晶体管的结构以及形成场效应晶体管的结构的方法。第一及第二栅极结构延伸于半导体本体上方，第二栅极结构延伸于半导体本体上方。源/漏区横向位于该第一栅极结构与该第二栅极结构之间。该源/漏区包括第一半导体层及第二半导体层。该第一半导体层具有第一区段与第二区段。该第二半导体层横向位于该第一半导体层的该第一区段与该第一半导体层的该第二区段之间。

Description

具有分段外延半导体层的晶体管
技术领域
本发明涉及半导体装置制造及集成电路，尤其涉及场效应晶体管的结构以及形成场效应晶体管的结构的方法。
背景技术
可使用互补金属氧化物半导体(complementary-metal-oxide-semiconductor；CMOS)制程来建立p型与n型场效应晶体管的组合，将该p型与n型场效应晶体管用作装置，以构建例如逻辑单元(logic cell)。场效应晶体管通常包括源极、漏极、位于该源极与漏极之间的沟道区、以及与该沟道区叠置的栅极电极。当向该栅极电极施加超过特征阈值电压的控制电压时，在该源极与漏极之间的该沟道区中发生载流子流，从而产生装置输出电流。场效应晶体管可包括与多个沟道区叠置的多个栅极。
场效应晶体管的源极与漏极可同时形成。一种方法是向半导体本体的区中注入含有n型掺杂物或p型掺杂物的离子，以提供源极及漏极。另一种方法是从半导体本体外延生长半导体材料区段，以形成源极及漏极。可用n型掺杂物或p型掺杂物在外延生长期间原位掺杂该半导体材料。
多栅极场效应晶体管中的宽栅极间距可引起为了提供源极及漏极而在腔体中外延生长的半导体材料填充不足。该填充不足可能降低装置性能，例如降低射频性能指标，如功率增益。该填充不足还可能降低其它性能指标。例如，可能减少晶体管偏置于饱和区时的漏极电流(Idsat)，并可能增加接触电阻。该填充不足还可能引起接触断开问题。
需要改进的场效应晶体管的结构以及形成场效应晶体管的结构的方法。
发明内容
在本发明的一个实施例中，提供一种用于场效应晶体管的结构。该结构包括：半导体本体，延伸于该半导体本体上方的第一栅极结构，延伸于该半导体本体上方的第二栅极结构，以及横向位于该第一栅极结构与该第二栅极结构之间的源/漏区。该源/漏区包括第一半导体层及第二半导体层。该第一半导体层具有第一区段与第二区段。该第二半导体层横向位于该第一半导体层的该第一区段与该第一半导体层的该第二区段之间。
在本发明的一个实施例中，提供一种形成用于场效应晶体管的结构的方法。该方法包括：形成延伸于半导体本体上方的第一栅极结构，形成延伸于该半导体本体上方的第二栅极结构，以及形成位于该第一栅极结构与该第二栅极结构之间的该半导体本体上的第一半导体层。该方法还包括形成横向位于该第一栅极结构与该第一半导体层之间的第二半导体层的第一区段，以及形成横向位于该第二栅极结构与该第一半导体层之间的第二半导体层的第二区段。该第一半导体层以及该第二半导体层的该第一及第二区段是该场效应晶体管的源/漏区的组成部分。
附图说明
包含于并构成本说明书的一部分的附图示例说明本发明的各种实施例，并与上面所作的有关本发明的概括说明以及下面所作的有关这些实施例的详细说明一起用以解释本发明的这些实施例。在这些附图中，类似的附图标记表示不同视图中类似的特征。
图1-6显示依据本发明的实施例处于处理方法的连续制造阶段的场效应晶体管的结构的剖视图。
图7显示处于图6之后的该处理方法的制造阶段的该结构的剖视图。
图7A、7B、7C显示沿大体平行于栅极结构的纵轴所撷取的图7的结构的不同部分的剖视图。
图8显示处于图7之后的该处理方法的制造阶段的该结构的剖视图。
具体实施方式
请参照图1并依据本发明的实施例，场效应晶体管的结构10包括设于衬底14上方并从该衬底向上突出的鳍片12。鳍片12及衬底14可由单晶半导体材料组成，例如单晶硅。鳍片12可通过利用光刻及蚀刻制程图案化衬底14形成，或者通过自对准多重图案化制程形成。浅沟槽隔离16(图7A、7B、7C)可围绕鳍片12的下方区段60。在浅沟槽隔离16的顶部表面之上显露鳍片12的上方区段62。鳍片12定义可用以形成场效应晶体管的半导体本体。鳍片12的上方区段62包括顶部表面11。
栅极结构18在鳍片12上方并横越该鳍片12及浅沟槽隔离16沿着相应纵轴而横向延伸。各栅极结构18横向于鳍片12对准，叠置并包覆鳍片12的上方区段62的顶部表面11及侧表面。各栅极结构18可包括由导体(例如多晶硅(也就是polysilicon))组成的伪栅极20，以及由电性绝缘体(例如二氧化硅)组成的介电层22。在各栅极结构18上方可设置栅极覆盖体21。
邻近各栅极结构18的侧表面或侧壁19设置侧间隙壁24。侧间隙壁24可通过沉积由介电材料(例如低k介电材料)组成的共形层并利用非等向性蚀刻制程例如反应离子蚀刻蚀刻所沉积的共形层形成。
掺杂区26、28可形成于鳍片12的上方区段62中并设置于栅极结构18上的侧间隙壁24之间。掺杂区26、28含有一定浓度的n型或p型掺杂物。掺杂区26、28可通过引入能量离子的离子注入制程形成，如单箭头示意标示，离子轨迹停止于鳍片12中的一深度范围内。可从合适的源气体生成该离子，并利用离子注入工具以给定的注入条件注入鳍片12中。可选择注入条件(例如，离子种类、剂量、动能、倾斜角度)以调节掺杂区26、28的特性(例如，深度分布)。在用以形成不同类型的场效应晶体管的衬底14的其它区域上方可临时形成注入掩膜。
在一个实施例中，可通过注入提供p型导电性的p型掺杂物的离子(例如，硼)在鳍片12中同时形成掺杂区26、28。在一个替代实施例中，可通过注入提供n型导电性的n型掺杂物的离子(例如，磷及/或砷)在鳍片12中同时形成掺杂区26、28。在一个实施例中，掺杂区26、28的掺杂物浓度可相等或基本上相等。栅极结构18及侧间隙壁24可用以自对准该离子注入制程。
在一个替代实施例中，可从该装置构造省略掺杂区26、28，从而不改变鳍片12的掺杂(若有的话)。
请参照图2，其中，类似的附图标记表示图1中类似的特征，且在下一制造阶段，在栅极结构18上的栅极覆盖体21、侧间隙壁24，以及掺杂区26、28上方沉积共形层30作为衬里。共形层30可由例如非晶碳组成，并可通过例如原子层沉积沉积。可将共形层30的材料选择为不同于栅极覆盖体21及侧间隙壁24的材料，以便于促进后续的蚀刻制程。
请参照图3，其中，类似的附图标记表示图2中类似的特征，且在下一制造阶段，利用非等向性蚀刻制程通过蚀刻共形层30(图2)形成间隙壁34。该蚀刻制程可为反应离子蚀刻制程，其相对于栅极覆盖体21、侧间隙壁24以及鳍片12的材料选择性蚀刻构成间隙壁34的材料。在提到材料移除制程(例如，蚀刻)时本文中所使用的术语“选择性”表示目标材料的材料移除速率(也就是，蚀刻速率)高于暴露于该材料移除制程的至少另一种材料的材料移除速率(也就是，蚀刻速率)。间隙壁34(其为临时结构组件)可相对于鳍片12的顶部表面11具有与侧间隙壁24大致相同的高度。开口32定义于间隙壁34之间并沿垂直方向延伸至掺杂区26、28。由于通过该蚀刻制程移除共形层30，所以在开口32的底部暴露位于各掺杂区26、28上方的鳍片12的顶部表面11。
请参照图4，其中，类似的附图标记表示图3中类似的特征，且在下一制造阶段，从位于掺杂区26、28上方的鳍片12的上方区段62的顶部表面11(图7B)以区段形式外延生长层36。层36可由半导体材料组成。可相对于鳍片12的材料选择半导体层36的材料，从而可相对于半导体层36选择性蚀刻鳍片12。在一个实施例中，层36可由硅-锗组成。可相对于鳍片12的材料选择半导体层36的材料，以使鳍片12及半导体层36没有蚀刻选择性。在一个替代实施例中，层36可由硅或硅-磷组成。
半导体层36可与位于各掺杂区26、28上方的鳍片12的顶部表面11直接接触。该外延生长制程可为选择性的，因为半导体层36的材料不从介电表面(例如浅沟槽隔离16、栅极覆盖体21、侧间隙壁24以及间隙壁34的表面)生长。由于在外延生长期间所提供的约束，半导体层36以与开口32具有相同宽度的区段形式形成。
半导体层36的厚度(可相对于由鳍片12的顶部表面11定义的参考平面沿垂直方向测量)相对于同一参考平面小于间隙壁34的高度。由间隙壁34覆盖的掺杂区26、28的部分未被外延生长的半导体层36的区段覆盖。半导体层36的各区段可具有宽度w，其小于相邻栅极结构18上的侧间隙壁24之间的间距s。
请参照图5，其中，类似的附图标记表示图4中类似的特征，且在下一制造阶段，移除间隙壁34，以暴露先前被间隙壁34覆盖而未被半导体层36的区段覆盖的掺杂区26、28的部分。可通过相对于层36的半导体材料具有选择性的蚀刻制程移除间隙壁34，从而使层36的区段完好并覆盖掺杂区26、28的相应部分。该蚀刻制程还可相对于栅极覆盖体21及侧间隙壁24选择性移除间隙壁34。由半导体层36的区段覆盖的掺杂区26、28的相应部分可与相邻对的栅极结构18等距离。
请参照图6，其中，类似的附图标记表示图5中类似的特征，且在下一制造阶段，在各相邻对的栅极结构18之间的鳍片12中形成腔体38、40。腔体38、40可延伸给定深度d至鳍片12中。可通过相对于栅极覆盖体21及侧间隙壁24具有选择性的蚀刻制程形成腔体38、40。半导体层36的区段在蚀刻制程期间充当保护覆盖体，以在各种情况下将鳍片12的部分41掩蔽并横向保持于腔体38与腔体40之间。可通过该蚀刻制程腐蚀和缩短半导体层36的区段，而不是消耗和移除。在一个实施例中，半导体层36的区段的厚度可大于腔体38、40的深度。半导体层36的区段位于鳍片12的部分41上方。在一个实施例中，半导体层36的区段与鳍片12的部分41具有基本上相同的宽度。在一个实施例中，半导体层36的区段与鳍片12的部分41直接接触。
腔体38、40的形成移除与鳍片12的部分41相邻的掺杂区26、28的部分。掺杂区26的部分及掺杂区28的部分在鳍片12的相应部分41中保持完好。在一个实施例中，腔体38、40的深度可等于或基本上等于掺杂区26、28的厚度。
请参照图7、7A、7B、7C，其中，类似的附图标记表示图6中类似的特征，且在下一制造阶段，从鳍片12中与腔体38、40接壤的表面，尤其从腔体38、40之间的鳍片12的部分41的顶部表面11及侧表面13，以相应区段形式生长外延半导体材料层42。外延半导体层42的区段独立生长于各腔体38、40内部，从而与单个大腔体相比，为外延生长提供显着较大的表面积。外延半导体层42可从栅极结构18之间的空间横向延伸并在半导体层36的区段上提供包覆层(cladding)，半导体层36的区段嵌埋于外延半导体层42中。外延半导体层42的各区段部分地位于腔体38、40的其中之一中，并部分地延伸于鳍片12的顶部表面11之上。外延半导体层42的不同区段在半导体层36的相关区段之上合并。
该外延生长制程可为选择性的，因为该半导体材料不从介电表面(例如浅沟槽隔离16、栅极覆盖体21以及侧间隙壁24的表面)生长。可用一定浓度的掺杂物在外延生长期间原位掺杂外延半导体层42。在一个实施例中，外延半导体层42可具有与掺杂区26、28相同的导电类型。在一个实施例中，可用提供n型导电性的n型掺杂物(例如磷及/或砷)在外延生长期间原位掺杂外延半导体层42。在一个替代实施例中，可用提供p型导电性的p型掺杂物(例如硼)在外延生长期间原位掺杂外延半导体层42。外延半导体层42可具有含有锗及硅的组成，且在一个实施例中，外延半导体层42可由硅-锗组成。在一个实施例中，外延半导体层42可由硅组成，且可含有n型掺杂物(例如，磷)。在一个替代实施例中，外延半导体层42可由硅-锗组成并可包含p型掺杂物(例如，硼)。
在每对腔体38、40中的外延半导体层42的区段接触在腔体38与腔体40之间的鳍片12的部分41。半导体层42还与位于鳍片12的各部分41上的半导体层36的区段直接接触。位于各腔体38中的外延半导体层42的区段可与鳍片12的部分41的一个侧表面13以及半导体层36的上覆区段直接接触，且位于各腔体40中的外延半导体层42的区段可与鳍片12的部分41的相对侧表面13以及半导体层36的上覆区段直接接触。掺杂区26、28的部分分别被包括于半导体层36的区段下方的鳍片12的部分41中。鳍片12的部分41定义腔体38中的外延半导体层42的区段与腔体40中的外延半导体层42的区段之间的分隔。鳍片12的部分43定义腔体38中的外延半导体42的区段与腔体40中的外延半导体层42的区段之间的分隔。
请参照图8，其中，类似的附图标记表示图7中类似的特征，且在下一制造阶段，执行替代栅极制程，以用栅极结构46、47、48替代栅极结构18，并完成该场效应晶体管的结构10。栅极结构46、47、48可包括由一种或多种金属栅极材料(例如功函数金属)组成的电极层64，以及由介电材料(例如高k介电材料，如氧化铪)组成的栅极介电层66。
结构10包括由半导体层42的区段、半导体层36的区段、以及鳍片12的部分41中的掺杂区26提供的源/漏区50。结构10包括由半导体层42的区段以及鳍片12的部分41中的掺杂区28提供的源/漏区52。本文中所使用的术语“源/漏区”是指可充当场效应晶体管的源极或漏极的半导体材料掺杂区。在一个实施例中，源/漏区50可提供结构10中的源极，且源/漏区52可提供结构10中的漏极。在一个替代实施例中，源/漏区50可提供结构10中的漏极，且源/漏区52可提供结构10中的源极。源/漏区50、52经掺杂以具有相同极性的导电类型。鳍片12提供用以形成源/漏区50、52的半导体本体，且源/漏区50、52具有对称的布置。
沟道区55设于源/漏区50与源/漏区52之间以及上覆栅极结构47下方的鳍片12的部分中。被包括于源/漏区50中的半导体层36的区段分别以距离d1及d2与栅极结构46、47的相邻侧壁49上的侧间隙壁24横向隔开。在一个实施例中，距离d1与d2可相等或基本上相等。类似地，被包括于源/漏区52中的半导体层36的区段分别以距离d1及d2与栅极结构47、48的相邻侧壁49上的侧间隙壁24横向隔开。
接着执行中间工艺制程及后端工艺制程，包括形成接触、过孔、以及与该场效应晶体管耦接的互连结构的线路。位于该互连结构的层间介电层58中的接触56与源/漏区50、52耦接。
源/漏区50、52可通过外延半导体层42的外延半导体材料在填充方面呈现改进。依赖较小的腔体38、40而不是单个较大的腔体为外延生长提供较大的晶种面积以及较小的填充体积，并可补偿较大的栅极间距，以减轻填充不足(underfilling)。因此，源/漏区50、52可包括较大的总体体积的外延半导体材料。半导体层36的区段的存在(嵌埋于外延半导体层42的区段中)可用以减小接触电阻。结构10可包括具有较宽栅极间距的额外栅极结构，且可针对成对的栅极结构重复源/漏区52、54，以形成用于射频集成电路的多栅极场效应晶体管。
上述方法用于集成电路芯片的制造。制造者可以原始晶圆形式(例如，作为具有多个未封装芯片的单个晶圆)、作为裸芯片、或者以封装形式分配所得的集成电路芯片。在后一种情况中，该芯片安装于单芯片封装件中(例如塑料承载件，其具有附着至母板或其它更高层次承载件的引脚)或者多芯片封装件中(例如陶瓷承载件，其具有单面或双面互连或嵌埋互连)。在任何情况下，可将该芯片与其它芯片、分立电路元件和/或其它信号处理装置集成，作为中间产品或最终产品的部分。
本文中引用术语例如“垂直”、“水平”等作为示例来建立参考框架，并非限制。本文中所使用的术语“水平”被定义为与半导体衬底的传统平面平行的平面，而不论其实际的三维空间取向。术语“垂直”及“正交”是指垂直于如刚刚所定义的水平面的方向。术语“横向”是指在该水平平面内的方向。
本文中引用的由近似语言例如“大约”、“大致”及“基本上”所修饰的术语不限于所指定的精确值。该近似语言可对应于用以测量该值的仪器的精度，且除非另外依赖于该仪器的精度，否则可表示所述值的+/-10％。
与另一个特征“连接”或“耦接”的特征可与该另一个特征直接连接或耦接，或者可存在一个或多个中间特征。如果不存在中间特征，则特征可与另一个特征“直接连接”或“直接耦接”。如存在至少一个中间特征，则特征可与另一个特征“非直接连接”或“非直接耦接”。在另一个特征“上”或与其“接触”的特征可直接在该另一个特征上或与其直接接触，或者可存在一个或多个中间特征。如果不存在中间特征，则特征可直接在另一个特征“上”或与其“直接接触”。如存在至少一个中间特征，则特征可“不直接”在另一个特征“上”或与其“不直接接触”。
对本发明的各种实施例所作的说明是出于示例说明的目的，而非意图详尽无遗或限于所揭示的实施例。许多修改及变更对于本领域的普通技术人员将显而易见，而不背离所述实施例的范围及精神。本文中所使用的术语经选择以最佳解释实施例的原理、实际应用或在市场已知技术上的技术改进，或者使本领域的普通技术人员能够理解本文中所揭示的实施例。

Claims (20)

1.一种用于场效应晶体管的结构，该结构包括：
半导体本体；
第一栅极结构，延伸于该半导体本体上方；
第二栅极结构，延伸于该半导体本体上方；以及
第一源/漏区，横向位于该第一栅极结构与该第二栅极结构之间，该第一源/漏区包括第一半导体层及第二半导体层，该第一半导体层具有第一区段与第二区段，且该第二半导体层横向位于该第一半导体层的该第一区段与该第一半导体层的该第二区段之间。
2.如权利要求1所述的结构，其中，该半导体本体包括第一腔体及第二腔体，该第一半导体层的该第一区段位于该第一腔体中，且该第一半导体层的该第二区段位于该第二腔体中。
3.如权利要求2所述的结构，其中，该半导体本体包括横向位于该第一腔体与该第二腔体之间的部分。
4.如权利要求3所述的结构，其中，该第二半导体层位于该半导体本体的该部分上。
5.如权利要求4所述的结构，其中，该第二半导体层与该半导体本体的该部分直接接触。
6.如权利要求3所述的结构，其中，该半导体本体的该部分包括含有掺杂物的掺杂区。
7.如权利要求3所述的结构，其中，该半导体本体的该部分与该第二半导体层具有基本上相同的宽度。
8.如权利要求3所述的结构，其中，位于该第一腔体中的该第一半导体层的该第一区段与该半导体本体的该部分直接接触，且位于该第二腔体中的该第一半导体层的该第二区段与该半导体本体的该部分直接接触。
9.如权利要求2所述的结构，其中，该半导体本体为半导体鳍片。
10.如权利要求2所述的结构，其中，该半导体本体具有顶部表面，且该第一半导体层的该第一区段及该第二区段包括在该半导体本体的该顶部表面上方合并的相应部分。
11.如权利要求1所述的结构，其中，该半导体本体具有顶部表面，且该第二半导体层与该半导体本体的该顶部表面直接接触。
12.如权利要求1所述的结构，还包括：
接触，与该第一源/漏区连接。
13.如权利要求1所述的结构，其中，该第二半导体层由含有锗的半导体材料组成。
14.如权利要求1所述的结构，其中，该第二半导体层由硅-锗组成。
15.如权利要求1所述的结构，还包括：
第二源/漏区，包括第三半导体层及第四半导体层，该第三半导体层具有第一区段及第二区段，该第四半导体层横向位于该第三半导体层的该第一区段与该第三半导体层的该第二区段之间，
其中，该第一栅极结构横向位于该第一源/漏区与该第二源/漏区之间。
16.一种形成用于场效应晶体管的结构的方法，该方法包括：
形成延伸于半导体本体上方的第一栅极结构；
形成延伸于该半导体本体上方的第二栅极结构；
形成位于该第一栅极结构与该第二栅极结构之间的该半导体本体上的第一半导体层；
形成第二半导体层的第一区段，该第二半导体层的该第一区段横向位于该第一栅极结构与该第一半导体层之间；以及
形成该第二半导体层的第二区段，该第二半导体层的该第二区段横向位于该第二栅极结构与该第一半导体层之间，
其中，该第一半导体层、该第二半导体层的该第一区段、以及该第二半导体层的该第二区段是该场效应晶体管的源/漏区的组成部分。
17.如权利要求16所述的方法，还包括：
在该半导体本体中形成第一腔体及第二腔体，
其中，在该第一腔体中外延生长该第一半导体层的该第一区段，并在该第二腔体中外延生长该第一半导体层的该第二区段。
18.如权利要求17所述的方法，其中，该半导体本体包括位于该第一腔体与该第二腔体之间的部分，且该第二半导体层位于该半导体本体的该部分上。
19.如权利要求18所述的方法，其中，该半导体本体的该部分包括含有掺杂物的掺杂区。
20.如权利要求18所述的方法，其中，位于该第一腔体中的该第一半导体层的该第一区段与该半导体本体的该部分直接接触，且该第一半导体层的该第二区段与该半导体本体的该部分直接接触。
CN202110184587.6A 2020-03-16 2021-02-10 具有分段外延半导体层的晶体管 Pending CN113410231A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/819,832 US11133417B1 (en) 2020-03-16 2020-03-16 Transistors with a sectioned epitaxial semiconductor layer
US16/819,832 2020-03-16

Publications (1)

Publication Number Publication Date
CN113410231A true CN113410231A (zh) 2021-09-17

Family

ID=77457327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110184587.6A Pending CN113410231A (zh) 2020-03-16 2021-02-10 具有分段外延半导体层的晶体管

Country Status (3)

Country Link
US (1) US11133417B1 (zh)
CN (1) CN113410231A (zh)
DE (1) DE102021102682A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11329158B2 (en) * 2020-04-08 2022-05-10 Globalfoundries U.S. Inc. Three part source/drain region structure for transistor

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102388447A (zh) * 2009-03-27 2012-03-21 国家半导体公司 使用l形间隔部之非对称场效晶体管的制造和结构
CN102437088A (zh) * 2010-09-29 2012-05-02 中国科学院微电子研究所 一种半导体结构及其制造方法
US20150255543A1 (en) * 2014-03-05 2015-09-10 International Business Machines Corporation STRAINED FinFET BY EPITAXIAL STRESSOR INDEPENDENT OF GATE PITCH
US9484431B1 (en) * 2015-07-29 2016-11-01 International Business Machines Corporation Pure boron for silicide contact
CN107039508A (zh) * 2016-01-04 2017-08-11 台湾积体电路制造股份有限公司 半导体装置
US9929157B1 (en) * 2016-12-22 2018-03-27 Globalfoundries Inc. Tall single-fin fin-type field effect transistor structures and methods
US20190027473A1 (en) * 2017-07-18 2019-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same
US20190027370A1 (en) * 2017-07-19 2019-01-24 Globalfoundries Inc. Shaped cavity for epitaxial semiconductor growth
US20190131181A1 (en) * 2017-10-30 2019-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN109727871A (zh) * 2017-10-27 2019-05-07 格芯公司 用于外延半导体成长的双曲度空腔
CN109786446A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 半导体装置及其形成方法
CN109817583A (zh) * 2017-11-21 2019-05-28 台湾积体电路制造股份有限公司 形成半导体装置的方法
CN110534561A (zh) * 2018-05-25 2019-12-03 三星电子株式会社 半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812569B2 (en) * 2014-01-15 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabricating method thereof
US9490174B2 (en) 2014-05-16 2016-11-08 Globalfoundries Inc. Fabricating raised fins using ancillary fin structures
KR102259080B1 (ko) * 2014-09-23 2021-06-03 삼성전자주식회사 반도체 소자 및 그 제조방법
US10461155B2 (en) 2017-11-14 2019-10-29 Globalfoundries Inc. Epitaxial region for embedded source/drain region having uniform thickness
US10879355B2 (en) * 2018-09-27 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Profile design for improved device performance

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102388447A (zh) * 2009-03-27 2012-03-21 国家半导体公司 使用l形间隔部之非对称场效晶体管的制造和结构
CN102437088A (zh) * 2010-09-29 2012-05-02 中国科学院微电子研究所 一种半导体结构及其制造方法
US20150255543A1 (en) * 2014-03-05 2015-09-10 International Business Machines Corporation STRAINED FinFET BY EPITAXIAL STRESSOR INDEPENDENT OF GATE PITCH
US9484431B1 (en) * 2015-07-29 2016-11-01 International Business Machines Corporation Pure boron for silicide contact
CN107039508A (zh) * 2016-01-04 2017-08-11 台湾积体电路制造股份有限公司 半导体装置
US9929157B1 (en) * 2016-12-22 2018-03-27 Globalfoundries Inc. Tall single-fin fin-type field effect transistor structures and methods
US20190027473A1 (en) * 2017-07-18 2019-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same
US20190027370A1 (en) * 2017-07-19 2019-01-24 Globalfoundries Inc. Shaped cavity for epitaxial semiconductor growth
CN109727871A (zh) * 2017-10-27 2019-05-07 格芯公司 用于外延半导体成长的双曲度空腔
US20190131181A1 (en) * 2017-10-30 2019-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN109786446A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 半导体装置及其形成方法
CN109817583A (zh) * 2017-11-21 2019-05-28 台湾积体电路制造股份有限公司 形成半导体装置的方法
CN110534561A (zh) * 2018-05-25 2019-12-03 三星电子株式会社 半导体器件

Also Published As

Publication number Publication date
US11133417B1 (en) 2021-09-28
DE102021102682A1 (de) 2021-09-16
US20210288182A1 (en) 2021-09-16

Similar Documents

Publication Publication Date Title
JP5111744B2 (ja) 強化された遮蔽構造を備えた金属酸化膜半導体デバイス
US9373697B2 (en) Spacer replacement for replacement metal gate semiconductor devices
US9478615B2 (en) Blanket short channel roll-up implant with non-angled long channel compensating implant through patterned opening
JPH06224435A (ja) 金属酸化物半導体ヘテロ接合電界効果トランジスタ（ｍｏｓｈｆｅｔ）
US7091099B2 (en) Bipolar transistor and method for fabricating the same
CN110993602A (zh) 在栅极与源极/漏极接触之间具有绝缘层的finfet
CN108574006B (zh) 具有t形栅极电极的场效应晶体管
US10290712B1 (en) LDMOS finFET structures with shallow trench isolation inside the fin
CN113410231A (zh) 具有分段外延半导体层的晶体管
CN113451308A (zh) 源极/漏极区具有外延半导体材料区段的晶体管
US11563085B2 (en) Transistors with separately-formed source and drain
TWI751604B (zh) 一或多個埋藏多晶層上方之鰭型場效電晶體
JP2003046082A (ja) 半導体装置及びその製造方法
CN113224137A (zh) 具有不对称设置的源/漏区的晶体管
US11374002B2 (en) Transistors with hybrid source/drain regions
US11177385B2 (en) Transistors with a hybrid source or drain
US11239366B2 (en) Transistors with an asymmetrical source and drain
CN110323136B (zh) 一种FinFET制造工艺
US11742207B2 (en) Semiconductor device and manufacturing method thereof
US10128330B1 (en) Semiconductor device with a buried junction layer having an interspersed pattern of doped and counter-doped materials
CN113539828A (zh) 半导体结构及其形成方法
TW202113943A (zh) 半導體裝置
CN113809158A (zh) 具有分段延伸区的晶体管
CN115939135A (zh) 在部分栅极下有硅锗层的延伸漏极金属氧化物半导体装置
CN117253798A (zh) Ldmos器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination