CN117476463A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN117476463A
CN117476463A CN202210871135.XA CN202210871135A CN117476463A CN 117476463 A CN117476463 A CN 117476463A CN 202210871135 A CN202210871135 A CN 202210871135A CN 117476463 A CN117476463 A CN 117476463A
Authority
CN
China
Prior art keywords
layer
channel
layers
forming
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210871135.XA
Other languages
English (en)
Inventor
苏博
亚伯拉罕·庾
吴汉洙
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202210871135.XA priority Critical patent/CN117476463A/zh
Publication of CN117476463A publication Critical patent/CN117476463A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

一种半导体结构及其形成方法，其中形成方法包括：提供衬底，所述衬底包括第一区和第二区；在所述第一区上形成第一鳍部结构，所述第一鳍部结构包括若干层沿所述衬底表面法线方向重叠排布的第一沟道层；在所述第二区上形成第二鳍部结构，所述第二鳍部结构包括若干层沿所述衬底表面法线方向重叠排布的第二沟道层，所述第二沟道层和所述第一沟道层的材料不同。所述第二沟道层和所述第一沟道层的材料不同，且所述第二沟道层的空穴迁移率大于所述第一沟道层的空穴迁移率。通过将所述第二沟道层作为PMOS晶体管的沟道区，能够满足所述PMOS晶体管对空穴迁移率的需求，进而有效提升最终形成的半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
金属-氧化物-半导体场效应晶体管(MOSFET)是现代集成电路中最重要的元件之一，MOSFET的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着半导体技术的发展，传统的平面式的MOSFET对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。与平面式的MOSFET相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流。
随着半导体技术的进一步发展，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种(gate all around，GAA)结构的MOSFET，使得用于作为沟道区的体积增加，进一步的增大了GAA结构MOSFET的工作电流。
然而，现有技术中GAA的器件结构中仍存在诸多问题。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提升最终形成的半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区和第二区；在所述第一区上形成第一鳍部结构，所述第一鳍部结构包括若干层沿所述衬底表面法线方向重叠排布的第一沟道层；在所述第二区上形成第二鳍部结构，所述第二鳍部结构包括若干层沿所述衬底表面法线方向重叠排布的第二沟道层，所述第二沟道层和所述第一沟道层的材料不同。
可选的，所述第一沟道层的材料采用硅；所述第二沟道层的材料采用硅锗。
可选的，所述第二沟道层内的锗的原子百分比浓度为10％～25％。
可选的，所述第二沟道层的空穴迁移率大于所述第一沟道层的空穴迁移率。
可选的，在形成所述第一鳍部结构和所述第二鳍部结构之后，还包括：在所述衬底上形成横跨相邻所述第一鳍部结构和所述第二鳍部结构的栅极结构，所述栅极结构包围所述第一沟道层和所述第二沟道。
可选的，在形成所述第一区鳍部结构和所述第二鳍部结构之前，还包括：在所述衬底上形成若干第一牺牲材料层和若干第一沟道材料层，所述第一沟道材料层位于相邻的所述第一牺牲材料层之间；去除位于所述第二区上的若干所述第一牺牲材料层和若干所述第一沟道材料层，形成第一开口；在所述第一开口的侧壁形成绝缘层；在形成所述绝缘层之后，在所述第一开口内形成若干第二牺牲材料层和若干第二沟道材料层，所述第二沟道材料层位于相邻的所述第二牺牲材料层之间。
可选的，所述第一牺牲材料层和所述第二牺牲材料层的材料相同；所述第一牺牲材料层和所述第二牺牲材料层的材料包括硅锗。
可选的，所述第一牺牲材料层和所述第二牺牲材料层内的锗的含量与所述第二沟道层内的锗的含量不同；所述第一牺牲材料层和所述第二牺牲材料层内的锗的原子百分比浓度为30％～50％。
可选的，在所述第一开口内形成若干第二牺牲材料层和若干第二沟道材料层之后，还包括：对若干所述第一牺牲材料层、若干所述第一沟道材料层、若干所述第二牺牲材料层以及若干所述第二沟道材料层进行图形化处理，形成第一初始鳍部结构和第二初始鳍部结构，所述第一初始鳍部结构包括若干层沿所述衬底表面法线方向排布的第一牺牲层和所述第一沟道层，所述第一沟道层位于相邻的所述第一牺牲层之间，所述第二初始鳍部结构包括若干层沿所述衬底表面法线方向排布的第二牺牲层和所述第二沟道层，所述第二沟道层位于相邻的所述第二牺牲层之间。
可选的，在所述图形化处理的过程中，还包括：刻蚀所述衬底，在所述衬底内形成隔离沟槽；在所述图形化处理之后，还包括：在所述隔离沟槽内形成隔离层，所述隔离层的顶部表面低于所述衬底的顶部表面。
可选的，在形成所述第一初始鳍部结构和所述第二初始鳍部结构之后，还包括：在所述衬底上形成横跨相邻所述第一初始鳍部结构和所述第二初始鳍部结构的伪栅结构；在所述伪栅结构的侧壁形成侧墙；以所述伪栅结构和所述侧墙为掩膜刻蚀所述第一初始鳍部结构，在所述第一初始鳍部结构内形成第一源漏开口、以及刻蚀所述第二初始鳍部结构，在所述第二初始鳍部结构内形成第二源漏开口。
可选的，在形成所述第一源漏开口和所述第二源漏开口之后，还包括：刻蚀所述第一源漏开口暴露出的部分所述第一牺牲层，形成第一凹槽、以及刻蚀所述第二源漏开口暴露出的部分所述第二牺牲层，形成第二凹槽；在所述第一凹槽内形成第一阻挡层、以及在所述第二凹槽内形成第二阻挡层；在所述第一源漏开口内形成第一源漏掺杂层，所述第一源漏掺杂层内具有第一源漏离子；在所述第二源漏开口内形成第二源漏掺杂层，所述第二源漏掺杂层内具有第二源漏离子，所述第一源漏离子和所述第二源漏离子的电学类型不同；在所述衬底上形成介质层，所述介质层覆盖所述伪栅结构和所述侧墙，且所述介质层暴露出所述伪栅结构和所述侧墙的顶部表面。
可选的，所述第一源漏离子为N型离子；所述第二源漏离子为P型离子。
可选的，所述第一鳍部结构、第二鳍部结构以及栅极结构的形成方法包括：去除所述伪栅结构，形成栅极开口；在形成所述栅极开口之后，去除若干所述第一牺牲层和若干所述第二牺牲层，形成所述第一鳍部结构和所述第二鳍部结构、以及在相邻的第一沟道层之间和相邻的所述第二沟道层之间形成栅极凹槽；在所述栅极开口和所述栅极凹槽内形成所述栅极结构。
相应的，本发明技术方案还提供了一种半导体结构，包括：衬底，所述衬底包括第一区和第二区；位于所述第一区上的第一鳍部结构，所述第一鳍部包括若干层沿所述衬底表面法线方向重叠排布的第一沟道层；位于所述第二区上的第二鳍部结构，所述第二鳍部结构包括若干层沿所述衬底表面法线方向重叠排布的第二沟道层，所述第二沟道层和所述第一沟道层的材料不同。
可选的，所述第一沟道层的材料采用硅；所述第二沟道层的材料采用硅锗。
可选的，所述第二沟道层内的锗的原子百分比浓度为10％～25％。
可选的，所述第二沟道层的空穴迁移率大于所述第一沟道层的空穴迁移率。
可选的，还包括：位于所述衬底上的横跨相邻所述第一鳍部结构和所述第二鳍部结构的栅极结构，所述栅极结构包围所述第一沟道层和所述第二沟道层。
可选的，还包括：位于所述衬底内的隔离沟槽；位于所述隔离沟槽的隔离层，所述隔离层的顶部表面低于所述衬底的顶部表面。
可选的，还包括：位于所述第一鳍部结构内的第一源漏掺杂层，所述第一源漏掺杂层内具有第一源漏离子；位于所述第二鳍部结构内的第二源漏掺杂层，所述第二源漏掺杂层内具有第二源漏离子，所述第一源漏离子和所述第二源漏离子的电学类型不同。
可选的，所述第一源漏离子为N型离子；所述第二源漏离子为P型离子。
可选的，还包括：位于所述栅极结构侧壁的侧墙；位于相邻所述第一沟道层之间的第一阻挡层；位于相邻所述第二沟道层之间的第二阻挡层。
可选的，还包括：位于所述衬底上的介质层，所述介质层覆盖所述栅极结构和所述侧墙，且所述介质层暴露出所述栅极结构和所述侧墙的顶部表面。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案的形成方法中，所述第二沟道层和所述第一沟道层的材料不同，且所述第二沟道层的空穴迁移率大于所述第一沟道层的空穴迁移率。通过将所述第二沟道层作为PMOS晶体管的沟道区，能够满足所述PMOS晶体管对空穴迁移率的需求，进而有效提升最终形成的半导体结构的性能。
进一步，所述第一沟道层的材料采用硅；所述第二沟道层的材料采用硅锗。由于硅锗材料具有高的空穴迁移率，通常是硅材料的空穴迁移率的6～25倍，因此通过将硅锗材料作为PMOS晶体管的沟道区材料，可以大大提高器件的性能。
本发明的技术方案的结构中，所述第二沟道层和所述第一沟道层的材料不同，且所述第二沟道层的空穴迁移率大于所述第一沟道层的空穴迁移率。通过将所述第二沟道层作为PMOS晶体管的沟道区，能够满足所述PMOS晶体管对空穴迁移率的需求，进而有效提升最终形成的半导体结构的性能。
进一步，所述第一沟道层的材料采用硅；所述第二沟道层的材料采用硅锗。由于硅锗材料具有高的空穴迁移率，通常是硅材料的空穴迁移率的6～25倍，因此通过将硅锗材料作为PMOS晶体管的沟道区材料，可以大大提高器件的性能。
附图说明
图1是一种半导体结构的结构示意图；
图2至图21是本发明半导体结构的形成方法一实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术中GAA的器件结构中仍存在诸多问题。以下将结合附图进行具体说明。
图1是一种半导体结构的结构示意图。
请参考图1，提供衬底100，所述衬底100包括相邻接的第一区I和第二区II；在所述第一区I上形成平行于所述衬底100表面方向的第一鳍部结构，所述第一鳍部包括若干层沿所述衬底100表面法线方向间距排布的第一沟道层101、以及在所述第二区II上形成平行于所述衬底100表面方向的第二鳍部结构，所述第二鳍部结构包括若干层沿所述衬底表面法线方向间距排布的第二沟道层102，所述第一沟道层101和所述第二沟道层102的材料相同；在所述衬底100上形成横跨相邻所述第一鳍部结构和所述第二鳍部结构的栅极结构103，所述栅极结构103包围所述第一沟道层101和所述第二沟道层102。
在本实施例中，所述第一鳍部结构用于形成NMOS晶体管，所述第二鳍部结构用于形成PMOS晶体管。然而，所述PMOS晶体管中对所述第二沟道层102中的空穴迁移率有着更高的需求，而所述第一沟道层101和所述第二沟道层102的材料均采用硅，硅材料无法提供更高的空穴迁移率，因此影响最终形成的半导体结构的性能。
在此基础上，本发明提供一种半导体结构及其形成方法，所述第二沟道层和所述第一沟道层的材料不同，且所述第二沟道层的空穴迁移率大于所述第一沟道层的空穴迁移率。通过将所述第二沟道层作为PMOS晶体管的沟道区，能够满足所述PMOS晶体管对空穴迁移率的需求，进而有效提升最终形成的半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图2至图21是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图2，提供衬底200，所述衬底200包括第一区I和第二区II。
所述衬底200的材料可以采用硅或锗硅；在本实施例中，所述衬底200采用的材料为硅。
在提供所述衬底200之后，还包括：在所述第一区I上形成第一鳍部结构，所述第一鳍部结构包括若干层沿所述衬底200表面法线方向重叠排布的第一沟道层；在所述第二区II上形成第二鳍部结构，所述第二鳍部结构包括若干层沿所述衬底200表面法线方向重叠排布的第二沟道层，所述第二沟道层和所述第一沟道层的材料不同。具体过程请参考图3至图21。
请参考图3，在所述衬底200上形成若干第一牺牲材料层201和若干第一沟道材料层202，所述第一沟道材料层202位于相邻的所述第一牺牲材料层201之间。
在本实施例中，所述第一牺牲材料层201的材料采用硅锗，且所述第一牺牲材料层201的锗的原子百分比浓度为30％～50％。
在本实施例中，所述第一沟道材料层202的材料采用硅。
请参考图4，去除位于所述第二区II上的若干所述第一牺牲材料层201和若干所述第一沟道材料层202，形成第一开口203。
在本实施例中，所述第一开口203的形成方法包括：在位于最顶层的所述第一牺牲材料层201上形成掩膜层(未标示)，所述掩膜层暴露出部分所述第一牺牲材料层201的顶部表面；以所述掩膜层为掩膜刻蚀所述第一牺牲材料层201和所述第一沟道材料层202，直至暴露出所述衬底200的顶部表面为止，形成所述第一开口203。
需要说明的是，在形成所述第一开口203之后，保留所述掩膜层，其目的在于防止后续采用外延工艺形成若干第二牺牲材料层和若干第二沟道材料层的过程中，在位于最顶层的所述第一牺牲材料层201上也形成所述第二牺牲材料层和所述第二沟道材料层。
请参考图5，在所述第一开口203的侧壁形成绝缘层204。
在本实施例中，所述绝缘层204的形成方法包括：在所述第一开口203的侧壁和底部表面、以及位于最顶层的所述第一牺牲材料层201的顶部表面形成绝缘材料层(未图示)；回刻蚀所述绝缘材料层，直至暴露出所述衬底200和位于最顶层的所述第一牺牲材料层201的顶部表面为止，形成所述绝缘层204。
在本实施例中，所述绝缘材料层的形成工艺包括：原子层沉积工艺。
在本实施例中，所述绝缘层204的材料采用氧化硅。
在本实施例中，所述绝缘层204的作用是防止后续采用外延生长工艺形成若干第二牺牲材料层和若干第二沟道材料层的过程中，在所述第一牺牲材料层201和所述第一沟道材料层202的侧壁也形成所述第二牺牲材料层和所述第二沟道材料层。
请参考图6，在形成所述绝缘层204之后，在所述第一开口203内形成若干第二牺牲材料层205和若干第二沟道材料层206，所述第二沟道材料层206位于相邻的所述第二牺牲材料层205之间。
在本实施例中，若干第二牺牲材料层205和若干第二沟道材料层206的形成方法采用多次外延生长和多次刻蚀的交替循环，通过控制外延生长和刻蚀的时间，保证最终形成的所述第二牺牲材料层205和第二沟道材料层206达到预设厚度。
请参考图7，对若干所述第一牺牲材料层201、若干所述第一沟道材料层202、若干所述第二牺牲材料层205以及若干所述第二沟道材料层206进行图形化处理，形成第一初始鳍部结构和第二初始鳍部结构。
在本实施例中，所述第一初始鳍部结构包括若干层沿所述衬底200表面法线方向排布的第一牺牲层207和所述第一沟道层208，所述第一沟道层208位于相邻的所述第一牺牲层207之间，所述第二初始鳍部结构包括若干层沿所述衬底200表面法线方向排布的第二牺牲层209和所述第二沟道层210，所述第二沟道层210位于相邻的所述第二牺牲层209之间。
在本实施例中，所述第一牺牲材料层201和所述第二牺牲材料层205的材料相同。所述第二牺牲材料层205的材料硅锗，且所述第二牺牲材料层205的锗的原子百分比浓度为30％～50％。
在本实施例中，所述第二沟道材料层206的材料采用硅锗，且所述第一牺牲材料层201和所述第二牺牲材料层205内的锗的含量与所述第二沟道层内的锗的含量不同。
在本实施例中，所述第二沟道材料层206内的锗的原子百分比浓度为10％～25％。
在本实施例中，对应的所述第一沟道层208的材料采用硅；所述第二沟道层210的材料采用硅锗，且所述第二沟道层210内的锗的原子百分比浓度为10％～25％。
在本实施例中，所述第二沟道层210的空穴迁移率大于所述第一沟道层208的空穴迁移率。
在本实施例中，在所述图形化处理的过程中，还包括：刻蚀所述衬底200，在所述衬底200内形成隔离沟槽211。
需要说明的是，在形成所述第一初始鳍部结构和所述第二初始鳍部结构之前，去除所述掩膜层。
请参考图8，在所述图形化处理之后，还包括：在所述隔离沟槽211内形成隔离层212，所述隔离层212的顶部表面低于所述衬底200的顶部表面。
在本实施例中，所述隔离层212的形成方法包括：在所述隔离沟槽211内以及所述衬底200上形成隔离材料层(未图示)，所述隔离材料层覆盖所述第一初始鳍部结构和所述第二初始鳍部结构；对所述隔离材料层进行平坦化处理，直至暴露出所述第一初始鳍部结构和所述第二初始鳍部结构的顶部表面为止，形成初始隔离层(未图示)；回刻蚀所述初始隔离层，形成所述隔离层212。
在本实施例中，所述隔离层212的材料采用氧化硅。
请参考图9，在所述衬底200上形成横跨相邻所述第一初始鳍部结构和所述第二初始鳍部结构的伪栅结构213；在所述伪栅结构213的侧壁形成侧墙214。
在本实施例中，所述伪栅结构213包括：伪栅介质层、位于所述伪栅介质层上的伪栅层(未标示)。
在本实施例中，所述伪栅介质层的材料采用氧化硅。
在本实施例中，所述伪栅层的材料采用多晶硅；在其他实施例中，所述伪栅层的材料还可以采用非晶硅。
在本实施例中，所述侧墙214的材料采用氮化硅。
请参考图10至图12，图11是图10中沿A-A线截面示意图，图12是图10中沿B-B线截面示意图，以所述伪栅结构213和所述侧墙214为掩膜刻蚀所述第一初始鳍部结构，在所述第一初始鳍部结构内形成第一源漏开口215、以及刻蚀所述第二初始鳍部结构，在所述第二初始鳍部结构内形成第二源漏开口216。
在本实施例中，所述第一源漏开口215的作用为后续形成的第一源漏掺杂层提供空间；所述第二源漏开口216的作用为后续形成的第二源漏掺杂层提供空间。
请参考图13和图14，图13和图11的视图方向一致，图14和图12的视图方向一致，刻蚀所述第一源漏开口215暴露出的部分所述第一牺牲层207，形成第一凹槽217、以及刻蚀所述第二源漏开口216暴露出的部分所述第二牺牲层209，形成第二凹槽218。
在本实施例中，所述第一凹槽217的作用是为后续形成的第一阻挡层提供空间；所述第二凹槽218的作用是为后续形成的第二阻挡层提供空间。通过第一阻挡层和所述第二阻挡层能够保证后续形成的栅极结构分布与所述第一源漏掺杂层和所述第二源漏掺杂层之间的电学隔离。
请参考图15和图16，在所述第一凹槽217内形成第一阻挡层219、以及在所述第二凹槽218内形成第二阻挡层220。
在本实施例中，所述第一阻挡层219和所述第二阻挡层220的形成方法包括：在所述第一凹槽217和所述第二凹槽218内、所述第一源漏开口215和所述第二源漏开口216侧壁与底部表面、以及所述伪栅结构213的侧壁和顶部表面形成第一初始阻挡层(未图示)；回刻蚀第一初始阻挡层，直至暴露出所述第一源漏开口215和所述第二源漏开口216底部表面、以及所述伪栅结构213顶部表面为止，形成第二初始阻挡层(未图示)；回刻蚀所述第二初始阻挡层，直至暴露出所述伪栅结构213、第一沟道层208和第二沟道层210的侧壁为止，形成所述第一阻挡层219和所述第三阻挡层220。
形成所述第一初始阻挡层的工艺包括物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺。在本实施例中，形成所述第一初始阻挡层的工艺采用原子层沉积工艺。
在本实施例中，所述第一阻挡层219和所述第二阻挡层220的材料采用氮化硅。
请参考图17和图18，在所述第一源漏开口215内形成第一源漏掺杂层221，所述第一源漏掺杂层221内具有第一源漏离子；在所述第二源漏开口216内形成第二源漏掺杂层222，所述第二源漏掺杂层222内具有第二源漏离子，所述第一源漏离子和所述第二源漏离子的电学类型不同。
在本实施例中，所述第一源漏离子为N型离子；所述第二源漏离子为P型离子。
在本实施例中，通过形成的PMOS晶体管和NMOS晶体管构成CMOS晶体管。
请参考图19和图20，图20是图19中沿C-C线截面示意图，在所述衬底200上形成介质层223，所述介质层223覆盖所述伪栅结构213和所述侧墙214，且所述介质层223暴露出所述伪栅结构213和所述侧墙214的顶部表面。
在本实施例中，所述介质层223的材料采用氧化硅。
请参考图21，图21和图20的视图方向一致，去除所述伪栅结构213，形成栅极开口；在形成所述栅极开口之后，去除若干所述第一牺牲层207和若干所述第二牺牲层209，形成所述第一鳍部结构和所述第二鳍部结构、以及在相邻的第一沟道层208之间和相邻的所述第二沟道层210之间形成栅极凹槽；在所述栅极开口和所述栅极凹槽内形成所述栅极结构224。
在本实施例中，由于所述第二沟道层210和所述第一沟道层208的材料不同，且所述第二沟道层210的空穴迁移率大于所述第一沟道层208的空穴迁移率。通过将所述第二沟道层210作为PMOS晶体管的沟道区，能够满足所述PMOS晶体管对空穴迁移率的需求，进而有效提升最终形成的半导体结构的性能。
在本实施例中，所述第一沟道层208的材料采用硅；所述第二沟道层210的材料采用硅锗。由于硅锗材料具有高的空穴迁移率，通常是硅材料的空穴迁移率的6～25倍，因此通过将硅锗材料作为PMOS晶体管的沟道区材料，可以大大提高器件的性能。
在本实施例中，所述栅极结构224的形成方法包括：在所述介质层223上形成第一图形化层(未图示)，所述第一图形化层暴露出部分所述伪栅结构207；以所述第一图形化层为掩膜刻蚀所述伪栅结构213，形成第一栅极开口(未图示)；去除若干所述第一牺牲层207，形成第一栅极凹槽(未图示)；在所述第一栅极开口和所述第一栅极凹槽内形成第一栅极结构；在形成所述第一栅极结构之后，去除所述第一图形化层，且在所述介质层223上形成第二图形化层(未图示)，所述第二图形化层暴露出另一部分所述伪栅结构213；以所述第二图形化层为掩膜刻蚀所述伪栅结构213，在所述介质层223内形成第二栅极开口(未图示)；去除若干所述第二牺牲层209，形成第二栅极凹槽(未图示)；在所述第二栅极开口和所述第二栅极凹槽内形成第二栅极结构。
需要说明的是，在本实施例中，所述栅极开口包括：所述第一栅极开口和所述第二栅极开口；所述栅极凹槽包括：所述第一栅极凹槽和所述第二栅极凹槽；所述栅极结构224包括：所述第一栅极结构和所述第二栅极结构。
相应的，本发明的实施例中还提供了一种半导体结构，请继续参考图21，包括：衬底200，所述衬底200包括第一区I和第二区II；位于所述第一区I上的第一鳍部结构，所述第一鳍部包括若干层沿所述衬底200表面法线方向重叠排布的第一沟道层208；位于所述第二区II上的第二鳍部结构，所述第二鳍部结构包括若干层沿所述衬底200表面法线方向重叠排布的第二沟道层210，所述第二沟道层210和所述第一沟道层208的材料不同。
在本实施例中，所述第一沟道层208的材料采用硅；所述第二沟道层210的材料采用硅锗。
在本实施例中，所述第二沟道层210内的锗的原子百分比浓度为10％～25％。
在本实施例中，所述第二沟道层210的空穴迁移率大于所述第一沟道层208的空穴迁移率。
在本实施例中，所述第二沟道层210和所述第一沟道层208的材料不同，且所述第二沟道层210的空穴迁移率大于所述第一沟道层208的空穴迁移率。通过将所述第二沟道层210作为PMOS晶体管的沟道区，能够满足所述PMOS晶体管对空穴迁移率的需求，进而有效提升最终形成的半导体结构的性能
在本实施例中，还包括：位于所述衬底200上的横跨相邻所述第一鳍部结构和所述第二鳍部结构的栅极结构224，所述栅极结构224包围所述第一沟道层208和所述第二沟道层210。
在本实施例中，还包括：位于所述衬底200内的隔离沟槽211；位于所述隔离沟槽211的隔离层212，所述隔离层212的顶部表面低于所述衬底200的顶部表面。
在本实施例中，还包括：位于所述第一鳍部结构内的第一源漏掺杂层221，所述第一源漏掺杂层221内具有第一源漏离子；位于所述第二鳍部结构内的第二源漏掺杂层222，所述第二源漏掺杂层222内具有第二源漏离子，所述第一源漏离子和所述第二源漏离子的电学类型不同。
在本实施例中，所述第一源漏离子为N型离子；所述第二源漏离子为P型离子。
在本实施例中，还包括：位于所述栅极结构224侧壁的侧墙214；位于相邻所述第一沟道层208之间的第一阻挡层219；位于相邻所述第二沟道层210之间的第二阻挡层220。
在本实施例中，还包括：位于所述衬底200上的介质层223，所述介质层223覆盖所述栅极结构224和所述侧墙214，且所述介质层223暴露出所述栅极结构224和所述侧墙214的顶部表面。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (24)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区和第二区；
在所述第一区上形成第一鳍部结构，所述第一鳍部结构包括若干层沿所述衬底表面法线方向重叠排布的第一沟道层；
在所述第二区上形成第二鳍部结构，所述第二鳍部结构包括若干层沿所述衬底表面法线方向重叠排布的第二沟道层，所述第二沟道层和所述第一沟道层的材料不同。
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一沟道层的材料采用硅；所述第二沟道层的材料采用硅锗。
3.如权利要求2所述半导体结构的形成方法，其特征在于，所述第二沟道层内的锗的原子百分比浓度为10％～25％。
4.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二沟道层的空穴迁移率大于所述第一沟道层的空穴迁移率。
5.如权利要求1所述半导体结构的形成方法，其特征在于，在形成所述第一鳍部结构和所述第二鳍部结构之后，还包括：在所述衬底上形成横跨相邻所述第一鳍部结构和所述第二鳍部结构的栅极结构，所述栅极结构包围所述第一沟道层和所述第二沟道。
6.如权利要求5所述半导体结构的形成方法，其特征在于，在形成所述第一区鳍部结构和所述第二鳍部结构之前，还包括：在所述衬底上形成若干第一牺牲材料层和若干第一沟道材料层，所述第一沟道材料层位于相邻的所述第一牺牲材料层之间；去除位于所述第二区上的若干所述第一牺牲材料层和若干所述第一沟道材料层，形成第一开口；在所述第一开口的侧壁形成绝缘层；在形成所述绝缘层之后，在所述第一开口内形成若干第二牺牲材料层和若干第二沟道材料层，所述第二沟道材料层位于相邻的所述第二牺牲材料层之间。
7.如权利要求6所述半导体结构的形成方法，其特征在于，所述第一牺牲材料层和所述第二牺牲材料层的材料相同；所述第一牺牲材料层和所述第二牺牲材料层的材料包括硅锗。
8.如权利要求7所述半导体结构的形成方法，其特征在于，所述第一牺牲材料层和所述第二牺牲材料层内的锗的含量与所述第二沟道层内的锗的含量不同；所述第一牺牲材料层和所述第二牺牲材料层内的锗的原子百分比浓度为30％～50％。
9.如权利要求6所述半导体结构的形成方法，其特征在于，在所述第一开口内形成若干第二牺牲材料层和若干第二沟道材料层之后，还包括：对若干所述第一牺牲材料层、若干所述第一沟道材料层、若干所述第二牺牲材料层以及若干所述第二沟道材料层进行图形化处理，形成第一初始鳍部结构和第二初始鳍部结构，所述第一初始鳍部结构包括若干层沿所述衬底表面法线方向排布的第一牺牲层和所述第一沟道层，所述第一沟道层位于相邻的所述第一牺牲层之间，所述第二初始鳍部结构包括若干层沿所述衬底表面法线方向排布的第二牺牲层和所述第二沟道层，所述第二沟道层位于相邻的所述第二牺牲层之间。
10.如权利要求9所述半导体结构的形成方法，其特征在于，在所述图形化处理的过程中，还包括：刻蚀所述衬底，在所述衬底内形成隔离沟槽；在所述图形化处理之后，还包括：在所述隔离沟槽内形成隔离层，所述隔离层的顶部表面低于所述衬底的顶部表面。
11.如权利要求9所述半导体结构的形成方法，其特征在于，在形成所述第一初始鳍部结构和所述第二初始鳍部结构之后，还包括：在所述衬底上形成横跨相邻所述第一初始鳍部结构和所述第二初始鳍部结构的伪栅结构；在所述伪栅结构的侧壁形成侧墙；以所述伪栅结构和所述侧墙为掩膜刻蚀所述第一初始鳍部结构，在所述第一初始鳍部结构内形成第一源漏开口、以及刻蚀所述第二初始鳍部结构，在所述第二初始鳍部结构内形成第二源漏开口。
12.如权利要求11所述半导体结构的形成方法，其特征在于，在形成所述第一源漏开口和所述第二源漏开口之后，还包括：刻蚀所述第一源漏开口暴露出的部分所述第一牺牲层，形成第一凹槽、以及刻蚀所述第二源漏开口暴露出的部分所述第二牺牲层，形成第二凹槽；在所述第一凹槽内形成第一阻挡层、以及在所述第二凹槽内形成第二阻挡层；在所述第一源漏开口内形成第一源漏掺杂层，所述第一源漏掺杂层内具有第一源漏离子；在所述第二源漏开口内形成第二源漏掺杂层，所述第二源漏掺杂层内具有第二源漏离子，所述第一源漏离子和所述第二源漏离子的电学类型不同；在所述衬底上形成介质层，所述介质层覆盖所述伪栅结构和所述侧墙，且所述介质层暴露出所述伪栅结构和所述侧墙的顶部表面。
13.如权利要求12所述半导体结构的形成方法，其特征在于，所述第一源漏离子为N型离子；所述第二源漏离子为P型离子。
14.如权利要求12所述半导体结构的形成方法，其特征在于，所述第一鳍部结构、第二鳍部结构以及栅极结构的形成方法包括：去除所述伪栅结构，形成栅极开口；在形成所述栅极开口之后，去除若干所述第一牺牲层和若干所述第二牺牲层，形成所述第一鳍部结构和所述第二鳍部结构、以及在相邻的第一沟道层之间和相邻的所述第二沟道层之间形成栅极凹槽；在所述栅极开口和所述栅极凹槽内形成所述栅极结构。
15.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括第一区和第二区；
位于所述第一区上的第一鳍部结构，所述第一鳍部包括若干层沿所述衬底表面法线方向重叠排布的第一沟道层；
位于所述第二区上的第二鳍部结构，所述第二鳍部结构包括若干层沿所述衬底表面法线方向重叠排布的第二沟道层，所述第二沟道层和所述第一沟道层的材料不同。
16.如权利要求15所述半导体结构，其特征在于，所述第一沟道层的材料采用硅；所述第二沟道层的材料采用硅锗。
17.如权利要求16所述半导体结构，其特征在于，所述第二沟道层内的锗的原子百分比浓度为10％～25％。
18.如权利要求15所述半导体结构，其特征在于，所述第二沟道层的空穴迁移率大于所述第一沟道层的空穴迁移率。
19.如权利要求15所述半导体结构，其特征在于，还包括：位于所述衬底上的横跨相邻所述第一鳍部结构和所述第二鳍部结构的栅极结构，所述栅极结构包围所述第一沟道层和所述第二沟道层。
20.如权利要求15所述半导体结构，其特征在于，还包括：位于所述衬底内的隔离沟槽；位于所述隔离沟槽的隔离层，所述隔离层的顶部表面低于所述衬底的顶部表面。
21.如权利要求15所述半导体结构，其特征在于，还包括：位于所述第一鳍部结构内的第一源漏掺杂层，所述第一源漏掺杂层内具有第一源漏离子；位于所述第二鳍部结构内的第二源漏掺杂层，所述第二源漏掺杂层内具有第二源漏离子，所述第一源漏离子和所述第二源漏离子的电学类型不同。
22.如权利要求21所述半导体结构，其特征在于，所述第一源漏离子为N型离子；所述第二源漏离子为P型离子。
23.如权利要求19所述半导体结构，其特征在于，还包括：位于所述栅极结构侧壁的侧墙；位于相邻所述第一沟道层之间的第一阻挡层；位于相邻所述第二沟道层之间的第二阻挡层。
24.如权利要求23所述半导体结构，其特征在于，还包括：位于所述衬底上的介质层，所述介质层覆盖所述栅极结构和所述侧墙，且所述介质层暴露出所述栅极结构和所述侧墙的顶部表面。
CN202210871135.XA 2022-07-22 2022-07-22 半导体结构及其形成方法 Pending CN117476463A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210871135.XA CN117476463A (zh) 2022-07-22 2022-07-22 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210871135.XA CN117476463A (zh) 2022-07-22 2022-07-22 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN117476463A true CN117476463A (zh) 2024-01-30

Family

ID=89622617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210871135.XA Pending CN117476463A (zh) 2022-07-22 2022-07-22 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN117476463A (zh)

Similar Documents

Publication Publication Date Title
US10134761B2 (en) Semiconductor device and FinFET transistor
US7345341B2 (en) High voltage semiconductor devices and methods for fabricating the same
US8936986B2 (en) Methods of forming finfet devices with a shared gate structure
US7494895B2 (en) Method of fabricating a three-dimensional MOSFET employing a hard mask spacer
US20210202322A1 (en) Semiconductor device
CN113555285A (zh) 半导体结构的形成方法
TW202030841A (zh) 斷閘極金氧半場效電晶體的閘極結構及其製造方法
EP3285298A1 (en) Electrostatic discharge protection structure and fabricating method thereof
KR19980020943A (ko) 절연막 터널링 트랜지스터 및 그 제조방법
CN113838934B (zh) 半导体结构及其形成方法
CN113903808B (zh) 半导体结构及其形成方法
KR102133208B1 (ko) 펀치스루 스토퍼가 배제된 전계효과 트랜지스터 및 이의 제조방법
CN110957349B (zh) 半导体装置及其制造方法
CN117476463A (zh) 半导体结构及其形成方法
CN109599366B (zh) 半导体器件及其形成方法
CN117673118A (zh) 半导体结构及其形成方法
US20240097038A1 (en) Semiconductor device and method of fabricating the same
CN112103249B (zh) 半导体结构及其形成方法
CN109273407B (zh) 半导体器件及其形成方法
CN117199127A (zh) 半导体结构及其形成方法
CN115565877A (zh) 半导体结构及其形成方法
CN114551240A (zh) 半导体结构的形成方法
CN114664944A (zh) 半导体结构及其形成方法
CN114497214A (zh) 半导体结构及其形成方法
CN114497215A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination