CN114551240A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114551240A
CN114551240A CN202011330970.XA CN202011330970A CN114551240A CN 114551240 A CN114551240 A CN 114551240A CN 202011330970 A CN202011330970 A CN 202011330970A CN 114551240 A CN114551240 A CN 114551240A
Authority
CN
China
Prior art keywords
forming
source
layer
drain
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011330970.XA
Other languages
English (en)
Inventor
张海洋
苏博
肖杏宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202011330970.XA priority Critical patent/CN114551240A/zh
Publication of CN114551240A publication Critical patent/CN114551240A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区，所述第一区上具有若干沿第一方向平行排布的第一鳍部；在所述衬底上形成若干伪栅结构，所述伪栅结构沿第二方向横跨于所述第一鳍部上，所述第一方向与所述第二方向垂直；在所述第一区上形成牺牲层，所述牺牲层内具有第一开口，所述第一开口暴露出位于相邻所述伪栅结构之间的第一鳍部；在所述伪栅结构两侧、以及所述第一开口暴露出的所述第一鳍部内形成第一源漏开口；在所述第一源漏开口和所述第一开口内形成第一源漏掺杂层。通过所述牺牲层提供阻挡，使得在第一源漏开口和所述第一开口内形成的各个所述第一源漏掺杂层的体积差异较小，进而提升最终形成的半导体结构的性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。
然而，现有技术中鳍式场效应晶体管构成的半导体器件的性能仍有待提高。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，能够有效提升最终形成的半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区，所述第一区上具有若干沿第一方向平行排布的第一鳍部；在所述衬底上形成若干伪栅结构，所述伪栅结构沿第二方向横跨于所述第一鳍部上，所述第一方向与所述第二方向垂直；在所述第一区上形成牺牲层，所述牺牲层内具有第一开口，所述第一开口暴露出位于相邻所述伪栅结构之间的第一鳍部；在所述伪栅结构两侧、以及所述第一开口暴露出的所述第一鳍部内形成第一源漏开口；在所述第一源漏开口和所述第一开口内形成第一源漏掺杂层。
可选的，在形成所述第一源漏掺杂层之后，还包括：对所述第一源漏掺杂层的顶部表面进行平坦化处理。
可选的，所述第一源漏掺杂层内具有第一源漏离子，且所述第一源漏掺杂层之间相互连接。
可选的，所述衬底还包括第二区，所述第一区和所述第二区沿所述第一方向排布，所述第二区上具有若干沿所述第一方向平行排布的第二鳍部，所述伪栅结构沿第二方向还横跨于所述第二鳍部上。
可选的，在形成所述第一源漏开口的过程中，还包括：在所述伪栅结构两侧的第二鳍部内形成第二源漏开口。
可选的，在形成所述第一源漏掺杂层的过程中，还包括：在所述第二源漏开口内形成第二源漏掺杂层。
可选的，所述第二源漏掺杂层内具有第二源漏离子，且各个所述第二源漏掺杂层相互分立。
可选的，所述第一源漏离子为P型离子，所述P型离子包括：硼或铟。
可选的，所述第二源漏离子为N型离子，所述N型离子包括：磷或砷。
可选的，形成所述第一源漏开口的方法包括：以所述伪栅结构和所述牺牲层为掩膜刻蚀所述第一鳍部，在所述第一鳍部内形成所述第一源漏开口。
可选的，形成所述第二源漏开口的方法包括：以所述伪栅结构为掩膜刻蚀所述第二鳍部，在所述第二鳍部内形成所述第二源漏开口。
可选的，所述第一源漏掺杂层的形成方法包括：采用外延生长工艺在所述第一源漏开口内形成第一外延层；在外延生长的过程中，采用原位掺杂工艺在所述第一外延层内掺入所述第一源漏离子，形成所述第一源漏掺杂层。
可选的，所述第二源漏掺杂层的形成方法包括：采用外延生长工艺在所述第二源漏开口内形成第二外延层；在外延生长的过程中，采用原位掺杂工艺在所述第二外延层内掺入所述第二源漏离子，形成所述第二源漏掺杂层。
可选的，所述牺牲层的形成方法包括：在所述第一区上形成初始牺牲层，所述初始牺牲层覆盖所述第一鳍部和位于所述第一区上的伪栅结构；在所述初始牺牲层上形成图形化层，所述图形化层暴露出部分所述初始牺牲层的顶部表面；以所述图形化层为掩膜刻蚀所述初始牺牲层，形成所述牺牲层；在形成所述牺牲层之后，去除所述图形化层。
可选的，所述初始牺牲层的材料与所述第一鳍部的材料不同。
可选的，所述初始牺牲层的材料包括：氢倍半硅氧烷。
可选的，对所述第一源漏掺杂层的顶部表面进行平坦化处理的工艺包括：湿法刻蚀工艺或干法刻蚀工艺。
可选的，在形成所述伪栅结构之前，还包括：在所述衬底上形成隔离层，所述隔离层覆盖所述第一鳍部和所述第二鳍部的部分侧壁，且所述隔离层的顶部表面低于所述第一鳍部和所述第二鳍部的顶部表面。
可选的，所述伪栅结构包括：伪栅介质层、位于所述伪栅介质层上的伪栅层、以及位于所述伪栅介质层和所述伪栅层侧壁的侧墙。
可选的，在对所述第一源漏掺杂层的顶部表面进行平坦化处理之后，还包括：去除所述牺牲层；在所述衬底上形成介质层，所述介质层覆盖所述第一源漏掺杂层、第二源漏掺杂层、第一鳍部、第二鳍部以及伪栅结构，且所述介质层暴露出所述伪栅结构的顶部表面。
可选的，所述介质层的形成方法包括：在所述衬底上形成初始介质层，所述初始介质层覆盖所述第一源漏掺杂层、第一鳍部以及伪栅结构；对所述初始介质层进行平坦化处理，直至暴露出所述伪栅结构的顶部表面为止，形成所述介质层。
可选的，在形成所述介质层之后，还包括：去除所述伪栅结构，在所述介质层内形成栅极开口；在所述栅极开口内形成栅极结构。
可选的，所述栅极结构包括：栅介质层以及位于所述栅介质层上的栅极层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案的形成方法中，在所述第一区上形成牺牲层，所述牺牲层内具有第一开口，所述第一开口暴露出位于相邻所述伪栅结构之间的第一鳍部；在所述伪栅结构两侧的第一鳍部内形成第一源漏开口；在所述第一源漏开口和所述第一开口内形成第一源漏掺杂层。通过所述牺牲层提供阻挡，使得在第一源漏开口和所述第一开口内形成的各个所述第一源漏掺杂层的体积差异较小，进而提升最终形成的半导体结构的性能。
进一步，在形成所述第一源漏掺杂层之后，还包括：对所述第一源漏掺杂层的顶部表面进行平坦化处理。通过对所述第一源漏掺杂层进行平坦化处理，使得后续形成的导电层与所述第一源漏掺杂层的接触性更好，进而提升最终形成的半导体结构的性能。
进一步，所述初始牺牲层的材料与所述第一鳍部的材料不同，通过将所述初始牺牲层与所述第一鳍部材料设置为不同，在刻蚀所述初始牺牲层的过程中，增大所述初始牺牲层与第一鳍部之间的刻蚀选择比，减小在刻蚀所述初始牺牲层的过程中对所述第一鳍部的损伤。
进一步，所述初始牺牲层的材料包括：氢倍半硅氧烷。该材料具有一定的流动性，便于沉积和后续的去除。
附图说明
图1和图2是一种半导体结构的结构示意图；
图3至图19是本发明半导体结构的形成方法一实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术中鳍式场效应晶体管构成的半导体器件的性能仍有待提高。以下将结合附图进行具体说明。
请参考图1和图2，图1是半导体结构的俯视图，图2是图1中沿A-A线截面示意图，提供衬底100，所述衬底100包括第一区I；在所述衬底100上形成若干第一鳍部101，所述第一鳍部101位于所述第一区I上；在所述衬底100上形成若干伪栅结构102，所述伪栅结构102横跨于所述第一鳍部101；以所述伪栅结构102为掩膜刻蚀所述第一鳍部101，在所述第一鳍部101内形成第一源漏开口(未标示)；在所述第一源漏开口内形成第一源漏掺杂层103，所述第一源漏掺杂层103内具有第一源漏离子。
在本实施例中，所述第一源漏离子为P型离子，所述第一源漏掺杂103层用于形成PMOS晶体管结构。在半导体电学设计要求中，所述第一区I中的各个所述PMOS晶体管结构的第一源漏掺杂层103需要相互连接。然而，在实际制程中，在采用外延生长工艺形成所述第一源漏掺杂层103时，由于各个所述第一鳍部101所处于的周围环境不同，使得形成的各个第一源漏掺杂层103的形貌体积差异较大，使得最终形成的半导体结构的性能较差。
在此基础上，本发明提供一种半导体结构的形成方法，在所述第一区上形成牺牲层，所述牺牲层内具有第一开口，所述第一开口暴露出位于相邻所述伪栅结构之间的第一鳍部；在所述伪栅结构两侧的第一鳍部内形成第一源漏开口；在所述第一源漏开口和所述第一开口内形成第一源漏掺杂层。通过所述牺牲层提供阻挡，使得在第一源漏开口和所述第一开口内形成的各个所述第一源漏掺杂层的体积差异较小，进而提升最终形成的半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图3至图19是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图3至图5，图3是半导体结构俯视图，图4是图3中沿A-A线截面示意图，图5是图3中沿B-B线截面示意图，提供衬底200，所述衬底200包括第一区I，所述第一区I上具有若干沿第一方向X平行排布的第一鳍部201。
在本实施例中，所述衬底200还包括第二区II，所述第一区I和所述第二区II沿所述第一方向X排布，所述第二区II上具有若干沿所述第一方向X平行排布的第二鳍部202。
在本实施例中，所述衬底200、第一鳍部101和第二鳍部202的形成方法包括：提供初始衬底(未图示)；在所述初始衬底上形成第一图形化层(未图示)，所述第一图形化层暴露出部分所述初始衬底的顶部表面；以所述第一图形化层为掩膜刻蚀所述初始衬底，形成所述衬底200、第一鳍部201以及第二鳍部202。
在本实施例中，所述衬底200的材料为硅；在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在本实施例中，所述第一鳍部201和所述第二鳍部202的材料为硅；在其他实施例中，所述第一鳍部和所述第二鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
请参考图6和图7，图6和图4视图方向一致，图7和图5视图方向一致，在所述衬底200上形成隔离层203，所述隔离层203覆盖所述第一鳍部201和所述第二鳍部202的部分侧壁，且所述隔离层203的顶部表面低于所述第一鳍部201和所述第二鳍部202的顶部表面。
在本实施例中，所述隔离层203的形成方法包括：在所述衬底200上形成初始隔离层(未图示)；刻蚀去除部分所述初始隔离层，形成所述隔离层204，所述隔离层203顶部表面低于所述第一鳍部和所述第二鳍部顶部表面。
所述隔离层203的材料采用绝缘材料，所述绝缘材料包括氧化硅或氮氧化硅；在本实施例中，所述隔离层203的材料采用氧化硅。
请参考图8和图9，在形成所述隔离层203之后，在所述衬底200上形成若干伪栅结构204，所述伪栅结构204沿第二方向Y横跨于所述第一鳍部201上，所述第一方向X与所述第二方向Y垂直。
在本实施例中，所述伪栅结构204沿第二方向Y还横跨于所述第二鳍部202上。
在本实施例中，所述伪栅结构204的形成方法包括：在所述隔离层203上形成伪栅介质层(未标示)；在所述伪栅介质层上形成伪栅层(未标示)；在所述伪栅层和所述伪栅介质层的侧壁形成第一侧墙(未标示)。
在本实施例中，所述伪栅介质层的材料采用氧化硅；在其他实施例中，所述伪栅介质层材料还可以采用氮氧化硅。
在本实施例中，所述伪栅层的材料采用多晶硅。
在本实施例中，所述侧墙的材料采用氮化硅。
请参考图10至图12，图10是半导体结构俯视图，图11是图10中沿C-C线截面示意图，图12是图10中沿D-D线截面示意图，在所述第一区I上形成牺牲层205，所述牺牲层205内具有第一开口206，所述第一开口206暴露出位于相邻所述伪栅结构204之间的第一鳍部201。
在本实施例中，所述牺牲层205的形成方法包括：在所述第一区I上形成初始牺牲层(未图示)，所述初始牺牲层覆盖所述第一鳍部201和位于所述第一区I上的伪栅结构204；在所述初始牺牲层上形成图形化层(未图示)，所述图形化层暴露出部分所述初始牺牲层的顶部表面；以所述图形化层为掩膜刻蚀所述初始牺牲层，形成所述牺牲层205；在形成所述牺牲层205之后，去除所述图形化层。
在本实施例中，所述初始牺牲层的材料与所述第一鳍部201的材料不同，通过将所述初始牺牲层与所述第一鳍部201材料设置为不同，在刻蚀所述初始牺牲层的过程中，增大所述初始牺牲层与第一鳍部201之间的刻蚀选择比，减小在刻蚀所述初始牺牲层的过程中对所述第一鳍部201的损伤。
在本实施例中，所述初始牺牲层的材料采用氢倍半硅氧烷(HSQ，HydrogenSilsesquioxane)。该材料具有一定的流动性，便于沉积和后续的去除。
请参考图13和图14，图13和图11视图方向一致，图14和图12视图方向一致，在所述伪栅结构204两侧、以及所述第一开口206暴露出的所述第一鳍部201内形成第一源漏开口207。
在本实施例中，形成所述第一源漏开口207的方法包括：以所述伪栅结构204和所述牺牲层205为掩膜刻蚀所述第一鳍部201，在所述第一鳍部201内形成所述第一源漏开口207。
在本实施例中，在形成所述第一源漏开口207的过程中，还包括：在所述伪栅结构204两侧的第二鳍部202内形成第二源漏开口208。
在本实施例中，形成所述第二源漏开口208的方法包括：以所述伪栅结构204为掩膜刻蚀所述第二鳍部202，在所述第二鳍部202内形成所述第二源漏开口208。
请参考图15和图16，图15是半导体结构俯视图，图16是图15中沿E-E线截面示意图，在所述第一源漏开口207和所述第一开口206内形成第一源漏掺杂层209。
在本实施例中，在所述第一区I上形成牺牲层205，所述牺牲层205内具有第一开口206，所述第一开口206暴露出位于相邻所述伪栅结构204之间的第一鳍部201；在所述伪栅结构204两侧的第一鳍部201内形成第一源漏开口207；在所述第一源漏开口207和所述第一开口206内形成第一源漏掺杂层209。通过所述牺牲层205提供阻挡，使得在第一源漏开口207和所述第一开口206内形成的各个所述第一源漏掺杂层209的体积差异较小，进而提升最终形成的半导体结构的性能
在本实施例中，所述第一源漏掺杂层209内具有第一源漏离子，且所述第一源漏掺杂层209之间相互连接。
在本实施例中，所述第一源漏离子为P型离子，所述P型离子包括：硼或铟。
在本实施例中，所述第一源漏掺杂层209的形成方法包括：采用外延生长工艺在所述第一源漏开口207内形成第一外延层(未图示)；在外延生长的过程中，采用原位掺杂工艺在所述第一外延层内掺入所述第一源漏离子，形成所述第一源漏掺杂层209。
在本实施例中，在形成所述第一源漏掺杂层209的过程中，还包括：在所述第二源漏开口208内形成第二源漏掺杂层210。
在本实施例中，所述第二源漏掺杂层210内具有第二源漏离子，且各个所述第二源漏掺杂层210相互分立。
在本实施例中，所述第二源漏离子为N型离子，所述N型离子包括：磷或砷。
在本实施例中，所述第二源漏掺杂层210的形成方法包括：采用外延生长工艺在所述第二源漏开口208内形成第二外延层(未图示)；在外延生长的过程中，采用原位掺杂工艺在所述第二外延层内掺入所述第二源漏离子，形成所述第二源漏掺杂层210。
请参考图17，图17和图16的视图方向一致，在形成所述第一源漏掺杂层209之后，对所述第一源漏掺杂层209的顶部表面进行平坦化处理。
通过对所述第一源漏掺杂层209进行平坦化处理，使得后续形成的导电层与所述第一源漏掺杂层209的接触性更好，进而提升最终形成的半导体结构的性能。
对所述第一源漏掺杂层209的顶部表面进行平坦化处理的工艺包括：湿法刻蚀工艺或干法刻蚀工艺；在本实施例中，对所述第一源漏掺杂层209的顶部表面进行平坦化处理的工艺采用干法刻蚀工艺。
请参考图18，在对所述第一源漏掺杂层209的顶部表面进行平坦化处理之后，去除所述牺牲层205；在所述衬底200上形成介质层211，所述介质层211覆盖所述第一源漏掺杂层209、第二源漏掺杂层210、第一鳍部201、第二鳍部202以及伪栅结构204，且所述介质层211暴露出所述伪栅结构204的顶部表面。
在本实施例中，所述介质层211的形成方法包括：在所述衬底200上形成初始介质层(未图示)，所述初始介质层覆盖所述第一源漏掺杂层209、第一鳍部201以及伪栅结构204；对所述初始介质层进行平坦化处理，直至暴露出所述伪栅结构204的顶部表面为止，形成所述介质层211
在本实施例中，所述介质层211的材料采用氧化硅；在其他实施例中，所述介质层的材料还可以为低K介质材料(低K介质材料指相对介电常数低于3.9的介质材料)或超低K介质材料(超低K介质材料指相对介电常数低于2.5的介质材料)。
请参考图19，在形成所述介质层211之后，去除所述伪栅结构204，在所述介质层211内形成栅极开口；在所述栅极开口内形成栅极结构212。
在本实施例中，具体去除所述伪栅结构204的伪栅介质层和伪栅层。
在本实施例中，所述栅极结构212包括：栅介质层(未标示)以及位于所述栅介质层上的栅极层(未标示)。
在本实施例中，所述栅介质层材料包括高K介质材料。
所述栅极层的材料包括金属，所述金属包括：钨、铝、铜、钛、银、金、铅或者镍。在本实施例中，所述栅极层的材料采用钨。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (23)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区，所述第一区上具有若干沿第一方向平行排布的第一鳍部；
在所述衬底上形成若干伪栅结构，所述伪栅结构沿第二方向横跨于所述第一鳍部上，所述第一方向与所述第二方向垂直；
在所述第一区上形成牺牲层，所述牺牲层内具有第一开口，所述第一开口暴露出位于相邻所述伪栅结构之间的第一鳍部；
在所述伪栅结构两侧、以及所述第一开口暴露出的所述第一鳍部内形成第一源漏开口；
在所述第一源漏开口和所述第一开口内形成第一源漏掺杂层。
2.如权利要求1所述半导体结构的形成方法，其特征在于，在形成所述第一源漏掺杂层之后，还包括：对所述第一源漏掺杂层的顶部表面进行平坦化处理。
3.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一源漏掺杂层内具有第一源漏离子，且所述第一源漏掺杂层之间相互连接。
4.如权利要求1所述半导体结构的形成方法，其特征在于，所述衬底还包括第二区，所述第一区和所述第二区沿所述第一方向排布，所述第二区上具有若干沿所述第一方向平行排布的第二鳍部，所述伪栅结构沿第二方向还横跨于所述第二鳍部上。
5.如权利要求4所述半导体结构的形成方法，其特征在于，在形成所述第一源漏开口的过程中，还包括：在所述伪栅结构两侧的第二鳍部内形成第二源漏开口。
6.如权利要求5所述半导体结构的形成方法，其特征在于，在形成所述第一源漏掺杂层的过程中，还包括：在所述第二源漏开口内形成第二源漏掺杂层。
7.如权利要求6所述半导体结构的形成方法，其特征在于，所述第二源漏掺杂层内具有第二源漏离子，且各个所述第二源漏掺杂层相互分立。
8.如权利要求3所述半导体结构的形成方法，其特征在于，所述第一源漏离子为P型离子，所述P型离子包括：硼或铟。
9.如权利要求7所述半导体结构的形成方法，其特征在于，所述第二源漏离子为N型离子，所述N型离子包括：磷或砷。
10.如权利要求1所述半导体结构的形成方法，其特征在于，形成所述第一源漏开口的方法包括：以所述伪栅结构和所述牺牲层为掩膜刻蚀所述第一鳍部，在所述第一鳍部内形成所述第一源漏开口。
11.如权利要求5所述半导体结构的形成方法，其特征在于，形成所述第二源漏开口的方法包括：以所述伪栅结构为掩膜刻蚀所述第二鳍部，在所述第二鳍部内形成所述第二源漏开口。
12.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一源漏掺杂层的形成方法包括：采用外延生长工艺在所述第一源漏开口内形成第一外延层；在外延生长的过程中，采用原位掺杂工艺在所述第一外延层内掺入所述第一源漏离子，形成所述第一源漏掺杂层。
13.如权利要求6所述半导体结构的形成方法，其特征在于，所述第二源漏掺杂层的形成方法包括：采用外延生长工艺在所述第二源漏开口内形成第二外延层；在外延生长的过程中，采用原位掺杂工艺在所述第二外延层内掺入所述第二源漏离子，形成所述第二源漏掺杂层。
14.如权利要求1所述半导体结构的形成方法，其特征在于，所述牺牲层的形成方法包括：在所述第一区上形成初始牺牲层，所述初始牺牲层覆盖所述第一鳍部和位于所述第一区上的伪栅结构；在所述初始牺牲层上形成图形化层，所述图形化层暴露出部分所述初始牺牲层的顶部表面；以所述图形化层为掩膜刻蚀所述初始牺牲层，形成所述牺牲层；在形成所述牺牲层之后，去除所述图形化层。
15.如权利要求14所述半导体结构的形成方法，其特征在于，所述初始牺牲层的材料与所述第一鳍部的材料不同。
16.如权利要求15所述半导体结构的形成方法，其特征在于，所述初始牺牲层的材料包括：氢倍半硅氧烷。
17.如权利要求1所述半导体结构的形成方法，其特征在于，对所述第一源漏掺杂层的顶部表面进行平坦化处理的工艺包括：湿法刻蚀工艺或干法刻蚀工艺。
18.如权利要求4所述半导体结构的形成方法，其特征在于，在形成所述伪栅结构之前，还包括：在所述衬底上形成隔离层，所述隔离层覆盖所述第一鳍部和所述第二鳍部的部分侧壁，且所述隔离层的顶部表面低于所述第一鳍部和所述第二鳍部的顶部表面。
19.如权利要求1所述半导体结构的形成方法，其特征在于，所述伪栅结构包括：伪栅介质层、位于所述伪栅介质层上的伪栅层、以及位于所述伪栅介质层和所述伪栅层侧壁的侧墙。
20.如权利要求6所述半导体结构的形成方法，其特征在于，在对所述第一源漏掺杂层的顶部表面进行平坦化处理之后，还包括：去除所述牺牲层；在所述衬底上形成介质层，所述介质层覆盖所述第一源漏掺杂层、第二源漏掺杂层、第一鳍部、第二鳍部以及伪栅结构，且所述介质层暴露出所述伪栅结构的顶部表面。
21.如权利要求20所述半导体结构的形成方法，其特征在于，所述介质层的形成方法包括：在所述衬底上形成初始介质层，所述初始介质层覆盖所述第一源漏掺杂层、第一鳍部以及伪栅结构；对所述初始介质层进行平坦化处理，直至暴露出所述伪栅结构的顶部表面为止，形成所述介质层。
22.如权利要求20所述半导体结构的形成方法，其特征在于，在形成所述介质层之后，还包括：去除所述伪栅结构，在所述介质层内形成栅极开口；在所述栅极开口内形成栅极结构。
23.如权利要求22所述半导体结构的形成方法，其特征在于，所述栅极结构包括：栅介质层以及位于所述栅介质层上的栅极层。
CN202011330970.XA 2020-11-24 2020-11-24 半导体结构的形成方法 Pending CN114551240A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011330970.XA CN114551240A (zh) 2020-11-24 2020-11-24 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011330970.XA CN114551240A (zh) 2020-11-24 2020-11-24 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114551240A true CN114551240A (zh) 2022-05-27

Family

ID=81659747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011330970.XA Pending CN114551240A (zh) 2020-11-24 2020-11-24 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114551240A (zh)

Similar Documents

Publication Publication Date Title
US20210398976A1 (en) Semiconductor structure and fabrication method thereof
CN104835838A (zh) 具有不同宽度的栅极结构及其制造方法
CN111863711B (zh) 半导体结构及其形成方法
CN108022881B (zh) 晶体管及其形成方法
CN113314605B (zh) 半导体结构及半导体结构的形成方法
CN111554578B (zh) 半导体结构及其形成方法
CN110047741B (zh) 半导体结构及其形成方法
CN114551240A (zh) 半导体结构的形成方法
CN112687627A (zh) 鳍式场效应晶体管及其制造方法
CN109285876B (zh) 半导体结构及其形成方法
CN113903806B (zh) 半导体结构及其形成方法
CN114497214A (zh) 半导体结构及其形成方法
CN113903805B (zh) 半导体结构及其形成方法
CN114530379A (zh) 半导体结构的形成方法
CN112103249B (zh) 半导体结构及其形成方法
CN113314595B (zh) 半导体结构及半导体结构的形成方法
CN114203634A (zh) 半导体结构的形成方法
CN117476765A (zh) 半导体结构及其形成方法
CN114792731A (zh) 半导体结构及其形成方法
CN114497215A (zh) 半导体结构及其形成方法
CN114695554A (zh) 半导体结构及其形成方法
CN117672856A (zh) 半导体结构的形成方法
CN117476463A (zh) 半导体结构及其形成方法
CN114551351A (zh) 半导体结构的形成方法
CN115528084A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination