CN117476765A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN117476765A
CN117476765A CN202210871136.4A CN202210871136A CN117476765A CN 117476765 A CN117476765 A CN 117476765A CN 202210871136 A CN202210871136 A CN 202210871136A CN 117476765 A CN117476765 A CN 117476765A
Authority
CN
China
Prior art keywords
forming
isolation
source
drain
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210871136.4A
Other languages
English (en)
Inventor
涂武涛
范义秋
韩宝斋
王彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202210871136.4A priority Critical patent/CN117476765A/zh
Publication of CN117476765A publication Critical patent/CN117476765A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，其中结构包括：衬底，衬底包括沿第一方向排布的若干器件区以及至少一个隔离区，隔离区位于相邻器件区之间；位于隔离区上的第一隔离结构；位于衬底上的若干鳍部；位于器件区上的若干第二栅极结构，第二栅极结构沿第二方向横跨鳍部；位于衬底上的介质层；位于介质层内的隔离开口，隔离开口位于隔离区上，隔离开口沿第二方向延伸且暴露出第一隔离结构；位于隔离开口内的第二隔离结构。形成的第二隔离结构与第一隔离结构能够共同完全切断鳍部，减少了短接的问题。而且，第一隔离结构不延伸至衬底，不会对形成在衬底内的N‑P阱区造成损伤，以此提升最终形成的半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小。然而，随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的沟道漏电流增大。
鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)的栅极成类似鱼鳍的叉状3D架构。FinFET的沟道凸出衬底表面形成鳍部，栅极覆盖鳍部的顶面和侧壁，从而使反型层形成在沟道各侧上，可于鳍部的两侧控制电路的接通与断开。这种设计能够增加栅极对沟道区的控制，从而能够很好地抑制晶体管的短沟道效应。然而，鳍式场效应晶体管仍然存在短沟道效应。
此外，为了进一步减小短沟道效应对半导体器件的影响，降低沟道漏电流。半导体技术领域引入了应变硅技术，应变硅技术的方法包括：在栅极结构两侧的鳍部中形成凹槽；通过外延生长工艺在所述凹槽中形成源漏掺杂区。
为了防止不同晶体管的源漏掺杂区相互连接，需要在鳍部中形成隔离层，同时为了减小隔离层的面积，提高所形成半导体结构的集成度。现有技术引入了SDB(SingleDiffusion Break)技术。
然而，现有方法在形成半导体结构的过程中仍存在诸多问题。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提升最终形成的半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构，包括：提供衬底，所述衬底包括沿第一方向排布的若干器件区以及至少一个隔离区，所述隔离区位于相邻所述器件区之间；位于所述隔离区上的第一隔离结构，所述第一隔离结构沿第二方向延伸，所述第一方向与所述第二方向垂直；位于所述衬底上的若干沿所述第二方向排布的鳍部，所述鳍部横跨所述第一隔离结构；位于所述器件区上的若干第二栅极结构，所述第二栅极结构沿所述第二方向横跨所述鳍部；位于所述衬底上的介质层，所述介质层覆盖所述第二栅极结构的侧壁；位于所述介质层内的隔离开口，所述隔离开口位于所述隔离区上，所述隔离开口沿所述第二方向延伸且暴露出所述第一隔离结构；位于所述隔离开口内的第二隔离结构。
可选的，若干所述鳍部包括：若干第一鳍部和若干第二鳍部；所述第一鳍部和所述第二鳍部沿所述第二方向排布，所述第一鳍部和所述第二鳍部分别横跨所述第一隔离结构。
可选的，还包括：位于所述第一鳍部内的若干第一源漏掺杂层，所述第一源漏掺杂层位于相邻的所述第二隔离结构和所述第二栅极结构之间、或相邻的所述第二栅极结构之间，且所述第一源漏掺杂层内具有第一源漏离子；位于所述第二鳍部内的若干第二源漏掺杂层，所述第二源漏掺杂层位于相邻的所述第二隔离结构和所述第二栅极结构之间、或相邻的所述第二栅极结构之间，且所述第二源漏掺杂层内具有第二源漏离子。
可选的，所述第一源漏离子与所述第二源漏离子电学类型不同；所述第一源漏离子包括N型离子或P型离子；所述第二源漏离子包括P型离子或N型离子。
可选的，所述第一隔离结构的材料包括氮化硅。
可选的，所述第二隔离结构的材料包括氮化硅。
相应的，本发明技术方案中还提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底包括沿第一方向排布的若干器件区以及至少一个隔离区，所述隔离区位于相邻所述器件区之间；在所述隔离区上形成第一隔离结构，所述第一隔离结构沿第二方向延伸，所述第一方向与所述第二方向垂直；在所述衬底上形成若干沿所述第二方向排布的鳍部，所述鳍部横跨所述第一隔离结构；在所述衬底上形成介质层以及第一栅极结构，所述第一栅极结构位于所述隔离区上，且所述第一栅极结构沿所述第二方向横跨所述鳍部，所述介质层覆盖所述第一栅极结构侧壁；去除所述第一栅极结构以及部分所述鳍部，直至暴露出所述第一隔离结构为止，在所述介质层内形成隔离开口；在所述隔离开口内形成第二隔离结构。
可选的，所述第一隔离结构在所述衬底上的投影位于所述第一栅极结构在所述衬底上的投影的范围内。
可选的，若干所述鳍部包括：若干第一鳍部和若干第二鳍部；所述第一鳍部和所述第二鳍部沿所述第二方向排布，所述第一鳍部和所述第二鳍部分别横跨所述第一隔离结构；所述第一栅极结构沿所述第二方向横跨所述第一鳍部和所述第二鳍部；去除所述第一栅极结构以及部分所述第一鳍部和部分所述第二鳍部，直至暴露出所述第一隔离结构为止，在所述介质层内形成隔离开口。
可选的，在形成所述介质层和所述第一栅极结构的过程中，还包括：在所述衬底上形成若干第二栅极结构，所述第二栅极结构位于所述器件区上，且所述第二栅极结构沿所述第二方向横跨所述第一鳍部和所述第二鳍部，所述介质层覆盖所述第二栅极结构的侧壁。
可选的，在形成所述第一栅极结构和所述第二栅极结构之前，还包括：在所述第一鳍部内形成若干第一源漏掺杂层，所述第一源漏掺杂层位于相邻的所述第一栅极结构和所述第二栅极结构之间、或相邻的所述第二栅极结构之间，且所述第一源漏掺杂层内具有第一源漏离子；在所述第二鳍部内形成若干第二源漏掺杂层，所述第二源漏掺杂层位于相邻的所述第一栅极结构和所述第二栅极结构之间、或相邻的所述第二栅极结构之间，且所述第二源漏掺杂层内具有第二源漏离子。
可选的，所述第一源漏离子与所述第二源漏离子电学类型不同；所述第一源漏离子包括N型离子或P型离子；所述第二源漏离子包括P型离子或N型离子。
可选的，在形成所述第一源漏掺杂层和所述第二源漏掺杂层之前，还包括：在所述隔离区上形成第一伪栅结构，所述第一伪栅结构沿所述第二方向横跨所述第一鳍部和所述第二鳍部；在所述器件区上形成若干第二伪栅结构，所述第二伪栅结构沿所述第二方向横跨所述第一鳍部和所述第二鳍部。
可选的，所述第一源漏掺杂层和所述第二源漏掺杂层的形成方法包括：以所述第一伪栅结构和所述第二伪栅结构为掩膜刻蚀所述第一鳍部，在所述第一鳍部内形成若干第一源漏开口；以所述第一伪栅结构和所述第二伪栅结构为掩膜刻蚀所述第二鳍部，在所述第二鳍部内形成若干第二源漏开口；在所述第一源漏开口内形成所述第一源漏掺杂层；在所述第二源漏开口内形成所述第二源漏掺杂层。
可选的，在所述第一源漏开口内形成所述第一源漏掺杂层的方法包括：采用外延生长工艺在所述第一源漏开口内形成第一外延层；在形成所述第一外延层过程中采用原位掺杂工艺在所述第一外延层内掺入所述第一源漏离子，形成所述第一源漏掺杂层。
可选的，在所述第二源漏开口内形成所述第二源漏掺杂层的方法包括：采用外延生长工艺在所述第二源漏开口内形成第二外延层；在形成所述第二外延层过程中采用原位掺杂工艺在所述第二外延层内掺入所述第二源漏离子，形成所述第二源漏掺杂层。
可选的，所述介质层的形成方法包括：在所述衬底上形成初始介质层，所述初始介质层覆盖所述第一伪栅结构以及所述第二伪栅结构；对所述初始介质层进行平坦化处理，直至暴露出所述第一伪栅结构和所述第二伪栅结构的顶部表面为止，形成所述介质层。
可选的，所述第一栅极结构和若干所述第二栅极结构的形成方法包括：去除所述第一伪栅结构，在所述介质层内形成第一栅极开口；在所述第一栅极开口内形成所述第一栅极结构；去除所述第二伪栅结构，在所述介质层内形成第二栅极开口；在所述第二栅极开口内形成所述第二栅极结构。
可选的，所述第二隔离结构的形成方法包括：在所述隔离开口内、以及所述介质层和所述第二栅极结构上形成初始第二隔离结构；对所述初始第二隔离结构进行平坦化处理，直至暴露出所述介质层以及所述第二栅极结构的顶部表面为止，形成所述第二隔离结构。
可选的，所述第一隔离结构的材料包括氮化硅。
可选的，所述第二隔离结构的材料包括氮化硅。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案的结构中，形成的所述第二隔离结构与所述第一隔离结构能够共同完全切断所述鳍部，减少了短接的问题。而且，所述第一隔离结构不延伸至所述衬底内，不会对形成在所述衬底内的N-P阱区造成损伤，以此提升最终形成的半导体结构的性能。
本发明的技术方案的形成方法中，通过先形成所述第一隔离结构，且所述第一隔离结构位于所述衬底上，在通过形成隔离开口，且隔离开口暴露出所述第一隔离结构，使得在所述隔离开口内形成的所述第二隔离结构与所述第一隔离结构能够共同完全切断所述鳍部，减少了短接的问题。而且，所述第一隔离结构不延伸至所述衬底内，不会对形成在所述衬底内的N-P阱区造成损伤，以此提升最终形成的半导体结构的性能。
附图说明
图1至图3是一种半导体结构的结构示意图；
图4至图21是本发明半导体结构形成方法一实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有方法在形成半导体结构的过程中仍存在诸多问题。以下将结合附图进行具体说明。
请参考图1至图3，图1是省略介质层和隔离层的半导体结构俯视图，图2是图1沿A-A方向的截面示意图，图3是图1沿B-B方向的截面示意图；一种半导体结构，包括衬底100，所述衬底100包括沿第一方向X排布的隔离区B1、第一器件区A1和第二器件区A2，所述隔离区B1位于所述第一器件区A1和所述第二器件区A2之间；位于所述衬底100上的若干第一鳍部101和若干第二鳍部102，所述第一鳍部101和所述第二鳍部102沿第二方向Y排布，所述第一方向X与所述第二方向Y垂直，所述第一鳍部101和所述第二鳍部分别自所述第一器件区A1上横跨所述隔离区B1并延伸至所述第二器件区A2上；位于所述第一器件区A1和所述第二器件区A2上的若干栅极结构103，所述栅极结构103横跨所述第一鳍部101和所述第二鳍部102；位于所述衬底100上的介质层104，所述介质层104覆盖所述栅极结构103的侧壁；位于所述介质层104内的隔离开口(未标示)，所述隔离开口沿所述第二方向Y延伸，且所述隔离开口位于所述隔离区B1上；位于所述隔离开口内的隔离结构105。
在本实施例中，通过形成所述隔离结构105能够有效的防止相邻所述第一鳍部101内形成的第一源漏掺杂层之间发生的短接、以及相邻所述第二鳍部102内形成的第二源漏掺杂层之间发生短接的问题，起到隔离效果。
在本实施例中，所述隔离开口是通过去除位于所述隔离区B1上的栅极结构103、以及位于所述隔离区B1上的部分所述第一鳍部101和所述第二鳍部102形成的，然而在去除所述第一鳍部101和所述第二鳍部102的过程中，无法精准的控制刻蚀深度。当刻蚀深度较小时，会导致所述第一鳍部101和所述第二鳍部102无法被完全切断，进而仍然存在短接的问题；当刻蚀深度较大时，使得所述隔离开口会延伸至所述衬底100内，进而破坏形成在所述衬底内的N-P阱区(未图示)。
在此基础上，本发明提供一种半导体结构及其形成方法，通过先形成所述第一隔离结构，且所述第一隔离结构位于所述衬底上，在通过形成隔离开口，且隔离开口暴露出所述第一隔离结构，使得在所述隔离开口内形成的所述第二隔离结构与所述第一隔离结构能够共同完全切断所述第一鳍部和所述第二鳍部，减少了短接的问题。而且，所述第一隔离结构不延伸至所述衬底内，不会对形成在所述衬底内的N-P阱区造成损伤，以此提升最终形成的半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图4至图21是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图4，提供衬底200，所述衬底200包括沿第一方向X排布的若干器件区以及至少一个隔离区，所述隔离区位于相邻所述器件区之间。
在本实施例中，若干所述器件区包括：第一器件区A1和第二器件区A2；至少一个隔离区包括：隔离区B1，且所述隔离区B1位于所述第一器件区A1和所述第二器件区A2之间。
在本实施例中，所述衬底200的材料为硅；在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
请参考图5，在所述隔离区B1上形成第一隔离结构201，所述第一隔离结构201沿第二方向Y延伸，所述第一方向X与所述第二方向Y垂直。
在本实施例中，所述第一隔离结构201的形成方法包括：在所述衬底200上形成初始第一隔离结构(未图示)；对所述初始第一隔离结构进行图形化处理，形成所述第一隔离结构201。
在本实施例中，所述第一隔离结构201的材料采用氮化硅。
请参考图6，在所述衬底200上形成若干沿所述第二方向Y排布的鳍部，所述鳍部横跨所述第一隔离结构201。
在本实施例中，若干所述鳍部包括：若干第一鳍部202和若干第二鳍部203，所述第一鳍部202和所述第二鳍部203沿所述第二方向Y排布，所述第一鳍部202和所述第二鳍部203分别自所述第一器件区A1上横跨所述隔离区B1并延伸至所述第二器件区A2上，且所述第一鳍部202和所述第二鳍部203分别横跨所述第一隔离结构201。
在本实施例中，所述第一鳍部202和所述第二鳍部203的材料为硅；在其他的实施例中，所述第一鳍部和所述第二鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或者镓化铟。
请参考图7至图9，图8是图7沿A-A方向的截面示意图，图9是图7沿B-B方向的截面示意图，在形成所述第一鳍部202和所述第二鳍部203之后，在所述衬底200上形成隔离层204，所述隔离层204覆盖所述第一鳍部202和所述第二鳍部203的部分侧壁，且所述隔离层204的顶部表面低于所述第一鳍部202和所述第二鳍部203的顶部表面。
在本实施例中，所述隔离层204的形成方法包括：在所述衬底200上形成初始隔离层(未图示)；刻蚀去除部分所述初始隔离层，形成所述隔离层204，所述隔离层204顶部表面低于所述第一鳍部202和所述第二鳍部203顶部表面。
所述隔离层204的材料采用绝缘材料，所述绝缘材料包括氧化硅或氮氧化硅；在本实施例中，所述隔离层204的材料采用氧化硅。
在形成所述隔离层204之后，还包括：在所述衬底200上形成介质层、第一栅极结构以及若干第二栅极结构，所述第一栅极结构位于所述隔离区B1上，且所述第一栅极结构沿所述第二方向Y横跨所述第一鳍部202和所述第二鳍部203，所述第一隔离结构201在所述衬底200上的投影与所述第一栅极结构在所述衬底200上的投影具有重叠区域，所述第二栅极结构分别位于所述第一器件区A1和所述第二器件区A2上，且所述第二栅极结构沿所述第二方向Y横跨所述第一鳍部202和所述第二鳍部203，所述介质层覆盖所述第一栅极结构和所述第二栅极结构的侧壁；在形成所述第一栅极结构和所述第二栅极结构之前，还包括：在所述第一鳍部202内形成若干第一源漏掺杂层，所述第一源漏掺杂层位于相邻的所述第一栅极结构和所述第二栅极结构之间、或相邻的所述第二栅极结构之间，且所述第一源漏掺杂层内具有第一源漏离子；在所述第二鳍部203内形成若干第二源漏掺杂层，所述第二源漏掺杂层位于相邻的所述第一栅极结构和所述第二栅极结构之间、或相邻的所述第二栅极结构之间，且所述第二源漏掺杂层内具有第二源漏离子。具体形成过程请参考图10至图16。
请参考图10，图10和图7视图方向一致，在所述隔离区B1上形成第一伪栅结构205，所述第一伪栅结构205沿所述第二方向Y横跨所述第一鳍部202和所述第二鳍部203；在所述第一器件区A1和所述第二器件区A2上形成若干第二伪栅结构206，所述第二伪栅结构206沿所述第二方向Y横跨所述第一鳍部202和所述第二鳍部203。
需要说明的是，在本实施例中，所述第一栅极结构205和所述第二栅极结构206采用全局工艺同时形成。
在本实施例中，所述第一栅极结构205和所述第二栅极结构206均包括：伪栅介质层、以及位于所述伪栅介质层上的伪栅层(未标示)。
在本实施例中，所述伪栅介质层的材料采用氧化硅；在其他实施例中，所述伪栅介质层材料还可以采用氮氧化硅。
在本实施例中，所述伪栅层的材料采用多晶硅。
请继续参考图10，在形成所述第一栅极结构205和所述第二栅极结构206之后，还包括：在所述第一栅极结构205和所述第二栅极结构206的侧壁分别形成侧墙214。
在本实施例中，所述侧墙214的材料采用氮化硅。
请参考图11，以所述第一伪栅结构205和所述第二伪栅结构206为掩膜刻蚀所述第一鳍部202，在所述第一鳍部202内形成若干第一源漏开口(未标示)；以所述第一伪栅结构205和所述第二伪栅结构206为掩膜刻蚀所述第二鳍部203，在所述第二鳍部203内形成若干第二源漏开口(未标示)；在所述第一源漏开口内形成所述第一源漏掺杂层207；在所述第二源漏开口内形成所述第二源漏掺杂层208。
在本实施例中，在所述第一源漏开口内形成所述第一源漏掺杂层207的方法包括：采用外延生长工艺在所述第一源漏开口内形成第一外延层(未图示)；在形成所述第一外延层过程中采用原位掺杂工艺在所述第一外延层内掺入所述第一源漏离子，形成所述第一源漏掺杂层207。
在本实施例中，在所述第二源漏开口内形成所述第二源漏掺杂层208的方法包括：采用外延生长工艺在所述第二源漏开口内形成第二外延层(未图示)；在形成所述第二外延层过程中采用原位掺杂工艺在所述第二外延层内掺入所述第二源漏离子，形成所述第二源漏掺杂层208。
在本实施例中，所述第一源漏离子与所述第二源漏离子的电学类型不同；所述第一源漏离子采用P型离子，所述第二源漏离子采用N型离子。在其他实施例中，所述第一源漏离子还可以采用N型离子，所述第二源漏离子采用P型离子。
请参考图12至图14，图12是图12沿C-C方向的截面示意图，图14是图12沿D-D方向的截面示意图，在形成所述第一源漏掺杂层207和所述第二源漏掺杂层208之后，在所述衬底200上形成介质层209，所述介质层209覆盖所述第一伪栅结构205和所述第二伪栅结构206的侧壁。
在本实施例中，所述介质层209的形成方法包括：在所述衬底200上形成初始介质层(未图示)，所述初始介质层覆盖所述第一伪栅结构205以及所述第二伪栅结构206；对所述初始介质层进行平坦化处理，直至暴露出所述第一伪栅结构205和所述第二伪栅结构206的顶部表面为止，形成所述介质层209。
在本实施例中，所述介质层209的材料采用氧化硅；在其他实施例中，所述介质层的材料还可以为低K介质材料(低K介质材料指相对介电常数低于3.9的介质材料)或超低K介质材料(超低K介质材料指相对介电常数低于2.5的介质材料)。
请参考图15和图16，图15和图13视图方向一致，图16和图14视图方向一致，去除所述第一伪栅结构205，在所述介质层209内形成第一栅极开口(未标示)；在所述第一栅极开口内形成所述第一栅极结构210；去除所述第二伪栅结构206，在所述介质层209内形成第二栅极开口(未标示)；在所述第二栅极开口内形成所述第二栅极结构211。
在本实施例中，所述第一隔离结构201在所述衬底200上的投影位于所述第一栅极结构210在所述衬底200上的投影的范围内。
在本实施例中，所述第一栅极结构210和所述第二栅极结构211是采用全局工艺同时形成的。
在本实施例中，所述第一栅极结构210和所述第二栅极结构211均包括：栅介质层、位于所述栅介质层上的功函数层、以及位于所述功函数层上的栅极层(未标示)。
需要说明的是，在本实施例中，由于最终形成的NMOS晶体管和PMOS晶体管对阈值电压的要求不同，因此横跨在所述第一鳍部202上的所述第一栅极结构210和所述第二栅极结构211的功函数层、与横跨在所述第二鳍部203上的所述第一栅极结构210和所述第二栅极结构211的功函数层不同。
在本实施例中，所述栅介质层的材料包括高K介质材料。
所述栅极层的材料包括金属，所述金属包括：钨、铝、铜、钛、银、金、铅或者镍。在本实施例中，所述栅极层的材料采用钨。
请参考图17和图18，去除所述第一栅极结构210、部分所述第一鳍部202以及部分所述第二鳍部203，直至暴露出所述第一隔离结构201为止，在所述介质层209内形成隔离开口212。
在本实施例中，去除部分所述第一鳍部202以及部分所述第二鳍部203的工艺采用干法蚀刻工艺，去除所述第一栅极结构210可采用干法蚀刻、湿法蚀刻，或者两者的混合工艺。
请参考图19至图21，图20是图19沿E-E方向的截面示意图，图21是图19沿F-F方向的截面示意图，在所述隔离开口212内形成第二隔离结构213。
在本实施例中，通过先形成所述第一隔离结构201，且所述第一隔离结构201位于所述衬底200上，在通过形成隔离开口212，且隔离开口212暴露出所述第一隔离结构201，使得在所述隔离开口212内形成的所述第二隔离结构213与所述第一隔离结构201能够共同完全切断所述第一鳍部202和所述第二鳍部203，减少了短接的问题。而且，所述第一隔离结构201不延伸至所述衬底200内，不会对形成在所述衬底200内的N-P阱区造成损伤，以此提升最终形成的半导体结构的性能。
在本实施例中，所述第二隔离结构213的形成方法包括：在所述隔离开口212内、以及所述介质层209和所述第二栅极结构211上形成初始第二隔离结构(未图示)；对所述初始第二隔离结构进行平坦化处理，直至暴露出所述介质层209以及所述第二栅极结构211的顶部表面为止，形成所述第二隔离结构213。
在本实施例中，所述第二隔离结构213的材料包括氮化硅。
相应的，本发明实施例中，还提供了一种半导体结构，请继续参考图19至图21，包括：衬底200，所述衬底200包括沿第一方向X排布的若干器件区以及至少一个隔离区，所述隔离区位于相邻所述器件区之间；位于所述隔离区B1上的第一隔离结构201，所述第一隔离结构201沿第二方向Y延伸，所述第一方向X与所述第二方向Y垂直；位于所述衬底200上的若干沿所述第二方向Y排布的鳍部，所述鳍部横跨所述第一隔离结构201；位于所述器件区上的若干第二栅极结构211，所述第二栅极结构211沿所述第二方向Y横跨所述鳍部203；位于所述衬底200上的介质层209，所述介质层209覆盖所述第二栅极结构211的侧壁；位于所述介质层209内的隔离开口212，所述隔离开口212位于所述隔离区B1上，所述隔离开口212沿所述第二方向Y延伸且暴露出所述第一隔离结构201；位于所述隔离开口212内的第二隔离结构213。
在本实施例中，形成的所述第二隔离结构213与所述第一隔离结构201能够共同完全切断所述鳍部，减少了短接的问题。而且，所述第一隔离结构201不延伸至所述衬底202内，不会对形成在所述衬底200内的N-P阱区造成损伤，以此提升最终形成的半导体结构的性能。
在本实施例中，若干所述器件区包括：第一器件区A1和第二器件区A2；至少一个隔离区包括：隔离区B1，且所述隔离区B1位于所述第一器件区A1和所述第二器件区A2之间。
在本实施例中，若干所述鳍部包括：若干第一鳍部202和若干第二鳍部203，所述第一鳍部202和所述第二鳍部203沿所述第二方向Y排布，所述第一鳍部202和所述第二鳍部203分别自所述第一器件区A1上横跨所述隔离区B1并延伸至所述第二器件区A2上，且所述第一鳍部202和所述第二鳍部203分别横跨所述第一隔离结构201。
在本实施例中，还包括：位于所述第一鳍部202内的若干第一源漏掺杂层207，所述第一源漏掺杂层207位于相邻的所述第二隔离结构213和所述第二栅极结构211之间、或相邻的所述第二栅极结构211之间，且所述第一源漏掺杂层207内具有第一源漏离子；位于所述第二鳍部203内的若干第二源漏掺杂层208，所述第二源漏掺杂层208位于相邻的所述第二隔离结构213和所述第二栅极结构211之间、或相邻的所述第二栅极结构211之间，且所述第二源漏掺杂层208内具有第二源漏离子。
在本实施例中，所述第一源漏离子与所述第二源漏离子的电学类型不同；所述第一源漏离子采用P型离子，所述第二源漏离子采用N型离子。在其他实施例中，所述第一源漏离子还可以采用N型离子，所述第二源漏离子采用P型离子。
在本实施例中，所述第一隔离结构201的材料包括氮化硅。
在本实施例中，所述第二隔离结构213的材料包括氮化硅。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (21)

1.一种半导体结构，其特征在于，包括：
提供衬底，所述衬底包括沿第一方向排布的若干器件区以及至少一个隔离区，所述隔离区位于相邻所述器件区之间；
位于所述隔离区上的第一隔离结构，所述第一隔离结构沿第二方向延伸，所述第一方向与所述第二方向垂直；
位于所述衬底上的若干沿所述第二方向排布的鳍部，所述鳍部横跨所述第一隔离结构；
位于所述器件区上的若干第二栅极结构，所述第二栅极结构沿所述第二方向横跨所述鳍部；
位于所述衬底上的介质层，所述介质层覆盖所述第二栅极结构的侧壁；
位于所述介质层内的隔离开口，所述隔离开口位于所述隔离区上，所述隔离开口沿所述第二方向延伸且暴露出所述第一隔离结构；
位于所述隔离开口内的第二隔离结构。
2.如权利要求1所述的半导体结构，其特征在于，若干所述鳍部包括：若干第一鳍部和若干第二鳍部；所述第一鳍部和所述第二鳍部沿所述第二方向排布，所述第一鳍部和所述第二鳍部分别横跨所述第一隔离结构。
3.如权利要求2所述的半导体结构，其特征在于，还包括：位于所述第一鳍部内的若干第一源漏掺杂层，所述第一源漏掺杂层位于相邻的所述第二隔离结构和所述第二栅极结构之间、或相邻的所述第二栅极结构之间，且所述第一源漏掺杂层内具有第一源漏离子；位于所述第二鳍部内的若干第二源漏掺杂层，所述第二源漏掺杂层位于相邻的所述第二隔离结构和所述第二栅极结构之间、或相邻的所述第二栅极结构之间，且所述第二源漏掺杂层内具有第二源漏离子。
4.如权利要求3所述的半导体结构，其特征在于，所述第一源漏离子与所述第二源漏离子电学类型不同；所述第一源漏离子包括N型离子或P型离子；所述第二源漏离子包括P型离子或N型离子。
5.如权利要求1所述的半导体结构，其特征在于，所述第一隔离结构的材料包括氮化硅。
6.如权利要求1所述的半导体结构，其特征在于，所述第二隔离结构的材料包括氮化硅。
7.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括沿第一方向排布的若干器件区以及至少一个隔离区，所述隔离区位于相邻所述器件区之间；
在所述隔离区上形成第一隔离结构，所述第一隔离结构沿第二方向延伸，所述第一方向与所述第二方向垂直；
在所述衬底上形成若干沿所述第二方向排布的鳍部，所述鳍部横跨所述第一隔离结构；
在所述衬底上形成介质层以及第一栅极结构，所述第一栅极结构位于所述隔离区上，且所述第一栅极结构沿所述第二方向横跨所述鳍部，所述介质层覆盖所述第一栅极结构侧壁；
去除所述第一栅极结构以及部分所述鳍部，直至暴露出所述第一隔离结构为止，在所述介质层内形成隔离开口；
在所述隔离开口内形成第二隔离结构。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第一隔离结构在所述衬底上的投影位于所述第一栅极结构在所述衬底上的投影的范围内。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，若干所述鳍部包括：若干第一鳍部和若干第二鳍部；所述第一鳍部和所述第二鳍部沿所述第二方向排布，所述第一鳍部和所述第二鳍部分别横跨所述第一隔离结构；所述第一栅极结构沿所述第二方向横跨所述第一鳍部和所述第二鳍部；去除所述第一栅极结构以及部分所述第一鳍部和部分所述第二鳍部，直至暴露出所述第一隔离结构为止，在所述介质层内形成隔离开口。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，在形成所述介质层和所述第一栅极结构的过程中，还包括：在所述衬底上形成若干第二栅极结构，所述第二栅极结构位于所述器件区上，且所述第二栅极结构沿所述第二方向横跨所述第一鳍部和所述第二鳍部，所述介质层覆盖所述第二栅极结构的侧壁。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，在形成所述第一栅极结构和所述第二栅极结构之前，还包括：在所述第一鳍部内形成若干第一源漏掺杂层，所述第一源漏掺杂层位于相邻的所述第一栅极结构和所述第二栅极结构之间、或相邻的所述第二栅极结构之间，且所述第一源漏掺杂层内具有第一源漏离子；在所述第二鳍部内形成若干第二源漏掺杂层，所述第二源漏掺杂层位于相邻的所述第一栅极结构和所述第二栅极结构之间、或相邻的所述第二栅极结构之间，且所述第二源漏掺杂层内具有第二源漏离子。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第一源漏离子与所述第二源漏离子电学类型不同；所述第一源漏离子包括N型离子或P型离子；所述第二源漏离子包括P型离子或N型离子。
13.如权利要求11所述的半导体结构的形成方法，其特征在于，在形成所述第一源漏掺杂层和所述第二源漏掺杂层之前，还包括：在所述隔离区上形成第一伪栅结构，所述第一伪栅结构沿所述第二方向横跨所述第一鳍部和所述第二鳍部；在所述器件区上形成若干第二伪栅结构，所述第二伪栅结构沿所述第二方向横跨所述第一鳍部和所述第二鳍部。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第一源漏掺杂层和所述第二源漏掺杂层的形成方法包括：以所述第一伪栅结构和所述第二伪栅结构为掩膜刻蚀所述第一鳍部，在所述第一鳍部内形成若干第一源漏开口；以所述第一伪栅结构和所述第二伪栅结构为掩膜刻蚀所述第二鳍部，在所述第二鳍部内形成若干第二源漏开口；在所述第一源漏开口内形成所述第一源漏掺杂层；在所述第二源漏开口内形成所述第二源漏掺杂层。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，在所述第一源漏开口内形成所述第一源漏掺杂层的方法包括：采用外延生长工艺在所述第一源漏开口内形成第一外延层；在形成所述第一外延层过程中采用原位掺杂工艺在所述第一外延层内掺入所述第一源漏离子，形成所述第一源漏掺杂层。
16.如权利要求14所述的半导体结构的形成方法，其特征在于，在所述第二源漏开口内形成所述第二源漏掺杂层的方法包括：采用外延生长工艺在所述第二源漏开口内形成第二外延层；在形成所述第二外延层过程中采用原位掺杂工艺在所述第二外延层内掺入所述第二源漏离子，形成所述第二源漏掺杂层。
17.如权利要求13所述的半导体结构的形成方法，其特征在于，所述介质层的形成方法包括：在所述衬底上形成初始介质层，所述初始介质层覆盖所述第一伪栅结构以及所述第二伪栅结构；对所述初始介质层进行平坦化处理，直至暴露出所述第一伪栅结构和所述第二伪栅结构的顶部表面为止，形成所述介质层。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述第一栅极结构和若干所述第二栅极结构的形成方法包括：去除所述第一伪栅结构，在所述介质层内形成第一栅极开口；在所述第一栅极开口内形成所述第一栅极结构；去除所述第二伪栅结构，在所述介质层内形成第二栅极开口；在所述第二栅极开口内形成所述第二栅极结构。
19.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第二隔离结构的形成方法包括：在所述隔离开口内、以及所述介质层和所述第二栅极结构上形成初始第二隔离结构；对所述初始第二隔离结构进行平坦化处理，直至暴露出所述介质层以及所述第二栅极结构的顶部表面为止，形成所述第二隔离结构。
20.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第一隔离结构的材料包括氮化硅。
21.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第二隔离结构的材料包括氮化硅。
CN202210871136.4A 2022-07-22 2022-07-22 半导体结构及其形成方法 Pending CN117476765A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210871136.4A CN117476765A (zh) 2022-07-22 2022-07-22 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210871136.4A CN117476765A (zh) 2022-07-22 2022-07-22 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN117476765A true CN117476765A (zh) 2024-01-30

Family

ID=89624396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210871136.4A Pending CN117476765A (zh) 2022-07-22 2022-07-22 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN117476765A (zh)

Similar Documents

Publication Publication Date Title
US12074163B2 (en) Semiconductor structure and fabrication method thereof
US10312353B2 (en) Semiconductor device and method for fabricating the same
US9799564B2 (en) Semiconductor structure having contact holes between sidewall spacers and fabrication method there of
US20240250087A1 (en) Semiconductor structure, formation method, and operation method
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN112652578B (zh) 半导体结构的形成方法、晶体管
CN117476765A (zh) 半导体结构及其形成方法
CN114497215A (zh) 半导体结构及其形成方法
CN114203634B (zh) 半导体结构的形成方法
CN113838934A (zh) 半导体结构及其形成方法
CN113764273B (zh) 半导体结构及其形成方法
CN114497214A (zh) 半导体结构及其形成方法
CN114530379A (zh) 半导体结构的形成方法
CN113903806B (zh) 半导体结构及其形成方法
CN114068394B (zh) 半导体结构的形成方法
CN117525068A (zh) 半导体结构及其形成方法
CN117672856A (zh) 半导体结构的形成方法
CN114203697A (zh) 半导体结构及其形成方法
CN116153932A (zh) 半导体结构及其形成方法
CN114551240A (zh) 半导体结构的形成方法
CN114792731A (zh) 半导体结构及其形成方法
CN111430460B (zh) 横向扩散金属氧化物半导体器件及其形成方法
CN114203634A (zh) 半导体结构的形成方法
CN117832090A (zh) 半导体结构的形成方法
CN114664944A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination