DE102005012217A1 - Lateraler MISFET und Verfahren zur Herstellung desselben - Google Patents

Lateraler MISFET und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102005012217A1
DE102005012217A1 DE102005012217A DE102005012217A DE102005012217A1 DE 102005012217 A1 DE102005012217 A1 DE 102005012217A1 DE 102005012217 A DE102005012217 A DE 102005012217A DE 102005012217 A DE102005012217 A DE 102005012217A DE 102005012217 A1 DE102005012217 A1 DE 102005012217A1
Authority
DE
Germany
Prior art keywords
conductivity type
zone
epitaxial layer
layer
lateral misfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005012217A
Other languages
English (en)
Other versions
DE102005012217B4 (de
Inventor
Carolin Dipl.-Phys. Tolksdorf
Armin Dipl.-Phys. Willmeroth
Michael Dr.rer.nat. Rüb
Markus Dipl.-Phys. Schmitt
Uwe Dr.-Ing. Wahl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102005012217A priority Critical patent/DE102005012217B4/de
Priority to US11/276,782 priority patent/US7821064B2/en
Publication of DE102005012217A1 publication Critical patent/DE102005012217A1/de
Application granted granted Critical
Publication of DE102005012217B4 publication Critical patent/DE102005012217B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/782—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung betrifft einen lateralen MISFET mit einem Halbleiterkörper (3) aus einem dotierten Halbleitersubstrat (4) eines ersten Leitungstyps und aus einer auf dem Halbleitersubstrat (4) vorgesehenen Epitaxieschicht (5) eines zum ersten Leitungstyp komplementären zweiten Leitungstyps. Dieser MISFET weist auf der Oberseite des Halbleiterkörpers (3) eine Drainelektrode (6), eine Sourceelektrode (7), eine Gateelektrode (8) mit Gateisolator (9) auf. An den Gateisolator angrenzend ist in der Epitaxieschicht (5) eine Halbleiterzone (10) des ersten Leitungstyps eingebettet, wobei zwischen der Halbleiterzone (10) und der Drainelektrode (6) eine Driftzone (11) des zweiten Leitungstyps in der Epitaxieschicht (5) angeordnet ist. Diese Driftzone (11) weist in Zeilen und Spalten angeordnete säulenförmige Gebiete (14) auf, deren Grenzschichten (15) eine Metallschicht (16) aufweisen, die zu dem Material der Driftzone (11) jeweils einen Schottky-Kontakt (17) bilden. Ferner betrifft die Erfindung ein Verfahren zur Herstellung des lateralen MISFETs.

Description

  • Die Erfindung betrifft einen lateralen MISFET mit einem Halbleiterkörper aus einem dotierten Halbleitersubstrat eines ersten Leitungstyps und aus einer auf dem Halbleitersubstrat vorgesehenen Epitaxieschicht eines zum ersten Leitungstyp komplementären zweiten Leitungstyps. Der laterale MISFET weist weiterhin eine Drainelektrode, eine Sourceelektrode und eine Gateelektrode auf. Diese sind auf der Oberseite des Halbleiterkörpers angeordnet, wobei die Gateelektrode zusätzlich einen Gateisolator zwischen Gateelektrode und Halbleiterkörper aufweist.
  • Ferner weist der Halbleiterkörper eine an den Gateisolator angrenzende und in die Epitaxieschicht eingebettete Halbleiterzone des ersten Leitungstyps auf, die auch Bodyzone genannt wird und in der sich unterhalb des Gateisolators der MISFET-Kanal erstreckt. Zwischen der Sourceelektrode bzw. der Bodyzone und der Drainelektrode erstreckt sich eine Driftzone des zweiten Leitungstyps in der Epitaxieschicht. Die Länge dieser Driftzone ist entscheidend für die Spannungsfestigkeit des lateralen MISFETs. Doch wird mit größer werdender Driftstrecke und damit höherer möglicher Sperrspannung der Einschaltwiderstand derartiger lateraler MISFETs erhöht.
  • Aus der Druckschrift DE 198 28 191 C1 ist ein derartiger lateraler MISFET bekannt, wobei dieser als lateraler Hochspannungstransistor bezeichnete MISFET einen Halbleiterkörper aufweist, dessen Halbleitersubstrat mit dem erstem Leitungstyp schwach dotiert ist. Bei dem bekannten lateralen Hochspannungstransistor weist die Epitaxieschicht in der Driftzo ne zwischen der Sourceelektrode und der Drainelektrode in Zeilen und Spalten angeordnete säulenförmige Trenche in der Epitaxieschicht auf, wobei die Trenchwände mit einem Dotierstoff des ersten Leitungstyps hoch dotiert sind. Somit bildet sich zu der Epitaxieschicht, die einen komplementären Leitungstyp aufweist, ein PN-Übergang. Der PN-Übergang entspricht der Säulenstruktur der in die Driftzone eingebrachten Trenche.
  • Diese Säulenstrukturen werden während der Spannungsaufnahme im Sperrfall nicht vollständig von freien Ladungsträgern ausgeräumt. Somit können sie reihenweise das Potenzial aufnehmen, das mit der sich ausdehnenden Raumladungszone zwischen Source und Drain an den entsprechenden Säulen erreicht wird. Somit wird bei der aus der Druckschrift DE 198 28 191 C1 bekannten Struktur eine Spannungsteilerfunktion verwirklicht, die es ermöglicht, eine höhere Dotierung für die Driftzone zuzulassen und damit den Einschaltwiderstand des MISFETs zu vermindern. Jedoch ist das Einbringen von hoch dotierten, im Sperrfall nicht ausräumenden Säulenstrukturen insbesondere bei großen Aspektverhältnissen der Säulen prozesstechnisch schwierig und unter Umständen kostenintensiv.
    •
  • Aufgabe der Erfindung ist es einen lateralen MISFET zu schaffen, der einfach herzustellen ist, und trotz großen Aspektverhältnisses der Säulen die oben erwähnten prozesstechnischen Schwierigkeiten überwindet und eine entsprechende Verminderung des Einschaltwiderstandes ermöglicht.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildung der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • In der vorliegenden Erfindung wird vorgeschlagen die Säulenstruktur in der Driftzone nicht über hoch dotierte Halbleitergebiete zu realisieren, sondern über Schottky-Kontakte. Diese lassen sich durch das Einbringen von in der Silizium-Technologie üblichen Metallen realisieren. Ein besonderer Vorteil ist, dass die metallischen Gebiete nie vollständig von Ladungsträgern ausgeräumt werden können, im Gegensatz zu den hoch dotierten Gebieten in den Kompensationszonen des aus DE 198 28 191 C1 bekannten lateralen MISFETs.
  • Außerdem kann durch geeignete Materialwahl unter Optimierung der Austrittsarbeitsdifferenz zwischen Halbleitermaterial und metallischem Material ein Schottky-Kontakt verwirklicht werden, der praktisch eine analoge vorteilhafte Wirkung wie der bekannte PN-Übergang erreicht, der im Grenzbereich zwischen Halbleiter und Kompensationszonen angeordnet ist. Außerdem ist die Herstellung von derartigen Gebieten mit Grenzschichten aus Schottky-Kontakten in den Wandbereichen unter Umständen einfacher und kostengünstiger zu realisieren als die bekannte diffundierte oder ionenimplantierte Struktur der Kompensationszonen mit hoch dotiertem Material in der Driftstrecke eines MISFETs.
  • Erfindungsgemäß weist somit der laterale MISFET einen Halbleiterkörper aus einem dotierten Halbleitermaterial eines ersten Leitungstyps und aus einer auf dem ersten Halbleitersubstrat vorgesehenen Epitaxieschicht eines zum ersten Leitungstyp komplementären zweiten Leitungstyp auf. Darüber hinaus besitzt der MISFET eine Drainelektrode, eine Sourceelektrode und eine Gateelektrode mit Gateisolator.
  • Dieser Gateisolator kann in dem speziellen Fall eines MOSFETs aus einem thermisch gewachsenen Oxid des Halbleitermaterials bestehen. Insbesondere dann, wenn als Halbleitermaterial Silizium eingesetzt wird, dessen thermisches Oxid im Gegensatz zu anderen Oxiden von Halbleitermaterialien nicht flüchtig ist. Wie oben bereits erwähnt, liegt zwischen der Sourceelektrode und der Drainelektrode die Driftzone, die den zweiten Leitungstyp aufweist und aus Epitaxiematerial besteht, und in der in Zeilen und Spalten angeordnete säulenförmige Gebiete vorhanden sind. Die Grenzschichten weisen erfindungsgemäß eine Materialschicht auf, die zu dem Material der Driftzone jeweils einen Schottky-Kontakt bildet.
  • Somit ist es ein Kern der Erfindung, die hoch dotierten Gebiete in dem bekannten lateralen Hochspannungstransistor in der Driftzone, die reihenweise das Potenzial im Sperrfall annehmen, mit dem die Raumladungszone das entsprechende Gebiet erreicht, durch Schottky-Kontakte zu ersetzen und zu realisieren.
  • Dabei kann die Materialschicht, welche die Schottky-Kontakt-Eigenschaften zum Halbleitermaterial bzw. Epitaxiematerial hervorruft mehrlagig sein und eine Kombination aus Metallen, Siliziden und/oder Polysiliziden aufweisen. So können in vorteilhafter Weise bei einem N-Kanal-Leistungs-MOSFET die nachfolgenden Metallverbindungen einen Schottky-Kontakt mit dem Halbleitermaterial bilden. Zu den entsprechenden bevorzugten Metallmaterialien zählen Aluminium, Aluminiumsilizid, Aluminiumkupfersilizid, Platin und/oder Platinsilizid.
  • Zur Erhöhung des Unterschieds der Austrittsarbeit von Ladungsträgern aus dem Halbleitermaterial zu der Austrittsarbeit von Ladungsträgern aus dem Material der Materialschicht können die Grenzschichten der Gebiete besonders präpariert sein, indem beispielsweise in die Grenzschichten vorher Ionen implantiert werden. Diese Ionenimplantation soll nicht dazu dienen einen PN-Übergang zu erzeugen, wie es im Stand der Technik vorgesehen ist, sondern sollen in vorteilhafter Weise die Unterschiede der Austrittsarbeiten des Halbleitermaterials und des Metallschichtmaterials weiter vorantreiben.
  • In einer bevorzugten Ausführungsform der Erfindung sind die säulenförmigen Gebiete in die Driftzone einlegiert. Die Grenzschichten zu der Driftzone weisen dabei Schottky-Barrieren auf. Weiterhin ist es vorgesehen, dass die säulenförmigen Gebiete in die Driftzone gegrabene Trenche aufweisen, die zum Material der Driftzone hin Wände aufweisen, die mit einem Metall beschichtet sind, so dass sich Schottky-Kontakte ausbilden.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weisen die Trenche eine zweite Lage aus Metallen, Siliziden und/oder Polysiliziden als zweites die Trenche füllendes metallisches Material auf. Dabei muss der Übergang vom Material der Materialschicht, die auf den Enden der Trenche zur Bildung von Schottky-Kontakten angeordnet ist, keinen weiteren Schottky-Kontakt bilden, sondern kann zu einem ohm'schen Kontakt führen.
  • In einer weiteren Ausführungsform der Erfindung ist es vorgesehen, dass die Schottky-Kontakte ausbildenden Materialschichten der Trenche floatend miteinander gekoppelt sind. Demgegenüber sind in einer weiteren Ausführungsform der Erfindung die Schottky-Kontakte ausbildenden Materialschichten der Trenche über eine hochohmige Verbindungsschicht miteinander gekoppelt. Derartige hochohmige Verbindungsschichten können sowohl im Bereich der Oberseite des Halbleiterkörpers bzw. der Epitaxieschicht als auch als vergrabene Schicht in der Driftzone angeordnet sein.
  • Weiterhin ist es möglich, die Trenche kreisförmig, oval, rechteckig oder polygonal im Querschnitt zu gestalten. Die Querschnittsform hat dabei nur geringen Einfluss auf die Spannungsteilereigenschaften der in die Driftzone eingeführten Trenche. Sie kann sich jedoch auf den Einschaltwiderstand auswirken, der entsprechend verbessert wird, je weniger Volumen der Driftzone durch die Trenche mit ihrem Querschnitt in Anspruch genommen wird.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung ist die Gateelektrode planar auf der Oberseite des Halbleiterkörpers angeordnet. Bei derartigen Gateelektroden wird die Kanallänge, die sich in der Bodyzone ausbildet durch die Möglichkeiten der Planaren Strukturierung von entsprechenden hochdotieren Sourcegebieten und der Driftzone bestimmt, zwischen denen die Bodyzone und damit der Kanal in der Bodyzone sich ausbildet.
  • In einer weiteren Ausführungsform der Erfindung ist die Gateelektrode als Gatetrenchelektrode ausgebildet. Mit einer derartigen Gatetrenchelektrode kann die Kanalweite vergrößert werden, da nun die Kanalweite in der Bodyzone praktisch verdoppelt ist. Gleichzeitig kann die Dicke der Bodyzone und damit die Kanallänge bei Gatetrenchelektroden im Submikrometerbereich realisiert werden.
  • Ein Verfahren zur Herstellung eines lateralen MISFETs weist die nachfolgenden Verfahrensschritte auf. Zunächst wird eine Epitaxieschicht auf ein dotiertes Halbleitersubstrat eines ersten Leitungstyps aufgebracht. Dabei weist die Epitaxie schicht einen zum ersten Leitungstyp komplementären zweiten Leitungstyp auf und wird im Laufe des Verfahrens zu einer Driftzone des lateralen MISFETs strukturiert. Danach wird eine Halbleiterzone als Bodyzone, die den ersten Leitungstyp aufweist in die Epitaxieschicht eingebracht, wobei die Bodyzone die Driftzone nun einseitig begrenzt. Anschließend werden hoch dotierte Zonen des zweiten Leitungstyps derart eingebracht, dass die eine Zone, die das Sourcegebiet bilden soll in der Bodyzone angeordnet wird, während die zweite hoch dotierte Zone gegenüberliegend zur ersten Zone als Draingebiet in die Epitaxieschicht eingebracht wird und damit eine weitere Begrenzung der Driftzone darstellt.
  • Die Driftzone erstreckt sich nach diesem Fertigungsschritt zwischen der Bodyzone und der Drainzone. In einem nachfolgenden Schritt werden in Zeilen und Spalten nun in die Driftzone Trenche mit Trenchwänden eingearbeitet. Anschließend werden die Trenchwände mit einer Materialschicht beschichtet, die einen Schottky-Kontakt zum Halbleitermaterial der Epitaxieschicht ausbildet. Schließlich wird die MIS-Struktur des lateralen MISFETs unter Anbringung von Source-, Drain- und Gateelektroden an den Halbleiterkörper aus Halbleitersubstrat und strukturierter Epitaxieschicht vollendet. Zu dieser Vollendung gehört auch, dass ein Gateisolator vor dem Aufbringen der Gateelektrode auf den Halbleiterkörper aufgebracht wird, oder dass bei Gatetrenchelektroden ein entsprechender Isolator in einen vorgesehenen Gatetrench eingebracht wird, bevor das Gateelektrodenmaterial in Form von Metall oder Polysilizium in den Gatetrench eingebracht wird. Die Gatetrenchtiefe ist dabei größer als die Tiefe des PN-Übergangs zwischen Bodyzone und Driftzone.
  • Andererseits können die Trenche bereits im Waferlevel, d.h. während der Herstellung der Wafer in die Oberseite eingebracht werden. Das hat den Vorteil, dass die Trenche für Trenchgateelektroden im gleichen Verfahrensschritt mit den Trenchen für Schottky-Kontakte eingebracht werden können.
  • In einem alternativen Verfahren der Herstellung eines lateralen MISFETs werden zum Einbringen der Trenche in die Epitaxieschicht an der Oberseite der Epitaxieschicht Materialdepots im Bereich der Driftzone angeordnet. Durch Aufheizen des Halbleitermaterials kann dann unter Ausbildung von in die Epitaxieschicht hineinragenden nahezu säulenförmigen trenchartigen Schottky-Kontaktbereichen das Depotmaterial in die Epitaxieschicht eingetrieben werden. Dieses Eintreiben kann in einer bevorzugten Durchführung des Verfahrens dadurch erfolgen, dass sich bei dem Aufheizen lokal begrenzte Silicid-Mikroschmelztröpfchen aus dem Material des Materialdepots und dem Material der Epitaxieschicht bilden, die nach dem Abkühlen säulenförmige trenchartige Schottky-Kontaktbereiche in der Driftzone zurücklassen.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung wird die Bodyzone mittels Diffusion von Störstellen und/oder Ionenimplantation von Dotierstoffen in die Epitaxieschicht eingebracht. Dabei wird eine entsprechende Diffusions- und/oder Ionenimplantationsmaske auf die Oberseite des Halbleiterkörpers strukturiert aufgebracht, so dass lediglich die vorgesehene Bodyzone gebildet werden kann.
  • Weiterhin ist es vorgesehen, die erste und die zweite hoch dotierte Zone des zweiten Leitungstyps gleichzeitig mittels eines Diffusions- und/oder Ionenimplantationsschrittes von Dotierstoffen in die Bodyzone bzw. in die Epitaxieschicht einzubringen. Damit wird sowohl das Draingebiet in der Epitaxieschicht als auch das Sourcegebiet in der Bodyzone in einem einzigen Fertigungsschritt gleichzeitig realisiert.
  • Das Einbringen von Trenchen in die Epitaxieschicht kann mittels Nassätzen erfolgen, dazu werden vorbereitend diejenigen Oberflächenbereiche des Halbleiterkörpers, in die keine Trenche einzuätzen sind, mithilfe einer entsprechend gegenüber dem Ätzmittel resistenten Maske geschützt. Die Trenche können auch durch ein Trockenätzverfahren bspw. mittels Plasmaätzen eingebracht werden, das gegenüber dem Nassätzen den Vorteil hat, dass ein anisotropes Einbringen von säulenförmigen Trenchen möglich ist, sodass auch große Aspektverhältnisse realisiert werden können. Ferner können die Trenche in die Epitaxieschicht auch mittels Laserablation eingebracht werden, was ebenfalls ein anisotropes Einbringen der Trenche ermöglicht.
  • Um an den Trenchwänden Schottky-Kontakte aufzubauen, kann ein entsprechendes Metall mittels Sputtern oder mittels physikalischer Phasenabscheidung (PVD) oder mittels chemischer Gasphasenabscheidung (CVD) eingebracht werden. Vor einer derartigen Abscheidung einer Schottky-Kontakt-bildenden Materialschicht können die Trenchwände mittels Ionenimplantation oder Diffusion von Störstellen derart präpariert werden, dass der Unterschied zwischen den Austrittsarbeiten von Ladungsträgern aus dem Halbleitermaterial und aus der Metallschicht vergrößert wird. Je größer dieser Unterschied der Austrittsarbeiten ist, umso höher ist die Sperrwirkung der sich bildenden Schottky-Kontakte in der Grenzschicht zwischen Metall und Halbleitermaterial.
  • In einer weiteren bevorzugten Durchführung des Verfahrens wird auf die Schottky-Kontakt-bildende Materialschicht eine Metalllage aufgebracht, welche die Trenche mit einem ohmschen Kontakt zu der Metallschicht auffüllt. Dieses Verfahren hat den Vorteil, dass zum Auffüllen der Trenche, nachdem bereits ein Schottky-Kontakt hergestellt ist, relativ unkritische Schritte wie ein galvanisches oder stromloses Abscheiden von Metallen durchgeführt werden können, um die Trenche mit einem gutleitendem Material wie Kupfer oder dessen Legierungen aufzufüllen.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch einen lateralen MISFET einer ersten Ausführung der Erfindung in Form eines MOSFETs mit planarer Gateelektrode;
  • 2 zeigt eine schematische Draufsicht auf den lateralen MISFET der 1;
  • 3 zeigt einen schematischen Querschnitt durch einen lateralen MISFET einer zweiten Ausführung der Erfindung in Form eines MOSFETs mit einer Gatetrenchelektrode;
  • 4 zeigt eine schematische Draufsicht auf den lateralen MISFET der 3.
  • 1 zeigt einen schematischen Querschnitt eines lateralen MISFETs einer ersten Ausführung der Erfindung in Form eines MOSFETs mit planarer Gateelektrode 8. Der MOSFET ist in einen Halbleiterkörper 3 aus monokristallinem Silizium angeordnet. Der Halbleiterkörper 3 weist ein Substrat 4 aus einem mono kristallinen Silizium mit einer schwachen Dotierung zwischen 1 × 1014 bis 1 × 1016 cm–3 Störstellen eines ersten Leitungstyps, der in dieser Ausführungsform der Erfindung p-leitend ist, auf. Auf dem p-leitenden Halbleitersubstrat 4 aus monokristallinem Silizium ist eine monokristalline Epitaxieschicht 5 angeordnet, die einen komplementären Leitungstyp, in diesem Falle einen n-Leitungstyp, aufweist.
  • An der Oberseite 18 des Halbleiterkörpers 3, bzw. der Epitaxieschicht 5 ist auf der linken Seite der 1 eine Halbleiterzone 10 angeordnet, die mittels Ionenimplantation und/oder Diffusion eingebracht wurde, angeordnet. Diese Halbleiterzone 10 wird auch Bodyzone genannt und bildet zu dem umgebenden Material der Epitaxieschicht 5 einen PN-Übergang. In die Bodyzone 10 ist eine erste hoch dotierte Zone 21 des zweiten Leitungstyps eingebettet, die über einen ohmschen Kontakt mit der Sourceelektrode 7 aus einem gut leitenden Material wie Metall oder hoch dotiertem Polysilizium in Verbindung steht. Über der Bodyzone ist auf der Oberseite 18 des Halbleiterkörpers ein Gateisolator 9 aus Siliziumdioxid angeordnet, der die Gateelektrode 8 trägt.
  • Auf der rechten Seite dieses Querschnitts des MOSFETs ist in das n-leitende Gebiet der Epitaxieschicht 5 eine zweite hoch dotierte Zone 22 mit komplementärem Leitungstyp eingebracht, die mit der Drainelektrode 6 kontaktiert ist. Zwischen der Bodyzone 10 und der zweiten hoch dotierten Zone 22 für die Drainelektrode 6 erstreckt sich eine Driftzone 11 aus Epitaxiematerial, die einen komplementär zur Bodyzone 10 leitenden Leitungstyp, in diesem Falle n-Leitungstyp, aufweist. In der Driftzone 11 sind voneinander beabstandete säulenförmige Trenche 14 mit Trenchwänden 15 eingebracht.
  • Die Trenchwände 15 weisen eine Materialschicht 16 auf, die mit dem Halbleitermaterial der Epitaxieschicht 5 einen Schottky-Übergang bzw. einen Schottky-Kontakt 17 bildet. Diese mit Schottky-Kontakten 17 versehenen Trenche 14 teilen die Driftzone 11 in einzelne Bereiche auf, sodass die Trenche 14 wie ein Spannungsteiler wirken und reihenweise das Potenzial annehmen, mit dem die Raumladungszone das entsprechende Gebiet des jeweiligen Schottky-Kontakts 17 erreicht. In dieser Ausführungsform der Erfindung handelt es sich um einen N-Kanal-Leistungs-MOSFET, für den als Materialschicht 16 für den Schottky-Kontakt 17 nachfolgende Metallverbindungen, vorzugsweise in Frage kommen: Aluminium, Aluminiumsilizid, Aluminiumkupfersilizid, Platin, sowie Platinsilizid bzw. eine Platinlegierung mit Siliziumanteilen. Für die Herstellung derartiger säulenförmiger Schottky-Strukturen gibt es verschiedene Möglichkeiten.
  • Zunächst können die Trenche 14 in die Driftzone 11 geätzt werden, die anschließend mit einem der oben genannten Materialien gefüllt werden. Zum Aufbringen der Materialschicht 16 und/oder zum Verfüllen der Trenche 14 sind unterschiedliche Verfahren einsetzbar wie Sputtern, physikalische Gasphasenabscheidung (PVD, physical vapour deposition), chemische Gasphasenabscheidung (CVD, chemical vapour deposition) usw. Darüber hinaus ist es möglich, vor der Verfüllung mit einem Schottky-Kontakt bildenden Material eine Implantation in der jeweiligen Trenchregion durchzuführen, um gezielt die Austrittsarbeit des umliegenden Halbleitergebietes zu beeinflussen.
  • Weiterhin ist es möglich, durch geeignete Maßnahmen wie z. B. durch entsprechende Metalllegierungen die Austrittsarbeit des verfüllten Metalls zu beeinflussen. Schließlich ist es vor zugsweise vorgesehen, die Metalle nur auf der Oberfläche des Halbleiterkörpers 3 im Bereich der Driftzone 11 aufzubringen und dann diese über einen Temperaturschritt in die Tiefe der Epitaxieschicht 5 einzutreiben.
  • Auch Kombinationen von Metallen, Siliziden und Polysiliziden werden zur Realisierung der Schottky-Kontakte 17 in den Trenchen 14 herangezogen. Bei all diesen unterschiedlichen Durchführungsformen zur Herstellung von Schottky-Kontakt-Bereichen in der Driftzone ist eine möglichst große Einstellung der Austrittsarbeitsdifferenz, sei es durch Verändern der Austrittsarbeit des umgebenden Halbleiters oder durch Verändern der Austrittsarbeit des Schottky-Gebietes oder durch Verändern beider Austrittsarbeiten eine hohe Effizienz der Schottky-Kontakte in der Driftzone zu erreichen. Andererseits ist es auch möglich, gezielt ein Material nur als Schottky-Barriere einzusetzen, sodass dieses Material die Schicht 16 bildet und zum Verfüllen eine zweite Metalllage 27 aus einem elektrisch leitendes Material einzusetzen, das zu dem Schottky-Kontakt-bildenden Material einen ohmschen Kontakt herstellt.
  • In dieser ersten Ausführungsform der Erfindung sind die Säulenstrukturen der Trenche 14 in der Driftzone 11 floatend mit dem Sourcepotenzial gekoppelt. Jedoch ist es auch möglich, durch niedrig dotierte Gebiete, welche die Schottky-Bereiche verbinden, eine hochohmige Verbindung zum Sourcepotenzial zu schaffen.
  • 2 zeigt eine schematische Draufsicht auf den lateralen MISFET 1 der 1. Um die Darstellung zu vereinfachen, werden in 2 lediglich der Verlauf der Source-Elektrode, der Gateelektrode, der Drainelektrode sowie die Strukturie rung des Driftgebietes 11 gezeigt und alle weiteren Isolations- und Metallschichten, die bei integrierten Schaltungen üblich sind, um ein derartiges Halbleiterbauelement in eine integrierte Schaltung einzubinden, sind weggelassen. Auf der linken Seite der 2 ist der Gateanschluss G über die Gateelektrode 8, die sich streifenförmig am linken Rand der 2 erstreckt, gezeigt. Unterhalb der Gateelektrode 8 ist als Gateisolator 9 ein thermisch erzeugtes und streifenförmig strukturiertes Oxid angeordnet, das in diesem Beispiel die annähernd gleichen Abmessungen wie die Gateelektrode 8 aufweist.
  • Unterhalb des Gateisolators erstreckt sich wie in 1 gezeigt die Halbleiterzone 10, die auch Bodyzone genannt wird und ihre Kontur, mit der sie die Oberseite 18 des Halbleiterkörpers 3 bzw. der Epitaxieschicht 5 tangiert, wird mit den gestrichelten Linien 24 und 25 und ihre Breite mit dem Pfeil B gekennzeichnet. An die Bodyzone 10 schließt sich auf der Oberseite 18 des Halbleiterkörpers 3 in Pfeilrichtung A die erste hoch dotierte streifenförmige Zone 21 an, auf der die Sourceelektrode 7 mit ihrem Sourceanschluss S angeordnet ist. Gegenüberliegend auf der rechten Seite der Darstellung der 2 ist die Drainelektrode 6 mit ihrem Drainanschluss D streifenförmig angeordnet, wobei die dafür erforderliche hoch dotierte zweite streifenförmige Zone 22 mit einer gestrichelten Linie 26 gekennzeichnet ist, die gleichzeitig die Driftzone 11 am rechten Bildrand begrenzt. Die Pfeilrichtung C deutet an, dass sich die zweite hoch dotierte Zone 22 mit ihrer Breite größer sein kann, als sie hier mit der Begrenzungslinie 26 beginnend dargestellt ist.
  • Zwischen den gestrichelten Linien 24 und 26 erstreckt sich die Driftzone 11, innerhalb der in Zeilen 12 und Spalten 13 die in 1 gezeigten Trenche 14 angeordnet sind. In dieser Ausführungsform der Erfindung haben diese Trenche 14 einen quadratischen Querschnitt, jedoch können im Layout sowohl kreisförmige, rechteckige, ovale, oder polygonale Querschnitte für die säulenförmigen Trenche 14 vorgesehen sein. In dieser Ausführungsform der Erfindung werden die Schottky-Kontakte 17 von einem 2-Lagen-System gestützt. In einer ersten Materialschicht 16 wird im Verhältnis zum Halbleitermaterial der Epitaxieschicht 5 der Schottky-Kontakt 17 hergestellt und mit einer zweiten Lage 27 aus leitendem Material werden die säulenförmigen Trenche aufgefüllt.
  • 3 zeigt einen schematischen Querschnitt durch einen lateralen MISFET 2 einer zweiten Ausführung der Erfindung in Form eines MOSFETs mit einer Gatetrenchelektrode 23. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Während sich in der ersten Ausführungsform unter dem Gateisolator 9 der Gateelektrode 8 in der Bodyzone 10 ein Kanal ausbildet, der sich zunächst horizontal von dem ersten hoch dotierten Gebiet 21 mit komplementärem Leitungstyp zur Bodyzone 10 zu der Driftzone 11 erstreckt, bildet sich bei einer Trenchgateelektrode 23 zunächst ein vertikaler Kanal in der Bodyzone 10 zwischen dem hochdotierten Sourcegebiet 21 und der Driftzone 11 aus.
  • Dieser vertikale Kanal kann aufgrund der technologischen Randbedingungen eine um eine Größenordnung kleinere Kanallänge aufweisen, als es technologisch bei einer planaren Gateelektrode gegenwärtig möglich ist. Die Effektivität des MIS-FETs 2 insbesondere in Bezug auf die Durchschalteigenschaften kann somit durch die in 3 gezeigte Gatetrenchelektrode 23 deutlich verbessert werden. Um eine derartige Gatetrenche lektrode 23 zu verwirklichen, wird ein Gatetrench 19 durch das Sourcegebiet 21 und die Bodyzone 10 bis in das Driftgebiet 11 eingebracht und anschließend werden die Trenchwände 20 mit einem Gateisolator 9, vorzugsweise einem thermischen Siliziumdioxid beschichtet.
  • 4 zeigt eine Draufsicht auf den MISFET 2 der 3. Dabei werden die Trenchwände 20 mit gestrichelten Linien gekennzeichnet und auch der Verlauf des Gateoxids 9 ist in der Gatetrenchelektrode 23 mit entsprechenden gestrichelten Linien gekennzeichnet, wobei die Begrenzung der Trenchelektrode 23 durch die gestrichelten Linien 28 gekennzeichnet ist. Der Driftbereich mit seinen säulenförmigen Trenchen entspricht in seiner Strukturierung der ersten Ausführungsform der Erfindung.
    •
    • 1
    lateraler MISFET (1. Ausführungsform)
    2
    lateraler MISFET (2. Ausführungsform)
    3
    Halbleiterkörper
    4
    Halbleitersubstrat
    5
    Epitaxieschicht
    6
    Drain-Elektrode
    7
    Source-Elektrode
    8
    Gate-Elektrode
    9
    Gate-Isolator
    10
    Halbleiterzone bzw. Bodyzone
    11
    Driftzone
    12
    Zeilen
    13
    Spalten
    14
    Gebiete bzw. Trenche
    15
    Grenzschicht bzw. Wand der Trenche
    16
    Materialschicht
    17
    Schottky-Kontakt
    18
    Oberseite des Halbleiterkörpers bzw. der
    Epitaxieschicht
    19
    Gatetrench
    20
    Trenchwände
    21
    erste hochdotierte streifenförmige Zone
    22
    zweite hochdotierte streifenförmige Zone
    23
    Gatetrenchelektrode
    24
    gestrichelte Linie
    25
    gestrichelte Linie
    26
    gestrichelte Linie
    27
    zweite Lage
    28
    gestrichelte Linie
    A
    Pfeil
    B
    Pfeil
    C
    Pfeil
    D
    Drainanschluss
    G
    Gateanschluss
    S
    Sourceanschluss

Claims (24)

  1. Lateraler MISFET mit einem Halbleiterkörper (3) aus einem dotierten Halbleitersubstrat (4) eines ersten Leitungstyps und aus einer auf dem Halbleitersubstrat (4) vorgesehenen Epitaxieschicht (5) eines zum ersten Leitungstyp komplementären zweiten Leitungstyps, mit einer Drainelektrode (6), einer Sourceelektrode (7), einer Gateelektrode (8) mit Gateisolator (9) und einer an das Gateisolator (9) angrenzenden und in die Epitaxieschicht (5) eingebetteten Halbleiterzone (10) des ersten Leitungstyps, wobei zwischen der Sourceelektrode (7) und der Drainelektrode (6) eine Driftzone (11) des zweiten Leitungstyps in der Epitaxieschicht (5) angeordnet ist, in der in Zeilen (12) und Spalten (13) angeordnete säulenförmige Gebiete (14) angeordnet sind, deren Grenzschichten (15) zur Driftzone (11) eine Materialschicht (16) aufweisen, die zu dem Material der Driftzone (11) jeweils einen Schottky-Kontakt (17) aufweist.
  2. Lateraler MISFET nach Anspruch 1, dadurch gekennzeichnet, dass die Materialschicht (10) mehrlagig ist und eine Kombination aus Metallen, Siliziden und/oder Polysiliziden aufweist.
  3. Lateraler MISFET nach Anspruch 1 Anspruch 2, dadurch gekennzeichnet, dass die Materialschicht (10) Aluminium, Aluminiumsilizid, Aluminiumkupfersilizid, Platin und/oder Platinsilizid aufweist, wenn der zweite Leitungstyp n-leitend ist.
  4. Lateraler MISFET nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Grenzschichten (15) der säulenförmigen Gebiete (14) derart mit Ionen implantiert sind, dass die Grenzschichten (15) eine Erhöhung des Unterschiedes der Austrittsarbeit von Ladungsträgern aus dem Halbleitermaterial zu der Austrittsarbeit von Ladungsträgern aus dem Material der Materialschicht (15) aufweisen.
  5. Lateraler MISFET nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die säulenförmigen Gebiete (14) in die Driftzone (11) einlegiert sind und Grenzschichten (15) zu der Driftzone (11) aufweisen, die Schottky-Barrieren sind.
  6. Lateraler MISFET nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die säulenförmigen Gebiete (14) in die Driftzone (11) gegrabene Trenche aufweisen, die zum Material der Driftzone (11) Wände als Grenzschichten (15) aufweisen.
  7. Lateraler MISFET nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Trenche (14) mit Metalllegierungen gefüllt sind, die eine Erhöhung des Unterschiedes der Austrittsarbeit von Ladungsträgern aus dem Halbleitermaterial zu der Austrittsarbeit aus dem Material der Materialschicht gegenüber unlegierten Metallen Siliziden oder Polysiliziden als Trenchmaterialien aufweisen.
  8. Lateraler MISFET nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Trenche (14) als erste Lage eine Materialschicht für einen Schottky-Kontakt und ein die Trenche füllendes Metall, Silizid oder Polysilizid als zweite Lage aufweisen.
  9. Lateraler MISFET nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schottky-Kontakte (17) ausbildenden Materialschichten (16) der Trenche (14) floatend gekoppelt sind.
  10. Lateraler MISFET nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schottky-Kontakte (17) ausbildenden Materialschichten (16) der Trenche (14) über eine hochohmige Verbindungsschicht gekoppelt sind.
  11. Lateraler MISFET nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die säulenförmigen Trenche (14) einen kreisförmigen, ovalen, rechteckigen oder polygonalen Querschnitt aufweisen.
  12. Lateraler MISFET nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gateelektrode (8) planar auf der Oberseite (18) des Halbleiterkörpers (3) angeordnet ist.
  13. Lateraler MISFET nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gateelektrode (8) als Gatetrenchelektrode (23) ausgebildet ist.
  14. Verfahren zur Herstellung eines lateralen MISFETs (1), das folgende Verfahrenschritte aufweist: – Aufbringen einer Epitaxieschicht (5) auf ein dotiertes Halbleitersubstrat (4) eines ersten Leitungstyps, wobei die Epitaxieschicht (5) einen zum ersten Leitungstyp komplementären zweiten Leitungstyp aufweist und zu einer Driftzone (11) des lateralen MISFETs (1) strukturiert wird; – Einbringen einer Halbleiterzone (10) als Bodyzone (10), die den ersten Leitungstyp aufweist, in die Epitaxieschicht (5), wobei die Bodyzone (10) die Driftzone (11) einseitig begrenzt; – Einbringen einer ersten hoch dotierten Zone (21) des zweiten Leitungstyps in die Bodyzone (10) für den Anschluss einer Sourceelektrode (7) gleichzeitig mit einem Einbringen einer zweiten hoch dotierten Zone (22) des zweiten Leitungstyps gegenüberliegend zur ersten Zone (21) in die Epitaxieschicht (5) für den Anschluss einer Drainelektrode (6) und als weitere Begrenzung der Driftzone (11); – Einbringen von in Zeilen (12) und Spalten (13) angeordneten Trenchen (14) mit Trenchwänden (15) in die Driftzone (11); – Beschichten der Trenchwände (15) mit einer Materialschicht (16), die einen Schottky-Kontakt (17) zum Halbleitermaterial ausbildet; – Vollenden der MIS-Struktur des lateralen MISFETs (1) unter Anbringen von Source- (7), Drain- (6) und Gateelektroden (8) an den Halbleiterkörper (3) aus Halbleitersubstrat (4) und strukturierter Epitaxieschicht (5).
  15. Verfahren zur Herstellung eines lateralen MISFETs (1), das folgende Verfahrenschritte aufweist: – Aufbringen einer Epitaxieschicht (5) auf ein dotiertes Halbleitersubstrat (4) eines ersten Leitungstyps, wobei die Epitaxieschicht (5) einen zum ersten Leitungstyp komplementären zweiten Leitungstyp aufweist und zu einer Driftzone (11) des lateralen MISFETs (1) strukturiert wird; – Einbringen einer Halbleiterzone (10) als Bodyzone (10), die den ersten Leitungstyp aufweist, in die Epitaxieschicht (5), wobei die Bodyzone (10) die Driftzone (11) einseitig begrenzt; – Einbringen einer ersten hoch dotierten Zone (21) des zweiten Leitungstyps in die Bodyzone (10) für den Anschluss einer Sourceelektrode (7) gleichzeitig mit einem Einbringen einer zweiten hoch dotierten Zone (22) des zweiten Leitungstyps gegenüberliegend zur ersten Zone (21) in die Epitaxieschicht (5) für den Anschluss einer Drainelektrode (6) und als weitere Begrenzung der Driftzone (11); – Aufbringen von in Zeilen (12) und Spalten (13) angeordneten lokal begrenzter Materialdepots auf der Oberseite (18) der Epitaxieschicht (5) im Bereich der Driftzone (11); – Aufheizen des Halbleitermaterials unter Ausbildung von in die Epitaxieschicht (5) hineinragenden nahezu säulenförmigen trenchartigen Schottky-Kontaktbereichen (17) in der Driftzone (11); – Vollenden der MIS-Struktur des lateralen MISFETs (1) unter Anbringen von Source- (7), Drain- (6) und Gateelektroden (8) an den Halbleiterkörper (3) aus Halbleitersubstrat (4) und strukturierter Epitaxieschicht (5).
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die Materialdepots beim Aufheizen lokal begrenzte Mikroschmelztröpfchen einer eutektischen Schmelze aus dem Material der Materialdepots und dem Material der Epitaxieschicht (5) bilden.
  17. Verfahren nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, dass die Bodyzone (10) mittel Diffusion von Störstellen und/oder Ionenimplantation von Dotierstoffen in die Epitaxieschicht (5) eingebracht wird.
  18. Verfahren nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, dass die ersten und zweiten hoch dotierten Zonen (21, 22) des zweiten Leitungstyps mittel Diffusion von Störstellen und/oder Ionenimplantation von Dotierstoffen in die Bodyzone (10) bzw. die Epitaxieschicht (5) eingebracht werden.
  19. Verfahren nach einem der Ansprüche 14, 17 oder 18, dadurch gekennzeichnet, dass die Trenche (14) in die Epitaxieschicht (5) mittels Nassätzen eingebracht werden.
  20. Verfahren nach einem der Ansprüche 14, 17 oder 18, dadurch gekennzeichnet, dass die Trenche (14) in die Epitaxieschicht (5) mittels Plasmaätzen eingebracht werden.
  21. Verfahren nach einem der Ansprüche 14, 17 oder 18, dadurch gekennzeichnet, dass die Trenche (14) in die Epitaxieschicht (5) mittels Laserablation eingebracht werden.
  22. Verfahren nach einem der Ansprüche 14 oder 17 bis 21, dadurch gekennzeichnet, dass die Trenchwände (15) mittels Sputtern oder physikalischer Gasphasenabscheidung (PVD) oder chemischer Gasphasenabscheidung (CVD) mit einer Schottky-Kontakt bildenden Materialschicht (16) versehen werden.
  23. Verfahren nach einem der Ansprüche 14 oder 17 bis 22, dadurch gekennzeichnet, dass die Trenchwände (15) vor einem Abscheiden einer Schottky-Kontakt bildenden Materialschicht (16) mittels Ionenimplantation oder Diffusion von Störstellen präpariert werden.
  24. Verfahren nach einem der Ansprüche 14 oder 17 bis 25, dadurch gekennzeichnet, dass auf die Schottky-Kontakt bildende Materialschicht (16) eine Metalllage aufgebracht wird, welche die Trenche (14) mit einem ohmschen Kontakt zu der Materialschicht auffüllt.
DE102005012217A 2005-03-15 2005-03-15 Lateraler MISFET und Verfahren zur Herstellung desselben Expired - Fee Related DE102005012217B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005012217A DE102005012217B4 (de) 2005-03-15 2005-03-15 Lateraler MISFET und Verfahren zur Herstellung desselben
US11/276,782 US7821064B2 (en) 2005-03-15 2006-03-14 Lateral MISFET and method for fabricating it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005012217A DE102005012217B4 (de) 2005-03-15 2005-03-15 Lateraler MISFET und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102005012217A1 true DE102005012217A1 (de) 2006-09-21
DE102005012217B4 DE102005012217B4 (de) 2007-02-22

Family

ID=36933818

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005012217A Expired - Fee Related DE102005012217B4 (de) 2005-03-15 2005-03-15 Lateraler MISFET und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (1) US7821064B2 (de)
DE (1) DE102005012217B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US8026568B2 (en) * 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
WO2008114167A2 (en) * 2007-03-19 2008-09-25 Nxp B.V. Extended drain transistor with resecced gate and method of producing the same
US7714365B2 (en) * 2008-02-21 2010-05-11 Infineon Technologies Austria Ag Semiconductor component with Schottky zones in a drift zone
TWI492422B (zh) * 2010-03-18 2015-07-11 Everlight Electronics Co Ltd 具有螢光粉層之發光二極體晶片的製作方法
JP5404550B2 (ja) * 2010-07-29 2014-02-05 株式会社東芝 半導体装置の製造方法及び半導体装置
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US8928050B2 (en) * 2013-03-11 2015-01-06 Semiconductor Components Industries, Llc Electronic device including a schottky contact
US9312382B2 (en) * 2014-07-22 2016-04-12 Empire Technology Development Llc High voltage transistor device with reduced characteristic on resistance
JP6792345B2 (ja) * 2016-04-06 2020-11-25 ローム株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0201945B1 (de) * 1985-03-29 1993-06-02 Philips Electronics Uk Limited Halbleiteranordnungen mit Leitfähigkeitsmodulation
DE19828191C1 (de) * 1998-06-24 1999-07-29 Siemens Ag Lateral-Hochspannungstransistor
US20040222461A1 (en) * 2000-06-09 2004-11-11 Andre Peyre-Lavigne Lateral semiconductor device with low on-resistance and method of making the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412376A (en) * 1979-03-30 1983-11-01 Ibm Corporation Fabrication method for vertical PNP structure with Schottky barrier diode emitter utilizing ion implantation
FR2501913A1 (fr) * 1981-03-10 1982-09-17 Thomson Csf Transistor a effet de champ de type planar comportant des electrodes a puits metallises et procede de fabrication de ce transistor
US4881979A (en) * 1984-08-29 1989-11-21 Varian Associates, Inc. Junctions for monolithic cascade solar cells and methods
US5111254A (en) * 1990-08-17 1992-05-05 Gte Laboratories Incorporated Floating gate array transistors
US5629543A (en) * 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
DE19815907C1 (de) 1998-04-08 1999-05-27 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US6194755B1 (en) * 1998-06-22 2001-02-27 International Business Machines Corporation Low-resistance salicide fill for trench capacitors
US6475855B1 (en) * 2000-03-01 2002-11-05 Micron Technology, Inc. Method of forming integrated circuitry, method of forming a capacitor and method of forming DRAM integrated circuitry
US6787872B2 (en) * 2001-06-26 2004-09-07 International Rectifier Corporation Lateral conduction superjunction semiconductor device
US7005703B2 (en) * 2003-10-17 2006-02-28 Agere Systems Inc. Metal-oxide-semiconductor device having improved performance and reliability

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0201945B1 (de) * 1985-03-29 1993-06-02 Philips Electronics Uk Limited Halbleiteranordnungen mit Leitfähigkeitsmodulation
DE19828191C1 (de) * 1998-06-24 1999-07-29 Siemens Ag Lateral-Hochspannungstransistor
US20040222461A1 (en) * 2000-06-09 2004-11-11 Andre Peyre-Lavigne Lateral semiconductor device with low on-resistance and method of making the same

Also Published As

Publication number Publication date
US7821064B2 (en) 2010-10-26
DE102005012217B4 (de) 2007-02-22
US20060261384A1 (en) 2006-11-23

Similar Documents

Publication Publication Date Title
DE102005012217B4 (de) Lateraler MISFET und Verfahren zur Herstellung desselben
DE102005041108B3 (de) Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE10203164B4 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10239815B4 (de) Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem
DE102005041322B4 (de) Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür
DE10350684B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
WO2000057481A2 (de) Mos-transistorstruktur mit einer trench-gate-elektrode und einem verringerten spezifischen einschaltwiderstand und verfahren zur herstellung einer mos-transistorstruktur
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE10026740C2 (de) Halbleiterschaltelement mit integrierter Schottky-Diode und Verfahren zu dessen Herstellung
DE102005030875A1 (de) Halbleiterprodukt und Verfahren zur Herstellung eines Halbleiterprodukts
EP1181712B1 (de) Niederohmiges vdmos-halbleiterbauelement
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE10234996B4 (de) Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode
DE19722441C2 (de) IGBT mit Grabengatestruktur und Verfahren zu seiner Herstellung
DE10224201B4 (de) Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben
DE102006049043B4 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102006001922B3 (de) Lateraler Leistungstransistor und Verfahren zu dessen Herstellung
DE10063443B4 (de) Verfahren zur Herstellung einer Elektrode eines mittels Feldeffekt steuerbaren Halbleiterbauelements und mittels Feldeffekt steuerbares Halbleiterbauelement
DE102005035153A1 (de) Halbleiterbauelement mit hoher Durchbruchsspannung und niedrigem Durchlasswiderstand
DE102004056772B4 (de) Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben
DE10004984A1 (de) Vertikales Halbleiterbauelement mit Source-Down-Design und entsprechendes Herstellungsverfahren
DE102004063991B4 (de) Verfahren zur Herstellung von dotierten Halbleitergebieten in einem Halbleiterkörper eines lateralen Trenchtransistors
DE10245249B4 (de) Verfahren zum Herstellen eines Trenchtransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee