DE102004039402B4 - Bidirektionale Vorrichtung, Verfahren zur Herstellung derselben und Halbleitervorrichtung - Google Patents

Bidirektionale Vorrichtung, Verfahren zur Herstellung derselben und Halbleitervorrichtung Download PDF

Info

Publication number
DE102004039402B4
DE102004039402B4 DE102004039402.4A DE102004039402A DE102004039402B4 DE 102004039402 B4 DE102004039402 B4 DE 102004039402B4 DE 102004039402 A DE102004039402 A DE 102004039402A DE 102004039402 B4 DE102004039402 B4 DE 102004039402B4
Authority
DE
Germany
Prior art keywords
zones
trenches
semiconductor
zone
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102004039402.4A
Other languages
English (en)
Other versions
DE102004039402A1 (de
Inventor
Mutsumi Kitamura
Naoto Fujishima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004038698A external-priority patent/JP4961658B2/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102004039402A1 publication Critical patent/DE102004039402A1/de
Application granted granted Critical
Publication of DE102004039402B4 publication Critical patent/DE102004039402B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Bidirektionale Vorrichtung, welche aufweist:eine Halbleiterzone (2) eines ersten Leitfähigkeitstyps mit einer Oberflächenschicht;erste und zweite geteilte Halbleiterzonen, die durch in der Halbleiterzone des ersten Leitfähigkeitstyps gebildete Trenches (3) gebildet sind;erste Zonen (4) des ersten Leitfähigkeitstyps, die in den Bodenflächen (3a) der Trenches (3) oder in Bodenflächen (3a) und Seitenwänden (3b) der Trenches (3) gebildet sind;zweite und dritte Zonen (5) eines zweiten Leitfähigkeitstyps, die jeweils in der ersten und der zweiten geteilten Halbleiterzone und in Kontakt mit den Seitenwänden (3b) der Trenches (3) und mit den ersten Zonen (4) gebildet sind;vierte Zonen (9) des ersten Leitfähigkeitstyps, die in der ersten geteilten Halbleiterzone und in Kontakt mit den Seitenwänden (3b) der Trenches (3) und mit der zweiten Zone (5) gebildet sind;fünfte Zonen (10) des ersten Leitfähigkeitstyps, die in der zweiten geteilten Halbleiterzone und in Kontakt mit den Seitenwänden (3b) der Trenches (3) und mit der dritten Zone (5) gebildet sind;erste Steuerelektroden (7), die an den Seitenwänden (3b) der Trenches (3) in der zweiten geteilten Halbleiterzone gebildet sind und sich von den ersten Zonen (4) über einen ersten Isolierfilm (6) zu den vierten Zonen (9) erstrecken;zweite Steuerelektroden (7), die an den Seitenwänden (3b) der Trenches (3) in der ersten geteilten Halbleiterzone gebildet sind und sich von den ersten Zonen (4) über einen zweiten Isolierfilm (6) zu den fünften Zonen (10) erstrecken;erste Hauptelektroden (11), die auf den vierten Zonen (9) gebildet sind; undzweite Hauptelektroden (12), die auf den fünften Zonen (10) gebildet sind.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die Erfindung betrifft eine Halbleitervorrichtung wie einen Leistungs-IC mit einer bidirektionalen Vorrichtung und ein Verfahren zur Herstellung der Halbleitervorrichtung.
  • Stand der Technik
  • Eine Energieversorgungsvorrichtung, wie eine Batterie, wird sowohl beim Laden wie beim Entladen, d.h. wenn der Last elektrischer Strom zugeführt wird, gesteuert, um übermäßiges Laden und übermäßiges Entladen der Batterie zu verhindern. Daher sind bidirektionale Halbleiterschalter erforderlich, die ein Wechselstromsignal oder eine Wechselstromleistung ein- und ausschalten können. Eine zusammengesetzte bidirektionale Vorrichtung bestehend aus einer umgekehrt parallelen Kombination von einer direktionalen Halbleitervorrichtung wird als ein solcher bidirektionaler Halbleiterschalter verwendet.
  • Weiterhin wurde versucht, eine miniaturisierte Energiespeisevorrichtung zu schaffen unter Verwendung eines Leistungs-IC bestehend aus einem Halbleitersubstrat, auf dem eine zusammengesetzte direktionale Vorrichtung und ein IC zu deren Steuerung integriert sind.
  • Zusätzlich wurde eine Einzel-(d.h. nicht zusammengesetzte) bidirektionale Vorrichtung entwickelt. Als ein Beispiel wurde beispielsweise in der nicht zur Patentliteratur gehörenden Referenz 1 ein bidirektionaler bipolarer Lateral-Transistor mit isoliertem Gate (LIGBT = Lateral Insulated Gate Bipolar Transistor) vorgeschlagen. Der Aufbau und die Arbeitsweise des bidirektionalen LIGBT sind im folgenden beschrieben.
  • 30 ist ein schematischer Querschnitt des Hauptteils des bidirektionalen LIGBT. Im bidirektionalen LIGBT sind zwei p+-Wannenzonen 504 und 505 auf der Oberflächenseite einer n-Typ-Halbleiterschicht 503 und in den p+-Wannen 504 und 505 sind n+-Emitterzonen 506 bzw. 507 gebildet. Die p+-Wannen 504 und 505 sind so geformt, daß sie an der Oberfläche der n-Typ-Halbleiterschicht 503 exponiert sind und sind voneinander um einen gegebenen Abstand (Driftabstand) beabstandet, um eine gegebene Durchbruchspannung aufrechtzuerhalten. Weiterhin sind die n+-Emitterzonen 506 und 507 so gebildet, daß sie an der Oberfläche der n-Typ-Halbleiterschicht 503, d.h. den Oberflächen der p+-Wannen 504 und 505 exponiert sind.
  • Gateelektroden 510 und 511 vom Typ isoliertes Gate bestehend aus Polysilicium sind über Gateisolatorfilme 508 und 509 zwischen den zwei n+-Emitterzonen 506 und 507 der p+-Wannen 504 und 505 gebildet. Außerdem sind Emitterelektroden 512 und 513 so gebildet, daß sie sowohl die p+-Wanne 504 als auch die Emitterzone 506 und sowohl die p-Wanne 505 als auch die Emitterzone 507 überbrücken. In dieser Konfiguration kann der in beiden Richtungen zwischen den Emitterelektroden 512 und 513 fließender Hauptstrom steuerbar ein- und ausgeschaltet werden, indem die an die Gateelektroden 510 und 511 angelegte Spannung gesteuert wird.
  • 31 ist ein Diagramm, das die Ausgangscharakteristika des bidirektionalen LIGBT der 30 zeigt. Da der Hauptstrom erst dann zu fließen beginnt, wenn die Spannung die aus dem inneren Potential der pn-Übergangszone entstehende Schwellenspannung (0,6 V) übersteigt, ist die AN-Spannung hoch und der Verlust im AN-Zustand groß bei einer kleinen Stromzone.
  • Bei einer verbesserten Ausführung ist ein Einzel-bidirektionaler-MOSFET mit einer bidirektionalen Vorrichtung verfügbar, die aus einem MOSFET besteht, dessen Spannung bis auf 0 V abnimmt, wenn die Vorrichtung in Betrieb genommen wird (siehe z.B. Patentreferenz 1). Deren Inhalt wird jetzt beschrieben.
  • 32 ist ein Querschnitt des Hauptteils des bidirektionalen MOSFETs dieses Standes der Technik. Hier ist als ein Beispiel ein bidirektionaler LDMOSFET (Lateral Double-Diffused MOSFET) gezeigt. In der gleichen Weise wie im oben beschriebenen Beispiel hat dieser Transistor eine SOI-Struktur. Eine n-Typ-Halbleiterschicht 103 wird über einem Halbleitersubstrat 101 unter Zwischenschaltung einer Isolatorschicht 102 gebildet. Zwei n++-Drainzonen 104 und 105 werden auf der Oberflächenseite der n-Typ-Halbleiterschicht 103 gebildet. Eine p+-Wanne 106 wird zwischen den n++-Drainzonen 104 und 105 gebildet. Die p+-Wanne 106 ist bis auf eine Tiefe gebildet, welche die Isolationsschicht 102 erreicht, so daß die n-Typ-Halbleiterschicht 103 in zwei Zonen unterteilt wird. Zwei n++-Sourcezonen 107 und 108 werden in der p+-Wanne 106 gebildet. Eine p++-Basiskontaktzone 109 wird zwischen beiden n++-Sourcezonen 107 und 108 gebildet. Die n++-Drainzonen 104, 105 und p+-Wanne 106 sind an der Oberfläche der n-Typ-Halbleiterschicht 103 exponiert. Die n++-Sourcezonen 107, 108 und p++-Basiskontaktzone 109 sind an der Oberfläche der p+-Wanne 106 exponiert. Gateelektroden 112 und 113 vom isolierten Gatetyp sind über der p+-Wanne 106 unter Zwischenschaltung von Isolatorfilmen 110 und 111 gebildet. Die Gateelektroden 112 und 113 sind miteinander verbunden. Drainelektroden 114 und 115 sind mit den n++-Drainzonen 104 bzw. 105 verbunden. Eine Sourceelektrode 117 ist über sowohl die n++-Sourcezone 107 als auch die p++-Basiskontaktzone 109 und über sowohl die n++-Sourcezone 108 als auch die p++-Basiskontaktzone 109 verbunden.
  • Um den erwähnten bidirektionalen LDMOSFET einzuschalten, wird eine Spannung zwischen die Gateelektrode 112 und die Sourceelektrode 117 und zwischen die Gateelektrode 113 und die Sourceelektrode 117 angelegt, so daß die Gateelektroden 112 und 113 auf ein positives Potential gebracht sind. Zu diesem Zeitpunkt werden Kanäle (channels) sofort unter den Gateisolatorfilm 110 und 111 in der p+-Wanne 106 gebildet. Wenn angenommen wird, daß eine Spannung zwischen den Drainelektroden 114 und 115 angelegt wird, um die Drainelektrode 114 auf ein höheres Potential zu bringen, fließt ein Elektronenstrom von der Drainelektrode 114 zur Drainelektrode 115 und zwar über die n++-Drainzone 104, die n-Typ-Halbleiterschicht 103, den der Gateelektrode 112 entsprechenden Kanal, die n++-Sourcezone 107, die Sourceelektrode 117, die n++-Sourcezone 108, den der Gateelektrode 113 entsprechenden Kanal, die n-Typ-Halbleiterschicht 103 und die n++-Drainzone 105 in dieser Reihenfolge. Zu diesem Zeitpunkt dominiert der Elektronenstrom den elektrischen Strom, d.h. unipolar. Da sich im Stromweg keine Übergangsstelle befindet, wird selbst bei niedrigen Potentialen keine Offsetkomponente erzeugt. D.h. die Linearität ist selbst bei sehr kleinen Strömen gut. Wenn die Polarität der zwischen den Drainelektroden 114 und 115 angelegten Spannung umgekehrt wird, wird die Stromrichtung umgekehrt, jedoch ist die Betriebsweise ähnlich. Als Ergebnis kann, wie in 33 gezeigt, ein Wechselstrom geliefert werden. Es kann auch erwartet werden, daß selbst bei sehr kleinen Strömen ein Betrieb mit guter Linearität erfolgt.
  • Andererseits werden zum Abschalten des oben beschriebenen bidirektionalen LDMOSFETs die Gateelektroden 112 und 113 mit der Sourceelektrode 117 kurz geschlossen. Das vernichtet sofort die unter den Gateisolatorfilmen 110 und 111 in der p+-Wanne 106 gebildeten Kanäle. Der Elektronenstrom fließt nicht länger und damit wird die Vorrichtung abgeschaltet. Im AUS-Zustand fließt kein Strom, wenn entweder positive oder negative Spannung zwischen die Drainelektroden 114 und 115 angelegt wird. D.h. die Vorrichtung nimmt einen AUS-Zustand für eine Wechselstromspannung an. Bei diesem Zustand ist die Durchbruchspannung gleich der Durchbruchspannung eines halben Abschnitts des bidirektionalen LDMOSFETs.
  • Die Wechselstromleistung kann mit einem Chip unter Verwendung des bidirektionalen MOSFETs ein- und ausgeschaltet werden. Weiterhin ist während der Leitung die Linearität der Spannung-Strom-Charakteristika selbst bei sehr kleinen Strömen gut. Diese Vorrichtung kann zum Ein- und Ausschalten eines Signalstroms verwendet werden. Zusätzlich sind die Elektroden 112 und 113 miteinander verbunden und es gibt nur eine Sourceelektrode 117. Daher ist nur ein Treiberschaltkreis erforderlich, um ein Steuersignal an die Gates zu liefern. Infolgedessen ist die Vorrichtung leicht zu steuern.
  • Wie oben erwähnt fließt der Hauptstrom durch die Kanäle und dabei nicht über einen pn-Übergang. Daher ist der Hauptstrom grundsätzlich der gleiche wie der durch einen Widerstand fließende Strom. Der Strom fließt bei Null oder mehr als Null Spannung. Die AN-Spannung ist klein bei kleinen Strömen. Der Verlust bei AN-Zustand kann verringert werden.
    Patentreferenz 1: JP H11-224950 A
    Nicht zur Patentliteratur gehörende Referenz 1: ISPSD (International Symposium on Power Semiconductor Devices and ICs) 1997, Seiten 37 bis 40.
  • Jedoch wird im bidirektionalen LDMOSFET der 32 die Durchbruchspannung durch ein MOSFET des bidirektionalen LDMOSFETs aufrechterhalten. Daher müssen, um Vorwärts-Rückwärts-Durchbruchspannungen aufrecht zu erhalten, beide MOSFETs Durchbruchspannung zeigen. Daher wird die eingenommene Fläche verdoppelt. Das vergrößert die zwischen den zwei Drainzonen besetzte Fläche. Außerdem erschwert es die planare Struktur, die Größe von Zellen zu verringern, welche die bidirektionalen LDMOSFETs bilden. Es ist demgemäß schwierig, die AN-Spannung zu verbessern.
  • US 4 546 367 A beschreibt eine laterale FET-Struktur für bidirektionales Leistungsschalten. Eine Kerbe erstreckt sich von einer oberen Hauptoberfläche nach unten, um linke und rechte Source-Regionen und linke und rechte Kanalregionen zu trennen und den Strompfad der Driftregion zwischen den Kanälen um den Boden der Kerbe herum zu lenken. Gateelektroden in der Kerbe in der Nähe der Kanäle steuern die bidirektionale Leitung.
  • DE 102 11 690 A1 beschreibt ein Halbleiterbauteil, das für einen MOSFET verwendet wird. Das Bauteil umfasst Trenches in einem Halbleitersubstrat, einen Gate-Isolierfilm, elektrische Leiter, eine Gateelektrode, und Basis- und Source-Zonen, Source-Elektrode, Driftzone außerhalb des Trenches, Drain-Zone außerhalb des Trenches und Drain-Elektrode.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der Erfindung, eine Halbleitervorrichtung mit hoher Durchbruchspannung zu schaffen, die eine AN-Spannung hat, die verringert werden kann, indem das obige Problem gelöst und die Zellendichte der bidirektionalen Vorrichtung erhöht wird. Eine weitere Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung dieser Halbleitervorrichtung anzugeben. Die als erstes erwähnte Aufgabe wird erfindungsgemäß gelöst durch eine bidirektionale Vorrichtung, welche aufweist:
    • - eine Halbleiterzone eines ersten Leitfähigkeitstyps, wobei die Halbleiterzone eine Oberflächenschicht hat;
    • - erste und zweite unterteilte Halbleiterzonen, die durch Aufteilen der Oberflächenschicht durch Trenches gebildet sind, die in der Halbleiterzone des ersten Halbleitertyps gebildet sind;
    • - erste Zonen des ersten Halbleitertyps, die entweder in Bodenflächen der Trenches oder in sowohl Bodenflächen als auch Seitenwänden der Trenches gebildet sind;
    • - zweite und dritte Zonen eines zweiten Leitfähigkeitstyps, die jeweils in den ersten und zweiten geteilten Halbleiterzonen gebildet sind, wobei die zweiten und dritten Zonen in Kontakt mit den Seitenwänden der Trenches und mit den ersten Zonen sind;
    • - vierte Zonen des ersten Leitfähigkeitstyps, die in der ersten geteilten Halbleiterzone und in Kontakt mit den Seitenwänden der Trenches und mit der zweiten Zone gebildet sind;
    • - fünfte Zonen des ersten Leitfähigkeitstyps, die in der zweiten geteilten Halbleiterzone und in Kontakt mit den Seitenwänden der Trenches und mit der dritten Zone gebildet sind;
    • - erste Steuerelektroden, die an den Seitenwänden der Trenches in der zweiten geteilten Halbleiterzone gebildet sind und sich von den ersten Zonen bis zu den vierten Zonen vermittels eines ersten Isolatorfilms erstrecken;
    • - zweite Steuerelektroden, die an den Seitenwänden der Trenches in der ersten geteilten Halbleiterzone gebildet sind und sich von den ersten Zonen zu den fünften Zonen vermittels eines zweiten Isolatorfilms erstrecken;
    • - erste Hauptelektroden, die auf den vierten Zonen gebildet sind; und
    • - zweite Hauptelektroden, die auf den fünften Zonen gebildet sind.
  • Vorzugsweise sind die ersten und zweiten Steuerelektroden elektrisch verbunden.
  • Vorzugsweise sind die ersten und zweiten Steuerelektroden elektrisch voneinander isoliert.
  • Vorzugsweise sind die Halbleiterzonen in einer Oberflächenschicht eines Halbleitersubstrats des zweiten Leitfähigkeitstyps gebildet.
  • Vorzugsweise liegen jede der ersten und zweiten geteilten Halbleiterzonen mehrfach vor.
  • Vorzugsweise sind die ersten und zweiten geteilten Halbleiterzonen aneinander benachbart gebildet.
  • Vorzugsweise liegen jede der ersten und zweiten geteilten Halbleiterzonen mehrfach vor, und die Trenchbreite zwischen benachbarten geteilten Halbleiterzonen von verschiedenen Typen ist größer als die Trenchbreite zwischen benachbarten Halbleiterzonen des gleichen Typs.
  • Vorzugsweise sind die ersten und zweiten Hauptelektroden elektrisch jeweils mit den zweiten und dritten Zonen verbunden.
  • Vorzugsweise befindet sich ein Leiter zwischen jeder der Steuerelektroden, von den Steuerelektroden mittels eines dielektrischen Zwischenschichtfilms getrennt, wobei der Leiter in die erste Zone reicht.
  • Vorzugsweise ist eine siebente Zone des zweiten Leitfähigkeitstyps in der Bodenfläche jedes Trenches und in Kontakt mit den zweiten und dritten Zonen und mit dem Leiter gebildet.
  • Vorzugsweise sind die bidirektionale Vorrichtung und ein Steuerkreis zum Steuern der bidirektionalen Vorrichtung auf dem gleichen Halbleitersubstrat gebildet.
  • Weiterhin liefert die Erfindung ein Herstellungsverfahren, welches folgende Stufen aufweist:
    • - Bilden einer Halbleiterzone eines ersten Leitfähigkeitstyps mit einer Oberflächenzone;
    • - Bilden einer Diffusionszone eines zweiten Leitfähigkeitstyps in der Oberflächenschicht der Halbleiterschicht;
    • - Bilden von Trenches von der Oberfläche der Diffusionszone, um erste und zweite geteilte Halbleiterzonen zu bilden, die von den Trenches umgeben sind;
    • - Bilden einer ersten Zone des ersten Leitfähigkeitstyps, die mit der Halbleiterzone von der Bodenfläche jedes Trenches durch Diffusion verbunden ist;
    • - Bilden einer vierten Zone des ersten Leitfähigkeitstyps in der ersten geteilten Halbleiterzone von der Oberflächenschicht der zweiten Zone her, umgeben von der Halbleiterzone, der ersten Zone und den Trenches, so daß die vierte Zone in Kontakt mit den Seitenwänden der Trenches ist;
    • - Bilden einer fünften Zone des ersten Leitfähigkeitstyps in der zweiten geteilten Halbleiterzone von der Oberflächenschicht der dritten Zone umgeben von der Halbleiterschicht, der ersten Zone und den Trenches, so daß die fünfte Zone in Kontakt mit den Seitenwänden der Trenches ist;
    • - Bilden einer ersten Steuerelektrode an den Seitenwänden jedes Trenches in der zweiten geteilten Halbleiterzone, so daß die erste Steuerelektrode sich von der ersten Zone vermittels eines dielektrischen Films zur vierten Zone erstreckt;
    • - Bilden einer zweiten Steuerelektrode an den Seitenwänden jedes Trenches in der ersten geteilten Halbleiterzone, so daß die zweite Steuerelektrode sich von der ersten Zone vermittels eines dielektrischen Films zur fünften Zone erstreckt;
    • - Bilden einer ersten Hauptelektrode auf der vierten Zone; und
    • - Bilden einer zweiten Hauptelektrode auf der fünften Zone.
  • Vorzugsweise wird das Herstellungsverfahren so durchgeführt, daß die Trenches in die Halbleiterzone reichen und daß die erste Zone in der Halbleiterzone gebildet wird.
  • Vorzugsweise wird das Herstellungsverfahren so durchgeführt, daß die Trenches in die Halbleiterzone reichen und daß die erste Zone mit der zweiten und dritten Zone verbunden ist.
  • Zusätzlich stellt die vorliegende Erfindung ein Herstellungsverfahren bereit, welches folgende Stufen aufweist:
    • - Bilden einer Halbleiterzone eines ersten Leitfähigkeitstyps;
    • - Bilden von Trenches von einer Oberfläche der Halbleiterzone, um erste und zweite geteilte Halbleiterzonen zu bilden, die von den Trenches umgeben sind;
    • - Bilden einer Diffusionszone eines zweiten Leitfähigkeitstyps auf einer Oberflächenschicht der Halbleiterzone;
    • - Bilden einer ersten Zone des ersten Leitfähigkeitstyps von der Bodenfläche jedes Trenches durch Diffusion, so daß die erste Zone mit der Halbleiterzone verbunden ist;
    • - Bilden einer vierten Zone des ersten Leitfähigkeitstyps in der ersten geteilten Halbleiterzone von der Oberflächenschicht der zweiten Zone umgeben von der Halbleiterzone, der ersten Zone und den Trenches, so daß die vierte Zone in Kontakt mit den Seitenwänden der Trenches ist;
    • - Bilden einer fünften Zone des ersten Leitfähigkeitstyps in der zweiten geteilten Halbleiterzone von der Oberfläche der dritten Zone umgeben von der Halbleiterzone, der ersten Zone und den Trenches, so daß die fünfte Zone in Kontakt mit den Seitenwänden der Trenches ist;
    • - Bilden einer ersten Steuerelektrode an der Seitenwand jedes Trenches in der zweiten geteilten Halbleiterzone, so daß die erste Steuerelektrode sich von der ersten Zone mittels eines dielektrischen Films zur vierten Zone erstreckt;
    • - Bilden einer zweiten Steuerelektrode an der Seitenwand jedes Trenches in der ersten geteilten Halbleiterzone, so daß die zweite Steuerelektrode sich von der ersten Zone mittels eines dielektrischen Films zur fünften Zone erstreckt;
    • - Bilden von ersten Hauptelektroden auf der vierten Zone; und
    • - Bilden von zweiten Hauptelektroden auf der fünften Zone.
  • Vorzugsweise wird das Herstellungsverfahren so durchgeführt, daß ein dielektrischer Zwischenschichtfilm zwischen den ersten und zweiten Steuerelektroden gebildet wird.
  • Vorzugsweise umfaßt das Herstellungsverfahren folgende Stufen:
    • - Bilden von Öffnungen in dem dielektrischen Zwischenschichtfilm, so daß die Öffnungen in die erste Zone reichen; und
    • - Füllen der Öffnungen mit einem Leiter.
  • Vorzugsweise umfaßt das Herstellungsverfahren die Stufe der Bildung einer sechsten Zone des zweiten Leitfähigkeitstyps in der Bodenoberfläche jedes Trenches, so daß die sechste Zone der ersten Zone benachbart und in Kontakt mit der zweiten und dritten Zone ist.
  • Vorzugsweise wird das Herstellungsverfahren so durchgeführt, daß mehrere der ersten und zweiten geteilten Halbleiterzonen gebildet werden.
  • Jeder Trench zwischen den ersten und zweiten geteilten Halbleiterzonen wird hier als der erste Trench bezeichnet. Der Trench zwischen den ersten geteilten Halbleiterzonen und der Trench zwischen den zweiten geteilten Halbleiterzonen werden hiernach als die zweiten Trenches bezeichnet. Vorzugsweise wird das Herstellungsverfahren so durchgeführt, daß die ersten Trenches weiter gesetzt sind als die zweiten Trenches.
  • Erfindungsgemäß werden die Trenches in einem Halbleitersubstrat gebildet. Gateelektroden werden an den Seitenwänden der Trenches gebildet. Eine Drainzone wird unter der Bodenfläche jedes Trenches gebildet. Ein dielektrischer Film wird über der Drainzone gebildet. Erste und zweite Sourcezonen werden in der von den Trenches umgebenen Halbleiterzone gebildet. Als Ergebnis kann die Durchbruchspannung der bidirektionalen Vorrichtung erhöht und die AN-Spannung verringert werden.
  • Die ersten und zweiten Sourcezonen und Kontaktzonen werden in den von den Trenches umgebenen Halbleiterzonen gebildet. Die ersten und zweiten Sourceelektroden werden auf ihnen gebildet. Infolgedessen kann der sichere Betriebsbereich der bidirektionalen Vorrichtung ausgeweitet werden.
  • Zusätzlich kann die Durchbruchspannung der bidirektionalen Vorrichtung gesteigert und die AN-Spannung verringert werden, indem Trenches in einem Halbleitersubstrat gebildet werden, Gateelektroden an den Seitenwänden der Trenches gebildet werden, schwimmende Sourcezonen unter den Bodenflächen der Trenches gebildet werden, ein dielektrischer Film über den Sourcezonen gebildet wird und erste und zweite Drainzoneri in den von den Trenches umgebenen Halbleiterzonen gebildet werden.
  • Darüber hinaus kann der sicher arbeitende Bereich der bidirektionalen Vorrichtung erweitert werden, indem Sourcezonen und Basis-Pick-Up-Zonen unter den Bodenflächen der Trenches und Metallelektroden über ihnen gebildet werden.
  • Figurenliste
    • 1A bis 1C sind schematische Diagramme einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der Erfindung und zwar ist 1A eine Draufsicht der Hauptteile, 1B eine vergrößerte Ansicht des Teils A der Fig. 1A und 1C eine Querschnittsansicht der Hauptteile geschnitten längs der Linie X-X der 1B.
    • 2A bis 2C sind schematische Diagramme einer von der der 1A bis 1C verschiedenen Konfiguration und zwar ist 2A ein Diagramm, wo eine n-Wannenzone auch als n-Drainzonen 4 der 1C wirkt, 2B ist ein Diagramm, wo ein Halbleitersubstrat 1 auch als die n-Drainzonen der 1C wirkt, und 2C ist ein Diagramm, wo n-Drainzonen 4 zusätzlich in 2B gebildet sind.
    • 3 ist ein äquivalentes Schaltkreisdiagramm des bidirektionalen LMOSFETs der 1A bis 1C.
    • 4A bis 4B sind schematische Ansichten einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der Erfindung und zwar ist 4A eine Draufsicht der Hauptteile entsprechend Fig. 1B und 4B eine Querschnittsansicht von Hauptteilen geschnitten längs der Linie X-X der 4A.
    • 5A bis 5C sind schematische Ansichten einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der Erfindung und zwar ist 5 A eine Draufsicht von Hauptteilen, 5B eine vergrößerte Ansicht des Teils B der Fig. 5A und 5C ist eine Querschnittsansicht von Hauptteilen geschnitten längs der Linie X-X der 5B.
    • 6 ist ein äquivalentes Schaltkreisdiagramm des bidirektionalen LMOSFETs der 5A bis 5C.
    • 7A bis 7C sind schematische Diagramme einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der Erfindung und zwar ist 7A eine Draufsicht von Hauptteilen entsprechend Fig. 5B, 7B eine Querschnittsansicht von Hauptteilen geschnitten auf der Linie X1-X1 der Fig. 7A und 7C eine Querschnittsansicht von Hauptteilen geschnitten längs der Linie X2-X2 der 7A.
    • 8 ist ein Layout-Diagramm von Hauptteilen einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der Erfindung.
    • 9A bis 9C sind Querschnittsansichten von Hauptteilen einer Halbleitervorrichtung, welche eine Folge von Stufen eines Herstellungsverfahrens der Vorrichtung gemäß einer sechsten Ausführungsform der Erfindung zeigen.
    • 10A bis 10C sind Querschnittsansichten von Hauptteilen einer Halbleitervorrichtung, welche eine Folge von Stufen eines Verfahrens zur Herstellung der Vorrichtung gemäß einer siebenten Ausführungsform der Erfindung erläutern.
    • 11A bis 11C sind Querschnittsansichten von Hauptteilen einer Halbleitervorrichtung und erläutern eine Folge von Stufen eines Verfahrens zur Herstellung der Vorrichtung gemäß einer achten Ausführungsform der Erfindung.
    • 12A bis 12C zeigen ein Verfahren der Herstellung einer Halbleitervorrichtung gemäß einer neunten Ausführungsform der Erfindung und zwar sind 12A und 12B Querschnittsansichten von Hauptteilen, welche Herstellungsstufen zeigen und der 11A entsprechen und die 12C, 12D sind Querschnittsansichten von Hauptteilen, welche die Herstellungsstufen erläutern und 11C entsprechen.
    • 13A bis 13C sind Querschnittsansichten von Hauptteilen einer Halbleitervorrichtung und zeigen eine Folge von Stufen eines Verfahrens zur Herstellung der Vorrichtung gemäß einer zehnten Ausführungsform der Erfindung.
    • 14 ist eine Draufsicht von Hauptteilen einer Halbleitervorrichtung gemäß einer elften Ausführungsform der Erfindung.
    • 15 ist die Ansicht eines Querschnitts gemäß der Linie X-X der 14.
    • 16 ist die Ansicht eines Querschnitts gemäß der Linie Y-Y der 14.
    • 17 ist eine Ansicht des Querschnitts gemäß der Linie Z-Z der 14.
    • 18A bis 18C sind Diagramme des bidirektionalen LMOSFETs und des Drive-and-Protect-Schaltkreisteils der 8 und zeigen den Verlauf der Zeit, wenn Batteriezellen überladen werden.
    • 19 ist ein entsprechendes Schaltkreisdiagramm eines bidirektionalen LMOSFETs mit zwei Gateelektroden.
    • 20A bis 20C sind Diagramme entsprechend den Fig. 18A bis 18C, worin ein bidirektionales LMOSFET mit zwei Gateelektroden verwendet wird und zeigen den Verlauf der Zeit, wenn Batteriezellen überladen werden.
    • 21 ist eine Draufsicht von Hauptteilen einer Halbleitervorrichtung gemäß einer zwölften Ausführungsform der Erfindung.
    • 22 ist eine Querschnittsansicht gemäß der Schnittlinie A-A der 21.
    • 23 ist eine Querschnittsansicht gemäß der Schnittlinie B-B der 21.
    • 24 ist eine Querschnittsansicht gemäß der Schnittlinie C-C der 21.
    • 25 ist eine Querschnittsansicht gemäß der Schnittlinie D-D der 21.
    • 26A bis 26C sind Querschnittsansichten von Hauptteilen einer Halbleitervorrichtung und zeigen eine Folge von Stufen eines Verfahrens zur Herstellung der Vorrichtung gemäß einer dreizehnten Ausführungsform der Erfindung und zwar ist 26A eine Querschnittsansicht eines Teils entsprechend 22, 26B eine Querschnittsansicht eines Teils entsprechend 23 und 26C eine Querschnittsansicht eines Teils entsprechend 24.
    • 27A bis 27C sind Querschnittsansichten, welche Fortsetzungen der Stufen der 26A bis 26C zeigen und zwar eine Folge von Stufen von Hauptteilen des Verfahrens zur Herstellung der Vorrichtung gemäß der dreizehnten Ausführungsform der Erfindung und zwar ist 27A eine Querschnittsansicht eines Teils entsprechend 22, 27B eine Querschnittsansicht eines Teils entsprechend 23 und 27C eine Querschnittsansicht eines Teils entsprechend 24.
    • 28A bis 28C sind Querschnittsansichten, welche Fortsetzungen der Stufen der 27A bis 27C zeigen und zwar eine Folge von Stufen von Hauptteilen des Verfahrens zur Herstellung der Vorrichtung gemäß der dreizehnten Ausführungsform der Erfindung und zwar ist 28A eine Querschnittsansicht eines Teils entsprechend 22, 28B eine Querschnittsansicht eines Teils entsprechend 23 und 28C eine Querschnittsansicht eines Teils entsprechend 24.
    • 29A bis 29C sind Querschnittsansichten, welche Fortsetzungen der Stufen der 28A bis 28C zeigen und zwar eine Folge von Stufen von Hauptabschnitten bei dem Verfahren der Herstellung der Vorrichtung gemäß der dreizehnten Ausführungsform der Erfindung und worin 29A eine Querschnittsansicht eines Teils entsprechend 22, 29B eine Querschnittsansicht eines Teils entsprechend 23 und 29C eine Querschnittsansicht eines Teils entsprechend 24 sind.
    • 30 ist eine Querschnittsansicht eines Hauptteils eines bidirektionalen LIGBTs nach dem Stand der Technik.
    • 31 ist ein Diagramm, das die Ausgangscharakteristika des bidirektionalen LIGBTs der 29 zeigt
    • 32 ist eine Querschnittsansicht von Hauptteilen eines anderen bidirektionalen MOSFETs nach dem Stand der Technik.
    • 33 ist ein Diagramm der Ausgangscharakteristika des bidirektionalen LIGBTs der 32.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • In der folgenden Beschreibung ist der erste Leitfähigkeitstyp der n-Typ, dagegen der zweite Leitfähigkeitstyp der p-Typ. Diese Typen können vertauscht werden.
  • Erste Ausführungsform
  • 1A bis 1C sind schematische Ansichten einer Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung. 1A ist eine Draufsicht von Hauptteilen. 1B ist eine vergrößerte Ansicht des Teils A der 1A. 1C ist eine Querschnittsansicht von Hauptteilen gemäß der Schnittlinie X-X der 1B. In dieser Ausführungsform wird ein bidirektionaler LMOSFET (bidirektionaler Lateral-MOSFET = Bidirectional Lateral MOSFET) als ein Beispiel genommen.Dieser bidirektionale LMOSFET ist in seinem Aufbau ähnlich einem Trench-Lateral-Leistungs-MOSFET (TLPM = Trench Lateral Power MOSFET).
  • Eine n-Wannen-Zone 2 wird auf einem p-Typ-Halbleitersubstrat 1 gebildet. In der n-Wannen-Zone 2 werden Trenches (Gräben) 3 gebildet. Dann werden n-Drainzonen 4 unter den Bodenflächen 3a der Trenches gebildet. Eine p-Typ-Offset-Zone 5 wird in der Oberflächenschicht der n-Wannen-Zone 2 gebildet.
  • Ein Gateisolierfilm 6 wird auf der Innenwand jedes Trenches 3 gebildet. Gateelektroden 7 werden über den Seitenwänden 3b über dem Gateisolierfilm gebildet. Erste n-Sourcezonen 9 und zweite n-Sourcezonen 10 werden selektiv auf der Fläche der p-Typ-Offset-Zone 5 gebildet, umgeben von den Trenches 3, so daß die Zonen 9 und 10 in Kontakt mit den Trenches 3 sind. Die ersten n-Sourcezonen 9 und zweiten n-Sourcezonen 10 werden abwechselnd gebildet mit den dazwischen liegenden Trenches 3. Die oberen Seiten der Gateelektroden 7 und die Innenseite jedes Trenches 3 sind gefüllt mit einem dielektrischen Zwischenschichtfilm 8, wodurch eine planare Ausbildung erreicht wird. Nach der Bildung des dielektrischen Zwischenschichtfilms 8a über der Gesamtfläche werden in diesem Film Kontaktlöcher gebildet. Erste Sourceelektroden 11 und zweite Sourceelektroden 12 werden über den ersten n-Sourcezonen 9 bzw. zweiten n-Sourcezonen 10 gebildet. Die ersten Sourceelektroden 11 sind durch erste Sourceverbindungen (interconnects) 13 verbunden. Die zweiten Sourceelektroden 12 sind durch zweite Sourceverbindungen (interconnects) 14 verbunden. Die Gateelektroden 7 sind über Gateverbindungen (interconnects) mit Gatepads (nicht gezeigt) verbunden.
  • Die n-Drainzonen 4 sind in den Böden der Trenches wie oben beschrieben gebildet. Das verringert das elektrische Feld. Eine hohe Durchbruchspannung von etwa 30 V kann gesichert werden.
  • Weiterhin werden wie oben erwähnt die Gateelektroden 7 und n-Drainzonen 4 in den Böden der Trenches 3 gebildet. Als Ergebnis wird längs der Trenches 3 eine hohe Durchbruchspannung aufrechterhalten. Infolgedessen kann der Raum zwischen den ersten n-Sourcezonen 9 und zweiten n-Sourcezonen 10 an ihren Oberflächen verringert werden. Daher können die Zellen miniaturisiert werden. Als Ergebnis kann die AN-Spannung herabgesetzt werden.
  • Die Verwendung des p-Typ-Halbleitersubstrats 1 wie oben beschrieben ermöglicht es, das Substrat 1 auf Erdpotential zu legen. Infolgedessen kann auf dem Substrat 1 leicht ein CMOS-Schaltkreis (nicht gezeigt) oder dergleichen gebildet werden. Die in den Böden der Trenches gebildeten ausgedehnten n-Drainzonen 4 vom n-Typ werden in Abstand voneinander gebildet. Die n-Drainzonen 4 können auch in Kontakt miteinander gebildet sein.
  • Weiterhin kann die in den 2A bis 2C gezeigte Konfiguration gewählt werden. 2A zeigt die Konfiguration, worin die n-Wannen-Zone 2 auch als die n-Drainzone 4 der 1C wirkt. 2A und 2B zeigen eine Konfiguration, worin das Halbleitersubstrat vom n-Typ ist. In 2B wirkt das Halbleitersubstrat 1 auch als die n-Drainzonen 4 der 1C. In 1C sind weitere n-Drainzonen der Struktur der 2B zugefügt.
  • In 1C sind die Gateelektroden 7 in jedem Trench 3 in seitlichem Abstand voneinander gebildet. Wie 2A bis 2C zeigen, können sie zu einer integriert sein.
  • 3 ist ein äquivalentes Schaltkreisdiagramm des bidirektionalen MOSFETs der 1. Die Arbeitsweise dieses bidirektionalen LDMOSFET 50 wird beschrieben. An einen zweiten Sourceanschluß (Terminal) S2 wird eine höhere Spannung als an einen ersten Sourceanschluß (Terminal) S1 angelegt. An einen Gateanschluß (Terminal) G wird eine höhere Spannung als an den zweiten Sourceanschluß S2 angelegt. Als Ergebnis wird ein Kanal in der Seitenfläche der p-Typ-Offset-Zone 5 gebildet, die von der ersten n-Sourcezone 9, der zweiten n-Sourcezone 10 und n-Drainzonen 4 der 1 umgeben ist. Ein elektrischer Strom fließt vom zweiten Sourceanschluß S2 zum ersten Sourceanschluß S1. An den ersten Sourceanschluß S1 wird eine höhere Spannung als an den zweiten Sourceanschluß S2 angelegt. An den Gateanschluß G wird eine höhere Spannung als an den ersten Sourceanschluß S1 angelegt. Als Ergebnis wird ein Kanal in der Seitenfläche der p-Typ-Offset-Zone 5 gebildet, die von der ersten n-Sourcezone 9, der zweiten n-Sourcezone 10 und der n-Drainzöne 4 umgeben ist. Ein elektrischer Strom fließt vom ersten Sourceanschluß S1 zum zweiten Sourceanschluß S2. Auf diese Weise kann man erreichen, daß die elektrischen Ströme in zwei Richtungen fließen. Es wird so ein bidirektionaler LMOSFET geschaffen.
  • Auf der anderen Seite kann der bidirektionale MOSFET zum Abschnüren getrieben werden, indem man das Potential am Gateanschluß G gleich dem Potential an der niedrigeren Potentialseite der ersten und zweiten Sourceanschlüsse S1 und S2 setzt oder den Gateanschluß G auf Erdpotential bringt, um den in der p-Typ-Offset-Zone 5 gebildeten Kanal auszulöschen.
  • Zweite Ausführungsform
  • 4A bis 4B sind schematische Diagramme einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der Erfindung. 4A ist eine Draufsicht von Hauptteilen entsprechend 1B. 4B ist eine Querschnittsansicht von Hauptteilen gemäß der Schnittlinie X-X der 4A. Der Unterschied zu der Struktur der 1A bis 1C ist, daß p-Kontaktzonen 15 und 16 umgeben von ersten bzw. zweiten n-Sourcezonen 9 und 10 in der Oberflächenschicht der p-Typ-Offset-Zone 5 gebildet sind und daß die p-Kontaktzonen 15 und 16 über der ersten n-Sourcezone 9 bzw. zweiten n-Sourcezone 10 gebildet sind. Der Betrieb ist der gleiche wie bereits in Verbindung mit 3 beschrieben.
  • Das Potential an der p-Typ-Offset-Zone 5 wird stabilisiert, indem man die p-Kontaktzonen 15 und 16 bildet, wie oben erwähnt. Auch wird der sichere Betriebsbereich des bidirektionalen LMOSFETs erweitert. Im übrigen entspricht die zweite Ausführungsform der ersten Ausführungsform.
  • Bei diesem bidirektionalen LMOFSET sind parasitäre Dioden eingebaut, indem die p-Kontaktzonen 15 und 16 gebildet sind. Es liegt auch ein Betriebsmodus vor, in welchem die Vorrichtung als ein bidirektionaler IGBT arbeitet. Selbst wenn daher die Gatespannung (eine Spannung an den Gateelektroden 7) niedriger ist als die Spannung an den Sourceelektroden an der Seite mit höherem Potential kann man einen Hauptstrom zwischen der ersten Sourceelektrode 11 und zweiten Sourceelektrode 12 fließen lassen.
  • Dritte Ausführungsform
  • 5A bis 5C sind schematische Diagramme einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der Erfindung. 5A ist eine Draufsicht von Hauptteilen. 5B ist eine vergrößerte Ansicht des Teils B der 5A. 5C ist eine Querschnittsansicht von Hauptteilen, gesehen gemäß der Schnittlinie X-X der 5B. In dieser Ausführungsform wird ein bidirektionaler LMOSFET als ein Beispiel genommen.
  • Eine n-Wannen-Zone 2 wird auf einem p-Typ Halbleitersubstrat 1 gebildet. Trenches 33 werden in der n-Wannen-Zone 2 gebildet, dann werden n-Sourcezonen 34 unter den Bodenflächen 33a der Trenches gebildet. Eine p-Typ-Offset-Zone 35 wird in der Oberflächenschicht der n-Wannen-Zone 2 gebildet.
  • Ein Gateisolierfilm 36 wird an der Innenwand jedes Trenches 33 gebildet. Gateelektroden 37 werden über den Seitenwänden 33b der Trenches über dem Gateisolierfilm 36 gebildet. Erste n-Drainzonen 39 und zweite n-Drainzonen 40 werden in den Flächen der p-Typ-Offset-Zone 35 gebildet, die von den Trenches 33 umgeben ist, so daß die Zonen 39 und 40 in Kontakt mit den Trenches 33 sind. Die ersten n-Drainzonen 39 und zweiten n-Drainzonen 40 werden abwechselnd mit den dazwischenliegenden Trenches 33 gebildet. Die oberen Seiten der Gateelektroden 37 und die Innenseite jedes Trenches 33 sind mit einem dielektrischen Zwischenschichtfilm 38 gefüllt, wodurch eine planare Ausbildung erreicht wird. Kontaktlöcher werden im dielektrischen Zwischenschichtfilm 38 gebildet. Erste Drainelektroden 41 und zweite Drainelektroden 42 werden auf den ersten n-Drainzonen 39 bzw. zweiten n-Drainzonen 40 gebildet. Die Oberflächen der n-Sourcezonen 34 sind exponiert. Pick-up-Elektroden 45 werden geladen. Wenn die n-Sourcezone in mehrere Teile geteilt ist, wirken die Pick-up-Elektroden 45 zum Erzeugen eines Äquipotentialzustands. Weiterhin kann ein gegebenes Potential erhalten werden, indem man eine Steuerspannung anlegt. Beispielsweise, wenn die Vorrichtung ausgeschaltet ist, kann der elektrische Strom zwischen Drainanschlüssen D1 und D2 abgeschnürt werden durch Anlegen von Erdpotential. Die ersten Drainelektroden 41 werden durch eine erste Drainverbindung 43 verbunden. Die zweiten Drainelektroden 42 werden durch eine zweite Drainverbindung 44 verbunden. Die Gateelektroden 37 sind über Gateverbindungen mit Gatepads (nicht gezeigt) verbunden.
  • Die n-Sourcezonen 34 werden in den Böden der Trenches gebildet und mit dem dielektrischen Zwischenschichtfilm 38 beschichtet. Das schwächt das elektrische Feld. Eine hohe Durchbruchspannung von etwa 30 V kann gesichert werden.
  • Weiterhin werden, wie oben erwähnt, die Gateelektroden 37 und p-Typ-Offset-Zonen 35 in den Trenches gebildet. So wird eine hohe Durchbruchspannung längs der Seitenwände 33b der Trenches aufrechterhalten. Infolgedessen kann der Raum zwischen den ersten n-Drainzonen 39 und zweiten n-Drainzonen 40 an ihren Oberflächen verringert werden. Daher können die Zellen miniaturisiert werden. Als Ergebnis kann die ON-Spannung verringert werden.
  • Die Verwendung des p-Typ-Halbleitersubstrats 1, wie oben beschrieben, ermöglicht es, das Substrat 1 auf Erdpotential zu bringen. Infolgedessen kann auf dem Substrat 1 leicht ein CMOS-Schaltkreis (nicht gezeigt) oder dergleichen gebildet werden. Die in den Böden der Trenches gebildeten n-Sourcezonen 34 werden im Abstand voneinander ausgebildet. Die n-Sourcezonen 34 können auch in Kontakt miteinander ausgebildet werden.
  • 6 ist ein äquivalentes Schaltkreisdiagramm des bidirektionalen LMOSFETs der 5A bis 5C. Der Betrieb dieses bidirektionalen LMOSFETs 60 wird beschrieben. An einen zweiten Drainanschluß D2 wird eine höhere Spannung angelegt als an einen ersten Drainanschluß D1. An einen Gateanschluß G wird eine höhere Spannung angelegt als an den ersten Drainanschluß D1. Als Ergebnis wird ein Kanal in der Seitenfläche der p-Typ-Offset-Zone 35 gebildet, umgeben von der ersten n-Drainzone 39, zweiten n-Drainzone 40 und n-Sourcezonen 34, wie in den 5A bis 5C gezeigt. Ein elektrischer Strom fließt vom zweiten Drainanschluß D2 zum ersten Drainanschluß D1. An den ersten Drainanschluß D1 wird eine höhere Spannung angelegt als an den zweiten Drainanschluß D2. An den Gateanschluß G wird eine höhere Spannung angelegt als an den zweiten Drainanschluß D2. Als Ergebnis wird in der Seitenfläche der p-Typ-Offset-Zone 35 ein Kanal gebildet, umgeben von der ersten n-Drainzone 39, zweiten n-Drainzone 40 und n-Sourcezone 34. Ein elektrischer Strom fließt vom ersten Drainanschluß D1 zum zweiten Drainanschluß D2. So wird ein bidirektionaler LMOSFET geschaffen.
  • Andererseits kann der bidirektionale LMOSFET in Abschnüren getrieben werden, indem man das Potential am Gateanschluß G gleich dem Potential an der niedrigeren Potentialseite der ersten und zweiten Drainanschlüsse D1 und D2 setzt, um den in der p-Typ-Offset-Zone 35 gebildeten Kanal auszulöschen.
  • Vierte Ausführungsform
  • 7A bis 7C sind schematische Diagramme einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der Erfindung. 5A ist eine Draufsicht von Hauptteilen entsprechend 5B. 7B ist eine Querschnittsansicht von Hauptteilen gemäß der Schnittlinie X1-X1 der 7A. 7C ist eine Querschnittsansicht von Hauptteilen gemäß der Schnittlinie X2-X2 der 7A. In dieser Ausführungsform ist ein bidirektionaler LMOSFET als ein Beispiel genommen.
  • Die Unterschiede zur Struktur der 5A bis 5C sind, daß die p-Basis-Pick-up-Zonen 46 neben n-Sourcezonen 34 gebildet sind, die unter den Bodenflächen 33a der Trenches angeordnet sind, und daß Pick-up-Elektroden 45 in Kontakt mit den n-Sourcezonen 34 und p-Basis-Pick-up-Zonen 46 gebildet sind. Die Betriebsweise ist die gleiche wie bereits in Verbindung mit 5A bis 5C beschrieben.
  • Auf diese Weise werden die p-Basis-Pick-up-Zonen 46 gebildet. Die p-Basis-Pick-up-Zonen 46 und n-Sourcezonen 34 werden durch die Pick-up-Elektroden 45 kurzgeschlossen. Das stabilisiert das Potential an den p-Typ-Offset-Zonen 35 und erweitert den sicheren Betriebsbereich des bidirektionalen LMOSFETs. Diese Ausführungsform gleicht in anderer Hinsicht der dritten Ausführungsform.
  • Fünfte Ausführungsform
  • 8 ist ein Layout-Diagramm von Hauptteilen einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der Erfindung. In dieser Beschreibung ist als ein Beispiel ein Leistungs-IC in einem Batteriesystem installiert.
  • Dieser Leistungs-IC besteht aus einem Halbleitersubstrat 91, an dem ein bidirektionaler LMOSFET 50, ein Drive-and-Protect-Schaltkreisteil 51 und ein Restbetragschaltkreisteil 52 gebildet sind. Der Drive-and-Protect-Schaltkreisteil 51 und Restbetragschaltkreisteil 52 detektieren die Spannung der Batteriezellen 92, wenn ein Ladestrom in die Batteriezellen 92 von einem Ladegerät (nicht gezeigt) und ein Entladestrom von den Batteriezellen 92 durch einen Widerstand 93 zu einer Last (wie einer mobilen Vorrichtung) fließt, steuern das bidirektionale LMOSFET 50 zu einem Normalzustand und übermitteln dem LMOSFET 50 im Fall eines abnormalen Zustands wie Überladen oder Tiefentladen ein Signal zum Abschalten des bidirektionalen LMOSFETs 50. Der Drive-and-Protect-Schaltkreisteil 51 enthält einen Ladungspumpenschaltkreis 53 und kann eine höhere Spannung als die Spannungen an den ersten und zweiten Sourceanschlüssen S1 und S2 des bidirektionalen LMOSFETs an den Gateanschluß G liefern. Ein Steuerungsanschluß wird verwendet, um von außen den in den Batteriezellen 92 verbleibenden Ladungsbetrag anzugeben.
  • Sechste Ausführungsform
  • 9A bis 9C sind Querschnittsansichten von Hauptteilen einer Halbleitervorrichtung, welche eine Folge von Stufen eines Verfahrens zur Herstellung der Vorrichtung gemäß einer sechsten Ausführungsform der Erfindung zeigen. Dieses Verfahren wird verwendet, um den bidirektionalen LMOSFET der 1A bis 1C herzustellen.
  • Eine n-Wannenzone 2 wird auf einem p-Typ-Halbleitersubstrat 1 gebildet. Anschließend wird eine p-Typ-Offset-Zone 5 mit einer Oberflächenkonzentration von 1 × 10-17 cm-3 und einer Diffusionstiefe von 1 µm gebildet. Unter Verwendung eines Oxidfilms als eine Maske werden Trenches 3 mit einer Breite von 1,5 µm in der n-Wannenzone 2 gebildet. Dann werden n-Drainzonen 4 mit einer Oberflächenkonzentration von 1 × 1018 cm-3 und einer Diffusionstiefe von 1 µm in den Bodenflächen 3a der Trenches 3 von den Fenstern der Trenches 3 durch Ionenimplantation und Wärmebehandlung (Wärmetreibstufe) (9A) gebildet. In dieser Ausführungsform werden die Trenches 3 nach der Ausbildung der Wannenzone 2 und p-Typ-Offset-Zone 5 gebildet. Sie können auch nach Ausbildung der Trenches 3 gebildet werden.
  • Dann werden Ionen (nicht gezeigt) zur Einstellung des Schwellenwerts in einem Schrägwinkel von 45 Grad in einen Kanalbildungsort in der Seitenwand 3b jedes Trenches implantiert, um eine Diffusionsschicht mit einer Oberflächenkonzentration von 7 × 1016 cm-3 und einer Diffusionstiefe von 0,3 µm zu bilden. Dann wird der Kanalbildungsort gereinigt. Ein Gateisolierfilm 6 (wie ein Gateoxidfilm) wird an der Innenwand jedes Trenches gebildet. Dotiertes Polysilicium, das zu Gateelektroden 7 wird, wird bis auf eine Dicke von 0,3 µm auf dem Gateisolierfilm 6 abgeschieden. Die Gateelektroden 7 werden durch anisotropes Ätzen gebildet (9B).
  • Dann werden eine erste n-Sourcezone 9 und eine zweite n-Sourcezone 10 an der Oberflächenschicht der p-Typ-Offset-Zone 5 gebildet. Ein Oxidfilm wird als ein dielektrischer Zwischenschichtfilm 8 abgeschieden. Die Innenseite jedes Trenches wird durch diese Verfahrensstufe mit dem dielektrischen Zwischenfilm 8 gefüllt. Die Oberfläche des dielektrischen Zwischenschichtfilms 8 wird durch Rückätzen geebnet. Anschließend werden Ionen in die erste und zweite n-Sourcezone 9, 10 implantiert, um den Kontaktwiderstand zu verringern. Eine erste Sourceelektrode 11 und eine zweite Sourceelektrode 12 werden aus Aluminium oder anderem Material auf den ersten bzw. zweiten n-Sourcezonen 9 und 10 gebildet. Dann werden erste und zweite Sourceverbindungen (nicht gezeigt) gebildet (9C).
  • Siebente Ausführungsform
  • 10A bis 10C sind Querschnittsansichten von Hauptteilen einer Halbleitervorrichtung und zeigen eine Folge von Stufen eines Verfahrens zur Herstellung der Vorrichtung gemäß einer siebenten Ausführungsform der Erfindung. Dieses Verfahren wird verwendet, um den bidirektionalen LMOSFET der 3 herzustellen.
  • Die Unterschiede zu der Struktur der 9A bis 9C sind, daß p-Kontaktzonen 15 und 16 in 10C gebildet werden und daß die ersten und zweiten Sourceelektroden 11 bzw. 12 in Kontakt mit den p-Kontaktzonen 15 bzw. 16 sind.
  • Achte Ausführungsform
  • 11A bis 11C sind Querschnittsansichten von Hauptteilen einer Halbleitervorrichtung und zeigen eine Folge von Stufen eines Verfahrens zur Herstellung der Vorrichtung gemäß einer achten Ausführungsform der Erfindung. Dieses Verfahren wird verwendet, um den bidirektionalen LMOSFET der 5A bis 5C herzustellen.
  • Eine n-Wannenzone 2 wird auf einem p-Typ-Halbleitersubstrat 1 gebildet. Unter Verwendung eines Oxidfilms (nicht gezeigt) als eine Maske, werden in der n-Wannenzone 2 Trenches 33 mit einer Breite von 3 µm gebildet. Dann werden n-Wannenzonen 34 mit einer Oberflächenkonzentration von 1 × 1018 cm-3 und einer Diffusionstiefe von 1 µm in den Bodenflächen 33a der Trenches von den Fenstern der Trenches 33 durch Ionenimplantation und Wärmebehandlung (Wärmetreibstufe) gebildet. Dann wird die Maske des Oxidfilms entfernt. Anschließend werden p-Typ-Offset-Zonen 35 mit einer Oberflächenkonzentration von 1 × 1017 cm-3 und einer Diffusionstiefe von 1 µm in den durch die Trenches 33 geteilten Teilen der Halbleiterzonen 61 so gebildet, daß die Offsetzone 35 in Kontakt mit den n-Drainzonen 34 sind (11A).
  • Dann werden Ionen (nicht gezeigt) zum Einstellen des Schwellenwerts mit einem Schrägwinkel von 45 Grad in einen Kanalbildungsort in der Seitenwand 33b jedes Trenches implantiert, um eine Diffusionsschicht mit einer Oberflächenkonzentration von 7 × 1016 cm-3 und einer Diffusionstiefe von 0,3 µm zu bilden. Dann wird der Kanalbildungsort gereinigt. Ein Gateisolierfilm 36 wird auf der Innenwand jedes Trenches gebildet. Dotiertes Polysilicium, das zu den Gateelektroden 37 wird, wird bis zu einer Dicke von 0,3 µm auf dem Gateisolierfilm 36 abgeschieden. Die Gateelektroden 37 werden durch anisotropes Ätzen gebildet (11B).
  • Dann werden eine erste n-Drainzone 39 und eine zweite n-Drainzone 40 auf der Oberflächenschicht jeder p-Typ-Offset-Zone 35 gebildet. Ein Oxidfilm wird als ein dielektrischer Zwischenschichtfilm 38 abgeschieden. Die breite Innenseite jedes Trenches wird durch diesen Verfahrensschritt nicht mit dem dielektrischen Zwischenschichtfilm 38 gefüllt. Der dielektrische Zwischenschichtfilm 38 im Boden der Trenches wird durch Rückätzen weggeätzt, und die Oberflächen der n-Sourcezonen 34 werden freigelegt. Anschließend wird ein Sperrmetall (nicht gezeigt) auf der Bodenfläche jedes Trenches 33 abgeschieden. Pick-up-Elektroden 45 aus Wolfram werden eingegraben und es wird planiert. Dann werden Ionen in die ersten und zweiten Drainzonen 39, 40 implantiert, um den Kontaktwiderstand zu verringern. Erste und zweite Drainelektroden 41 bzw. 42 werden aus Aluminium auf den ersten und zweiten n-Drainzonen 39, 40 gebildet. Gleichzeitig wird ein Aluminiumfilm auf den Pick-up-Elektroden 45 gebildet. Anschließend werden erste und zweite Drainverbindungen (nicht gezeigt) gebildet (11C).
  • Neunte Ausführungsform
  • 12A bis 12C sind Querschnittsansichten von Hauptteilen einer Halbleitervorrichtung, die eine Folge von Stufen eines Verfahrens zur Herstellung der Vorrichtung gemäß einer neunten Ausführungsform der Erfindung zeigen.
  • 12A und 12B sind Querschnitte, die 11A entsprechen. 12C und 12D sind Querschnitte, die 11C entsprechen. 12A und 12C sind Querschnitte gemäß der Schnittlinie X1-X1 der 7A. Die 12B und 12D sind Querschnitte gemäß der Schnittlinie X2-X2 der 7A. Das ist ein Verfahren zur Herstellung des bidirektionalen LMOSFETs der 7A bis 7C.
  • Die Unterschiede zu der in den 11A bis 11C gezeigten Folge von Verfahrensstufen sind, daß die p-Basis-Pick-up-Zonen 46 in den Böden der Trenches in 12A gebildet werden und daß Pick-up-Elektroden 45 und die Pick-up-Zone 46 miteinander in Kontakt sind in 12C.
  • Zehnte Ausführungsform
  • 13A bis 13C zeigen ein Verfahren zur Herstellung einer Haltleitervorrichtung gemäß einer zehnten Ausführungsform der Erfindung. 13A bis 13C sind Querschnittsansichten von Hauptteilen, welche eine Folge von Herstellungsstufen zeigen. Bei diesem Herstellungsverfahren werden die bidirektionalen LMOSFETs der Fig. 1A bis 1C und CMOSs auf dem gleichen Halbleitersubstrat hergestellt. Die CMOSs sind fundamentale Vorrichtungen zur Bildung des Drive-and-Protect-Schaltkreises und Restmengen-Schaltkreises der 7A bis 7C.
  • Eine n-Wannen-Zone 72 wird auf einem p-Typ-Halbleitersubstrat 71 gebildet. Unter Verwendung eines Oxidfilms (nicht gezeigt) als eine Maske werden Trenches 73 mit einer Breite von 1,5 µm in der n-Wannenzone 72 gebildet. Es werden auch p-Wannenzonen 76 gebildet. Dann werden n-Drainzonen 74 mit einer Oberflächenkonzentration von 1 × 1017 cm-3 und eine Diffusionstiefe von 1 µm in den Bodenflächen 73a der Trenches von den Fenstern der Trenches 73 durch Ionenimplantation und Wärmebehandlung (Wärmetreibstufe) gebildet. Dann wird die Maske des Oxidfilms entfernt und p-Typ-Offset-Zonen 75 mit einer Oberflächenkonzentration von 1 × 1017 cm-3 und einer Diffusionstiefe von 1 µm werden gebildet ( 13A).
  • Dann wird die Vorrichtungsisolierung auf der Oberfläche durch eine LOCOS-Stufe geliefert. Dann werden Ionen (nicht gezeigt) zur Einstellung des Schwellenwerts mit einem Schrägwinkel von 45 Grad in Kanalbildungsorte im CMOS-Teil und in die Trenchseitenwände 73b implantiert, um eine Diffusionsschicht mit einer Oberflächenkonzentration von 7 × 1016 cm-3 und einer Diffusionstiefe von 0,3 µm zu bilden. Dann werden die Kanalbildungsorte gereinigt. Ein Gateisolierfilm 79 wird an der Innenwand jedes Trenches gebildet. Dotiertes Polysilicium, das zu Gateelektroden 80 wird, wird bis auf eine Dicke von 0,3 µm auf dem Gateisolierfilm 79 abgeschieden. Die Gateelektroden 80 werden im CMOS-Teil und in den Trenches durch anisotropes Ätzen gebildet (13B).
  • Dann werden eine erste n-Sourcezone 81 und eine zweite n-Sourcezone 82 auf der Oberflächenschicht jeder p-Typ-Offset-Zone 75 gebildet. Source/Drainzonen 83, 84 werden im CMOS-Teil gebildet. Ein Oxidfilm wird als ein dielektrischer Zwischenschichtfilm 87 abgeschieden. Durch diese Verfahrensstufe wird die Innenseite jedes Trenches mit dem dielektrischen Zwischenschichtfilm 87 gefüllt. Anschließend wird die Fläche des dielektrischen Zwischenschichtfilms 87 durch Rückätzen eingeebnet. Kontaktlöcher werden in den dielektrischen Zwischenschichten 87 gebildet. Anschlußionen (Plugionen) werden in die Öffnungen implantiert, um den Kontaktwiderstand zu verringern. Erste und zweite Sourceelektroden 85 bzw. 86 werden aus Aluminium auf den ersten und zweiten n-Sourcezonen 81 bzw. 82 gebildet. Source/Drainelektroden 88 und 89 werden auf den Source/Drainzonen 83 bzw. 84 des CMOS-Teils gebildet (13C).
  • Eine Halbleitervorrichtung einer anderen Ausführungsform der Erfindung, die verschieden ist von der bisher beschriebenen Halbleitervorrichtung der Erfindung und sogar eine Gateverbindungsstruktur aufweist, wird nun beschrieben. Gateverbindungen und Sourceelektroden werden aus Metallfilm gleichzeitig hergestellt. Was unmittelbar über Sourcezonen plaziert und über Kontaktlöcher verbunden wird, wird hier als Sourceelektroden genommen, während die anderen Orte als Gateverbindungen dienen.
  • Elfte Ausführungsform
  • 14 bis 17 zeigen eine Halbleitervorrichtung gemäß einer elften Ausführungsform der Erfindung mit Hauptteilen einschließlich sogar der Gateverbindungsstruktur. 14 ist eine Draufsicht. 15 ist eine Querschnittsansicht längs der Schnittlinie X-X der 14. 16 ist eine Querschnittsansicht längs der Schnittlinie Y-Y in 14. 17 ist eine Querschnittsansicht längs der Linie Z-Z der 14. 14 ist eine Draufsicht, gesehen von der Oberflächenseite. Die verborgenen Teile sind gestrichelt gezeigt. Ein dielektrischer Zwischenschichtfilm 208a ist nicht gezeigt.
  • Nur die Unterschiede zu der Struktur der 1A bis 1C werden beschrieben. In 1A bis 1C sind abwechselnd eine einzige erste n-Sourcezone 9 und eine einzige zweite n-Sourcezone 10 angeordnet. In dieser Ausführungsform werden mehrere erste n-Sourcezonen 209 benachbart gebildet. Ähnlich werden mehrere zweite n-Sourcezonen 210 benachbart gebildet. Die p-Typ-Offset-Zonen 205 sind nicht in Kontakt mit den n-Drainzonen 204. In der gleichen Weise wie in den 4A und 4B werden p-Kontaktzonen 215 und 216 in jeder Sourcezone gebildet. Die Gateverbindungsstruktur ist gezeigt, obgleich sie in den 1A bis 1C nicht gezeigt ist.
  • Wenn die p-Typ-Offset-Zonen 205 nicht in Kontakt mit den n-Drainzonen 204 sind, kann die Durchbruchspannung höher gemacht werden als in dem Fall, wo die Zonen 205 in Kontakt mit den Zonen 204 sind. Der AN-Widerstand kann verringert werden. Jedoch ist eine höhere Genauigkeit während der Herstellung erforderlich, da die Breite des p-Typ-Offsets (die Breite des Raums zwischen der n-Wannenzone 202 und der Sourcezone 209) klein ist.
  • Wie in den 14 bis 17 gezeigt, werden eine erste Sourceelektrode 211 und eine erste Sourceverbindung 213, die mit der ersten Sourceelektrode 211 verbunden ist, gleichzeitig aus einem Metallfilm gebildet. Die erste Sourceelektrode 211 ist mit den ersten n-Sourcezonen 209 über Kontaktlöcher 217 verbunden, die in einem dielektrischen Zwischenschichtfilm 208a gebildet sind. Ähnlich sind zweite Sourceelektroden 212 und eine zweite Sourceverbindung 214, die mit den zweiten Sourceelektroden 212 verbunden ist, gleichzeitig aus einem Metallfilm gebildet. Die zweiten Sourceelektroden 212 sind mit den zweiten n-Sourcezonen 210 über Kontaktlöcher 217 verbunden, die im dielektrischen Zwischenschichtfilm 208a gebildet sind. Die Zwischenräume zwischen den benachbarten ersten n-Sourcezonen 209 und zwischen den zweiten n-Sourcezonen 210 sind mit Gateelektroden 207 gefüllt, die mittels eines Gateisolierfilms 206 gebildet sind. Die ersten n-Sourcezonen 209 und zweiten n-Sourcezonen 210 sind einander gegenüberliegend mit dem dielektrischen Zwischenschichtfilm 208 zwischen ihnen angeordnet. Die Stromkapazität kann gesteigert werden durch Vergrößerung des Außenumfangs 203a jedes Trenches und alternative Anordnung einer großen Zahl der ersten n-Sourcezonen 209 und zweiten n-Sourcezonen 210.
  • Polysilicium, das die Gateelektrode 207 bildet, bildet längliche Trenches 203b, die wie Kappen von dem Außenumfang 203a jedes Trenches vorstehen, in dem die n-Sourcezonen 209 und 210 gebildet sind. Eine Polysiliciumverbindung 218, die über dem Gateisolierfilm 206 gebildet ist, ist an der Innenwand jedes Trenches 203b gebildet. Die Polysiliciumverbindung 218 ist auch auf dem Gateisolierfilm 206 gebildet, der auf einem p-Typ-Halbleitersubstrat 201 gebildet ist. Die Polysiliciumverbindung 218 und eine Gateverbindung 219 aus Metallfilm sind über Kontaktlöcher 217 verbunden, die in dem dielektrischen Zwischenschichtfilm 208a gebildet sind.
  • Auf diese Weise sind in der erfindungsgemäßen Halbleitervorrichtung alle Teile der Gateelektrode 207 durch das Polysilicium (Gateelektrode 207) verbunden, das auf dem ganzen Bereich der Seitenwände der Außenumfänge 203a der Trenches abgeschieden ist, und so ist die Gateelektrode 207 singulär.
  • Eine Halbleitervorrichtung, die nur eine Gateelektrode auf diese Weise verwendet und auf welche die vorliegende Erfindung angewandt wird, ist in der oben erwähnten 8 dargestellt.
  • 18A bis 18C zeigen den bidirektionalen LMOSFET und Drive-and-Protect-Schaltkreisteil herausgenommen aus 8. Diese Figuren sind Diagramme, welche den Zeitverlauf zeigen, wenn die Batteriezellen überladen werden (ihre Kapazität überzogen wird).
  • In Fig. 18A, in einem Fall, wo eine mobile Vorrichtung (nicht gezeigt), die eine Last ist, mit den Batteriezellen 92 der 8 verbunden ist und geladen wird, wird ein AN-Signal an den Gateanschluß G gelegt, um rechte und linke n-Kanal-MOSFETs einzuschalten. Ein Ladestrom I1 fließt in die Batteriezellen 92 von rechts nach links über den bidirektionalen LMOSFET 50. Zu diesem Zeitpunkt wird ein Entladestrom I2 von den Batteriezellen 92 an die Last geliefert. Das heißt die Zellen 92 werden entladen, während sie aufgeladen werden.
  • In Fig. 18B, wenn die Batteriezellen 92 überladen werden, wird ein AUS-Signal an den Gateanschluß G gelegt, um die rechten und linken n-Kanal-MOSFETs abzuschalten. Unter dieser Bedingung sind die Last und Batteriezellen 92 hinsichtlich des elektrischen Schaltkreises isoliert. Der Ladestrom I1 fließt nicht länger in die Batteriezellen 92. Das Überziehen der Kapazität ist gestoppt. Gleichzeitig fließt kein Entladestrom I2 von den Batteriezellen 92 in die Last. Während dieser Kapazitätsüberziehungsperiode fließt überhaupt kein Strom zu der Last, wenn der Stecker des Batterieladegeräts der 8 gezogen wird. Infolgedessen wird die Last abgeschaltet.
  • Um das zu vermeiden, wird, wie in 18C gezeigt, dem Gateanschluß G wieder ein AN-Signal geliefert, um den bidirektionalen LMOSFET 50 einzuschalten, und so den Entladestrom I2 von den Batteriezellen 92 zur Last zu liefern. Da jedoch von dem Drive-and-Protect-Schaltkreis 51 ein AN-Signal geliefert wird, nachdem detektiert wurde, daß die Spannung der Batteriezellen 92 einen normalen Wert erreicht hat, tritt eine Zeitverzögerung ein. Während dieser Zeit liefern die Batteriezellen 92 keinen Strom an die Last. Das heißt es tritt eine sofortige Unterbrechung ein.
  • Als ein Verfahren zur Lösung dieses Problems steht ein Verfahren zur Verfügung, bei dem ein bidirektionaler LMOSFET verwendet wird, in welchem jeder der rechten und linken n-Kanal-MOSFETs mit einer Gateelektrode versehen ist.
  • 19 ist ein äquivalentes Schaltkreisdiagramm des bidirektionalen LMOSFETs mit den zwei Gateelektroden. Dieses Diagramm entspricht der oben erwähnten 6.
  • Die Unterschiede zur Konfiguration der 6 sind wie folgt. Da zwei Gateelektroden vorhanden sind, bildet der Gateanschluß G der 6 zwei Gates, d.h. einen ersten Gateanschluß G1 und einen zweiten Gateanschluß G2. Deren jeweilige n-Kanal-MOSFETs 331 und 332 können getrennt betrieben werden. Parasitäre Dioden 333 und 334 in den n-Kanal-MOSFETs werden für den Betrieb verwendet.
  • Als nächstes wird ein Betriebsmodus beschrieben, welcher den bidirektionalen LMOSFET 300 mit den zwei Gateelektroden verwendet.
  • 20A bis 20C sind Diagramme entsprechend Fig. 18A bis 18C, welche den Zeitverlauf zeigen, wenn die Batteriezellen überladen werden.
  • In 20A wird ein AN-Signal vom Drive-and-Protect-Schaltkreis 51 an die ersten und zweiten Gateverbindungen G1, G2 geliefert, um die rechten und linken n-Kanal-MOSFETs 331 und 332 einzuschalten. Der Ladestrom I1 fließt in die Batteriezellen 92. Gleichzeitig wird der Entladestrom I2 von der Batteriezellen 92 an die Last geliefert. Das heißt, die Zellen 92 werden entladen, während sie geladen werden.
  • In Fig. 20B, wenn die Batteriezellen 92 überladen werden, wird dem ersten Gateanschluß G1 ein AUS-Signal geliefert, um den Ladestrom I1 abzuschalten. Zu diesem Zeitpunkt wird das AN-Signal weiterhin dem zweiten Gateanschluß G2 geliefert. Wenn der Ladestrom I1 abgeschaltet ist, fließt der Entladestrom I2 als solcher durch die parasitären Dioden 333 und den n-Kanal-MOSFET 331 in die Last. Daher findet der oben erwähnte sofortige Abbruch nicht statt.
  • In Fig. 20C, wenn die Batteriezellen 92 wieder die normale Spannung erreichen, wird dem ersten Gateanschluß G1 wieder ein AN-Signal geliefert, um den linken n-Kanal-MOSFET 331 einzuschalten. Bei diesem Zustand wird der Entladestrom I2 der Last über die rechten und linken n-Kanal-MOSFETs 331, 332 geliefert. So wird also der normale Betrieb wieder aufgenommen.
  • Der elektrische Strom wird der Last ohne Unterbrechung geliefert, indem der bidirektionale LMOSFET 300 mit den zwei Gateelektroden in dieser Weise gebraucht wird.
  • Es wird nun die Konfiguration einer Halbleitervorrichtung mit zwei Gateelektroden beschrieben.
  • Zwölfte Ausführungsform
  • 21 bis 25 sind schematische Diagramme von Hauptteilen einer Halbleitervorrichtung gemäß einer zwölften Ausführungsform der Erfindung, wobei die Hauptteile bis zu den Gateverbindungen gezeigt sind. 21 ist eine Draufsicht. 22 ist eine Querschnittsansicht längs der Schnittlinie A-A der 21. 23 ist eine Querschnittsansicht längs der Schnittlinie B-B der 21. 24 ist eine Querschnittsansicht längs der Schnittlinie C-C der 21. 25 ist eine Querschnittsansicht längs der Linie D-D der 21. 21 ist eine Draufsicht, gesehen von der Frontoberflächenseite. Die verborgenen Teile sind gestrichelt dargestellt. Der dielektrische Zwischenschichtfilm 308a ist nicht gezeigt. In jedem Trench sind mehrere Inseln 341 und 342, welche säulenähnliche restliche Teile des Trenches sind. In diesem Diagramm sind sechs Inseln (Vorrichtungszellen) 341, die als MOSFETs wirken. Die Zonen 309 und 310 sind auf den Inseln 341 gebildet. Es gibt zwei Inseln 342, die Gateverbindungen bilden. In jeder Insel 341 sind eine p-Typ-Offset-Zone 305 n-Sourcezone 309, 310 und Sourceelektroden 311, 312 gebildet.
  • Die Unterschiede zu der Konfiguration der 14 bis 17 sind wie folgt. Die erste Gateelektrode 307a und zweite Gateelektrode 307b, die je eine Gateelektrode umgeben von dem dielektrischen Zwischenschichtfilm 308 haben, sind voneinander unabhängig. Die Gateelektroden 307a und 307b sind gegenüber dem Polysilicium 307 an den Seitenwänden des äußeren Umfangs 303a Trenches isoliert. Ihre Gateelektroden 307a und 307b sind mit der ersten Gateverbindung 319 und zweiten Gateverbindung 320 aus Metall über Polysiliciumverbindungen 318 verbunden.
  • Das auf dem Außenumfang 303a jedes Trenches abgeschiedene Polysilicium 307 ist gegenüber der ersten Gateelektrode 307a und zweiten Gateelektrode 307b auf diese Weise durch den dielektrischen Zwischenschichtfilm 308 isoliert. Daher ist der Raum W1 zwischen der die erste n-Sourcezone 309 bildenden Insel 341 und der die zweite n-Sourcezone 310 bildenden Insel 341 breit genug, daß der Raum nicht durch das die Gateelektroden bildende Polysilicium verstopft wird. Auf der anderen Seite ist der Raum Wgl zwischen den die erste und zweite n-Sourcezone 309 bzw. 310 bildenden Inseln 341 klein genug, daß der Raum durch das die Gateelektroden bildende Polysilicium vollständig verstopft ist. Der Raum Wg2 zwischen der Insel 342, welche die Polysiliciumverbindungen 318 zur Verbindung der Gateelektroden 307a und 307b mit den Metallgateverbindungen 319 und 320 bildet und der die n-Sourcezonen 309 und 310 bildenden Insel 341 ist gleich dem Raum Wgl gesetzt, so daß der Raum Wg2 durch das Polysilicium verstopft ist. Das wird weiter beschrieben anhand eines spezifischen Beispiels. Wenn die Dicke des die Gateelektroden bildenden Polysiliciums auf beispielsweise 0,3µm festgesetzt wird, wird der Raum W1 auf etwa 1 µm gesetzt. Die Räume Wgl und Wg2 werden auf etwa 0,5 µm gesetzt. Um die Oberfläche eben zu machen, ist es erwünscht, den Raum W1 gleich oder kleiner als die Breite der die Sourcezone bildenden Insel 341 zu setzen.
  • Die bereits in Verbindung mit 20A bis 20C beschriebenen Vorteile werden erhalten, indem man die unabhängige erste Gateelektrode 307a und zweite Gateelektrode 307b auf diese Weise ausbildet.
  • Dreizehnte Ausführungsform
  • 26A bis 29C sind Querschnittsansichten von Hauptteilen einer Halbleitervorrichtung gemäß einer dreizehnten Ausführungsform der Erfindung, welche die Folge der Stufen des Verfahrens der Herstellung der Vorrichtung zeigen. 26A, 27A, 28A und 29A sind Querschnittsansichten von Teilen, die der 22 entsprechen. 26B, 27B, 28B und 29B sind Querschnittsansichten von Teilen, die 23 entsprechen. 26C, 27C, 28C und 29C sind Querschnittsansichten von Teilen, die 24 entsprechen.
  • In 26A bis 26C wird eine n-Wannenzone 302 mit einer Oberflächenkonzentration von beispielsweise 5 × 1016 cm-3 und einer Tiefe von etwa 4 µm auf der Oberflächenschicht eines p-Typ-Halbleitersubstrats 301 gebildet. Trenches 203, die in die n-Wannenzone 302 reichen, werden von der Oberfläche bis zu einer Tiefe von etwa 2 µm wie Maschen gebildet. Säulenähnliche Inseln (verbleibende Trenchabschnitte) 341 und 342 werden gebildet. Die Inseln 341 bilden erste und zweite p-Typ-Offset-Zonen und erste und zweite n-Sourcezonen in einer späteren Verfahrensstufe. Die Inseln 342 bilden in einer späteren Verfahrensstufe Polysiliciumverbindungen 318, welche die ersten und zweiten Gateelektroden verbinden und die ersten und zweiten Gateverbindungen in einer späteren Verfahrensstufe.
  • Der Raum Wgl zwischen den Inseln 341 und der Raum Wg2 zwischen den Inseln 341 und 342 sind gleich eingestellt auf etwa 0,5 µm. Infolgedessen wird das Polysilicium nicht getrennt durch Zurückätzen (Musterbildung (patterning) des Polysiliciums). Die Zwischenräume werden mit dem Polysilicium verstopft. Der Raum W1 der Inseln 341 und 342 zu den Seitenwänden der äußeren Umfänge 303a der Trenches und der Raum W1 zwischen den Inseln 341, welche die ersten und zweiten Sourcezonen 309, 310 bilden, sind auf gleich oder größer als 1 µm eingestellt. So kann das Polysilicium vollkommen getrennt werden durch Zurückätzen des Polysiliciums.
  • In 27A bis 27C wird ein Gateisolierfilm 36 gebildet. N-Drainzone 304 mit einer hohen Konzentration von mehr als 1 × 1017 cm-3 oder mehr werden in der n-Wannenzone 302 in den Böden der Trenches gebildet, um eine Durchbruchspannung von etwa 30 V bis 50 V zu ergeben. Eine p-Typ-Offset-Zone 305 wird entfernt von den n-Drainzonen 304 gebildet. In einigen Fällen kann die Offsetzone 305 verbunden sein. Dann werden Polysilicium, das zu ersten, zweiten Gateelektroden 307a, 307b wird, und Polysilicium-Verbindung 318 bis zu einer Dicke von etwa 0,3 µm über der ganzen Oberfläche abgeschieden. Die Zwischenräume zwischen den Inseln 341 und zwischen den Inseln 341 und 342 sind durch das Polysilicium vollständig verschlossen. Dann wird die Musterung (patteming) durchgeführt.
  • In 28A bis 28C werden erste und zweite n-Sourcezonen 309 und 310 mit einer hohen Konzentration von mehr als 1 × 1020 cm-3 oder mehr gebildet unter Verwendung der ersten und zweiten Gateelektroden 307a und 307b als eine Maske. Stark dotierte p-Kontaktzonen 316, die sich durch die ersten und zweiten Sourcezonen 309 und 310 in die p-Typ-Offset-Zone 305 erstrecken, werden gebildet. Ein dielektrischer Zwischenschichtfilm 308a wird auf der Oberfläche gebildet.
  • In 29A - 29C werden Kontaktlöcher 317 im dielektrischen Zwischenschichtfilm 308a gebildet. Erste und zweite Sourceelektroden 311, 312 aus einem Metall, erste und zweite Sourceverbindungen 313, 314, die gleichzeitig mit den ersten und zweiten Sourceelektroden 311, 312 gebildet werden, und erste und zweite Gateverbindungen 319, 320 aus einem Metall werden gebildet. Durch die Kontaktlöcher 317 werden die ersten und zweiten Sourceelektroden 311, 312 mit ersten und zweiten n-Sourcezonen 309, 310 und mit p-Kontaktzonen 315, 316 verbunden und die ersten und zweiten Gateverbindungen 319, 320 werden verbunden mit Polysilicium-Verbindungen 318, die gleichzeitig mit den ersten und zweiten Gateelektroden 307a und 307b gebildet werden.
  • Wenn die Dicke des Polysiliciums der Gateelektroden und anderer Komponenten auf etwa 0,3 µm eingestellt wird, wird der Raum W1 vorzugsweise auf gleich oder größer als 1 µm eingestellt. Um die Oberfläche planar zu gestalten, wird der Raum W1 vorzugsweise auf kleiner als die Breite der Inseln eingestellt. Weiterhin werden die Räume Wgl und Wg2 vorzugsweise ebenfalls gleich auf unter 0,5 µm eingestellt.

Claims (20)

  1. Bidirektionale Vorrichtung, welche aufweist: eine Halbleiterzone (2) eines ersten Leitfähigkeitstyps mit einer Oberflächenschicht; erste und zweite geteilte Halbleiterzonen, die durch in der Halbleiterzone des ersten Leitfähigkeitstyps gebildete Trenches (3) gebildet sind; erste Zonen (4) des ersten Leitfähigkeitstyps, die in den Bodenflächen (3a) der Trenches (3) oder in Bodenflächen (3a) und Seitenwänden (3b) der Trenches (3) gebildet sind; zweite und dritte Zonen (5) eines zweiten Leitfähigkeitstyps, die jeweils in der ersten und der zweiten geteilten Halbleiterzone und in Kontakt mit den Seitenwänden (3b) der Trenches (3) und mit den ersten Zonen (4) gebildet sind; vierte Zonen (9) des ersten Leitfähigkeitstyps, die in der ersten geteilten Halbleiterzone und in Kontakt mit den Seitenwänden (3b) der Trenches (3) und mit der zweiten Zone (5) gebildet sind; fünfte Zonen (10) des ersten Leitfähigkeitstyps, die in der zweiten geteilten Halbleiterzone und in Kontakt mit den Seitenwänden (3b) der Trenches (3) und mit der dritten Zone (5) gebildet sind; erste Steuerelektroden (7), die an den Seitenwänden (3b) der Trenches (3) in der zweiten geteilten Halbleiterzone gebildet sind und sich von den ersten Zonen (4) über einen ersten Isolierfilm (6) zu den vierten Zonen (9) erstrecken; zweite Steuerelektroden (7), die an den Seitenwänden (3b) der Trenches (3) in der ersten geteilten Halbleiterzone gebildet sind und sich von den ersten Zonen (4) über einen zweiten Isolierfilm (6) zu den fünften Zonen (10) erstrecken; erste Hauptelektroden (11), die auf den vierten Zonen (9) gebildet sind; und zweite Hauptelektroden (12), die auf den fünften Zonen (10) gebildet sind.
  2. Bidirektionale Vorrichtung nach Anspruch 1, worin die ersten Steuerelektroden und die zweiten Steuerelektroden elektrisch verbunden sind.
  3. Bidirektionale Vorrichtung nach Anspruch 1, worin die ersten Steuerelektroden und die zweiten Steuerelektroden elektrisch isoliert sind.
  4. Bidirektionale Vorrichtung nach Anspruch 1, worin die Halbleiterzone vom ersten Leitfähigkeitstyp in einer Oberflächenschicht eines Substrates vom zweiten Leitfähigkeitstyp gebildet wird.
  5. Bidirektionale Vorrichtung nach einem der Ansprüche 1 bis 4, worin jede der ersten und zweiten geteilten Halbleiterzonen mehrfach vorliegt.
  6. Bidirektionale Vorrichtung nach Anspruch 5, worin die ersten und zweiten geteilten Halbleiterzonen benachbart gebildet sind.
  7. Bidirektionale Vorrichtung nach einem der Ansprüche 1 bis 4, worin jede der ersten und zweiten geteilten Halbleiterzonen mehrfach vorliegt und worin die Trenches zwischen den benachbarten geteilten Halbleiterzonen von ungleichen Typen weiter als die Trenches zwischen den benachbarten geteilten Halbleiterzonen vom gleichen Typ sind.
  8. Bidirektionale Vorrichtung nach einem der Ansprüche 1 bis 7, worin die ersten und zweiten Hauptelektroden elektrisch jeweils mit den zweiten und dritten Zonen verbunden sind.
  9. Bidirektionale Vorrichtung nach Anspruch 1, weiterhin umfassend einen Leiter (45) in Kontakt mit der ersten Zone (34), der zwischen den Steuerelektroden (37) verläuft, wobei jeweils zwischen Leiter (45) und Steuerelektrode (37) ein dielektrischer Zwischenlagenfilm (38) vorliegt.
  10. Bidirektionale Vorrichtung nach Anspruch 9, welche weiter sechste Zonen (46) des zweiten Leitfähigkeitstyps aufweist und worin die sechsten Zonen (46) in Bodenflächen (33a) der Trenches (33) gebildet und in Kontakt mit den zweiten und dritten Zonen (35) und mit dem Leiter (45) sind.
  11. Halbleitervorrichtung mit einem Halbleitersubstrat, auf dem eine bidirektionale Vorrichtung nach einem der Ansprüche 1 bis 10 und ein Steuerkreis zur Steuerung der bidirektionalen Vorrichtung gebildet sind.
  12. Verfahren zur Herstellung einer bidirektionalen Vorrichtung, welches folgende Stufen aufweist: Herstellen einer Halbleiterzone eines ersten Leitfähigkeitstyps mit einer Oberflächenschicht; Bilden einer Diffusionszone eines zweiten Leitfähigkeitstyps in der Oberflächenschicht der Halbleiterzone; Bilden von Trenches von einer Oberfläche der Diffusionszone, um erste und zweite geteilte Halbleiterzonen, die von Trenches umgeben sind, zu bilden; Bilden von ersten Zonen des ersten Leitfähigkeitstyps von Bodenflächen der Trenches durch Diffusion in der Weise, daß die ersten Zonen mit der Halbleiterzone verbunden sind; Bilden von vierten Zonen des ersten Leitfähigkeitstyps in den ersten geteilten Halbleiterzonen von der Oberflächenschicht der zweiten Zone umgeben von der Halbleiterzone, den ersten Zonen und den Trenches, so daß die vierten Zonen in Kontakt mit den Seitenwänden der Trenches sind; Bilden von fünften Zonen des ersten Leitfähigkeitstyps in den zweiten geteilten Halbleiterzonen von der Oberflächenschicht von dritten Zonen, die von der Halbleiterzone, den ersten Zonen und den Trenches umgeben sind, so daß die fünften Zonen in Kontakt mit den Seitenwänden der Trenches sind; Bilden erster Steuerelektroden auf den Seitenwänden der Trenches in den zweiten geteilten Halbleiterzonen, so daß die ersten Steuerelektroden sich von den ersten Zonen über einen dielektrischen Film zu den vierten Zonen erstrecken; Bilden von zweiten Steuerelektroden auf den Seitenwänden der Trenches in den ersten geteilten Halbleiterzonen, so daß die zweiten Steuerelektroden sich von den ersten Zonen über einen dielektrischen Film zu den fünften Zonen erstrecken; Bilden von ersten Hauptelektroden auf den vierten Zonen; und Bilden von zweiten Hauptelektroden auf den fünften Zonen.
  13. Verfahren zur Herstellung einer bidirektionalen Vorrichtung nach Anspruch 12, worin die Trenches so gebildet werden, daß sie die Halbleiterzone erreichen, und worin die ersten Zonen in der Halbleiterzone gebildet sind.
  14. Verfahren zur Herstellung einer bidirektionalen Vorrichtung nach Anspruch 13, worin die Trenches so gebildet sind, daß sie die Halbleiterzone erreichen, und worin die ersten Zonen so gebildet sind, daß sie mit den zweiten und dritten Zonen verbunden sind.
  15. Verfahren zur Herstellung einer bidirektionalen Vorrichtung, welches folgende Schritte aufweist: Herstellen einer Halbleiterzone eines ersten Leitfähigkeitstyps; Bilden von Trenches von einer Oberfläche der Halbleiterzone eines ersten Leitfähigkeitstyps, um von den Trenches umgebene erste und zweite geteilte Halbleiterzonen zu bilden; Bilden einer Diffusionszone eines zweiten Leitfähigkeitstyps in einer Oberflächenschicht der Halbleiterzone; Bilden von ersten Zonen des ersten Leitfähigkeitstyps von Bodenflächen der Trenches durch Diffusion in der Weise, daß die ersten Zonen mit der Halbleiterzone verbunden sind; Bilden von vierten Zonen des ersten Leitfähigkeitstyps in den ersten geteilten Halbleiterzonen von einer Oberflächenschicht der zweiten Zonen umgeben von der Halbleiterzone, den ersten Zonen und den Trenches, so daß die vierten Zonen in Kontakt mit Seitenwänden der Trenches sind; Bilden von fünften Zonen des ersten Leitfähigkeitstyps in den zweiten geteilten Halbleiterzonen von einer Oberflächenschicht von dritten Zonen, die von der Halbleiterzone, den ersten Zonen und den Trenches umgeben sind, so daß die ersten Zonen in Kontakt mit den Seitenwänden der Trenches sind; Bilden von ersten Steuerelektroden an den Seitenwänden der Trenches in den zweiten geteilten Halbleiterzonen, so daß die ersten Steuerelektroden sich von den ersten Zonen über einen dielektrischen Film zu den vierten Zonen erstrecken; Bilden von zweiten Steuerelektroden an den Seitenwänden der Trenches in den ersten geteilten Halbleiterzonen, so daß die zweiten Steuerelektroden sich von den ersten Zonen über einen dielektrischen Film zu den fünften Zonen erstrecken; Bilden von ersten Hauptelektroden auf den vierten Zonen; und Bilden von zweiten Hauptelektroden auf den fünften Zonen.
  16. Verfahren zur Herstellung einer bidirektionalen Vorrichtung nach einem der Ansprüche 12 bis 15, welches weiterhin die Stufe aufweist, daß ein dielektrischer Zwischenlagenfilm zwischen den ersten und zweiten Steuerelektroden gebildet wird.
  17. Verfahren zur Herstellung einer bidirektionalen Vorrichtung nach Anspruch 16, welche weiterhin den Schritt aufweist, daß in dem dielektrischen Zwischenlagenfilm Öffnungen gebildet werden, die in die ersten Zonen reichen, und diese Öffnungen mit einem Leiter gefüllt werden.
  18. Verfahren zur Herstellung einer bidirektionalen Vorrichtung nach Anspruch 17, welches weiterhin die Stufe aufweist, daß sechste Zonen des zweiten Leitfähigkeitstyps in Bodenflächen der Trenches so gebildet werden, daß die sechsten Zonen den ersten Zonen benachbart und in Kontakt mit den zweiten und dritten Zonen sind.
  19. Verfahren zur Herstellung einer bidirektionalen Vorrichtung nach einem der Ansprüche 12 bis 17, worin jede der ersten und zweiten geteilten Halbleiterzonen als mehrfache Zonen gebildet ist.
  20. Verfahren zur Herstellung einer bidirektionalen Vorrichtung nach Anspruch 19, worin die Trenches zwischen den ersten und zweiten geteilten Halbleiterzonen breiter gemacht werden als die Trenches zwischen den ersten geteilten Halbleiterzonen und den Trenches zwischen den zweiten geteilten Halbleiterzonen.
DE102004039402.4A 2004-02-16 2004-08-13 Bidirektionale Vorrichtung, Verfahren zur Herstellung derselben und Halbleitervorrichtung Active DE102004039402B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004038698A JP4961658B2 (ja) 2003-02-17 2004-02-16 双方向素子および半導体装置
JP2004-038698 2004-02-16

Publications (2)

Publication Number Publication Date
DE102004039402A1 DE102004039402A1 (de) 2005-09-01
DE102004039402B4 true DE102004039402B4 (de) 2018-09-20

Family

ID=34824415

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004039402.4A Active DE102004039402B4 (de) 2004-02-16 2004-08-13 Bidirektionale Vorrichtung, Verfahren zur Herstellung derselben und Halbleitervorrichtung

Country Status (3)

Country Link
US (2) US7902596B2 (de)
CN (2) CN101567373B (de)
DE (1) DE102004039402B4 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
JP5157164B2 (ja) * 2006-05-29 2013-03-06 富士電機株式会社 半導体装置、バッテリー保護回路およびバッテリーパック
JP2008085188A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP5511124B2 (ja) * 2006-09-28 2014-06-04 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
JP2009206268A (ja) * 2008-02-27 2009-09-10 Seiko Instruments Inc 半導体装置及びその製造方法
JP5337470B2 (ja) * 2008-04-21 2013-11-06 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
US8476530B2 (en) * 2009-06-22 2013-07-02 International Business Machines Corporation Self-aligned nano-scale device with parallel plate electrodes
WO2012176347A1 (ja) * 2011-06-24 2012-12-27 富士電機株式会社 高耐圧集積回路装置
US8704328B2 (en) 2011-06-24 2014-04-22 Fuji Electric Co., Ltd. High-voltage integrated circuit device
JP2013069817A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 半導体装置
JP6017127B2 (ja) * 2011-09-30 2016-10-26 株式会社東芝 炭化珪素半導体装置
US20130113038A1 (en) * 2011-11-08 2013-05-09 Feei Cherng Enterprise Co., Ltd. Trench mosfet with split trenched gate structures in cell corners for gate charge reduction
WO2014115744A1 (ja) * 2013-01-23 2014-07-31 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびその製造方法
KR101960076B1 (ko) * 2013-01-31 2019-03-20 삼성디스플레이 주식회사 표시 장치
US10068834B2 (en) * 2013-03-04 2018-09-04 Cree, Inc. Floating bond pad for power semiconductor devices
CN104348225B (zh) * 2014-08-12 2017-07-11 矽力杰半导体技术(杭州)有限公司 一种单开关的电池充放电电路及电池充放电的控制方法
DE102014113465B4 (de) * 2014-09-18 2022-01-13 Infineon Technologies Austria Ag Elektronisches Bauteil
CN104701380B (zh) * 2014-12-23 2017-05-03 电子科技大学 一种双向mos型器件及其制造方法
WO2016101134A1 (zh) * 2014-12-23 2016-06-30 电子科技大学 一种双向mos型器件及其制造方法
JP6509621B2 (ja) * 2015-04-22 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置
JP6088012B1 (ja) * 2015-09-02 2017-03-01 日本写真印刷株式会社 能動素子、および能動素子の製造方法
JP6848317B2 (ja) * 2016-10-05 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2019054106A (ja) * 2017-09-14 2019-04-04 株式会社東芝 半導体装置
JP2019067796A (ja) 2017-09-28 2019-04-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10749218B2 (en) * 2017-11-10 2020-08-18 Qualcomm Incorporated Circuitry for charging a multi-stack battery pack
JP6856569B2 (ja) * 2018-03-21 2021-04-07 株式会社東芝 半導体装置
CN109037337A (zh) * 2018-06-28 2018-12-18 华为技术有限公司 一种功率半导体器件及制造方法
WO2020162620A1 (ja) * 2019-02-07 2020-08-13 ローム株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546367A (en) 1982-06-21 1985-10-08 Eaton Corporation Lateral bidirectional notch FET with extended gate insulator
JPH11224950A (ja) * 1997-11-14 1999-08-17 Matsushita Electric Works Ltd 半導体装置
DE10211690A1 (de) 2001-03-21 2002-09-26 Fuji Electric Co Ltd Halbleiterbauelement und Verfahren zu seiner Herstellung

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612465A (en) * 1982-06-21 1986-09-16 Eaton Corporation Lateral bidirectional notch FET with gates at non-common potentials
JPS6229173A (ja) 1985-07-30 1987-02-07 イ−トン　コ−ポレ−シヨン トラツプト・チヤ−ジ双方向性電力ｆｅｔ
JPS6231167A (ja) 1985-07-30 1987-02-10 イ−トン　コ−ポレ−シヨン バイポ−ラのオン状態を有する双方向性電力ｆｅｔ
JPS6232649A (ja) 1985-07-30 1987-02-12 イ−トン　コ−ポレ−シヨン 双方向性電力ｆｅｔ
US4961100A (en) * 1988-06-20 1990-10-02 General Electric Company Bidirectional field effect semiconductor device and circuit
US5122848A (en) * 1991-04-08 1992-06-16 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
JPH0832060A (ja) 1994-07-13 1996-02-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3395473B2 (ja) 1994-10-25 2003-04-14 富士電機株式会社 横型トレンチｍｉｓｆｅｔおよびその製造方法
JP3371708B2 (ja) * 1996-08-22 2003-01-27 ソニー株式会社 縦型電界効果トランジスタの製造方法
US6211551B1 (en) * 1997-06-30 2001-04-03 Matsushita Electric Works, Ltd. Solid-state relay
US6316807B1 (en) * 1997-12-05 2001-11-13 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
DE19811882A1 (de) * 1998-03-18 1999-09-23 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
GB9820904D0 (en) 1998-09-26 1998-11-18 Koninkl Philips Electronics Nv Bi-directional semiconductor switch and switch circuit for battery-powered equipment
JP4860821B2 (ja) 1999-03-01 2012-01-25 ゼネラル セミコンダクター，インク． 半導体デバイス製造方法
US6376315B1 (en) * 2000-03-31 2002-04-23 General Semiconductor, Inc. Method of forming a trench DMOS having reduced threshold voltage
JP3675303B2 (ja) * 2000-05-31 2005-07-27 セイコーエプソン株式会社 静電気保護回路が内蔵された半導体装置及びその製造方法
JP4852792B2 (ja) * 2001-03-30 2012-01-11 株式会社デンソー 半導体装置の製造方法
US6624470B2 (en) * 2001-05-30 2003-09-23 Fuji Electric Co., Ltd. Semiconductor device and a method for manufacturing same
JP4764975B2 (ja) * 2001-05-30 2011-09-07 富士電機株式会社 半導体装置
US6822288B2 (en) * 2001-11-20 2004-11-23 General Semiconductor, Inc. Trench MOSFET device with polycrystalline silicon source contact structure
US6919599B2 (en) * 2002-06-28 2005-07-19 International Rectifier Corporation Short channel trench MOSFET with reduced gate charge

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546367A (en) 1982-06-21 1985-10-08 Eaton Corporation Lateral bidirectional notch FET with extended gate insulator
JPH11224950A (ja) * 1997-11-14 1999-08-17 Matsushita Electric Works Ltd 半導体装置
DE10211690A1 (de) 2001-03-21 2002-09-26 Fuji Electric Co Ltd Halbleiterbauelement und Verfahren zu seiner Herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Xu et al: Bidirectional LIGBT on SOI Substrat with high frequency and high temperature capability,. In: ISPSD, 1997, 37 - 40. *

Also Published As

Publication number Publication date
CN100539184C (zh) 2009-09-09
DE102004039402A1 (de) 2005-09-01
US7902596B2 (en) 2011-03-08
CN101567373B (zh) 2011-04-13
US20050179081A1 (en) 2005-08-18
US8084812B2 (en) 2011-12-27
CN101567373A (zh) 2009-10-28
US20100044749A1 (en) 2010-02-25
CN1658398A (zh) 2005-08-24

Similar Documents

Publication Publication Date Title
DE102004039402B4 (de) Bidirektionale Vorrichtung, Verfahren zur Herstellung derselben und Halbleitervorrichtung
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE102005014714B4 (de) Halbleitervorrichtung mit isoliertem Gate
DE102016101676B3 (de) Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
DE19854915C2 (de) MOS-Feldeffekttransistor mit Hilfselektrode
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE3816002C2 (de)
DE10220810B4 (de) Halbleiterbauteil
DE102005041322B4 (de) Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür
DE10212144B4 (de) Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
DE102015212564A1 (de) Halbleitervorrichtung mit isoliertem Gate, aufweisend eine Schirmungselektrode und Verfahren
DE602004012311T2 (de) Feldeffekttransistor mit isoliertem graben-gate
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE102013100683A1 (de) Integrierte Schaltung einschliesslich Feldeffekttransistorstrukturen mit Gate- und Feldelektroden und Verfahren zum Herstellen und Betreiben einer integrierten Schaltung
DE10353387A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE4037876A1 (de) Laterale dmos-fet-vorrichtung mit reduziertem betriebswiderstand
DE102008056206A1 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102004029435A1 (de) Feldplattentrenchtransistor
DE10153315A1 (de) Halbleiterbauelement
DE112012002136T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R012 Request for examination validly filed

Effective date: 20110729

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final