DE69729963T2 - Halbleiterbauelement mit isoliertem gatter und verfahren zu deren herstellung - Google Patents

Halbleiterbauelement mit isoliertem gatter und verfahren zu deren herstellung Download PDF

Info

Publication number
DE69729963T2
DE69729963T2 DE69729963T DE69729963T DE69729963T2 DE 69729963 T2 DE69729963 T2 DE 69729963T2 DE 69729963 T DE69729963 T DE 69729963T DE 69729963 T DE69729963 T DE 69729963T DE 69729963 T2 DE69729963 T2 DE 69729963T2
Authority
DE
Germany
Prior art keywords
gate
trench
insulating layer
gate wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69729963T
Other languages
English (en)
Other versions
DE69729963D1 (de
Inventor
Atsushi Fukuoka-shi Narazaki
Hidetoshi Itami-shi Souno
Yasunori Chiyoda-ku Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Publication of DE69729963D1 publication Critical patent/DE69729963D1/de
Application granted granted Critical
Publication of DE69729963T2 publication Critical patent/DE69729963T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit isoliertem Gate und ein Verfahren zu ihrer Herstellung und speziell eine Verbesserung zur Erhöhung einer Gate-Durchbruchspannung.
  • STAND DER TECHNIK
  • Bei einer Halbleitervorrichtung mit isoliertem Gate (die vorläufig als "vertikale Vorrichtung" bezeichnet wird), die eine Gateelektrode, die in einem in einer Hauptoberfläche eines Halbleitersubstrats gebildeten Graben vergraben ist, d. h. ein Grabengate aufweist, ist die Gateelektrode in einer Vertikalrichtung in bezug auf die Hauptoberfläche gebildet, was ein Unterschied gegenüber einer Halbleitervorrichtung mit isoliertem Gate (die vorläufig als "laterale Vorrichtung" bezeichnet wird) ist, die eine Gateelektrode hat, die entgegengesetzt zu der Hauptoberfläche des Halbleitersubstrats gebildet ist. Daher kann eine Fläche der Hauptoberfläche, die von einer Zelleneinheit eingenommen wird, verkleinert sein. Infolgedessen kann die Anzahl Zellen pro Flächeneinheit, d. h. eine Zellendichte, durch Anwendung einer Mikrofertigungstechnik erhöht werden.
  • Mit zunehmender Zellendichte erhöht sich ein Hauptstrom, der zwischen einem Paar von Hauptelektroden der Vorrichtung fließt, wenn die Vorrichtung in einem leitenden Zustand (einem Einschaltzustand) ist. Ein elektrischer Widerstandswert zwischen einem Paar von Hauptelektroden, der erhalten wird, wenn die Halbleitervorrichtung mit isoliertem Gate im leitenden Zustand ist, wird als "Einschaltwiderstand" bezeichnet und ist eines von wichtigen Merkmalen zur Bewertung der Charakteristik der Vorrichtung. Wenn bei der lateralen Vorrichtung die Zellendichte so erhöht wird, daß sie einen bestimmten Grenzwert überschreitet, wird ein "j-FET-Widerstandswert", der eine der Komponenten des Einschaltwiderstandswerts ist, erheblich erhöht. Aus diesem Grund gibt es bei der lateralen Vorrichtung eine Grenze für die Erhöhung des Hauptstroms, während gleichzeitig der Einschaltwiderstandswert innerhalb eines bestimmten Bereichs gehalten wird.
  • Andererseits bietet die vertikale Vorrichtung den Vorteil, daß keine aus dem j-FET-Widerstandswert abgeleitete Begrenzung besteht. Als typisches Beispiel, das den Vorteil der vertikalen Vorrichtung maximal nutzt, sind ein MOSFET (MOS-Feldeffekttransistor), der ein Grabengate hat, und ein IGBT (Bipolartransistor mit isoliertem Gate) bekannt, der ein Grabengate hat.
  • 69 ist eine Draufsicht, die einen Gateverdrahtungsbereich eines MOSFET mit Grabengate gemäß dem Stand der Technik zeigt. Ferner sind die 70 und 71 Schnittansichten entlang den Schnittlinien A-A bzw. B-B in 69. In einer Vorrichtung 150 ist eine n-leitende Epitaxialschicht 72 auf einer n-leitenden Substratschicht 71 gebildet, die eine n-leitende Störstelle hoher Konzentration aufweist, und hat eine niedrigere Störstellenkonzentration als in der n-leitenden Substratschicht 71. Durch diese Halbleiterschichten ist ein Halbleitersubstrat 99 gebildet.
  • Eine p-leitende Halbleiterschicht 96 und eine p-Muldenschicht 73 sind selektiv in einer Oberfläche der n-leitenden Epitaxialschicht 72, d. h. einer oberen Hauptoberfläche des Halbleitersubstrats 99, gebildet. Die p-Muldenschicht 73 ist so ausgebildet, daß sie mit der p-leitenden Halbleiterschicht 96 verbunden ist und außerdem einen Außenumfang der p-leitenden Halbleiterschicht 96 umgibt.
  • Eine Vielzahl von Gategräben 76, die parallel zueinander angeordnet sind, sind wie ein Band in der oberen Hauptoberfläche des Halbleitersubstrats 99 gebildet. Der Gategraben 76 ist tiefer als die p-leitende Halbleiterschicht 96 und flacher als die n-leitende Epitaxialschicht 72 ausgebildet. In dem Gateverdrahtungsbereich, der in den 69 bis 71 gezeigt ist, ist ein Rand des Gategrabens 76 entlang seiner Längsrichtung vorhanden. Eine Innenwand des Gategrabens 76 ist mit einer Gateisolierschicht 78 bedeckt. Eine Gateelektrode 77 aus Polysilizium, das mit einer Störstelle hoher Konzentration dotiert ist, ist in dem Gategraben 76 durch die Gateisolierschicht 78 hindurch vergraben.
  • In dem Gateverdrahtungsbereich ist eine Fläche in der oberen Hauptoberfläche des Halbleitersubstrats 99, wo keine Gateelektrode 7 vorhanden ist, mit einer Isolierschicht 87 oder einer Isolierschicht 74 bedeckt. Die Isolierschicht 74 ist selektiv als eine LOCOS-Schicht (LOCOS = Punktoxidation von Silizium) dicker als die Isolierschicht 87 in einer Richtung eines Arrays von Gategräben 76 über der p-Muldenschicht 73 ausgebildet, während gleichzeitig ein Abstand mit dem Gategraben 76 aufrechterhalten bleibt. In der Nähe eines Endes des Gategrabens 76 entlang seiner Längsrichtung ist die Gateelektrode 77 mit einer Gateverdrahtung 79 verbunden.
  • Die Gateverdrahtung 79 ist aus dem gleichen Material wie das Material der Gateelektrode 77 gebildet und außerdem fortlaufend integral mit der Gateelektrode 77 vorgesehen. Feiner ist die Gateverdrahtung 79 auf der Isolierschicht 74 vorgesehen und zu dem Gategraben 76 hin verlängert, um einen Randbereich der Gateelektrode 77 zu bedecken und so eine Verbindung mit der Gateelektrode 77 zu realisieren. Die Isolierschicht 74 ist vorgesehen, um zwischen der Gateverdrahtung 79 und der p-Muldenschicht 73 eine hohe Durchbruchspannung aufrechtzuerhalten.
  • Ferner ist eine n-leitende Halbleiterschicht 75, die Arsen in hoher Konzentration enthält, in der oberen Hauptoberfläche des Halbleitersubstrats 99 selektiv ausgebildet. Die n-leitende Halbleiterschicht 75 ist so ausgebildet, daß sie ein oberes Ende UE eines Rands des Gategrabens 76 entlang seiner Längsrichtung umgibt. Bei einem Verfahren zum Herstellen der Vorrichtung wird die n-leitende Halbleiterschicht 75 gebildet, und der Gategraben 76 und die Isolierschicht 87 werden dann durch eine thermische Oxidationsbehandlung gebildet. Dabei wird die Oxidation durch die Wirkung der Störstelle beschleunigt, die in der n-leitenden Halbleiterschicht 75 enthalten ist. Daher sind der Gategraben 76 und die Isolierschicht 87, die die Umgebung des oberen Endes UE bedecken, im fertigen Zustand dick. Infolgedessen ist es möglich, den Effekt einer Erhöhung der Isolierfestigkeit der Gateelektrode 77 und der Isolierschicht 87 in der Umgebung des oberen Endes UE zu erzielen.
  • Die Oberflächen der Gateelektrode 77 und der Gateverdrahtung 79 sind mit einem Isolator bedeckt, der eine Dreischichtstruktur aus einer Isolierschicht 86, einer BPSG-Schicht 81 (BPSG = Borphosphorsilikatglas) und einer Isolierschicht 89 hat. Die beiden Isolierschichten 86 und 89 bestehen aus Oxid. Eine Sourceelektrode 84 und eine Gateverdrahtung 83 sind auf der Isolierschicht 89 gebildet. Sowohl die Sourceelektrode 84 als auch die Gateverdrahtung 83 bestehen aus Al-Si. Bei dem Isolator mit Dreischichtstruktur ist in einem Bereich über der Isolierschicht 74 eine Öffnung 95 selektiv gebildet, und die Gateverdrahtung 79 und die Gateverdrahtung 83 sind durch die Öffnung 95 hindurch elektrisch verbunden. Eine Drainelektrode 85 ist an einer unteren Hauptoberfläche des Halbleitersubstrats 99, d. h. einer Oberfläche der n-leitenden Substratschicht 71, vorgesehen.
  • Eine n-leitende Sourceschicht ist selektiv in einem Bereich in der oberen Hauptoberfläche des Halbleitersubstrats 99 gebildet, die dem Gategraben 76 benachbart über dem Zellenbereich der Vorrichtung vorgesehen ist, der nicht gezeigt ist. Die Sourceelektrode 84 ist mit der n-leitenden Epitaxialschicht 72 und der n-leitenden Sourceschicht verbunden, die zu der oberen Hauptoberfläche des Halbleitersubstrats 99 hin in dem Zellenbereich freiliegen. Ein Bereich der p-leitenden Halbleiterschicht 96, der zwischen der n-leitenden Sourceschicht und der n-leitenden Epitaxialschicht 72 vorgesehen ist und der Gateelektrode 77 gegenüberliegt, wirkt als Kanalbereich.
  • Beim Gebrauch der Vorrichtung wird an die Drainelektrode 85 eine positive Spannung, die auf die Sourceelektrode 84 bezogen ist, angelegt. Durch Regulieren einer Spannung, die an die Gateelektrode 77 durch die Gateverdrahtung 83 und die Gateverdrahtung 79 anzulegen ist, wird die Größe des Hauptstroms gesteuert, der von der Drainelektrode 85 zu der Sourceelektrode 84 fließt.
  • Um die Drainelektrode 85 und die Sourceelektrode 84 leitend zu machen, wird an die Gateelektrode 77 eine positive Gatespannung für die Sourceelektrode 84 angelegt. Da die Gateelektrode 77 und die Gateverdrahtung 79 miteinander verbunden sind, haben sie gleiche elektrische Potentiale. Da ferner die p-Muldenschicht 73 und die Sourceelektrode 14 miteinander verbunden sind, sind ihre elektrischen Potentiale ebenfalls einander gleich. Wenn daher die Vorrichtung in einen leitenden Zustand gebracht wird, wird ein elektrisches Feld E mit einer Größe von E = VGS/d für eine Gatespannung VGS und eine Dicke d einer Isolierschicht auf der Gateisolierschicht 78 und der Isolierschicht 87, die zwischen der Gateelektrode 77 und der Gateverdrahtung 79 vorgesehen sind, und der p-Muldenschicht 73 erzeugt.
  • Um die Vorrichtung in einen Sperrzustand zu bringen, wird eine Null- oder negative Spannung als Gatespannung angelegt. Wenn die Gatespannung Null ist, ist das in der Isolierschicht erzeugte elektrische Feld E mit E = 0 vorgegeben. Anders ausgedrückt verschwindet das elektrische Feld in der Isolierschicht. Wenn die Gatespannung einen negativen Wert hat (–VGS), wird ein elektrisches Feld E mit einer Größe von E = –VGS/d erzeugt. Die Isolierschicht sollte eine solche Isolationsfestigkeit haben, daß sie diesen elektrischen Feldern standhält. Zur Bewertung einer auf die Isolationsfestigkeit bezogenen Zuverlässigkeit wird in der Endphase des Fertigungsverfahrens eine Zuverlässigkeitsprüfung durchgeführt.
  • Indem eine wohlbekannte HTGB-Prüfung (HTGB = Hochtemperatur-Gatebelastung) als Beispiel genommen wird, wird die Vorrichtung 150 als Prüfling in einem Hochtemperaturzustand gehalten, indem ein Thermostat oder eine heiße Platte verwendet wird. Unter Aufrechterhaltung dieses Zustands und bei gleichzeitigem Kurzschließen der Sourceelektrode 84 und der Drainelektrode 85 durch eine äußere Verdrahtung wird zwischen die Gateelektrode 77 und die Sourceelektrode 14 eine Gatespannung geführt. Als Gatespannung werden sowohl positive als auch negative Spannungen zugeführt.
  • Außerdem wird die Größe der zuzuführenden Gatespannung so eingestellt, daß sie einem für viele Fälle gültigen sicheren tatsächlichen Wert für die Vorrichtung 150 entspricht. Die Vorrichtung 150 wird diesen harten Bedingungen über einen langen Zeitraum ausgesetzt. Während dieses Zeitraums wird die Verschlechterung der Gateisolierschicht 78 und der Isolierschicht 87 und das Ausmaß einer Änderung anderer Charakteristiken untersucht. Durch diese Prüfungen wird ein Bereich, der das obere Ende UE des Gategrabens 76 bedeckt, wie oben beschrieben wird, als einer von schwachen Bereichen der Isolierschicht erkannt.
  • Das obere Ende UE ist ein Bereich, wo die Halbleiterschicht 75 unter einem rechten Winkel zu der Gateelektrode 77 und der Gateverdrahtung 79 vorspringt, wie in 72 vergrößert gezeigt ist. Aus diesem Grund ist ein elektrisches Feld EF in dem Bereich konzentriert, der das obere Ende UE in der Gateisolierschicht 78 und der Isolierschicht 87 bedeckt. Außerdem sind die Gateisolierschicht 78 und die Isolierschicht 87 an dem oberen Ende UE scharf umgebogen. Daher tendiert die Schicht dazu, eine geringe Dicke zu haben. Insbesondere ist der Bereich, der das obere Ende UE in der Gateisolierschicht 78 und der Isolierschicht 87 bedeckt, ein schwacher Bereich in einem zweifachen Sinn in bezug auf einen Anstieg der Gatedurchbruchspannung (der Gate-Source-Durchbruchspannung) der Vorrichtung.
  • Die n-leitende Halbleiterschicht 75 ist vorgesehen, um den schwachen Bereich dadurch zu verbessern, daß die Dicke der das obere Ende UE bedeckenden Isolierschicht vergrößert wird, wie das beispielsweise aus US-A-5 541 425 bekannt ist. Um jedoch den Effekt der sogenannten "verstärkten Oxidation" durch das in der n-leitenden Halbleiterschicht 75 enthaltene Arsen zu erzeugen, muß die Dauer einer Wärmebehandlung zur Bildung der Isolierschichten 78 und 87 ein bestimmtes Maß überschreiten. Wenn die Zeit für die Wärmebehandlung lang ist, werden auch andere Bereiche in der Gateisolierschicht 78 außer dem oberen Ende UE relativ dick. Infolgedessen wird die Gate-Schwellenspannung niedrig, und außerdem wird der Einschaltwiderstandswert erhöht. Aus diesem Grund ist eine Vorrichtung, die den Effekt der Gateisolierschicht 78 erzeugen kann, auf eine Vorrichtung beschränkt, bei der an ein Gate eine niedrige Spannung geführt wird, oder auf eine Vorrichtung beschränkt, bei der die Dauer der Wärmebehandlung zur Bildung der Isolierschichten 78 und 87 verlängert werden kann. Bei der herkömmlichen Halbleitervorrichtung mit isoliertem Gate ist also ein Bereich, der eine geringe Isolationsfestigkeit hat, auf der Isolierschicht in bezug auf die Isolation der Gateelektrode und der Gateverdrahtung vorhanden. Es besteht daher das Problem, daß die Zuverlässigkeit der Isolierschicht gering ist und sich auch in der Produktausbeute der Vorrichtung widerspiegelt.
  • Eine weitere bekannte Anordnung für Gateverdrahtungen, die dicke Isolierschichten aufweist, ist in US-A-5 468 982 gezeigt. In diesem Fall liegt die Oberfläche der Gateelektro de nahe dem oberen Rand des Grabens nicht auf derselben Ebene wie die obere Hauptoberfläche oder darunter.
  • OFFENBARUNG DER ERFINDUNG
  • Zur Lösung der oben angesprochenen Probleme ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit isoliertem Gate bereitzustellen, die imstande ist, die Isolationsfestigkeit, d. h. die Gate-Durchbruchspannung, und die Zuverlässigkeit einer Isolierschicht, die auf die Isolation einer Gateelektrode und einer Gateverdrahtung bezogen sind, zu erhöhen und dadurch die Produktausbeute zu verbessern, und ferner ein Verfahren bereitzustellen, das zum Herstellen der Halbleitervorrichtung mit isoliertem Gate geeignet ist.
  • Ein erster Aspekt der vorliegenden Erfindung betrifft eine Halbleitervorrichtung mit isoliertem Gate, die folgendes aufweist: ein Halbleitersubstrat, das eine obere Hauptoberfläche und eine untere Hauptoberfläche definiert, wobei das Halbleitersubstrat folgendes aufweist: eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, die zu der oberen Hauptoberfläche freiliegt, eine zweite Halbleiterschicht eines zweiten Leitfähigkeitstyps, die selektiv in einem Bereich der oberen Hauptoberfläche in der ersten Halbleiterschicht gebildet ist, und eine dritte Halbleiterschicht des ersten Leitfähigkeitstyps, die selektiv in einem Bereich der oberen Hauptoberfläche in der zweiten Halbleiterschicht gebildet ist und eine höhere Störstellenkonzentration als diejenige in der ersten Halbleiterschicht hat, wobei das Halbleitersubstrat mit einem Graben versehen ist, der an der oberen Hauptoberfläche offen ist und die erste Halbleiterschicht durch die dritte und die zweite Halbleiterschicht hindurch erreicht.
  • Außerdem weist die Vorrichtung ferner folgendes auf: eine Isolierschicht, die eine Innenwand des Grabens und die obere Hauptoberfläche bedeckt, eine Gateelektrode, die in dem Graben auf der Isolierschicht vergraben ist, eine erste Gateverdrahtung, die selektiv sowohl auf der Gateelektrode im Abstand von einem Rand des Grabens entlang dessen Längsrichtung als auch auf der die obere Hauptoberfläche bedeckenden Isolierschicht vorgesehen ist, aus dem gleichen Material wie das der Gateelektrode besteht und integral mit der Gateelektrode vorgesehen ist, eine zweite Gateverdrahtung, die über der oberen Hauptoberfläche auf der Isolierschicht gegenüber der ersten Gateverdrahtung im Abstand von dem Rand des Grabens vorgesehen ist und aus dem gleichen Material wie das Material der Gateelektrode besteht, eine dritte Gateverdrahtung zum elektrischen Verbinden der ersten Gateverdrahtung und der zweiten Gateverdrahtung, und ein Paar von Hauptelektroden, die jeweils mit einer Oberfläche des Halbleitersubstrats elektrisch verbunden sind.
  • Die dritte Gateverdrahtung ist im Abstand von dem Rand des Grabens vorgesehen, eine von dem Paar von Hauptelektroden ist mit der zweiten und der dritten Halbleiterschicht an der oberen Hauptoberfläche elektrisch verbunden, und eine obere Oberfläche der Gateelektrode ist auf der gleichen Ebene mit der oberen Hauptoberfläche oder darunter in einem Bereich positioniert, der mit dem Rand des Grabens in Kontakt ist.
  • Die Halbleitervorrichtung mit isoliertem Gate gemäß dem ersten Aspekt der vorliegenden Erfindung weist ferner eine Isolierschicht auf, die die erste und die zweite Gateverdrahtung bedeckt und eine erste Öffnung bzw. eine zweite Öffnung hat, die selektiv auf der ersten bzw. der zweiten Gateverdrahtung gebildet sind, wobei die dritte Gateverdrahtung eine Verbindungsverdrahtung aufweist, die auf der Isolierschicht gebildet ist und die erste Gateverdrahtung und die zweite Gateverdrahtung durch die erste und die zweite Öffnung hindurch elektrisch verbindet.
  • Ein zweiter Aspekt der vorliegenden Erfindung betrifft die Halbleitervorrichtung mit isoliertem Gate gemäß dem ersten Aspekt der vorliegenden Erfindung, wobei der Graben in eine Vielzahl von Grabeneinheiten unterteilt ist, die parallel zueinander angeordnet sind, wobei die erste Gateverdrahtung wie ein Band vorgesehen ist, das die Grabeneinheiten schneidet.
  • Ein dritter Aspekt der vorliegenden Erfindung betrifft die Halbleitervorrichtung mit isoliertem Gate gemäß dem zweiten Aspekt der Erfindung, wobei die erste Öffnung wie ein Band in einer Längsrichtung der ersten Gateverdrahtung gebildet ist.
  • Ein vierter Aspekt der vorliegenden Erfindung betrifft die Halbleitervorrichtung mit isoliertem Gate gemäß dem zweiten Aspekt der vorliegenden Erfindung, wobei die erste Öffnung dispersiv gebildet ist, um von Bereichen über den Grabeneinheiten ferngehalten zu sein.
  • Ein fünfter Aspekt der vorliegenden Erfindung betrifft die Halbleitervorrichtung mit isoliertem Gate gemäß dem zweiten Aspekt der Erfindung, wobei die erste Öffnung durch Auswählen von Bereichen über den Grabeneinheiten dispersiv gebildet ist.
  • Ein sechster Aspekt der vorliegenden Erfindung betrifft eine Halbleitervorrichtung mit isoliertem Gate ähnlich derjenigen nach dem ersten Aspekt der vorliegenden Erfindung mit dem einzigen Unterschied, daß die dritte Gateverdrahtung eine Verbindungsverdrahtung aufweist, die über der oberen Hauptoberfläche auf der Isolierschicht und nicht über dem Graben vorgesehen ist, aus dem gleichen Material wie dem der ersten und der zweiten Gateverdrahtung besteht und integral mit der ersten und der zweiten Gateverdrahtung vorgesehen ist.
  • Ein siebter Aspekt der vorliegenden Erfindung betrifft die Halbleitervorrichtung mit isoliertem Gate gemäß dem sechsten Aspekt der Erfindung, die ferner eine Isolierschicht aufweist, die die erste und die zweite Gateverdrahtung bedeckt und eine erste Öffnung und eine zweite Öffnung hat, die auf der ersten bzw. der zweiten Gateverdrahtung selektiv gebildet sind, wobei die dritte Gateverdrahtung ferner eine andere Verbindungsverdrahtung aufweist, die auf der Isolierschicht gebildet ist und die erste Gateverdrahtung und die zweite Gateverdrahtung durch die erste und die zweite Öffnung hindurch elektrisch verbindet.
  • Ein achter Aspekt der vorliegenden Erfindung betrifft die Halbleitervorrichtung mit isoliertem Gate gemäß dem sechsten Aspekt der vorliegenden Erfindung, wobei der Graben in eine Vielzahl von Grabeneinheiten unterteilt ist, die parallel zueinander angeordnet sind, wobei die erste Gateverdrahtung wie ein Band vorgesehen ist, das die Grabeneinheiten schneidet, und die Verbindungsverdrahtung entlang einem Bereich vorgesehen ist, der zwischen den Grabeneinheiten in der oberen Hauptoberfläche angeordnet ist.
  • Ein neunter Aspekt der vorliegenden Erfindung betrifft die Halbleitervorrichtung mit isoliertem Gate gemäß dem ersten Aspekt der Erfindung, wobei die Isolierschicht, die die obere Hauptoberfläche des Halbleitersubstrats bedeckt, als eine dicke Isolierschicht ausgebildet ist, die in einem Bereich unmittelbar unter der zweiten Gateverdrahtung dicker als in anderen Bereichen ist.
  • Ein zehnter Aspekt der vorliegenden Erfindung betrifft die Halbleitervorrichtung mit isoliertem Gate gemäß dem neunten Aspekt der Erfindung, wobei das Halbleitersubstrat ferner eine hochkonzentrierte Halbleiterschicht eines ersten Leitfähigkeitstyps aufweist, die in der oberen Hauptoberfläche selektiv so gebildet ist, daß sie ein oberes Ende des Rands des Grabens umgibt, und eine höhere Störstellenkonzentration als eine Störstellenkonzentration in der ersten Halbleiterschicht hat, wobei die hochkonzentrierte Halbleiterschicht außerdem ausgebildet ist, um einen Bereich unmittelbar unter einem Rand der dicken Isolierschicht zu bedecken.
  • Ein elfter Aspekt der vorliegenden Erfindung betrifft die Halbleitervorrichtung mit isoliertem Gate gemäß dem ersten Aspekt der Erfindung, wobei das Halbleitersubstrat ferner eine vierte Halbleiterschicht des zweiten Leitfähigkeitstyps aufweist, die in einem Bereich der oberen Hauptoberfläche selektiv gebildet ist, der einen Bereich unmittelbar unter der zweiten Gateverdrahtung aufweist, um mit der zweiten Halbleiterschicht gekoppelt zu sein und einen Außenumfang davon zu umgeben, wobei die vierte Halbleiterschicht tiefer als die zweite Halbleiterschicht ist und das untere Ende des Rands des Grabens umgibt.
  • Ein zwölfter Aspekt der vorliegenden Erfindung betrifft die Halbleitervorrichtung mit isoliertem Gate gemäß dem ersten Aspekt der Erfindung, wobei die zweite Halbleiterschicht bis zu einem Bereich unmittelbar unter der zweiten Gateverdrahtung in der oberen Hauptoberfläche verlängert ist.
  • Ein dreizehnter Aspekt der vorliegenden Erfindung betrifft die Halbleitervorrichtung mit isoliertem Gate gemäß dem ersten Aspekt der Erfindung, wobei das Halbleitersubstrat ferner eine hochkonzentrierte Halbleiterschicht eines ersten Leitfähigkeitstyps aufweist, die in der oberen Hauptoberfläche selektiv so gebildet ist, daß sie ein oberes Ende des Rands des Grabens umgibt, und die eine höhere Störstellenkonzentration als eine Störstellenkonzentration in der ersten Halbleiterschicht hat.
  • Ein vierzehnter Aspekt der vorliegenden Erfindung betrifft die Halbleitervorrichtung mit isoliertem Gate gemäß dem dreizehnten Aspekt der Erfindung, wobei die hochkonzentrierte Halbleiterschicht außerdem ausgebildet ist, um einen Bereich unmittelbar unter der ersten Gateverdrahtung zu bedecken.
  • Ein fünfzehnter Aspekt der vorliegenden Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung mit isoliertem Gate, das die folgenden Schritte aufweist: einen Schritt des Bereitstellens eines Halbleitersubstrats, das eine obere Hauptoberfläche und eine untere Hauptoberfläche definiert und eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps aufweist, die zu der oberen Hauptoberfläche freiliegt, einen Schritt des selektiven Bildens einer zweiten Halbleiterschicht eines zweiten Leitfähigkeitstyps in einem Bereich der oberen Hauptoberfläche in der ersten Halbleiterschicht durch selektives Einbringen einer Störstelle des zweiten Leitfähigkeitstyps in die obere Hauptoberfläche, einen dritten Halbleiterschicht-Bildungsschritt zum selektiven Bilden einer dritten Halbleiterschicht des ersten Leitfähigkeitstyps, die eine höhere Störstellenkonzentration als die der ersten Halbleiterschicht hat, in einem Bereich der oberen Hauptoberfläche in der zweiten Halbleiterschicht durch selektives Einbringen einer Störstelle des ersten Leitfähigkeitstyps in die obere Hauptoberfläche, einen Grabenbildungsschritt zum selektiven Bilden eines Grabens in dem Halbleitersubstrat, der die erste Halbleiterschicht durch die dritte und die zweite Halbleiterschicht hindurch erreicht, durch selektives Ausführen von Ätzen an der oberen Hauptoberfläche, einen Schritt des Bildens einer Isolierschicht, die eine Innenwand des Grabens und die obere Hauptoberfläche bedeckt, einen Schritt des Abscheidens einer leitfähigen Schicht, um die Isolierschicht abzudecken, einen Gatebildungsschritt, in dem durch selektives Entfernen der leitfähigen Schicht eine in dem Graben vergrabene Gateelektrode auf der Isolierschicht gebildet wird, eine erste Gateverdrahtung selektiv sowohl auf der Gateelektrode im Abstand von einem Rand des Grabens entlang dessen Längsrichtung und auf der die obere Hauptoberfläche bedeckenden Isolierschicht gebildet und integral mit der Gateelektrode vorgesehen wird, und eine zweite Gateverdrahtung, die über der oberen Hauptoberfläche auf der Isolierschicht gegenüber der ersten Gateverdrahtung im Abstand von dem Rand des Grabens vorgesehen wird, einen Schritt des Abscheidens einer Isolierschicht zum Bedecken der ersten und der zweiten Gateverdrahtung, einen Schritt des selektiven Bildens einer ersten Öffnung und einer zweiten Öffnung über der ersten bzw. der zweiten Gateverdrahtung in der Isolierschicht, einen Schritt des Bildens einer Verbindungsverdrahtung, die die erste Gateverdrahtung und die zweite Gateverdrahtung elektrisch verbindet, durch Bedecken der Isolierschicht und Ausfüllen der ersten und der zweiten Öffnung, und einen Schritt des Bildens einer Hauptelektrode durch Bilden eines Paars von Hauptelektroden zum jeweiligen elektrischen Verbinden mit einer Oberfläche des Halbleitersubstrats.
  • Eine von dem Paar von Hauptelektroden wird so gebildet, daß sie in dem Hauptelektroden-Bildungsschritt mit der zweiten und der dritten Halbleiterschicht an der oberen Hauptoberfläche elektrisch verbunden wird, so daß eine obere Oberfläche der Gateelektrode auf der gleichen Ebene wie die obere Hauptoberfläche oder darunter in einem Bereich positioniert wird, der mit dem Rand des Grabens in dem Gatebildungsschritt in Kontakt ist.
  • Ein sechzehnter Aspekt der vorliegenden Erfindung betrifft das Verfahren zum Herstellen einer Halbleitervorrichtung mit isoliertem Gate gemäß dem fünfzehnten Aspekt der Erfindung, das ferner aufweist: einen Schritt des Bildens, an der oberen Hauptoberfläche, einer Abschirmschicht, die vor dem Grabenbildungsschritt selektiv geöffnet wird, und einen Schritt des selektiven Bildens einer dicken Isolierschicht, die dicker als die Isolierschicht ist, in einem Bereich, in dem die Abschirmschicht geöffnet ist, durch Ausführung einer thermischen Oxidationsbehandlung an der oberen Hauptoberfläche, wobei der Graben in dem Grabenbildungsschritt so gebildet wird, daß er von der dicken Isolierschicht entfernt bleibt, und die zweite Gateverdrahtung in dem Gatebildungsschritt auf der dicken Isolierschicht gebildet wird.
  • Ein siebzehnter Aspekt der vorliegenden Erfindung betrifft das Verfahren zum Herstellen einer Halbleitervorrichtung mit isoliertem Gate gemäß dem fünfzehnten Aspekt der Er findung und weist ferner einen Schritt auf, bei dem in einem Bereich der oberen Hauptoberfläche des Halbleitersubstrats eine eine hohe Konzentration aufweisende Halbleiterschicht eines ersten Leitfähigkeitstyps, die eine höhere Störstellenkonzentration als die der ersten Halbleiterschicht hat, durch selektives Einbringen einer Störstelle des ersten Leitfähigkeitstyps in die obere Hauptoberfläche gleichzeitig mit dem dritten Halbleiterbildungsschritt gebildet wird. Ein oberes Ende des Rands des Grabens wird in dem Grabenbildungsschritt so gebildet, daß es von der Halbleiterschicht mit hoher Konzentration umgeben ist.
  • Ein achtzehnter Aspekt der vorliegenden Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung mit isoliertem Gate, das die folgenden Schritte aufweist: einen Schritt des Bereitstellens eines Halbleitersubstrats, das eine obere Hauptoberfläche und eine untere Hauptoberfläche definiert und eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps aufweist, die zu der oberen Hauptoberfläche freiliegt, einen Schritt des selektiven Bildens einer zweiten Halbleiterschicht eines zweiten Leitfähigkeitstyps in einem Bereich der oberen Hauptoberfläche in der ersten Halbleiterschicht durch selektives Einbringen einer Störstelle des zweiten Leitfähigkeitstyps in die obere Hauptoberfläche, einen dritten Halbleiterschicht-Bildungsschritt zum selektiven Bilden einer dritten Halbleiterschicht des ersten Leitfähigkeitstyps, die eine höhere Störstellenkonzentration als diejenige in der ersten Halbleiterschicht hat, in einem Bereich der oberen Hauptoberfläche in der zweiten Halbleiterschicht durch selektives Einbringen einer Störstelle des ersten Leitfähigkeitstyps in die obere Hauptoberfläche, einen Grabenbildungsschritt, bei dem in dem Halbleitersubstrat ein Graben selektiv gebildet wird, der die erste Halbleiterschicht durch die dritte und die zweite Halbleiterschicht hindurch erreicht, durch selektives Ausführen von Ätzen an der oberen Hauptoberfläche, einen Schritt des Bildens einer Isolierschicht, die eine Innenwand des Grabens und die obere Hauptoberfläche bedeckt, einen Schritt des Abscheidens einer leitfähigen Schicht zum Bedecken der Isolierschicht, einen Gatebildungsschritt, um durch selektives Entfernen der leitfähigen Schicht eine Gateelektrode zu bilden, die in dem Graben an der Isolierschicht vergraben ist, eine erste Gateverdrahtung, die selektiv sowohl an der Gateelektrode im Abstand von einem Rand des Grabens entlang dessen Längsrichtung und auf der die obere Hauptoberfläche bedeckenden Isolierschicht und integral mit der Gateelektrode vorgesehen wird, eine zweite Gate verdrahtung, die über der oberen Hauptoberfläche auf der Isolierschicht gegenüber der ersten Gateverdrahtung im Abstand von dem Rand des Grabens vorgesehen wird, und eine Verbindungsverdrahtung, die über der oberen Hauptoberfläche auf der Isolierschicht und nicht über dem Rand des Grabens vorgesehen wird und integral mit der ersten und der zweiten Gateverdrahtung vorgesehen wird, und einen Hauptelektroden-Bildungsschritt zum Bilden eines Paars von Hauptelektroden, die jeweils mit einer Oberfläche des Halbleitersubstrats elektrisch zu verbinden sind.
  • Eines von dem Paar von Hauptelektroden wird in dem Hauptelektroden-Bildungsschritt so gebildet, daß sie mit der zweiten und der dritten Halbleiterschicht auf der oberen Hauptoberfläche elektrisch verbunden wird, und die Gateelektrode wird so gebildet, daß in dem Gatebildungsschritt eine obere Oberfläche der Gateelektrode auf der gleichen Ebene wie die obere Hauptoberfläche oder darunter in einem Bereich positioniert wird, der mit dem Rand des Grabens in Kontakt ist.
  • Ein neunzehnter Aspekt der vorliegenden Erfindung betrifft das Verfahren zum Herstellen einer Halbleitervorrichtung mit isoliertem Gate gemäß dem achtzehnten Aspekt der Erfindung und weist ferner auf: einen Schritt des Abscheidens einer Isolierschicht, um die erste und die zweite Gateverdrahtung zu bedecken, einen Schritt des selektiven Bildens einer ersten Öffnung und einer zweiten Öffnung über der ersten bzw. der zweiten Gateverdrahtung in der Isolierschicht, und einen Schritt des Bildens einer anderen Verbindungsverdrahtung, die die erste Gateverdrahtung und die zweite Gateverdrahtung elektrisch verbindet, durch Bedecken der Isolierschicht und Ausfüllen der ersten und der zweiten Öffnung.
  • Bei der Vorrichtung gemäß dem ersten Aspekt sind sämtliche ersten bis dritten Gateverdrahtungen und die Gateelektrode im Abstand von der Isolierschicht vorgesehen, die das obere Ende des Rands des Grabens entlang seiner Längsrichtung bedeckt. Infolgedessen kann eine Konzentration eines elektrischen Feldes, das in der das obere Ende des Grabens bedeckenden Isolierschicht von einer Gatespannung erzeugt wird, die an die Gateelektrode und die Gateverdrahtung angelegt wird, verringert oder eliminiert werden.
  • Dadurch können die Gate-Durchbruchspannung und die Vorrichtungsausbeute verbessert werden.
  • Bei der Vorrichtung gemäß dem ersten Aspekt sind die erste und die zweite Gateverdrahtung miteinander durch die Verbindungsverdrahtung verbunden, die auf der ersten und der zweiten Gateverdrahtung gebildet ist. Infolgedessen ist es nicht erforderlich, die relativen Positionen zwischen der Verbindungsverdrahtung und dem Graben mit hoher Präzision aneinander anzupassen. Somit kann die Fertigung leicht ausgeführt werden.
  • Bei der Vorrichtung gemäß dem zweiten Aspekt ist der Graben in eine Vielzahl von Grabeneinheiten unterteilt. Dadurch kann eine Dichte eines Hauptstroms gesteigert werden. Ferner ist die erste Gateverdrahtung wie ein Band vorgesehen, um die Grabeneinheiten zu schneiden, und daher erfordert die Ausfluchtung der ersten Gateverdrahtung in Richtung eines Arrays der Grabeneinheiten keine hohe Genauigkeit. Somit kann die Fertigung leicht ausgeführt werden.
  • Bei der Vorrichtung gemäß dem dritten Aspekt ist die erste Öffnung wie ein Band in einer Längsrichtung der bandförmigen ersten Gateverdrahtung gebildet, und somit ist keine hohe Präzision für die Position der ersten Öffnung erforderlich. Dadurch kann die Herstellung leicht durchgeführt werden.
  • Bei der Vorrichtung gemäß dem vierten Aspekt ist die erste Öffnung dispersiv gebildet. Wenn daher die erste Öffnung gebildet wird, kann der Einfluß auf die unmittelbar unter der ersten Gateverdrahtung positionierte Isolierschicht vergleichsweise verringert werden. Infolgedessen kann für den Bereich der Isolierschicht, der unmittelbar unter der ersten Gateverdrahtung positioniert ist, eine relativ hohe Zuverlässigkeit erzielt werden. Ferner wird ein vergleichsweise großer flacher Bereich an der oberen Oberfläche der Isolierschicht zur Bildung der ersten Öffnung ausgewählt, indem eine Entfernung von den Bereichen über den Grabeneinheiten eingehalten wird. Somit kann die erste Öffnung relativ einfach gebildet werden.
  • Bei der Vorrichtung gemäß dem fünften Aspekt wird die erste Öffnung durch Auswählen der Bereiche über den Grabeneinheiten gebildet. Wenn also die erste Öffnung gebildet wird, wird die Isolierschicht, die unmittelbar unter der ersten Gateverdrahtung positioniert ist, nicht beeinflußt. Infolgedessen kann für den Bereich der Isolierschicht, der unmittelbar unter der ersten Gateverdrahtung positioniert ist, eine hohe Zuverlässigkeit erzielt werden.
  • Bei der Vorrichtung gemäß dem sechsten Aspekt sind die erste und die zweite Gateverdrahtung miteinander durch die Verbindungsverdrahtung verbunden, die aus dem gleichen Material wie das Material der ersten und der zweiten Gateverdrahtung besteht und integral mit der ersten und der zweiten Gateverdrahtung vorgesehen ist. Daher kann der elektrische Widerstandswert zwischen der ersten und der zweiten Gateverdrahtung verringert werden. Dadurch kann die Schaltgeschwindigkeit der Vorrichtung erhöht werden.
  • Bei der Vorrichtung gemäß dem siebten Aspekt werden die erste und die zweite Gateverdrahtung ferner durch eine andere Verbindungsverdrahtung miteinander verbunden. Daher kann der elektrische Widerstandswert zwischen der ersten und der zweiten Gateverdrahtung weiter verringert werden. Infolgedessen kann die Schaltgeschwindigkeit der Vorrichtung noch weiter erhöht werden.
  • Bei der Vorrichtung gemäß dem achten Aspekt ist der Graben in eine Vielzahl von Grabeneinheiten unterteilt. Somit kann die Dichte des Hauptstroms erhöht werden. Außerdem ist die Verbindungsverdrahtung entlang einem Bereich zwischen den Grabeneinheiten in der oberen Hauptoberfläche, also einem Bereich nahe der Gateelektrode vorgesehen. Daher kann ein elektrischer Widerstandswert zwischen der Gateelektrode und der zweiten Gateverdrahtung verringert werden.
  • Bei der Vorrichtung gemäß dem neunten Aspekt ist die dicke Isolierschicht zwischen die zweite Gateverdrahtung und das Halbleitersubstrat eingefügt. Daher kann die Isolationsfestigkeit zwischen der zweiten Gateverdrahtung und dem Halbleitersubstrat hoch gehalten werden.
  • Bei der Vorrichtung gemäß dem zehnten Aspekt ist das obere Ende des Rands des Grabens von der Halbleiterschicht hoher Konzentration umgeben. Daher ist die das obere Ende bedeckende Isolierschicht dick ausgebildet. Ferner ist die Halbleiterschicht hoher Konzentration außerdem unmittelbar unter dem Rand der dicken Isolierschicht gebildet, der ein schwacher Bereich der Isolierschicht ist. Somit wird der schwache Bereich verstärkt. Infolgedessen kann die Zuverlässigkeit der Isolierschicht erhöht werden.
  • Bei der Vorrichtung gemäß dem elften Aspekt ist die vierte Halbleiterschicht so gebildet, daß sie den Außenumfang der zweiten Halbleiterschicht und das untere Ende des Rands des Grabens umgibt. Daher kann die Durchbruchspannung der Vorrichtung erhöht werden.
  • Bei der Vorrichtung gemäß dem zwölften Aspekt ist die zweite Halbleiterschicht bis zu dem Bereich unmittelbar unter der zweiten Gateverdrahtung verlängert. Es ist daher möglich, eine vergleichsweise hohe Durchbruchspannung zu erzielen, ohne die vierte Halbleiterschicht separat vorzusehen.
  • Bei der Vorrichtung gemäß dem dreizehnten Aspekt ist das obere Ende des Rands des Grabens von der Halbleiterschicht hoher Konzentration umgeben. Daher ist die das obere Ende bedeckende Isolierschicht dick ausgebildet. Infolgedessen kann die Zuverlässigkeit der Isolierschicht verbessert werden.
  • Bei der Vorrichtung gemäß dem vierzehnten Aspekt ist die Halbleiterschicht hoher Konzentration auch so gebildet, daß sie den Bereich unmittelbar unter der ersten Gateverdrahtung bedeckt. Es ist daher möglich, eine Verschlechterung der unmittelbar unter der ersten Gateverdrahtung vorgesehenen Isolierschicht, die bewirkt wird, wenn die Öffnung der Isolierschicht über der ersten Gateverdrahtung gebildet wird, auszugleichen. Anders ausgedrückt kann die Zuverlässigkeit der Isolierschicht verbessert werden.
  • Bei dem Herstellungsverfahren gemäß dem fünfzehnten Aspekt kann durch eine Kombination von wohlbekannten konventionellen Techniken ohne weiteres eine Vorrichtung gefertigt werden, die imstande ist, die Konzentration des elektrischen Feldes zu verrin gern oder zu eliminieren, das auf der das obere Ende des Grabens bedeckenden Isolierschicht erzeugt wird. Außerdem werden die erste und die zweite Gateverdrahtung durch die Verbindungsverdrahtung miteinander verbunden, die auf der ersten und der zweiten Gateverdrahtung gebildet wird. Es ist daher nicht notwendig, relative Positionen zwischen der Verbindungsverdrahtung und dem Graben mit hoher Präzision aneinander anzupassen. Dadurch kann die Fertigung besonders einfach ausgeführt werden.
  • Bei dem Herstellungsverfahren gemäß dem sechzehnten Aspekt ist es möglich, auf einfache Weise eine Vorrichtung zu fertigen, die hohe Isolationsfestigkeit zwischen der zweiten Gateverdrahtung und dem Halbleitersubstrat hat.
  • Bei dem Herstellungsverfahren gemäß dem siebzehnten Aspekt ist es möglich, eine Vorrichtung mit hoher Zuverlässigkeit der Isolierschicht auf einfache Weise herzustellen.
  • Bei dem Herstellungsverfahren gemäß dem achtzehnten Aspekt kann die Konzentration des elektrischen Felds, das in der das obere Ende des Grabens bedeckenden Isolierschicht erzeugt wird, verringert oder eliminiert werden. Außerdem ist es möglich, durch die Kombination der konventionell wohlbekannten Techniken auf einfache Weise eine Vorrichtung herzustellen, die eine hohe Schaltgeschwindigkeit hat.
  • Bei dem Herstellungsverfahren gemäß dem neunzehnten Aspekt ist es möglich, ohne weiteres eine Vorrichtung herzustellen, die eine höhere Schaltgeschwindigkeit hat.
  • Die Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich aus der nachstehenden genauen Beschreibung und den beigefügten Zeichnungen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Schnittansicht von vorn, die eine Vorrichtung gemäß einer ersten Ausführungsform zeigt;
  • 2 ist eine Draufsicht im Schnitt, die die Vorrichtung gemäß der ersten Ausführungsform zeigt;
  • 3 ist eine Draufsicht auf die Vorrichtung gemäß der ersten Ausführungsform;
  • 4 ist eine Schnittansicht von vorn, die die Vorrichtung gemäß der ersten Ausführungsform zeigt;
  • 5 ist eine seitliche Schnittansicht, die die Vorrichtung gemäß der ersten Ausführungsform zeigt;
  • 6 ist eine vergrößerte Schnittansicht von vorn, die die Vorrichtung gemäß der ersten Ausführungsform zeigt;
  • 7 ist eine Draufsicht im Schnitt, die ein anderes Beispiel der Vorrichtung gemäß der ersten Ausführungsform zeigt;
  • 8 bis 36 sind Ansichten, die ein Herstellungsverfahren der Vorrichtung gemäß der ersten Ausführungsform zeigen;
  • 37 ist eine Draufsicht auf eine Vorrichtung gemäß einer zweiten Ausführungsform;
  • 38 ist eine geschnittene Vorderansicht, die die Vorrichtung gemäß der zweiten Ausführungsform zeigt;
  • 39 ist eine seitliche Schnittansicht der Vorrichtung gemäß der zweiten Ausführungsform;
  • 40 ist eine Draufsicht auf ein anderes Beispiel der Vorrichtung gemäß der zweiten Ausführungsform;
  • 41 ist eine Draufsicht auf eine Vorrichtung gemäß einer dritten Ausführungsform;
  • 42 und 43 sind geschnittene Vorderansichten der Vorrichtung gemäß der dritten Ausführungsform;
  • 44 ist eine Draufsicht auf ein anderes Beispiel der Vorrichtung gemäß der dritten Ausführungsform;
  • 45 ist eine geschnittene Vorderansicht einer Vorrichtung gemäß einer vierten Ausführungsform;
  • 46 ist eine Draufsicht auf eine Vorrichtung gemäß einer fünften Ausführungsform;
  • 47 und 48 sind geschnittene Vorderansichten, die die Vorrichtung gemäß der fünften Ausführungsform zeigen;
  • 49 bis 60 sind Ansichten, die ein Herstellungsverfahren der Vorrichtung gemäß der fünften Ausführungsform zeigen;
  • 61 ist eine Draufsicht auf eine Vorrichtung gemäß einer sechsten Ausführungsform;
  • 62 und 63 sind Vorderansichten im Schnitt, die die Vorrichtung gemäß der sechsten Ausführungsform zeigen;
  • 64 ist eine Vorderansicht im Schnitt, die eine Vorrichtung gemäß einer siebten Ausführungsform zeigt;
  • 65 ist eine Draufsicht auf eine Vorrichtung gemäß einer achten Ausführungsform;
  • 66 ist eine geschnittene Vorderansicht der Vorrichtung gemäß der achten Ausführungsform;
  • 67 ist eine Draufsicht auf ein anderes Beispiel der Vorrichtung gemäß der achten Ausführungsform;
  • 68 ist eine geschnittene Vorderansicht noch eines anderen Beispiels der Vorrichtung gemäß der achten Ausführungsform;
  • 69 ist eine Draufsicht auf eine Vorrichtung nach dem Stand der Technik;
  • 70 und 71 sind geschnittene Vorderansichten der Vorrichtung nach dem Stand der Technik; und
  • 72 ist eine vergrößerte geschnittene Vorderansicht der Vorrichtung nach dem Stand der Technik.
  • BESTE ART DER AUSFÜHRUNG DER ERFINDUNG
  • 1. Ausführungsform
  • Zuerst wird nachstehend eine Halbleitervorrichtung gemäß einer ersten Ausführungsform beschrieben.
  • 1-1. Aufbau und Funktion der Vorrichtung
  • 2 zeigt im Schnitt eine Draufsicht auf eine obere Hauptoberfläche eines Halbleitersubstrats, das in der Halbleitervorrichtung gemäß der ersten Ausführungsform vorgesehen ist. Eine Vorrichtung 101 ist als MOSFET vom Grabentyp mit einer großen Zahl von Zelleneinheiten ausgebildet. Ein Halbleitersubstrat 90 hat die Form einer Platte mit einer oberen Hauptoberfläche und einer unteren Hauptoberfläche und hat eine große Zahl von Gategräben (Gräben) 6, die wie Streifen bzw. Bänder gebildet sind, so daß sie parallel zu einander entlang der oberen Hauptoberfläche angeordnet sind. Ein Gategraben 6 ist für jede Zelleneinheit gebildet.
  • Ein zentraler Bereich (ein von einer Strichlinie in 2 umschlossener Bereich) des Halbleitersubstrats 90, in dem die Zelleneinheiten angeordnet sind, wird als "Zellenbereich CR" bezeichnet. Eine Gateverdrahtung, die nicht gezeigt ist, ist um den Zellenbereich CR herum vorgesehen. Der Bereich, in dem die Gateverdrahtung vorgesehen ist, wird als "Gateverdrahtungsbereich GR" bezeichnet. Die geschnittene Draufsicht von 2 ist Vorrichtungen sämtlicher Ausführungsformen, die nachstehend beschrieben werden, sowie auch der Vorrichtung 101 gemäß der ersten Ausführungsform gemeinsam.
  • 3 ist eine Draufsicht, die die Vorrichtung 101 in dem Gateverdrahtungsbereich GR zeigt. Außerdem ist 1 eine Schnittansicht entlang einer Schnittlinie A-A in den 2 und 3, und 4 ist eine Schnittansicht entlang einer Schnittlinie B-B. Ferner ist 5 eine Schnittansicht entlang einer Schnittlinie C-C in 2. Dabei zeigen die 1, 3 und 4 einen Aufbau der Vorrichtung 101 in dem Gateverdrahtungsbereich GR, und 5 zeigt einen Aufbau in dem Zellenbereich CR. Der Aufbau und die Operation der Vorrichtung 101 werden nachstehend unter Bezugnahme auf diese Zeichnungen beschrieben.
  • Das Halbleitersubstrat 90, das Silizium als Grundmaterial enthält, ist mit einer plattenförmigen n-leitenden Substratschicht 1, die zu der unteren Hauptoberfläche freiliegt, und einer plattenförmigen n-leitenden Epitaxialschicht 2 versehen, die auf der n-leitenden Substratschicht 1 gebildet ist. Eine p-leitende Halbleiterschicht 22 und eine p-Muldenschicht 3 sind selektiv in der oberen Hauptoberfläche des Halbleitersubstrats 90, d. h. einer Oberfläche der n-leitenden Epitaxialschicht 2, gebildet. Die n-leitende Substratschicht 1 enthält eine n-leitende Störstelle in hoher Konzentration. Eine Störstellenkonzentration in der n-leitenden Epitaxialschicht 2 ist niedriger als diejenige in der n-leitenden Substratschicht 1 vorgegeben.
  • Die p-leitende Halbleiterschicht 22 ist über dem gesamten Zellenbereich CR gebildet. Die p-Muldenschicht 3 ist so gebildet, daß sie die p-leitende Halbleiterschicht 22 umgibt und einen Seitenrand der p-leitenden Halbleiterschicht 22 in dem Gateverdrahtungsbereich GR aufweist. Sowohl die p-leitende Halbleiterschicht 22 als auch die p-Muldenschicht 3 sind flacher als die n-leitende Epitaxialschicht 2, so daß ihre Unterseiten die n-leitende Substratschicht 1 nicht erreichen. Der Gategraben 6, der sich an der oberen Hauptoberfläche des Halbleitersubstrats 90 öffnet, ist tiefer als die p-leitende Halbleiterschicht 22 und flacher als die n-leitende Epitaxialschicht 2 gebildet. Die p-Muldenschicht 3 in dem Gateverdrahtungsbereich GR ist gebildet, um eine Durchbruchspannung der Vorrichtung zu erhöhen. Zu diesem Zweck ist die p-Muldenschicht 3 so gebildet, daß sie nicht flacher als die p-leitende Halbleiterschicht 22 ist, um den Seitenrand der p-leitenden Halbleiterschicht 22 aufzuweisen.
  • Zur weiteren Erhöhung der Durchbruchspannung ist es vorteilhaft, daß die p-Muldenschicht 3 tiefer als die p-leitende Halbleiterschicht 22 ist, wie 4 zeigt, und so gebildet sein sollte, daß sie ein unteres Ende BE eines Rands des Gategrabens 6 entlang dessen Längsrichtung einschließt, wie 1 zeigt. In dem Gateverdrahtungsbereich GR ist ferner eine n-leitende Halbleiterschicht 5 selektiv in der oberen Hauptoberfläche des Halbleitersubstrats 90 so gebildet, daß sie ein oberes Ende UE des Rands des Gategrabens 6 entlang dessen Längsrichtung umgibt. Die n-leitende Halbleiterschicht 5 enthält eine n-leitende Störstelle in höherer Konzentration als derjenigen in der n-leitenden Epitaxialschicht 2.
  • In dem Zellenbereich CR ist eine n-leitende Halbleiterschicht 23 selektiv in der oberen Hauptoberfläche des Halbleitersubstrats 90, d. h. einer Oberfläche der p-leitenden Halbleiterschicht 22 benachbart dem Gategraben 6 gebildet. Dabei sind in dem Zellenbereich CR die n-leitende Halbleiterschicht 23 und die p-leitende Halbleiterschicht 22 selektiv in einem Bereich freigelegt, der zwischen den Gategräben 6 auf der oberen Hauptoberfläche des Halbleitersubstrats 90 angeordnet ist. Die n-leitende Halbleiterschicht 23 enthält die n-leitende Störstelle in einer höheren Konzentration als die n-leitende Epitaxialschicht 2. Ferner ist die n-leitende Halbleiterschicht 23 flacher als die p-leitende Halbleiterschicht 22 gebildet.
  • Eine Gateisolierschicht 8 aus Siliziumoxid ist an einer Innenwand des Gategrabens 6 gebildet. Eine Gateelektrode 7 ist in dem Gategraben 6 auf der Gateisolierschicht 8 gebil det. Die Gateelektrode 7 besteht aus Polysilizium, das mit einer Störstelle in hoher Konzentration dotiert ist. Eine obere Oberfläche der Gateelektrode 7 und eine Oberfläche (5) eines Bereichs der Gateelektrode 7, die von dem Gategraben 6 vorstehen, sind mit einer Isolierschicht 16. aus Siliziumoxid bedeckt.
  • Ferner ist die obere Hauptoberfläche des Halbleitersubstrats 90 mit Ausnahme des Gategrabens 6 auch mit einer Isolierschicht 17 aus Siliziumoxid bedeckt. Ein Teil der oberen Hauptoberfläche in dem Gateverdrahtungsbereich GR ist mit einer Isolierschicht 4 bedeckt, die als eine LOCOS-Oxidschicht dicker als die Isolierschicht 17 anstelle der Isolierschicht 17 gebildet ist. Wie 5 zeigt, ist ferner eine Öffnung in der Isolierschicht 17 in dem Zellenbereich CR selektiv gebildet, und eine Sourceelektrode 14 ist sowohl mit der p-leitenden Halbleiterschicht 22 als auch mit der n-leitenden Halbleiterschicht 23 durch die Öffnung hindurch verbunden.
  • Eine Drainelektrode 15 ist auf einer freiliegenden Oberfläche der n-leitenden Substratschicht 1, d. h. der unteren Hauptoberfläche des Halbleitersubstrats 90, gebildet. Ein Drainstrom (ein Hauptstrom) fließt durch die Sourceelektrode 14 und die Drainelektrode 15. Dabei wirken die Sourceelektrode 14 und die Drainelektrode 15 als ein Paar von Hauptelektroden. Die Sourceelektrode 14 ist beispielsweise aus Al-Si gebildet, und die Drainelektrode 15 ist beispielsweise aus einer Ti-Ni-Au-Legierung gebildet.
  • Wie 5 zeigt, wirkt ein Bereich der p-leitenden Halbleiterschicht 22, der zwischen der n-leitenden Halbleiterschicht 23 und der n-leitenden Epitaxialschicht 2 gegenüber der Gateelektrode 7 auf der Gateisolierschicht 8 angeordnet ist, als Kanalbereich CH. Durch eine an die Gateelektrode 7 geführte Spannung wird die Größe des Hauptstroms gesteuert. Anders ausgedrückt ist die Vorrichtung als n-Kanal-MOSFET ausgebildet.
  • In dem Gateverdrahtungsbereich GR sind zwei Arten von Gateverdrahtungen 9 und 10 vorgesehen. Diese Gateverdrahtungen 9 und 10 sind aus dem gleichen Material wie dem der Gateelektrode 7 gebildet. Die Gateverdrahtung 9 ist über einer oberen Oberfläche der Gateelektroden 7 in der Nähe der Ränder einer Reihe der Gategräben 6 entlang deren Längsrichtung und der oberen Hauptoberfläche des Halbleitersubstrats 90 in einer Rich tung eines Arrays der Gategräben 6 vorgesehen. Außerdem ist die Gateverdrahtung 9 integral mit der Reihe der Gateelektroden 7 gekoppelt. Ferner ist die Gateverdrahtung 9 bevorzugt wie ein Band so gebildet, daß sie zu der Reihe der Gateelektroden 7 orthogonal ist, wie 3 zeigt.
  • Wie 1 zeigt, ist die Gateverdrahtung 9 in einer Position vorgesehen, die von dem Rand etwas zurückgezogen ist, so daß die oberen Enden UE der Ränder der Reihe von Gategräben 6 entlang ihrer Längsrichtung nicht bedeckt sind. Wie in 6 zu sehen ist, die den vergrößerten Bereich des oberen Endes UE zeigt, ist ferner die Position der oberen Oberfläche der Gateelektrode 7 auf der gleichen Ebene wie die obere Hauptoberfläche des Halbleitersubstrats 90 oder niedriger als diese zumindest in dem Bereich des Rands des Gategrabens 6 entlang dessen Längsrichtung gesetzt und ist bevorzugt niedriger gesetzt, wie 1 zeigt. Dadurch, daß die Position der oberen Oberfläche der Gateelektrode 7 niedriger gesetzt ist, kann auch der Einfluß von Fertigungsfehlern eliminiert werden. Wie ferner in 1 zu sehen ist, ist das obere Ende UE von der oben erwähnten n-leitenden Halbleiterschicht 5 umgeben.
  • Die Isolierschicht 17 ist zwischen der oberen Hauptoberfläche des Halbleitersubstrats 90 und der Gateverdrahtung 9 vorgesehen, und die beiden sind durch die Isolierschicht 17 elektrisch isoliert. In einem Bereich, der von dem Rand des Gategrabens 6 entlang der Längsrichtung verläuft, ist auf der freiliegenden Oberfläche der p-Muldenschicht 3 eine Isolierschicht 4 gebildet. Eine Gateverdrahtung 10 ist auf der Isolierschicht in einer Richtung des Arrays der Gateelektroden 7 vorgesehen. Die Gateverdrahtung 10 und die p-Muldenschicht 3 sind durch die Isolierschicht 4 elektrisch isoliert. Außerdem sind Oberflächen der Gateverdrahtungen 9 und 10, also Seitenwände und obere Oberflächen davon, ebenfalls mit der Isolierschicht 18 bedeckt, die aus einer Siliciumoxidschicht besteht, und zwar auf die gleiche Weise wie die Isolierschicht 16, die die obere Fläche der Gateelektrode 7 bedeckt.
  • Eine BPSG-Schicht 11 (Bor und Phosphor enthaltendes Silikatglas) ist auf den Isolierschichten 17, 4, 16 und 18 gebildet, die die Oberflächen des Halbleitersubstrats 90, der Gateelektrode 7 und der Gateverdrahtungen 9 und 10 bedecken. Eine obere Oberfläche der BPSG-Schicht 11 ist mit einer aus einer Siliziumoxidschicht gebildeten Isolierschicht 19 bedeckt. Eine Öffnung ist auf einem Vielschicht-Isolator, der aus der Isolierschicht 18, der BPSG-Schicht 11 und der Isoslierschicht 19 besteht, in einem Verbindungsbereich der Sourceelektrode 14 und des Halbleitersubstrats 90 selektiv gebildet. Infolgedessen wird eine Verbindung zwischen der Sourceelektrode 14 und dem Halbleitersubstrat 90 realisiert.
  • Der genannte Vielschicht-Isolator ist ferner mit einer Öffnung 20 versehen, die wie ein Band entlang der oberen Oberfläche der Gateverdrahtung 9 gebildet ist, sowie mit einer Öffnung 21, die wie ein Band entlang der oberen Oberfläche der Gateverdrahtung 10 gebildet ist. Eine Gateverdrahtung 13 ist auf dem Vielschicht-Isolator gebildet, um sowohl die Öffnungen 20 und 21 auszufüllen als sie auch miteinander zu verbinden. Anders ausgedrückt, verbindet die Gateverdrahtung 13 die Gateverdrahtung 9 und die Gateverdrahtung 10 durch die Öffnungen 20 und 21 hindurch elektrisch miteinander. Die Gateverdrahtung 13 ist aus dem gleichen Material wie dasjenige der Sourceelektrode 14 gebildet, das von den Gateverdrahtungen 9 und 10 verschieden ist. Außerdem sind die Gateverdrahtung 13 und die Sourceelektrode 14 elektrisch voneinander isoliert.
  • Zum Gebrauch der Vorrichtung 101 wird zuerst eine nicht gezeigte äußere Energieversorgung angeschlossen. Infolgedessen wird an die Drainelektrode 15 eine positive Spannung in bezug auf die Sourceelektrode 14 angelegt. Gewöhnlich ist eine nicht gezeigte Last beispielsweise zwischen die äußere Energieversorgung und die Drainelektrode 15 eingefügt. In diesem Zustand wird die Größe des Hauptstroms durch Regulieren einer Spannung gesteuert, die an die Gateelektrode 7 durch die Gateverdrahtungen 9, 10 und 13 anzulegen ist.
  • In bezug auf die Sourceelektrode 14 wird eine positive Gatespannung, die einen vorbestimmten Gateschwellenwert überschreitet, an die Gateelektrode 7 angelegt (ein Gate wird eingeschaltet), wodurch eine n-leitende Inversionsschicht in einem p-leitenden Kanalbereich CH gebildet wird. Dadurch wird der Kanalbereich CH in einen leitenden Zustand gebracht. Somit fließt der Hauptstrom von der Drainelektrode 15 zu der Sourcee lektrode 14. Anders ausgedrückt, wird die Vorrichtung 101 in den leitenden Zustand gebracht.
  • Wenn dann die Gatespannung, die zwischen der Sourceelektrode 14 und der Gateelektrode 7 anzulegen ist, auf Null oder einen negativen Wert (Sperrwert) zurückgebracht wird (das Gate wird ausgeschaltet), verschwindet die in dem Kanalbereich CH gebildete Inversionsschicht, und der Kanalbereich CH kehrt zu einem ursprünglichen p-leitfähigen Typ zurück. Infolgedessen fließt der Hauptstrom nicht zwischen der Sourceelektrode 14 und der Drainelektrode 15. Anders ausgedrückt, wird die Vorrichtung 101 in einen Sperrzustand (einen Ausschaltzustand) gebracht.
  • In der Vorrichtung 101 ist das obere Ende UE des Gategrabens 6 weder mit der Gateelektrode 7 noch mit der Gateverdrahtung 9 bedeckt. Die obere Oberfläche der Gateelektrode 7 ist nicht höher als die obere Hauptoberfläche des Halbleitersubstrats 90 in dem oberen Ende UE positioniert, und die Gateverdrahtung 9 ist im Abstand von dem oberen Ende UE vorgesehen. Eine Verbindung zwischen der Gateverdrahtung 9 und der Gateverdrahtung 10 wird durch die Gateverdrahtung 13 realisiert, die auf dem Vielschicht-Isolator vorgesehen ist, der die BPSG-Schicht 11 aufweist. Anders ausgedrückt, ist die Gateverdrahtung so vorgesehen, daß sie im Gegensatz zu der herkömmlichen Vorrichtung 150 von dem oberen Ende UE entfernt gehalten ist.
  • Der Erfolg ist, daß eine Konzentration eines elektrischen Felds, das in der Gateisolierschicht 8 und der Isolierschicht 17 an dem oberen Ende UE infolge der an die Gateelektrode 7 und die Gateverdrahtungen 9, 10 und 13 anzulegenden Gatespannung erzeugt wird, verringert oder eliminiert werden kann. Somit können die Gate-Durchbruchspannung der Vorrichtung 101 und die Produktausbeute gesteigert werden.
  • Da das obere Ende UE von der n-leitenden Halbleiterschicht 5 umgeben ist, sind die Gateisolierschicht 8 und die Isolierschicht 17 an dem oberen Ende UE dick ausgebildet. Ferner ist die Isolierschicht 4, die dicker als die Isolierschicht 17 gebildet ist, zwischen der Gateverdrahtung 10 und der p-Muldenschicht 3 eingefügt. Daher kann eine ausreichend hohe Isolationsfestigkeit zwischen der Gateverdrahtung 10 und der p- Muldenschicht erreicht werden. Dies ist ebenfalls ein Beitrag zur Erhöhung der Durchbruchspannung und der Zuverlässigkeit der Vorrichtung.
  • 2 zeigt ein Beispiel, bei dem die Folge von Gategräben 6 wie zueinander parallele Bänder (Streifen) angeordnet ist; es reicht jedoch aus, wenn die Struktur des Gateverdrahtungsbereichs GR eine Konfiguration hat, die in jeder der 1 bis 4 und 6 gezeigt ist, und die Struktur des Zellenbereichs CR eine Konfiguration gemäß 5 hat. Wie beispielsweise 7 zeigt, können die Gategräben 6 wie ein Gitter (Kreuzstreifen) angeordnet sein. In einer Vorrichtung 101a sind ferner Schnittstrukturen entlang den Schnittlinien A-A, B-B und C-C in 7 die gleichen wie die in den 1 bis 6 gezeigten Strukturen.
  • 1-2. Verfahren zur Herstellung der Vorrichtung
  • Die 8 bis 37 zeigen ein Herstellungsverfahren, wobei eine bevorzugte Methode für die Fertigung der Vorrichtung 101 gezeigt ist. Zur Herstellung der Vorrichtung 101 wird zuerst ein in 8 gezeigter Schritt ausgeführt. In dem in 8 gezeigten Schritt wird zuerst ein Halbleitersubstrat, das Silizium als Grundmaterial und eine n-leitende Störstelle in hoher Konzentration enthält, vorbereitet. Das Halbleitersubstrat ist der oben erwähnten n-leitenden Substratschicht 1 äquivalent. Als nächstes wird auf einer oberen Hauptoberfläche der n-leitenden Substratschicht 1 eine n-leitende Epitaxialschicht 2 gebildet unter Anwendung eines epitaxialen Aufwachsverfahrens. Dadurch wird ein plattenförmiges Halbleitersubstrat 90, das Silizium als das Grundmaterial enthält, fertiggestellt.
  • Anschließend wird in einem in 9 gezeigten Schritt zuerst eine thermische Oxidschicht 32 auf der gesamten oberen Hauptoberfläche des Halbleitersubstrats 90 gebildet. Dann wird ein Bereich in der thermischen Oxidschicht 32, der der p-Muldenschicht 3 entspricht, selektiv entfernt. Ferner wird in dem entfernten Bereich eine neue thermische Oxidschicht 31 dünner als die thermische Oxidschicht 32 gebildet. Das selektive Entfernen der thermischen Oxidschicht 32 wird mittels selektiven Ätzens durchgeführt, wobei als Maske eine Resiststruktur verwendet wird, die unter Anwendung der Photolithographie gebildet ist. Diese Methode ist im Stand der Technik wohlbekannt.
  • Anschließend wird in eine Oberfläche der n-leitenden Epitaxialschicht 2, d. h. in die obere Hauptoberfläche des Halbleitersubstrats 90, Bor implantiert unter Nutzung der strukturierten thermischen Oxidschicht 32 als Maske. Dann wird das Bor mittels einer Wärmebehandlung eindiffundiert. Infolgedessen wird auf einer oberen Hauptoberfläche der n-leitenden Epitaxialschicht 2 eine p-Muldenschicht 3 selektiv gebildet. Es ist ersichtlich, daß der Diffusionsschritt gleichzeitig mit dem Implantierschritt ausgeführt wird, der in der nachfolgenden Beschreibung entfällt.
  • In einem in 10 gezeigten Schritt wird zuerst eine Resistschicht auf den thermischen Oxidschichten 31 und 32 abgeschieden. Dann wird ein Bereich der Resistschicht, der der p-leitenden Halbleiterschicht 22 entspricht, selektiv entfernt, wodurch eine Resiststruktur 33 gebildet wird. Als nächstes wird Ätzen durchgeführt, wobei die Resiststruktur 33 als Maske dient. Infolgedessen werden die thermischen Oxidschichten 31 und 32 selektiv entfernt.
  • In einem in 11 gezeigten Schritt wird zuerst Bor in die obere Hauptoberfläche des Halbleitersubstrats 90, d. h. eine Oberfläche der n-leitenden Epitaxialschicht 2, implantiert. Dadurch wird auf der Oberfläche der n-leitenden Epitaxialschicht 2 die p-leitende Halbleiterschicht 22 gebildet, die mit der p-Muldenschicht 3 zu verbinden ist. Dann wird die Resiststruktur 33 entfernt. Danach wird die verbleibende thermische Oxidschicht 31 entfernt.
  • In einem in 12 gezeigten Schritt wird zuerst eine Nitridschicht auf der gesamten oberen Hauptoberfläche des Halbleitersubstrats 90 gebildet. Dann wird die Nitridschicht in einem Bereich selektiv entfernt, in dem eine Isolierschicht 4 gebildet werden soll. Somit wird eine strukturierte Nitridschicht 34 gebildet. Durch Ausführen einer thermischen Oxidationsbehandlung unter Verwendung der Nitridschicht 34 als Maske wird auf einer Öffnung der Nitridschicht 34 eine Isolierschicht 4 selektiv gebildet.
  • Anschließend wird ein in den 13, 14 und 15 gezeigter Schritt ausgeführt. 13 ist ein Schnitt entlang einer Schnittlinie A-A des Gateverdrahtungsbereichs GR, und 14 ist ein Schnitt entlang einer Schnittlinie B-B des Gateverdrahtungsbereichs GR. 14 ist ferner ein Schnitt entlang der Linie C-C des Zellenbereich CR.
  • In diesem Schritt wird zuerst die Nitridschicht 34 entfernt, und dann wird eine thermische Oxidschicht 91 gebildet. Infolgedessen ist die obere Hauptoberfläche des Halbleitersubstrats 90 mit der Isolierschicht 4 und der thermischen Oxidschicht 91 bedeckt. Dann wird auf oberen Oberflächen der Isolierschicht 4 und der thermischen Oxidschicht 91 eine Resistschicht abgeschieden, und dann wird in Bereichen, die einer n-leitenden Halbleiterschicht 23 und einer n-leitenden Halbleiterschicht 5 entsprechen, eine Öffnung gebildet. Dann wird eine Naßätzbehandlung ausgeführt unter Verwendung einer strukturierten Resistschicht 35 als Maske, wodurch die thermische Oxidschicht 91 selektiv abgetragen wird.
  • Anschließend wird Arsen selektiv in die obere Hauptoberfläche des Halbleitersubstrats 90 implantiert unter Verwendung der Isolierschicht 4 und der strukturierten thermischen Oxidschicht 91 als Masken. Somit werden die n-leitenden Halbleiterschichten 23 und 5 selektiv auf der oberen Hauptoberfläche des Halbleitersubstrats 90 gebildet. Dann wird die thermische Oxidschicht 91 entfernt.
  • In einem Schritt von 16 (A-A-Schnitt), 17 (B-B-Schnitt) und 18 (C-C-Schnitt) werden beispielsweise eine thermische Oxidschicht 36 und eine HTO-Schicht 37 auf einer oberen Oberfläche des Zwischenprodukts gebildet. Als nächstes wird in Bereichen der thermischen Oxidschicht 36 und der HTO-Schicht 37, die dem Gategraben 6 entsprechen, selektiv eine Öffnung gebildet. Ein MAG-RIE-Verfahren (reaktives Ionenätzen mit Magnetronverstärkung) wird ausgeführt unter Nutzung der strukturierten thermischen Oxidschicht 36 und der HTO-Schicht 37 als Masken, wodurch ein Gategraben 6 gebildet wird, der sich an der oberen Hauptoberfläche des Halbleitersubstrats 90 öffnet.
  • Der Gategraben 6 wird gebildet, um in die n-leitende Halbleiterschicht 23 und die n-leitende Halbleiterschicht 5 einzudringen. Somit sind die n-leitende Halbleiterschicht 23 und die n-leitende Halbleiterschicht 5 einer Seitenwand des Gategrabens 6 benachbart. Dann werden die thermische Oxidschicht 36 und die HTO-Schicht 37 entfernt.
  • In einem Schritt von 19 (A-A-Schnitt), 20 (B-B-Schnitt) und 21 (C-C-Schnitt) wird eine thermische Oxidationsbehandlung ausgeführt, wodurch eine thermische Oxidschicht an einer Innenwand des Gategrabens 6 und an der oberen Hauptoberfläche des Halbleitersubstrats 90 gebildet wird. Dabei wird eine Gateisolierschicht 8, die den Gategraben 6 bedeckt, und eine Isolierschicht 17 gebildet, die die obere Hauptoberfläche des Halbleitersubstrats 90 bedeckt.
  • In einem Schritt von 22 (A-A-Schnitt), 23 (B-B-Schnitt) und 24 (C-C-Schnitt wird anschließend eine Polysiliziumschicht 38, die mit einer n-leitenden Störstelle in hoher Konzentration dotiert ist, auf der gesamten oberen Oberfläche des Zwischenprodukts abgeschieden. Die Polysiliziumschicht 38 füllt den Gategraben 6 aus und wird ferner abgeschieden, bis eine Dicke von der oberen Hauptoberfläche des Halbleitersubstrats 90 größer als ein bestimmtes Maß ist. Die Polysiliziumschicht 38 wird unter Anwendung beispielsweise eines CVD-Verfahrens abgeschieden.
  • In einem Schritt von 25 (A-A-Schnitt), 26 (B-B-Schnitt) und 27 (C-C-Schnitt) wird zuerst eine Resistschicht auf einer oberen Oberfläche der Polysiliziumschicht 38 abgeschieden. Dann wird die Resistschicht selektiv entfernt mit Ausnahme von Bereichen, die einer Gateverdrahtung 9 und einer Gateverdrahtung 10 entsprechen. Somit wird eine Resiststruktur 39 gebildet.
  • In Schritten von 28 (A-A-Schnitt), 29 (B-B-Schnitt) und 30 (C-C-Schnitt) wird die Polysiliziumschicht 38 selektivem Ätzen unterzogen, wobei die Resiststruktur 39 als Maske dient. Infolgedessen werden eine Gateelektrode 7 und die Gateverdrahtungen 9 und 10 gebildet. In diesem Schritt wird das Ätzen so gesteuert, daß eine obere Oberfläche der Gateelektrode 7 nicht höher als die obere Hauptoberfläche des Halbleitersubstrats 90 in der Umgebung eines oberen Endes UE positioniert ist.
  • In einem Schritt von 31 (A-A-Schnitt), 32 (B-B-Schnitt) und 33 (C-C-Schnitt) wird zuerst eine thermische Oxidschicht auf den gesamten Oberflächen der Gateelektrode 7 und der Gateverdrahtungen 9 und 10 gebildet. Dabei werden eine Isolierschicht 16, die die Oberfläche der Gateelektrode 7 bedeckt, und eine Isolierschicht 18, die die Oberflächen der Gateverdrahtungen 9 und 10 bedeckt, mit einer Dicke von beispielsweise ungefähr 20 bis 30 nm gebildet. Dann wird auf den Isolierschichten 16 und 18 unter Anwendung der CVD-Methode eine BPSG-Schicht 11 gebildet. Danach wird eine Oxidschicht als Isolierschicht 19 mit einer Dicke von beispielsweise ungefähr 100 nm auf der BPSG-Schicht 11 unter Anwendung der CVD-Methode gebildet. Infolgedessen wird durch die Isolierschichten 16, 17 und 18, die BPSG-Schicht 11 und die Isolierschicht 19 ein Vielschicht-Isolator mit einer Dreischichtstruktur erhalten.
  • In einem anschließenden Schritt von 34 (A-A-Schnitt), 35 (B-B-Schnitt) und 36 (C-C-Schnitt) wird der Vielschicht-Isolator selektivem Ätzen unterzogen unter Verwendung einer nicht gezeigten Resiststruktur. Das selektive Ätzen wird durch Anwendung eines Naßverfahrens und eines Trockenverfahrens ausgeführt. Dadurch werden auf dem Vielschicht-Isolator Öffnungen 20 und 21 und eine Öffnung zum Verbinden der Sourceelektrode 14 mit dem Halbleitersubstrat 90 gebildet.
  • Dann wird eine Al-Si-Schicht abgeschieden, um jede in dem Vielschicht-Isolator gebildete Öffnung auszufüllen und eine obere Oberfläche des Vielschicht-Isolators zu bedecken. Die Al-Si-Schicht wird beispielsweise mittels eines Sputterverfahrens aufgebracht.
  • Anschließend wird die Al-Si-Schicht strukturiert. Infolgedessen werden die Sourceelektrode 14 und eine Gateverdrahtung 13 gebildet, die in den 1 und 3 bis 5 gezeigt sind. Dann wird auf einer Oberfläche einer n-leitenden Substratschicht 1, d. h. einer unteren Hauptoberfläche des Halbleitersubstrats 90, eine Drainelektrode 15 gebildet. Damit ist die Vorrichtung 101 fertiggestellt. Die Drainelektrode 15 wird durch Abscheiden einer Ti-Ni-Au-Legierung auf der Oberfläche der n-leitende Substratschicht 1 beispielsweise durch Aufsputtern gebildet.
  • Wie oben beschrieben wird, kann die Vorrichtung 101 ohne weiteres durch eine Kombination von herkömmlichen, wohlbekannten Techniken wie Photolithographie, Ionenimplantieren, ein CVD-Verfahren, eine thermische Oxidationsbehandlung und dergleichen hergestellt werden.
  • 2. Ausführungsform
  • 37 ist eine Draufsicht, die einen Gateverdrahtungsbereich GR einer Vorrichtung 102 gemäß einer zweiten Ausführungsform zeigt. Die 38 und 39 sind Schnittansichten entlang den Schnittlinien A-A und D-D in 37. Dabei ist eine Schnittansicht entlang einer Schnittlinie B-B in 37 identisch mit 4. Wie ferner oben beschrieben wird, ist die Schnittansicht von 3 allen Ausführungsformen gemeinsam, und die Schnittlinien A-A und B-B in 37 entsprechen den Schnittlinien A-A bzw. B-B von 3.
  • Die Vorrichtung 102 unterscheidet sich charakteristisch von der Vorrichtung 101 gemäß der ersten Ausführungsform dadurch, daß eine Öffnung 40, die in einem Bereich gebildet ist, der auf einer Gateverdrahtung 9 in einem Vielschicht-Isolator einschließlich einer BPSG-Schicht 11 abgeschieden ist, von einem Bereich entfernt ist, der über einem Gategraben 6 vorgesehen ist. Dabei ist die Öffnung 40 nicht wie ein Band entlang der bandförmigen Gateverdrahtung 9 gebildet, sondern ist in Intervallen für jeden Bereich zwischen den benachbarten Gategräben 6 gebildet. Eine Gateverdrahtung 13 ist mit der Gateverdrahtung 9 durch die Öffnung 40 hindurch verbunden.
  • Wie 39 zeigt, ist eine obere Oberfläche der BPSG-Schicht 11 etwas nach unten in eine Position über dem Gategraben 6 zurückgezogen. Dabei erscheint an der Oberseite der BPSG-Schicht 11 ein periodischer Höhenunterschied entsprechend einem Array der Gategräben 6. Der Gategraben 6 hat beispielsweise eine Breite von ungefähr 1 μm. Andererseits hat der Gategraben 6 einen Abstand von beispielsweise ungefähr 3 μm, der gewöhnlich größer als die Breite des Gategrabens 6 vorgegeben ist. Somit ist ein flacher Bereich der BPSG-Schicht 11 über dem Gategraben 6 schmal und ist über dem zwischen den Gategräben 6 befindlichen Bereich breit. Die Öffnung 40 wird durch Auswählen des breiten flachen Bereichs gebildet. Somit kann eine Ausfluchtung einer Maskenstruktur zur Bildung der Öffnung 40 relativ leicht ausgeführt werden.
  • Ferner ist eine Mikroverarbeitung erforderlich, wenn die Öffnung 40 gebildet wird. Daher wird Trockenätzen angewandt. Aus diesem Grund unterliegt eine obere Oberfläche der Gateverdrahtung 9 einem gewissen Rückätzen in einem Bereich der Öffnung 40, wie 39 zeigt, und somit ist die Gateverdrahtung 9 unmittelbar unter der Öffnung 20 (1) gemäß der ersten Ausführungsform vorgesehen. Infolgedessen wird auch die Zuverlässigkeit einer Isolierschicht 17 beeinträchtigt, die unmittelbar unter der Gateverdrahtung 9 positioniert ist.
  • Es ist daher erwünscht, daß die auf der Gateverdrahtung 9 zu bildende Öffnung möglichst schmal ist, um die Zuverlässigkeit der Gateverdrahtung 9 und der Isolierschicht 17 beibehalten zu können. Die Vorrichtung 102 ist vorteilhafter als die Vorrichtung 101, da die Öffnung 40 lokal vorgesehen wird.
  • Andererseits braucht bei der Vorrichtung 101 gemäß der ersten Ausführungsform die Position der Öffnung 20 nicht an einen bestimmten flachen Bereich auf der Oberseite der BPSG-Schicht 11 angepaßt zu sein. Somit wird der Vorteil erreicht, daß die Ausfluchtung einer Maskenstruktur zum Bilden der Öffnung 20 weniger Präzision als im Fall der Öffnung 40 verlangt und die Fertigung einfach erfolgen kann. Ferner hat die Öffnung 20 einen großen Öffnungsbereich. Daher wird zwischen der Gateverdrahtung 13 und der Gateverdrahtung ein niedriger Kontaktwiderstand erzeugt. Somit können gute Ergebnisse hinsichtlich der Schaltgeschwindigkeit der Vorrichtung erhalten werden.
  • Zum Herstellen der Vorrichtung 102 ist es erwünscht, daß die BPSG-Schicht 11 und dergleichen selektiv entfernt wird, um die Öffnung 40 zu bilden, anstatt die Öffnung 20 in den Schritten der 34 bis 36 bei dem Verfahren zum Herstellen der Vorrichtung 101 zu bilden. Dazu genügt es, daß eine Resiststruktur, die als Maske dient und die Öffnung 20 bilden kann, einfach durch eine Resiststruktur ersetzt wird, die imstande ist, die Öffnung 40 zu bilden.
  • 40 ist eine Draufsicht, die einen Gateverdrahtungsbereich GR einer anderen Vorrichtung 102a gemäß der zweiten Ausführungsform zeigt. Der charakteristische Unterschied der Vorrichtung 102a gegenüber der Vorrichtung 102 besteht darin, daß eine Öffnung 41, die in einem Bereich eines Vielschicht-Isolators einschließlich einer BPSG-Schicht 11, die auf einer Gateverdrahtung 9 abgeschieden ist, durch Wählen eines Bereichs über einem Gategraben 6 gebildet ist. Dabei ist die Öffnung 41 in einer Position des schmaleren flachen Bereichs in der oberen Oberfläche der BPSG-Schicht 11 in 39 selektiv gebildet.
  • Eine Öffnungsbreite der Öffnung 41 in einer Richtung eines Arrays der Gategräben 6 ist begrenzt. Es ist daher erwünscht, daß die Öffnungsbreite der Öffnung 41 in einer Längsrichtung des Gategrabens 6 groß vorgegeben ist, wie 40 zeigt, um sogenannte Ladewirkungen des Trockenätzens auszugleichen (dabei handelt es sich um ein Phänomen, bei dem eine Atzgeschwindigkeit verringert ist, wenn die Öffnungsbereite gering ist). Dazu ist es notwendig, die Breite der Gateverdrahtung 9 groß vorzugeben, wie 40 zeigt.
  • Auf die gleiche Weise wie bei der Vorrichtung 102 ist die Öffnung 41 in der Vorrichtung 102a nicht nur lokal vorgesehen, sondern außerdem so gebildet, daß sie von einem Bereich über einer Isolierschicht 17 entfernt gehalten ist, um einen Bereich über einer Gateelektrode 7 zu wählen. Daher ergibt sich der Vorteil, daß eine Verschlechterung der Isolierschicht infolge des Trockenätzens verhindert werden kann.
  • Zur Herstellung der Vorrichtung 102a ist es erwünscht, daß die BPSG-Schicht 11 und dergleichen selektiv entfernt wird, um die Öffnung 41 zu bilden, anstatt die Öffnung 20 in den Schritten der 34 bis 36 des Verfahrens zur Herstellung der Vorrichtung 101 zu bilden. Dazu genügt es, daß eine Resiststruktur, die als Maske dient, um die Öffnung 20 zu bilden, einfach durch eine Resiststruktur ersetzt wird, die imstande ist, die Öffnung 41 zu bilden.
  • 3. Ausführungsform
  • 41 ist eine Draufsicht, die einen Gateverdrahtungsbereich GR einer Vorrichtung 103 gemäß einer dritten Ausführungsform zeigt. Ferner sind die 42 und 43 Schnittansich ten entlang der Schnittlinie A-A bzw. B-B in 41. Der charakteristische Unterschied der Vorrichtung 103 gegenüber der Vorrichtung 101 der ersten Ausführungsform ist, daß anstelle der n-leitenden Halbleiterschicht 5 eine n-leitende Halbleiterschicht 45 gebildet ist.
  • Die n-leitende Halbleiterschicht 45, die gebildet ist, um ein oberes Ende UE eines Gategrabens 6 zu umgeben, ist bis zu einer Position verlängert, an der sie mit einer Isolierschicht 4 in Überlappung ist. Ein Verbindungsbereich LE zwischen einer relativ dünn ausgebildeten Isolierschicht 17 und der dick ausgebildeten Isolierschicht 4 ist ein Bereich, an dem eine Wärmebeanspruchung verbleibt. In manchen Fällen ist außerdem die Isolierschicht 17 lokal dünn im Vergleich mit einer durchschnittlichen Dicke in dem Verbindungsbereich LE ausgebildet. Somit ist der Verbindungsbereich LE ein schwacher Bereich der Isolierschicht 17. Bei der Vorrichtung 103 bedeckt die n-leitende Halbleiterschicht 45 auch einen Bereich unmittelbar unter dem Verbindungsbereich LE. Auch in dem Verbindungsbereich LE ist daher die Isolierschicht 17 dick gemacht. Anders ausgedrückt, ist die Vorrichtung 103 so ausgebildet, daß der schwache Bereich in der Isolierschicht 17 verstärkt ist.
  • Ferner ist die n-leitende Halbleiterschicht 45 ebenfalls ohne einen Spielraum zwischen benachbarten Gategräben 6 gebildet, um den gesamten Bereich zu bedecken, der einem Bereich unmittelbar unter einer Gateverdrahtung 9 in einer oberen Hauptoberfläche eines Halbleitersubstrats 90 entspricht, wie die 41 und 43 zeigen. Wie oben beschrieben wird, kann ein Bereich in der Isolierschicht 17, der unmittelbar unter einer Öffnung 20 positioniert ist, in einem Trockenätzschritt zur Bildung der Öffnung 20 verschlechtert werden.
  • Bei der Vorrichtung 103 ist jedoch ein Bereich in der Isolierschicht 17, der dem Bereich unmittelbar unter der Gateverdrahtung 9 entspricht, mit der n-leitenden Halbleiterschicht 45 bedeckt. In diesem Bereich ist daher die Isolierschicht 17 dick ausgebildet. Infolgedessen ist es möglich, die Verschlechterung der Isolierschicht 17, die durch das Trockenätzen bewirkt wird, auszugleichen. Wie ferner in 41 gezeigt ist, ist die n-leitende Halbleiterschicht 45 bevorzugt wie ein Band in einer Richtung eines Arrays der Gategräben 6 ausgebildet. Bei dieser Konfiguration erfordert die Ausfluchtung einer Maskenstruktur zum Bilden der n-leitenden Halbleiterschicht 45 weniger Präzision. Daher kann die Herstellung leicht durchgeführt werden.
  • Zur Herstellung der Vorrichtung 103 ist es vorteilhaft, Arsen selektiv zu implantieren, um die n-leitende Halbleiterschicht 45 zu bilden, anstatt die n-leitende Halbleiterschicht 5 der Schritte der 13 bis 15 bei dem Verfahren zur Herstellung der Vorrichtung 101 zu bilden. Dazu wird es bevorzugt, daß die Strukturierung einer Resistschicht 35 durchgeführt wird, um eine Öffnung in Bereichen zu haben, die einer n-leitenden Halbleiterschicht 23 und der n-leitenden Halbleiterschicht 45 entsprechen.
  • 44 ist eine Draufsicht, die einen Gateverdrahtungsbereich GR einer anderen Vorrichtung 103a gemäß der dritten Ausführungsform zeigt. In der Vorrichtung 103a ist eine n-leitende Halbleiterschicht 46 anstelle der n-leitenden Halbleiterschicht 45 gebildet. Die n-leitende Halbleiterschicht 46, die gebildet ist, um ein oberes Ende UE eines Gategrabens 6 zu umgeben, ist im Unterschied zu der n-leitenden Halbleiterschicht 45 so vorgesehen, daß sie einen Bereich, der einem Bereich unmittelbar unter einer Gateverdrahtung 9 in einer oberen Oberfläche eines Halbleitersubstrats 90 entspricht, nicht vollständig bedeckt. Die n-leitende Halbleiterschicht 46 ist jedoch auch so gebildet, daß sie einen Bereich unmittelbar unter einem Verbindungsbereich LE auf die gleiche Weise wie die n-leitende Halbleiterschicht 45 bedeckt. Infolgedessen ist ein schwacher Bereich in einer Isolierschicht 17 auf die gleiche Weise wie bei der Vorrichtung 103 verstärkt.
  • Zur Herstellung der Vorrichtung 103a ist es vorteilhaft, Arsen selektiv zu implantieren, um die n-leitende Halbleiterschicht 46 zu bilden, anstatt die n-leitende Halbleiterschicht 5 in den Schritten der 13 bis 15 bei dem Verfahren zur Herstellung der Vorrichtung 101 zu bilden. Dazu wird es bevorzugt, daß die Strukturierung einer Resistschicht 35 ausgeführt wird, um eine Öffnung in Bereichen zu haben, die einer n-leitenden Halbleiterschicht 23 und der n-leitenden Halbleiterschicht 46 entsprechen.
  • 4. Ausführungsform
  • 45 ist eine Schnittansicht, die einen Gateverdrahtungsbereich GR einer Vorrichtung 104 gemäß einer vierten Ausführungsform entlang einer Schnittlinie B-B (2) zeigt.
  • Der charakteristische Unterschied der Vorrichtung 104 gegenüber der Vorrichtung 101 der ersten Ausführungsform ist, daß eine p-Muldenschicht 3 mit der gleichen Tiefe wie die Tiefe einer p-leitenden Halbleiterschicht 22 gebildet ist. Daher ist ein unteres Ende BE an einem Rand eines Gategrabens 6 entlang dessen Längsrichtung nicht mit der p-Muldenschicht 3 bedeckt, sondern ist unmittelbar von einer n-leitenden Epitaxialschicht 2 umgeben.
  • Zur Aufrechterhaltung einer hohen Durchbruchspannung der Vorrichtung ist es erwünscht, daß das untere Ende BE mit der p-Muldenschicht 3 wie bei der Vorrichtung 101 der ersten Ausführungsform bedeckt ist. Wenn jedoch bei der Vorrichtung 104 eine Störstellenkonzentration in der p-Muldenschicht 3 gleich derjenigen in der p-leitenden Halbleiterschicht 22 vorgegeben ist, wird der Vorteil erreicht, daß die p-Muldenschicht 3 und eine n-leitende Halbleiterschicht 23 gleichzeitig gebildet werden können und das Herstellungsverfahren vereinfacht werden kann. In diesem Fall ist die p-Muldenschicht 3 mit einer p-leitenden Halbleiterschicht 22 identisch, die einfach bis zu einem Bereich der p-Muldenschicht 3 ausgedehnt ist. Die Vorrichtung 104 ist für Anwendungen geeignet, bei denen eine erforderliche Durchbruchspannung nicht sehr hoch ist.
  • Zur Herstellung der Vorrichtung 104 wird es bevorzugt, daß der Schritt von 9 bei dem Verfahren zur Herstellung der Vorrichtung 101 entfällt und die p-leitende Halbleiterschicht 22 bis zu dem Bereich der p-Muldenschicht 3 in den Schritten der 10 und 11 vergrößert wird. Dazu ist es vorteilhaft, daß die in 10 gezeigte Resistschicht 33 in Bereichen selektiv geöffnet wird, die sowohl der p-leitenden Halbleiterschicht 22 als auch der p-Muldenschicht 3 entsprechen.
  • 5. Ausführungsform
  • 46 ist eine Draufsicht auf einen Gateverdrahtungsbereich GR einer Vorrichtung 105 gemäß einer fünften Ausführungsform. Die 47 und 48 sind ferner Schnittansichten entlang der Schnittlinie A-A bzw. B-B in 46. Die Schnittlinien A-A und B-B in 46 entsprechen den Schnittlinien A-A bzw. B-B in 3.
  • Der charakteristische Unterschied der Vorrichtung 105 gegenüber der Vorrichtung 101 der ersten Ausführungsform liegt darin, daß eine Öffnung eines Vielschicht-Isolators, der eine BPSG-Schicht 11 aufweist, auf einer Gateverdrahtung 9 nicht vorgesehen ist, daß aber die Gateverdrahtung 9 und eine Gateverdrahtung 10 durch eine Gateverdrahtung 93 miteinander verbunden sind, die auf einer oberen Hauptoberfläche eines Halbleitersubstrats 90 auf einer Isolierschicht 17 so vorgesehen ist, daß sie von einem Gategraben 6 entfernt gehalten ist. Die Gateverdrahtung 93 ist aus dem gleichen Material wie die Gateverdrahtungen 9 und 10 gebildet und ist ferner kontinuierlich integral mit den Gateverdrahtungen 9 und 10 vorgesehen. Dabei bilden die Gateverdrahtungen 9, 10 und 93 eine einzige Gateverdrahtung 42, die integral kontinuierlich ist.
  • Anstelle der Gateverdrahtung 13 in der Vorrichtung 101 ist eine Gateverdrahtung 49 gebildet. Die Gateverdrahtung 49 ist aus dem gleichen Material wie dem einer Sourceelektrode 14 auf die gleiche Weise wie die Gateverdrahtung 13 gebildet. Die Gateverdrahtung 49 ist mit der Gateverdrahtung 10 durch eine Öffnung 20 hindurch elektrisch verbunden.
  • Ebenfalls in der Vorrichtung 104 ist die Gateverdrahtung so vorgesehen, daß sie von einem oberen Ende UE des Gategrabens 6 entfernt gehalten ist. Daher kann eine Konzentration eines elektrischen Felds, das auf einer Gateisolierschicht 8 und einer Isolierschicht 17 in dem oberen Ende UE durch das Anlegen einer Gatespannung erzeugt wird, verringert oder eliminiert werden.
  • Infolgedessen können die Durchbruchspannung der Vorrichtung 104 und die Produktausbeute gesteigert werden. Da ferner die Gateverdrahtung 9 nicht mit der Gateverdrahtung 10 durch eine in der BPSG-Schicht 11 und dergleichen vorgesehene Öffnung hindurch verbunden ist, sondern kontinuierlich integral mit der Gateverdrahtung 10 durch die Gateverdrahtung 93 vorgesehen ist, ist es möglich, den Vorteil zu erzielen, daß ein elektrischer Widerstandswert zwischen der Gateverdrahtung 9 und der Gateverdrahtung 10 niedrig ist und eine Schaltgeschwindigkeit der Vorrichtung erhöht werden kann. Da außerdem in einem oberen Bereich der Gateverdrahtung 9 keine Öffnung gebildet ist, wird der Vorteil erhalten, daß eine durch Trockenätzen bewirkte Verschlechterung in der Isolierschicht 17 vermieden werden kann.
  • Bei der Vorrichtung 101 gemäß der ersten Ausführungsform ist im Vergleich mit der Vorrichtung 104 eine Ausfluchtung einer Maskenstruktur, die zur Bildung der Gateverdrahtung 93 und des Gategrabens 6 notwendig ist, zwischen beiden nicht erforderlich, und daher wird der Vorteil einer einfachen Durchführung der Herstellung erhalten. Außerdem ist ein Verbindungsbereich LE einer Isolierschicht 4 und der Isolierschicht 17 nicht mit der Gateverdrahtung 93 bedeckt. Somit ergibt sich der Vorteil, daß die Durchbruchspannung und die Zuverlässigkeit der Vorrichtung gesteigert werden können.
  • Zur Herstellung der Vorrichtung 105 wird es bevorzugt, daß die Schritte der 8 bis 24 des Herstellungsverfahrens der Vorrichtung 101 und danach die Schritte der 49 bis 56 ausgeführt werden. In dem Schritt von 49 (Schnitt A-A) und 50 (Schnitt B-B) wird zuerst eine Resistschicht auf einer Oberseite einer Polysiliziumschicht 38 abgeschieden. Dann wird die Resistschicht mit Ausnahme eines Bereichs, der der Gateverdrahtung 42 entspricht, selektiv abgetragen. Somit wird eine Resiststruktur 50 gebildet.
  • Im nächsten Schritt von 51 (Schnitt A-A) und 52 (Schnitt B-B) wird die Polysiliziumschicht 38 selektiv geätzt unter Nutzung der Resiststruktur 50 als Maske. Somit werden die Gateelektrode 7 und die Gateverdrahtung 42 gebildet. In diesem Schritt wird das Ätzen so gesteuert, daß eine obere Oberfläche der Gateelektrode 7 nicht über der oberen Hauptoberfläche des Halbleitersubstrats 90 in der Umgebung des oberen Endes UE positioniert ist.
  • In dem Schritt von 53 (Schnitt A-A) und 54 (Schnitt B-B) wird anschließend zuerst eine thermische Oxidschicht auf den gesamten Oberflächen der Gateelektrode 7 und der Gateverdrahtung 42 gebildet. Dabei werden eine Isolierschicht 16, die eine Oberfläche der Gateelektrode 7 bedeckt, und eine Isolierschicht 18, die eine Oberfläche der Gateverdrahtung 42 bedeckt, mit Dicken von beispielsweise ungefähr 20 bis 30 nm gebildet.
  • Dann wird auf den Isolierschichten 16 und 18 unter Anwendung eines CVD-Verfahrens eine BPSG-Schicht 11 gebildet. Danach wird eine Oxidschicht als Isolierschicht 19 mit einer Dicke von beispielsweise ungefähr 100 nm auf der BPSG-Schicht 11 mittels des CVD-Verfahrens gebildet. Dadurch kann durch die Isolierschichten 16, 17 und 18, die BPSG-Schicht 11 und die Isolierschicht 19 ein Vielschicht-Isolator mit einer Dreischichtstruktur erhalten werden.
  • Im nächsten Schritt von 55 (Schnitt A-A) und 56 (Schnitt B-B) wird ein Vielschicht-Isolator selektiv geätzt unter Anwendung einer nicht gezeigten Resiststruktur. Das selektive Ätzen wird mit einem Naßverfahren und einem Trockenverfahren ausgeführt. Daher werden auf dem Vielschicht-Isolator eine Öffnung 21 und eine Öffnung zum Verbinden einer Sourceelektrode 14 mit dem Halbleitersubstrat 90 gebildet.
  • Dann wird eine Al-Si-Schicht abgeschieden, um jede in dem Vielschicht-Isolator gebildete Öffnung auszufüllen und eine obere Fläche des Vielschicht-Isolators zu bedecken. Die Al-Si-Schicht wird beispielsweise durch Aufsputtern abgeschieden.
  • Anschließend wird die Al-Si-Schicht strukturiert, wodurch die Sourceelektrode 14 und eine Gateverdrahtung 49 gebildet werden, wie die 47 und 48 zeigen. Dann wird auf einer Oberfläche einer n-leitenden Substratschicht 1, d. h. einer unteren Hauptoberfläche des Halbleitersubstrats 90, eine Drainelektrode 15 gebildet. Damit ist die Vorrichtung 105 fertiggestellt. Die Drainelektrode 15 wird durch Abscheiden einer Ti-Ni-Au-Legierung auf der Oberfläche der n-leitenden Substratschicht 1 unter Anwendung beispielsweise des Sputterverfahrens gebildet.
  • Wie oben beschrieben wird, kann die Vorrichtung 105 auf einfache Weise durch die Kombination von wohlbekannten herkömmlichen Techniken wie Photolithographie, Ionenimplantierung, ein CVD-Verfahren, eine thermische Oxidationsbehandlung und dergleichen ebenso wie im Fall des Verfahrens zur Herstellung der Vorrichtung 101 gefertigt werden.
  • 57 ist eine Draufsicht, die einen Gateverdrahtungsbereich GR einer anderen Vorrichtung 105a gemäß der fünften Ausführungsform zeigt. 58 ist eine Schnittansicht entlang der Schnittlinie B-B in 57. Ferner ist eine Schnittansicht entlang einer Schnittlinie A-A in 57 ebenso wie 1 dargestellt.
  • Der charakteristische Unterschied der Vorrichtung 105a gegenüber der Vorrichtung 105 ist, daß in einer BPSG-Schicht 11 und dergleichen eine Öffnung 20 über einer Gateverdrahtung 9, die in einer Gateverdrahtung 42 enthalten ist, vorgesehen ist, und daß die Gateverdrahtung 9 und die Gateverdrahtung 10 durch eine Gateverdrahtung 13, die die Öffnungen 20 und 21 ausfüllt, sowie eine Gateverdrahtung 93 verbunden sind. Da die Gateverdrahtung 9 und die Gateverdrahtung 10 sowohl durch die Gateverdrahtung 93 als auch die Gateverdrahtung 13 miteinander verbunden sind, ist ein elektrischer Widerstandswert zwischen ihnen verringert. Infolgedessen kann der Vorteil erhalten werden, daß die Schaltgeschwindigkeit der Vorrichtung höher wird.
  • Zur Herstellung der Vorrichtung 105a wird es bevorzugt, daß ein Schritt der 59 und 60 ausgeführt wird, nachdem der Schritt der 53 und 54 des Verfahrens zur Herstellung der Vorrichtung 105 beendet ist. In dem Schritt von 59 (Schnitt A-A) und 60 (Schnitt B-B) wird zuerst ein Vielschicht-Isolator selektiv geätzt unter Verwendung einer nicht gezeigten Resiststruktur. Das selektive Ätzen wird unter Anwendung eines Naßverfahrens und eines Trockenverfahrens ausgeführt. Dadurch werden Öffnungen 20 und 21 und eine Öffnung zum Verbinden einer Sourceelektrode 14 und eines Halbleitersubstrats 90 auf dem Vielschicht-Isolator gebildet.
  • Dann wird eine Al-Si-Schicht abgeschieden, um jede in dem Vielschicht-Isolator gebildete Öffnung auszufüllen und eine obere Fläche des Vielschicht-Isolators zu bedecken. Die Al-Si-Schicht wird beispielsweise mit einem Sputterverfahren abgeschieden.
  • Anschließend wird die Al-Si-Schicht strukturiert unter Bildung der Sourceelektrode 14 und der Gateverdrahtung 13, wie 58 zeigt. Danach wird an einer Oberfläche einer n-leitenden Substratschicht 1, d. h. einer unteren Hauptoberfläche des Halbleitersubstrats 90, eine Drainelektrode 15 gebildet. Damit ist die Vorrichtung 105a fertiggestellt. Die Drainelektrode 15 wird durch Abscheiden einer Ti-Ni-Au-Legierung auf der Oberfläche der n-leitenden Substratschicht 1 beispielsweise durch Aufsputtern gebildet.
  • 6. Ausführungsform
  • 61 ist eine Draufsicht auf einen Gateverdrahtungsbereich GR einer Vorrichtung 106 gemäß einer sechsten Ausführungsform. Die 62 und 63 sind ferner Schnittansichten entlang der Schnittlinie A-A bzw. B-B in 61. Auf die gleiche Weise wie im Fall der Vorrichtung 103 gemäß der dritten Ausführungsform besteht der charakteristische Unterschied der Vorrichtung 106 gegenüber der Vorrichtung 105 der fünften Ausführungsform darin, daß anstelle der n-leitenden Halbleiterschicht 5 eine n-leitende Halbleiterschicht 45 gebildet ist.
  • Bei der Vorrichtung 106 bedeckt die n-leitende Halbleiterschicht 45 auch einen Bereich unmittelbar unter einem Verbindungsbereich LE. Auch in dem Verbindungsbereich LE einer Isolierschicht 17 und einer Isolierschicht 4 wird daher die Isolierschicht 17 dick ausgebildet. Dabei bietet die Vorrichtung 106 den Vorteil, daß ein schwacher Bereich in der Isolierschicht 17 verstärkt werden kann. Anders als bei der Vorrichtung 103 ist der Verbindungsbereich LE bei der Vorrichtung 106 mit einer Gateverdrahtung 42 bedeckt. Daher ist es möglich, einen größeren Vorteil durch Verstärkung des Verbindungsbereichs LE mit der n-leitenden Halbleiterschicht 45 zu erhalten.
  • Auf die gleiche Weise wie bei der Vorrichtung 103 wird ferner die n-leitende Halbleiterschicht 45 auch ohne Spielraum zwischen benachbarte Gategräben 6 gebildet, um den gesamten Bereich zu bedecken, der einem Bereich entspricht, der unter einer Gateverdrahtung 9 in einer oberen Hauptoberfläche eines Halbleitersubstrats 90 vorgesehen ist. Es ist daher möglich, den Vorteil zu erreichen, daß eine durch Trockenätzen bewirkte Verschlechterung der Isolierschicht 17 in dem Bereich, der dem Bereich unmittelbar unter der Gateverdrahtung 9 entspricht, ausgeglichen werden kann. Wie 61 zeigt, ist ferner die n-leitende Halbleiterschicht 45 in einer Richtung eines Arrays der Gategräben 6 wie ein Band ausgebildet. Infolgedessen kann in einem Fertigungsverfahren die Ausfluchtung einer Maskenstruktur leicht durchgeführt werden.
  • Zur Herstellung der Vorrichtung 106 wird bevorzugt Arsen selektiv implantiert, um die n-leitende Halbleiterschicht 45 zu bilden, anstatt die n-leitende Halbleiterschicht 5 in den Schritten der 13 bis 15 bei dem Herstellungsverfahren der Vorrichtung 101 zu bilden. Dazu ist es vorteilhaft, daß die Strukturierung einer Resistschicht 35 ausgeführt wird, um eine Öffnung in Bereichen zu haben, die einer n-leitenden Halbleiterschicht 23 und der n-leitenden Halbleiterschicht 45 entsprechen. Ferner wird bevorzugt, daß die Schritte der 49 bis 56 gemäß der fünften Ausführungsform ausgeführt werden, nachdem die Schritte der 8 bis 24 beendet sind.
  • 7. Ausführungsform
  • 64 ist eine Schnittansicht eines Gateverdrahtungsbereichs GR einer Vorrichtung 107 gemäß einer siebten Ausführungsform entlang einer Schnittlinie B-B (2). Der charakteristische Unterschied der Vorrichtung 107 gegenüber der Vorrichtung 105 der fünften Ausführungsform ist, daß ebenso wie bei der Vorrichtung 104 gemäß der vierten Ausführungsform die p-Muldenschicht 3 so gebildet ist, daß sie die gleiche Tiefe wie eine p-leitende Halbleiterschicht 22 hat. Daher ist ein unteres Ende BE eines Rands eines Gategrabens 6 entlang seiner Längsrichtung nicht mit der p-Muldenschicht 3 bedeckt, sondern unmittelbar von einer n-leitenden Epitaxialschicht 2 umgeben.
  • Auch bei der Vorrichtung 107 können die gleichen Vorteile wie bei der Vorrichtung 104 erzielt werden. Wenn dabei eine Störstellenkonzentration in der p-Muldenschicht 3 gleich derjenigen der p-leitenden Halbleiterschicht 22 vorgegeben ist, können die p-Mulde 3 und eine n-leitende Halbleiterschicht 23 gleichzeitig gebildet werden. Es ist somit möglich, den Vorteil einer Vereinfachung des Herstellungsverfahrens zu erzielen.
  • Zur Herstellung der Vorrichtung 107 wird es bevorzugt, daß der Schritt von 9 bei dem Herstellungsverfahren der Vorrichtung 101 entfällt und die p-leitende Halbleiterschicht 22 bis zu einem Bereich der p-Muldenschicht 3 in den Schritten der 10 und 11 erweitert wird. Dazu ist es erwünscht, daß die Resistschicht 33 in 10 in Bereichen selektiv geöffnet wird, die sowohl der p-leitenden Halbleiterschicht 22 als auch der p- Muldenschicht 3 entsprechen. Ferner wird es bevorzugt, daß die Schritte der 49 bis 56 der fünften Ausführungsform ausgeführt werden, nachdem die Schritte der 8 bis 24 abgeschlossen sind.
  • 8. Ausführungsform
  • 65 ist eine Draufsicht auf einen Gateverdrahtungsbereich GR einer Vorrichtung 108 einer achten Ausführungsform. Dabei ist 66 ein Schnitt entlang einer Schnittlinie A-A von 65. Der charakteristische Unterschied der Vorrichtung 108 gegenüber der Vorrichtung 101 der ersten Ausführungsform ist, daß eine n-leitende Halbleiterschicht 5 nicht gebildet wird. Da die n-leitende Halbleiterschicht 5 nicht gebildet wird, kann der Vorteil erzielt werden, daß eine Gateisolierschicht 8 und eine Isolierschicht 17 in einem oberen Ende UE eines Gategrabens 6 dick ausgebildet sind. Eine Gateverdrahtung ist jedoch so vorgesehen, daß sie ebenso wie bei der Vorrichtung 101 von dem oberen Ende UE entfernt ist. Daher ist es möglich, einen Effekt zu erhalten, daß die Konzentration eines elektrischen Felds, das in der Gateisolierschicht 8 und der Isolierschicht 17 an dem oberen Ende UE durch das Anlegen einer Gatespannung erzeugt wird, verringert oder eliminiert werden kann.
  • Zur Herstellung der Vorrichtung 108 wird bevorzugt Arsen selektiv so implantiert, daß in den Schritten 13 bis 15 des Herstellungsverfahrens der Vorrichtung 101 nur eine n-leitende Halbleiterschicht 23 gebildet wird und die n-leitende Halbleiterschicht 5 nicht gebildet wird. Dazu ist es erwünscht, daß eine Resistschicht 35 strukturiert wird, um eine Öffnung nur in einem Bereich zu haben, der der n-leitenden Halbleiterschicht 23 entspricht.
  • 67 ist eine Draufsicht auf einen Gateverdrahtungsbereich GR einer anderen Vorrichtung 108a der achten Ausführungsform. 68 ist dabei ein Schnitt entlang einer Schnittlinie A-A in 67. Der charakteristische Unterschied der Vorrichtung 108a gegenüber der Vorrichtung 105 der fünften Ausführungsform ist, daß keine n-leitende Halbleiterschicht 5 gebildet ist. Auch bei der Vorrichtung 108a ist eine Gateverdrahtung so vorgesehen, daß sie von einem oberen Ende UE entfernt ist. Es ist dadurch möglich, den Ef fekt zu erzielen, daß eine Konzentration eines elektrischen Felds, das in einer Gateisolierschicht 8 und einer Isolierschicht 17 an dem oberen Ende UE durch Anlegen einer Gatespannung erzeugt wird, reduziert oder eliminiert werden kann.
  • Zur Herstellung der Vorrichtung 108a wird bevorzugt Arsen selektiv so implantiert, daß in den Schritten der 13 bis 15 des Herstellungsverfahrens der Vorrichtung 101 nur eine n-leitende Halbleiterschicht 23 gebildet wird und die n-leitende Halbleiterschicht 5 nicht gebildet wird. Dazu ist es erwünscht, daß die Resistschicht 35 strukturiert wird, um eine Öffnung nur in einem Bereich zu haben, der der n-leitenden Halbleiterschicht 23 entspricht. Ferner wird bevorzugt, daß die Schritte der 49 bis 56 gemäß der fünften Ausführungsform ausgeführt werden, nach die Schritte der 8 bis 24 abgeschlossen sind.
  • 9. Abwandlung
    • (1) Bei jeder der vorstehenden Ausführungsformen wurde als Beispiel ein n-Kanal-MOSFET benutzt, die vorliegende Erfindung kann aber gleichermaßen bei einem p-Kanal-MOSFET in die Praxis umgesetzt werden und die gleichen Wirkungen haben.
    • (2) Bei jeder der vorstehenden Ausführungsformen wurde zwar ein sogenannter U-MOSFET mit U-Querschnitt des Gategrabens 6 (Schnitt entlang der Schnittlinie C-C in 2) gezeigt, aber die vorliegende Erfindung kann gleichermaßen bei einem sogenannten V-MOSFET mit V-Querschnitt praktiziert werden.
    • (3) Bei jeder der vorstehenden Ausführungsformen wurde das Beispiel beschrieben, bei dem die p-Muldenschicht 3 vorgesehen ist; die Erfindung kann aber auch bei einer Vorrichtung ausgeführt werden, die keine p-Muldenschicht 3 mit Verschlechterung einer Durchbruchspannung hat. Solange außerdem bei der Vorrichtung mit einer solchen Struktur die Gateverdrahtung so vorgesehen ist, daß sie von dem oberen Ende UE entfernt ist, ist es möglich, den Effekt zu erzielen, daß die Konzentration des elektrischen Felds, das in der Gateisolierschicht 8 und der Isolierschicht 17 am oberen Ende UE durch Anlegen einer Gatespannung erzeugt wird, verringert oder eliminiert wird.
    • (4) Bei jeder der vorstehenden Ausführungsformen wird zwar die Isolierschicht 4, die dicker als die Isolierschicht 17 ist, zwischen der p-Muldenschicht 3 und der Gateverdrahtung 10 gebildet, aber die vorliegende Erfindung kann auch für eine Vorrichtung ausgeführt werden, die so aufgebaut ist, daß eine Isolierung der p-Muldenschicht 3 und der Gateverdrahtung 10 durch die Isolierschicht 17 erhalten bleibt, ohne daß die Isolierschicht 4 gebildet wird. Auch bei der Vorrichtung mit einem solchen Aufbau ist es möglich, solange die Gateverdrahtung so vorgesehen ist, daß sie von dem oberen Ende UE entfernt gehalten ist, den Effekt zu erzielen, daß die Konzentration des elektrischen Felds, das in der Gateisolierschicht 8 und der Isolierschicht 17 an dem oberen Ende UE durch Anlegen der Gatespannung erzeugt wird, reduziert oder eliminiert werden kann.
    • (5) Bei jeder der vorstehenden Ausführungsformen wurde zwar das Beispiel beschrieben, daß die Sourceelektrode 14 und die Drainelektrode 15 an den beiden Hauptoberflächen des Halbleitersubstrats 90 vorgesehen sind, aber die vorliegende Erfindung kann auch bei einer Vorrichtung Anwendung finden, bei der sowohl die Sourceelektrode 14 als auch die Drainelektrode 15 mit einer Hauptoberfläche an der Seite verbunden sind, an der sich der Gategraben 6 öffnet.
    • (6) Der MOSFET wurde zwar bei jeder der vorstehenden Ausführungsformen als Beispiel verwendet, aber die vorliegende Erfindung kann gleichermaßen bei von einem MOSFET verschiedenen Halbleitervorrichtungen mit isoliertem Gate wie etwa einem IGBT und dergleichen Anwendung finden. Wenn beispielsweise die n-leitende Substratschicht 1 durch eine p-leitende Substratschicht ersetzt wird, kann der IGBT realisiert werden. Dabei kann die vorliegende Erfindung bei einer allgemeinen Halbleitervorrichtung mit isoliertem Gate angewandt werden, bei der eine Gateelektrode, die einem Kanalbereich mit einer dazwischen befindlichen Isolierschicht gegenüberliegt, in einem Graben vergraben ist.
    • (7) Bei jeder der obigen Ausführungsformen wurde das Beispiel verwendet, bei dem eine Vielzahl von Gategräben 6 in einer Kette angeordnet ist, aber die vorliegende Erfindung kann auch bei einer Vorrichtung angewandt werden, die einen einzigen Gategraben 6 hat.
  • Die Erfindung ist zwar im einzelnen beschrieben worden, aber die obige Beschreibung ist in jeder Hinsicht beispielhaft, und die Erfindung ist nicht darauf beschränkt. Es versteht sich, daß ohne Abweichung vom Umfang der Erfindung zahlreiche Varianten denkbar sind, die nicht dargestellt sind.

Claims (10)

  1. Halbleitervorrichtung mit isoliertem Gate, die folgendes aufweist: ein Halbleitersubstrat (90), das eine obere Hauptoberfläche und eine untere Hauptoberfläche hat; wobei das Halbleitersubstrat folgendes aufweist: einen ersten Halbleiterbereich (2) eines ersten Leitfähigkeitstyps, der in der oberen Hauptoberfläche gebildet ist; einen zweiten Halbleiterbereich (22) eines zweiten Leitfähigkeitstyps, der in einem Bereich der oberen Hauptoberfläche in dem ersten Halbleiterbereich selektiv gebildet ist; und einen dritten Halbleiterbereich (23) vom ersten Leitfähigkeitstyp, der in einem Bereich der oberen Hauptoberfläche in dem zweiten Halbleiterbereich selektiv gebildet ist und eine höhere Störstellenkonzentration als die des ersten Halbleiterbereichs hat; wobei das Halbleitersubstrat (90) mit einem Graben (6) versehen ist, der in der oberen Hauptoberfläche gebildet ist und den ersten Halbleiterbereich durch den dritten und den zweiten Halbleiterbereich hindurch erreicht; wobei die Vorrichtung ferner folgendes aufweist: eine Isolierschicht (8, 17, 4), die die Innenwände des Grabens und die obere Hauptoberfläche bedeckt; eine Gateelektrode (7), die in dem Graben auf der Isolierschicht vergraben ist; eine erste Gateverdrahtung (gate wiring) (9), die aus dem gleichen Material wie das der Gatelektrode besteht und mit der Gateleketrode integral vorgesehen ist und sowohl auf der Gateelektrode, von einem Rand des Grabens entlang der Längsrichtung des Grabens beabstandet, und auf der die obere Hauptoberfläche bedeckenden Isolierschicht selektiv vorgesehen ist, wobei eine obere Oberfläche der Gateelektrode auf der gleichen Ebene mit der oberen Hauptoberfläche oder darunter in einem Bereich positioniert ist, der mit dem Rand des Grabens in Kontakt ist; eine zweite Gateverdrahtung (10), die aus dem gleichen Material wie das der Gateelektrode besteht und über der oberen Hauptoberfläche auf der Isolierschicht gegenüber der ersten Gateverdrahtung in bezug auf den Grabenrand und von dem Rand des Grabens beabstandet vorgesehen ist; eine Isolierschicht (11, 18, 19), die die erste und die zweite Gateverdrahtung bedeckt und eine erste Öffnung (20, 40, 41) und eine zweite Öffnung (21) hat, die auf der ersten bzw. der zweiten Gateverdrahtung selektiv gebildet sind; eine dritte Gateverdrahtung (13, 93) zum elektrischen Verbinden der ersten Gateverdrahtung und der zweiten Gateverdrahtung, wobei die dritte Gateverdrahtung eine Verbindungsverdrahtung (connecting wiring) (13) aufweist, die auf der Isolierschicht gebildet ist und die erste Gateverdrahtung und die zweite Gateverdrahtung durch die erste und die zweite Öffnung hindurch elektrisch verbindet; ein Paar von Hauptelektroden (14, 15), die mit der oberen bzw. der unteren Hauptoberfläche des Halbleitersubstrats elektrisch verbunden sind, wobei eine von dem Paar von Hauptelektroden (14) mit der zweiten und der dritten Halbleiterschicht an der oberen Hauptoberfläche elektrisch verbunden ist.
  2. Halbleitervorrichtung mit isoliertem Gate nach Anspruch 1, wobei der Graben in eine Vielzahl von Grabeneinheiten (6) unterteilt ist, die parallel zueinander angeordnet sind, wobei die Gateelektrode in eine entsprechende Vielzahl von Gatee lektroden unterteilt ist und die erste Gateverdrahtung wie ein Band vorgesehen ist, das die Grabeneinheiten schneidet.
  3. Halbleitervorrichtung mit isoliertem Gate nach Anspruch 2, wobei die erste Öffnung (20) wie ein Band in einer Längsrichtung der ersten Gateverdrahtung gebildet ist.
  4. Halbleitervorrichtung mit isoliertem Gate nach Anspruch 1, wobei die Isolierschicht, die die obere Hauptoberfläche des Halbleitersubstrats bedeckt, als eine dicke Isolierschicht (4) gebildet ist, die in einem Bereich unmittelbar unter der zweiten Gateverdrahtung dicker als in anderen Bereichen ist.
  5. Halbleitervorrichtung mit isoliertem Gate, die folgendes aufweist: ein Halbleitersubstrat (90), das eine obere Hauptoberfläche und eine untere Hauptoberfläche hat; wobei das Halbleitersubstrat folgendes aufweist: einen ersten Halbleiterbereich (2) eines ersten Leitfähigkeitstyps, der in der oberen Hauptoberfläche gebildet ist; einen zweiten Halbleiterbereich (22) eines zweiten Leitfähigkeitstyps, der in einem Bereich der oberen Hauptoberfläche in dem ersten Halbleiterbereich selektiv gebildet ist; und einen dritten Halbleiterbereich (23) vom ersten Leitfähigkeitstyp, der in einem Bereich der oberen Hauptoberfläche und in dem zweiten Halbleiterbereich selektiv gebildet ist und eine höhere Störstellenkonzentration als die des ersten Halbleiterbereichs hat; wobei das Halbleitersubstrat mit einem Graben (6) versehen ist, der in der oberen Hauptoberfläche gebildet ist und den ersten Halbleiterbereich durch den dritten und den zweiten Halbleiterbereich hindurch erreicht; wobei die Vorrichtung ferner folgendes aufweist: eine Isolierschicht (8, 17, 4), die die Innenwände des Grabens und die obere Hauptoberfläche bedeckt; eine Gateelektrode (7), die in dem Graben auf der Isolierschicht vergraben ist; eine erste Gateverdrahtung (9), die aus dem gleichen Material wie das der Gatelektrode besteht, mit der Gateleketrode integral vorgesehen ist und sowohl auf der Gateelektrode, von einem Rand des Grabens entlang der Längsrichtung des Grabens beabstandet, als auch auf der die obere Hauptoberfläche bedeckenden Isolierschicht selektiv vorgesehen ist, wobei eine obere Oberfläche der Gateelektrode auf der gleichen Ebene mit der oberen Hauptoberfläche oder darunter in einem Bereich positioniert ist, der mit dem Rand des Grabens in Kontakt ist; eine zweite Gateverdrahtung (10), die aus dem gleichen Material wie das der Gateelektrode besteht und über der oberen Hauptoberfläche auf der Isolierschicht gegenüber der ersten Gateverdrahtung in bezug auf den Grabenrand und von dem Rand des Grabens beabstandet vorgesehen ist; eine dritte Gateverdrahtung (13, 93) zum elektrischen Verbinden der ersten Gateverdrahtung und der zweiten Gateverdrahtung, wobei die dritte Gateverdrahtung eine Verbindungsverdrahtung (93) aufweist, die aus dem gleichen Material wie das der ersten und der zweiten Gateverdrahtung besteht und die integral mit der ersten und der zweiten Gateverdrahtung über der oberen Hauptoberfläche auf der Isolierschicht und nicht über dem Grabenrand vorgesehen ist; ein Paar von Hauptelektroden (14, 15), die mit der oberen bzw. der unteren Hauptoberfläche des Halbleitersubstrats elektrisch verbunden sind, wobei eine von dem Paar von Hauptelektroden (14) mit der zweiten und der dritten Halbleiterschicht an der oberen Hauptoberfläche elektrisch verbunden ist.
  6. Halbleitervorrichtung mit isoliertem Gate nach Anspruch 5, die ferner eine Isolierschicht (11, 18, 19) aufweist, die die erste und die zweite Gateverdrahtung bedeckt und eine erste Öffnung (20, 40, 41) und eine zweite Öffnung (21) hat, die auf der ersten bzw. der zweiten Gateverdrahtung selektiv gebildet sind, wobei die dritte Gateverdrahtung ferner eine andere Verbindungsverdrahtung (13) aufweist, die auf der Isolierschicht gebildet ist und die erste Gateverdrahtung und die zweite Gateverdrahtung durch die erste und die zweite Öffnung hindurch elektrisch verbindet.
  7. Halbleitervorrichtung mit isoliertem Gate nach Anspruch 5, wobei der Graben in eine Vielzahl von Grabeneinheiten (6) unterteilt ist, die parallel zueinander angeordnet sind, wobei die Gateelektrode in eine entsprechende Vielzahl von Gateelektroden unterteilt ist, wobei die erste Gateverdrahtung wie ein Band vorgesehen ist, das die Grabeneinheiten schneidet, und die Verbindungsverdrahtung entlang einem Bereich vorgesehen ist, der zwischen den Grabeneinheiten in der oberen Hauptoberfläche angeordnet ist.
  8. Halbleitervorrichtung mit isoliertem Gate nach Anspruch 5, wobei die Isolierschicht, die die obere Hauptoberfläche des Halbleitersubstrats bedeckt, als eine dicke Isolierschicht (4) ausgebildet ist, die in einem Bereich unmittelbar unter der zweiten Gateverdrahtung dicker als in anderen Bereichen ist.
  9. Verfahren zum Herstellen einer Halbleitervorrichtung mit isoliertem Gate, das die folgenden Schritte aufweist: Bereitstellen eines Halbleitersubstrats (90), das eine obere Hauptoberfläche und eine untere Hauptoberfläche hat und einen ersten Halbleiterbereich (2) eines ers ten Leitfähigkeitstyps aufweist, der in der oberen Hauptoberfläche gebildet ist; selektives Bilden eines zweiten Halbleiterbereichs (22) eines zweiten Leitfähigkeitstyps in einem Bereich der oberen Hauptoberfläche in dem ersten Halbleiterbereich, durch selektives Einbringen einer Störstelle vom zweiten Leitfähigkeitstyp in die obere Hauptoberfläche; selektives Bilden eines dritten Halbleiterbereichs (23) vom ersten Leitfähigkeitstyp, der eine höhere Störstellenkonzentration als die der ersten Halbleiterschicht in einem Bereich der oberen Hauptoberfläche in dem zweiten Halbleiterbereich hat, durch selektives Einbringen einer Störstelle vom ersten Leitfähigkeitstyp in die obere Hauptoberfläche; selektives Bilden eines Grabens (6) in dem Halbleitersubstrat, der den ersten Halbleiterbereich durch den dritten und den zweiten Halbleiterbereich hindurch erreicht, durch selektives Ausführen von Ätzen an der oberen Hauptoberfläche; Bilden einer Isolierschicht (8, 17, 4), die die Innenwände des Grabens und die obere Hauptoberfläche bedeckt; Abscheiden einer leitfähigen Schicht (38), um die Isolierschicht zu bedecken; durch selektives Entfernen der leitfähigen Schicht, Bilden: einer Gateelektrode (7), die in dem Graben auf der Isolierschicht vergraben ist, einer ersten Gateverdrahtung (9), die sowohl auf der Gateelektrode, von einem Rand des Grabens entlang der Längsrichtung des Grabens beabstandet, als auch auf der die obere Hauptoberfläche bedeckenden Isolierschicht selektiv und mit der Gateelektrode integral vorgesehen wird, und einer zweiten Gateverdrahtung (10), die über der oberen Hauptoberfläche auf der Isolierschicht gegenüber der ersten Gateverdrahtung in bezug auf den Grabenrand und von dem Rand des Grabens beabstandet vorgesehen wird, wobei die Gateelektrode so gebildet wird, daß eine obere Oberfläche der Gateelektrode auf der gleichen Ebene mit der oberen Hauptoberfläche oder darunter in einem Bereich positioniert wird, der mit dem Rand des Grabens in Kontakt ist; Abscheiden einer Isolierschicht (11, 18, 19), um die erste und die zweite Gateverdrahtung zu bedecken; selektives Bilden einer ersten Öffnung (20, 40, 41) und einer zweiten Öffnung (21) über der ersten bzw. der zweiten Gateverdrahtung in der Isolierschicht; Bilden einer Verbindungsverdrahtung (13), die die erste Gateverdrahtung und die zweite Gateverdrahtung durch Bedecken der Isolierschicht und Ausfüllen der ersten und der zweiten Öffnung elektrisch verbindet; und Bilden eines Paars von Hauptelektroden (14, 15) zur elektrischen Verbindung mit der oberen bzw. der unteren Hauptoberfläche des Halbleitersubstrats, wobei eine von dem Paar von Hauptelektroden (14) so gebildet wird, daß sie mit der zweiten und der dritten Halbleiterschicht an der oberen Hauptoberfläche in dem Schritt des Bildens der Hauptelektroden elektrisch verbunden wird.
  10. Verfahren zum Herstellen einer Halbleitervorrichtung mit isoliertem Gate, das die folgenden Schritte aufweist: Bereitstellen eines Halbleitersubstrats (90), das eine obere Hauptoberfläche und eine untere Hauptoberfläche hat und einen ersten Halbleiterbereich (2) eines ersten Leitfähigkeitstyps aufweist, der in der oberen Hauptoberfläche gebildet ist; selektives Bilden eines zweiten Halbleiterbereichs (22) eines zweiten Leitfähigkeitstyps in einem Bereich der oberen Hauptoberfläche in dem ersten Halbleiterbereich, durch selektives Einbringen einer Störstelle vom zweiten Leitfähigkeitstyp in die oberen Hauptoberfläche; selektives Bilden eines dritten Halbleiterbereichs (23) vom ersten Leitfähigkeitstyp, der eine höhere Störstellenkonzentration als die der ersten Halbleiterschicht hat, in einem Bereich der oberen Hauptoberfläche in dem zweiten Halbleiterbereich, durch selektives Einbringen einer Störstelle vom ersten Leitfähigkeitstyp in die obere Hauptoberfläche; selektives Bilden eines Grabens (6) in dem Halbleitersubstrat, der den ersten Halbleiterbereich durch den dritten und den zweiten Halbleiterbereich hindurch erreicht, durch selektives Ausführen von Ätzen an der oberen Hauptoberfläche; Bilden einer Isolierschicht (8, 17, 4), die die Innenwände des Grabens und die obere Hauptoberfläche bedeckt; Abscheiden einer leitfähigen Schicht (38), um die Isolierschicht zu bedecken; durch selektives Entfernen der leitfähigen Schicht, Bilden: einer Gateelektrode (7), die in dem Graben auf der Isolierschicht vergraben ist, einer ersten Gateverdrahtung (9), die sowohl auf der Gateelektrode, von einem Rand des Grabens entlang der Längsrichtung des Grabens beabstandet, als auch auf der die obere Hauptoberfläche bedeckenden Isolierschicht selektiv und mit der Gateelektrode integral vorgesehen wird, und einer zweiten Gateverdrahtung (10), die über der oberen Hauptoberfläche auf der Isolierschicht gegenüber der ersten Gateverdrahtung in bezug auf den Grabenrand und von dem Rand des Grabens beabstandet vorgesehen wird, und einer Verbindungsverdrahtung (93), die über der oberen Hauptoberfläche auf der Isolierschicht und nicht über dem Rand des Grabens vorgesehen und mit der ers ten und der zweiten Gateverdrahtung integral vorgesehen wird, wobei die Gateelektrode so gebildet wird, daß eine obere Oberfläche der Gateelektrode auf der gleichen Ebene mit der oberen Hauptoberfläche oder darunter in einem Bereich positioniert wird, der mit dem Rand des Grabens in Kontakt ist; Bilden eines Paars von Hauptelektroden (14, 15) zur elektrischen Verbindung mit der oberen bzw. der unteren Hauptoberfläche des Halbleitersubstrats, wobei eine von dem Paar von Hauptelektroden (14) so gebildet wird, daß sie mit der zweiten und der dritten Halbleiterschicht an der oberen Hauptoberfläche in dem Schritt des Bildens der Hauptelektroden elektrisch verbunden wird.
DE69729963T 1997-08-29 1997-08-29 Halbleiterbauelement mit isoliertem gatter und verfahren zu deren herstellung Expired - Lifetime DE69729963T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1997/003040 WO1999012214A1 (fr) 1997-08-29 1997-08-29 Dispositif a semi-conducteur a grille isolee et procede de fabrication

Publications (2)

Publication Number Publication Date
DE69729963D1 DE69729963D1 (de) 2004-08-26
DE69729963T2 true DE69729963T2 (de) 2005-08-25

Family

ID=14181048

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69729963T Expired - Lifetime DE69729963T2 (de) 1997-08-29 1997-08-29 Halbleiterbauelement mit isoliertem gatter und verfahren zu deren herstellung

Country Status (6)

Country Link
US (1) US6285058B1 (de)
EP (1) EP1009035B1 (de)
JP (1) JP3299283B2 (de)
KR (1) KR100334445B1 (de)
DE (1) DE69729963T2 (de)
WO (1) WO1999012214A1 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008018A (ja) * 2001-06-20 2003-01-10 Denso Corp 半導体装置及びその製造方法
JP3528750B2 (ja) * 2000-03-16 2004-05-24 株式会社デンソー 半導体装置
WO2003021684A1 (en) 2001-09-04 2003-03-13 Koninklijke Philips Electronics N.V. Method for producing a semiconductor device having an edge structure
GB0122122D0 (en) * 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
JP3917058B2 (ja) * 2001-12-26 2007-05-23 株式会社東芝 絶縁ゲート型バイポーラトランジスタ
JP3673231B2 (ja) * 2002-03-07 2005-07-20 三菱電機株式会社 絶縁ゲート型半導体装置及びゲート配線構造の製造方法
JP2004111885A (ja) * 2002-07-23 2004-04-08 Toshiba Corp 半導体装置
JP4158453B2 (ja) * 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
JP4099029B2 (ja) * 2002-10-16 2008-06-11 株式会社豊田中央研究所 トレンチゲート型半導体装置
JP4604444B2 (ja) * 2002-12-24 2011-01-05 トヨタ自動車株式会社 埋設ゲート型半導体装置
JP3931138B2 (ja) 2002-12-25 2007-06-13 三菱電機株式会社 電力用半導体装置及び電力用半導体装置の製造方法
JP4576799B2 (ja) * 2003-04-24 2010-11-10 富士電機システムズ株式会社 半導体装置およびその製造方法
JP4562362B2 (ja) * 2003-08-05 2010-10-13 新電元工業株式会社 半導体装置
JP2007067249A (ja) * 2005-09-01 2007-03-15 Renesas Technology Corp 半導体装置およびその製造方法
US7767529B2 (en) * 2007-04-20 2010-08-03 Semiconductor Componenets Industries, LLC Semiconductor component and method of manufacture
DE102007063229B4 (de) * 2007-12-31 2013-01-24 Advanced Micro Devices, Inc. Verfahren und Teststruktur zur Überwachung von Prozesseigenschaften für die Herstellung eingebetteter Halbleiterlegierungen in Drain/Source-Gebieten
JP2011049393A (ja) * 2009-08-27 2011-03-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
JP2012134198A (ja) * 2010-12-20 2012-07-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2013232533A (ja) * 2012-04-27 2013-11-14 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
JP6260605B2 (ja) * 2015-11-19 2018-01-17 トヨタ自動車株式会社 半導体装置
JP2018074126A (ja) 2016-11-04 2018-05-10 トヨタ自動車株式会社 半導体装置
JP6866792B2 (ja) * 2017-07-21 2021-04-28 株式会社デンソー 半導体装置およびその製造方法
US10438813B2 (en) 2017-11-13 2019-10-08 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor device having one or more titanium interlayers and method of making the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01292862A (ja) * 1988-05-20 1989-11-27 Toshiba Corp 半導体装置
JP2778235B2 (ja) * 1990-09-20 1998-07-23 日本電気株式会社 半導体装置
US5316959A (en) * 1992-08-12 1994-05-31 Siliconix, Incorporated Trenched DMOS transistor fabrication using six masks
JP3167457B2 (ja) * 1992-10-22 2001-05-21 株式会社東芝 半導体装置
JP2987040B2 (ja) * 1993-11-05 1999-12-06 三菱電機株式会社 絶縁ゲート型半導体装置
JP3400846B2 (ja) * 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
US5468982A (en) * 1994-06-03 1995-11-21 Siliconix Incorporated Trenched DMOS transistor with channel block at cell trench corners
JPH0823096A (ja) * 1994-07-08 1996-01-23 Toshiba Corp 半導体装置
JP3155894B2 (ja) * 1994-09-29 2001-04-16 株式会社東芝 半導体装置およびその製造方法
JPH09129877A (ja) 1995-10-30 1997-05-16 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法、絶縁ゲート型半導体装置の製造方法および絶縁ゲート型半導体装置
US5763915A (en) * 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
US6114205A (en) * 1998-10-30 2000-09-05 Sony Corporation Epitaxial channel vertical MOS transistor

Also Published As

Publication number Publication date
KR100334445B1 (ko) 2002-05-04
DE69729963D1 (de) 2004-08-26
EP1009035B1 (de) 2004-07-21
EP1009035A1 (de) 2000-06-14
WO1999012214A1 (fr) 1999-03-11
KR20010023212A (ko) 2001-03-26
US6285058B1 (en) 2001-09-04
EP1009035A4 (de) 2003-01-08
JP3299283B2 (ja) 2002-07-08

Similar Documents

Publication Publication Date Title
DE69729963T2 (de) Halbleiterbauelement mit isoliertem gatter und verfahren zu deren herstellung
DE60125784T2 (de) Graben-mosfet-struktur mit geringer gate-ladung
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE112011101442B4 (de) Halbleitervorrichtung
DE69510020T2 (de) Vertikale Halbleiteranordnung mit isoliertem Gate und Vefahren zur Herstellung
EP1155458B1 (de) Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
DE112004000872B4 (de) Anordnung eines Trench-MOSFETs mit Selbstausrichtungsmerkmalen
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE69525003T2 (de) Verfahren zum Herstellen eines DMOS-Transistors mit Grabenstruktur unter Verwendung von sieben Masken
DE3037431C2 (de)
DE10261464B4 (de) Isolierte Gatehalbleitervorrichtung mit einer Grabenstruktur
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE10220359A1 (de) Siliziumkarbidhalbleitervorrichtung und Herstellungsverfahren
DE4037876A1 (de) Laterale dmos-fet-vorrichtung mit reduziertem betriebswiderstand
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE4011276A1 (de) Feldeffekttransistor mit isoliertem gate (igfet)
DE10353387A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE10296970B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19547756A1 (de) Verfahren zur Herstellung von MOS-Gate-gesteuerten Bauteilen
DE2523221C2 (de)
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE19912208A1 (de) Feldeffekthalbleiterbauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)