DE10261464B4 - Isolierte Gatehalbleitervorrichtung mit einer Grabenstruktur - Google Patents

Isolierte Gatehalbleitervorrichtung mit einer Grabenstruktur Download PDF

Info

Publication number
DE10261464B4
DE10261464B4 DE10261464.4A DE10261464A DE10261464B4 DE 10261464 B4 DE10261464 B4 DE 10261464B4 DE 10261464 A DE10261464 A DE 10261464A DE 10261464 B4 DE10261464 B4 DE 10261464B4
Authority
DE
Germany
Prior art keywords
region
regions
trench
gate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10261464.4A
Other languages
English (en)
Other versions
DE10261464A1 (de
Inventor
Atsushi Narazaki
Katsumi Uryuu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ryoden Semiconductor System Eng Corp
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Ryoden Semiconductor System Eng Corp
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ryoden Semiconductor System Eng Corp, Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Ryoden Semiconductor System Eng Corp
Publication of DE10261464A1 publication Critical patent/DE10261464A1/de
Application granted granted Critical
Publication of DE10261464B4 publication Critical patent/DE10261464B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Isolierte Gatehalbleitervorrichtung, die eine MOS-Transistorstruktur aufweist, mit:einem Halbleitersubstrat (1) von einem ersten Leitfähigkeitstyp (n), das eine erste Hauptoberfläche (1S1) und eine zweite Hauptoberfläche (1S2) aufweist, die sich in einer dritten Richtung (D3) gegenüberliegen;einer Basisschicht (103) von einem zweiten Leitfähigkeitstyp (p), die von einer Zellenregion in der ersten Hauptoberfläche und einer Region in der ersten Hauptoberfläche (1S1), definiert ist durch ein Ende, das eine Grenze (BL) zwischen der Zellenregion (CR) und einer Anschlussregion (TR) benachbart zu der Zellenregion ist, und durch das andere Ende, das von der Grenze zur Anschlussregion mit einem ersten Abstand (d1) entlang einer ersten Richtung (D1) beabstandet ist, bis in ein Inneres des Halbleitersubstrats entlang der dritten Richtung gebildet ist;einem ersten Graben (105a), der von der Zellenregion in der ersten Hauptoberfläche durch die Basisschicht hindurch bis ins Innere des Halbleitersubstrats entlang der dritten Richtung gebildet ist;einem ersten Gateisolationsfilm (106), der auf einer gesamten Bodenfläche und Seitenflächen des ersten Grabens gebildet ist; undeiner ersten Hauptelektrode (114), die auf der zweiten Hauptoberfläche (1S2) gebildet ist, wobeidie erste Richtung parallel zur ersten Hauptoberfläche und senkrecht zu der dritten Richtung ist,eine erste Tiefe (T1) von der ersten Hauptoberfläche zu einer Bodenfläche der Basisschicht kleiner ist, als eine zweite Tiefe (T2) von der ersten Hauptoberfläche bis zu der Bodenschicht des ersten Grabens,der erste Graben (105a) eine Mehrzahl von ersten Bereichen (P1) und eine Mehrzahl von zweiten Bereichen (P2) aufweist,die Mehrzahl der ersten Bereiche (P1) entlang einer zweiten Richtung (D2) senkrecht zu der ersten Richtung und der dritten Richtung angeordnet sind,jeder der Mehrzahl der ersten Bereiche (P1) einen Endbereich aufweist, der auf der Grenze (BL) zwischen der Zellenregion und der Anschlussregion liegt und sich zu dem einen Endbereich entlang der ersten Richtung (D1) erstreckt, undjeder der Mehrzahl der zweiten Bereiche (P2) zwischen benachbarten ersten Bereichen von der Mehrzahl der ersten Bereiche liegt und sich entlang der zweiten Richtung erstreckt, um die benachbarten ersten Bereiche miteinander zu verbinden, und die isolierte Gatehalbleitervorrichtung ferner aufweist:eine Mehrzahl von zweiten Hauptelektrodenbereichen (104) vom ersten Leitfähigkeitstyp, die jeweils von einer Region in der Zellenregion der ersten Hauptoberfläche, die von benachbarten ersten Bereichen und benachbarten zweiten Bereichen von der Mehrzahl der zweiten Bereiche, die den benachbarten ersten Bereichen entsprechen, eingeschlossen ist, bis zum Inneren der Basisschicht entlang oberer Bereiche der Seitenflächen der benachbarten ersten Bereiche und oberer Bereiche der Seitenflächen der benachbarten zweiten Bereiche gebildet sind;eine erste Gatesteuerelektrode (107a), die derart in dem ersten Graben gebildet ist, dass sie unterhalb einer oberen Oberfläche des ersten Grabens liegt, wobei die erste Gatesteuerelektrode den ersten Graben mit dem ersten Gateisolationsfilm dazwischenliegend angeordnet füllt;einen zweiten Graben (105b), der von einer Region in der ersten Hauptoberfläche, die definiert ist durch ein Ende, das die Grenze ist, und durch das andere Ende, das von der Grenze zur Anschlussregion mit einem zweiten Abstand (d2), der kürzer ist als der erste Abstand, entlang der ersten Richtung beabstandet ist, durch die Basisschicht hindurch bis ins Innere des Halbleitersubstrats entlang der dritten Richtung gebildet ist, wobei der zweite Graben eine dritte Tiefe (T3) aufweist, die größer ist als die erste Tiefe, und sich entlang der zweiten Richtung erstreckt, während er mit dem einen Endbereich verbunden ist, den jeder der Mehrzahl der ersten Bereiche aufweist;einen zweiten Gateisolationsfilm (106), der auf einer Bodenfläche und Seitenflächen des zweiten Grabens gebildet ist;eine zweite Gatesteuerelektrode (107b), die derart in dem zweiten Graben gebildet ist, dass sie unterhalb einer oberen Oberfläche des zweiten Grabens liegt, wobei die zweite Gatesteuerelektrode den zweiten Graben mit dem zweiten Gateisolationsfilm dazwischenliegend angeordnet füllt, und mit der ersten Gatesteuerelektrode an dem einen Endbereich elektrisch verbunden ist, den jeder der Mehrzahl der ersten Bereiche aufweist;eine Isolationsschicht (2, 106, 116, 111), die auf einer oberen Oberfläche der Basisschicht, einer oberen Oberfläche der ersten Gatesteuerelektrode, einer oberen Oberfläche des ersten Gateisolationsfilms, einer oberen Oberfläche der zweiten Gatesteuerelektrode, einer oberen Oberfläche des zweiten Gateisolationsfilms und einer Region in der Anschlussregion der ersten Hauptoberfläche gebildet ist, die außerhalb eines Endes der Basisschicht liegt;eine Mehrzahl von ersten Kontaktbereichen (112), die jeweils derart in der Isolationsschicht gebildet sind, dass ein Teil einer oberen Oberfläche freigelegt ist, den jeder der Mehrzahl der zweiten Hauptelektrodenbereiche aufweist, und eine obere Oberfläche eines Bereichs in der Basisschicht, der von jeder der Mehrzahl der zweiten Hauptelektrodenbereiche eingeschlossen ist;eine Mehrzahl von zweiten Kontaktbereichen (3), die jeweils derart in der Isolationsschicht gebildet sind, dass ein Teil einer oberen Oberfläche eines Bereichs in der Basisschicht freigelegt ist, der von einer Seitenfläche des zweiten Grabens auf der Seite der Grenze, Seitenflächen der benachbarten ersten Bereiche und einer Seitenfläche des äußersten zweiten Bereichs der Mehrzahl der zweiten Bereiche, die zu dem zweiten Graben weist, umschlossen ist;eine zweite Hauptelektrode (113), die in der Mehrzahl der ersten Kontaktbereiche und der Mehrzahl der zweiten Kontaktbereiche und auf einem Bereich in der Isolationsschicht gebildet ist, der auf der Zellenregion der ersten Hauptoberfläche liegt, wobei die zweite Hauptelektrode sich entlang der zweiten Richtung erstreckt und mit jedem der Mehrzahl der zweiten Hauptelektrodenbereiche und der Basisschicht elektrisch verbunden ist;einen dritten Kontaktbereich (109), der derart in der Isolationsschicht gebildet ist, dass ein Teil der oberen Oberfläche der zweiten Gatesteuerelektrode freigelegt ist; undeine Gateelektrode (108), die in dem dritten Kontaktbereich gebildet ist, auf einem Bereich in der Isolationsschicht, der definiert ist durch die Grenze und eine Stelle, die von der Grenze zur Zellenregion entlang der ersten Richtung mit einem dritten Abstand beabstandet ist, den Endbereich der zweiten Hauptelektrode nicht erreichend, und auf einem Bereich in der Isolationsschicht, der definiert ist durch die Grenze und eine Stelle, die von der Grenze zu der Anschlussregion entlang der ersten Richtung mit dem vierten Abstand beabstandet ist, der größer ist als der erste Abstand, wobei die Gateelektrode sich entlang der zweiten Richtung erstreckt und durch den dritten Kontaktbereich elektrisch mit der zweiten Gatesteuerelektrode verbunden ist.

Description

  • Die Erfindung betrifft eine isolierte Gatehalbleitervorrichtung, die eine Grabengatestruktur aufweist, und insbesondere ein Verfahren zur Herstellung einer Gateverbindungsstruktur einer derartigen Vorrichtung.
  • Eine isolierte Gatehalbleitervorrichtung, die eine Grabengatestruktur aufweist, wird allgemein als vertikaler MOS-Transistor bezeichnet (als ein UMOS, aufgrund der Grabenform) . Da der vertikale MOS-Transistor, der Gateelektroden aufweist, die in einer vertikalen Richtung gebildet sind, im Gegensatz zu einem lateralen MOS-Transistor, der planare Gates aufweist, einen kleineren Bereich für eine Zelle benötigt, kann aufgrund von Mikrobearbeitung eine größere Anzahl von Zellen pro Einheitsbereich gebildet werden. Die Erhöhung der Anzahl von Zellen pro Einheitsbereich (Dichte) vergrößert einen Kanalbereich, wodurch eine größere Strommenge in einem EIN-Zustand fließen kann. Der Widerstand des UMOS-Transistors wird in diesem Fall als „EIN-Widerstand (Ron)“ bezeichnet, der eine Schlüsseleigenschaft einer Vorrichtung ist. Im Gegensatz zu einem lateralen MOS-Transistor gibt es eine Begrenzung bei der Reduzierung des EIN-Widerstands Ron, da die Erhöhung der Zellendichte zu einer Erhöhung des j-FET-Widerstands führt. Für eine wirkungsvolle Verwendung einer derartigen Eigenschaft des UMOS-Transistors wird die Gategrabenstruktur in erster Linie in Leistungsvorrichtung (Power Devices) verwendet, wie etwa MOSFETs (MOS-Feldeffekttransistor) oder in IGBTs (Insulated Gate Bipolar Transistor).
  • In der US 5 763 915 A werden DMOS-Transistoren mit einem Grabengateoxid offenbart, bei denen eine Überdeckung der Kante am oberen Grabenrand mit Polysilizium vermieden wird, um dort das Auftreten hoher Feldstärken zu vermeiden.
  • Die DE 199 35 442 C1 beschreibt ein Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors, bei dem die Dicke einer Gateisolierschicht in einem unteren Teil des Grabens höher ist als in einem oberen Teil des Grabens.
  • In der EP 0 722 189 A2 werden Möglichkeiten beschrieben, die Randstruktur von Leistungs-MOSFETs zu gestalten. Hierbei werden Kanal-Stop-Regionen beschrieben, die dergestalt gefertigt werden, dass möglichst wenige zusätzliche Prozessschritte benötigt werden, die von den bei der Herstellung von Leistungsbauelementen üblichen Prozessschritten abweichen.
  • US 5 072 266 A offenbart einen Leistungstransistor mit polygonförmigem Graben, in dem Gateelektroden angeordnet sind. Der Leistungstransistor weist ferner einen tiefen Basisübergang auf, der teilweise unter dem Boden des Grabens liegt.
  • Bevor die Probleme erörtert werden, die durch die Erfindung gelöst werden sollen, wird zuerst ein Überblick über eine Gateverbindungsstruktur eines UMOSFET gegeben (kein Stand der Technik), der ein unveröffentlichtes Produkt der Anmelderin ist. In dieser noch nicht veröffentlichten Struktur ist eine Gatesteuerelektrode, die in einem Graben, der durch eine p-Typ Basisschicht verläuft, vergraben ist, bis über eine Oberfläche des Grabens hochgezogen, an einem Zellenendbereich des UMOSFET, und der hochgezogene Bereich der Gatesteuerelektrode ist elektrisch mit einer Gateelektrode verbunden, die mit einem Gateanschluß über einen Gatekontaktbereich verbunden ist.
  • Als nächstes erfolgt die Diskussion eines Gatezuverlässigkeitstest für den UMOSFET, der zu einem Hauptproblem hinführt, das durch die vorliegende Erfindung gelöst werden soll. Ferner wird im folgenden ein allgemein bekannter HTGB (High Temperature Gate BIAS)-Test diskutiert.
  • Zuerst wird ein UMOSFET unter Verwendung eines Bades oder einer Heizplatte mit konstanter Temperatur auf einer hohen Temperatur gehalten. In diesem Zustand werden eine Drainelektrode und eine Sourceelektrode durch eine externe Verbindung kurzgeschlossen, und eine Gatespannung VGS wird über einer Gateelektrode und der Sourceelektrode angelegt. Zu diesem Zeitpunkt werden für einen Fall, wo die Polarität der Gatespannung positiv ist, und einen Fall, wo sie negativ ist, Tests durchgeführt. Der Test wird mit einer Gatespannung VGS durchgeführt, die auf einen Wert nahe einer zugesicherten Gateleistungsspannung gesetzt ist. Bei diesem Zustand wird die Gatespannung VGS für eine lange Zeit mit konstanter Temperatur des UMOSFET angelegt, um eine Beschädigung eines Gateoxidfilms und einen Änderungsgrad anderer Eigenschaften zu prüfen.
  • In diesem Fall tritt ähnlich wie in einem EIN-Betriebszustand an einem Eckbereich des Grabens ein zu der Gatespannung VGS äquivalentes elektrisches Feld gegen den Gateoxidfilm auf, der auf einer Innenwand des Grabens gebildet ist. Die elektrische Feldspannung gegen den Gateoxidfilm an dem Eckbereich ist sehr viel stärker als in dem EIN-Betrieb, aufgrund (1) der hohen Temperaturatmosphäre, (2) des Werts der Gatespannung VGS, die größer ist als im normalen EIN-Betrieb, und (3) aufgrund einer kontinuierlichen langen Energiezufuhr. Folglich ist der HTGB-Test ein Mittel zur beschleunigten Prüfung der Leistungsfähigkeit in Bezug auf die Widerstandsisolationsspannung des Gateoxidfilms, und kann zur Bestimmung einer Lebensdauer des Gateoxidfilms verwendet werden.
  • In dem Produkt UMOSFET, das die oben genannte Gateverbindungsstruktur aufweist, wird eine elektrische Feldspannung an die gesamte Oberfläche des Gateoxidfilms durch den HTGB-Test angelegt, und insbesondere wird eine sehr viel stärkere elektrische Feldspannung für den Eckbereich des äußersten Grabens verwendet. Gründe hierfür sind, (1) in dem Bereich des äußersten Grabens wird ein Siliziumsubstrat in einer fast quadratischen Form geöffnet, um die Gatesteuerelektrode bis über den Graben hochzuziehen, und der Gateoxidfilm, der entlang einer Oberfläche des Siliziumsubstrats gebildet ist, die einen quadratisch gekrümmten Bereich aufweist, hat eine Filmdicke, die in dem quadratischen Bereich sehr viel dünner ist als an anderen Bereichen, da sich die Oxidationsgeschwindigkeit in dem Quadratbereich des Siliziumsubstrats reduziert, und (2) die Standhalteisolationsspannung ist in dem Bereich des äußersten Grabens geringer als an einem flachen Bereich des Oxidfilms, da der Gateoxidfilm eine Form mit einer relativ großen Krümmung in dem Bereich des äußersten Grabens aufweist, und eine sehr viel größere elektrische Feldspannung wird an den Gateoxidfilm in dem Bereich des äußersten Grabens angelegt als an die anderen Bereiche.
  • Die folgenden Verfahren sind möglich, um die oben genannten Probleme zu lösen.
    1. 1) Ein Verfahren, bei dem ein Oxidfilm am Eckbereich dicker gebildet wird, als an der Innenwand des Grabens und dem flachen Bereich, indem As (Arsen) als eine n+-Typ Verunreinigung in den Bereich des äußersten Grabens implantiert wird, wobei das Phänomen genutzt wird, dass die Oxidationsgeschwindigkeit sich in einer Region erhöht, in der n+-Typ Verunreinigungen implantiert sind, wenn ein Oxidfilm durch eine Wärmebehandlung gebildet wird (nicht Stand der Technik).
    2. 2) Ein Verfahren, bei dem eine elektrische Feldspannung abgebaut wird, indem eine Rosette am Eckbereich durch ein isotropes Siliziumätzen gebildet wird, das unmittelbar nach der Bildung des Grabens durchgeführt wird (nicht Stand der Technik).
    3. 3) Ein Verfahren, bei dem eine elektrische Feldspannung abgebaut wird, indem bei der Bildung des Gateoxidfilms die Form des Oxidfilms durch Optimierung der Prozeßbedingungen sanfter wird (Wärmehistorie, Gasatmosphäre)(nicht Stand der Technik).
  • Das Verfahren (1) ist in einer Vorrichtung, die eine Langzeitwärmebehandlung erlaubt, wirkungsvoll, mit anderen Worten, in einer Vorrichtung, die einen Gateoxidfilm aufweist, der bis zu einem gewissen Grad dick ist. Das Verfahren ist jedoch nicht in einer Vorrichtung wirkungsvoll genug, die keine Langzeitwärmebehandlung erlaubt, mit anderen Worten, in einer Vorrichtung, die einen Gateoxidfilm aufweist, der relativ dünn ist.
  • Bei dem Verfahren (2) ist der Herstellungsprozeß kompliziert, da zusätzlich ein Ätzprozeß erforderlich ist. Darüber hinaus wird gemäß dem Verfahren (2) die Breite des Grabens größer, da zum gleichen Zeitpunkt der gesamte Graben ebenfalls geätzt wird, was aufgrund der kleinen Designtoleranz eine schlechtere Ausbeute zur Folge hat. Ebenso wird die Kanalbreite in einer Transistorzelle, die eine Maschenstruktur aufweist, reduziert, wodurch der EIN-Widerstand erhöht wird.
  • Da in dem Verfahren (3) der Gateoxidfilm eine im wesentlichen runde Form am Eckbereich aufweist, ist es ähnlich wie in dem Verfahren (2) möglich, die elektrische Feldspannung bis zu einem gewissen Grad abzubauen, jedoch ist die Standhalteisolationsspannung des Gateoxidfilms am Eckbereich im Wesentlichen der des Gateoxidfilms in dem flachen Bereich, da die Filmdicke des Gateoxidfilms am Eckbereich nicht dicker wird. Folglich stellt auch das Verfahren (3) keine Lösung des Problems dar.
  • Eine Aufgabe der Erfindung ist die Schaffung einer isolierten Gatehalbleitervorrichtung, die eine Ertragsverbesserung gewährleistet, indem eine Standhalteisolationsspannung und die Zuverlässigkeit von Gates verbessert werden. Weiterhin soll eine Durchschlagspannung zwischen der ersten und der zweiten Hauptelektrode in der isolierten Gatehalbleitervorrichtung verbessert werden. Ausserdem soll ein Gatedrahtwiderstand reduziert werden. Ferner soll die Anzahl von Prozeßschritten bei einem Verfahren zur Herstellung einer derartigen isolierten Gatehalbleitervorrichtung reduziert werden.
  • Die Erfindung ist beispielsweise für eine isolierte Gatehalbleitervorrichtung gedacht, die eine MOS-Transistorstruktur aufweist.
  • Die Aufgabe wird durch eine Vorrichtung nach Anspruch 1, 9, 10, 12, 13 oder 15 und ein Verfahren nach Anspruch 17 oder 19 gelöst.
  • Gemäß einer Vorrichtung nach Anspruch 1 wird verhindert, dass die durch das Anlegen der Gatespannung hervorgerufene elektrische Feldspannung sich nicht lokal auf dem zweiten Gateisolationsfilm konzentriert. Ferner wird sichergestellt, dass sich die Hauptdurchschlagspannung zwischen der ersten und der zweiten Hauptelektrode verbessert, indem der Feldplatteneffekt verwendet wird.
  • Gemäß einer Vorrichtung nach Anspruch 9 werden die oben genannten Wirkungen (1) und (2) erhalten.
  • Gemäß einer Vorrichtung nach Anspuch 10 werden die oben genannten Wirkungen (1) und (2) erhalten, und ferner die oben genannte Wirkung (3), nämlich das Entlasten des elektrischen Feldes, das am Spitzenbereich des zweiten Grabens bei Anlegen einer Durchschlagsspannung zwischen der ersten und der zweiten Hauptelektrode auftritt, wodurch die Durchschlagspannungsstandhaltefähigkeit stabilisiert wird.
  • Gemäß der Vorrichtung nach Anspruch 12 werden die oben genannten Wirkungen (1), (2) und (3) erhalten.
  • Gemäß einer Vorrichtung nach Anspruch 13 werden die oben genannten Wirkungen (1) und (2) erhalten und ferner wird eine Wirkung (4) erhalten, um eine Verschlechterung der Hauptdurchschlagspannung aufgrund der Krümmung der Basisschicht außerhalb des zweiten Grabens zu verhindern, wodurch eine weitere Verbesserung der Hauptdurchschlagspannung sichergestellt wird.
  • Gemäß dem einer Vorrichtung nach Anspruch 15 werden die oben genannten Wirkungen (1) und (2) erhalten, und ferner die Wirkung (5), nämlich ein Beseitigen des µ-Ladeeffekts beim Grabenätzen, aufgrund keines zweiten Grabens, wodurch die Grabentiefen gleichmäßig ausgebildet werden.
  • Gemäß dem Verfahren nach Anspruch 17 kann die Anzahl der Prozessschritte reduziert werden, verglichen mit dem Verfahren zur Herstellung des im Vorangegangenen beschriebenen unveröffentlichten Produkts der Anmelderin, bei dem am Eckbereich des Grabens die Gatesteuerelektrode bis über den Graben hinaus gezogen ist.
  • Gemäß dem Verfahren nach Anspruch 19 ist es möglich, eine Gateverbindungsstruktur einfach herzustellen, bei der die Sourceelektrode selbst als eine Feldplatte dient.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen im folgenden im einzelnen erklärt. Es zeigen:
    • 1A, 1B und 1C Ansichten einer Struktur einer Halbleitervorrichtung gemäß einem ersten bevorzugten Ausführungsbeispiel der Erfindung;
    • 2 ein Diagramm eines Meßergebnisses, das eine Beziehung zwischen einer Grabentiefe und einer Durchschlagspannung zeigt;
    • 3 ein Diagramm, das ein Simulationsergebnis zeigt, um eine Wirkung gemäß dem ersten bevorzugten Ausführungsbeispiel zu demonstrieren;
    • 4A, 4B und 4C Ansichten einer Struktur einer Halbleitervorrichtung gemäß einer ersten Modifikation der Erfindung;
    • 5 eine Ansicht einer Struktur einer Halbleitervorrichtung gemäß einer zweiten Modifikation der Erfindung;
    • 6A, 6B und 6C Ansichten einer Struktur einer Halbleitervorrichtung gemäß einer dritten Modifikation der Erfindung;
    • 7 eine Ansicht einer Struktur einer Halbleitervorrichtung gemäß einer vierten Modifikation der Erfindung;
    • 8A, 8B und 8C Ansichten einer Struktur einer Halbleitervorrichtung gemäß einer fünften Modifikation der Erfindung;
    • 9A, 9B und 9C Ansichten einer Struktur einer Halbleitervorrichtung gemäß einer sechsten Modifikation der Erfindung;
    • 10 eine Draufsicht auf eine Struktur einer Halbleitervorrichtung gemäß einem zweiten bevorzugten Ausführungsbeispiel der Erfindung;
    • 11B und 11C Längsschnitte, die die Struktur der Halbleitervorrichtung gemäß dem zweiten bevorzugten Ausführungsbeispiel der Erfindung zeigen;
    • 12A, 12B und 12C Ansichten einer Struktur einer Halbleitervorrichtung gemäß einem dritten bevorzugten Ausführungsbeispiel der Erfindung;
    • 13A, 13B und 13C Ansichten einer Struktur einer Halbleitervorrichtung gemäß einer siebenten Modifikation der Erfindung;
    • 14B und 14C Ansichten einer Struktur einer Halbleitervorrichtung gemäß einer achten Modifikation der Erfindung;
    • 15A, 15B und 15C Ansichten einer Struktur einer Halbleitervorrichtung gemäß einem vierten bevorzugten Ausführungsbeispiel der Erfindung;
    • 16 ein Diagramm, das ein Simulationsergebnis zeigt, um eine Wirkung gemäß dem vierten bevorzugten Ausfuhrungsbeispiel zu demonstrieren;
    • 17A, 17B und 17C Ansichten einer Struktur einer Halbleitervorrichtung gemäß einer neunten Modifikation der Erfindung;
    • 18A und 18B Ansichten einer Struktur einer Halbleitervorrichtung gemäß einem fünften bevorzugten Ausfuhrungsbeispiel der Erfindung;
    • 19 eine Ansicht einer Struktur einer Halbleitervorrichtung gemäß einer neunten Modifikation der Erfindung;
    • 20, 21A und 21B, 22, 23A und 23B, 24, 25A und 25B, 26, 27A und 27B, 28, 29A und 29B, 30, 31A und 31B, 32, 33A und 33B, 34, 35A und 35B, 36, 37A und 37B, 38, 39A und 39B, 40, 41A und 41B, 42 und 43A und 43B Längsschnitte, die jeweils einen Verfahrensschritt zur Herstellung einer Halbleitervorrichtung gemäß einem sechsten bevorzugten Ausführungsbeispiel der Erfindung zeigen;
    • 44, 45A und 45B, 46, 47A und 47B, 48, 49A und 49B, 50, 51A und 51B, 52 und 53A und 53B Längsschnitte, die jeweils einen Verfahrensschritt zur Herstellung einer Halbleitervorrichtung gemäß einer elften Modifikation der Erfindung zeigen; und
    • 54, 55A und 55B, 56, 57A und 57B, 58 und 59A und 59B Längsschnitte, die jeweils einen Verfahrensschritt zur Herstellung einer Halbleitervorrichtung gemäß einem siebenten bevorzugten Ausführungsbeispiel der Erfindung zeigen;
    • 60A, 60B und 60C eine Draufsicht, einen Längsschnitt und einen Längsschnitt, die jeweils den Zustand zeigen, bei dem der Gegenstand gemäß dem ersten bevorzugten Ausführungsbeispiel der Erfindung für einen Grabengatetyp IGBT (Trench Gate Type) verwendet wird;
    • 61B und 61C Längsschnitte, die jeweils den Zustand zeigen, bei dem der Gegenstand des zweiten bevorzugten Ausführungsbeispiels der Erfindung für einen Grabengatetyp (IGBT) verwendet wird;
    • 62A, 62B und 62C eine Draufsicht, einen Längsschnitt und einen Längsschnitt, die jeweils den Zustand zeigen, bei dem der Gegenstand des dritten bevorzugten Ausfuhrungsbeispiels der Erfindung für einen Grabengatetyp IGBT verwendet wird;
    • 63A, 63B und 63C eine Draufsicht, einen Längsschnitt und einen Längsschnitt, die jeweils einen Zustand zeigen, bei dem der Gegenstand dem vierten bevorzugten Ausfuhrungsbeispiel der Erfindung für einen Grabengatetyp IGBT verwendet wird; und
    • 64A und 64B eine Draufsicht und einen Längsschnitt, die jeweils den Zustand zeigen, bei dem der Gegenstand gemäß dem fünften bevorzugten Ausfuhrungsbeispiel der Erfindung für einen Grabengatetyp IGBT verwendet wird.
  • In den folgenden bevorzugten Ausführungsbeispielen wird beispielsweise ein UMOSFET, der ein vertikaler Leistungstransistor ist, als eine isolierte Gatehalbleitervorrichtung verwendet, die eine MOS-Transistorstruktur gemäß der Erfindung aufweist. Selbstverständlich ist die Erfindung nicht auf den UMOSFET beschränkt, sondern kann allgemein für eine isolierte Gatehalbleitervorrichtung verwendet werden, die eine Gategrabenstruktur aufweist. Andere Beispiele derartiger isolierter Gatehalbleitervorrichtungen sind beispielsweise VMOSFET und IGBT.
  • (Erstes bevorzugtes Ausführungsbeispiel)
  • Die 1A, 1B und 1C zeigen schematische vergrößerte Ansichten, die eine Gateverbindungsstruktur 100 zeigen, die Teil eines n-Kanal UMOSFET gemäß dem ersten bevorzugten Ausführungsbeispiel der Erfindung ist. Insbesondere zeigt 1A eine Draufsicht auf die Gateverbindungsstruktur 100, 1B zeigt eine Längsschnitt entlang einer Linie C1-C2 in 1A, die eine Anordnung der wesentlichen Elemente als innere Struktur des ersten Bereichs P1 eines ersten Grabens 105a zeigt, wie spater diskutiert wird. Ferner zeigt 1C einen Längsschnitt entlang einer Linie C3-C4 der 1A, der eine Siliziummesaregion außerhalb des ersten Bereichs P1 des ersten Grabens 105a zeigt. Für eine einfachere Darstellung sind ferner in 1A eine zweite Hauptelektrode 113 und eine Gateelektrode 108, die später diskutiert werden, jeweils getrennt dargestellt.
  • Wie in 1A gezeigt, ist eine Zellenregion CR eine Kernregion, die einen MOS-Transistorbereich MTP aufweist, in dem Elemente des UMOSFET gebildet sind, und eine Anschlussregion TR benachbart zu der Zellenregion CR mit einem Grenzbereich (Grenze) BL, die dazwischenliegend angeordnet ist, ist eine Region, die zwischen einer Kanalstopregion (nicht gezeigt) die an einem Umfangsrand eines Halbleitersubstrats 1 lokalisiert ist, und der Zellenregion CR sandwichartig angeordnet ist. Spater diskutierte Elementarbestandteile wie etwa ein zweiter Graben 105b, eine Gateelektrode 108, eine Umfangsrandseiten p-Basisschicht 103a und eine Gatebondelektrode oder eine Gateanschlußelektrode (nicht gezeigt) sind in der Anschlussregion TR gebildet.
  • Im folgenden werden unter Bezugnahme auf die 1A, 1B und 1C Elementarbestandteile beschrieben.
  • Wie in den 1B und 1C gezeigt, weist das Halbleitersubstrat 1 vom ersten Leitfahigkeitstyp, dessen Basismaterial Silizium ist, eine Doppelschichtstruktur auf, die eine Halbleiterschicht 101, die eine Basis ist, und eine Halbleiterschicht 102, die auf der Halbleiterschicht 101 gebildet ist, enthält, und eine erste Hauptoberfläche 1S1 und eine zweite Hauptoberfläche 1S2, die sich in einer dritten Richtung D3 gegenüberliegen, also in Richtung der Dicke des Halbleitersubstrats 1. In diesem Fall entspricht der erste Leitfahigkeitstyp einem n-Typ. Die Halbleiterschicht 101 ist ein n+-Typ Substrat, das n-Typ Verunreinigungen mit einer relativ hohen Konzentration aufweist, und die Halbleiterschicht 102 ist eine Epitaxischicht, die n-Typ Verunreinigungen mit einer relativ geringen Konzentration aufweist, die auf einer oberen Hauptflache der Halbleiterschicht 101 durch ein Epitaxiverfahren ausgebildet wird. Auf der Hauptoberfläche 1S2 des Halbleitersubstrats 1 ist eine erste Hauptelektrode 114, die als eine Drainelektrode dient, angeordnet.
  • In der Halbleiterschicht 102 ist eine Halbleiterschicht 103 gebildet, die als eine p-Basisschicht bezeichnet wird, und die Verunreinigungen vom zweiten Leitfähigkeitstyp enthält, der in diesem Fall einem p-Typ entspricht. Die Basisschicht 103 vom zweiten Leitfähigkeitstyp ist von der Zellenregion CR der ersten Hauptoberfläche 1S1 bis zum Inneren des Halbleitersubstrats 1 entlang der dritten Richtung D3 gebildet, und weiter von einer Region in der Anschlussregion TR der ersten Hauptoberfläche 1S1, die definiert ist durch ein Ende, das die Grenze BL ist, und durch das andere Ende, das von der Grenze BL mit einem ersten Abstand d1 entlang einer ersten Richtung D1 beabstandet ist, bis zum Inneren des Halbleitersubstrats 1 unmittelbar darunter liegend, entlang der dritten Richtung D3 gebildet. In diesem Fall ist die erste Richtung D1 parallel zu der ersten Hauptoberflache 1S1 und der zweiten Hauptoberfläche 1S2 und senkrecht zur dritten Richtung D3. Speziell wird ein Bereich der Basisschicht 103, der unterhalb der Anschlussregion TR der ersten Hauptoberfläche 1S1 gebildet ist, und teilweise von einem Bereich unmittelbar unter der Zellenregion CR durch den zweiten Graben 105b getrennt ist, als „Umfangsrandseitenbasisschicht“ 103a bezeichnet. Die Umfangsrandseitenbasisschicht 103a weist einen Eckbereich mit einer vorbestimmten Krümmung auf.
  • Darüber hinaus ist der leiterartig ausgebildete erste Graben 105a von der Zellenregion CR der ersten Hauptoberfläche 1S1 durch die Basisschicht bis zum Inneren des Halbleitersubstrats 1 entlang der dritten Richtung D3 gebildet. Folglich ist eine zweite Tiefe T2 von der ersten Hauptoberflache 1S1 bis zu einer Bodenflache des ersten Grabens 105a größer als eine erste Tiefe T1 von der ersten Hauptoberflache 1S1 bis zu einer Bodenflache der Basisschicht 103 (T1<T2). Im einzelnen weist der Graben 105a eine Mehrzahl von ersten Bereichen P1 und eine Mehrzahl von zweiten Bereichen P2 auf. Eine Mehrzahl der ersten Bereiche P1 ist mit vorbestimmten Abstanden entlang einer zweiten Richtung D2 senkrecht zur ersten Richtung D1 und der dritten Richtung D3 angeordnet, und jeder der ersten Bereiche P1 hat einen Endbereich, der auf der Grenze BL zwischen der Zellenregion CR und der Anschlussregion TR liegt, die sich zu dem einen Endbereich entlang der ersten Richtung D1 erstreckt. Im Gegensatz dazu ist jeder der zweiten Bereiche P2 zwischen Benachbarten der ersten Bereiche P1 angeordnet, die sich entlang der zweiten Richtung D2 erstrecken, um die benachbarten ersten Bereiche P1 miteinander zu verbinden.
  • Ein Gateoxidfilm 106 ist auf den Bodenflächen und Seitenflächen der ersten Bereiche P1 und der zweiten Bereiche P2 des ersten Grabens 105a gebildet, und auf einer oberen Oberflache der Basisschicht 103. In diesem Fall wird ein Bereich des Gateisolationsfilms 106, der auf der Bodenfläche und den Seitenflächen des ersten Grabens 105a gebildet ist, als „erster Gateisolationsfilm“ bezeichnet.
  • Ferner ist eine erste Gatesteuerelektrode 107a gleichmäßig innerhalb des ersten Grabens 105a gebildet, in dem der erste Gateisolationsfilm 106 ausgebildet ist, so dass ihre obere Oberfläche etwas unterhalb einer oberen Oberflache des ersten Grabens 105a liegt. Die erste Gatesteuerelektrode 107a füllt mit anderen Worten den ersten Graben 105a, wobei der erste Gateisolationsfilm 106 dazwischenliegend angeordnet ist. Die erste Gatesteuerelektrode 107a trägt direkt zum Ansteuern eines MOS-Transistors bei, und ist aus einem Polysilizium hoher Konzentration gebildet. Auf einer oberen Oberfläche der ersten Gatesteuerelektrode 107a ist ein Abdeckoxidfilm 2 gebildet.
  • In dem MOS-Transistorbereich MTP ist eine Sourceregion 104 (im folgenden als „zweite Hauptelektrodenregion“ bezeichnet), die eine Halbleiterschicht ist, die n-Typ Verunreinigungen enthält, selektiv derart in der Basisschicht 103 gebildet, dass sie vollständig von dem ersten Graben 105a umschlossen ist. Speziell ist die zweite Hauptelektrodenregion 104 vom ersten Leitfähigkeitstyp von einer Region in der Zellenregion CR der ersten Hauptoberfläche 1S1, die von den benachbarten ersten Bereichen P1 entsprechend der Region 104 und der benachbarten zweiten Bereiche P2 entsprechend der Region 104 umgeben ist, bis zum Inneren der Basisschicht 103 entlang oberer Bereiche der gegenüberliegenden Seitenflächen der benachbarten ersten Bereiche P1 und entlang oberer Bereiche der gegenüberliegenden Seitenflächen der benachbarten zweiten Bereiche P2 gebildet. Folglich bildet eine Draufsichtform oder eine Querschnittsform der jeweiligen zweiten Hauptelektrodenregionen 104 ein Viereck mit einem hohlen Zentrumsbereich. Auf einem Bereich einer oberen Oberfläche der zweiten Hauptelektrodenregion 104 nahe einem Rand oder der oberen Oberflache des ersten Grabens 105a ist der Gateoxidfilm 106 gebildet.
  • Ferner ist ein zweiter Graben 105b von einer Region in der Anschlussregion TR der ersten Hauptoberflache 1S1, die definiert ist durch ein Ende, das die Grenze BL ist, und durch das andere Ende, das von der Grenze BL mit einem Abstand D2 entlang der ersten Richtung D1 beabstandet ist, durch die Basisschicht 103 unmittelbar darunterliegend bis zum Inneren des Halbleitersubstrats 1 entlang der dritten Richtung D3 gebildet. In diesem Fall ist der zweite Abstand d2 kleiner als der erste Abstand d1 (d2<d1). Ferner weist der zweite Graben 105b eine dritte Tiefe T3 auf, die großer ist als die erste Tiefe T1, und erstreckt sich entlang der zweiten Richtung D2, wobei er mit dem einen Endbereich jedes ersten Bereichs P1 verbunden ist. Obwohl nicht in 1A gezeigt, ist der zweite Graben 105b darüber hinaus bei einem Mittelpunkt der Ausbreitung entlang der zweiten Richtung D2 durch einen Teil der Basisschicht 103 getrennt. Die Umfangsrandseitenbasisschicht 103a ist mit anderen Worten elektrisch und mechanisch mit einem Bereich 103b der Basisschicht 103 unmittelbar unter der Zellenregion CR durch einen Separationsbereich (nicht gezeigt) des zweiten Grabens 105b verbunden. Der zweite Graben 105b wird gleichzeitig mit dem ersten Graben 105a gebildet.
  • Der Gateoxidfilm 106 ist ferner auf einer Bodenflache und Seitenfläche des zweiten Grabens 105b gebildet. Speziell wird der Gateoxidfilm 106, der auf einer inneren Wand des zweiten Grabens 105b gebildet ist, als „zweiter Gateisolationsfilm“ bezeichnet, um eine Unterscheidung zu dem Gateoxidfilm 106, der auf anderen Bereichen gebildet ist, vorzunehmen.
  • Ferner ist eine zweite Gatesteuerelektrode 107b gleichmäßig in dem zweiten Graben 105b derart gebildet, dass ihre obere Oberfläche leicht unterhalb einer oberen Oberfläche oder eines Rands des zweiten Grabens 105b liegt. In diesem Fall ist die zweite Gatesteuerelektrode 107b aus Polysilizium hoher Konzentration gebildet. Bei dieser Struktur füllt die zweite Gatesteuerelektrode 107b den zweiten Graben 105b, wobei der zweite Gateisolationsfilm 106 dazwischenliegend angeordnet ist, und ist elektrisch und mechanisch mit der ersten Gatesteuerelektrode 107a an einem Endbereich jedes ersten Bereichs P1 verbunden, der einen Verbindungsbereich der beiden Gräben entspricht. Auf einer oberen Oberfläche der zweiten Gatesteuerelektrode 107b ist darüber hinaus ein Abdeckoxidfilm 2 gebildet. Der Abdeckoxidfilm 2 ist auf der oberen Oberfläche der Basisschicht 103 (103b) mit dem Gateoxidfilm 106 fortlaufend ausgebildet, und ebenfalls auf der oberen Oberfläche der ersten Gatesteuerelektrode 107a mit dem Abdeckoxidfilm 2 fortlaufend ausgebildet.
  • In einer Region der ersten Hauptoberfläche 1S1, die außerhalb eines Endes 103e der Umfangsrandseitenbasisschicht 103a liegt, und sich zu dem Kanalstopper erstreckt, ist ein Isolationsoxidfilm 116 gebildet. Der Isolationsoxidfilm 116 ist ferner auf einer Region in der oberen Oberflache der Umfangsrandseitenbasisschicht 103a von einer Stelle etwas naher an dem zweiten Graben 105b als eine Stelle über einer Bodenfläche des Eckbereichs der Umfangsrandseitenbasisschicht 103a kontinuierlich bis zu dem Ende 103e davon ausgebildet. Ferner ist der Gateoxidfilm 106 auf einer Region in der oberen Oberfläche der Umfangsrandseitenbasisschicht 103a gebildet, der sandwichartig zwischen dem Abdeckoxidfilm 2 und der oberen Oberfläche der zweiten Gatesteuerelektrode 107b eingeschlossen ist, und einem Ende des Isolationsoxidfilms 116, und dieser Gateoxidfilm 106 ist fortlaufend zu dem Abdeckoxidfilm 2 und dem Isolationsoxidfilm 116 gebildet. Daruber hinaus ist ein Schutzfilm 111 über der ersten Hauptoberflache 1S1 gebildet, und dieser Schutzfilm 111 deckt den Abdeckoxidfilm 2, den Gateoxidfilm 106 und den Isolationsoxidfilm 116 ab, die sandwichartig zwischen einer unteren Oberfläche des Schutzfilms 111 und der ersten Hauptoberfläche 1S1 eingeschlossen sind. Der Schutzfilm 111 ist beispielsweise ein BPSG-Film. Im folgenden werden der Abdeckoxidfilm 2, der Gateoxidfilm 106, der Isolationsoxidfilm 116 und der Schutzfilm 111 allgemein als „Isolationsschicht“ bezeichnet. Gemäß dieser Definition bildet folglich die Isolationsschicht einen Film, der auf der gesamten oberen Oberfläche der Basisschicht 103 (103a, 103b, 103c), der oberen Oberfläche der ersten Gatesteuerelektrode 107a, der oberen Oberfläche des ersten Gateisolationsfilms 106 in dem ersten Graben 105a, der oberen Oberflache der zweiten Gatesteuerelektrode 107b, der oberen Oberflache des zweiten Gateisolationsfilms 106 in dem zweiten Graben 105b und einer Region in der Anschlussregion TR der ersten Hauptoberfläche 1S1, die außerhalb des Endes 103e der Umfangsrandseitenbasisschicht 103a liegt, gebildet ist.
  • Ferner sind eine Mehrzahl von ersten Kontaktbereichen oder ersten Sourcekontaktbereichen 112 derart in einer Lochform gebildet (mit einem Viereckquerschnitt) in der Isolationsschicht (106 + 111), um einen Teil 104S der oberen Oberflache jeder zweiten Hauptelektrodenregion (Sourceregion) 104 und einen oberen Flächenbereich freizulegen, der in einem Bereich 103c der Basisschicht 103 liegt, der sandwichartig zwischen benachbarten zweiten Bereichen P2 eingeschlossen ist und von jeweiligen zweiten Hauptelektrodenregionen 104 eingeschlossen ist. Darüber hinaus sind eine Mehrzahl von zweiten Kontaktbereichen oder zweiten Sourcekontaktbereichen 3 derart in einer Lochform (Viereckquerschnitt) in der Isolationsschicht (106 + 111) gebildet, das ein Teil einer oberen Oberflache jedes Bereichs 103b der Basisschicht 103 freigelegt ist, der von einer Seitenfläche des zweiten Grabens 105b auf der Seite der Grenze BL, gegenüberliegenden Seitenflachen der benachbarten ersten Bereiche P1 und einer Seitenfläche auf der Seite des zweiten Grabens des zweiten Bereichs P2, der zum zweiten Graben 105b weist, eingeschlossen ist.
  • Eine zweite Hauptelektrode 113 ist in einer Mehrzahl von ersten Kontaktbereichen 112 und einer Mehrzahl von zweiten Kontaktbereichen 3 und auf einem Bereich der Isolationsschicht (106 + 111) (2 + 111) gebildet, der auf der Zellenregion CR der ersten Hauptoberflache 1S1 liegt. Darüber hinaus erstreckt sich die zweite Hauptelektrode 113 entlang der zweiten Richtung D2, während ein vorbestimmter Abstand zwischen einem Endbereich 113E auf der Seite der Grenze BL und einem Endbereich 108E1 der Gateelektrode 108 aufrechterhalten bleibt, wie spater beschrieben. Um einen Drahtwiderstand zu reduzieren, wird in diesem Fall die zweite Hauptelektrode 113 beispielsweise aus Aluminium gebildet. Die zweite Hauptelektrode 113 wird auch als eine Sourcealuminiumelektrode bezeichnet. Da folglich die zweite Hauptelektrode 113 beide Sourcekontaktbereiche 112 und 3 vollständig füllt, wird die zweite Hauptelektrode 113 mit jedem der zweiten Hauptelektrodenbereiche (Sourceregionen 104) und der Basisschicht 103c unmittelbar unter dem ersten Sourcekontaktbereich 112 durch den ersten Sourcekontaktbereich 112 elektrisch verbunden, und ebenfalls elektrisch mit der Basisschicht 103b unmittelbar unter dem zweiten Sourcekontaktbereich 3 durch den zweiten Sourcekontaktbereich 3.
  • Ferner ist ein dritter Kontaktbereich oder ein Gatekontaktbereich 109 in der Isolationsschicht (2 + 111) auf der Seite der Anschlussregion TR derart gebildet, so dass ein Teil der oberen Oberfläche der zweiten Gatesteuerelektrode 107b freigelegt ist. Darüber hinaus hat der Gatekontaktbereich 109 eine Streifenform, die sich parallel zu dem zweiten Graben 105b entlang der zweiten Richtung D2 erstreckt. Durch Ausbilden des Gatekontaktbereichs 109 in einer Streifenform wird es folglich möglich, den Bereich für eine elektrische Verbindung (Verbindungsregion) zwischen der Gateelektrode 108, wie später beschrieben, und der zweiten Steuerelektrode 107b durch den Gatekontaktbereich 109 erheblich zu vergrößern, wodurch ein Gatedrahtwiderstand reduziert werden kann.
  • Die Gateelektrode 108, die das Innere des Gatekontaktbereichs 109 füllt, ist auf einem Bereich (2 + 111), (106 + 111) in der Isolationsschicht gebildet, der definiert ist durch die Grenze BL, und durch die Stelle 108E1, die von der Grenze BL zur Zellenregion CR entlang der ersten Richtung D1 mit einem dritten Abstand d3 beabstandet, wobei ein Endbereich 113E der zweiten Hauptelektrode 113 nicht erreicht wird, und ferner kontinuierlich auf einem Bereich in der Isolationsschicht, der durch die Grenze BL definiert ist, und durch einen Stelle 108E2, die von der Grenze BL zur Anschlussregion TR entlang der ersten Richtung D1 mit einem vierten Abstand d4 beabstandet ist, der großer ist als der erste Abstand d1 (d4 > d1). Das andere Ende 108E2 der Gateelektrode 108 auf der Seite der Anschlussregion TR ragt folglich zum Kanalstopper jenseits über das Ende 103e der Umfangsrandseitenbasisschicht 103a mit einem Abstand W0 (> 0) hinaus. Daruber hinaus erstreckt sich die Gateelektrode 108 parallel zur zweiten Hauptelektrode 113 entlang der zweiten Richtung D2. Bei einer derartigen Struktur ist die Gateelektrode 108 elektrisch mit der zweiten Gatesteuerelektrode 107b verbunden, und entsprechend die erste Gatesteuerelektrode 107a durch den Gatekontaktbereich 109. Um einen Drahtwiderstand zu reduzieren, wird in diesem Fall die Gateelektrode 108 beispielsweise aus Aluminium gebildet. Folglich wird die Gateelektrode 108 auch als eine Gatealuminiumelektrode bezeichnet. Die Gateelektrode 108 ist ferner elektrisch und mechanisch mit der Gatebondelektrode (Gateanschluß) (nicht gezeigt), die in der Anschlussregion TR gebildet ist, verbunden.
  • Mit dem oben genannten Aufbau erhalt man mit der Halbleitervorrichtung oder die Gateverbindungsstruktur 100 gemäß der Erfindung die folgenden Funktionen und Wirkungen.
    1. (1) Der Gateoxidfilm 106, der auf dem oberen Bereich der Seitenflächen des zweiten Grabens 105b und einem Umfangsbereich davon gebildet ist, ist nur mit dem Abdeckoxidfilm 2 und dem Schutzfilm 111 abgedeckt, und die zweite Gatesteuerelektrode 107b ist elektrisch mit der Gatealuminiumelektrode 108 durch den Gatekontaktbereich 109 unmittelbar über der zweiten Gatesteuerelektrode 107b verbunden. Aus diesem Grund ist ein Grabenendeckbereich 115 nicht mit der ersten Gatesteuerelektrode 107a und der zweiten Gatesteuerelektrode 107b abgedeckt. Folglich ist keine Gatesteuerelektrode an einem Bereich vorhanden, bei dem der Gateoxidfilm 106 aufgrund der Krümmung des Graben-Endeckbereichs 115 dunner wird, und es wird möglich, den Fall zu verhindern, bei dem sich die elektrische Feldspannung, die durch Anlegen der Gatespannung erzeugt wird, lokal auf dem Gateoxidfilm 106 konzentriert.
    2. (2) Da in dem ersten bevorzugten Ausführungsbeispiel der Gatekontaktbereich 109 unmittelbar über dem zweiten Graben 105b angeordnet ist, ist es notwendig, dass eine Breite d2 des zweiten Grabens 105b größer sein sollte als eine Breite W1 des ersten Grabens 105a, um eine derartige Struktur einfacher erreichen zu können. Wenn ein Trockenätzen in einem Prozeß zum Herstellen des Grabens durchgeführt wird, um die Grabenbreite d2 zu erhalten, die großer ist als die Grabenbreite W1, um die oben genannte Anforderung zu erfüllen, wird die Tiefe T3 des zweiten Grabens 105b (die dem Abstand von der ersten Hauptoberfläche 1S1 bis zur Bodenfläche des zweiten Grabens 105b entspricht) größer als die Tiefe T2 des ersten Grabens 105a, aufgrund des µ-Ladeeffekts beim Trockenätzen. In den 1B und 1C sind diese zwei Tiefen T2 und T3 jedoch gleich ausgebildet, jedoch gilt die Beziehung T3 > T2. Wenn beispielsweise die Breite W1 des ersten Bereichs P1 des ersten Grabens 105a 0,6 µm betragt, und die Breite d2 des zweiten Grabens 105b 3 µm, erreicht das Verhältnis der Differenz der Tiefe (T3 - T2)/(T2) ungefähr 10 %. Wie in 2 gezeigt, beweist das experimentelle Ergebnis, dass eine Hauptdurchschlagspannung zwischen einem Drainanschluß und einem Sourceanschluß kleiner wird, je tiefer der Graben ist.
  • Um gleichzeitig ein derartiges Problem zu losen, weist das erste bevorzugte Ausfuhrungsbeispiel eine Struktur auf, bei der das andere Ende 108E2 der Gatealuminiumelektrode 108, die über der ersten Oberflache 1S1 mit der Isolationsschicht (116 + 111) dazwischenliegend angeordnet ist, nach außen oder zu dem Kanalstopper jenseits des Endes 103e der Umfangsrandseitenbasisschicht 103 mit einem Abstand W0 vorsteht. Bei einer derartigen Struktur dient der Vorsprung der Gatealuminiumelektrode 108 als eine Feldplatte, und es wird möglich, die Hauptdurchschlagspannung zwischen dem Drainanschluß und dem Sourceanschluß durch den Feldplatteneffekt der Gatealuminiumelektrode 108 zu erhöhen. Folglich wird es möglich, die Reduzierung der Hauptdurchschlagspannung aufgrund der Vergrößerung der Tiefe des Grabens durch Erhöhung der Hauptdurchschlagspannung aufgrund dieses Effekts zu kompensieren.
  • 3 zeigt ein Diagramm, das ein Berechnungsergebnis einer Simulation der Drain-Source-Hauptdurchschlagspannung VDSS zeigt, bei Verwendung eines Gerätesimulators Medici für Fälle eines Leistungs-UMOSFET mit einer Nennleistung von 30 V, dessen Abstand W0 gemäß 1B gleich 10 µm ist, und eines Leistungs-UMOSFET mit einer Nennleistung von 30 V, dessen Abstand W0 gleich 0 µm ist. Wie in 3 gezeigt, ist die Drain-Source-Hauptdurchschlagspannung VDSS gleich 37,5 V bei dem UMOSFET mit einem Abstand W0 von 0 µm, wahrend die Drain-Source-Hauptdurchschlagspannung VDSS gleich 44 V bei dem UMOSFET mit einem Abstand W0 von 10 µm ist, wobei in dem zuletzt genannten Fall die Reduzierung der Hauptdurchschlagspannung aufgrund der Erhöhung der Tiefe des Grabens kompensiert wird, und eine weitere Erhöhung der Hauptdurchschlagspannung erreicht wird. Aus dem in 3 gezeigten Simulationsergebnis ergibt sich, dass die Verwendung des Feldplatteneffekts, der durch den Vorsprung der Gatealuminiumelektrode 108 erzeugt wird, sehr hilfreich ist.
  • Obwohl die Berechnungen für den Fall durchgeführt wurden, bei dem die Vorsprungsgroße W0 gleich 10 µm in der Simulation gemäß 3 betrug, haben die Erfinder verifiziert, dass der gleiche Effekt erzeugt werden kann, wenn die Vorsprungsgröße W1 nur einen positiven Wert aufweist (W0 >0).
  • (3) Da die Gateverbindung ferner durch Bilden der Gatealuminiumelektrode 108 mit einem Widerstand, der kleiner ist als der der ersten und zweiten Gatesteuerelektrode 107a und 107b, erhalten wird, kann ein Reduzierung des Gatedrahtwiderstands und ferner eine Verbesserung der Effizienz des Ein/Ausschaltens erzielt werden.
  • (Erste Modifikation)
  • Die erste Modifikation soll das erste bevorzugte Ausführungsbeispiel verbessern. Eine charakteristische Eigenschaft dieser ersten Modifikation liegt darin, dass andere Kontaktbereiche für die ersten Bereiche P1 jeweils angeordnet werden, um die oberen Oberflächen der ersten Gatesteuerelektroden 107a freizulegen, die unmittelbar unter der Gatealuminiumelektrode auf der Seite der Zellenregion CR in dem ersten bevorzugten Ausführungsbeispiel liegen. Die charakteristischen Eigenschaften sind im übrigen die gleichen wie bei der Struktur gemäß dem ersten bevorzugten Ausführungsbeispiel. Bezugnehmend auf die Figuren wird im folgenden ein spezifisches Beispiel gemäß der ersten Modifikation im einzelnen beschrieben.
  • 4A zeigt eine Draufsicht, die schematisch eine Gateverbindungsstruktur 100A gemäß der ersten Modifikation zeigt. 4B zeigt einen Längsschnitt entlang der Linie C1-C2 gemäß 4A und 4C zeigt einen Längsschnitt entlang der Linie C3-C4 der 4A. Die 4A, 4B und 4C entsprechen jeweils den 1A, 1B und 1C. Die Bezugsziffern in den 4A, 4B und 4C, die mit denen in den 1A, 1B und 1C identisch sind, repräsentieren die gleichen Elementarbestandteile, die gemäß dem ersten bevorzugten Ausführungsbeispiel beschrieben worden sind.
  • Die in den 4A, 4B und 4C gezeigten charakteristischen Elementarbestandteile, die nicht in dem ersten bevorzugten Ausfuhrungsbeispiel enthalten sind, sind eine Mehrzahl von vierten Kontaktbereichen 131. Speziell ist die Mehrzahl von vierten Kontaktbereichen 131 jeweils derart in einer Lochform in der Isolationsschicht (2 + 111) gebildet, dass ein Teil einer oberen Oberflache eines Bereichs in der erste Gatesteuerelektrode 107a freigelegt ist, die jeden der ersten Bereiche P1 füllt, der durch die Grenze BL definiert ist und eine Stelle, die von der Grenze BL zur Zellenregion CR mit einem dritten Abstand d1 entlang der ersten Richtung D1 beabstandet ist. Darüber hinaus sind die vierten Kontaktbereiche 131 vollständig mit der Gateelektrode 108 gefüllt. Mit einer derartigen Struktur hat die Gateelektrode 108 durch jeden vierten Kontaktbereich 131 auch eine elektrische Verbindung mit der ersten Gatesteuerelektrode 107a.
  • Folglich erhalt man gemäß der ersten Modifikation die gleichen Wirkungen (1) bis (3), wie gemäß dem ersten bevorzugten Ausfuhrungsbeispiel diskutiert, und ferner einen Vorteil (4), nämlich eine weiter Reduzierung des Gatedrahtwiderstands, indem ein Kontaktbereich zwischen der Gatesteuerelektrode und der Gateelektrode 108 weiter reduziert wird, im Vergleich zu dem ersten bevorzugten Ausführungsbeispiel. Ferner kann eine weitere Verbesserung der Effizienz des Ein/Aus-Schaltens erhalten werden.
  • (Zweite Modifikation)
  • Die zweite Modifikation soll das erste bevorzugte Ausführungsbeispiel verbessern. Eine charakteristische Eigenschaft der zweiten Modifikation liegt darin, dass für jeden ersten Bereich P1 der zweite Graben 105b eine zweite Tiefe d2 aufweist, die gleich der ersten Tiefe W1 ist. Andere charakteristische Merkmale sind gleich denen in der Struktur gemäß dem ersten bevorzugten Ausfuhrungsbeispiel. Unter Bezugnahme auf die Figuren wird im folgenden ein spezifisches Beispiel der zweiten Modifikation im einzelnen diskutiert.
  • 5 zeigt eine Draufsicht auf eine Gateverbindungsstruktur 100B gemäß der zweiten Modifikation, die der 1A entspricht. Folglich repräsentieren identische Bezugsziffern in der 5 und in der 1A die gleichen elementaren Bestandteile, wie gemäß dem ersten bevorzugten Ausfuhrungsbeispiel beschrieben.
  • Wie in 5 gezeigt, ist die zweite Breite W2 (die der Breite d2 gemäß 1A entspricht) des zweiten Grabens 105b gleich der ersten Breite W1 des ersten Grabens 105a.
  • Folglich erhält man gemäß der zweiten Modifikation die gleichen Wirkungen (1) bis (3), wie gemäß dem ersten bevorzugten Ausführungsbeispiel. Ferner wird ein Vorteil (4) dahingehend erhalten, dass es möglich wird, Ungleichmäßigkeiten bezuglich der Grabentiefe, aufgrund des µ Ladeeffekts beim Atzen der Gräben zu eliminieren, indem samtliche Gräbenbreiten gleichförmig eingestellt werden. Folglich kann eine weitere Verbesserung der Hauptdurchschlagspannung erhalten werden.
  • Ferner kann die charakteristische Eigenschaft gemäß der ersten Modifikation (die Anordnung der vierten Kontaktbereiche 131) selbstverständlich in der zweiten Modifikation verwendet werden.
  • (Dritte Modifikation)
  • Die dritte Modifikation soll das erste bevorzugte Ausführungsbeispiel verbessern. Eine charakteristische Eigenschaft dieser dritten Modifikation liegt zusammengefaßt darin, dass eine dritte Gatesteuerelektrode in der Isolationsschicht angeordnet ist, auf einer Region in der Anschlussregion TR der ersten Hauptoberflache 1S1, die außerhalb des Endes 103e der Umfangsrandseitenbasisschicht 103a gemäß dem ersten bevorzugten Ausführungsbeispiel liegt, und ein Bereich der Isolationsschicht, der unmittelbar darüber liegt, wird geöffnet, um die Gatealuminiumelektrode 108 weiter elektrisch mit der dritten Gatesteuerelektrode zu verbinden. Andere charakteristische Eigenschaften sind gleich denen der Struktur gemäß dem ersten bevorzugten Ausführungsbeispiel. Im folgenden wird unter Bezugnahme auf die Figuren ein spezifisches Beispiels gemäß der dritten Modifikation im einzelnen erklärt.
  • 6A zeigt eine schematische Draufsicht, die eine Gateverbindungsstruktur 100C gemäß der dritten Modifikation zeigt. 6B zeigt einen Längsschnitt entlang der Linie C1-C2 der 6A, und 6C zeigt einen Längsschnitt entlang der Linie C3-C4 der 6A. Die 6A, 6B und 6C entsprechen jeweils den 1A, 1B und 1C. Bezugszeichen in den 6A, 6B und 6C, die identisch sind mit denen in den 1A, 1B und 1C repräsentieren die gleichen Elementarbestandteile wie gemäß dem ersten bevorzugten Ausführungsbeispiel.
  • Die charakteristischen Elementarbestandteile in den 6A, 6B und 6C, die nicht in dem ersten bevorzugten Ausfuhrungsbeispiel enthalten sind, sind eine dritte Gatesteuerelektrode 208c, ein Schutzfilm 210 und ein vierter Kontaktbereich 212b.
  • Speziell ist die dritte Gatesteuerelektrode 208c in der Isolationsschicht (116 + 210) angeordnet, die auf einer Region in der Anschlussregion TR der ersten Hauptoberfläche 1S1 gebildet ist, die außerhalb des Endes 103e liegt, und mindestens einen Bereich enthalt, der unter der Gateelektrode 108 liegt. Mit anderen Worten, die dritte Gatesteuerelektrode 208c ist über einer oberen Oberfläche der Halbleiterschicht 102 mit dem Isolationsfilm 116 dazwischenliegend angeordnet, bereitgestellt. Ferner erstreckt sich die dritte Gatesteuerelektrode 208c entlang der zweiten Richtung D2. Die dritte Gatesteuerelektrode 208c ist beispielsweise aus Polysilizium gebildet. Das andere Ende (nicht gezeigt) der dritten Gatesteuerelektrode 208c ist darüber hinaus auf der äußeren Seite in der ersten Richtung D1 außerhalb des anderen Endes 108E2 der Gateelektrode 108 (die Stelle, die von der Grenze BL mit dem vierten Abstand d4 beabstandet ist) angeordnet.
  • Ferner ist der vierte Kontaktbereich 212b derart in einer Streifenform in der Isolationsschicht 210 gebildet, die ein Schutzfilm entlang der zweiten Richtung D2 ist, dass ein Teil einer oberen Oberflache der dritte Gatesteuerelektrode 208c, die unmittelbar unter der Gateelektrode 108 liegt, freigelegt ist, und er darüber hinaus vollständig mit der Gateelektrode 108 gefüllt ist. Folglich hat die Gateelektrode 108 auch eine elektrische Verbindung mit der dritten Gatesteuerelektrode 208c durch den vierten Kontaktbereich 212b. Da darüber hinaus der vierte Kontaktbereich 212b eine grabenahnliche Form aufweist, die sich streifenförmig erstreckt, ist der Kontaktbereich oder die Kontaktregion zwischen der Gateelektrode 108 und der dritten Gatesteuerelektrode 208c großer als im Falle eines Kontaktlochs. Mit einer derartigen Struktur wird eine elektrische Kontinuität zwischen der ersten und zweiten Gatesteuerelektrode 107a und 107b und der dritten Gatesteuerelektrode 208c erhalten. Wenn der vierte Kontaktbereich 212b als „der zweite Gatekontaktbereich“ bezeichnet wird, wird der dritte Kontaktbereich 109 als „der erste Gatekontaktbereich“ bezeichnet.
  • Mit der oben genannten Struktur werden gemäß der dritten Modifikation die gleichen Wirkungen (1) bis (3) erhalten, wie gemäß dem ersten bevorzugten Ausführungsbeispiel diskutiert, und ferner ein Vorteil (4) dahingehend, dass es möglich wird, den Gatedrahtwiderstand zu reduzieren, indem die elektrische Verbindung zwischen der Gateelektrode 108 und der dritten Gatesteuerelektrode 208c hinzugefügt wird. Ferner kann die Effizienz des Ein-/Ausschaltens verbessert werden.
  • (Vierte Modifikation)
  • Die vierte Modifikation ist eine Abwandlung der dritten Modifikation. Ein charakteristisches Merkmal der vierten Mofifikation liegt darin, dass der vierte Kontaktbereich durch eine Mehrzahl von Kontaktlöchern gebildet ist. Obwohl diese Struktur den Kontaktbereich zwischen der Gateelektrode 108 und der dritten Gatesteuerelektrode 208c im Vergleich zu der dritten Modifikation reduziert, werden statt dessen folgende Wirkungen erhalten. Im übrigen sind die charakteristischen Eigenschaften gleich denen der Struktur gemäß dem ersten bevorzugten Ausfuhrungsbeispiel und der dritten Modifikation. Im folgenden wird unter Bezugnahme auf die Figuren ein spezifisches Beispiel der vierten Modifikation in Bezug auf deren charakteristisches Merkmal beschrieben.
  • 7 zeigt eine schematische Draufsicht, die eine Gateverbindungsstruktur 100D gemäß der vierten Modifikation zeigt, die der 1A entspricht. Folglich repräsentieren die Bezugsziffern in 7, die mit denen in den 1A und 6A identisch sind, die gleichen elementaren Bestandteile, die gemäß dem ersten bevorzugten Ausfuhrungsbeispiel und der dritten Modifikation beschrieben wurden.
  • Wie in 7 gezeigt, sind vierte Kontaktbereiche oder zweite Gatekontaktbereiche 216 Kontaktlöcher, die jeweils einen rechteckigen Querschnitt aufweisen, dessen Längsrichtung die zweite Richtung d2, und dessen Querrichtung die erste Richtung D1 ist. Eine Mehrzahl von vierten Kontaktbereichen 216 ist entlang der zweiten Richtung D2 mit vorbestimmten Abständen DH ausgerichtet. Die vierten Kontaktbereiche 216 sind ferner vollständig mit der Gatealuminiumelektrode 108 gefüllt.
  • Mit der oben genannten Struktur werden gemäß der vierten Modifikation die gleichen Wirkungen (1) bis (3) erhalten, wie bereits gemäß dem ersten bevorzugten Ausfuhrungsbeispiel diskutiert, und ferner ein Vorteil (4) dahingehend, dass es möglich wird, die Beschädigung des Isolationsoxidfilms 116 zu reduzieren, die durch den Trockenätzschritt im Herstellungsverfahren erzeugt wird, aufgrund einer Reduzierung des Kontaktbereichs zwischen der Gatealuminiumelektrode 108 und den jeweiligen vierten Kontaktbereichen 216, verglichen mit der dritten Modifikation. Somit kann eine Verbesserung der Ausbeute und Zuverlässigkeit der Gates erhalten werden.
  • (Fünfte Modifikation)
  • Die fünfte Modifikation soll das erste bevorzugte Ausführungsbeispiel verbessern. Ein charakteristisches Merkmal liegt darin, dass ein dritter Graben in einer Maschenform (Gitterform), der die Umfangsrandseitenbasisschicht 103a durchdringt, in einem Bereich von einer äußeren Seitenfläche des zweiten Grabens 105b zu dem Ende 103e angeordnet ist. Andere Elementarbestandteile sind gleich denen der Struktur gemäß dem ersten bevorzugten Ausführungsbeispiel. Im folgenden wird unter Bezugnahme auf die Figuren ein spezifisches Beispiel der fünften Modifikation in Bezug auf deren charakteristische Eigenschaft im einzelnen beschrieben.
  • 8A zeigt schematisch eine Draufsicht, die eine Gateverbindungsstruktur 100E gemäß der fünften Modifikation zeigt, 8B zeigt einen Längsschnitt entlang der Linie C1-C2 der 8A, und 8C zeigt einen Längsschnitt entlang der Linie C3-C4 der 8A. Die 8A, 8B und 8C entsprechen jeweils den 1A, 1B und 1C. Die Bezugszeichen in den 8A, 8B und 8C, die identisch sind mit denen in den 1A, 1B und 1C repräsentieren die gleichen Elementarbestandteile, die gemäß dem ersten bevorzugten Ausfuhrungsbeispiel beschrieben wurden.
  • Wie in den 8A, 8B und 8C gezeigt, ist der dritte Graben 301 in einer Maschenform von einer Region in der Anschlussregion TR der ersten Hauptoberflache 1S1, die von einem äußeren Bereich der Seitenfläche des zweiten Grabens 105b auf der Seite des Kanalstoppers bis zum Ende 103e der Umfangsrandseitenbasisschicht 103a reicht, durch die Basisschicht 103a, die unterhalb der Anschlussregion TR liegt, hindurch bis ins Innere des Halbleitersubstrats 1 entlang der dritten Richtung D3 gebildet. Darüber hinaus hat der dritte Graben 301 eine Mehrzahl von ersten Bereichen (Seitenbereiche) 301A, die sich entlang der ersten Richtung D1 erstrecken, wahrend sie mit der Seitenfläche des zweiten Grabens 105b auf der Seite des Kanalstoppers verbunden sind, und n zweite Bereiche (Langsbereiche) 301b (n ist eine natürliche Zahl), die sich jeweils entlang der zweiten Richtung D2 erstrecken, während sie senkrecht zu den ersten Bereichen 301A sind.
  • Ferner ist ein dritter Gateisolationsfilm 106, beispielsweise aus einem Oxidfilm, auf den Bodenflachen und Seitenflächen der ersten Bereiche 301A und zweiten Bereichen 301B des dritten Grabens 301 gebildet. Der dritte Gateisolationsfilm 106 ist mit dem zweiten Gateisolationsfilm 106 fortlaufend ausgebildet, der in dem zweiten Graben 105b gebildet ist, als Einheit an Verbindungsbereichen zwischen den ersten Bereichen 301A und dem zweiten Graben 105b.
  • Eine dritte Gatesteuerelektrode 304, die in einer Draufsicht eine Maschenform aufweist, ist derart in dem dritten Graben 301 gebildet, dass sie unterhalb einer oberen Oberfläche des dritten Grabens 301 liegt, und darüber hinaus füllt die Gatesteuerelektrode 304 den dritten Graben 301, wobei der dritte Gateisolationsfilm 106 dazwischenliegend angeordnet ist. Die dritte Gatesteuerelektrode 304 ist elektrisch mit der zweiten Gatesteuerelektrode 107b an den Verbindungsbereichen zwischen dem zweiten Graben 105b und den ersten Bereichen 301A des dritten Grabens 301 verbunden. Die dritte Gatesteuerelektrode 304 ist aus dem gleichen Material wie die zweite Gatesteuerelektrode gebildet.
  • Ferner ist ein vierter Kontaktbereich oder ein zweiter Gatekontaktbereich 303 in der Isolationsschicht (2 + 111) derart gebildet, dass ein Teil einer oberen Oberfläche der dritten Gatesteuerelektrode 304 freigelegt ist, während er sich entlang der ersten Richtung D1 und der zweiten Richtung D2 erstreckt, um eine Maschenform zu bilden. Darüber hinaus ist der vierte Kontaktbereich 303 vollständig mit der Gatealuminiumelektrode 108 gefüllt, und die jeweiligen Seitenbereiche des vierten Kontaktbereich 308, die sich jeweils entlang der ersten Richtung D1 erstrecken, sind mit dem dritten Kontaktbereich oder dem ersten Gatekontaktbereich 109 in einer Streifenform verbunden, die sich parallel zu dem zweiten Graben 105b entlang der zweiten Richtung D2 erstreckt. Folglich hat auch die Gatealuminiumelektrode 108 eine elektrische Verbindung mit der dritten Gatesteuerelektrode 305 durch den vierten Kontaktbereich 303, der sich maschenförmig erstreckt.
  • Mit der oben genannten Struktur werden gemäß der fünften Modifikation die gleichen Wirkungen (1) bis (3) erreicht, wie gemäß dem ersten bevorzugten Ausführungsbeispiel diskutiert, und ferner ein Vorteil (4) dahingehend, dass es möglich wird, den Kontaktbereich zwischen der Gatealuminiumelektrode 108 und der dritten Gatesteuerelektrode 304 zu vergrößern, indem die Anzahl der ersten Bereiche 301A und der zweiten Bereiche 301B des dritten Grabens 301 erhöht wird. Folglich kann eine weitere Reduzierung des Gatedrahtwiderstands erreicht werden.
  • (Sechste Modifikation)
  • Die sechste Modifikation ist eine Abwandlung der fünften Modifikation. Ein charakteristisches Merkmal der sechsten Modifikation liegt darin, dass der dritte Kontaktbereich und der vierte Kontaktbereich jeweils eine Mehrzahl von Kontaktlöchern bilden, die an Kreuzungsbereichen der Graben liegen. Die anderen Elementarbestandteile sind die gleichen wie bei der Struktur gemäß dem ersten bevorzugten Ausfuhrungsbeispiel und der fünften Modifikation. Im folgenden wird unter Bezugnahme auf die beigefügten Zeichnungen ein spezifisches Beispiel der sechsten Modifikation in Bezug auf deren charakteristische Eigenschaft im einzelnen diskutiert.
  • 9A zeigt eine schematische Draufsicht, die eine Gateverbindungsstruktur 100F gemäß der sechsten Modifikation zeigt, 9B zeigt einen Längsschnitt entlang der Linie C1-C2 gemäß 9A, und 9C zeigt einen Längsschnitt entlang der Linie C3-C4 gemäß 9A.
  • Die 9A, 9B und 9C entsprechen jeweils den 8A, 8B und 8C. Die Bezugszeichen in den 9A, 9B und 9C, die mit denen in den 8A, 8B und 8C identisch sind, repräsentieren die gleichen Elementarbestandteile, wie gemäß dem ersten bevorzugten Ausfuhrungsbeispiel und der fünften Modifikation beschrieben.
  • Wie in den 9A, 9B und 9C gezeigt, ist ein dritter Kontaktbereich 109a aus einer Mehrzahl von Kontaktlöchern gebildet, die jeweils nahe einem Verbindungsbereich oder Kreuzungsbereich 109CP zwischen dem zweiten Graben 105b und jedem Seitenbereich 301A des dritten Grabens 301 gebildet sind. Darüber hinaus ist eine Mehrzahl der Kontaktlocher 109a entlang der zweiten Richtung D2 mit vorbestimmten Abständen HD1 ausgerichtet.
  • Ferner ist ein vierter Kontaktbereich 402 in der Isolationsschicht (106 + 111) derart gebildet, dass ein Teil einer oberen Oberflache der dritten Gatesteuerelektrode 304 freigelegt ist, und ferner ist das Innere des vierten Kontaktbereichs 402 vollständig mit der Gateelektrode 108 gefüllt. Folglich hat die Gateelektrode 108 auch eine elektrische Verbindung mit der dritten Gatesteuerelektrode 304 durch den vierten Kontaktbereich 402. Der vierte Kontaktbereich 402 ist durch eine Mehrzahl von Kontaktlöchern gebildet, die an Kreuzungsbereichen 401 zwischen den Seitenbereichen 301A des dritten Grabens 301, die sich entlang der ersten Richtung D1 erstrecken, und Längsbereichen 301B des dritten Grabens 301, die sich entlang der zweiten Richtung D2 erstrecken, jeweils gebildet sind. Ähnlich ist eine Mehrzahl von Kontaktlochern 402 entlang der zweiten Richtung D2 mit vorbestimmten Abstanden HD1 ausgerichtet.
  • Mit der oben genannten Struktur werden gemäß der sechsten Modifikation die gleichen Wirkungen (1) bis (3) erhalten, wie gemäß dem ersten bevorzugten Ausführungsbeispiel diskutiert, und ferner ein Vorteil (4) dahingehend, dass es möglich wird, eine Uberlappungstoleranz bei der Bildung der Kontakte zu verbessern, da die Kreuzungsbereiche 401 weniger anfällig für eine seitliche oder vertikale Fehlausrichtung der Kontaktlocher sind, als die Seitenbereiche 301A, und folglich kann eine Verbesserung in Bezug auf Ausbeute und Zuverlässigkeit der Gates erhalten werden.
  • (Zweites bevorzugtes Ausfuhrungsbeispiel)
  • Das zweite bevorzugte Ausfuhrungsbeispiel folgt dem Grundkonzept gemäß dem ersten bevorzugten Ausfuhrungsbeispiel, nämlich der Schaffung eines zweiten Grabens, der sich entlang der zweiten Richtung erstreckt und mit den ersten Bereichen des ersten Grabens und der Gatealuminiumelektrode verbunden ist, die mit der zweiten Gatesteuerelektrode, die das Innere des zweiten Grabens füllt, durch den Gatekontaktbereich elektrisch verbunden ist, der in Streifenform unmittelbar über dem zweiten Graben gebildet ist, und modifiziert die Struktur gemäß dem ersten bevorzugten Ausführungsbeispiel. Ein Hauptpunkt des charakteristischen Merkmals gemäß dem zweiten bevorzugten Ausfuhrungsbeispiel liegt darin, dass eine andere Sourceelektrode, die elektrisch mit der Sourceelektrode in der Zellenregion CR verbunden ist, über der Anschlussregion TR außerhalb der Gatealuminiumelektrode angeordnet ist, und die zusätzlich angeordnete Sourceelektrode elektrisch mit der Umfangsrandseitenbasisschicht durch einen Kontaktbereich unmittelbar darunter liegend verbunden ist. Darüber hinaus hat die zusatzlich angeordnete Sourceelektrode die Funktion einer Feldplatte durch das andere Ende auf der Seite des Kanalstoppers, und steht zu dem Kanalstopper jenseits des Endes der Umfangsrandseitenbasisschicht vor. Im folgenden wird unter Bezugnahme auf die Figuren eine charakteristische Struktur gemäß dem zweiten bevorzugten Ausführungsbeispiel beschrieben.
  • 10 zeigt eine schematische vergrößerte Draufsicht einer Gateverbindungsstruktur 150, die Teil eines n-Kanal UMOSFET gemäß dem zweiten bevorzugten Ausführungsbeispiel der Erfindung ist. Die 11B und 11C zeigen Längsschnitte entlang der Linien C1-C2 und C3-C4 gemäß 10. In 10 sind ahnlich wie in 1A zum leichteren Verständnis eine erste Elektrodenschicht für eine zweite Hauptelektrode 113, eine zweite Elektrodenschicht für eine zweite Hauptelektrode 118 und eine Gateelektrode 108, wie spater diskutiert, jeweils geteilt dargestellt.
  • Die Bezugszeichen in den 10, 11B und 11C, die mit denen in den 1A, 1B und 1C identisch sind, repräsentieren die gleichen Elementarbestandteile, wie gemäß dem ersten Ausführungsbeispiel beschrieben. Aus diesem Grund wird die Beschreibung des ersten bevorzugten Ausführungsbeispiels auch für die Beschreibung dieser Elementarbestandteile verwendet. Im Folgenden werden die Elementarbestandteile gemäß dem zweiten bevorzugten Ausführungsbeispiel mit einer speziellen Gewichtung des charakteristischen Merkmals, das von dem des ersten bevorzugten Ausfuhrungsbeispiels verschieden ist, diskutiert.
  • Wie in den 10, 11B und 11C gezeigt, ist die erste Elektrodenschicht für die zweite Hauptelektrode oder die Sourcealuminiumelektrode 113 in den jeweiligen ersten Kontaktbereichen 112 und den jeweiligen zweiten Kontaktbereichen 3 und auf einem Bereich in der Isolationsschicht (2 + 111) (106 + 111) gebildet, der auf der Zellenregion CR der ersten Hauptoberflache 1S1 liegt. Darüber hinaus hat die erste Elektrodenschicht für die zweite Hauptelektrode 113 einen Endbereich 113E, der von der Grenze BL in Richtung der Zellenregion CR mit einem siebenten Abstand d7 entlang der ersten Richtung D1 beabstandet ist, und erstreckt sich entlang der zweiten Richtung D2, die elektrisch mit den zweiten Hauptelektrodenregionen 104 und den Basisschichten 103c und 103b verbunden ist.
  • Ferner ist die Gateelektrode 108 in dem dritten Kontaktbereich 109, auf einem Bereich in der Isolationsschicht (2 + 111), (106 + 111), der durch die Grenze BL definiert ist, und durch eine Stelle, die von der Grenze BL in Richtung der Zellenregion CR mit einem dritten Abstand d3, der kleiner ist als der siebente Abstand d7 (d3 < d7), entlang der ersten Richtung D1 beabstandet ist, und auf einem Bereich in der Isolationsschicht, der definiert ist durch die Grenze BL und eine Stelle, die von der Grenze BL in Richtung der Anschlussregion TR mit einem vierten Abstand d4 beabstandet ist, der kleiner ist als der erste Abstand d1 (d2 < d4 < d1), entlang der ersten Richtung D1 beabstandet ist. Darüber hinaus erstreckt sich die Gateelektrode 108 parallel zu dem zweiten Graben 105b entlang der zweiten Richtung D2, und ist elektrisch mit der zweiten Gatesteuerelektrode 107b durch den dritten Kontaktbereich 109 in Streifen verbunden, die sich entlang der zweiten Richtung D2 erstrecken. Folglich unterscheidet sich das zweite bevorzugte Ausführungsbeispiel von dem ersten bevorzugten Ausführungsbeispiel dadurch, dass die Vorsprungsgröße d4 der Gateelektrode 108 in Richtung des Kanalstoppers kleiner ist als die Vorsprungsgröße d1 der Basisschicht 103 von der Grenze BL zu dem Kanalstopper.
  • Darüber hinaus ist ein vierter Kontaktbereich 117 derart in der Isolationsschicht (106 + 111) gebildet, dass ein Teil einer oberen Oberflache eines Bereichs in der Umfangsrandseitenbasisschicht 103a freigelegt ist, der sandwichartig eingeschlossen ist zwischen einer Stelle, die von der Grenze BL zur Anschlussregion TR mit einem fünften Abstand d5, der kurzer ist als der erste Abstand d1 und länger als der vierte Abstand d4 (d4 < d5 < d1), entlang der ersten Richtung D1 beabstandet ist, und dem anderen Ende 103e der Basisschicht 103, das von der Grenze BL mit dem ersten Abstand d1 beabstandet ist. Daruber hinaus erstreckt sich der vierte Kontaktbereich 117 parallel zu dem zweiten Graben 105b und den dritten Kontaktbereichen 119 in Streifen entlang der zweiten Richtung D2, um eine Streifenform zu bilden. Wenn der erste Kontaktbereich 112 und der zweite Kontaktbereich 3 als „erster und zweiter Sourcekontaktbereich“ bezeichnet werden, wird der vierte Kontaktbereich 117 als „dritter Sourcekontaktbereich“ bezeichnet.
  • Ferner ist die zweite Elektrodenschicht für die zweite Hauptelektrode oder die zweite Sourcealuminiumelektrode 118, die einen Kernbereich des zweiten bevorzugten Ausführungsbeispiels bildet, in dem vierten Kontaktbereich 117 und auf einem Bereich in der Isolationsschicht (106 + 111), (116 + 111) gebildet, der definiert ist durch die Stelle, die von der Grenze BL zur Anschlussregion TR mit dem fünften Abstand d5 entlang der ersten Richtung d1 beabstandet ist, und einer Stelle, die von der Grenze BL zur Anschlussregion TR mit einem sechsten Abstand d6, der größer ist als der erste Abstand d1 (d6 > d1) entlang der ersten Richtung D1 beabstandet ist. Darüber hinaus erstreckt sich die zweite Elektrodenschicht für die zweite Hauptelektrode 118 parallel zu der ersten Elektrodenschicht für die zweite Hauptelektrode 113 entlang der zweiten Richtung D2, und ist elektrisch mit der Umfangsrandseitenbasisschicht 103a durch den vierten Kontaktbereich 117 verbunden.
  • Da darüber hinaus in dem zweiten bevorzugten Ausfuhrungsbeispiel die Lange der ersten Elektrodenschicht für die zweite Hauptelektrode 113 und der zweiten Elektrodenschicht für die zweite Hauptelektrode 118 entlang der zweiten Richtung D2 länger sind als die Länge der Gateelektrode 108 entlang der zweiten Richtung D2, und ein Endbereich des dritten Kontaktbereichs 109 entlang der zweiten Richtung D2 auf dieser Seite des einen Endbereichs 108e der Gateelektrode 108 entlang der zweiten Richtung D2 angeordnet ist, ist die Länge des vierten Kontaktbereichs 117 entlang der zweiten Richtung D2 größer als die Länge des dritten Kontaktbereichs 109 entlang der zweiten Richtung D2.
  • In dem zweiten bevorzugten Ausführungsbeispiel ist eine Verbindungsschicht 119, die sich von der Zellenregion CR und der Anschlussregion TR über die Grenze BL entlang der zweiten Richtung D2 erstreckt, auf einem Bereich in der Isolationsschicht (106 + 111), (2 + 111) gebildet, der definiert ist durch einen Endbereich 113E der ersten Elektrodenschicht für die zweite Hauptelektrode 113 und durch einen Endbereich 118E der zweiten Elektrodenschicht für die zweite Hauptelektrode 118, von der Grenze BL weg zur Anschlussregion TR mit dem fünften Abstand d5 entlang der ersten Richtung d1 beabstandet. Darüber hinaus hat die Verbindungsschicht 119 eine Seitenfläche 119S, die von dem einen Endbereich 108E der Gateelektrode 108 entlang der zweiten Richtung D2 mit einem vorbestimmten Abstand DD angeordnet ist, und erstreckt sich entlang der ersten Richtung D1. Mit einer derartigen Struktur koppelt die Verbindungsschicht 119 diese Elektrodenschichten 113 und 118, um dadurch diese Elektrodenschichten 113 und 118 miteinander elektrisch zu verbinden. Als Ergebnis wird eine Spannung, die äquivalent ist zu der, die an die erste Elektrodenschicht für die zweite Hauptelektrode 113 angelegt ist, an die Umfangsrandseitenbasisschicht 103a angelegt.
  • Gemäß dem zweiten bevorzugten Ausführungsbeispiel ist es nicht immer notwendig, den zweiten Graben 105b durch die Basisschicht 103 zu teilen.
  • Aus der oben gegebenen Diskussion ergibt sich, dass gemäß dem zweiten bevorzugten Ausfuhrungsbeispiel im Grunde die gleichen Wirkungen (1) bis (3) erhalten werden, wie gemäß dem ersten bevorzugten Ausfuhrungsbeispiel diskutiert. Da die zweite Gatesteuerelektrode 107b elektrisch mit der Gatealuminiumelektrode 108 durch den Gatekontaktbereich 109 unmittelbar über der zweiten Gatesteuerelektrode 107b in der Gateverbindungsstruktur 150 elektrisch verbunden ist, ist (1) der Graben-Endeckbereich 105 nicht mit den Gatesteuerelektroden abgedeckt. Folglich ist keine Gatesteuerelektrode an dem Bereich vorhanden, wo der Gateoxidfilm 106 aufgrund der Krümmung dünner wird, und es wird möglich zu verhindern, dass sich die elektrische Feldspannung, die durch Anlegen der Gatespannung erzeugt wird, auf dem Gateoxidfilm 106 konzentriert. (2) Da das andere Ende der zweiten Soucealuminiumelektrode 118 zu dem Kanalstopper jenseits des Endes 103e der Umfangsrandseitenbasisschicht 103a vorsteht (mit dem Abstand W0 in den 11B und 11C), wird die Drain-Source-Hauptdurchschlagspannung durch den Feldplatteneffekt verbessert, und es wird möglich, eine Reduzierung der Durchschlagsspannung aufgrund von Unregelmäßigkeiten der Grabentiefen zu reduzieren. (3). Da die Gatealuminiumelektrode 108, die einen geringeren Widerstand aufweist, als die der ersten und zweiten Gatesteuerelektrode 107a und 107b gebildet wird, ist es möglich, eine Reduzierung des Gatedrahtwiderstandes zu erreichen, sowie ein effizientes Ein-/Ausschalten.
  • (Drittes bevorzugtes Ausführungsbeispiel)
  • Das dritte bevorzugte Ausführungsbeispiel soll das erste bevorzugte Ausführungsbeispiel verbessern, wobei das Grundkonzept gemäß dem ersten bevorzugten Ausfuhrungsbeispiel beibehalten bleibt. Eine charakteristische Eigenschaft gemäß dem dritten bevorzugten Ausführungsbeispiel liegt darin, dass eine Wannenschicht von dem zweiten Leitfähigkeitstyp (im folgenden ein p-Typ) gebildet ist, anstelle der Umfangsrandseitenbasisschicht 103a gemäß dem ersten bevorzugten Ausführungsbeispiel, die dicker ist als die Basisschicht 103, um einen Umfangsbereich an einem Ende der Basisschicht 103 abzudecken, mit einem darin enthaltenen zweiten Graben 105b. Im folgenden wird unter Bezugnahme auf die Figuren eine Struktur der Gateverbindung in der Halbleitervorrichtung gemäß dem dritten bevorzugten Ausfuhrungsbeispiel beschrieben.
  • 12A zeigt eine vergrößerte Draufsicht, die eine Gateverbindungsstruktur 110 zeigt, die Teil eines n-Kanal UMOSFET gemäß dem dritten bevorzugten Ausführungsbeispiel der Erfindung ist. Die 12B und 12C sind Längsschnitte entlang der Linien C1-C2 und C3-C4 der 12A. In 12A sind zum leichteren Verständnis, ähnlich wie in 1A, die zweite Hauptelektrode 113 und die Gateelektrode 108 jeweils geteilt dargestellt. Ferner repräsentieren Bezugszeichen in den 12A, 12B und 12C, die mit denen in den 1A, 1B und 1C identisch sind, die gleichen Elementarbestandteile, wie gemäß dem ersten bevorzugten Ausführungsbeispiel beschrieben. Aus diesem Grund wird die Beschreibung des ersten bevorzugten Ausführungsbeispiels zur Beschreibung dieser Elementarbestandteile verwendet. Somit werden im folgenden die Elementarbestandteile gemäß dem dritten bevorzugten Ausführungsbeispiel beschrieben, mit einer besonderen Betonung auf das charakteristische Merkmal, das von dem ersten bevorzugten Ausführungsbeispiel verschieden ist.
  • Wie in den 12A, 12B und 12C gezeigt, ist die Basisschicht 103 vom zweiten Leitfähigkeitstyp (in diesem Fall beispielsweise p-Typ) von der Zellenregion CR der ersten Hauptoberflache 1S1 zur ersten Bodenfläche 103b, die in dem Halbleitersubstrat 1 liegt (speziell der Halbleiterschicht 102) entlang der dritten Richtung D3 gebildet, und hat einen Endbereich 103E, der auf der Grenze BL liegt, und eine erste Tiefe T1 von der ersten Hauptoberflache 1S1 zu der ersten Bodenfläche 103B.
  • Ferner ist eine Wannenschicht 130 vom zweiten Leitfähigkeitstyp (in diesem Fall p-Typ) gebildet, der einen Kernbereich gemäß dem dritten bevorzugten Ausführungsbeispiel darstellt, und mit einem Endbereich 103E der Basisschicht 103 an der Grenze BL verbunden, von einer Region in der Anschlussregion TR der ersten Hauptoberfläche 1S1, die definiert ist durch ein Ende, das die Grenze BL ist, und das andere Ende oder ein Ende, das von der Grenze BL zur Anschlussregion TR mit dem ersten Abstand d1 entlang der ersten Richtung D1 beabstandet ist, bis zu einer vierten Bodenfläche 130b, die in der Halbleiterschicht 102 liegt, entlang der dritten Richtung D3 gebildet. Darüber hinaus hat die p-Typ Wannenschicht 130 eine vierte Tiefe T4 von der ersten Hauptoberfläche 1S1 bis zur vierten Bodenflache 130B. Zusatzlich hat die Wannenschicht 130 einen Basisschichtabdeckungsbereich 130P, der von einem Bereich 103BA in der ersten Bodenflache 130B der Basisschicht 103, die sandwichartig eingeschlossen ist zwischen der Grenze BL und einer Stelle oder einem Ende (Startpunkt) 130e1, das von der Grenze BL mit dem fünften Abstand d5 entlang der ersten Richtung D1 beabstandet ist, bis zur vierten Bodenfläche 130b der Wannenschicht 130 ins Innere der Halbleiterschicht 102, gebildet ist, einen Eckbereich mit einer vorbestimmten Krümmung. Die Wannenschicht 130 ist mit anderen Worten elektrisch mit der Basisschicht 103 verbunden, indem der Bodenflächenbereich 103BA der Basisschicht 103 mit dem Basisschichtabdeckungsbereich 130P vollständig abgedeckt ist. Ein an die Wannenschicht 130 angelegtes Potential ist somit äquivalent zu einem an die Sourcealuminiumelektrode 113 angelegten Potential.
  • Der fünfte Abstand d5 ist kleiner als der sechste Abstand d6 zwischen der Grenze BL und dem einen Endbereich 113E der zweiten Hauptelektrode 113 auf der Seite der Grenze BL in der ersten Richtung D1. Darüber hinaus gilt für die erste Tiefe T1, eine zweite Tiefe T2 von der ersten Hauptoberfläche 1S1 zur zweiten Bodenfläche 105aB, und eine vierte Tiefe T4 die Beziehung T1 < T2 < T4.
  • Gemäß dem dritten bevorzugten Ausführungsbeispiel ist der zweite Graben 105b von einer Region in der ersten Hauptoberfläche 1S1, die definiert ist durch ein Ende, das die Grenze BL ist, und das andere Ende, das von der Grenze BL weg zur Anschlussregion TR mit einem zweiten Abstand d2, der kleiner ist als der erste Abstand d1 entlang der ersten Richtung D1, beabstandet ist, bis zu einer dritten Bodenfläche 105bB, die in der Wannenschicht 130 liegt, entlang der dritten Richtung D3 gebildet, und darüber hinaus hat der zweite Graben 105b eine dritte Tiefe T3 von der ersten Hauptoberfläche 1S1 zur dritten Bodenfläche 105bB. Der wesentliche Punkt ist, dass die Beziehung T1 < T3 < T4 zwischen der dritten Tiefe T3 und der vierten Tiefe T4 gilt. Die dritte Bodenfläche 105bB des zweiten Grabens 105b verläuft nicht durch die Wannenschicht 130, und die dritten Bodenflache 105bB des zweiten Grabens 105b und ein Bereich darüber sind vollständig in der Wannenschicht 130 enthalten und von dieser umschlossen, die das gleiche Potential wie die Basisschicht 103 aufweist.
  • Darüber hinaus ist gemäß dem dritten bevorzugten Ausfuhrungsbeispiel die Isolationsschicht (106 + 111), (116 + 111) auf einer oberen Oberflache der Wannenschicht 130 und auf einer Region in der Anschlussregion TR der ersten Hauptoberfläche 1S1 gebildet, die außerhalb eines Endes 130e2 der Wannenschicht 130 liegt.
  • Ahnlich wie gemäß dem ersten bevorzugten Ausführungsbeispiel gilt die Beziehung (der vierte Abstand d4) > (der erste Abstand d1).
  • Ferner können die charakteristischen technischen Merkmale gemäß dem dritten bevorzugten Ausfuhrungsbeispiel (die Bereitstellung der p-Typ Wannenschicht 130) auch für die oben genannte erste Modifikation verwendet werden.
  • Gemäß dem dritten bevorzugten Ausfuhrungsbeispiel werden die gleichen Wirkungen (1) bis (3) erhalten, wie gemäß dem ersten bevorzugten Ausführungsbeispiel diskutiert, und ferner ein Vorteil (4), der darin liegt, dass es möglich wird, das elektrische Feld, das an einem Spitzenbereich des zweiten Grabens 105b bei Anlegen einer Drain-Source-Durchbruchspannung auftritt, zu entspannen, da der gesamte zweite Graben 105b vollständig von der p-Typ Wannenschicht 130 bedeckt ist, die ein Potential äquivalent zu dem der Basisschicht 103 und der Sourcealuminiumelektrode 113 aufweist, und folglich kann die Durchschlagspannung stabilisiert werden.
  • (Siebente Modifikation)
  • Die siebente Modifikation verwendet die technischen Merkmale gemäß dem dritten bevorzugten Ausführungsbeispiel (die Bereitstellung der p-Typ Wannenschicht 130) für die dritte Modifikation, wie oben diskutiert (siehe 6A, 6B und 6C).
  • 13A zeigt eine Draufsicht auf eine Gateverbindungsstruktur 110A, als ein spezifisches Beispiel davon, 13B zeigt einen Längsschnitt entlang der Linie C1-C2 der 13A und 13C zeigt einen Längsschnitt entlang der Linie C3-C4 der 13A. Im folgenden werden die Bezugszeichen gemäß dem ersten bevorzugten Ausführungsbeispiel, dessen dritter Modifikation und gemäß dem dritten bevorzugten Ausfuhrungsbeispiel verwendet.
  • Die siebente Modifikation (i) erzeugt die gleichen Wirkungen (1) bis (4), wie in der dritten Modifikation diskutiert und (ii) ferner die gleiche Wirkung (4), wie in dem dritten bevorzugten Ausführungsbeispiel diskutiert.
  • Ferner ist es möglich, die technischen Merkmale gemäß dem dritten bevorzugten Ausführungsbeispiel für die oben diskutierte vierte Modifikation (siehe 7) zu verwenden.
  • (Achte Modifikation)
  • Gemäß der achten Modifikation werden die technischen charakteristischen Merkmale des dritten bevorzugten Ausführungsbeispiels (die p-Typ Wannenschicht 130) für das zuvor beschriebene zweite bevorzugte Ausfuhrungsbeispiel verwendet (siehe 10, 11B und 11C). Die 14B zeigt einen Längsschnitt einer Gateverbindungsstruktur 110B, die ein spezifisches Beispiel davon darstellt, entlang der Linie C1-C2 der 10, und 14 zeigt einen Längsschnitt entlang der Linie C3-C4 der 10. In diesem Fall wird die Gateverbindungsstruktur 110B unter Verwendung der Draufsicht gemäß 10 des zweiten bevorzugten Ausführungsbeispiels beschrieben. Die Bezugszeichen in den ersten bis dritten bevorzugten Ausführungsbeispielen werden verwendet, um die Elementarbestandteile gemäß der achten Modifikation darzustellen.
  • Gemäß der achten Modifikation (i) werden die gleichen Wirkungen (1) bis (3) erhalten, wie im vorangegangenen unter Bezugnahme auf das zweite bevorzugte Ausfuhrungsbeispiel diskutiert, und (ii) ferner die gleiche Wirkung (4), wie gemäß dem dritten bevorzugten Ausfuhrungsbeispiel diskutiert.
  • (Viertes bevorzugtes Ausfuhrungsbeispiel)
  • Das vierte bevorzugte Ausführungsbeispiel soll das erste bevorzugte Ausführungsbeispiel verbessern. Eine charakteristische Eigenschaft des vierten bevorzugten Ausführungsbeispiels liegt darin, dass die Umfangsrandseitenbasisschicht 103a der Basisschicht 103 gemäß dem ersten bevorzugten Ausfuhrungsbeispiel (siehe 1B) nicht gebildet ist. Als Ergebnis wird in dem vierten bevorzugten Ausführungsbeispiel der zweite Graben in dem Halbleitersubstrat 1 nicht durch die Basisschicht geöffnet, und darüber hinaus wird keine Halbleiterschicht vom zweiten Leitfahigkeitstyp in dem Halbleitersubstrat 1 vom ersten Leitfähigkeitstyp gebildet, die in einer Region außerhalb des zweiten Bereichs liegt. Im folgenden wird unter Bezugnahme auf die Figuren das vierte bevorzugte Ausführungsbeispiel mit besonderem Augenmerk auf das charakteristische Merkmal gemäß dem vierten bevorzugten Ausführungsbeispiel beschrieben.
  • 15A zeigt schematisch eine Ansicht, die eine Gateverbindungsstruktur 120 einer Halbleitervorrichtung gemäß dem vierten bevorzugten Ausführungsbeispiel zeigt, 15B zeigt einen Längsschnitt entlang der Linie C1-C2 von 15A, und 15C zeigt einen Längsschnitt entlang der Linie C3-C4 von 15A. Die 15A, 15B und 15C entsprechen jeweils den 1A, 1B und 1C. Die Bezugszeichen in den 15A, 15B und 15C, die identisch mit denen in den 1A, 1B und 1C sind, repräsentieren die gleichen Elementarbestandteile, wie gemäß dem ersten bevorzugten Ausfuhrungsbeispiel beschrieben. Die Beschreibung der Elementarbestandteile, die durch die gleichen Bezugszeichen repräsentiert sind, wird weggelassen, und auf die Beschreibung des ersten bevorzugten Ausführungsbeispiels verwiesen. Im folgenden werden nur die Elementarbestandteile, die von dem ersten bevorzugten Ausfuhrungsbeispiel abweichen, im einzelnen erklart.
  • Wie in den 15A, 15B und 15C gezeigt, ist die Basisschicht 103A vom zweiten Leitfähigkeitstyp (in diesem Fall p-Typ) von der Zellenregion CR der ersten Hauptoberflache 1S1 bis zu einer ersten Bodenflache 103AB gebildet, die in dem Halbleitersubstrat 1 entlang der dritten Richtung D3 liegt, und die Schicht 103A hat einen Endbereich 103AE, der auf der Grenze BL liegt, und eine erste Tiefe T1 von der ersten Hauptoberflache 1S1 bis zur ersten Bodenfläche 103AB (T1 < T2).
  • Ferner ist ein zweiter Graben 105bA von einer Region in der ersten Hauptoberfläche 1S1, die durch ein Ende definiert ist, das die Grenze BL ist, und ein anderes Ende, das von der Grenze BL weg zur Anschlussregion TR mit dem Abstand d1 entlang der ersten Richtung D1 beabstandet ist, bis zur dritten Bodenfläche, die in dem Halbleitersubstrat 1 liegt (insbesondere die Halbleiterschicht 102), entlang der dritten Richtung D3 gebildet. Der zweite Graben 105bA hat eine dritte Tiefe T3 von der ersten Hauptoberflache 1S1 bis zur dritten Bodenfläche (T3 > T1) und eine Streifenform, die sich entlang der zweiten Richtung D2 erstreckt, und ist mit dem einen Endbereich der ersten Bereiche P1 verbunden.
  • Darüber hinaus ist die Gateelektrode 108 in dem dritten Kontaktbereich 109 und auf einem Bereich in der Isolationsschicht (106 + 111), (2 + 111) gebildet, der definiert ist durch die Grenze BL und eine Stelle, die von der Grenze BL zur Zellenregion CR mit einem dritten Abstand d3, der kleiner ist als der vierte Abstand d4, entlang der ersten Richtung D1 beabstandet ist, und auf einem Bereich in der Isolationsschicht gebildet ist, der definiert ist durch die Grenze BL und eine Stelle, die von der Grenze BL zur Anschlussregion TR mit einem zweiten Abstand d2, der größer ist als der erste Abstand d1, entlang der ersten Richtung D1 beabstandet ist.
  • Als Ergebnis ist keine Halbleiterschicht vom zweiten Leitfähigkeitstyp in einem Bereich AR des Halbleitersubstrats 1 gebildet, der definiert ist durch eine Seitenfläche 105bAS des zweiten Grabens 105bA auf der Seite der Anschlussregion, und die Stelle, die von der Grenze BL zur Anschlussregion TR mit dem zweiten Abstand d2 entlang der ersten Richtung D1 beabstandet ist und unmittelbar unter der Gateelektrode 108 liegt.
  • Mit der oben genannten Struktur erhält man gemäß dem vierten bevorzugten Ausführungsbeispiel die gleichen Wirkungen (1) bis (3), wie oben unter Bezugnahme auf das erste bevorzugte Ausführungsbeispiel diskutiert, und ferner eine charakteristische Wirkung (4). Da in dem vierten bevorzugten Ausführungsbeispiel der Eckbereich nahe dem Ende der Umfangsrandseitenbasisschicht 103a gemäß dem ersten bevorzugten Ausführungsbeispiel nicht existiert, erfolgt keine Verschlechterung der Hauptdurchschlagspannung aufgrund der Krümmung des Eckbereichs der Umfangsrandseitenbasisschicht 103a. Somit ermöglicht das vierte bevorzugte Ausführungsbeispiel die Verbesserung der Hauptdurchschlagspannung. Diese Wirkung ist in 16 verdeutlicht, die ein Berechnungsergebnis zeigt, das durch einen Simulator Medici erhalten worden ist.
  • (Neunte Modifikation)
  • Die neunte Modifikation verwendet das technische Konzept oder die technischen charakteristischen Merkmale des vierten bevorzugten Ausführungsbeispiels (Eliminierung der Umfangsrandseitenbasisschicht) für die oben diskutierte dritte Modifikation. 17A zeigt eine Draufsicht, die eine Gateverbindungsstruktur 120A zeigt, die ein spezifisches Beispiel davon ist, 17B zeigt einen Längsschnitt entlang der Linie C1-C2 der 17A, und 17C zeigt einen Längsschnitt entlang der Linie C3-C4 der 17A.
  • Gemäß der neunten Modifikation erhält man die gleichen Wirkungen (1) bis (4), wie oben unter Bezugnahme auf die dritte Modifikation diskutiert, und ferner die charakteristische Wirkung (4) gemäß dem vierten bevorzugten Ausführungsbeispiel.
  • (Fünftes bevorzugtes Ausführungsbeispiel)
  • Das fünfte bevorzugte Ausführungsbeispiel soll das erste bevorzugte Ausfuhrungsbeispiel verbessern. Der verbesserte Punkt liegt darin, dass der zweite Graben 105b, die zweite Gatesteuerelektrode 107b, die in dem zweiten Graben 105b gebildet ist, und der streifenförmige Gatekontaktbereich 109 gemäß dem ersten bevorzugten Ausführungsbeispiel weggelassen sind, und statt dessen andere lochahnliche Gatekontaktbereiche unmittelbar über der Gatesteuerelektrode 107a gebildet sind, die die ersten Bereiche P1 des ersten Grabens 105a füllt, durch die die Gatealuminiumelektrode 108 und die Gatesteuerelektrode 107a elektrisch miteinander verbunden werden. Andere Elementarbestandteile sind nicht geändert. Im folgenden wird die charakteristische Eigenschaft gemäß dem fünften bevorzugten Ausführungsbeispiel unter Bezugnahme auf die Figuren beschrieben.
  • Die Ansichten gemäß den 18A und 18B entsprechen denen der 1A und 1B, und die Elementarbestandteile in den 18A und 18B, die mit denen in den 1A und 1B identisch sind, sind mit den gleichen Bezugszeichen versehen. Es erfolgt keine Beschreibung der mit den Ausführungsbeispielen eins bis fünf gemeinsamen Merkmalen. Die Elementarbestandteile gemäß dem fünften bevorzugten Ausfuhrungsbeispiel werden im folgenden diskutiert, wobei besondere Gewichtung auf das charakteristische Merkmal gelegt ist, das von dem ersten bevorzugten Ausführungsbeispiel verschieden ist.
  • Wie in den 18A und 18B gezeigt, dient ein Endbereich P1E jedes ersten Bereichs P1, der sich entlang der ersten Richtung D1 erstreckt, als Grenze BL zwischen der Zellenregion CR und der Anschlussregion TR. Die Basisschicht 103 vom zweiten Leitfähigkeitstyp (in diesem Fall ein p-Typ) ist von der Zellenregion CR und einer Region in der ersten Hauptoberfläche 1S1, die definiert ist durch ein Ende, das die Grenze BL ist, und durch das andere Ende oder das Ende 103e, das von der Grenze BL weg zur Anschlussregion TR mit dem ersten Abstand d1 entlang der ersten Richtung D1 beabstandet ist, bis zum Inneren der Halbleiterschicht 102 entlang der dritten Richtung D3 gebildet.
  • Darüber hinaus sind lochahnliche dritte Kontaktbereiche 131 jeweils derart für die ersten Bereiche P1 in der Isolationsschicht (2 + 111), (106 + 111) gebildet, dass ein Teil eines Bereichs in oberen Flächen der Bereiche der Gatesteuerelektrode 107a freigelegt ist, die die ersten Bereiche P1 füllt, der sandwichartig eingeschlossen ist zwischen einer ersten Stelle, die von der Grenze BL mit dem vierten Abstand d4 entlang der ersten Richtung D1 beabstandet ist, und einer zweiten Stelle, die von der Grenze BL mit einem fünften Abstand d5, der größer ist als der vierte Abstand d4, entlang der ersten Richtung D1 beabstandet ist.
  • Ferner ist die Gateelektrode 108 in den dritten Kontaktbereichen 131 und auf einem Bereich in der Isolationsschicht gebildet, der definiert ist durch die Grenze BL und eine Stelle, die von der Grenze BL zur Zellenregion CR mit einem dritten Abstand d3, der großer ist als der fünfte Abstand d5, entlang der ersten Richtung D1 beabstandet ist, und auf einem Bereich in der Isolationsschicht, der definiert ist durch die Grenze BL und durch eine Stelle, die von der Grenze BL zur Anschlussregion CR mit einem zweiten Abstand d2 (Differenz W0), der größer ist als der erste Abstand d1, entlang der ersten Richtung D1 beabstandet ist, und erstreckt sich entlang der zweiten Richtung D2, und ist durch die dritten Kontaktbereiche 131 elektrisch mit der Gatesteuerelektrode 107a verbunden.
  • Gemäß der Gateverbindungsstruktur 130, die den oben genannten Aufbau (Struktur) aufweist, werden die gleichen Wirkungen (1) bis (3) erhalten, die bereits in Verbindung mit dem ersten bevorzugten Ausfuhrungsbeispiel diskutiert worden sind, und ferner erhält man eine charakteristische Wirkung (4). Da der zweite Graben gemäß dem ersten bevorzugten Ausführungsbeispiel in dem fünften bevorzugten Ausführungsbeispiel nicht gebildet ist, ist es möglich, die Breiten der ersten Bereiche und der zweiten Bereiche des Grabens gleichmäßig zu bilden, wodurch ungleiche Grabentiefen, die durch den µ-Ladeeffekt beim Grabenatzen erzeugt werden, verhindert werden.
  • (Zehnte Modifikation)
  • Die zehnte Modifikation verwendet das fünfte bevorzugte Ausführungsbeispiel mit der oben beschriebenen dritten Modifikation. 19 zeigt eine Draufsicht auf eine Gateverbindungsstruktur 130A, die ein spezifisches Beispiel gemäß der zehnten Modifikation ist.
  • Gemäß der zehnten Modifikation werden die gleichen Wirkungen (1) bis (4) erhalten, wie in Verbindung mit der dritten Modifikation diskutiert, und ferner wird die charakteristische Wirkung (4) gemäß dem fünften bevorzugten Ausfuhrungsbeispiel erhalten.
  • (Sechstes bevorzugtes Ausführungsbeispiel)
  • Das sechste bevorzugte Ausführungsbeispiel betrifft ein Verfahren zur Herstellung einer Gateverbindungsstruktur 100 (siehe 1A, 1B und 1C) gemäß dem ersten bevorzugten Ausführungsbeispiel. Die Verfahrensschritte zur Herstellung des MOS-Transistorbereichs MTP gemäß 1A sind in Längsschnitten in den 20, 22, 24, 26, 28, 30, 32, 34, 36, 38, 40 und 42 gezeigt, geschnitten entlang der Linie C3-C4 der 1A. Die Verfahrensschritte zur Herstellung einer Region um die Grenze BL herum, einschließlich dem zweiten Graben 105b und der Gateelektrode 108 in 1A sind in Längsschnitten gemäß den 21A, 23A, 25A, 27A, 29A, 31A, 33A, 35A, 37A, 39A, 41A und 43A entlang der Linie C1-C2 der 1A gezeigt, sowie in Längsschnitten gemäß den 21B, 23B, 25B, 27B, 29B, 31B, 33B, 35B, 37B, 39B, 41B und 43B, geschnitten entlang der Linie C3-C4 der 1A.
  • (Schritt 1) 20, 21A und 21B:
    • Zuerst wird ein Halbleitersubstrat, das n+-Typ Verunreinigungen hoher Konzentration aufweist, vorbereitet. Dieses Halbleitersubstrat entspricht der n+-Typ Halbleiterschicht 101 gemäß 1A. Als nächstes wird die n-Typ Halbleiterschicht 102 auf der oberen Oberfläche der n+-Typ Halbleiterschicht 101 durch ein Epitaxiverfahren gebildet. Folglich wird ein plattenähnliches Halbleitersubstrat 1 gebildet, dessen Basismaterial Silizium ist. Die obere Oberfläche des Halbleitersubstrats ist die erste Hauptoberfläche 1S1 und die untere Oberfläche davon ist die zweite Hauptoberfläche 1S2. Das Halbleitersubstrat 1 kann beispielsweise bei einem Halbleiterwaferhersteller gekauft werden.
  • (Schritt 2) 22, 23A und 23B:
    • Als nächstes wird ein Isolationsfilm, beispielsweise ein Oxidfilm, auf der gesamten ersten Hauptoberfläche 1S1 des Halbleitersubstrats 1 gebildet, und dann mittels Fotolithografie ein Fotoresistmuster (nicht gezeigt) selektiv ausgebildet. Mit dem Fotoresistmuster, das als Maske verwendet wird, wird der Isolationsfilm geätzt, um den Isolationsfilm 116 zu bilden, und das Fotoresist wird entfernt. Anschließend werden p-Typ Verunreinigungen (beispielsweise Bor), von der freigelegten ersten Hauptoberfläche 1S1 in das Innere der Halbleiterschicht 102 ionenimplantiert. Nach der Ionenimplantierung erfolgt eine Wärmebehandlung des Halbleitersubstrats 1, um die p-Typ Basisschicht 103 in der Halbleiterschicht 102 selektiv zu bilden. In dem MOS-Transistorbereich ist jedoch die Basisschicht 103 komplett gebildet.
  • (Schritt 3) Figuren 24, 25A und 25B
  • Als nächstes wird ein Fotoresist auf der gesamten ersten Hauptoberfläche 1S1 und dem Isolationsfilm 116 gebildet, und ein Fotoresistmuster 121 wird auf einem Teil der oberen Oberflache der Basisschicht 103 in dem MOS-Transistorbereich selektiv gebildet. Mit dem Fotoresistmuster 121, das als Maske verwendet wird, wird Arsen, das eine n-Typ Verunreinigung ist, in das Innere der freigelegten Basisschicht 103 implantiert, und die implantierten n-Typ Verunreinigungen werden ausgebreitet, um eine n+-Typ Halbleiterschicht 104 zu bilden. Anschließend wird das Fotoresistmuster 121 entfernt.
  • (Schritt 4) Figuren 26, 27A und 27B:
  • Als nächstes wird ein Oxidfilm 122 mittels eines CVD-Verfahrens auf der gesamten Hauptoberfläche 1S1 und dem Isolationsfilm 116 aufgebracht, und ein Fotoresist auf dem gesamten Oxidfilm 122 gebildet. Dann werden mittels Fotolithografie ein Bereich des Fotoresists, der über dem Teil der oberen Flache der Basisschicht 103 liegt, und ein Bereich des Fotoresists, der über dem Teil einer oberen Oberflache der Halbleiterschicht 104 liegt, geöffnet, um ein Fotoresistmuster 123 zu bilden. Mit dem Fotoresistmuster 123, das als Maske verwendet wird, wird der Oxidfilm 122 trockengeätzt, um den oberen Teil auf der oberen Oberfläche der Basisschicht 103 und den oberen Teil der oberen Oberfläche der Halbleiterschicht 104 freizulegen. Anschließend wird das Fotoresistmuster 123 entfernt.
  • (Schritt 5) Figuren 28, 29A und 29B:
  • Als nächstes wird mit dem gemusterten Oxidfilm 122, der als Maske verwendet wird, ein Siliziumätzen durchgeführt, um den ersten Graben 105a und den zweiten Graben 105 zu bilden, die beide durch die Basisschicht 103 bis zu den jeweiligen Bodenflächen davon in der Halbleiterschicht 102 verlaufen. Die ersten Bereiche P1 des ersten Grabens 105a erstrecken sich entlang der ersten Richtung, wie bereits diskutiert wurde, der zweite Graben 105b erstreckt sich entlang der zweiten Richtung, wie bereits diskutiert wurde, wahrend er mit Endbereichen der ersten Bereiche P1 in der ersten Richtung verbunden sind, und die zweiten Bereiche P2 des ersten Grabens 105a erstrecken sich entlang der zweiten Richtung derart, dass sie eine Brücke zwischen benachbarten ersten Bereichen P1 bilden. Anschließend wird der Oxidfilm 122 entfernt.
  • (Schritt 6) Figuren 30, 31A und 31B:
  • Als nächstes wird ein Gateoxidfilm 106 auf der gesamten freigelegten ersten Hauptoberfläche 1S1 und den Seitenflächen und Bodenflachen des ersten Grabens 105a und zweiten Grabens 105b gebildet.
  • (Schritt 7) Figuren 32, 33A und 33B:
  • Als nächstes wird eine Polysiliziumschicht 107, die mit einer n-Typ Verunreinigung dotiert ist, auf den gesamten freigelegten Gateoxidfilm 106 und den freigelegten Isolationsfilm 116 mittels eines CVD-Verfahrens aufgedampft.
  • (Schritt 8) Figuren 34, 35A und 35B:
  • Als nächstes wird für einen normalen Betrieb des MOS-Transistors die Polysiliziumschicht derart zuruckgeätzt, dass eine obere Oberfläche einer Polysiliziumschicht (erste Gatesteuerelektrode) 107a innerhalb des ersten Grabens 105a angeordnet ist, über einer Verbindungsflache 120 zwischen der Halbleiterschicht 103 und der Halbleiterschicht 104, und etwas unterhalb der ersten Hauptoberfläche 1S1. Durch dieses Zurückatzen wird auch eine obere Oberfläche einer Polysiliziumschicht (die zweite Gatesteuerelektrode) 107b innerhalb des zweiten Grabens 105b ebenfalls leicht unterhalb der ersten Hauptoberflache 1S1 gebildet.
  • (Schritt 9) Figuren 36, 37A und 37B:
  • Als nächstes erfolgt eine Abdeckoxidation, um die gesamten freigelegten Oberflächen zu isolieren, wodurch der Abdeckoxidfilm 2 auf den oberen Oberflachen der Polysiliziumschichten 107a und 107b gebildet wird. Anschließend wird der Schutzfilm 111 (beispielsweise BPSG), der ein Zwischenschichtisolationsfilm ist, auf der gesamten freigelegten Oberflache des Halbleitersubstrats 1 mittels CVD gebildet.
  • (Schritt 10) Figuren 38, 39A und 39B:
  • Als nächstes wird ein Fotoresist auf dem gesamten Schutzfilm 111 gebildet, und mittels Fotolithografie wird ein Fotoresistmuster 124 gebildet, das Öffnungen aufweist, die jeweils über der oberen Oberflache der Sourceregion 104 und der oberen Oberfläche der Basisschicht 103, die von der Sourceregion 104 eingeschlossen ist, angeordnet sind, und eine Öffnung, die über der oberen Oberflache der Polysiliziumschicht 107b gebildet ist. Mit dem Fotoresistmuster 124, das als Maske verwendet wird, wird der Schutzfilm 111 trockengeatzt, wodurch lochähnliche Sourcekontaktbereiche (erste Kontaktbereiche) 112 in dem MOS-Transistorbereich gebildet werden, um den Gatekontaktbereich (den dritten Kontaktbereich) 109 in Streifen unmittelbar über der oberen Oberfläche der zweiten Gatesteuerelektrode 107b innerhalb des zweiten Grabens 105b zu bilden. Anschließend wird das Fotoresistmuster 124 entfernt.
  • (Schritt 11) Figuren 40, 41A und 41B:
  • Als nächstes wird durch Sputtern eine leitfähige Al-Si-Schicht auf die gesamte freigelegte Oberfläche des Halbleitersubstrats 1 aufgedampft, und mittels Fotolithografie werden Fotoresistmuster 125 und 126 auf der Al-Si-Schicht gebildet. Mit den Fotoresistmustern 125 und 126, die als Masken verwendet werden, wird anschließend die Al-Si-Schicht geätzt, um die Sourcealuminiumelektrode 113 und die Gatealuminiumelektrode 108 zu bilden. Zu diesem Zeitpunkt ist das Fotoresistmuster 126 derart gebildet, dass ein Endbereich der Gatealuminiumelektrode 108 auf der Seite des Kanalstoppers zu dem Kanalstopper jenseits des Endbereichs 103e der Umfangsrandseitenbasisschicht 103a vorragt. Anschließend werden die Fotoresistmuster 125 und 126 entfernt.
  • (Schritt 12) Figuren 42, 43A und 43B:
  • Letztendlich wird durch Sputtern eine leitfahige Ti/Ni/Au-Legierungsschicht auf die gesamte zweite Hauptoberfläche 1S2 aufgebracht (aufgedampft), um die Drainelektrode 114 zu bilden.
  • Gemäß dem sechsten bevorzugten Ausführungsbeispiel wird die Anzahl der Herstellungsschritte reduziert, im Vergleich zu dem Verfahren zur Herstellung des nichtveroffentlichten Produkts, das von der Anmeldefirma hergestellt wird, wie in Verbindung mit den Problemen diskutiert worden ist, die durch die Erfindung gelöst werden, da kein Mustern der auf dem Isolationsfilm gebildeten Polysiliziumgatesteuerelektrode erforderlich ist.
  • (Elfte Modifikation)
  • Die elfte Modifikation betrifft ein Verfahren zur Herstellung der Gateverbindungsstruktur 100C (siehe 6A, 6B und 6C) gemäß der dritten Modifikation. Für die elfte Modifikation wird in Bezug auf Verfahrensschritte, die gleich denen gemäß dem sechsten bevorzugten Ausfuhrungsbeispiel sind, auf die entsprechenden Figuren und die entsprechende Beschreibung gemäß dem sechsten bevorzugten Ausführungsbeispiel verwiesen (insbesondere auf die Beschreibung zu den Schritten 1 bis 7 gemäß dem sechsten bevorzugten Ausführungsbeispiel). Somit werden im folgenden nur die Verfahrensschritte beschrieben, die sich von denen gemäß dem sechsten bevorzugten Ausführungsbeispiel unterscheiden. Figuren ohne die Bezugszeichen A und B sind Längsschnitte des MOS-Transistorbereichs MTB entlang der Linie C3-C4 der 6A, Figuren mit dem Bezugszeichen A sind Längsschnitte der Region nahe der Grenze BL, geschnitten entlang der Linie C1-C2 der 6A und Figuren mit dem Bezugszeichen B sind Längsschnitte der Region nahe der Grenze BL, geschnitten entlang der Linie C3-C4 der 6A, ähnlich wie in dem sechsten bevorzugten Ausführungsbeispiel.
  • (Schritt 8) Figuren 44, 45A und 45B:
  • Zuerst wird ein Fotoresistmuster 224 mittels Fotolithografie gebildet, um die Polysiliziumschicht 208c auf dem Isolationsfilm 116 zu lassen, und die Polysiliziumschicht 107 wird trockengeätzt, ähnlich wie in dem sechsten bevorzugten Ausführungsbeispiel (siehe 32, 33A und 33B). In diesem Fall dient die Polysiliziumschicht 208 als dritte Gatesteuerelektrode. Anschließend wird das Fotoresistmuster 224 entfernt.
  • (Schritt 9) Figuren 46, 47A und 47B:
  • Als nächstes wird eine Abdeckoxidation durchgeführt, um die gesamte freigelegte Oberfläche des Halbleitersubstrats 1 zu isolieren, um dadurch den Abdeckoxidfilm 2 zu bilden. Anschließend wird ein Schutzfilm 210 (beispielsweise aus BPSG), der ein Zwischenschichtisolationsfilm ist, auf der gesamten freigelegten Oberfläche des Halbleitersubstrats 1 mittels CVD gebildet.
  • (Schritt 10) Figuren 48, 49A und 49B:
  • Als nächstes werden Fotoresistmuster 124 und 225 mittels Fotolithografie gebildet, und mit diesen Fotoresistmustern 124 und 225, die als Masken verwendet werden, wird der Schutzfilm 210 trockengeätzt, wodurch die (ersten) Sourcekontaktbereiche 112, der erste Gatekontaktbereich 109 und der zweite Gatekontaktbereich (der einem anderen Gatekontaktbereich entspricht) 212b gebildet werden. Anschließend werden die Fotoresistmuster 124 und 125 entfernt.
  • (Schritt 11) Figuren 50, 51A und 51B:
  • Als nächstes wird mittels Sputtern eine leitfähige Al-Si-Schicht auf die gesamte freigelegte Oberflache aufgebracht (aufgedampft), und ferner Fotoresistmuster 125 und 227 durch Fotolithografie gebildet. Mit den Fotoresistmustern 125 und 227, die als Masken verwendet werden, wird anschließend die Al-Si-Schicht geätzt, um die Sourcealuminiumelektrode 113 und die Gatealuminiumelektrode 108 zu bilden. Anschließend werden die Fotoresistmuster 125 und 227 entfernt.
  • (Schritt 12) Figuren 52, 53A und 53B:
  • Letztendlich wird die Drainelektrode 114 auf der zweiten Hauptoberfläche 1S2 in der gleichen Weise gebildet, wie gemäß dem sechsten bevorzugten Ausführungsbeispiel. Folglich wird die Gateverbindungsstruktur 100C erhalten.
  • Aufgrund der vorangegangenen Beschreibung wird deutlich, dass gemäß der elften Modifikation ein Vorteil dahingehend erhalten wird, dass die Herstellung einer Struktur vereinfacht wird, bei der ein Bereich der Kontaktregion zwischen der Gatealuminiumelektrode und der Gatesteuerelektrode vergrößert ist.
  • (Siebentes bevorzugtes Ausführungsbeispiel)
  • Das siebente bevorzugte Ausführungsbeispiel betrifft ein Verfahren zur Herstellung der Gateverbindungsstruktur 150 (siehe 10, 11B und 11C) des zweiten bevorzugten Ausführungsbeispiels. Für das siebente bevorzugte Ausführungsbeispiel werden für Verfahrensschritte, die gleich denen gemäß dem sechsten bevorzugten Ausführungsbeispiel sind, die Figuren und die Beschreibung gemäß dem sechsten bevorzugten Ausführungsbeispiel verwendet (insbesondere die Beschreibung der Schritte 1 bis 9 gemäß dem sechsten bevorzugten Ausführungsbeispiel. Somit werden im folgenden nur die Verfahrensschritte beschrieben, die sich von denen gemäß dem sechsten bevorzugten Ausführungsbeispiel unterscheiden. Die Figuren ohne die Bezugszeichen A oder B sind Längsschnitte des MOS-Transistorbereichs MTP, geschnitten entlang der Linie C3-C4 der 10, die Figuren mit dem Bezugszeichen A sind Längsschnitte der Region nahe der Grenze BL, geschnitten entlang der Linie C1-C2 der 10 und die Figuren mit dem Bezugszeichen B sind Längsschnitte der Region nahe der Grenze BL, geschnitten entlang der Linie C3-C4 der 10, ähnlich wie bei dem sechsten bevorzugten Ausführungsbeispiel.
  • (Schritt 10) Figuren 54, 55A und 55B:
  • Zuerst wird mittels Fotolithografie das Fotoresistmuster 124 auf dem Schutzfilm 111 gebildet, und mit dem Fotoresistmuster 124, das als Maske verwendet wird, wird der Schutzfilm 111 trockengeätzt, um die ersten Sourcekontaktbereiche 112, den Gatekontaktbereich 109 und den dritten Sourcekontaktbereich 117 unmittelbar über der Umfangsrandseitenbasisschicht 103a zu bilden. Anschließend wird das Fotoresistmuster 124 entfernt.
  • (Schritt 11) Figuren 56, 57A und 57B:
  • Als nächstes wird durch Sputtern eine leitfahige Al-Si-Schicht auf die gesamte freigelegte Oberfläche des Halbleitersubstrats 1 aufgebracht, und ferner mittels Fotolithografie Fotoresistmuster 125, 126 und 127 auf der Al-Si-Schicht gebildet. Mit den Fotoresistmustern 125, 126 und 127, die als Masken verwendet werden, wird die Al-Si-Schicht anschließend geätzt, um die erste Sourcealuminiumelektrode 113, die Gatealuminiumelektrode 108 und die zweite Sourcealuminiumelektrode 118 zu bilden. Zu diesem Zeitpunkt ist die Größe des Fotoresistmusters 127 im voraus bestimmt, so dass ein Endbereich der zweiten Sourcealuminiumelektrode 118 auf der Seite zum Kanalstopper zu dem Kanalstopper über den Endbereich 103e der Umfangsrandseitenbasisschicht 103a hinaus vorstehen sollte. Ferner sind die erste Sourcealuminiumelektrode 113 und die zweite Sourcealuminiumelektrode 118 teilweise verbunden (siehe den Verbindungsbereich 119 gemäß 10), und diese Elektroden 113 und 118 sind bezüglich des Potentials elektrisch äquivalent zueinander.
  • (Schritt 12) Figuren 58, 59A und 59B:
  • Letztendlich wird die Drainelektrode 114 aus der Ti/Ni/Au-Legierungsschicht auf der zweiten Hauptoberflache 1S2 durch Sputtern gebildet, ähnlich wie gemäß dem sechsten bevorzugten Ausfuhrungsbeispiel. Folglich wird die Gateverbindungsstruktur 150 erhalten.
  • Durch die vorangegangene Beschreibung der Herstellungsschritte wird deutlich, dass gemäß dem siebenten bevorzugten Ausführungsbeispiel ein Vorteil dahingehend erhalten wird, dass eine Gateverbindungsstruktur leicht hergestellt werden kann, bei der die Sourcealuminiumelektrode selbst als eine Feldplatte dient.
  • (Andere Modifikationen)
  • (A) Obwohl als Beispiel einer Halbleitervorrichtung gemäß der Erfindung in den oben diskutierten bevorzugten Ausführungsbeispielen und Modifikationen ein n-Kanal Leistungs-UMOSFET verwendet worden ist, kann die Erfindung natürlich auch für einen p-Kanal Leistungs-UMOSFET verwendet werden, und in diesem Fall können ebenfalls die oben genannten Wirkungen erhalten werden. In diesem Fall entspricht der p-Typ dem ersten Leitfähigkeitstyp und der n-Typ entspricht dem zweiten Leitfähigkeitstyp. Wie am Anfang der Beschreibung diskutiert wurde, kann die Erfindung für eine Leistungshalbleitervorrichtung (Power Semiconductor Device) verwendet werden, die andere MOS-Strukturen aufweist, beispielsweise VMOSFET oder IGBT.
  • Im folgenden wird die Verwendung einer Gateverbindungsstruktur gemäß der Erfindung für einen IGBT beschrieben, der ein Grabengate aufweist.
  • Die 60A, 60B und 60C zeigen eine Draufsicht, einen Längsschnitt entlang der Linie C1-C2 und einen Längsschnitt entlang der Linie C3-C4, jeweils bei einem Zustand, bei dem der Gegenstand gemäß dem ersten bevorzugten Ausführungsbeispiels für einen Grabengatetyp IGBT verwendet ist. Der einzige Unterschied zwischen der in den 60A bis 60C gezeigten Struktur und der in den 1A bis 1C gezeigten Struktur liegt darin, dass eine Halbleiterschicht AL vom zweiten Leitfähigkeitstyp (in diesem Fall p-Typ) zwischen der n+-Typ Pufferschicht 101 und der ersten Hauptoberfläche 114 (die einer Kollektorelektrode entspricht) gebildet ist.
  • Die 61B und 61C zeigen Längsschnitte entlang der Linien C1-C2 und C3-C4, jeweils bei einem Zustand, bei dem der Gegenstand des zweiten bevorzugten Ausführungsbeispiels für einen Grabengatetyp IGBT verwendet wird. Der einzige Unterschied zwischen der in den 61B und 61C gezeigten Struktur und der in den 11B und 11C gezeigten Struktur liegt darin, dass die Halbleiterschicht AL vom zweiten Leitfähigkeitstyp (in diesem Fall p-Typ) auf der zweiten Hauptoberfläche 1S2 des Halbleitersubstrats 1 gebildet ist.
  • Die 62A, 62B und 62C zeigen jeweils eine Draufsicht, einen Längsschnitt entlang der Linie C1-C2 und einen Längsschnitt entlang der Linie C3-C4, jeweils bei einem Zustand, bei dem der Gegenstand gemäß dem dritten bevorzugten Ausführungsbeispiel für einen Grabengatetyp IGBT verwendet wird. Der einzige Unterschied zwischen der in den 62A bis 62C gezeigten Struktur und der in den 11A bis 11C gezeigten Struktur liegt darin, dass die Halbleiterschicht AL vom zweiten Leitfähigkeitstyp (p-Typ) gebildet ist.
  • Die 63A, 63B und 63C zeigen jeweils eine Draufsicht, einen Längsschnitt entlang der Linie C1-C2 und einen Längsschnitt entlang der Linie C3-C4, jeweils bei einem Zustand, bei dem der Gegenstand gemäß dem vierten bevorzugten Ausführungsbeispiel für einen Grabengatetyp IGBT verwendet wird. Der einzige Unterschied zwischen der in den 63A und 63C gezeigten Struktur und der in den 15A bis 15C gezeigten Struktur liegt darin, dass die Halbleiterschicht AL vom zweiten Leitfahigkeitstyp (p-Typ) gebildet ist.
  • Die 64A und 64B zeigen jeweils eine Draufsicht und einen Längsschnitt entlang der Linie C1-C2, jeweils bei einem Zustand, bei dem der Gegenstand gemäß dem fünften bevorzugten Ausführungsbeispiel für einen Grabengatetyp IGBT verwendet wird. Der einzige Unterschied zwischen der in den 64A und 64B gezeigten Struktur und der in den 18A und 18B gezeigten Struktur liegt darin, dass die Halbleiterschicht AL vom zweiten Leitfahigkeitstyp (p-Typ) gebildet ist.
  • Bei den Modifikationen gemäß der Erfindung, die für einen Grabengatetyp IGBT verwendet werden, hat der Begriff „auf“ in dem Satz „erste Hauptelektrode 114, die auf der zweiten Hauptoberfläche 1S2 gebildet ist“ die folgende Bedeutung. Der Satz „erste Hauptelektrode, die auf der zweiten Hauptoberfläche 1S2 gebildet ist“ umfaßt also (1) die Halbleiterschicht AL vom zweiten Leitfähigkeitstyp, die auf der zweiten Hauptoberfläche 1S2 gebildet ist, und (2) die erste Hauptelektrodenschicht 114, die auf einer Oberflache der Halbleiterschicht AL der zweiten Hauptoberfläche 1S2 gegenüberliegend gebildet ist.
  • (B) Obwohl in den oben diskutierten bevorzugten Ausführungsbeispielen und Modifikationen an dem GrabenEndeckbereich keine Verunreinigungsdiffusionsregion für Hochgeschwindigkeitsoxidation vorhanden ist, kann die Erfindung auch für einen Fall verwendet werden, bei dem eine Diffusionsschicht mit einer n+-Typ Verunreinigung, beispielsweise As an dem Grabenendeckbereich gebildet ist. Auch in diesem Fall können die gleichen Wirkungen gemäß der Erfindung erhalten werden.
  • (C) Obwohl in der oben diskutierten dritten Modifikation der Isolationsoxidfilm 116 teilweise auf der oberen Oberfläche der Epitaxihalbleiterschicht 102 gebildet ist, und die dritte Gatesteuerelektrode 208c darauf gebildet ist, können die gleichen Wirkungen gemäß der dritten Modifikation erhalten werden, selbst wenn kein Isolationsoxidfilm 116 gebildet wird, sondern nur der Gateoxidfilm 106.
  • (D) Obwohl kein Barrieremetall an dem Verbindungsbereich der Schnittstelle zwischen jeder Aluminiumelektrode und dem Silizium in den oben diskutierten bevorzugten Ausführungsbeispielen und Modifikationen gebildet ist, können die gleichen Wirkungen erhalten werden, wenn eine Struktur gewählt wird, die das Barrieremetall verwendet. Ferner können weitere Verbesserungen bezüglich den Eigenschaften erhalten werden, da ein Verbindungswiderstand weiter reduziert werden kann.
  • (E) Obwohl in den oben diskutierten bevorzugten Ausfuhrungsbeispielen und den Modifikationen ein Polysilizium für jede Gatesteuerelektrode verwendet wird, können die gleichen Wirkungen erhalten werden, wenn andere Elektrodenmaterialien (beispielsweise W-Si oder Al) für jede Gatesteuerelektrode verwendet werden.
  • (F) Obwohl in den oben diskutierten sechsten und siebenten bevorzugten Ausführungsbeispielen und der elften Modifikation die Ti/Ni/Au-Legierungsschicht für die Drainelektrode verwendet wird, können auch andere Elektrodenmaterialien (beispielsweise Ti/Ni/Ag-Legierung, Al/Mo/Ni/Au-Legierungsschicht) für die Drainelektrode verwendet werden, um die gleichen Wirkungen zu erhalten.
  • Da in den bevorzugten Ausführungsbeispielen und Modifikationen gemäß der Erfindung die Gatesteuerelektrode, die in dem Graben gebildet ist, den Gateoxidfilm, der an dem Grabenendeckbereich gebildet ist, nicht abdeckt, ist es möglich, eine Struktur zu erhalten, bei der bei Anlegung der Gatespannung eine Konzentration der elektrischen Feldspannung an einem Bereich mit einer Krümmung verhindert wird, an dem der Gateoxidfilm dünner ist. Folglich können die Standhalteisolationsspannung und die Zuverlässigkeit der Gates verbessert werden, und die Ausbeute kann entsprechend erhöht werden.
  • Da die Gatealuminiumelektrode (die zweite Sourcealuminiumelektrode gemäß dem zweiten bevorzugten Ausfuhrungsbeispiel) ferner als eine Feldplatte verwendet wird, indem die Gatealuminiumelektrode derart gebildet wird, dass sie über das Ende der Basisschicht hinausragt (sich jenseits davon erstreckt), wird es möglich, eine Verschlechterung der Drain-Source-Hauptdurchschlagspannung, aufgrund einer tiefen Bildung des Gategrabens effektiv zu verhindern, und es wird möglich, die Hauptdurchschlagspannung zu erhöhen.
  • Durch die oben genannte Struktur wird es möglich, die Anzahl der Herstellungsschritte zu verringern.

Claims (19)

  1. Isolierte Gatehalbleitervorrichtung, die eine MOS-Transistorstruktur aufweist, mit: einem Halbleitersubstrat (1) von einem ersten Leitfähigkeitstyp (n), das eine erste Hauptoberfläche (1S1) und eine zweite Hauptoberfläche (1S2) aufweist, die sich in einer dritten Richtung (D3) gegenüberliegen; einer Basisschicht (103) von einem zweiten Leitfähigkeitstyp (p), die von einer Zellenregion in der ersten Hauptoberfläche und einer Region in der ersten Hauptoberfläche (1S1), definiert ist durch ein Ende, das eine Grenze (BL) zwischen der Zellenregion (CR) und einer Anschlussregion (TR) benachbart zu der Zellenregion ist, und durch das andere Ende, das von der Grenze zur Anschlussregion mit einem ersten Abstand (d1) entlang einer ersten Richtung (D1) beabstandet ist, bis in ein Inneres des Halbleitersubstrats entlang der dritten Richtung gebildet ist; einem ersten Graben (105a), der von der Zellenregion in der ersten Hauptoberfläche durch die Basisschicht hindurch bis ins Innere des Halbleitersubstrats entlang der dritten Richtung gebildet ist; einem ersten Gateisolationsfilm (106), der auf einer gesamten Bodenfläche und Seitenflächen des ersten Grabens gebildet ist; und einer ersten Hauptelektrode (114), die auf der zweiten Hauptoberfläche (1S2) gebildet ist, wobei die erste Richtung parallel zur ersten Hauptoberfläche und senkrecht zu der dritten Richtung ist, eine erste Tiefe (T1) von der ersten Hauptoberfläche zu einer Bodenfläche der Basisschicht kleiner ist, als eine zweite Tiefe (T2) von der ersten Hauptoberfläche bis zu der Bodenschicht des ersten Grabens, der erste Graben (105a) eine Mehrzahl von ersten Bereichen (P1) und eine Mehrzahl von zweiten Bereichen (P2) aufweist, die Mehrzahl der ersten Bereiche (P1) entlang einer zweiten Richtung (D2) senkrecht zu der ersten Richtung und der dritten Richtung angeordnet sind, jeder der Mehrzahl der ersten Bereiche (P1) einen Endbereich aufweist, der auf der Grenze (BL) zwischen der Zellenregion und der Anschlussregion liegt und sich zu dem einen Endbereich entlang der ersten Richtung (D1) erstreckt, und jeder der Mehrzahl der zweiten Bereiche (P2) zwischen benachbarten ersten Bereichen von der Mehrzahl der ersten Bereiche liegt und sich entlang der zweiten Richtung erstreckt, um die benachbarten ersten Bereiche miteinander zu verbinden, und die isolierte Gatehalbleitervorrichtung ferner aufweist: eine Mehrzahl von zweiten Hauptelektrodenbereichen (104) vom ersten Leitfähigkeitstyp, die jeweils von einer Region in der Zellenregion der ersten Hauptoberfläche, die von benachbarten ersten Bereichen und benachbarten zweiten Bereichen von der Mehrzahl der zweiten Bereiche, die den benachbarten ersten Bereichen entsprechen, eingeschlossen ist, bis zum Inneren der Basisschicht entlang oberer Bereiche der Seitenflächen der benachbarten ersten Bereiche und oberer Bereiche der Seitenflächen der benachbarten zweiten Bereiche gebildet sind; eine erste Gatesteuerelektrode (107a), die derart in dem ersten Graben gebildet ist, dass sie unterhalb einer oberen Oberfläche des ersten Grabens liegt, wobei die erste Gatesteuerelektrode den ersten Graben mit dem ersten Gateisolationsfilm dazwischenliegend angeordnet füllt; einen zweiten Graben (105b), der von einer Region in der ersten Hauptoberfläche, die definiert ist durch ein Ende, das die Grenze ist, und durch das andere Ende, das von der Grenze zur Anschlussregion mit einem zweiten Abstand (d2), der kürzer ist als der erste Abstand, entlang der ersten Richtung beabstandet ist, durch die Basisschicht hindurch bis ins Innere des Halbleitersubstrats entlang der dritten Richtung gebildet ist, wobei der zweite Graben eine dritte Tiefe (T3) aufweist, die größer ist als die erste Tiefe, und sich entlang der zweiten Richtung erstreckt, während er mit dem einen Endbereich verbunden ist, den jeder der Mehrzahl der ersten Bereiche aufweist; einen zweiten Gateisolationsfilm (106), der auf einer Bodenfläche und Seitenflächen des zweiten Grabens gebildet ist; eine zweite Gatesteuerelektrode (107b), die derart in dem zweiten Graben gebildet ist, dass sie unterhalb einer oberen Oberfläche des zweiten Grabens liegt, wobei die zweite Gatesteuerelektrode den zweiten Graben mit dem zweiten Gateisolationsfilm dazwischenliegend angeordnet füllt, und mit der ersten Gatesteuerelektrode an dem einen Endbereich elektrisch verbunden ist, den jeder der Mehrzahl der ersten Bereiche aufweist; eine Isolationsschicht (2, 106, 116, 111), die auf einer oberen Oberfläche der Basisschicht, einer oberen Oberfläche der ersten Gatesteuerelektrode, einer oberen Oberfläche des ersten Gateisolationsfilms, einer oberen Oberfläche der zweiten Gatesteuerelektrode, einer oberen Oberfläche des zweiten Gateisolationsfilms und einer Region in der Anschlussregion der ersten Hauptoberfläche gebildet ist, die außerhalb eines Endes der Basisschicht liegt; eine Mehrzahl von ersten Kontaktbereichen (112), die jeweils derart in der Isolationsschicht gebildet sind, dass ein Teil einer oberen Oberfläche freigelegt ist, den jeder der Mehrzahl der zweiten Hauptelektrodenbereiche aufweist, und eine obere Oberfläche eines Bereichs in der Basisschicht, der von jeder der Mehrzahl der zweiten Hauptelektrodenbereiche eingeschlossen ist; eine Mehrzahl von zweiten Kontaktbereichen (3), die jeweils derart in der Isolationsschicht gebildet sind, dass ein Teil einer oberen Oberfläche eines Bereichs in der Basisschicht freigelegt ist, der von einer Seitenfläche des zweiten Grabens auf der Seite der Grenze, Seitenflächen der benachbarten ersten Bereiche und einer Seitenfläche des äußersten zweiten Bereichs der Mehrzahl der zweiten Bereiche, die zu dem zweiten Graben weist, umschlossen ist; eine zweite Hauptelektrode (113), die in der Mehrzahl der ersten Kontaktbereiche und der Mehrzahl der zweiten Kontaktbereiche und auf einem Bereich in der Isolationsschicht gebildet ist, der auf der Zellenregion der ersten Hauptoberfläche liegt, wobei die zweite Hauptelektrode sich entlang der zweiten Richtung erstreckt und mit jedem der Mehrzahl der zweiten Hauptelektrodenbereiche und der Basisschicht elektrisch verbunden ist; einen dritten Kontaktbereich (109), der derart in der Isolationsschicht gebildet ist, dass ein Teil der oberen Oberfläche der zweiten Gatesteuerelektrode freigelegt ist; und eine Gateelektrode (108), die in dem dritten Kontaktbereich gebildet ist, auf einem Bereich in der Isolationsschicht, der definiert ist durch die Grenze und eine Stelle, die von der Grenze zur Zellenregion entlang der ersten Richtung mit einem dritten Abstand beabstandet ist, den Endbereich der zweiten Hauptelektrode nicht erreichend, und auf einem Bereich in der Isolationsschicht, der definiert ist durch die Grenze und eine Stelle, die von der Grenze zu der Anschlussregion entlang der ersten Richtung mit dem vierten Abstand beabstandet ist, der größer ist als der erste Abstand, wobei die Gateelektrode sich entlang der zweiten Richtung erstreckt und durch den dritten Kontaktbereich elektrisch mit der zweiten Gatesteuerelektrode verbunden ist.
  2. Vorrichtung nach Anspruch 1, ferner mit einer Mehrzahl von vierten Kontaktbereichen (131), die jeweils derart in der Isolationsschicht gebildet sind, dass ein Teil einer oberen Oberfläche eines Bereichs freigelegt ist, der definiert ist durch die Grenze und eine Stelle, die von der Grenze zur Zellenregion mit dem dritten Abstand entlang der ersten Richtung in einem Bereich der ersten Gatesteuerelektrode beabstandet ist, die jeden der Mehrzahl der ersten Bereiche füllt, die mit der Gateelektrode gefüllt sind, wobei die Gateelektrode durch die Mehrzahl der vierten Kontaktbereiche eine elektrische Verbindung mit der ersten Gatesteuerelektrode aufweist.
  3. Vorrichtung nach Anspruch 1, bei der der zweite Graben (105b) eine zweite Breite (W2) aufweist, die gleich einer ersten Breite (W1) jedes der Mehrzahl der ersten Bereiche ist.
  4. Vorrichtung nach einem der Ansprüche 1 bis 3, ferner mit einer dritten Gatesteuerelektrode (208c), die in einem Bereich der Isolationsschicht bereitgestellt ist, die auf der Anschlussregion der ersten Hauptoberfläche gebildet ist, der außerhalb des Endes der Basisschicht und mindestens unterhalb der Gateelektrode liegt, wobei die dritte Gatesteuerelektrode sich entlang der zweiten Richtung erstreckt; und einem vierten Kontaktbereich (212b), der derart in der Isolationsschicht gebildet ist, dass ein Teil einer oberen Oberfläche der dritten Gatesteuerelektrode freigelegt ist, der mit der Gateelektrode gefüllt ist, wobei die Gateelektrode (108) durch den vierten Kontaktbereich auch eine elektrische Verbindung mit der dritten Gatesteuerelektrode aufweist.
  5. Vorrichtung nach Anspruch 4, bei der der vierte Kontaktbereich eine Mehrzahl von Kontaktlöchern (216) aufweist.
  6. Vorrichtung nach irgendeinem der Ansprüche 1 bis 5, bei der der dritte Kontaktbereich eine sich parallel zu dem zweiten Graben entlang der zweiten Richtung erstreckende Streifenform aufweist.
  7. Vorrichtung nach Anspruch 1, ferner mit einem dritten Graben (301), der von einer Region in der Anschlussregion der ersten Hauptoberfläche, die außerhalb des zweiten Grabens liegt, durch die Basisschicht hindurch, die unter der Anschlussregion liegt, bis zum Inneren des Halbleitersubstrats entlang der dritten Richtung gebildet ist, wobei der dritte Graben sich entlang der ersten Richtung und der zweiten Richtung erstreckt, während er mit dem zweiten Graben in Verbindung ist, um eine Maschenform zu bilden; einem dritten Gateisolationsfilm (106), der auf einer Bodenfläche und auf Seitenflächen des dritten Grabens gebildet ist; einer dritten Gatesteuerelektrode (304), die derart in dem dritten Graben gebildet ist, dass sie unterhalb einer oberen Oberfläche des dritten Grabens liegt, um das Innere des dritten Grabens mit dem dritten Gateisolationsfilm dazwischenliegend angeordnet zu füllen, und elektrisch mit der zweiten Gatesteuerelektrode an Verbindungsbereichen zwischen dem zweiten Graben und den Bereichen des dritten Grabens, die sich entlang der ersten Richtung erstrecken, verbunden ist; und einem vierten Kontaktbereich (303), der derart in der Isolationsschicht gebildet ist, dass eine obere Oberfläche der dritten Gatesteuerelektrode freigelegt ist, er sich entlang der ersten Richtung und der zweiten Richtung erstreckt, um eine Maschenform zu bilden, und er mit der Gateelektrode gefüllt ist, wobei die Gateelektrode durch den vierten Kontaktbereich auch eine elektrische Verbindung mit der dritten Gatesteuerelektrode aufweist, und der dritte Kontaktbereich eine Streifenform aufweist, die sich parallel zu dem zweiten Graben entlang der zweiten Richtung erstreckt, und mit Seitenbereichen des vierten Kontaktbereichs, die sich jeweils entlang der ersten Richtung erstrecken, verbunden ist.
  8. Vorrichtung nach Anspruch 1, ferner mit einem dritten Graben (301), der von einer Region in der Anschlussregion der ersten Hauptoberfläche, die außerhalb des zweiten Grabens liegt, durch die Basisschicht hindurch, die unterhalb der Anschlussregion liegt, bis zum Inneren des Halbleitersubstrats entlang der dritten Richtung gebildet ist, wobei sich der dritte Graben entlang der ersten Richtung und der zweiten Richtung erstreckt, während er mit dem zweiten Graben in Verbindung steht, um eine Maschenform zu bilden; einem dritten Gateisolationsfilm (106), der auf einer Bodenfläche und Seitenflächen des dritten Grabens gebildet ist; einer dritten Gatesteuerelektrode (304), die derart in dem dritten Graben gebildet ist, dass sie unterhalb der oberen Oberfläche des dritten Grabens liegt, um das Innere des dritten Grabens mit dem dritten Gateisolationsfilm dazwischenliegend angeordnet zu füllen, und elektrisch mit der zweiten Gatesteuerelektrode an Verbindungsbereichen zwischen dem zweiten Graben und Seitenbereichen des dritten Grabens verbunden ist, die sich entlang der ersten Richtung erstrecken; und einem vierten Kontaktbereich (402), der derart in der Isolationsschicht gebildet ist, dass eine obere Oberfläche der dritten Gatesteuerelektrode freigelegt ist, und er mit der Gateelektrode gefüllt ist; wobei die Gateelektrode durch den vierten Kontaktbereich eine elektrische Verbindung mit der dritten Gatesteuerelektrode aufweist, der dritte Kontaktbereich (109a) eine Mehrzahl von Kontaktlöchern (109a) aufweist, die nahe den Verbindungsbereichen zwischen dem zweiten Graben und dem dritten Graben jeweils gebildet sind, und der vierte Kontaktbereich (402) eine Mehrzahl von Kontaktlöchern (402) aufweist, die an Kreuzungsbereichen zwischen den Seitenbereichen des dritten Grabens, die sich entlang der ersten Richtung erstreckt, und Längsbereichen des dritten Grabens, die sich entlang der zweiten Richtung erstreckt, gebildet sind.
  9. Isolierte Gatehalbleitervorrichtung, die eine MOS-Struktur aufweist, mit: einem Halbleitersubstrat (1) von einem ersten Leitfähigkeitstyp, das eine erste Hauptoberfläche und eine zweite Hauptoberfläche aufweist, die sich in einer dritten Richtung gegenüberliegen; einer Basisschicht (103) von einem zweiten Leitfähigkeitstyp, die von einer Zellenregion in der ersten Hauptoberfläche und einer Region in der ersten Hauptoberfläche, die definiert ist durch ein Ende, das eine Grenze BL zwischen der Zellenregion (CR) und der Anschlussregion (TR) benachbart zu der Zellenregion ist, und durch das andere Ende, das von der Grenze zur Anschlussregion mit einem ersten Abstand entlang einer ersten Richtung beabstandet ist, bis ins Innere des Halbleitersubstrats entlang der dritten Richtung gebildet ist; einem ersten Graben (105a), der von der Zellenregion in der ersten Hauptoberfläche durch die Basisschicht hindurch bis ins Innere des Halbleitersubstrats entlang der dritten Richtung gebildet ist; einem ersten Gateisolationsfilm (106), der auf einer Bodenfläche und Seitenflächen des ersten Grabens gebildet ist; und einer ersten Hauptoberfläche (114), die auf der zweiten Hauptoberfläche gebildet ist, wobei die erste Richtung parallel zu der ersten Hauptoberfläche und senkrecht zu der dritten Richtung ist, eine erste Tiefe (T1) von der ersten Hauptoberfläche bis zu einer Bodenfläche der Basisschicht kleiner ist als eine zweite Tiefe (T2) von der ersten Hauptoberfläche bis zur Bodenfläche des ersten Grabens; der erste Graben (105a) eine Mehrzahl von ersten Bereichen (P1) und eine Mehrzahl von zweiten Bereichen (P2) aufweist, die Mehrzahl der ersten Bereiche entlang einer zweiten Richtung senkrecht zu der ersten Richtung und der dritten Richtung angeordnet sind, jeder der Mehrzahl der ersten Bereiche einen Endbereich aufweist, der auf der Grenze zwischen der Zellenregion und der Anschlussregion liegt, und sich zu dem einen Endbereich entlang der ersten Richtung erstreckt, und die Mehrzahl der zweiten Bereiche zwischen benachbarten ersten Bereichen von der Mehrzahl der ersten Bereiche liegt und sich entlang der zweiten Richtung erstreckt, um die benachbarten ersten Bereiche miteinander zu verbinden, und die isolierte Gatehalbleitervorrichtung ferner aufweist: eine Mehrzahl von zweiten Hauptelektrodenbereichen (104) vom ersten Leitfähigkeitstyp, die jeweils von einer Region in der Zellenregion der ersten Hauptoberfläche, die von benachbarten ersten Bereichen und benachbarten zweiten Bereichen von der Mehrzahl der zweiten Bereiche, die den benachbarten ersten Bereichen entsprechen, umgeben ist, bis ins Innere der Basisschicht entlang oberer Bereiche der Seitenflächen der benachbarten ersten Bereiche und oberer Bereiche von Seitenflächen der benachbarten zweiten Bereiche gebildet sind; eine erste Gatesteuerelektrode (107a), die derart in dem ersten Graben gebildet ist, dass sie unter einer oberen Oberfläche des ersten Grabens liegt, wobei die erste Gatesteuerelektrode den ersten Graben mit dem ersten Gateisolationsfilm dazwischenliegend angeordnet füllt; einen zweiten Graben (105b), der von der Region in der ersten Hauptoberfläche, die definiert ist durch ein Ende, das die Grenze ist, und ein anderes Ende, das von der Grenze zur Anschlussregion mit einem zweiten Abstand (d2), der kürzer ist als der erste Abstand, entlang der ersten Richtung beabstandet ist, durch die Basisschicht hindurch bis zum Inneren des Halbleitersubstrats entlang der dritten Richtung gebildet ist, wobei der zweite Graben eine dritte Tiefe aufweist, die größer ist als die erste Tiefe, und sich entlang der zweiten Richtung erstreckt, während er mit dem einen Endebereich in Verbindung steht, den jeder der Mehrzahl der ersten Bereiche aufweist; einen zweiten Gateisolationsfilm (106), der auf einer Bodenfläche und Seitenflächen des zweiten Grabens gebildet ist; einer zweiten Gatesteuerelektrode (107b), die derart in dem zweiten Graben gebildet ist, dass sie unterhalb einer oberen Oberfläche des zweiten Grabens liegt, wobei die zweite Gatesteuerelektrode den zweiten Graben mit dem zweiten Gateisolationsfilm dazwischenliegend angeordnet füllt, und elektrisch mit der ersten Gatesteuerelektrode an einem Endbereich verbunden ist, den jeder der Mehrzahl der ersten Bereiche aufweist; eine Isolationsschicht (2, 106, 116, 111), die auf einer oberen Oberfläche der Basisschicht, einer oberen Oberfläche der ersten Gatesteuerelektrode, einer oberen Oberfläche des ersten Gateisolationsfilms, einer oberen Oberfläche der zweiten Gatesteuerelektrode, einer oberen Oberfläche des zweiten Gateisolationsfilms und einer Region in der Anschlussregion der ersten Hauptoberfläche gebildet ist, die außerhalb eines Endes der Basisschicht liegt; eine Mehrzahl von ersten Kontaktbereichen (112), die jeweils derart in der Isolationsschicht gebildet sind, dass ein Teil einer oberen Oberfläche freigelegt ist, den jeder der Mehrzahl der zweiten Hauptelektrodenbereiche aufweist, und eine obere Oberfläche eines Bereichs der Basisschicht, die von jedem der Mehrzahl der zweiten Hauptelektrodenbereiche umschlossen ist; eine Mehrzahl von zweiten Kontaktbereichen (3), die jeweils in der Isolationsschicht derart gebildet sind, dass ein Teil einer oberen Oberfläche eines Bereichs in der Basisschicht freigelegt ist, der von einer Seitenfläche des zweiten Grabens auf der Seite der Grenze, Seitenflächen der benachbarten ersten Bereiche und einer Seitenfläche eines äußersten zweiten Bereichs der Mehrzahl der zweiten Bereiche, die zu dem zweiten Graben weist, eingeschlossen ist; eine erste Elektrodenschicht für eine zweite Hauptelektrode (113), die in der Mehrzahl der ersten Kontaktbereiche und der Mehrzahl der zweiten Kontaktbereiche und auf einem Bereich in der Isolationsschicht gebildet ist, der auf der Zellenregion der ersten Hauptoberfläche liegt, einen Endbereich von der Grenze weg mit einem siebenten Abstand entlang der ersten Richtung aufweist, sich entlang der zweiten Richtung erstreckt und elektrisch mit jedem der Mehrzahl der zweiten Hauptelektrodenbereiche und der Basisschicht verbunden ist; einen dritten Kontaktbereich (109), der derart in der Isolationsschicht gebildet ist, dass ein Teil der oberen Oberfläche der zweiten Gatesteuerelektrode freigelegt ist; eine Gateelektrode (108), die in dem dritten Kontaktbereich gebildet ist, auf einem Bereich in der Isolationsschicht, der definiert ist durch die Grenze und eine Stelle, die von der Grenze zur Zellenregion entlang der ersten Richtung mit einem dritten Abstand beabstandet ist, der kleiner ist als der siebente Abstand, und auf einem Bereich in der Isolationsschicht, der definiert ist durch die Grenze und eine Stelle, die von der Grenze zur Anschlussregion entlang der ersten Richtung mit einem vierten Abstand beabstandet ist, der kleiner ist als der erste Abstand, wobei die Gateelektrode sich entlang der zweiten Richtung erstreckt und durch den dritten Kontaktbereich elektrisch mit der zweiten Gatesteuerelektrode verbunden ist; einen vierten Kontaktbereich (117), der derart in der Isolationsschicht gebildet ist, dass ein Teil einer oberen Oberfläche eines Bereichs in der Basisschicht freigelegt ist, die sandwichartig eingeschlossen ist zwischen einer Stelle, die von der Grenze zur Anschlussregion entlang der ersten Richtung mit einem fünften Abstand beabstandet ist, der kleiner ist als der erste Abstand und größer als der vierte Abstand, und dem anderen Ende der Basisschicht, das von der Grenze mit dem ersten Abstand beabstandet ist; und eine zweite Elektrodenschicht für eine zweite Hauptelektrode (118), die in dem vierten Kontaktbereich und auf einem Bereich in der Isolationsschicht gebildet ist, der definiert ist durch die Stelle, die von der Grenze weg zur Anschlussregion entlang der ersten Richtung mit dem fünften Abstand beabstandet ist, und eine Stelle, die von der Grenze zur Anschlussregion entlang der ersten Richtung mit einem sechsten Abstand beabstandet ist, der größer ist als der erste Abstand, sich entlang der zweiten Richtung erstreckt und durch den vierten Kontaktbereich elektrisch mit der Basisschicht verbunden ist, wobei die Länge der ersten Elektrodenschicht für die zweite Hauptelektrode und die der zweiten Elektrodenschicht für die zweite Hauptelektrode entlang der zweiten Richtung größer ist als die Länge der Gateelektrode entlang der zweiten Richtung, und die isolierte Gatehalbleitervorrichtung ferner aufweist eine Verbindungsschicht (119), die eine Seitenfläche aufweist, die von einem Endbereich der Gateelektrode in der zweiten Richtung mit einem vorbestimmten Abstand entlang der zweiten Richtung entfernt liegt, und sich entlang der ersten Richtung erstreckt, auf einem Bereich der Isolationsschicht gebildet ist, der definiert ist durch den einen Endbereich der ersten Elektrodenschicht für die zweite Hauptelektrode und die Stelle, die von der Grenze zu der Anschlussregion mit dem fünften Abstand entlang der ersten Richtung beabstandet ist, und gebildet ist, um die ersten Elektrodenschicht für die zweite Hauptelektrode und die zweite Elektrodenschicht für die zweite Hauptelektrode miteinander elektrisch zu verbinden.
  10. Isolierte Gatehalbleitervorrichtung, die eine MOS-Transistorstruktur aufweist, mit: einem Halbleitersubstrat (1) von einem ersten Leitfähigkeitstyp, das eine erste Hauptoberfläche und eine zweite Hauptoberfläche aufweist, die sich in einer dritten Richtung gegenüberliegen; einer Basisschicht (103) von einem zweiten Leitfähigkeitstyp, die von einer Zellenregion in der ersten Hauptoberfläche bis zu einer ersten Bodenfläche, die in dem Halbleitersubstrat liegt, entlang der dritten Richtung gebildet ist, einen Endbereich aufweist, der auf einer Grenze zwischen der Zellenregion und einer Anschlussregion benachbart zu der Zellenregion liegt, und eine erste Tiefe (T1) von der ersten Hauptoberfläche bis zur ersten Bodenfläche; einer Wannenschicht (130) vom zweiten Leitfähigkeitstyp, die mit dem einen Endbereich der Basisschicht in der Grenze verbunden ist, der von einer Region in der Anschlussregion der ersten Hauptoberfläche, die definiert ist durch ein Ende, das die Grenze ist, und durch ein anderes Ende, das von der Grenze zur Anschlussregion mit einem ersten Abstand entlang der ersten Richtung entfernt liegt, bis zu einer vierten Bodenfläche gebildet ist, die in dem Halbleitersubstrat entlang der dritten Richtung liegt, und eine vierte Tiefe (T4) von der ersten Hauptoberfläche bis zur vierten Bodenfläche aufweist; einem ersten Graben (105a), der von der Zellenregion in der ersten Hauptoberfläche durch die Basisschicht bis zu einer zweiten Bodenfläche, die in dem Halbleitersubstrat liegt, entlang der dritten Richtung gebildet ist, und eine zweite Tiefe von der ersten Hauptoberfläche bis zur zweiten Bodenfläche aufweist; einem ersten Gateisolationsfilm (106), der auf der zweiten Bodenfläche und Seitenflächen des ersten Grabens gebildet ist; und einer ersten Hauptelektrode (114), die auf der zweiten Hauptoberfläche gebildet ist, wobei die erste Richtung parallel zu der ersten Hauptoberfläche und senkrecht zu der dritten Richtung ist, die erste Tiefe kleiner ist als die zweite Tiefe, die zweite Tiefe kleiner ist als die vierte Tiefe, die Wannenschicht ferner einen Basisschichtabdeckungsbereich (130P) aufweist, der von einem Bereich in der ersten Bodenfläche der Basisschicht, die sandwichartig eingeschlossen ist zwischen der Grenze und einer Stelle, die von der Grenze mit einem fünften Abstand entlang der ersten Richtung beabstandet ist, bis zur vierten Bodenfläche der Wannenschicht ins Innere des Halbleitersubstrats gebildet ist; der erste Graben eine Mehrzahl von ersten Bereichen (P1) und eine Mehrzahl von zweiten Bereichen (P2) aufweist, die Mehrzahl der ersten Bereiche entlang einer zweiten Richtung senkrecht zu der ersten Richtung und der dritten Richtung angeordnet sind; jeder der Mehrzahl der ersten Bereiche einen Endbereich aufweist, der auf der Grenze zwischen der Zellenregion und der Anschlussregion liegt, und sich zu dem einen Endbereich entlang der ersten Richtung erstreckt; und jeder der Mehrzahl der zweiten Bereiche zwischen benachbarten ersten Bereichen von der Mehrzahl der ersten Bereiche liegt, und sich entlang der zweiten Richtung erstreckt, um benachbarte erste Bereiche miteinander zu verbinden, wobei die isolierte Gatehalbleitervorrichtung ferner aufweist: eine Mehrzahl von zweiten Hauptelektrodenbereichen (104) vom ersten Leitfähigkeitstyp, die jeweils von einer Region in der Zellenregion der ersten Hauptoberfläche, die von benachbarten ersten Bereichen und benachbarten zweiten Bereichen von der Mehrzahl der zweiten Bereiche entsprechend den benachbarten ersten Bereichen eingeschlossen ist, zum Inneren der Basisschicht entlang oberer Bereiche von Seitenflächen der benachbarten ersten Bereiche und oberer Bereiche von Seitenflächen benachbarter zweiter Bereiche, gebildet sind; eine erste Gatesteuerelektrode (107a), die derart in dem ersten Graben gebildet ist, dass sie unterhalb einer oberen Oberfläche des ersten Grabens liegt, wobei die erste Gatesteuerelektrode den ersten Graben mit dem ersten Gateisolationsfilm dazwischenliegend angeordnet füllt; einen zweiten Graben (105b), der von einem Bereich in der ersten Hauptoberfläche, der definiert ist durch ein Ende, das die Grenze ist, und ein anderes Ende, das von der Grenze zur Anschlussregion mit einem zweiten Abstand, der kleiner ist als der erste Abstand, entlang der ersten Richtung beabstandet ist, bis zu einer dritten Bodenfläche, die in der Wannenschicht liegt, entlang der dritten Richtung gebildet ist, wobei der zweite Graben eine dritte Tiefe aufweist von der ersten Hauptoberfläche bis zur dritten Bodenfläche, und sich entlang der zweiten Richtung erstreckt, während er mit dem einen Endbereich verbunden ist, den jeder der Mehrzahl der ersten Bereiche aufweist; einen zweiten Gateisolationsfilm (106), der auf der gesamten dritten Bodenfläche und Seitenflächen des zweiten Grabens gebildet ist; eine zweite Gatesteuerelektrode (107b), die derart in dem zweiten Graben gebildet ist, dass sie unterhalb einer oberen Oberfläche des zweiten Grabens liegt, wobei die zweite Gatesteuerelektrode den zweiten Graben mit dem zweiten Gateisolationsfilm dazwischenliegend füllt, und elektrisch mit der ersten Gatesteuerelektrode an dem einen Endbereich verbunden ist, den jeder der Mehrzahl der ersten Bereiche aufweist; eine Isolationsschicht (2, 106, 116, 111), die auf einer oberen Oberfläche der Basisschicht gebildet ist, einer oberen Oberfläche der ersten Gatesteuerelektrode, einer oberen Oberfläche des ersten Gateisolationsfilms, einer oberen Oberfläche der zweiten Gatesteuerelektrode, einer oberen Oberfläche des zweiten Gateisolationsfilms, einer oberen Oberfläche der Wannenschicht und einer Region in der Anschlussregion der ersten Hauptoberfläche, die außerhalb eines Endes der Wannenschicht liegt; eine Mehrzahl von ersten Kontaktbereichen (112), die jeweils derart in der Isolationsschicht gebildet, dass sie einen Teil einer oberen Oberfläche freilegen, die jeder der Mehrzahl der zweiten Hauptelektrodenbereiche aufweist, und eine obere Oberfläche eines Teils der Basisschicht, der von jeder der Mehrzahl der zweiten Hauptelektrodenbereiche eingeschlossen ist; eine Mehrzahl von zweiten Kontaktbereichen (3), die jeweils derart in der Isolationsschicht gebildet sind, dass sie einen Teil einer oberen Oberfläche eines Bereichs in der Basisschicht freilegen, der eingeschlossen ist von einer Seitenfläche des zweiten Grabens auf der Seite der Grenze, Seitenflächen der benachbarten ersten Bereiche und einer Seitenfläche eines äußersten zweiten Bereichs der Mehrzahl der zweiten Bereiche, die zu dem zweiten Graben weist; eine zweite Hauptelektrode (113), die in der Mehrzahl der ersten Kontaktbereiche und der Mehrzahl der zweiten Kontaktbereiche und auf einem Bereich der Isolationsschicht gebildet ist, der auf der Zellenregion der ersten Hauptoberfläche liegt, einen Endbereich aufweist, der mit einem sechsten Abstand, der größer ist als der fünfte Abstand, entlang der ersten Richtung von der Grenze beabstandet ist, sich entlang der zweiten Richtung erstreckt und mit jedem der Mehrzahl der zweiten Hauptelektrodenbereiche und der Basisschicht verbunden ist; einen dritten Kontaktbereich (109), der derart in der Isolationsschicht gebildet ist, dass er einen Teil der oberen Oberfläche der zweiten Gatesteuerelektrode freilegt; und eine Gateelektrode (108), die in dem dritten Kontaktbereich gebildet ist, auf einem Bereich in der Isolationsschicht, der definiert ist durch die Grenze und eine Stelle, die von der Grenze zur Zellenregion entlang der ersten Richtung mit einem dritten Abstand beabstandet ist, der kleiner ist als der fünfte Abstand, und auf einem Bereich in der Isolationsschicht, der definiert ist durch die Grenze und eine Stelle, die von der Grenze zur Anschlussregion entlang der ersten Richtung mit einem vierten Abstand beabstandet ist, der größer ist als der erste Abstand, wobei die Gateelektrode sich entlang der zweiten Richtung erstreckt und durch den dritten Kontaktbereich mit der zweiten Gatesteuerelektrode verbunden ist, wobei die dritte Tiefe größer ist als die erste Tiefe, und die vierte Tiefe größer ist als die dritte Tiefe.
  11. Vorrichtung nach Anspruch 10, ferner mit einer dritten Gatesteuerelektrode (208c), die in einem Bereich der Isolationsschicht angeordnet ist, die auf der Anschlussregion der ersten Hauptoberfläche gebildet ist, die außerhalb des Endes der Wannenschicht und mindestens unter der Gateelektrode liegt, wobei sich die dritte Gatesteuerelektrode entlang der zweiten Richtung erstreckt; und einem vierten Kontaktbereich (212b), der derart in der Isolationsschicht gebildet ist, dass ein Teil einer oberen Oberfläche der dritten Gatesteuerelektrode freigelegt ist, und er mit der Gateelektrode gefüllt ist, wobei die Gateelektrode durch den vierten Kontaktbereich auch eine elektrische Verbindung mit der dritten Gatesteuerelektrode aufweist.
  12. Isolierte Gatehalbleitervorrichtung, die eine MOS-Transistorstruktur aufweist, mit einem Halbleitersubstrat (1) von einem ersten Leitfähigkeitstyp, das eine erste Hauptoberfläche und eine zweite Hauptoberfläche aufweist, die sich in einer dritten Richtung gegenüberliegen; einer Basisschicht (103) von einem zweiten Leitfähigkeitstyp, die von einer Zellenregion in der ersten Hauptoberfläche zu einer ersten Bodenfläche, die in dem Halbleitersubstrat liegt, entlang der dritten Richtung gebildet ist, einen Endbereich aufweist, der auf einer Grenze zwischen der Zellenregion und einer Anschlussregion benachbart zu der Zellenregion liegt, und eine erste Tiefe von der ersten Hauptoberfläche bis zu der ersten Bodenfläche aufweist; einer Wannenschicht (130) vom zweiten Leitfähigkeitstyp, die mit dem einen Endbereich der Basisschicht in der Grenze verbunden ist, von einer Region in der Anschlussregion der ersten Hauptoberfläche, die definiert ist durch ein Ende, das die Grenze ist, und ein anderes Ende, das von der Grenze zur Anschlussregion mit einem Abstand entlang der ersten Richtung beabstandet ist, bis zu einer vierten Bodenfläche, die in dem Halbleitersubstrat liegt, entlang der dritten Richtung gebildet ist, und eine vierte Tiefe von der erste Hauptoberfläche bis zur vierten Bodenfläche aufweist; einem ersten Graben (105a), der von der Zellenregion in der ersten Hauptoberfläche durch die Basisschicht hindurch bis zu einer zweiten Bodenfläche, die in dem Halbleitersubstrat liegt, entlang der dritten Richtung gebildet ist, und eine zweite Tiefe von der ersten Hauptoberfläche bis zur zweiten Bodenfläche aufweist; einem ersten Gateisolationsfilm (106), der auf der gesamten zweiten Bodenfläche und Seitenflächen des ersten Grabens gebildet ist; und einer ersten Hauptelektrode (114), die auf der zweiten Hauptoberfläche gebildet ist, wobei die erste Richtung parallel zu der ersten Hauptoberfläche und senkrecht zu der dritten Richtung ist, die erste Tiefe kleiner ist als die zweite Tiefe, die zweite Tiefe kleiner ist als die vierte Tiefe, die Wannenschicht ferner einen Basisschichtabdeckungsbereich (130P) aufweist, der von einem Bereich in der zweiten Bodenfläche der Basisschicht, die sandwichartig eingeschlossen ist zwischen der Grenze und einer Stelle, die von der Grenze mit einem achten Abstand entlang der ersten Richtung beabstandet ist, bis zur vierten Bodenfläche der Wannenschicht in ein Inneres des Halbleitersubstrats gebildet ist, der erste Graben eine Mehrzahl von ersten Bereichen (P1) aufweist, und eine Mehrzahl von zweiten Bereichen (P2), die Mehrzahl der ersten Bereiche entlang einer zweiten Richtung senkrecht zu der ersten Richtung und der dritten Richtung angeordnet sind, jeder der Mehrzahl der ersten Bereiche einen Endbereich aufweist, der auf einer Grenze zwischen der Zellenregion und der Anschlussregion liegt und sich zu einem Endbereich entlang der ersten Richtung erstreckt; und jeder der Mehrzahl der zweiten Bereiche zwischen benachbarten ersten Bereichen von der Mehrzahl der ersten Bereiche angeordnet ist und sich entlang der zweiten Richtung erstreckt, um benachbarte erste Bereiche miteinander zu verbinden, und die isolierte Gatehalbleitervorrichtung ferner aufweist: eine Mehrzahl von zweiten Hauptelektrodenbereichen (104) vom ersten Leitfähigkeitstyp, die jeweils von einer Region in der Zellenregion der ersten Hauptoberfläche, die von benachbarten ersten Bereichen und benachbarten zweiten Bereichen von der Mehrzahl der zweiten Bereiche entsprechend den benachbarten ersten Bereichen eingeschlossen ist, bis zu einem Inneren der Basisschicht entlang oberer Bereiche der Seitenflächen der benachbarten ersten Bereiche und oberer Bereiche der Seitenflächen von benachbarten zweiten Bereichen gebildet ist; eine erste Gatesteuerelektrode (107a), die derart in dem ersten Graben gebildet ist, dass sie unterhalb einer oberen Oberfläche des ersten Grabens liegt, wobei die erste Gatesteuerelektrode den ersten Graben mit dem ersten Gateisolationsfilm dazwischenliegend füllt; einen zweiten Graben (105b), der von einer Region in der ersten Hauptoberfläche, die definiert ist durch ein Ende, das die Grenze ist, und durch ein anderes Ende, das von der Grenze zu der Anschlussregion mit einem zweiten Abstand, der kürzer ist als der erste Abstand, entlang der ersten Richtung beabstandet ist, bis zu einer dritten Bodenfläche, die in der Wannenschicht liegt, entlang der dritten Richtung gebildet ist, wobei der zweite Graben eine dritte Tiefe von der ersten Hauptoberfläche bis zur dritten Bodenfläche aufweist und sich entlang der zweiten Richtung erstreckt, während er mit dem einen Endbereich, den jeder der Mehrzahl der ersten Bereiche aufweist, verbunden ist; einen zweiten Gateisolationsfilm (106), der auf der gesamten dritten Bodenfläche und Seitenflächen des zweiten Grabens gebildet ist; eine zweite Gatesteuerelektrode (107b), die derart in dem zweiten Graben gebildet ist, dass sie unterhalb einer oberen Oberfläche des zweiten Grabens liegt, wobei die zweite Gatesteuerelektrode den zweiten Graben mit dem Gateisolationsfilm dazwischenliegend füllt, und elektrisch mit der ersten Gatesteuerelektrode an dem einen Endbereich, den jeder der Mehrzahl der ersten Bereiche aufweist, verbunden ist; eine Isolationsschicht (2, 106, 116, 111), die auf einer oberen Oberfläche der Basisschicht, einer oberen Oberfläche der ersten Gatesteuerelektrode, einer oberen Oberfläche des ersten Gateisolationsfilms, einer oberen Oberfläche der zweiten Gatesteuerelektrode, einer oberen Oberfläche des zweiten Gateisolationsfilms, einer oberen Oberfläche der Wannenschicht und einer Region in der Anschlussregion der ersten Hauptoberfläche gebildet ist, die außerhalb eines Endes der Wannenschicht liegt; eine Mehrzahl von ersten Kontaktbereichen (112), die jeweils derart in der Isolationsschicht gebildet sind, dass ein Teil einer oberen Oberfläche freigelegt wird, die jeder der Mehrzahl der zweiten Hauptelektrodenbereiche aufweist, und eine obere Oberfläche eines Bereichs in der Basisschicht, der von jeder der Mehrzahl der zweiten Hauptelektrodenbereiche eingeschlossen ist; eine Mehrzahl von zweiten Kontaktbereichen (3), die jeweils in der Isolationsschicht derart gebildet sind, dass ein Teil einer oberen Oberfläche eines Bereichs in der Basisschicht freigelegt ist, der von einer Seitenfläche des zweiten Grabens auf der Seite der Grenze, Seitenflächen benachbarter erster Bereiche und einer Seitenfläche eines äußersten zweiten Bereichs der Mehrzahl der zweiten Bereiche, die zu dem zweiten Graben weist, eingeschlossen ist; eine erste Elektrodenschicht für die zweite Hauptelektrode (113), die in der Mehrzahl der ersten Kontaktbereiche und der Mehrzahl der zweiten Kontaktbereiche und auf einem Bereich in der Isolationsschicht gebildet ist, der auf der Zellenregion der ersten Hauptoberfläche liegt, einen Endbereich aufweist, der von der Grenze mit einem siebenten Abstand, der größer ist als der achte Abstand, entlang der ersten Richtung beabstandet ist, sich entlang der zweiten Richtung erstreckt und elektrisch mit jedem der Mehrzahl der zweiten Hauptelektrodenbereiche und der Basisschicht verbunden ist; einen dritten Kontaktbereich (109), der derart in der Isolationsschicht gebildet ist, dass ein Teil der oberen Oberfläche der zweiten Gatesteuerelektrode freigelegt ist; eine Gateelektrode (108), die in dem dritten Kontaktbereich gebildet ist, auf einem Bereich in der Isolationsschicht, der definiert ist durch die Grenze und einer Stelle, die von der Grenze zur Zellenregion entlang der ersten Richtung mit einem dritten Abstand beabstandet ist, der kleiner ist als der achte Abstand, und auf einem Bereich in der Isolationsschicht, der definiert ist durch die Grenze und eine Stelle, die von der Grenze zur Anschlussregion entlang der ersten Richtung mit einem vierten Abstand beabstandet ist, der kleiner ist als der erste Abstand, wobei sich die Gatesteuerelektrode entlang der zweiten Richtung erstreckt und durch den dritten Kontaktbereich elektrisch mit der zweiten Gatesteuerelektrode verbunden ist; einem vierten Kontaktbereich (117), der derart in der Isolationsschicht gebildet ist, dass ein Teil einer oberen Oberfläche eines Bereichs der Wannenschicht freigelegt ist, der sandwichartig eingeschlossen ist zwischen einer Stelle, die von der Grenze zur Anschlussregion entlang der ersten Richtung mit einem fünften Abstand beabstandet ist, der kleiner ist als der erste Abstand und größer als der vierte Abstand, und dem anderen Ende der Wannenschicht, das von der Grenze mit dem ersten Abstand beabstandet ist; und eine zweite Elektrodenschicht für die zweite Hauptelektrode (118), die in dem vierten Kontaktbereich und auf einem Bereich in der Isolationsschicht gebildet ist, der definiert ist durch eine Stelle, die von der Grenze zur Anschlussregion entlang der ersten Richtung mit dem fünften Abstand beabstandet ist, und eine Stelle, die von der Grenze zur Anschlussregion entlang der ersten Richtung mit einem sechsten Abstand beabstandet ist, der größer ist als der erste Abstand, sich entlang der zweiten Richtung erstreckt und durch den vierten Kontaktbereich elektrisch mit der Wannenschicht verbunden ist, wobei die Länge der ersten Elektrodenschicht für die zweite Hauptelektrode und die Länge der zweiten Elektrodenschicht für die zweite Hauptelektrode entlang der zweiten Richtung beide größer sind als die Länge der Gateelektrode entlang der zweiten Richtung, und die isolierte Gatehalbleitervorrichtung ferner aufweist: eine Verbindungsschicht (119), die eine Seitenfläche aufweist, die von einem Endbereich der Gateelektrode in der zweiten Richtung mit einem vorbestimmten Abstand entlang der zweiten Richtung beabstandet ist, und sich entlang der ersten Richtung erstreckt, auf einem Bereich der Isolationsschicht gebildet ist, der definiert ist durch den einen Endbereich der ersten Elektrodenschicht für die zweite Hauptelektrode und die Stelle, die von der Grenze zur Anschlussregion entlang der ersten Richtung mit einem fünften Abstand beabstandet ist, und ausgelegt ist, um die erste Elektrodenschicht für die zweite Hauptelektrode und die erste Elektrodenschicht für die zweite Hauptelektrode elektrisch miteinander zu verbinden, wobei die dritte Tiefe größer ist als die erste Tiefe, und die vierte Tiefe größer als die dritte Tiefe.
  13. Isolierte Gatehalbleitervorrichtung, die eine MOS-Transistorstruktur aufweist, mit einem Halbleitersubstrat (1) von einem ersten Leitfähigkeitstyp, das eine erste Hauptoberfläche und eine zweite Hauptoberfläche aufweist, die sich in einer dritten Richtung gegenüberliegen; einer Basisschicht (103) von einem zweiten Leitfähigkeitstyp, die von einer Zellenregion in der ersten Hauptoberfläche zu einer ersten Bodenfläche, die in dem Halbleitersubstrat liegt, entlang der dritten Richtung gebildet ist, einen Endbereich aufweist, der auf der Grenze zwischen der Zellenregion und einer Anschlussregion benachbart zu der Zellenregion liegt, und eine erste Tiefe von der ersten Hauptoberfläche bis zur ersten Bodenfläche aufweist; einem ersten Graben (105a), der von der Zellenregion in der ersten Hauptoberfläche durch die Basisschicht bis zu einer zweiten Bodenfläche, die in dem Halbleitersubstrat liegt, entlang der dritten Richtung gebildet ist, und eine zweite Tiefe von der ersten Hauptoberfläche bis zur zweiten Bodenfläche aufweist; einem ersten Gateisolationsfilm (106), der auf der gesamten zweiten Bodenfläche und Seitenflächen des ersten Grabens gebildet ist; und einer ersten Hauptelektrode (114), die auf der zweiten Hauptoberfläche gebildet ist, wobei die erste Richtung parallel zu der ersten Hauptoberfläche und senkrecht zu der dritten Richtung ist, die erste Tiefe kleiner ist als die zweite Tiefe, der erste Graben eine Mehrzahl von ersten Bereichen (P1) und einer Mehrzahl von zweiten Bereichen (P2) aufweist, die Mehrzahl der ersten Bereiche entlang einer zweiten Richtung senkrecht zu der ersten Richtung und der dritten Richtung angeordnet sind, jeder der Mehrzahl der ersten Bereiche einen Endbereich aufweist, der auf der Grenze zwischen der Zellenregion und der Anschlussregion liegt, und sich zu dem einen Endbereich entlang der ersten Richtung erstreckt, und jeder der Mehrzahl der zweiten Bereiche zwischen benachbarten ersten Bereichen von der Mehrzahl der ersten Bereiche liegt, und sich entlang der zweiten Richtung erstreckt, um benachbarte erste Bereiche miteinander zu verbinden, und die isolierte Gatehalbleitervorrichtung ferner aufweist: eine Mehrzahl von zweiten Hauptelektrodenbereichen (104) vom ersten Leitfähigkeitstyp, die jeweils von einer Region in der Zellenregion der ersten Hauptoberfläche, die von benachbarten ersten Bereichen und benachbarten zweiten Bereichen von der Mehrzahl der zweiten Bereiche entsprechend den benachbarten ersten Bereichen eingeschlossen ist, zu einem Inneren der Basisschicht entlang oberer Bereiche der Seitenflächen der benachbarten ersten Bereiche und oberer Bereiche der Seitenflächen der benachbarten zweiten Bereiche gebildet sind; eine erste Gatesteuerelektrode (107a), die derart in dem ersten Graben gebildet ist, dass sie unterhalb einer oberen Oberfläche des Grabens liegt, wobei die erste Gatesteuerelektrode den ersten Graben mit dem ersten Gateisolationsfilm dazwischenliegend angeordnet füllt; einen zweiten Graben (109), der von einer Region in der ersten Hauptoberfläche, die definiert ist durch ein Ende, das die Grenze ist, und durch ein anderes Ende, das von der Grenze zur Anschlussregion mit einem fünften Abstand entlang der ersten Richtung beabstandet ist, bis zu einer dritten Bodenfläche, die in dem Halbleitersubstrat liegt, entlang der dritten Richtung gebildet ist, wobei der zweite Graben eine dritte Tiefe von der ersten Hauptoberfläche bis zur dritten Bodenfläche aufweist, und sich entlang der zweiten Richtung erstreckt, während er mit dem einen Endbereich, den jeder der Mehrzahl der ersten Bereiche aufweist, verbunden ist; einen zweiten Gateisolationsfilm (106), der auf der gesamten dritten Bodenfläche und Seitenflächen des zweiten Grabens gebildet ist; eine zweite Gatesteuerelektrode (107b), die derart in dem zweiten Graben gebildet ist, dass sie unterhalb einer oberen Oberfläche des zweiten Grabens liegt, wobei die zweite Gatesteuerelektrode den zweiten Graben mit dem zweiten Gateisolationsfilm dazwischenliegend füllt, und mit der ersten Gatesteuerelektrode an dem einen Endbereich, den jeder der Mehrzahl der ersten Bereiche aufweist, elektrisch verbunden ist; eine Isolationsschicht (2, 106, 111), die auf einer oberen Oberfläche der Basisschicht, einer oberen Oberfläche der ersten Gatesteuerelektrode, einer oberen Oberfläche des ersten Gateisolationsfilms, einer oberen Oberfläche der zweiten Gatesteuerelektrode, einer oberen Oberfläche des zweiten Gateisolationsfilms und einem Bereich der ersten Hauptoberfläche, der außerhalb von einer der Seitenflächen des zweiten Grabens auf der Seite der Anschlussregion liegt, gebildet ist; eine Mehrzahl von ersten Kontaktbereichen (112), die jeweils in der Isolationsschicht derart gebildet sind, dass ein Teil einer oberen Oberfläche freigelegt ist, die jeder der Mehrzahl der zweiten Elektrodenbereiche aufweist, und einer oberen Oberfläche eines Bereichs in der Basisschicht, der von jedem der Mehrzahl der zweiten Hauptelektrodenbereiche eingeschlossen ist; eine Mehrzahl von zweiten Kontaktbereichen (3), die jeweils derart in der Isolationsschicht gebildet sind, dass ein Teil einer oberen Oberfläche eines Bereichs in der Basisschicht freigelegt ist, der von einer Seitenfläche des zweiten Grabens auf der Seite der Grenze, Seitenflächen der benachbarten ersten Bereiche und einer Seitenfläche eines äußersten zweiten Bereichs von der Mehrzahl der zweiten Bereiche, die zu dem zweiten Graben weist, eingeschlossen ist; eine zweite Hauptelektrode (113), die in der Mehrzahl der ersten Kontaktbereiche und der Mehrzahl der zweiten Kontaktbereiche und auf einem Bereich in der Isolationsschicht gebildet ist, der auf der Zellenregion der ersten Hauptoberfläche liegt, einen Endbereich aufweist, der von der Grenze entlang der ersten Richtung mit einem vierten Abstand beabstandet ist, sich entlang der zweiten Richtung erstreckt und elektrisch mit jedem der Mehrzahl der zweiten Hauptelektrodenbereiche und der Basisschicht verbunden ist; einen dritten Kontaktbereich (109), der derart in der Isolationsschicht gebildet ist, dass ein Teil der oberen Oberfläche der zweiten Gatesteuerelektrode freigelegt ist; und eine Gateelektrode (108), die in dem dritten Kontaktbereich gebildet ist, auf einem Bereich in der Isolationsschicht, der definiert ist durch die Grenze und durch eine Stelle, die von der Grenze zur Zellenregion entlang der ersten Richtung mit einem dritten Abstand beabstandet ist, der kürzer ist als der vierte Abstand, und auf einem Bereich in der Isolationsschicht, der definiert ist durch die Grenze und durch eine Stelle, die von der Grenze zur Anschlussregion entlang der ersten Richtung mit einem zweiten Abstand beabstandet ist, der größer ist als der erste Abstand, wobei sich die Gateelektrode entlang der zweiten Richtung erstreckt und durch den dritten Kontaktbereich elektrisch mit der zweiten Gatesteuerelektrode verbunden ist, wobei die dritte Tiefe größer ist als die erste Tiefe, und keine Halbleiterschicht vom zweiten Leitfähigkeitstyp in einem Bereich des Halbleitersubstrats gebildet ist, der unmittelbar unter der Gateelektrode liegt, der definiert ist durch eine Seitenfläche des zweiten Grabens auf der Seite der Anschlussregion und durch die Stelle, die von der Grenze zur Anschlussregion entlang der ersten Richtung mit dem zweiten Abstand beabstandet ist.
  14. Vorrichtung nach Anspruch 13, ferner mit einer dritten Gatesteuerelektrode (208c), die in einem Bereich der Isolationsschicht geschaffen ist, der auf der Anschlussregion der ersten Hauptoberfläche gebildet ist, die außerhalb der einen der Seitenflächen des zweiten Grabens auf der Seite der Anschlussregion und mindestens unterhalb der Gateelektrode liegt, wobei die dritte Gatesteuerelektrode sich entlang der zweiten Richtung erstreckt; und einem vierten Kontaktbereich (212b), der derart in der Isolationsschicht gebildet ist, dass ein Teil einer oberen Oberfläche der dritten Gatesteuerelektrode freigelegt ist, der mit der Gateelektrode gefüllt ist, wobei die Gateelektrode durch den vierten Kontaktbereich auch eine elektrische Verbindung mit der dritten Gatesteuerelektrode aufweist.
  15. Isolierte Gatehalbleitervorrichtung, die eine MOS-Transistorstruktur aufweist, mit einem Halbleitersubstrat (1) von einem ersten Leitfähigkeitstyp, das eine erste Hauptoberfläche und eine zweite Hauptoberfläche aufweist, die sich in einer dritten Richtung gegenüberliegen; einer Basisschicht (103) von einem zweiten Leitfähigkeitstyp, die von einer Zellenregion in der ersten Hauptoberfläche und einer Region in der ersten Hauptoberfläche, die definiert ist durch ein Ende, das eine Grenze zwischen der Zellenregion und einer Anschlussregion benachbart zu der Zellenregion ist, und durch ein anderes Ende, das von der Grenze weg zur Anschlussregion entlang einer ersten Richtung mit einem ersten Abstand liegt, bis zu einem Inneren des Halbleitersubstrats entlang der dritten Richtung gebildet ist; einem Graben (105a), der von der Zellenregion in der ersten Hauptoberfläche durch die Basisschicht bis zum Inneren des Halbleitersubstrats entlang der dritten Richtung gebildet ist; einem Gateisolationsfilm (106), der auf einer Bodenfläche und Seitenflächen des Grabens gebildet ist; einer ersten Hauptelektrode (114), die auf der zweiten Hauptoberfläche gebildet ist, wobei die erste Richtung parallel zu der ersten Hauptoberfläche und senkrecht zu der dritten Richtung ist, eine erste Tiefe von der ersten Hauptoberfläche bis zu einer Bodenfläche der Basisschicht kleiner ist als eine zweite Tiefe von der ersten Hauptoberfläche bis zur Bodenfläche des Grabens, der Graben eine Mehrzahl von ersten Bereichen (P1) und eine Mehrzahl von zweiten Bereichen (P2) aufweist, die Mehrzahl der ersten Bereiche entlang einer zweiten Richtung senkrecht zu der ersten Richtung und der dritten Richtung angeordnet sind, jeder der Mehrzahl der ersten Bereiche einen Endbereich aufweist, der auf der Grenze zwischen der Zellenregion und der Anschlussregion liegt, und sich zu dem einen Endbereich entlang der ersten Richtung erstreckt, und jeder der Mehrzahl der zweiten Bereiche zwischen benachbarten ersten Bereichen von der Mehrzahl der ersten Bereiche liegt, und sich entlang der zweiten Richtung erstreckt, um die benachbarten ersten Bereiche miteinander zu verbinden, und die isolierte Gatehalbleiterstruktur ferner aufweist: eine Mehrzahl von zweiten Hauptelektrodenbereichen (104) vom ersten Leitfähigkeitstyp, die jeweils von einer Region in der Zellenregion der ersten Hauptoberfläche, die eingeschlossen ist von benachbarten ersten Bereichen und benachbarten zweiten Bereichen von der Mehrzahl der zweiten Bereiche entsprechend den benachbarten ersten Bereichen, bis zu einem Inneren der Basisschicht entlang oberer Bereiche von Seitenflächen der benachbarten ersten Bereiche und oberer Bereiche von Seitenflächen der benachbarten zweiten Bereiche gebildet sind; eine Gatesteuerelektrode (105a), die in dem Graben derart gebildet ist, dass sie unterhalb einer oberen Oberfläche des Grabens liegt, wobei die Gatesteuerelektrode den Graben mit dem Gateisolationsfilm dazwischenliegend füllt; eine Isolationsschicht (2, 106, 116, 111), die auf einer oberen Oberfläche der Basisschicht, einer oberen Oberfläche der Gatesteuerelektrode, einer oberen Oberfläche des Gateisolationsfilms und einer Region in der Anschlussregion der ersten Hauptoberfläche gebildet ist, die außerhalb eines Endes der Basisschicht liegt; eine Mehrzahl von ersten Kontaktbereichen (112), die jeweils derart in der Isolationsschicht gebildet sind, dass ein Teil einer oberen Oberfläche freigelegt ist, den jeder der Mehrzahl der zweiten Hauptelektrodenbereiche aufweist, und einer oberen Oberfläche eines Bereichs der Basisschicht, der von jeder der Mehrzahl der zweiten Hauptelektroden eingeschlossen ist; eine Mehrzahl von zweiten Kontaktbereichen (3), die jeweils in der Isolationsschicht derart gebildet sind, dass ein Teil einer oberen Oberfläche eines Bereichs der Basisschicht freigelegt ist, der definiert ist durch die Grenze, Seitenflächen der benachbarten ersten Bereiche und eine Seitenfläche eines äußersten zweiten Bereichs der Mehrzahl der zweiten Bereiche, die zu der Grenze weist; eine zweite Hauptelektrode (113), die in der Mehrzahl der ersten Kontaktbereiche und der Mehrzahl der zweiten Kontaktbereiche und auf einem Bereich in der Isolationsschicht gebildet ist, der auf der Zellenregion der ersten Hauptoberfläche liegt, wobei sich die zweite Hauptelektrode entlang der zweiten Richtung erstreckt und elektrisch mit jedem der Mehrzahl der zweiten Hauptelektrodenbereiche und der Basisschicht verbunden ist; eine Mehrzahl von dritten Kontaktbereichen (131), die für die Mehrzahl der ersten Bereiche jeweils geschaffen sind, wobei jeder Bereich in der Isolationsschicht derart gebildet ist, dass ein Bereich freigelegt ist, der eingeschlossen ist zwischen einer ersten Stelle, die von der Grenze entlang der ersten Richtung mit einem vierten Abstand (d4) beabstandet ist, und einer Stelle, die von der Grenze entlang der ersten Richtung mit einem fünften Abstand beabstandet ist, der größer ist als der vierte Abstand, in einer oberen Oberfläche eines Bereichs der Gatesteuerelektrode, die jeden der Mehrzahl der ersten Bereiche füllt; und eine Gateelektrode (108), die in jedem der Mehrzahl der dritten Kontaktbereiche gebildet ist, auf einem Bereich in der Isolationsschicht, der definiert ist durch die Grenze und durch eine Stelle, die von der Grenze zur Zellenregion entlang der ersten Richtung mit einem dritten Abstand beabstandet ist, der größer ist als der fünfte Abstand, und auf einem Bereich in der Isolationsschicht, der definiert ist durch die Grenze, und durch eine Stelle, die von der Grenze zur Anschlussregion entlang der ersten Richtung mit einem zweiten Abstand beabstandet ist, der größer ist als der erste Abstand, wobei sich die Gateelektrode entlang der zweiten Richtung erstreckt und durch die Mehrzahl der dritten Kontaktbereiche elektrisch mit der Gatesteuerelektrode verbunden ist.
  16. Vorrichtung nach Anspruch 15, ferner mit, wenn angenommen wird, dass die Gatesteuerelektrode als eine erste Gatesteuerelektrode definiert ist, einer zweiten Gatesteuerelektrode (208c), die in einem Bereich der Isolationsschicht geschaffen ist, der auf der Anschlussregion der ersten Hauptoberfläche gebildet ist, der außerhalb des Endes der Basisschicht und mindestens unterhalb der Gateelektrode liegt, wobei sich die zweite Gatesteuerelektrode entlang der zweiten Richtung erstreckt; und einem vierten Kontaktbereich (212b), der derart in der Isolationsschicht gebildet ist, dass ein Teil einer oberen Oberfläche der zweiten Gatesteuerelektrode freigelegt ist, und er mit der Gateelektrode gefüllt ist, wobei die Gateelektrode durch den vierten Kontaktbereich auch eine elektrische Verbindung mit der zweiten Gatesteuerelektrode aufweist.
  17. Verfahren zur Herstellung einer Gateverbindungsstruktur, mit den Schritten: (a) Bilden einer Basisschicht (103) von einem zweiten Leitfähigkeitstyp von einer Hauptoberfläche eines Halbleitersubstrats (1) von einem ersten Leitfähigkeitstyp bis zu einem Inneren des Halbleitersubstrats entlang einer dritten Richtung; (b) Bilden eines ersten Grabens (105a), der durch die Basisschicht verläuft, sich entlang einer ersten Richtung erstreckt, die parallel zu der Hauptoberfläche und senkrecht zu der dritten Richtung ist, und eine Bodenfläche in dem Halbleitersubstrat aufweist, und eines zweiten Grabens (105b), der durch die Basisschicht verläuft, sich entlang einer zweiten Richtung erstreckt, die senkrecht zu der ersten Richtung und der dritten Richtung ist, während er mit dem einen Endbereich des ersten Grabens in der ersten Richtung verbunden ist, und eine Bodenfläche innerhalb des Halbleitersubstrats aufweist; (c) Bilden eines ersten Gateoxidfilms (106) auf der Bodenfläche und Seitenflächen des ersten Grabens, und eines zweiten Gateoxidfilms (106) auf der Bodenfläche und Seitenflächen des zweiten Grabens; (d) Bilden einer ersten Gatesteuerelektrode (107a), die den ersten Graben mit dem ersten Gateoxidfilm dazwischenliegend füllt, und einer zweiten Gatesteuerelektrode (107b), die den zweiten Graben mit dem zweiten Gateoxidfilm dazwischenliegend füllt; (e) Bilden eines Isolationsfilms, der eine obere Oberfläche der erste Gatesteuerelektrode und eine obere Oberfläche der zweiten Gatesteuerelektrode abdeckt, auf der Hauptoberfläche des Halbleitersubstrats; (f) Bilden eines Gatekontaktbereichs (109) in der Isolationsschicht, wobei der Gatesteuerbereich die obere Oberfläche der zweiten Gatesteuerelektrode freilegt; und (g) Bilden einer Gateelektrode (108) auf einer oberen Oberfläche der Isolationsschicht, wobei die Gateelektrode den Gatekontaktbereich füllt und einen Endbereich aufweist, der außen über einen Endbereich der Basisschicht in der ersten Richtung vorsteht.
  18. Verfahren nach Anspruch 17, wobei der Schritt (d) aufweist: einen Schritt zum Bilden einer dritten Gatesteuerelektrode (208c) auf einem Bereich in der Hauptoberfläche des Halbleitersubstrats, die außerhalb des Endbereichs der Basisschicht liegt, wobei ein Isolationsoxidfilm dazwischenliegend angeordnet ist, die in dem Schritt (e) gebildete Isolationsschicht die dritte Gatesteuerelektrode abdeckt, und wobei der Schritt (f) aufweist: einen Schritt zum Bilden eines anderen Gatekontaktbereichs (212b), der einen oberen Oberflächenbereich der dritten Gatesteuerelektrode freilegt, der in dem einen Endbereich der Gateelektrode in der Isolationsschicht liegt, und die im Schritt (g) gebildete Gateelektrode auch den anderen Gatekontaktbereich füllt.
  19. Vorrichtung nach irgendeinem der Ansprüche 1 bis 8, wobei die erste Hauptelektrode aufweist: eine Halbleiterschicht (AL) vom zweiten Leitfähigkeitstyp, die auf der zweiten Hauptoberfläche gebildet ist; und eine erste Hauptelektrodenschicht (114), die auf einer Oberfläche der Halbleiterschicht (AL), der zweiten Hauptoberfläche gegenüberliegend, gebildet ist.
DE10261464.4A 2002-03-07 2002-12-31 Isolierte Gatehalbleitervorrichtung mit einer Grabenstruktur Expired - Lifetime DE10261464B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002061696A JP3673231B2 (ja) 2002-03-07 2002-03-07 絶縁ゲート型半導体装置及びゲート配線構造の製造方法
JP2002/061696 2002-03-07

Publications (2)

Publication Number Publication Date
DE10261464A1 DE10261464A1 (de) 2003-10-02
DE10261464B4 true DE10261464B4 (de) 2021-08-12

Family

ID=27784867

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10261464.4A Expired - Lifetime DE10261464B4 (de) 2002-03-07 2002-12-31 Isolierte Gatehalbleitervorrichtung mit einer Grabenstruktur

Country Status (4)

Country Link
US (1) US6642600B2 (de)
JP (1) JP3673231B2 (de)
KR (1) KR100462537B1 (de)
DE (1) DE10261464B4 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BRPI0309974B1 (pt) * 2002-05-13 2016-11-16 Thomson Licensing Sa autenticação automática de usuário de rede de área local pública sem fio
US6963090B2 (en) * 2003-01-09 2005-11-08 Freescale Semiconductor, Inc. Enhancement mode metal-oxide-semiconductor field effect transistor
JP4292964B2 (ja) * 2003-08-08 2009-07-08 三菱電機株式会社 縦型半導体装置
DE102004024660A1 (de) * 2004-05-18 2005-12-15 Infineon Technologies Ag Integrierte Halbleiterbauelementanordnung und Verfahren zu deren Herstellung
DE102004063946B4 (de) 2004-05-19 2018-03-22 Infineon Technologies Ag Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode
DE102004063560B4 (de) * 2004-12-30 2009-01-29 Infineon Technologies Ag Kapazitive Struktur und Verfahren zur Herstellung einer kapazitiven Struktur
EP1932182A2 (de) * 2005-09-29 2008-06-18 Nxp B.V. Halbleiterbauelement mit verbessertem kontaktpad und herstellungsverfahren dafür
JP2007142138A (ja) * 2005-11-18 2007-06-07 Mitsubishi Electric Corp 半導体装置
US7566913B2 (en) 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
US7633120B2 (en) * 2006-08-08 2009-12-15 Alph & Omega Semiconductor, Ltd. Inverted-trench grounded-source field effect transistor (FET) structure using highly conductive substrates
JP4611270B2 (ja) * 2006-09-27 2011-01-12 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
DE102007040791B4 (de) 2007-08-28 2018-09-13 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
US7816229B2 (en) * 2008-09-30 2010-10-19 Infineon Technologies Austria Ag Semiconductor device with channel stop trench and method
JP2010238885A (ja) * 2009-03-31 2010-10-21 Renesas Electronics Corp 半導体装置とその製造方法
JP5636254B2 (ja) * 2009-12-15 2014-12-03 株式会社東芝 半導体装置
JP5512455B2 (ja) * 2010-08-02 2014-06-04 株式会社東芝 半導体装置
JP6290526B2 (ja) 2011-08-24 2018-03-07 ローム株式会社 半導体装置およびその製造方法
JP5742627B2 (ja) 2011-09-26 2015-07-01 住友電気工業株式会社 半導体装置および半導体装置の製造方法
JP6034150B2 (ja) * 2012-11-16 2016-11-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5799047B2 (ja) * 2013-03-22 2015-10-21 株式会社東芝 半導体装置、及びその製造方法
JP6020317B2 (ja) * 2013-04-05 2016-11-02 三菱電機株式会社 半導体素子
EP3075011B1 (de) 2013-11-29 2018-02-28 ABB Schweiz AG Bipolarer transistor mit isoliertem gate
CN104752207B (zh) * 2013-12-27 2018-04-27 中芯国际集成电路制造(上海)有限公司 Trench MOS器件的制造方法
CN107078159B (zh) * 2014-09-26 2020-07-10 三菱电机株式会社 半导体装置
US9935101B2 (en) 2016-07-27 2018-04-03 International Business Machines Corporation Vertical field effect transistor with uniform gate length
JP6820811B2 (ja) * 2017-08-08 2021-01-27 三菱電機株式会社 半導体装置および電力変換装置
JP7319496B2 (ja) * 2020-03-17 2023-08-02 株式会社東芝 半導体装置
US20230420527A1 (en) * 2022-06-23 2023-12-28 Wolfspeed, Inc. Gate trench power semiconductor devices having improved breakdown performance and methods of forming such devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
EP0722189A2 (de) 1995-01-10 1996-07-17 SILICONIX Incorporated Randabschlussmethode und Struktur für Leistungs-MOSFET
US5763915A (en) 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
DE19935442C1 (de) 1999-07-28 2000-12-21 Siemens Ag Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100334445B1 (ko) * 1997-08-29 2002-05-04 다니구찌 이찌로오, 기타오카 다카시 절연 게이트형 반도체장치와 그 제조방법
JPH11121741A (ja) 1997-10-14 1999-04-30 Toshiba Corp 半導体装置
US6316806B1 (en) * 1999-03-31 2001-11-13 Fairfield Semiconductor Corporation Trench transistor with a self-aligned source

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
EP0722189A2 (de) 1995-01-10 1996-07-17 SILICONIX Incorporated Randabschlussmethode und Struktur für Leistungs-MOSFET
US5763915A (en) 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
DE19935442C1 (de) 1999-07-28 2000-12-21 Siemens Ag Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors

Also Published As

Publication number Publication date
US6642600B2 (en) 2003-11-04
DE10261464A1 (de) 2003-10-02
JP3673231B2 (ja) 2005-07-20
JP2003258254A (ja) 2003-09-12
US20030168713A1 (en) 2003-09-11
KR20030074124A (ko) 2003-09-19
KR100462537B1 (ko) 2004-12-18

Similar Documents

Publication Publication Date Title
DE10261464B4 (de) Isolierte Gatehalbleitervorrichtung mit einer Grabenstruktur
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE60125784T2 (de) Graben-mosfet-struktur mit geringer gate-ladung
DE102012204420B4 (de) Halbleitervorrichtung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112015004766B4 (de) Halbleitervorrichtungen
DE69629251T2 (de) Vertikale MOS-Halbleiteranordnung mit versenktem Gate und Herstellungsverfahren
DE102007061191B4 (de) Halbleiterbauelement mit einem Halbleiterkörper
EP1155458B1 (de) Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
DE69729963T2 (de) Halbleiterbauelement mit isoliertem gatter und verfahren zu deren herstellung
DE10358697A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE112008002269T5 (de) Verfahren und Aufbau für einen Trench-Fet mit abgeschirmtem Gate
DE10041344A1 (de) SJ-Halbleitervorrichtung
DE112006001516T5 (de) Feldeffekttransistor mit Ladungsgleichgewicht
DE102010000113B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE4111046A1 (de) Mos-einrichtung mit einer als kanal arbeitenden anreicherungsschicht
DE10220359A1 (de) Siliziumkarbidhalbleitervorrichtung und Herstellungsverfahren
DE112017001821T5 (de) Super-Junction-Leistungstransistor und Herstellungsverfahren von diesem
DE102004041622A1 (de) Halbleiterbauteil
DE102018203693A1 (de) Halbleitervorrichtung
DE102015224428A1 (de) Halbleitervorrichtung
DE102021101762A1 (de) Halbleitervorrichtung
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R084 Declaration of willingness to licence
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R071 Expiry of right