DE112015004766B4 - Halbleitervorrichtungen - Google Patents

Halbleitervorrichtungen Download PDF

Info

Publication number
DE112015004766B4
DE112015004766B4 DE112015004766.2T DE112015004766T DE112015004766B4 DE 112015004766 B4 DE112015004766 B4 DE 112015004766B4 DE 112015004766 T DE112015004766 T DE 112015004766T DE 112015004766 B4 DE112015004766 B4 DE 112015004766B4
Authority
DE
Germany
Prior art keywords
region
source
resistance control
area
source resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112015004766.2T
Other languages
English (en)
Other versions
DE112015004766T5 (de
Inventor
Hideyuki HATTA
Naruhisa Miura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112015004766T5 publication Critical patent/DE112015004766T5/de
Application granted granted Critical
Publication of DE112015004766B4 publication Critical patent/DE112015004766B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0738—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleitervorrichtung, die Folgendes aufweist:- ein Halbleitersubstrat;- eine Driftschicht vom ersten Leitfähigkeitstyp, die auf dem Halbleitersubstrat gebildet ist;- einen Wannenbereich vom zweiten Leitfähigkeitstyp, der selektiv auf einem Bereich der Oberflächenschicht der Driftschicht gebildet ist;- einen Source-Bereich vom ersten Leitfähigkeitstyp, der auf einem Bereich der Oberflächenschicht im Wannenbereich gebildet ist;- einen JFET-Bereich, der ein Bereich der Driftschicht ist, die dem Wannenbereich benachbart ist;- einen Kanalbereich, der ein Bereich des Wannenbereichs ist, der sandwichartig zwischen den Source-Bereich und den JFET-Bereich eingesetzt ist;- eine Gate-Elektrode, die auf der Driftschicht mit einer Gate-Isolierschicht dazwischen vorgesehen ist, so dass sie über den Source-Bereich, den Kanalbereich und den JFET-Bereich hinweg verläuft;- eine Source-Elektrode, die mit dem Source-Bereich verbunden ist; und- eine Drain-Elektrode, die auf der Rückfläche des Halbleitersubstrats gebildet ist, wobei der Source-Bereich Folgendes aufweist:- einen Source-Kontaktbereich, der auf dem Bereich der Oberflächenschicht in dem Wannenbereich gebildet ist und mit der Source-Elektrode verbunden ist;- einen Source-Ausdehnungsbereich, der auf dem Bereich der Oberflächenschicht in dem Wannenbereich gebildet ist und dem Kanalbereich benachbart ist; und- einen Sourcewiderstands-Steuerungsbereich, der zwischen dem Source-Ausdehnungsbereich und dem Source-Kontaktbereich vorgesehen ist, und wobei der Sourcewiderstands-Steuerungsbereich Folgendes aufweist:- einen Sourcewiderstands-Steuerungsbereich mit niedriger Konzentration, dessen Störstellenkonzentration vom ersten Leitfähigkeitstyp niedriger ist als diejenige des Source-Ausdehnungsbereichs oder des Source-Kontaktbereichs; und- einen Sourcewiderstands-Steuerungsbereich mit hoher Konzentration, der zwischen dem Wannenbereich und dem Sourcewiderstands-Steuerungsbereich mit niedriger Konzentration gebildet ist und dessen Störstellenkonzentration vom ersten Leitfähigkeitstyp höher ist als diejenige des Sourcewiderstands-Steuerungsbereichs mit niedriger Konzentration.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft Halbleitervorrichtungen.
  • Stand der Technik
  • Halbleitervorrichtungen, die auf dem Gebiet der Leistungselektronik verwendet werden, beinhalten beispielsweise MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren), die Feldeffekttransistoren mit Metall/Isolator/Halbleiterübergang sind, sowie IGBTs (Bipolartransistoren mit isoliertem Gate), und es ist unter dem Gesichtspunkt einer Anwendung bei Leistungselektronik eine hohe Zuverlässigkeit für die Halbleitervorrichtung vonnöten.
  • Wenn beispielsweise in einem Zustand, in welchem ein MOSFET mit einer Inverterschaltung verwendet wird, um eine dielektrische Last oder eine Widerstandslast zu betreiben, ein Last-Kurzschluss, wie z. B. ein Zweig-Kurzschluss auftritt und eine hohe Spannung, die eine Energieversorgungsspannung ist, an eine Drain-Elektrode des MOSFETs in einem Einschaltzustand angelegt wird, dann fließt ein großer Strom durch den MOSFET. In dem oben genannten Zustand wird ein Drainstrom, der einige Male bis einige zehn Male so groß ist wie ein Nennstrom, in dem MOSFET induziert, und dies führt zu einem Versagen des MOSFET-Elements, es sei denn, der MOSFET besitzt eine geeignete Schutzfunktion.
  • Um das obige Problem zu verhindern, gibt es ein dahingehendes Verfahren, dass ein übermäßiger Drainstrom (Überstrom) vor dem Auftreten des Versagens des Elements detektiert wird, und dass ein Ausschaltsignal der Gate-Elektrode gemäß der Detektion zugeführt wird, so dass der Drainstrom blockiert wird. In dem obigen Fall ist es notwendig, dass das MOSFET-Element robust ist, so dass das Auftreten des Versagens des Elements zumindest über einen Zeitraum hinweg verhindert wird, beginnend zu einem Zeitpunkt, wenn der Last-Kurzschluss beispielsweise auftritt und der Überstrom detektiert wird, bis zu einem Zeitpunkt, wenn das Ausschaltsignal der Gate-Elektrode zugeführt wird.
  • Das heißt, ein ausgezeichneter Kurzschlusswiderstand wird stark als ein Merkmal für eine hohe Zuverlässigkeit in der Halbleitervorrichtung gewünscht. Der Kurzschluss-widerstand wird im Wesentlichen definiert durch einen Zeitbetrag zwischen der Erzeugung des Kurzschlusses und dem Versagen des Elements, und ein ausgezeichneter Kurzschlusswiderstand gibt an, dass eine lange Zeit bis zu dem Versagen des Elements vergeht.
  • Die JP 2013-239 554 A offenbart eine Technik zum Verbessern eines Kurzschlusswiderstands eines MOSFETs. Der MOSFET gemäß der JP 2013-239 554 A besitzt eine solche Konfiguration, dass ein Source-Bereich einen Bereich mit niedrigem Widerstand (einen Source-Kontaktbereich und einen Source-Ausdehnungsbereich) und einen Bereich mit hohem Widerstand (einen Sourcewiderstands-Steuerungsbereich) besitzt. Gemäß der obigen Konfiguration wird ein Spannungsabfall, der von dem in dem Sourcewiderstands-Steuerungsbereich fließenden Strom verursacht wird, groß, wenn ein Last-Kurzschluss auftritt und ein Sättigungsstromwert abnimmt, so dass der Kurzschlusswiderstand des MOSFETs verbessert wird.
  • Weitere herkömmliche Halbleiterbauteile sowie Verfahren zu deren Herstellung sind in der DE 11 2013 002 518 B4 angegeben.
  • Zusammenfassung der Erfindung
  • Mit der Erfindung zu lösende Probleme
  • Der Source-Bereich des MOSFETs gemäß der JP 2013-239 554 Abesitzt eine dahingehende Konfiguration, dass der Sourcewiderstands-Steuerungsbereich, der einen hohen Widerstand besitzt, zwischen dem Source-Kontaktbereich, der einen niedrigen Widerstand besitzt, und dem Source-Ausdehnungsbereich vorgesehen ist. Der Widerstandswert des Sourcewiderstands-Steuerungsbereichs kann angepasst werden, indem die Länge des Sourcewiderstands-Steuerungsbereichs (der Abstand zwischen dem Source-Kontaktbereich und dem Source-Ausdehnungsbereich) oder die Störstellenkonzentration eingestellt wird.
  • Bei dem MOSFET gemäß der JP 2013-239 554 A wird dafür gesorgt, dass der Sourcewiderstands-Steuerungsbereich einen hohen Widerstand besitzt, indem die Länge des Sourcewider-stands-Steuerungsbereichs vergrößert wird und die Störstellenkonzentration verringert wird, so dass ein signifikanter Spannungsabfall im Sourcewiderstands-Steuerungsbereich erzeugt wird, wenn der Last-Kurzschluss auftritt.
  • Wenn die Konzentration des Sourcewiderstands-Steuerungsbereichs jedoch verringert wird, dann dehnt sich eine Verarmungsschicht, die von einem p-n-Übergang zwischen einem Wannenbereich und dem Sourcewiderstands-Steuerungsbereich gebildet wird, in den Sourcewiderstands-Steuerungsbereich hinein aus, und zwar sogar im Einschaltzustand im Normalbetrieb, und dies kann eine Zunahme eines übermäßigen Einschaltzustands-Widerstands verursachen.
  • In dem obigen Fall nimmt der Einschaltzustands-Widerstand des Elements im Austausch mit der Verringerung des Sättigungsstroms zu, so dass es sein kann, dass der Kompromiss zwischen dem Kurzschlusswiderstand und dem Einschaltzustand nicht ausreichend verbessert werden kann. Außerdem nimmt die Größenabhängigkeit des Schichtwiderstandswerts des Sourcewiderstands-Steuerungsbereichs zu, so dass Bedenken bestehen, dass auch die Variation des Einschaltzustands-Widerstands des MOSFETs zunimmt.
  • Als eine Lösung für das obige Problem wird erwogen, die Tiefe des Sourcewiderstands-Steuerungsbereichs (die Länge in einer Richtung senkrecht zu einer Fläche eines Halbleitersubstrats) zu vergrößeren. Diese Lösung ist jedoch nicht bevorzugt, da die Tiefe des Sourcewiderstands-Steuerungsbereichs gleich groß wie oder geringer sein muss als die Tiefe des Wannenbereichs, und sie verursacht eine Verringerung des Durchsatzes bei der Herstellung der Halbleitervorrichtung.
  • Außerdem ist es keine wirkungsvolle Lösung, die Störstellenkonzentration des Sourcewiderstands-Steuerungsbereichs zu vergrößern und auch die Länge des Sourcewiderstands-Steuerungsbereichs zu vergrößern, da dies eine Verringerung der Dichte einer Kanalbreite infolge der Zunahme einer Zellenbreite des MOSFETs verursacht, und demzufolge nimmt der Einschaltzustands-Widerstand zu.
  • Die vorliegende Erfindung wurde konzipiert, um die oben beschriebenen Probleme zu lösen. Es ist daher Aufgabe der vorliegenden Erfindung, Halbleitervorrichtungen anzugeben, die dazu imstande sind, den Spannungsabfall von einem Kanalbereich zu einer Source-Elektrode zu vergrößern, während der Einschaltzustands-Widerstand klein gehalten wird, so dass der Kurzschlusswiderstand verbessert wird.
  • Wege zum Lösen der Probleme
  • Die der vorliegenden Erfindung zugrundeliegende Aufgabe wird durch Halbleitervorrichtungen gemäß den Gegenständen der Ansprüche 1 und 2 gelöst. Vorteilhafte Weiterbildungen der erfindungsgemäßen Halbleitervorrichtungen sind in den abhängigen Ansprüchen 3 bis 12 angegeben.
  • Insbesondere weist eine Halbleitervorrichtung gemäß der vorliegenden Erfindung Folgendes auf: ein Halbleitersubstrat; eine Driftschicht vom ersten Leitfähigkeitstyp, die auf dem Halbleitersubstrat gebildet ist; einen Wannenbereich vom zweiten Leitfähigkeitstyp, der selektiv auf einem Bereich der Oberflächenschicht der Driftschicht gebildet ist; einen Source-Bereich vom ersten Leitfähigkeitstyp, der auf einem Bereich der Oberflächenschicht im Wannenbereich gebildet ist; einen JFET-Bereich, der ein Bereich der Driftschicht ist, die dem Wannenbereich benachbart ist; einen Kanalbereich, der ein Bereich des Wannenbereichs ist, der sandwichartig zwischen den Source-Bereich und den JFET-Bereich eingesetzt ist; eine Gate-Elektrode, die auf der Driftschicht mit einer Gate-Isolierschicht dazwischen vorgesehen ist, um über den Source-Bereich, den Kanalbereich und den JFET-Bereich hinweg zu verlaufen; eine Source-Elektrode, die mit dem Source-Bereich verbunden ist; und eine Drain-Elektrode, die auf der Rückfläche des Halbleitersubstrats gebildet ist, wobei der Source-Bereich Folgendes aufweist: einen Source-Kontaktbereich, der auf dem Bereich der Oberflächenschicht in dem Wannenbereich gebildet ist und mit der Source-Elektrode verbunden ist; einen Source-Ausdehnungsbereich, der auf dem Bereich der Oberflächenschicht in dem Wannenbereich gebildet ist und dem Kanalbereich benachbart ist; und einen Sourcewiderstands-Steuerungsbereich, der zwischen dem Source-Ausdehnungsbereich und dem Source-Kontaktbereich vorgesehen ist, und wobei der Sourcewiderstands-Steuerungsbereich Folgendes aufweist: einen Sourcewiderstands-Steuerungsbereich mit niedriger Konzentration, dessen Störstellenkonzentration vom ersten Leitfähigkeitstyp niedriger ist als diejenige des Source-Ausdehnungsbereichs oder des Source-Kontaktbereichs; und einen Sourcewiderstands-Steuerungsbereich mit hoher Konzentration, der zwischen dem Wannenbereich und dem Sourcewiderstands-Steuerungsbereich mit niedriger Konzentration gebildet ist und dessen Störstellenkonzentration vom ersten Leitfähigkeitstyp höher ist als diejenige des Sourcewiderstands-Steuerungsbereichs mit niedriger Konzentration.
  • Wirkungen der Erfindung
  • Gemäß der Halbleitervorrichtung der vorliegenden Erfindung unterbindet der Sourcewiderstands-Steuerungsbereich mit hoher Konzentration die Ausdehnung einer Verarmungsschicht, die zwischen dem Wannenbereich und dem Sourcewiderstands-Steuerungsbereich erzeugt wird, so dass ein Kompromiss zwischen einem Kurzschlusswiderstand und einem Einschaltzustands-Widerstand verbessert wird, während eine übermäßige Zunahme des Einschaltzustands-Widerstands im Normalbetrieb unterbunden wird.
  • Diese Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden noch besser aus der nachfolgenden Beschreibung der vorliegenden Erfindung ersichtlich, wenn sie im Zusammenhang mit den beigefügten Zeichnungen betrachtet wird.
  • Figurenliste
  • Die Zeichnungen zeigen in:
    • 1 eine longitudinale Querschnittsansicht, die die Konfiguration einer Halbleitervorrichtung gemäß Ausführungsform 1 zeigt.
    • 2 eine Draufsicht, die das Layout einer Einheitszelle der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt.
    • 3 eine Draufsicht, die ein Modifikationsbeispiel des Layouts der Einheitszelle der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt.
    • 4 eine longitudinale Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt.
    • 5 eine longitudinale Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt.
    • 6 eine longitudinale Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt.
    • 7 eine longitudinale Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt.
    • 8 eine longitudinale Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt.
    • 9 eine longitudinale Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt.
    • 10 eine longitudinale Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt.
    • 11 einen Graph, der das Ergebnis einer numerischen Berechnung einer Störstellenkonzentrations-Verteilung in einem Sourcewiderstands-Steuerungsbereich und einem Wannenbereich der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt.
    • 12 einen Graph, der das Ergebnis einer numerischen Berechnung einer |Nd-Na|-Verteilung im Sourcewiderstands-Steuerungsbereich und dem Wannenbereich eines Elements A zeigt, das in 11 gezeigt ist.
    • 13 einen Graph, der das Ergebnis einer numerischen Berechnung der |Nd-Na|-Verteilung im Sourcewiderstands-Steuerungsbereich und dem Wannenbereich eines Elements B zeigt, das in 11 gezeigt ist.
    • 14 eine Darstellung, die das Ergebnis einer numerischen Berechnung einer Störstellenkonzentrations-Verteilung um einen Source-Bereich des Elements A zeigt, das in 11 gezeigt ist.
    • 15 eine Darstellung, die das Ergebnis einer numerischen Berechnung einer Störstellenkonzentrations-Verteilung um einen Source-Bereich des Elements B zeigt, das in 11 gezeigt ist.
    • 16 einen Graph, der den Zusammenhang zwischen einer Länge des Sourcewiderstands-Steuerungsbereichs und eines Einschaltzustands-Widerstands in der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt.
    • 17 einen Graph, der den Zusammenhang zwischen dem Einschaltzustands-Widerstand und einem Kurzschlusswiderstand in der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt.
    • 18 eine longitudinale Querschnittsansicht, die die Konfiguration einer Halbleitervorrichtung gemäß Ausführungsform 2 zeigt.
    • 19 eine longitudinale Querschnittsansicht zum Erläutern eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 2.
    • 20 eine longitudinale Querschnittsansicht, die ein Modifikationsbeispiel der Halbleitervorrichtung gemäß Ausführungsform 2 zeigt.
    • 21 eine longitudinale Querschnittsansicht zum Erläutern des Verfahrens zum Herstellen der Halbleitervorrichtung gemäß FIg. 20.
    • 22 eine longitudinale Querschnittsansicht, die ein Modifikationsbeispiel der Halbleitervorrichtung gemäß Ausführungsform 2 zeigt.
    • 23 eine longitudinale Querschnittsansicht zum Erläutern des Verfahrens zum Herstellen der Halbleitervorrichtung gemäß 22.
    • 24 eine longitudinale Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 3 zeigt.
    • 25 eine longitudinale Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 3 zeigt.
    • 26 eine longitudinale Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 3 zeigt.
    • 27 eine longitudinale Querschnittsansicht, die ein Modifikationsbeispiel der Halbleitervorrichtung gemäß Ausführungsform 3 zeigt.
    • 28 eine longitudinale Querschnittsansicht, die die Konfiguration einer Halbleitervorrichtung gemäß Ausführungsform 3 zeigt.
    • 29 eine longitudinale Querschnittsansicht, die ein Modifikationsbeispiel der Halbleitervorrichtung gemäß Ausführungsform 3 zeigt.
    • 30 eine longitudinale Querschnittsansicht, die ein Modifikationsbeispiel der Halbleitervorrichtung gemäß Ausführungsform 3 zeigt.
    • 31 eine longitudinale Querschnittsansicht zum Erläutern des Verfahrens zum Herstellen der Halbleitervorrichtung gemäß FIg. 30.
    • 32 eine longitudinale Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 4 zeigt.
    • 33 eine longitudinale Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 4 zeigt.
    • 34 eine longitudinale Querschnittsansicht, die die Konfiguration einer Halbleitervorrichtung gemäß Ausführungsform 4 zeigt.
    • 35 eine longitudinale Querschnittsansicht, die die Konfiguration einer Halbleitervorrichtung gemäß Ausführungsform 5 zeigt.
    • 36 eine longitudinale Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 5 zeigt.
    • 37 eine longitudinale Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 5 zeigt.
    • 38 eine longitudinale Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 6 zeigt.
    • 39 eine longitudinale Querschnittsansicht, die die Konfiguration einer Halbleitervorrichtung gemäß Ausführungsform 6 zeigt.
    • 40 eine longitudinale Querschnittsansicht, die die Konfiguration einer Halbleitervorrichtung gemäß Ausführungsform 6 zeigt.
  • Ausführungsformen zum Implementieren der Erfindung
  • In den nachstehend beschriebenen Ausführungsformen ist „ein erster Leitfähigkeitstyp“ ein n-Typ, und „ein zweiter Leitfähigkeitstyp“ ist ein p-Typ, und zwar als eine Definition eines Leitfähigkeitstyps einer Störstelle. Es kann jedoch auch die umgekehrte Definition verwendet werden.
  • Das heißt, „der erste Leitfähigkeitstyp“ kann der p-Typ sein, und „der zweite Leitfähigkeitstyp“ kann der n-Typ sein.
  • In der vorliegenden Beschreibung wird jedes Halbleiterelement als „Halbleitervorrichtung“ mit einer engen Definition bezeichnet. „Halbleitervorrichtung“ beinhaltet jedoch auch, gemäß einer breiten Definition, ein Halbleitermodul, das einen Chip eines Halbleiterelements trägt, eine Freilaufdiode, die umgekehrt parallel zu dem Halbleiterelement geschaltet ist, und eine Steuerungsschaltung, welche eine Spannung an eine Gate-Elektrode des Halbleiterelements auf einer Leiterplatine anlegt, um diese beispielsweise integral einzuschließen (beispielsweise ein Leistungsmodul, wie z. B. ein Invertermodul).
  • Ausführungsform 1
  • 1 ist eine longitudinale Querschnittsansicht, die schematisch die Konfiguration einer Halbleitervorrichtung (MOSFET) gemäß Ausführungsform 1 zeigt. Eine Mehrzahl von Einheitszellen ist in einem aktiven Bereich einer Halbleitervorrichtung gebildet. Das heißt, 1 zeigt eine Querschnittsfläche einer beliebigen Position im aktiven Bereich der Halbleitervorrichtung, und sie besitzt nicht einen Anschlussbereich, der an einer Außenseite des aktiven Bereichs vorgesehen ist.
  • Wie in 1 gezeigt, wird der MOSFET gemäß Ausführungsform 1 unter Verwendung eines epitaxialen Substrats gebildet, das aus einem Halbleitersubstrat 1a vom ersten Leitfähigkeitstyp und einer Driftschicht 2 vom ersten Leitfähigkeitstyp (einer Siliciumcarbid-Halbleiterschicht) gebildet ist, die epitaxial auf dem Halbleitersubstrat 1a aufgewachsen ist. Neben Siliciumcarbid können auch Silicium oder ein Halbleiter mit breitem Bandabstand, der einen größeren Bandabstand als Silicium besitzt, als Material des Halbleitersubstrats und der epitaxialen Aufwachsschicht verwendet werden. Die Halbleiter mit breitem Bandabstand beinhalten neben Siliciumcarbid beispielsweise auch Galliumnitrid, Aluminiumnitrid und Diamant.
  • Ein Wannenbereich 20 vom zweiten Leitfähigkeitstyp ist selektiv in einem Bereich der Oberflächenschicht der Driftschicht 2 ausgebildet. Ein Bereich 11, der dem Wannenbereich 20 in dem Bereich der Oberflächenschicht der Driftschicht 2 benachbart ist, wird als „ein JFET-Bereich“ bezeichnet.
  • Ein Source-Bereich 12 vom ersten Leitfähigkeitstyp ist selektiv in einem Bereich der Oberflächenschicht des Wannenbereichs 20 ausgebildet. Ein Bereich zwischen dem Source-Bereich 12 und dem JFET-Bereich 11 in dem Wannenbereich 20 bildet einen Kanal, wenn der MOSFET eingeschaltet wird, und er wird daher als „ein Kanalbereich“ bezeichnet.
  • Wie in 1 gezeigt, ist der Source-Bereich 12 aus einem Source-Kontaktbereich 12a, einem Source-Ausdehnungsbereich 12b und einem Sourcewider-stands-Steuerungsbereich 15 gebildet, die sämtlich vom ersten Leitfähigkeitstyp sind. Der Source-Kontaktbereich 12a ist mit einer Source-Elektrode 41 mit einer ohmschen Elektrode 40 verbunden, die ohmsch mit dem Source-Kontaktbereich 12a dazwischen verbunden ist. Der Sourcewiderstands-Steuerungsbereich 15 ist so gebildet, dass er eine Außenseite des Source-Kontaktbereichs 12a umgibt. Der Source-Ausdehnungsbereich 12b ist so gebildet, dass er eine Außenseite des Sourcewiderstands-Steuerungsbereichs 15 umgibt. Der Source-Ausdehnungsbereich 12b bildet einen äußersten peripheren Bereich des Source-Bereichs 12 und ist dem Kanalbereich benachbart.
  • Der Sourcewiderstands-Steuerungsbereich 15 besitzt einen Sourcewider-stands-Steuerungsbereich 15a mit niedriger Konzentration und einen Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration, deren Störstellenkonzentrationen voneinander verschieden sind. Der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration ist in einem Bereich zwischen dem Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und dem Wannenbereich 20 vorgesehen, d. h. einem Grenzbereich zu dem Wannenbereich 20 in dem Sourcewiderstands-Steuerungsbereich 15.
  • Die Störstellenkonzentration des Sourcewiderstands-Steuerungsbereichs 15a mit niedriger Konzentration ist niedriger eingestellt als die Störstellenkonzentrationen des Source-Kontaktbereichs 12a und des Source-Ausdehnungsbereichs 12b. Die Störstellenkonzentration des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration ist höher eingestellt als die Störstellenkonzentration des Sourcewiderstands-Steuerungsbereichs 15a mit niedriger Konzentration und niedriger als oder gleich groß wie die Störstellenkonzentration des Source-Kontaktbereichs 12a oder des Source-Ausdehnungsbereichs 12b.
  • Eine Störstellenkonzentrations-Verteilung vom ersten Leitfähigkeitstyp in dem Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration ist vorzugsweise in einer Richtung von dem Source-Ausdehnungsbereich 12b in Richtung des Source-Kontaktbereichs 12a gleichmäßig. In dem obigen Fall nimmt die Steuerbarkeit eines Werts eines Source-Widerstands zu, der in dem Sourcewiderstands-Steuerungsbereich 15 erreicht wird, und die Robustheit beim Herstellen wird verbessert.
  • Die Störstellenkonzentration des Source-Kontaktbereichs 12a kann kleiner sein als die Störstellenkonzentration des Source-Ausdehnungsbereichs 12b. Wie nachfolgend beschrieben, können der Source-Kontaktbereich 12a und der Source-Ausdehnungsbereich 12b gleichzeitig gebildet werden, und in diesem Fall haben sie die gleiche Störstellenkonzentrations-Verteilung.
  • Ein Wannen-Kontaktbereich 25 vom zweiten Leitfähigkeitstyp ist an einer Innenseite des Source-Kontaktbereichs 12a gebildet. Die Tiefe des Wannen-Kontaktbereichs 25 (die Länge des Wannen-Kontaktbereichs 25 in einer Richtung senkrecht zu der Fläche des Halbleitersubstrats 1a) ist größer als diejenige des Source-Kontaktbereichs 12a. Das heißt, der Wannen-Kontaktbereich 25 ist so ausgebildet, dass er durch den Source-Kontaktbereich 12a hindurchgeht, um den Wannenbereich 20. zu erreichen. Der Wannen-Kontaktbereich 25 ist mit der Source-Elektrode 41 mit der ohmschen Elektrode 40 dazwischen verbunden. Demzufolge ist die Source-Elektrode 41 elektrisch nicht nur mit dem Source-Kontaktbereich 12a, sondern auch mit dem Wannenbereich 20 verbunden.
  • Eine Gate-Isolierschicht 30 ist auf einer Fläche der Driftschicht 2 ausgebildet, und eine Gate-Elektrode 35 ist auf der Gate-Isolierschicht 30 ausgebildet. Die Gate-Elektrode 35 verläuft über den Source-Ausdehnungsbereich 12b, den Wannenbereich 20 (den Kanalbereich) und den JFET-Bereich 11 hinweg. Unter dem Source-Kontakt-bereich 12a, dem Source-Ausdehnungsbereich 12b und dem Sourcewiderstands-Steuerungsbereich 15, die den Source-Bereich 12 bilden, bildet nur der Source-Ausdehnungsbereich 12b zusammen mit der Gate-Isolierschicht 30 und der Gate-Elektrode 35 eine MOS-Struktur.
  • Eine Zwischenschicht-Isolierschicht 32 ist auf der Gate-Elektrode 35 gebildet. Die Source-Elektrode 41 ist auf der Zwischenschicht-Isolierschicht 32 gebildet. Ein Kontaktloch ist in der Zwischenschicht-Isolierschicht 32 und der Gate-Isolierschicht 30 so ausgebildet, dass die Source-Elektrode 41 mit dem Source-Kontaktbereich 12a und dem Wannen-Kontaktbereich 25 verbunden ist, und die ohmsche Elektrode 40 ist in einem unteren Bereich der Kontaktöffnung ausgebildet.
  • Eine Drain-Elektrode 43 ist auf Seiten einer Rückfläche des Halbleiter-substrats 1a ausgebildet, mit einer ohmschen Elektrode 42, die ohmsch mit dem Halbleitersubstrat 1a dazwischen verbunden ist.
  • 2 ist ein Diagramm, das schematisch eine planare Struktur eines äußersten Flächenbereichs einer Einheitszelle 10 des MOSFETs zeigt. Wie in 2 gezeigt, ist der Wannen-Kontaktbereich 25 in einem mittleren Bereich des Wannenbereichs 20 gebildet. Der Source-Kontaktbereich 12a ist in einer Außenseite des Wannen-Kontaktbereichs 25 gebildet, ein Sourcewiderstands-Steuerungsbereich 15 ist in einer Außenseite des Source-Kontaktbereichs 12a gebildet, und der Source-Ausdehnungsbereich 12b ist in einer Außenseite des Sourcewiderstands-Steuerungsbereichs 15a mit niedriger Konzentration gebildet.
  • Der Bereich des Wannenbereichs 20, der sich in einer Außenseite des Source-Ausdehnungsbereichs 12b befindet, bildet den Kanalbereich. Obwohl in 2 nicht eigens dargestellt, besitzt der Sourcewiderstands-Steuerungsbereich 15 den Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und den Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration.
  • 2 zeigt einen Ausbildungsbereich der ohmschen Elektrode 40 (einen Ausbildungsbereich der Kontaktöffnung). Die ohmsche Elektrode 40 ist nur mit dem Source-Kontaktbereich 12a in Kontakt, und zwar unter dem Source-Kontaktbereich 12a, dem Sourcewiderstands-Steuerungsbereich 15 und dem Source-Ausdehnungsbereich 12b, die den Source-Bereich 12 bilden. Demzufolge sind der Source-Kontaktbereich 12a, der Sourcewiderstands-Steuerungsbereich 15 und der Source-Ausdehnungsbereich 12b in Reihe zwischen die ohmsche Elektrode 40 und den Kanalbereich geschaltet. Der Source-Kontaktbereich 12a besitzt eine hohe Störstellenkonzentration und erzielt einen ohmschen Kontakt mit einem niedrigen Kontaktwiderstand mit der ohmschen Elektrode 40.
  • Zu der Zeit eines Einschaltbetriebs oder eines Last-Kurzschlusses des MOSFETs geht ein Drainstrom (ein Einschaltzustands-Strom), der von der Drain-Elektrode 43 in die Driftschicht 2 fließt, durch den Kanalbereich, der im JFET-Bereich 11 und dem Oberflächenbereich des Wannenbereichs 20 ausgebildet wird (den Kanalbereich), er geht dann durch den Source-Ausdehnungsbereich 12b, den Sourcewiderstands-Steuerungsbereich 15 und den Source-Kontaktbereich 12a, und er fließt dann von der ohmschen Elektrode 40 zur Source-Elektrode 41.
  • Obwohl in 2 eine die Einheitszelle 10 mit einer quadratischen planaren Struktur gezeigt ist, kann die Form der Einheitszelle 10 beliebig gewählt werden, so dass beispielsweise eine hexagonale Form, eine oktagonale Form und eine Kreisform verwendet werden können. Der MOSFET braucht nicht die Zellenstruktur zu haben, die aus der Mehrzahl von Einheitszellen 10 gebildet ist, so dass auch eine in 3 gezeigte kammartige Struktur verwendet werden kann. Im Allgemeinen ist die kammartige Struktur einfach auszubilden. Sie hat jedoch eine niedrigere Dichte der Kanalbreite als die Zellenstruktur, so dass der Einschaltzustands-Widerstand des Elements relativ zunimmt.
  • Nachfolgend wird ein Verfahren zum Herstellen der Halbleitervorrichtung (MOSFET) gemäß Ausführungsform 1 beschrieben. 4 bis 9 sind Zeichnungen von Prozess-Schritten zum Beschreiben des Herstellungsverfahrens, und sie zeigen den Bereich, der in 1 gezeigt ist, d. h. einen longitudinalen Querschnitt eines Bereichs, in welchem die rechte Hälfte der Einheitszelle 10 gebildet ist.
  • Zunächst wird das Halbleitersubstrat 1a vorbereitet, das aus dem Siliciumcarbid vom ersten Leitfähigkeitstyp gebildet ist. Wie bereits beschrieben, kann neben dem Silicium auch der Halbleiter mit breitem Bandabstand, der den breiteren Bandabstand als das Silicium besitzt, für das Halbleitersubstrat 1a verwendet werden. Der Halbleiter mit breitem Bandabstand beinhaltet neben Siliciumcarbid beispielsweise Galliumnitrid, Aluminiumnitrid und Diamant.
  • Die Ebenenausrichtung des Halbleitersubstrats 1a kann beliebig gewählt werden, so dass die Vertikalrichtung der Fläche des Halbleitersubstrats 1a unter einem Winkel von 8° oder weniger geneigt sein kann, oder so dass sie nicht geneigt zu sein braucht. Die Dicke des Halbleitersubstrats 1a kann ebenfalls beliebig gewählt werden, so dass auch eine ungefähre Dicke von 350 µm oder eine ungefähre Dicke von 100 µm verwendet werden können.
  • Danach wird die Driftschicht 2 vom ersten Leitfähigkeitstyp auf dem Halbleitersubstrat 1a mittels epitaxialen Kristallaufwachsens gebildet. Die Störstellenkonzentration vom ersten Leitfähigkeitstyp der Driftschicht 2 ist auf ungefähr 1 × 1013 cm-3 bis 1 × 1018 cm-3 eingestellt, und dessen Dicke ist auf 3 µm bis 200 µm eingestellt.
  • Obwohl die Störstellenkonzentrations-Verteilung der Driftschicht 2 vorzugsweise in der Dickenrichtung gleichmäßig ist, braucht sie nicht gleichmäßig zu sein, so dass die Störstellenkonzentration beispielsweise auch absichtlich nahe der Oberfläche vergrößert werden kann oder im Gegenzug auch verringert werden kann. Wenn die Störstellenkonzentration nahe der Oberfläche der Driftschicht 2 vergrößert wird, kann eine dahingehende Wirkung erzielt werden, dass der Widerstand des JFET-Bereichs verringert wird, der danach ausgebildet wird, und eine dahingehende Wirkung, dass die Kanalbeweglichkeit verbessert wird.
  • Außerdem kann die Schwellenspannung des Elements niedrig eingestellt werden. Wenn die Störstellenkonzentration verringert wird, sowird das elektrische Feld verringert, das in der Gate-Isolierschicht 30 zu der Zeit des Anlegens einer Umkehr-Vorspannung an das Element erzeugt wird, so dass die Zuverlässigkeit des Elements verbessert wird. Außerdem kann die Schwellenspannung des Elements hoch eingestellt werden.
  • Wie in 4 gezeigt, wird anschließend eine mittels einer Fotogravur-verarbeitung verarbeitete Implantationsmaske 100a (beispielsweise ein Resist oder eine Siliciumoxidschicht) ausgebildet, und der Wannenbereich 20 vom zweiten Leitfähigkeitstyp wird mittels einer selektiven Ionenimplantation unter Verwendung der Implantationsmaske 100a gebildet. Wenn die Ionenimplantation vorgenommen wird, wird das Halbleitersubstrat 1a vorzugsweise auf 100 °C bis 800 °C erhitzt. Das Halbleitersubstrat 1a muss jedoch nicht erhitzt werden. In Bezug auf Störstellen (einen Dotierstoff), die ionenimplantiert werden, sind Stickstoff oder Phosphor als Störstellen vom ersten Leitfähigkeitstyp bevorzugt, und Aluminium oder Bor sind als Störstellen vom zweiten Leitfähigkeitstyp bevorzugt.
  • Die Tiefe der Unterseite des Wannenbereichs 20 muss so eingestellt werden, dass sie die Unterseite der Driftschicht 2 nicht überschreitet, und sie wird dadurch beispielsweise auf ungefähr 0,2 µm bis 2,0 µm eingestellt. Die maximale Störstellenkonzentration des Wannenbereichs 20 ist höher als die Störstellenkonzentration nahe der Oberfläche der Driftschicht 2 eingestellt, und sie wird dadurch beispielsweise auf 1 × 1015 cm-3 bis 1 × 1019 cm-3 eingestellt. Was die Nachbarschaft der äußersten Fläche der Driftschicht 2 angeht, kann die Störstellenkonzentration vom zweiten Leitfähigkeitstyp des Wannenbereichs 20 auch niedriger sein als diejenige vom ersten Leitfähigkeitstyp der Driftschicht 2, um die Leitfähigkeit des Kanalbereichs zu verbessern.
  • Wie in 5 gezeigt, werden als nächstes der Source-Kontaktbereich 12a vom ersten Leitfähigkeitstyp und der Source-Ausdehnungsbereich 12b mittels selektiver Ionenimplantation unter Verwendung einer mittels einer Fotogravurverarbeitung verarbeiteten Implantationsmaske 100b (eines Resists oder einer Siliciumoxidschicht) gebildet.
  • Die Implantationsmaske 100b besitzt die getrennten Öffnungen in dem Ausbildungsbereich des Source-Kontaktbereichs 12a und dem Ausbildungsbereich des Source-Ausdehnungsbereichs 12b, so dass der Source-Kontaktbereich 12a und der Source-Ausdehnungsbereich 12b separat ausgebildet werden. Die Länge LN0 des Sourcewiderstands-Steuerungsbereichs 15, der anschließend ausgebildet werden soll, wird von dem Abstand zwischen der Öffnung des Ausbildungsbereichs des Source-Kontaktbereichs 12a zu der Öffnung des Ausbildungsbereichs des Source-Ausdehnungsbereichs 12b in der Implantationsmaske 100b bestimmt.
  • LN0 ist beispielsweise 0,1 µm bis 10 µm. Die Länge ist jedoch innerhalb eines Bereichs von 0,1 µm bis 3 µm wirksam, so dass die Verringerung der Dichte der Kanalbreite unterbunden wird, ohne das Zellen-Rastermaß der Einheitszelle 10 übermäßig zu vergrößern.
  • Die Tiefen der Unterseiten des Source-Kontaktbereichs 12a und des Source-Ausdehnungsbereichs 12b sind so eingestellt, dass sie die Unterseite des Wannenbereichs 20 nicht überschreiten. Die Störstellenkonzentrationen des Source-Kontaktbereichs 12a und des Source-Ausdehnungsbereichs 12b sind größer als die Störstellenkonzentration des Wannenbereichs 20 in jedem Bereich, und deren maximale Störstellenkonzentration ist beispielsweise auf ungefähr 1 × 1018 cm-3 bis 1 × 1021 cm-3 eingestellt.
  • Wenn der Source-Kontaktbereich 12a und der Source-Ausdehnungsbereich 12a gleichzeitig gebildet werden, wie oben beschrieben, dann werden sie auf einfache Weise ausgebildet, und außerdem können die Herstellungskosten durch eine Verringerung der Gesamtzahl von Verarbeitungen verringert werden.
  • Wie in 6 gezeigt, werden als nächstes der Sourcewiderstands-Steuerungsbereich 15 vom ersten Leitfähigkeitstyp (der Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration) mittels selektiver Ionenimplantation unter Verwendung einer mittels einer Fotogravurverarbeitung verarbeiteten Implantationsmaske 100c (beispielsweise eines Resists) gebildet.
  • Obwohl in 6 der Sourcewiderstands-Steuerungsbereich 15 so ausgebildet ist, dass er den Source-Kontaktbereich 12a und den Source-Ausdehnungs-bereich 12b überlappt, haben diese Bereiche den gleichen Leitfähigkeitstyp (den ersten Leitfähigkeitstyp), so dass in den Prozesszeichnungen in 7 der Sourcewiderstands-Steuerungsbereich 15 nur zwischen dem Source-Ausdehnungsbereich 12b und dem Source-Kontaktbereich 12a dargestellt ist. De Länge des Sourcewiderstands-Steuerungsbereichs 15 ist als ein Freiraum zwischen dem Source-Kontaktbereich 12a und dem Source-Ausdehnungsbereich 12b definiert.
  • Der Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration ist so gebildet, dass er vorzugsweise eine um mindestens eine Stelle niedrigere Störstellenkonzentration als der Source-Kontaktbereich 12a oder der Source-Ausdehnungsbereich 12b besitzt. Der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration ist so ausgebildet, dass er vorzugsweise eine um eine Stelle höhere Störstellenkonzentration als der Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration besitzt.
  • Jede Dicke des Sourcewiderstands-Steuerungsbereichs 15a mit niedriger Konzentration und des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration (die Länge der Driftschicht 2 in der Tiefenrichtung) muss ungefähr 0,1 µm bis 3,0 µm sein. Die Länge des Sourcewiderstands-Steuerungsbereichs 15 muss ungefähr 0,1 µm bis 5 µm sein.
  • Wenn die Dicke des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration ungefähr gleich groß wie oder kleiner ist als die Dicke der Verarmungsschicht in einem p-n-Übergang zwischen dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration und dem Wannenbereich 20, kann die unten beschriebene Wirkung erzielt werden. Zu der Zeit des Einschaltzustands im Normalbetrieb (nachstehend als „Normal-Einschaltzustand“ bezeichnet) wird die Ausdehnung einer Verarmungsschicht in den Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration hinein beschränkt, und eine Zunahme des Einschaltzustands-Widerstands des MOSFETs wird unterbunden.
  • Zu der Zeit eines Last-Kurzschlusses wird der Sättigungsstrom um einen Spannungsabfall verringert, der in dem Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration erzeugt wird, so dass der Kurzschlusswiderstand des MOSFETs verbessert wird. Im Ergebnis wird der Kompromiss zwischen dem Kurzschlusswiderstand und dem Einschaltzustands-Widerstand verbessert.
  • Wenn hingegen die Dicke des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration größer ist als die Dicke der Verarmungsschicht im p-n-Übergang zwischen dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration und dem Wannenbereich 20 (wenn der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration nicht komplett verarmt ist), kann die unten beschriebene Wirkung erzielt werden.
  • Zu der Zeit Last-Kurzschlusses wird eine Umkehr-Vorspannung zwischen den Sourcewiderstands-Steuerungsbereich 15 und den Wannenbereich 20 angelegt, und zwar durch einen Spannungsabfall, der in dem Sourcewiderstands-Steuerungsbereich 15 erzeugt wird, und die Verarmungsschicht dehnt sich aus. Der Strompfad wird durch die Ausdehnung der Verarmungsschicht verschmälert, und es kann eine dahingehende Wirkung erzielt werden, dass der Widerstand des Sourcewiderstands-Steuerungsbereichs 15 vergrößert wird, also eine Widerstands-Modulationswirkung.
  • Wenn der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzen-tration in Kontakt mit dem Wannenbereich 20 ist, der in einem gewissen Maße eine höhere Störstellenkonzentration besitzt als der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration, dann nimmt die Widerstands-Modulationswirkung im Sourcewiderstands-Steuerungsbereich 15 zu, wenn die Störstellenkonzentration des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration höher wird.
  • In einem Zustand, in welchem der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration nicht vollständig verarmt ist, kann die Widerstands-Modulationswirkung im Sourcewiderstands-Steuerungsbereich 15 demzufolge erhöht werden, wenn die Störstellenkonzentration des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration vergrößert wird. Wenn der Sourcewiderstands-Steuerungsbereich 15 ausgebildet wird, der die große Widerstands-Modulationswirkung besitzt, wird die Dicke des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration vorzugsweise so klein wie möglich gemacht, und zwar bis zu dem Grad, dass der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration im Normal-Einschaltzustand nicht vollständig verarmt ist.
  • Der Leitfähigkeitstyp des Sourcewiderstands-Steuerungsbereichs 15a mit niedriger Konzentration kann der zweite Leitfähigkeitstyp sein, in Abhängigkeit von den Störstellen, die in den Wannenbereich 20 hinein ionenimplantiert werden.
  • Der Sourcewiderstands-Steuerungsbereich 15 ist vorzugsweise in Kontakt mit einem Bereich des Wannenbereichs 20, der die hohe Störstellenkonzentration besitzt, so dass die zwischen dem Sourcewiderstands-Steuerungsbereich 15 und dem Wannenbereich 20 erzeuge Verarmungsschicht wirksamer in den Sourcewiderstands-Steuerungsbereich 15 hinein ausgedehnt wird, und zwar zu der Zeit des Last-Kurzschlusses. Wenn der Sourcewiderstands-Steuerungsbereich 15 ausgebildet wird, der die gleiche Dicke besitzt und den gleichen Widerstandswert zeigt, kann dafür gesorgt werden, dass der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration die höhere Konzentration besitzt, indem dafür gesorgt wird, dass der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration den Wannenbereich 20 kontaktiert, der die hohe Konzentration besitzt.
  • Im Ergebnis kann der Sourcewiderstands-Steuerungsbereich 15 erhalten werden, der die große Widerstands-Modulationswirkung besitzt, und zwar zur Zeit des Last-Kurzschlusses. Wenn beispielsweise die Störstellenkonzentrations-Verteilung des Wannenbereichs 20 ein retrogrades Profil in Tiefenrichtung besitzt, dann wird der Sourcewiderstands-Steuerungsbereich 15 erhalten, der die große Widerstands-Modulationswirkung zur Zeit des Last-Kurzschlusses besitzt, indem dafür gesorgt wird, dass der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration und der Wannenbereich 20 miteinander in einer tieferen Position in Kontakt stehen.
  • Der Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration können mittels einer Ionenimplantations-Stufe gleichzeitig gebildet werden, oder sie können mittels einer Mehrzahl von Ionenimplantations-Stufen gebildet werden. Die Störstellenkonzentrations-Verteilung des Sourcewiderstands-Steuerungsbereichs 15a mit niedriger Konzentration und des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration können ein retrogrades Profil oder ein stufenartiges Profil mit mindestens zwei Stufen haben.
  • Hinsichtlich der Tiefe zum Ausbilden des Sourcewiderstands-Steuerungs-bereichs 15b mit hoher Konzentration zeigt 6 ein Beispiel, dass die Tiefe eines unteren Endes des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration kleiner ist als diejenige des Source-Kontaktbereichs 12a oder des Source-Ausdehnungsbereichs 12b. Ein unteres Ende des Source-Kontaktbereichs 12a oder des Source-Ausdehnungsbereichs 12b kann sich jedoch zwischen einem oberen Ende und dem unteren Ende des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration befinden. Alternativ kann sich das obere Ende des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration an einer tieferen Position als das untere Ende des Source-Kontaktbereichs 12a oder des Source-Ausdehnungsbereichs 12b befinden.
  • Bei der Erfindung gemäß der vorliegenden Anmeldung wird der Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration vom ersten Leitfähigkeitstyp, der die niedrige Störstellenkonzentration besitzt, in den Source-Bereich 12 eingeführt, so dass der Widerstand des Source-Bereichs 12 absichtlich gesteuert erhöht wird, und insbesondere wird die Modulationswirkung von zumindest ungefähr dem Einschaltzustands-Widerstand des MOSFETs erhalten. Im Gegensatz dazu wird in dem Source-Kontaktbereich 12a und dem Source-Ausdehnungsbereich 12b die Störstellenkonzentration vom ersten Leitfähigkeitstyp erhöht, um den Schichtwiderstand zu verringern, so dass ein parasitärer Widerstand des MOSFETs verringert wird und außerdem ein Kontaktwiderstand mit der ohmschen Elektrode 40 verringert wird.
  • Nachdem der Sourcewiderstands-Steuerungsbereich 15 ausgebildet worden ist, wird - wie in 7 gezeigt - der Wannen-Kontaktbereich 25 vom zweiten Leitfähigkeitstyp mittels selektiver Ionenimplantation unter Verwendung einer mittels einer Fotogravurverarbeitung verarbeiteten Implantationsmaske 100d gebildet. Der Wannen-Kontaktbereich 25 wird so ausgebildet, dass seine Unterseite den Wannenbereich 20 vom zweiten Leitfähigkeitstyp erreicht. Die Störstellenkonzentration vom zweiten Leitfähigkeitstyp des Wannen-Kontaktbereichs 25 ist höher eingestellt als diejenige des Wannenbereichs 20, um eine günstige Verbindung zwischen dem Wannenbereich 20 und der Source-Elektrode 41 zu erhalten. Die Ionenimplantation wird vorzugsweise bei einer Substrattemperatur von 150 °C oder darüber durchgeführt. Dies ermöglicht es, den Wannen-Kontaktbereich 25 mit dem niedrigen Schichtwiderstand auszubilden.
  • Anschließend wird eine thermische Behandlung zum elektrischen Aktivieren der in die Driftschicht 2 implantierten Störstellen durchgeführt. Die thermische Behandlung wird vorzugsweise in einer inaktiven Gasatmospähre, wie z. B. Argon oder Stickstoff durchgeführt, oder im Vakuum und bei einer Temperatur von 1500 °C bis 2200 °C für 0,5 bis 60 Minuten.
  • Die thermische Behandlung kann in einem Zustand durchgeführt werden, in welchem die Fläche der Driftschicht 2 mit einer Schicht bedeckt ist, die aus Kohlenstoff gebildet ist, oder in einem Zustand, in welchem die Driftschicht 2, die Rückfläche des Halbleitersubstrats 1a und jede Endfläche des Halbleitersubstrats 1a und der Driftschicht 2 mit einer Schicht bedeckt sind, die aus Kohlenstoff gebildet ist. Demzufolge kann eine Rauheit der Fläche der Driftschicht 2 infolge eines Ätzens unterbunden werden, das von einer Reaktion mit verbliebener Feuchtigkeit oder verbliebenem Sauerstoff in der Einrichtung zur Zeit der thermischen Berhandlung verursacht wird.
  • Anschließend wird eine Siliciumoxidschicht (eine Opfer-Oxidschicht) auf der Fläche der Driftschicht 2 mittels thermischer Oxidation gebildet, und die Oxidschicht wird mit Salzsäure entfernt, so dass eine Verarbeitungs-Beschädigungsschicht, die auf der Fläche gebildet worden ist, entfernt wird und dadurch eine saubere Fläche erhalten wird. Dann wird eine Siliciumoxidschicht auf der Driftschicht 2 beispielsweise mittels eines CVD-Verfahrens (chemische Abscheidung aus der Gasphase) gebildet, und die Siliciumoxidschicht wird mit einem Muster versehen, um den aktiven Bereich 7 zu öffnen, so dass eine (nicht dargestellte) Feld-Oxidschicht in einem Bereich gebildet wird, der sich an der Außenseite des aktiven Bereichs 7 befindet. Die Feld-Oxidschicht muss eine Dicke von 0,5 µm bis 2 µm haben.
  • Anschließend wird die Gate-Isolierschicht 30, die die Siliciumoxidschicht ist, auf der Fläche der Driftschicht 2 ausgebildet. Ein Verfahren zum Bilden der Gate-Isolierschicht 30 beinhaltet beispielsweise ein thermisches Oxidationsverfahren und ein Abscheidungsverfahren. Es ist auch geeignet, nachdem die Siliciumoxidschicht mittels des thermischen Oxidationsverfahrens oder des Abscheidungsverfahrens gebildet worden ist, eine thermische Behandlung in einer Atmosphäre mit einem Nitrid-Oxidationsgas (wie z. B. NO oder N2O) oder einer Ammoniakatmosphäre und eine thermische Behandlung in einem inaktiven Gas (wie z. B. Argon) durchzuführen.
  • Anschließend wird polykristallines Silicium oder polykristallines Siliciumcarbid auf der Gate-Isolierschicht 30 mit einem CVD-Verfahren abgeschieden, und sie wird mittels einer Fotogravurverarbeitung und Ätzens mit einem Muster versehen, so dass die Gate-Elektrode 35 gebildet wird. Im Ergebnis wird eine in 8 gezeigte Struktur erhalten.
  • Das polykristalline Silicium und das polykristalline Siliciumcarbid, die für die Gate-Elektrode 35 verwendet werden, beinhalten vorzugsweise beispielsweise Phosphor, Bor oder Aluminium, und sie haben einen ersten oder zweiten Leitfähigkeitstyp und einen niedrigen Schichtwiderstand. Phosphor, Bor oder Aluminium, die in dem polykristallinen Silicium und dem polykristallinen Siliciumcarbid enthalten sind, können während der Schichtausbildung eingebaut werden, oder sie können nach der Schichtausbildung ionenimplantiert werden, um eine thermische Aktivierungsbehandlung durchzuführen. Ferner kann das Material der Gate-Elektrode 35 ein Metall oder ein nichtmetallischer Verbund oder eine Mehrlagenschicht der obigen Materialien sein.
  • Als nächstes wird die Zwischenschicht-Isolierschicht 32 auf der Driftschicht 2 beispielsweise mittels des CVD-Verfahrens ausgebildet. Anschließend wird eine Kontaktöffnung zum Verbinden der Source-Elektrode 41 mit dem Source-Kontaktbereich 12a und dem Wannen-Kontaktbereich 25 (eine Source-Kontaktöffnung) in der Zwischenschicht-Isolierschicht 32 beispielsweise mittels eines Trockenätzverfahrens ausgebildet. In einem nicht gezeigten Bereich wird eine Kontaktöffnung zum Verbinden einer Gate-Verdrahtung mit der Gate-Elektrode 35 (eine Gate-Kontaktöffnung) in der Zwischenschicht-Isolierschicht 32 ausgebildet. Die Source-Kontaktöffnung und die Gate-Kontaktöffnung können gleichzeitig mittels der gleichen Ätzverarbeitung ausgebildet werden. Demzufolge werden die Prozessschritte vereinfacht, und die Herstellungskosten können dadurch verringert werden.
  • Anschließend wird die ohmsche Elektrode 40 auf der Fläche der Driftschicht 2 ausgebildet, die an einer Unterseite der Source-Kontaktöffnung freiliegt. Die ohmsche Elektrode 40 schafft einen ohmschen Kontakt zwischen dem Source-Kontaktbereich 12a und dem Wannen-Kontaktbereich 25. Das Verfahren zum Ausbilden der ohmschen Elektrode 40 in einem Fall, in welchem die Driftschicht 2 das Siliciumcarbid ist, beinhaltet ein Verfahren, dass eine Metallschicht, die hauptsächlich aus Ni gebildet ist, auf der gesamten Fläche der Zwischenschicht-Isolierschicht 32 inklusive dem Source-Kontaktloch gebildet wird, dass dafür gesorgt wird, dass die Metallschicht mit dem Siliciumcarbid mittels einer thermischen Behandlung bei einer Temperatur von 600 °C bis 1100 °C reagiert, um eine Silicidschicht zu bilden, welche die ohmsche Elektrode 40 werden soll, und dass anschließend die verbliebene Metallschicht, die unreagiert auf der Zwischenschicht-Isolierschicht 32 verbleibt, durch Nassätzen unter Verwendung von Salpetersäure, Schwefelsäure oder Salzsäure oder einer Mischung dieser Säuren und einer Wasserstoffperoxidlösung entfernt wird.
  • Die thermische Behandlung kann nochmals nach dem Entfernen der Metallschicht durchgeführt werden, die auf der Zwischenschicht-Isolierschicht 32 verbleibt. Wenn in dem obigen Fall die thermische Behandlung bei einer höheren Temperatur als die vorherige thermische Behandlung durchgeführt wird, so wird der ohmsche Kontakt mit einem niedrigeren Kontaktwiderstand gebildet.
  • Wenn die (nicht dargestellte) Kontaktöffnung vor der Verarbeitung zum Ausbilden der ohmschen Elektrode 40 gebildet wird, wird die ohmsche Elektrode, die aus einem Silicid gebildet ist, in einer Unterseite der Gate-Kontaktöffnung gebildet. Wenn die Gate-Kontaktöffnung nicht vor der Verarbeitung zum Ausbilden der ohmschen Elektrode 40 gebildet wird, dann wird ein Ätzen zum Ausbilden der Gate-Kontaktöffnung in der Zwischenschicht-Isolierschicht 32 durchgeführt, nachdem die ohmsche Elektrode 40 gebildet worden ist.
  • Die Gesamtheit der ohmschen Elektrode 40 kann aus einem einzelnen intermetallischen Verbund gebildet sein, oder alternativ kann ein Bereich, der mit dem Bereich vom zweiten Leitfähigkeitstyp verbunden ist, und ein Bereich, der mit dem Bereich vom ersten Leitfähigkeitstyp verbunden ist, aus verschiedenen intermetallischen Verbundkonfigurationen gebildet sein, wie es für jeden Bereich geeignet ist. Es zum Verringern des Einschaltzustands-Widerstands des MOSFETs wichtig, dass die ohmsche Elektrode 40 den ohmschen Kontaktwiderstand besitzt, der im Hinblick auf den Source-Kontaktbereich 12a vom ersten Leitfähigkeitstyp ausreichend niedrig ist.
  • Im Gegensatz dazu ist es bevorzugt, dass die ohmsche Elektrode 40 den ohmschen Kontaktwiderstand besitzt, der hinsichtlich des Wannen-Kontaktbereichs 25 vom zweiten Leitfähigkeitstyp ausreichend niedrig ist, und zwar unter dem Gesichtspunkt der Festsetzung des Wannenbereichs 20 auf ein Erdpotential oder einer Verbesserung der Vorwärtsrichtungseigenschaften einer in den MOSFET eingebauten Körperdiode.
  • Beides kann erzielt werden, indem der Bereich, der mit dem Bereich vom zweiten Leitfähigkeitstyp verbunden ist, und der Bereich, der mit dem Bereich vom ersten Leitfähigkeitstyp verbunden ist, in der ohmschen Elektrode 40 separat ausgebildet werden. Dies kann erreicht werden, indem die Metallschicht mit einem Muster versehen wird, um eine Silicidschicht auf jedem Bereich unter Verwendung einer Fotogravurverarbeitung ausgebildet wird.
  • Eine Silicidschicht, die die ohmsche Elektrode 42 werden soll, wird ebenfalls auf eine ähnliche Weise in der Rückfläche des Halbleitersubstrats 1a ausgebildet, und zwar während eines Prozesses zum Ausbilden der ohmschen Elektrode 40 auf der Driftschicht 2. Die ohmsche Elektrode 42 besitzt einen ohmschen Kontakt mit dem Halbleitersubstrat 1a, und eine günstige Verbindung wird zwischen der Drain-Elektrode 43, die anschließend ausgebildet wird, und dem Halbleitersubstrat 1a erzielt.
  • Anschließend wird eine vorbestimmte Metallschicht mittels eines Sputterverfahrens oder eines Verdampfungsverfahrens ausgebildet, und die Metallschicht wird mit einem Muster versehen, so dass die Source-Elektrode 41 auf der Zwischen-schicht-Isolierschicht 32 ausgebildet wird. Die Gate-Verdrahtung ist nicht dargestellt, aber sie wird mit der Gate-Elektrode 35 verbunden und ebenfalls unter Verwendung der gleichen Metallschicht wie die Source-Elektrode 41 ausgebildet.
  • Für die obige Metallschicht wird beispielsweise eine Schicht aus Al, Ag, Cu, Ti, Ni, Mo, W, oder Ta, einem Nitrid dieser Materialien, eine laminierte Schicht aus zwei oder mehr dieser Materialien und eine Legierungsschicht aus zwei oder mehr dieser Materialien in Betracht gezogen. Außerdem wird beispielsweise eine Metallschicht, wie z. B. Ti, Ni, Ag, oder Au auf der ohmschen Elektrode 42 auf der Rückfläche des Halbleitersubstrats 1a ausgebildet, um die Drain-Elektrode 43 zu bilden, und der MOSFET mit der in 9 gezeigten Konfiguration wird dadurch vervollständigt.
  • Obwohl eine separate Darstellung weggelassen ist, kann eine obere Fläche des MOSFETs beispielsweise mit einer Schutzschicht aus einer Siliciumnitridschicht oder einem Polyimid bedeckt sein. Die Schutzschicht wird mit einer Öffnung versehen, um eine externe Steuerungsschaltung mit der Source-Elektrode 41 und der Gate-Verdrahtung zu verbinden. Das heißt, jeder von einem Bereich der Source-Elektrode 41, der zur Öffnung der Schutzschicht hin freiliegt, und einem Bereich der Gate-Verdrahtung, der zur Öffnung der Schutzschicht hin freiliegt, wird als eine Anschlussfläche für die externe Verbindung verwendet.
  • Ferner kann das Halbleitersubstrat 1a von Seiten seiner Rückfläche aus geschliffen werden, nachdem die Schutzschicht gebildet worden ist, um eine Dicke von ungefähr 100 µm zu haben. In dem obigen Fall wird die Schleiffläche nach dem Dünnermachen des Halbleitersubstrats 1a gereinigt, und eine Metallschicht, die hauptsächlich aus Ni gebildet ist, wird auf der gesamten Fläche der Rückfläche ausgebildet, und anschließend wird beispielsweise eine Silicidschicht auf der Rückfläche des Halbleitersubstrats 1a mittels eines lokalen Erwärmungsverfahrens, wie z. B. Laser-Tempern ausgebildet, um die ohmsche Elektrode 42 zu bilden. Anschließend wird die Drain-Elektrode 43, die aus einer Metallschicht aus Ti, Ni, Ag, oder Au gebildet ist, auf der ohmschen Elektrode 42 auf eine ähnliche Weise wie die obige Verarbeitung ausgebildet.
  • Bei der vorliegenden Ausführungsform ist der MOSFET als ein Beispiel der Halbleitervorrichtung beschrieben, auf welches die vorliegende Erfindung angewendet wird. Wie in 10 gezeigt, kann die vorliegende Erfindung jedoch auch auf einen IGBT angewendet werden, bei welchem das Halbleitersubstrat 1b vom zweiten Leitfähigkeitstyp anstelle des Halbleitersubstrats 1a vom ersten Leitfähigkeitstyp verwendet wird. In dem IGBT entspricht der Source-Bereich 12 „einem Emitterbereich“, der Wannenbereich 20 entspricht „einem Basisbereich“, und das Halbleitersubstrat 1b entspricht „einem Kollektorbereich“.
  • Da der Emitterwiderstand hoch gemacht werden kann, indem ein Widerstands-Steuerungsbereich mit einem hohen Widerstand (der Sourcewiderstands-Steuerungsbereich 15) im Emitterbereich (dem Source-Bereich 12) vorgesehen wird, kann die Stromverstärkung in einem parasitären Transistor, der aus dem Emitterbereich (dem Source-Bereich 12), dem Basisbereich (dem Wannenbereich 20) und der Driftschicht 2 gebildet ist, klein gemacht werden, und im Ergebnis wird eine dahingehende Wirkung erzielt, dass ein Einrasten (latch-up) verhindert werden kann, das von dem Betrieb eines parasitären Thyristors des IGBTs verursacht wird.
  • Gemäß Ausführungsform 1 ist der Sourcewiderstands-Steuerungsbereich 15, der durch die Verarbeitung gebildet wird, die verschieden ist von derjenigen des Source-Kontaktbereichs 12a und des Source-Ausdehnungsbereichs 12b, in Reihe in einen Weg von dem Kanalbereich des Wannenbereichs 20 zu der ohmschen Elektrode 40 und der Source-Elektrode 41 eingefügt, so dass der effektive Source-Widerstand verändert werden kann, indem beispielsweise die Störstellenkonzentration des Sourcewiderstands-Steuerungsbereichs 15a mit niedriger Konzentration verändert wird.
  • Obwohl der Drain-Sättigungsstrom, der einen Einfluss auf den Wert des Kurzschlusswiderstands hat, proportional ist zum Quadrat der Gate-Source-Spannung, die an dem Kanal anliegt, gilt Folgendes: Wenn es einen signifikanten Source-Widerstand gibt, wie bei der vorliegenden Erfindung, wird die effektive Gate-Source-Spannung erhalten, indem das Produkt aus Source-Widerstand und Drainstrom subtrahiert wird. Wenn der Source-Widerstand groß gemacht wird, wird demzufolge der Sättigungsstrom klein gemacht, so dass der Kurzschlusswiderstand hoch gemacht werden kann.
  • Ein zu großer Source-Widerstand verursacht jedoch einen Anstieg der Leitungsverluste im Normal-Einschaltzustand und ist nicht bevorzugt. In einem Zustand, in welchem die Störstellenkonzentration vom ersten Leitfähigkeitstyp im Source-Bereich in der Horizontalrichtung ungefähr gleichmäßig ist, wie bei einem herkömmlichen MOSFET, gilt ferner Folgendes: Wenn der Source-Widerstand erhöht wird, so wird der Kontaktwiderstand zwischen dem Source-Bereich und einer Source-Anschlussfläche (einer ohmschen Elektrode) erhöht, so dass die Verluste in dem Element weiter vergrößert werden. Gemäß der vorliegenden Erfindung ist die ohmsche Elektrode 40, die mit der Source-Elektrode 41 verbunden ist, nur mit dem Source-Kontaktbereich 12a in Kontakt, der den niedrigen Widerstand besitzt, und sie ist nicht in Kontakt mit dem Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration, der den hohen Widerstand besitzt.
  • Der Kontaktwiderstand zwischen der ohmschen Elektrode 40 und dem Source-Bereich 12 kann daher niedrig gehalten werden. Demzufolge ist es möglich, den Source-Widerstand zu gestalten, was eine Verringerung des Sättigungsstroms ermöglicht, während die übermäßige Zunahme des Einschaltzustands-Widerstands unterbunden wird.
  • Unterdessen hat bei der Ausführungsform 1 der Source-Ausdehnungs-bereich 12b die Störstellenkonzentrations-Verteilung vom ersten Leitfähigkeitstyp, welche die gleiche wie beim Source-Kontaktbereich 12a ist, und sie besitzt den niedrigen Schichtwiderstand. Es ist allgemein notwendig, dass ein Endteil des Kanalbereichs auf einer Source-Seite die Gate-Isolierschicht 30 und die Gate-Elektrode 35 direkt oberhalb von sich besitzt, und der Endbereich ist an einer Innenseite eines Endbereichs der Gate-Elektrode 35 angeordnet und überlappt die Gate-Elektrode 35, um den Verbindungs-widerstand mit dem Kanalbereich zu verringern.
  • Wenn eine Siliciumcarbid-Halbleitervorrichtung mit einer MOS-Struktur hergestellt wird, kann ein selbstausgerichteter Prozess (self-aligned), wie er weitverbreitet beim Herstellen einer herkömmlichen Halbleitervorrichtung unter Verwendung von Silicium eingesetzt wird, zum Implantieren für die Bildung des Source-Bereichs und zum Durchführen eines Aktivierungs-Temperns nach dem Ausbilden der Gate-Elektrode nicht durchgeführt werden, so dass eine ausreichende Spanne für eine Fehlausrichtung des Source-Bereichs und der Gate-Elektrode zur Verfügung steht, und zwar bei einer Fotogravurverarbeitung, während jeder von Source-Bereich und Gate-Elektrode mit einem Muster versehen wird.
  • Demzufolge akkumuliert in dem Source-Bereich der Bereich, der die Gate-Elektroden überlappt, Träger in einer MOS-Grenzfläche, und er besitzt dadurch den niedrigen Widerstand im Einschaltzustand. In dem Bereich jedoch, der die Gate-Elektrode nicht überlappt, hat der Schichtwiderstand selbst einen Einfluss auf den Source-Widerstand. Wenn dafür gesorgt wird, dass der gesamte Source-Bereich den hohen Schichtwiderstand besitzt, um den Sättigungsstrom zu verringern, trägt folglich die Länge des Bereichs, der die Gate-Elektrode nicht überlappt zu dem Wert des Sättigungsstroms bei.
  • Der Teil des Source-Bereichs, der die Gate-Elektrode nicht überlappt, hängt von der Ausrichtungsgenauigkeit mit der Gate-Elektrode ab, so dass eine Variation des Source-Widerstands in der Einheitszelle auftreten kann (wenn der Teil, der die Gate-Elektrode nicht überlappt, in der Länge reduziert wird, nimmt der Source-Widerstand ab, und wenn der Teil, der die Gate-Elektrode nicht überlappt, in der Länge vergrößert wird, nimmt der Source-Widerstand zu).
  • Der Source-Widerstand hat einen Einfluss auf die effektive Gate-Spannung, die am Kanalbereich anliegt, so dass die Variation des Source-Widerstands ein Ungleichgewicht des Sättigungsstromwerts in der Einheitszelle verursacht, was nicht bevorzugt ist.
  • In der vorliegenden Ausführungsform ist der Schichtwiderstand des Source-Ausdehnungsbereichs 12b, der die Gate-Elektrode 35 überlappt, niedrig genug eingestellt, so dass er weniger Einfluss auf die Verringerung der effektiven Gate-Spannung hat. Der Sourcewiderstands-Steuerungsbereich 15 überlappt nicht mit der Gate-Elektrode 35. Die Länge des Sourcewiderstands-Steuerungsbereichs 15, d. h. der Freiraum zwischen dem Source-Kontaktbereich 12a und dem Source-Ausdehnungsbereich 12b, wird durch die Breite der Implantationsmaske 100b bestimmt, die in einer Fotogravurverarbeitung gebildet wird, (die Länge LN0, die in 5 gezeigt ist), und sie trägt daher nicht zu der Ausrichtungsgenauigkeit bei. Demzufolge kann das Auftreten eines Ungleichgewichts des Sättigungsstroms in der Einheitszelle 10 verhindert werden.
  • Insbesondere hinsichtlich des Elements mit der MOS-Struktur unter Verwendung von Siliciumcarbid ist es bekannt, dass, wenn beispielsweise die thermische Oxidation in einem Bereich durchgeführt wird, der einen großen Störstellen-Implantationswert besitzt, eine erweiterte Oxidation auftritt, die einen Anstieg der Oxidationsrate anzeigt, und zwar im Vergleich mit einem Bereich, in welchem die Implantation nicht durchgeführt wird. Bei der Ausführungsform 1 bildet der Source-Ausdehnungsbereich 12b mit dem niedrigen Schichtwiderstand, d. h. mit der hohen Störstellenkonzentration, die MOS-Struktur im Endbereich der Gate-Elektrode 35, so dass dann, wenn die Gate-Isolierschicht 30 durch die thermische Oxidation ausgebildet wird, die Dicke der Oxidschicht in dem Endbereich der Gate-Elektrode 35 groß gemacht werden kann.
  • Im Ergebnis wird das elektrische Gate-Feld im Endbereich der Gate-Elektrode 35 geschwächt, und es wird ein Element mit höherer Zuverlässigkeit ausgebildet. Dies ist auch einer der Gründe, warum der Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration nicht mit der Gate-Elektrode 35 überlappt.
  • Gemäß der Halbleitervorrichtung gemäß Ausführungsform 1 besitzt der Source-Bereich 12 die Struktur zum Schalten in Reihe, und zwar des Source-Kontaktbereichs 12a, der in Kontakt mit der ohmschen Elektrode 40 ist, die mit der Source-Elektrode 41 verbunden ist, des Source-Ausdehnungsbereichs 12b, der dem Kanalbereich benachbart ist, und des Sourcewiderstands-Steuerungsbereichs 15, der sich zwischen dem Source-Kontaktbereich 12a und dem Source-Ausdehnungsbereich 12b befindet, so dass der Sättigungsstrom durch den Source-Widerstand gemäß dem Schichtwiderstand des Sourcewiderstands-Steuerungsbereichs 15 gesteuert werden kann.
  • Ferner ermöglicht es der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration, der unterhalb dems Sourcewiderstands-Steuerungsbereichs 15a mit niedriger Konzentration gebildet ist, die Ausdehnung der Verarmungsschicht zu unterbinden, die zwischen des Sourcewiderstands-Steuerungsbereich 15 und dem Wannenbereich 20 erzeugt wird, und zwar im Normal-Einschaltzustand, und den Anstieg der Widerstands-Modulationswirkung zur Zeit des Kurzschlusses zu unterbinden, so dass der Sättigungsstrom zur Zeit des Last-Kurzschlusses weiter verringert werden kann.
  • 11 ist ein Graph, der das Ergebnis einer numerischen Berechnung der Störstellenkonzentrations-Verteilung in dem Wannenbereich 20 und dem Sourcewiderstands-Steuerungsbereich 15 zeigt, wenn sowohl der Wannenbereich 20, als auch der Sourcewiderstands-Steuerungsbereich 15 des Siliciumcarbid-MOSFETs gemäß der vorliegenden Erfindung mittels des Ionenimplantations-Verfahrens ausgebildet sind. Die Horizontalachse des Graphen in 11 gibt die Tiefe von der Fläche der Driftschicht 2 an. Hier ist ein Beispiel der Verwendung von Stickstoff (N) für die Störstellen vom ersten Leitfähigkeitstyp und Aluminium (Al) für die Störstellen vom zweiten Leitfähigkeitstyp angegeben.
  • In 11 gibt die durchgezogene Linie im Graphen eine Konzentrations-verteilung der Störstellen vom zweiten Leitfähigkeitstyp (Al) an, die in den Wannenbereich 20 hinein implantiert sind. Die gestrichelte Linie im Graphen gibt eine Konzentrations-verteilung der Störstellen vom ersten Leitfähigkeitstyp (N) im MOSFET (einem Element A) an, in welchem der Sourcewiderstands-Steuerungsbereich 15 nur aus dem Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration gebildet ist.
  • Die gepunktete Linie im Graphen gibt eine Konzentrationsverteilung der Störstellen vom ersten Leitfähigkeitstyp (N) im MOSFET (einem Element B) gemäß der vorliegenden Erfindung an, wobei der Sourcewiderstands-Steuerungsbereich 15 aus dem Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration gebildet ist. Ein Bereich, in welchem die Konzentration der Störstellen vom ersten Leitfähigkeitstyp (N) höher ist als diejenige der Störstellen vom zweiten Leitfähigkeitstyp (Al) entspricht dem Sourcewiderstands-Steuerungsbereich 15.
  • 12 zeigt eine Verteilung eines Absolutwerts der Differenz zwischen einer Donator-Konzentration Na und einer Akzeptor-Konzentration Nd (INd-Nal-Verteilung) in dem in 11 gezeigten Element A. 13 zeigt eine Verteilung eines Absolutwerts der Differenz zwischen einer Donator-Konzentration Na und einer Akzeptor-Konzentration Nd in dem in 11 gezeigten Element B. Es ist zu erkennen, dass das Element B einen Bereich mit einer hohen Donator-Konzentration aufweist, der mit dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration korrespondiert, und zwar in der Grenzschicht zwischen dem Sourcewiderstands-Steuerungsbereich 15 und dem Wannenbereich 20.
  • 14 zeigt ein Simulationsergebnis der Störstellenkonzentration zur Zeit des Simulierens des Normal-Einschaltzustands in dem in 11 gezeigten Element A. Eine weiße Linie korrespondiert zu dem Umriss der Verarmungsschicht. Es ist zu erkennen, dass im Element A selbst im Normal-Einschaltzustand die Verarmungsschicht tief in den Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration eindringt und der Strompfad verschmälert wird, so dass der Einschaltzustands-Widerstand vergrößert wird.
  • 15 zeigt ein Simulationsergebnis der Störstellenkonzentration zur Zeit des Simulierens des Normal-Einschaltzustands in dem in 11 gezeigten Element B. Es ist zu erkennen, dass im Element B die Ausdehnung der Verarmungsschicht in den Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration hinein verringert wird. Wie oben beschrieben, hat der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration die Wirkung, das Verschmälern des Strompfads im Normal-Einschaltzustand zu unterbinden und auch den übermäßigen Anstieg des Einschaltzustands-Widerstands zu unterbinden.
  • Die Erfinder haben das experimentelle Element A und das Element B (den Siliciumcarbid-MOSFET) mit der in 11 gezeigten Störstellenkonzentrations-Verteilung tatsächlich hergestellt, um den Zusammenhang zwischen der Länge des Sourcewiderstands-Steuerungsbereichs 15 und dem Einschaltzustands-Widerstand im Normal-Einschaltzustand zu messen. 16 zeigt einen Graphen, der das Messergebnis zeigt. In dem Element A wird der Strompfad selbst im Normal-Einschaltzustand verschmälert, so dass dann, wenn die Länge des Sourcewiderstands-Steuerungsbereichs vergrößert wird, der Einschaltzustands-Widerstand drastisch zunimmt. Im Gegensatz dazu wird bestätigt, dass im Element B das Verschmälern des Strompfades unterbunden wird, so dass die Abhängigkeit des Einschaltzustands-Widerstands von der Länge des Sourcewiderstands-Steuerungsbereichs 15 abgemildert wird.
  • Die Erfinder haben ferner den Zusammenhang zwischen dem Einschalt-zustands-Widerstand im experimentellen Element A und Element B und dem Kurzschlusswiderstand gemessen. 17 zeigt einen Graphen, der das Messergebnis zeigt. Wenn der Einschaltzustands-Widerstand zunimmt, nimmt der Kurzschlusswiderstand zu, weil die effektive Gate-Spannung klein gemacht wird, und zwar infolge des Spannungsabfalls, der im Sourcewiderstands-Steuerungsbereich 15 erzeugt wird.
  • Im Element A nimmt jedoch der Einschaltzustands-Widerstand selbst im Normal-Einschaltzustand zu, so dass ein Kompromiss zwischen dem Kurzschlusswiderstand und dem Einschaltzustands-Widerstand nicht ausreichend verbessert wird. Im Gegensatz dazu wird im Element B die Zunahme des Einschaltzustands-Widerstands im Normal-Einschaltzustand gesteuert, so dass bestätigt wird, dass der Kompromiss zwischen dem Kurzschlusswiderstand und dem Einschaltzustands-Widerstand im Vergleich zum Element ausreichend verbessert wird.
  • Ausführungsform 2
  • 18 ist eine longitudinale Querschnittsansicht, die schematisch die Konfiguration einer Halbleitervorrichtung (MOSFET) gemäß Ausführungsform 2 zeigt. In 18 sind die Komponenten, die eine ähnliche Funktion wie diejenigen haben, die in 1 gezeigt sind, mit den gleichen Bezugszeichen versehen, so dass die erneute Beschreibung dieser Komponenten hier weggelassen ist.
  • Der Source-Bereich 12 ist aus dem Source-Kontaktbereich 12a, einem Source-Ausdehnungsbereich 12b und dem Sourcewiderstands-Steuerungsbereich 15 gebildet, der sich zwischen dem Source-Kontaktbereich 12a und dem Source-Ausdehnungsbereich 12b befindet, und zwar auch in dem MOSFET gemäß Ausführungs-form 2. Der Sourcewiderstands-Steuerungsbereich 15 ist aus dem Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration gebildet. Wie jedoch in 18 gezeigt, ist der Sourcewiderstands-Steuerungsbereich 15 nicht bloß innerhalb der Driftschicht 2 gebildet, sondern auch auf der Fläche der Driftschicht 2.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung (MOSFET) gemäß Ausführungsform 2 wird nachfolgend beschrieben.
  • Zunächst wird die Driftschicht 2 auf dem Halbleitersubstrat 1a ausgebildet, und der Wannenbereich 20, der Source-Kontaktbereich 12a und der Source-Ausdehnungs-bereich 12b werden auf der Driftschicht 2 ausgebildet, und zwar durch ein Verfahren, das ähnlich zu der Verarbeitung ist, die in 1 unter Verwendung von 4 und 5 beschrieben ist. Anschließend wird der Wannen-Kontaktbereich 25 mit dem Verfahren ausgebildet, das ähnlich zu der unter Verwendung von 7 beschriebenen Verarbeitung ist.
  • Anschließend wird die thermische Behandlung zum elektrischen Aktivieren der in die Driftschicht 2 implantierten Störstellen vorgenommen. Die thermische Behandlung wird vorzugsweise in einer inaktiven Gasatmospähre, wie z. B. Argon oder Stickstoff durchgeführt, oder im Vakuum und bei einer Temperatur von 1500 °C bis 2200 °C für 0,5 bis 60 Minuten.
  • Danach wird das Siliciumcarbid vom ersten Leitfähigkeitstyp epitaxial auf der Driftschicht 2 aufgewachsen, um die epitaxiale Aufwachsschicht als das Material des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration zu bilden. Die Dicke der epitaxialen Aufwachsschicht muss 0,05 bis 0,5 µm betragen, und die Störstellenkonzentration vom ersten Leitfähigkeitstyp wird beispielsweise auf ungefähr 1 × 1017 cm-3 bis 1 × 1020 cm-3 eingestellt.
  • Die Dicke der Störstellenkonzentration des Sourcewiderstands-Steuerungs-bereichs 15b mit hoher Konzentration kann so eingestellt sein, dass die gesamte Dicke des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration von der Verarmungsschicht verarmt wird, die von dem p-n-Übergang zwischen dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration und dem Wannenbereich 20 gebildet wird, oder sie kann auch so eingestellt sein, dass die gesamte Dicke des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration nicht vollständig verarmt wird.
  • Wie bei der Ausführungsform 1 beschrieben, gilt Folgendes: Wenn die Dicke (die Länge in der Tiefenrichtung) des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration ungefähr gleich groß wie oder kleiner ist als die Dicke der Verarmungsschicht im p-n-Übergang zwischen dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration und dem Wannenbereich 20, dann wird die Ausdehnung der Verarmungsschicht in den Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration hinein im Normal-Einschaltzustand beschränkt, und der Anstieg des Einschaltzustands-Widerstands des MOSFETs wird unterbunden.
  • Wenn die Dicke des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration größer ist als die Dicke der Verarmungsschicht im p-n-Übergang zwischen dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration und dem Wannenbereich 20, dann kann der Sourcewiderstands-Steuerungsbereich 15 gebildet werden, der die starke Widerstandsmodulation zur Zeit des Kurzschlusses besitzt. Im obigen Fall ist es nicht notwendig, den Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration auf dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration auszubilden.
  • Wenn die Störstellenkonzentration des Sourcewiderstands-Steuerungs-bereichs 15b mit hoher Konzentration vergrößert wird, um den Sourcewiderstands-Steuerungsbereich 15 zu bilden, der die große Widerstands-Modulationswirkung zur Zeit des Last-Kurzschlusses besitzt, ist die Störstellenkonzentration des Wannenbereichs 20, der den Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration kontaktiert, vorzugsweise so hoch wie möglich.
  • Eine zu hohe Störstellenkonzentration vom zweiten Leitfähigkeitstyp der Fläche des Halbleitersubstrats 1a hat jedoch einen Einfluss auf die Element-Eigenschaften, wie z. B. den Einschaltzustands-Widerstand oder die Schwellenspannung, des MOSFETs, so dass eine geeignete Einstellung der Konzentration notwendig ist.
  • Danach wird das Siliciumcarbid vom ersten Leitfähigkeitstyp weiter epitaxial auf der epitaxialen Aufwachsschicht als Material des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration aufgewachsen, um die epitaxiale Aufwachsschicht als Material des Sourcewiderstands-Steuerungsbereichs 15a mit niedriger Konzentration zu bilden. Die Dicke dieser epitaxialen Aufwachsschicht muss ungefähr 0,05 µm bis 1,0 µm betragen, und die Störstellenkonzentration vom ersten Leitfähigkeitstyp wird beispielsweise auf ungefähr 1 × 1013 cm-3 bis 1 × 1018 cm-3 eingestellt.
  • Wenn die Störstellenkonzentration und die Dicke des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration angepasst wird, kann die Störstellenkonzentration des Sourcewiderstands-Steuerungsbereichs mit niedriger Konzentration auf einen gewünschten Bereich verringert werden.
  • Anschließend werden die obigen zwei epitaxialen Aufwachsschichten mit einem Muster versehen, und zwar durch das Ätzen unter Verwendung der mittels einer Fotogravurverarbeitung verarbeiteten Resist-Maske, und der Sourcewiderstands-Steuerungsbereich 15 wird gebildet, der aus dem Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration besteht (19).
  • Hier ist das Beispiel zum Ausbilden des Sourcewiderstands-Steuerungsbereichs 15 unter Verwendung der zwei epitaxialen Aufwachsschichten beschrieben, deren Störstellenkonzentrationen voneinander verschieden sind. Der Sourcewiderstands-Steuerungsbereich 15 kann jedoch auch unter Verwendung von drei oder mehr epitaxialen Aufwachsschicht gebildet werden.
  • Wie in 19 gezeigt, ist der Sourcewiderstands-Steuerungsbereich 15 über den Source-Kontaktbereich 12a und den Source-Ausdehnungsbereich 12b hinweg ausgebildet und befindet sich zwischen diesen, um die Reihenschaltung zu erreichen. Das heißt, der Sourcewiderstands-Steuerungsbereich 15 überlappt und steht mit jedem von dem Source-Kontaktbereich 12a und dem Source-Ausdehnungsbereich 12b in Kontakt, um den Strompfad als den Bereich des Source-Bereichs 12 zu bilden.
  • Anschließend werden die Gate-Isolierschicht 30 und die Gate-Elektrode 35 mittels des Verfahrens gebildet, das ähnlich zu der Ausführungsform 1 ist, und die Zwischenschicht-Isolierschicht 32, die ohmschen Elektroden 40 und 42, die Source-Elektrode 41 und die Drain-Elektrode 43 werden ferner ausgebildet, so dass die Konfiguration des MOSFETs vollständig ist, der in 18 gezeigt ist.
  • Die Beweglichkeit der Leitungs-Ladungsträger des Sourcewiderstands-Steuerungsbereichs 15 wird durch eine Gitterstreuung bei Raumtemperatur oder höher gesteuert, und die Beweglichkeit der Leitungs-Ladungsträger nimmt ab, wenn die Temperatur steigt. Wenn es einen Kristalldefekt im Sourcewiderstands-Steuerungsbereich 15 infolge eines Prozesses, wie z. B. der Ionenimplantation gibt, dann fängt eine Fangstelle (Trap), die auf einem Energieniveau eines gewissen Grades ausgebildet ist, die Leitungs-Ladungsträger ein, so dass die effektive Beweglichkeit abnimmt. Die Beweglichkeit der eingefangenen Leitungs-Ladungsträger nähert sich der Beweglichkeit in einem Zustand an, wo es keine Fangstelle gibt, und zwar aus dem Grund, dass Wärme von der Fangstelle frei wird, wenn die Temperatur der Leitungs-Ladungsträger auf einen gewissen Grad ansteigt.
  • Demzufolge wird die Differenz zwischen der Beweglichkeit um die Raumtemperatur herum und der Beweglichkeit bei hoher Temperatur größer, wenn der Wert der Kristalldefekte abnimmt. Im obigen Fall hat der Sourcewiderstands-Steuerungsbereich 15 den Widerstand mit einer hohen Temperaturempfindlichkeit, was geringeren Einfluss auf den Einschaltzustands-Widerstand bei Raumtemperatur hat und einen großen Widerstand bei der hohen Temperatur zur Zeit des Kurzschlusses angibt.
  • Gemäß der vorliegenden Ausführungsform kann der Sourcewiderstands-Steuerungsbereich 15 mit der hohen Temperaturempfindlichkeit erhalten werden, indem eine epitaxiale Aufwachsschicht von hoher Qualität verwendet wird, die keinen Implantationsdefekt hat und dadurch eine niedrige Defektdichte hat, und zwar als Material des Sourcewiderstands-Steuerungsbereichs 15.
  • 20 ist eine longitudinale Querschnittsansicht, die ein Modifikations-beispiel der Halbleitervorrichtung gemäß Ausführungsform 2 zeigt. In der Konfiguration gemäß FIg. 20 wird dafür gesorgt, dass die epitaxiale Aufwachsschicht, die den Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration bildet, sich zu einem oberen Bereich des Kanalbereichs und des JFET-Bereichs 11 ausdehnt, so dass ein Bereich der epitaxialen Aufwachsschicht als Kanalbereich fungiert. Es kann eine Halbleitervorrichtung erhalten werden, die eine epitaxiale Aufwachsschicht von hoher Qualität aufweist, welche die niedrige Defektdichte wie der Kanalbereich besitzt.
  • Die obige Konfiguration kann ausgebildet werden, indem der Source-widerstands-Steuerungsbereich 15a mit niedriger Konzentration und der Source-widerstands-Steuerungsbereich 15b mit hoher Konzentration separat mit einem Muster versehen werden. Das heißt, es ist zweckmäßig, die epitaxiale Aufwachsschicht als Material des Sourcewiderstands-Steuerungsbereichs 15a mit niedriger Konzentration zu bilden, nachdem der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration mit einem Muster versehen worden ist, und dann den Sourcewiderstands-Steuerungs-bereich 15a mit niedriger Konzentration mit einem Muster zu versehen. Wie in 21 gezeigt, wird zu dieser Zeit ebenfalls dafür gesorgt, dass die epitaxiale Aufwachsschicht, die den Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration bildet, auf dem Kanalbereich und dem JFET-Bereich 11 verbleibt.
  • 22 ist eine longitudinale Querschnittsansicht, die ein weiteres Modifikationsbeispiel der Halbleitervorrichtung gemäß Ausführungsform 2 zeigt. In 22 ist im Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und im Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration auf einem Bereich der Oberflächenschicht der Driftschicht 2 gebildet, und der Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration ist auf der Fläche des Wannenbereichs 20 gebildet.
  • Die obige Konfiguration kann realisiert werden, indem der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration ausgebildet wird, wenn die Ionenimplantation in der Driftschicht 2 durchgeführt wird und anschließend, wie in 23 gezeigt, die epitaxiale Aufwachsschicht, die auf der Driftschicht 2 ausgebildet ist, mit einem Muster versehen wird, um den Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration zu bilden. Gemäß dem obigen Ausbildungsverfahren wird ein dahingehender Vorteil erzielt, dass eine hohe Ausrichtungsgenauigkeit nicht notwendig ist, wenn der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration gebildet wird.
  • Der MOSFET, der den Sourcewiderstands-Steuerungsbereich 15 aufweist, der aus der bei der Ausführungsform 2 beschriebenen epitaxialen Aufwachsschicht gebildet ist, hat auch die Konfiguration des IGBTs, wenn das Halbleitersubstrat 1b vom zweiten Leitfähigkeitstyp (10) anstelle des Halbleitersubstrats 1a vom ersten Leitfähigkeitstyp verwendet wird. Das heißt, die Ausführungsform 2 kann auch auf einem IGBT angewendet werden.
  • Ausführungsform 3
  • Bei der Ausführungsform 3 wird die vorliegende Erfindung auf einen MOSFET vom Grabentyp angewendet. 24 bis 29 sind Prozesszeichnungen, die ein Verfahren zum Herstellen eines Siliciumcarbid-MOSFETs vom Grabentyp zeigen, der eine Halbleitervorrichtung gemäß der vorliegenden Ausführungsform ist (28 und 29 zeigen die Konfiguration des fertiggestellten MOSFETs).
  • Das Verfahren zum Herstellen des Siliciumcarbid-MOSFETs gemäß Ausführungsform 3 wird nachfolgend beschrieben.
  • Zunächst wird die Driftschicht 2 auf dem Halbleitersubstrat 1a gebildet, und der Wannenbereich 20, der Source-Bereich 12, der aus dem Source-Kontaktbereich 12a, dem Source-Ausdehnungsbereich 12b und dem Sourcewiderstands-Steuerungsbereich 15 gebildet ist, sowie der Wannen-Kontaktbereich 25 werden auf der Driftschicht 2 ausgebildet, und zwar mit dem Verfahren ähnlich zu der Verarbeitung, die bei der Ausführungsform 1 unter Verwendung von 4 bis 7 beschrieben worden ist. Hierbei können der Wannenbereich 20 und der Source-Ausdehnungsbereich 12b miteinander zwischen den benachbarten Einheitszellen verbunden sein (d. h., der JFET-Bereich 11 braucht nicht ausgebildet zu werden). Im obigen Fall wird eine in 24 gezeigte Struktur erhalten.
  • Danach wird ein Graben 110, der in 25 gezeigt ist, in einem Bereich zwischen den Einheitszellen ausgebildet, indem ein selektives Ätzen durchgeführt wird. Der Graben 110 ist so ausgebildet, dass er in Kontakt mit dem Wannenbereich 20 und dem Source-Ausdehnungsbereich 12b steht und tiefer als die Unterseite des Wannenbereichs 20 ist. Der Source-Ausdehnungsbereich 12b und der Wannenbereich 20 liegen nebeneinander in Vertikalrichtung (einer Richtung senkrecht zu der Fläche der Driftschicht 2, d. h. einer Tiefenrichtung des Grabens 110) ausgehend von einer Seitenwand des Grabens 110 frei.
  • Die Form eines Eckbereichs des Grabens 110 besitzt vorzugsweise eine sich verjüngende Form oder eine runde Form, so dass die elektrische Feldkonzentration zur Zeit des Betriebs des MOSFETs verringert wird. Es ist bevorzugt, dass die Seitenwand des Grabens 110 im Wesentlichen senkrecht zu der Fläche der Driftschicht 2 ist.
  • Nachdem die Seitenwand-Fläche des Grabens 110 beispielsweise durch ein Opfer-Oxidationsverfahren und ein CDE (chemisches Trockenätzen) gereinigt worden ist, werden anschließend die Gate-Isolierschicht 30 und die Gate-Elektrode 35 mit dem Verfahren gebildet, das ähnlich zu der Ausführungsform 1 ist. Wie in 26 gezeigt, ist die Gate-Isolierschicht 30 auf der Fläche der Driftschicht 2 ausgebildet, die die Innenseite des Grabens 110 aufweist.
  • Die Gate-Elektrode 35, von der zumindest ein Bereich im Graben 110 eingebettet ist, ist so vorgesehen, dass sie benachbart zu dem Source-Ausdehnungsbereich 12b, dem Wannenbereich 20 und der Driftschicht 2 ist, die ausgehend von der Seitenwand 110 mit der Gate-Isolierschicht 30 dazwischen freiliegen. Das heißt, die Gate-Elektrode 35 verläuft über den Source-Ausdehnungsbereich 12b, den Wannenbereich 20 und die Driftschicht 2 hinweg, die ausgehend von der Seitenwand des Grabens 110 freiliegen. Im obigen Fall wird ein Bereich des Wannenbereichs 20, der sandwichartig zwischen die Driftschicht 2, die sich unterhalb des Wannenbereichs 20 befindet, und den Source-Ausdehnungsbereich 12b eingesetzt ist und ferner benachbart zu dem Graben 110 ist, zum Kanalbereich des MOSFETs.
  • Wenn sich der Endbereich der Gate-Elektrode 35 in Horizontalrichtung zu der Zeit, wenn die Gate-Elektrode 35 mit einem Muster versehen wird, außerhalb des Grabens 110 befindet, dann wird der Bereich der Gate-Elektrode 35 in dem Graben 110 eingebettet, wie in 26 dargestellt. Wie in 27 gezeigt, kann im Gegensatz dazu die Gate-Elektrode 35 auch nur im Inneren (dem Seitenwand-Teil) des Grabens 110 verbleiben, und die gesamte Gate-Elektrode 35 kann im Graben 110 eingebettet sein.
  • Nachdem die Gate-Elektrode 35 ausgebildet worden ist, werden die Zwischenschicht-Isolierschicht 32, die ohmsche Elektrode 40 und die Source-Elektrode 41 mit den Schritten ähnlich zu der Ausführungsform 1 gebildet. Demzufolge wird der MOSFET vom Grabentyp erhalten, der die in 28 gezeigte Konfiguration besitzt. Wenn die Gate-Elektrode 35 die in 27 gezeigte Form besitzt, hat der Siliciumcarbid-MOSFET die in 29 gezeigte Konfiguration.
  • Wenn die Breite der Gate-Elektrode 35 vergrößert wird, wie in 28 gezeigt, zeigt sich der Vorteil, dass der Widerstandswert der Gate-Elektrode 35 ausreichend verringert werden kann. Es tritt jedoch auf einfache Weise ein großes elektrisches Feld in einem Kantenbereich des Grabens 110 und dem Bereich der MOS-Struktur im unteren Bereich des Grabens 110 auf.
  • Wenn im Gegensatz dazu die Gate-Elektrode 35 nur an der Seitenwand des Grabens 110 ausgebildet wird, wie in 29 gezeigt, kann das obige Problem hinsichtlich des großen elektrischen Feldes verhindert werden, und außerdem kann die Gate-Elektrode 35 mit einem selbstausrichenden Prozess (einem Rahmen-Ätzen) ausgebildet werden, so dass auch eine Kostenverringerung erzielt wird, die durch die Verringerung der Gesamtzahl von Masken verursacht wird.
  • In 29 ist die Gate-Elektrode 35 so ausgebildet, dass sie dem Source-Ausdehnungsbereich 12b benachbart ist (dass sie den Source-Ausdehnungsbereich 12b in Horizontalrichtung überlappt), und zwar mit der Gate-Isolierschicht 30 dazwischen. Diese Konfiguration ist wichtig unter dem Gesichtspunkt, den Anstieg des Kanalwiderstands des MOSFETs zu verhindern.
  • Wie oben beschrieben, ist die vorliegende Erfindung auch auf einen MOSFET vom Grabentyp anwendbar. In dem obigen Fall ist auch der Sourcewiderstands-Steuerungsbereich 15, der durch die Verarbeitung, die verschieden ist von derjenigen des Source-Kontaktbereichs 12a und des Source-Ausdehnungsbereichs 12b, in Reihe in einen Pfad ausgehend von dem Kanalbereich des Wannenbereichs 20 zur ohmschen Elektrode 40 und der Source-Elektrode 41 eingefügt, so dass der effektive Source-Widerstand verändert werden kann, indem die Störstellenkonzentration des Sourcewiderstands-Steuerungsbereichs 15 verändert wird, und eine Wirkung ähnlich zur Ausführungsform 1 kann erhalten werden.
  • Insbesondere hat der MOSFET vom Grabentyp eine Struktur, die den JFET-Bereich 11 nicht aufweist, so dass der Sättigungsstrom nicht mittels des JFET-Effekts gesteuert werden kann. Die Steuerung des Sättigungsstroms, die durch Steuern des Source-Widerstands durchgeführt wird, kann jedoch durch Anwendung der vorliegenden Erfindung erzielt werden.
  • Auf eine ähnliche Weise zu der Ausführungsform 1 ist der Sourcewiderstands-Steuerungsbereich 15 aus dem Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration gebildet. Wie bei der Ausführungsform 1 beschrieben, gilt Folgendes: Wenn die Dicke (die Länge in der Tiefenrichtung) des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration ungefähr gleich groß wie oder kleiner ist als die Dicke der Verarmungsschicht im p-n-Übergang zwischen dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration und dem Wannenbereich 20, dann wird die Ausdehnung der Verarmungsschicht in den Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration hinein im Normal-Einschaltzustand beschränkt, und der Anstieg des Einschaltzustands-Widerstands des MOSFETs wird unterbunden.
  • Wenn im Gegensatz dazu die Dicke des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration größer ist als die Dicke der Verarmungsschicht im p-n-Übergang zwischen dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration und dem Wannenbereich 20, dann kann der Sourcewiderstands-Steuerungsbereich 15 gebildet werden, der eine starke Widerstandsmodulation zur Zeit des Kurzschlusses besitzt.
  • Die obige Beschreibung erläutert ein Beispiel, in welchem der Source-Bereich 12, der die bei der Ausführungsform 1 beschriebene Konfiguration besitzt, auf den MOSFET vom Grabentyp angewendet wird. Wie in 30 gezeigt, ist jedoch auch der Source-Bereich 12 mit der bei der Ausführungsform 2 beschriebenen Konfiguration anwendbar.
  • Die Konfiguration gemäß 30 kann erzielt werden, indem der Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration ausgebildet werden, die den Sourcewiderstands-Steuerungsbereich 15 bilden, und zwar unter Verwendung der epitaxialen Aufwachsschicht, die auf der Fläche der Driftschicht 2 aufgewachsen ist, wie in der 31 gezeigt und auf eine ähnliche Weise wie bei der Ausführungsform 2. Im obigen Fall kann ein MOSFET vom Grabentyp erhalten werden, der mit dem Sourcewiderstands-Steuerungsbereich 15 versehen ist, der keinen Implantationsdefekt hat, sondern eine niedrige Defektdichte und eine hohe Temperaturempfindlichkeit.
  • Ausführungsform 4
  • Bei der Ausführungsform 4 wird die vorliegende Erfindung auf einen MOSFET vom Grabentyp angewendet, und zwar auf ähnliche Weise wie bei der Ausführungsform 3. Der Source-Bereich 12 besitzt jedoch eine laminierte Struktur, wobei der Source-Kontaktbereich 12a, der Sourcewiderstands-Steuerungsbereich 15 und der Source-Ausdehnungsbereich 12b in Vertikalrichtung (der Richtung senkrecht zu der Fläche der Driftschicht 2) angeordnet sind.
  • 32 bis 34 sind Prozesszeichnungen, die ein Verfahren zum Herstellen eines Siliciumcarbid-MOSFETs vom Grabentyp zeigen, der die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform bildet (34 zeigt die Konfiguration des fertiggestellten MOSFETs).
  • Das Verfahren zum Herstellen des Siliciumcarbid-MOSFETs gemäß Ausführungsform 4 wird nachfolgend beschrieben.
  • Zunächst wird der Wannenbereich 20 vom zweiten Leitfähigkeitstyp auf der Driftschicht 2 ausgebildet, nachdem die Driftschicht 2 auf dem Halbleitersubstrat 1a ausgebildet worden ist. Der Wannenbereich 20 kann durch Ionenimplantation der Störstellen vom zweiten Leitfähigkeitstyp auf einem oberen Schichtbereich der Driftschicht 2 ausgebildet werden, oder er kann auch durch epitaxiales Aufwachsen des Halbleiters vom zweiten Leitfähigkeitstyp auf der Driftschicht 2 ausgebildet werden.
  • Anschließend werden die Störstellen vom ersten Leitfähigkeitstyp ionenimplantiert, um den Source-Kontaktbereich 12a, den Sourcewiderstands-Steuerungsbereich 15 und den Source-Ausdehnungsbereich 12b in einer gewünschten Tiefe auszubilden, und die Störstellen vom zweiten Leitfähigkeitstyp werden ferner ionenimplantiert, um den Wannen-Kontaktbereich 25 zu bilden (32).
  • Wie in 32 gezeigt, besitzt der Sourcewiderstands-Steuerungsbereich 15 die Konfiguration, die den Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und den Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration besitzt, und der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration wird zwischen dem Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und dem Wannenbereich 20 ausgebildet.
  • In der vorliegenden Ausführungsform ist der Source-Kontaktbereich 12a auf einer oberen Seite des Sourcewiderstands-Steuerungsbereichs 15 ausgebildet, und der Source-Ausdehnungsbereich 12b ist auf einer unteren Seite des Sourcewiderstands-Steuerungsbereichs 15 ausgebildet, so dass der Sourcewiderstands-Steuerungsbereich 15 mit dem Wannenbereich 20 in der Horizontalrichtung in Kontakt steht.
  • Demzufolge besitzt der Sourcewiderstands-Steuerungsbereich 15 eine Konfiguration, bei welcher der Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration in Horizontalrichtung angeordnet sind. Das heißt, in der vorliegenden Ausführungsform ist die Horizontalrichtung definiert als die Tiefenrichtung des Sourcewiderstands-Steuerungsbereichs 15, und der Abstand zwischen dem Source-Kontaktbereich 12a und dem Source-Ausdehnungsbereich 12b in der Vertikalrichtung ist definiert als die Länge des Sourcewiderstands-Steuerungsbereichs 15.
  • Nachdem der Wannenbereich 20, der Source-Bereich 12 und der Wannen-Kontaktbereich 25 ausgebildet worden sind, wird der Graben 110 ausgebildet, wie in 33 gezeigt, und zwar mit dem Verfahren ähnlich zu der Ausführungsform 3. Hierbei wird der Graben 110 so ausgebildet, dass er durch den Source-Bereich 12 und den Wannenbereich 20 hindurchgeht, um die Driftschicht 2 unterhalb des Wannenbereichs 20 zu erreichen. Da der Source-Bereich 12 eine Struktur besitzt, bei welcher der Source-Kontaktbereich 12a, der Sourcewiderstands-Steuerungsbereich 15 und der Source-Ausdehnungsbereich 12b in Vertikalrichtung laminiert sind, erreichen alle diese die Seitenwand des Grabens 110. Auf ähnliche Weise wie bei der Ausführungsform 3 ist der Kanalbereich des MOSFETs sandwichartig zwischen die Driftschicht 2, die sich unterhalb des Wannenbereichs 20 befindet, und den Source-Ausdehnungsbereich 12b eingesetzt und wird der Bereich des Wannenbereichs 20 benachbart zu dem Graben 110.
  • Ferner werden die Gate-Isolierschicht 30 und die Gate-Elektrode 35 mit einem Verfahren ähnlich zu der Ausführungsform 3 gebildet. In der vorliegenden Ausführungsform wird die Gate-Elektrode 35 beispielsweise durch Rahmen-Ätzen ausgebildet, und die gesamte Gate-Elektrode 35 ist im Graben 110 eingebettet. Die Gate-Elektrode 35 überlappt den Sourcewiderstands-Steuerungsbereich 15 und den Source-Ausdehnungsbereich 12b nicht, aber sie überlappt den Source-Ausdehnungsbereich 12b unter dem Source-Kontaktbereich 12a, dem Sourcewiderstands-Steuerungsbereich 15 und dem Source-Ausdehnungsbereich 12b, die den Source-Bereich 12 bilden (siehe 34). Das heißt, die Gate-Elektrode 35 verläuft über den Source-Ausdehnungsbereich 12b, den Wannenbereich 20 und die Driftschicht 2 hinweg.
  • Die Zunahme des Kanalwiderstands des MOSFETs kann verhindert werden, indem dafür gesorgt wird, dass die Gate-Elektrode 35 den Source-Ausdehnungsbereich 12b überlappt. Da außerdem die Gate-Elektrode 35 den Sourcewiderstands-Steuerungsbereich 15 nicht überlappt, ist es möglich, die dahingehende Wirkung der vorliegenden Erfindung nicht zu entfalten, dass der Sourcewiderstands-Steuerungsbereich 15 von einer Gate-Vorspannung abhängt.
  • Anschließend werden die Zwischenschicht-Isolierschicht 32, die ohmsche Elektrode 40 und die Source-Elektrode 41 mittels des Verfahrens ähnlich zu der Ausführungsform 1 gebildet, so dass der MOSFET vom Grabentyp erhalten wird, der die in 34 gezeigte Struktur besitzt.
  • Bei der Halbleitervorrichtung gemäß Ausführungsform 4 sind der Source-Ausdehnungsbereich 12b, der Sourcewiderstands-Steuerungsbereich 15 und der Source-Kontaktbereich 12a in Vertikalrichtung angeordnet, so dass das Zellen-Rastermaß der Einheitszelle in Horizontalrichtung verringert werden kann und der Einschaltzustands-Widerstand des Elements verringert werden kann, indem die Kanaldichte vergrößert wird. Auf eine ähnliche Weise zu der Ausführungsform 1 ist der Sourcewiderstands-Steuerungsbereich 15 aus dem Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration gebildet.
  • Wie bei der Ausführungsform 1 beschrieben, gilt Folgendes: Wenn die Dicke (die Länge in der Tiefenrichtung) des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration ungefähr gleich groß wie oder kleiner ist als die Dicke der Verarmungsschicht im p-n-Übergang zwischen dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration und dem Wannenbereich 20, dann wird die Ausdehnung der Verarmungsschicht in den Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration hinein im Normal-Einschaltzustand beschränkt, und der Anstieg des Einschaltzustands-Widerstands des MOSFETs wird unterbunden.
  • Wenn im Gegensatz dazu die Dicke des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration größer ist als die Dicke der Verarmungsschicht im p-n-Übergang zwischen dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration und dem Wannenbereich 20, dann kann der Sourcewiderstands-Steuerungsbereich 15 gebildet werden, der die starke Widerstandsmodulation zur Zeit des Kurzschlusses besitzt.
  • Der MOSFET vom Grabentyp, der in den Ausführungsformen 3 und 4 beschrieben ist, besitzt auch die Konfiguration eines IGBTs, wenn das Halbleitersubstrat 1b vom zweiten Leitfähigkeitstyp (10) anstelle des Halbleitersubstrats 1a vom ersten Leitfähigkeitstyp verwendet wird. Das heißt, die Ausführungsformen 3 und 4 können auch auf einen IGBT angewendet werden.
  • Ausführungsform 5
  • Bei der Ausführungsform 5 wird die vorliegende Erfindung auf einen MOSFET angewendet, in welchen eine Schottky-Sperrschichtdioder (SBD; nachfolgend auch als „die Schottky-Diode“ bezeichnet) eingebaut ist (den MOSFET mit der eingebauten SBD).
  • 35 ist eine longitudinale Querschnittsansicht, die eine Konfiguration des MOSFETs mit der eingebauten SBD zeigt, welcher die Halbleitervorrichtung gemäß Ausführungsform 5 ist. Die Halbleitervorrichtung besitzt eine Struktur, bei welcher die Schottky-Diode und der MOSFET ähnlich zu derjenigen gemäß Ausführungsform 1 nebeneinander mit dem Wannen-Kontaktbereich 25 dazwischen angeordnet sind.
  • Das heißt, in Bezug auf den Wannen-Kontaktbereich 25 ist der Source-Bereich 12 des MOSFETs auf der einen Seite (auf der rechten Seite in 35; auch als „die MOSFET-Seite“ bezeichnet) ausgebildet, und der Source-Bereich 12 ist nicht auf der gegenüberliegenden Seite des Substrats in Horizontalrichtung ausgebildet (auf der linken Seite in 35; auch als „die SBD-Seite‟ bezeichnet), aber eine Schottky-Dioden-Ausbildungsbereich 51 vom n-Typ (vom ersten Leitfähigkeitstyp) ist so ausgebildet, dass er dem Wannenbereich 20 benachbart ist.
  • Der Schottky-Dioden-Ausbildungsbereich 51, der ein Bereich ist, der den gleichen Leitfähigkeitstyp wie die Driftschicht 2 besitzt, ist zwischen dem Wannenbereich 20 vorgesehen, und er ist als ein Bereich ausgehend von der Fläche der Driftschicht 2 zu einem Bereich definiert, der sich in der gleichen Tiefe wie die des Wannenbereichs 20 befindet.
  • Eine Schottky-Elektrode 52, die mit dem Schottky-Dioden-Ausbildungs-bereich 51 verbunden ist, wird auf der Driftschicht 2 ausgebildet. Die Schottky-Elektrode 52 und das Siliciumcarbid des Schottky-Dioden-Ausbildungsbereichs 51 sind schottky-verbunden, um die Schottky-Sperrschichtdiode zu bilden. Die Schottky-Elektrode 52 ist elektrisch mit der Source-Elektrode 41 des MOSFETs verbunden.
  • 36 und 37 sind Prozesszeichnungen, die ein Verfahren zum Herstellen des MOSFETs mit der eingebauten SBD zeigen, der die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform ist.
  • Das Verfahren zum Herstellen des MOSFETs mit der eingebauten SBD gemäß Ausführungsform 5 wird nachfolgend beschrieben.
  • Zunächst wird auf eine ähnliche Weise wie bei der Ausführungsform 1 der Wannenbereich 20 vom zweiten Leitfähigkeitstyp auf dem Bereich der Oberflächenschicht der Driftschicht 2 ausgebildet, nachdem die Driftschicht 2 auf dem Halbleitersubstrat 1a ausgebildet worden ist. Zu dieser Zeit wird ein Bereich vom n-Typ als Schottky-Dioden-Ausbildungsbereich 51 zusammen mit einem Bereich vom n-Typ sichergestellt, der der JFET-Bereich 11 zwischen dem Wannenbereich 20 wird. Der Wannenbereich 20 kann durch Ionenimplantation der Störstellen vom zweiten Leitfähigkeitstyp auf dem oberen Schichtbereich der Driftschicht 2, ausgebildet werden, oder er kann auch durch epitaxiales Aufwachsen des Halbleiters vom zweiten Leitfähigkeitstyp auf der Driftschicht 2 ausgebildet werden.
  • Anschließend werden die Störstellen vom ersten Leitfähigkeitstyp ionenimplantiert, um den Source-Bereich 12 zu bilden, der aus dem Source-Kontaktbereich 12a, dem Sourcewiderstands-Steuerungsbereich 15 und dem Source-Ausdehnungsbereich 12b gebildet ist, und zwar im Wannenbereich 20, und die Störstellen vom zweiten Leitfähigkeitstyp werden ferner ionenimplantiert, um den Wannen-Kontaktbereich 25 zu bilden (36).
  • Wie in 36 gezeigt, besitzt der Sourcewiderstands-Steuerungsbereich 15 eine Konfiguration, die den Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und den Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration besitzt, und der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration wird zwischen dem Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und dem Wannenbereich 20. ausgebildet. Der Source-Bereich 12 ist auf der einen Seite (der MOSFET-Seite) des Wannen-Kontaktbereichs 25 ausgebildet, und er ist nicht auf der gegenüberliegenden Seite (der SBD-Seite) des Wannen-Kontaktbereichs 25 ausgebildet.
  • Anschließend werden die Gate-Isolierschicht 30 und die Gate-Elektrode 35 durch ein Verfahren ähnlich der Ausführungsform 1 ausgebildet (37). Wie in 37 gezeigt, ist die Gate-Elektrode 35 auf der einen Seite (der MOSFET-Seite) des Wannen-Kontaktbereichs 25 ausgebildet, und sie ist nicht auf der gegenüberliegenden Seite (der SBD-Seite) des Wannen-Kontaktbereichs 25 ausgebildet.
  • Ferner werden die Zwischenschicht-Isolierschicht 32 und die ohmschen Elektroden 40 und 42 mit dem Verfahren ähnlich der Ausführungsform 1 ausgebildet, und anschließend wird die Schottky-Elektrode 52 auf dem Schottky-Dioden-Ausbildungsbereich 51 ausgebildet. Anschließend werden die Source-Elektrode 41 und die Drain-Elektrode 43 ausgebildet. Zu dieser Zeit wird die Source-Elektrode 41 so ausgebildet, dass sie mit der Schottky-Elektrode 52 verbunden ist. Gemäß der obigen Verarbeitung ist die Konfiguration des MOSFETs mit der eingebauten SBD, der in 35 gezeigt ist, vollständig.
  • Bei der Ausführungsform 5 ist der Sourcewiderstands-Steuerungsbereich 15 im Source-Bereich 12 des MOSFETs mit der eingebauten SBD vorgesehen. Gemäß der obigen Konfiguration wird die Schottky-Diode, die aus dem Schottky-Dioden-Ausbildungsbereich 51 und der Schottky-Elektrode 52 gebildet ist, in den Einschaltzustand versetzt, bevor die in den MOSFET eingebaute Körperdiode arbeitet, so dass der Anstieg des Einschaltzustands-Widerstands des MOSFETs und eine Verschlechterung der Stehspannung infolge einer Ausdehnung des Kristalldefekts unterbunden werden kann.
  • Außerdem wird ein externer Diodenchip infolge der eingebauten Schottky-Diode unnötig, so dass eine Kostenverringerung erzielt werden kann. Ferner kann auch die Wirkung erzielt werden, dass der Kurzschlusswiderstand durch den Sourcewiderstands-Steuerungsbereich 15 verbessert wird.
  • Auf eine ähnliche Weise zu der Ausführungsform 1 ist der Sourcewider-stands-Steuerungsbereich 15 aus dem Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration gebildet. Wie bei der Ausführungsform 1 beschrieben, gilt Folgendes: Wenn die Dicke (die Länge in der Tiefenrichtung) des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration ungefähr gleich groß wie oder kleiner ist als die Dicke der Verarmungsschicht im p-n-Übergang zwischen dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration und dem Wannenbereich 20, dann wird die Ausdehnung der Verarmungsschicht in den Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration hinein im Normal-Einschaltzustand beschränkt, und der Anstieg des Einschaltzustands-Widerstands des MOSFETs wird unterbunden.
  • Wenn im Gegensatz dazu die Dicke des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration größer ist als die Dicke der Verarmungsschicht im p-n-Übergang zwischen dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration und dem Wannenbereich 20, dann kann der Sourcewiderstands-Steuerungsbereich 15 gebildet werden, der die starke Widerstandsmodulation zur Zeit des Kurzschlusses besitzt.
  • Oben ist ein Beispiel beschrieben, bei dem die Schottky-Diode in den MOSFET gemäß Ausführungsform 1 eingebaut ist. Die Schottky-Diode der vorliegenden Ausführungsform kann jedoch auch auf den MOSFET gemäß Ausführungsform 2 angewendet werden. Der MOSFET mit der eingebauten SBD, der bei der Ausführungsform 5 beschrieben ist, besitzt auch die Konfiguration eines IGBT, wenn das Halbleitersubstrat 1b vom zweiten Leitfähigkeitstyp (10) anstelle des Halbleitersubstrats 1a vom ersten Leitfähigkeitstyp verwendet wird. Das heißt, die Ausführungsform 5 kann auch auf einen IGBT angewendet werden.
  • Ausführungsform 6
  • Bei der Ausführungsform 6 wird die vorliegende Erfindung auf einen MOSFET vom Grabentyp mit einer eingebauten Schottky-Sperrschichtdiode angewendet (den Graben-MOSFET mit der eingebauten SBD).
  • 38 bis 40 sind Prozesszeichnungen, die ein Verfahren zum Herstellen des MOSFETs mit der eingebauten SBD zeigen, der die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform bildet (39 und 40 zeigen die Konfiguration des fertiggestellten Graben-MOSFETs mit der eingebauten SBD).
  • Das Verfahren zum Herstellen des Graben-MOSFETs mit der eingebauten SBD gemäß Ausführungsform 6 wird nachfolgend beschrieben.
  • Zunächst wird auf eine ähnliche Weise wie bei der Ausführungsform 2 der Wannenbereich 20 vom zweiten Leitfähigkeitstyp auf der Driftschicht 2 ausgebildet, nachdem die Driftschicht 2 auf dem Halbleitersubstrat 1a ausgebildet worden ist. Zu dieser Zeit wird ein Bereich vom n-Typ als Schottky-Dioden-Ausbildungsbereich 51 zwischen dem Wannenbereich 20 sichergestellt.
  • Danach werden der Wannenbereich 20, der Source-Bereich 12, der aus dem Source-Kontaktbereich 12a, dem Source-Ausdehnungsbereich 12b und dem Sourcewiderstands-Steuerungsbereich 15 gebildet ist, und der Wannen-Kontaktbereich 25 auf der Driftschicht 2 ausgebildet, und zwar mit einem Verfahren ähnlich zu der Verarbeitung, die bei der Ausführungsform 1 unter Verwendung von 4 bis 7 beschrieben worden ist. Der Source-Bereich 12 ist auf der einen Seite (der MOSFET-Seite) des Wannen-Kontaktbereichs 25 ausgebildet, und er ist nicht auf der gegenüberliegenden Seite (der SBD-Seite) des Wannen-Kontaktbereichs 25 ausgebildet.
  • Der Sourcewiderstands-Steuerungsbereich 15 hat eine Konfiguration, die den Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und den Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration besitzt, und der Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration wird zwischen dem Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und dem Wannenbereich 20 ausgebildet. Der Wannenbereich 20 und der Source-Ausdehnungsbereich 12b können miteinander zwischen den benachbarten Einheitszellen verbunden sein (d. h., der JFET-Bereich 11 braucht nicht ausgebildet zu werden).
  • Danach wird ein Graben 110, der in 38 gezeigt ist, in einem Bereich zwischen den Einheitszellen ausgebildet, indem ein selektives Ätzen durchgeführt wird. Der Graben 110 ist so ausgebildet, dass er in Kontakt mit dem Wannenbereich 20 und dem Source-Ausdehnungsbereich 12b steht und tiefer als die Unterseite des Wannenbereichs 20 ist. Der Source-Ausdehnungsbereich 12b und der Wannenbereich 20 liegen nebeneinander in Vertikalrichtung (der Richtung senkrecht zu der Fläche der Driftschicht 2, d. h. einer Tiefenrichtung des Grabens 110) ausgehend von der Seitenwand des Grabens 110 frei.
  • Anschließend werden die Gate-Isolierschicht 30, die Gate-Elektrode 35, die Zwischenschicht-Isolierschicht 32 und die ohmschen Elektroden 40 und 42 durch ein Verfahren ähnlich der Ausführungsform 2 ausgebildet. Die Gate-Isolierschicht 30 wird auf der Fläche der Driftschicht 2 ausgebildet, die die Innenseite des Grabens 110 aufweist. Die Gate-Elektrode 35, von der zumindest ein Teil im Graben 110 eingebettet wird, ist so vorgesehen, dass sie benachbart zu dem Source-Ausdehnungsbereich 12b, dem Wannenbereich 20 und der Driftschicht 2 ist, die ausgehend von der Seitenwand 110 mit der Gate-Isolierschicht 30 dazwischen freiliegen.
  • Anschließend wird die Schottky-Elektrode 52 auf dem Schottky-Dioden-Ausbildungsbereich 51 gebildet. Dann werden die Source-Elektrode 41 und die Drain-Elektrode 43 ausgebildet. Zu dieser Zeit wird die Source-Elektrode 41 so ausgebildet, dass sie mit der Schottky-Elektrode 52 verbunden ist. Gemäß der obigen Verarbeitung wird der MOSFET vom Grabentyp mit der eingebauten SBD mit der in 39 gezeigten Konfiguration erhalten. Der MOSFET vom Grabentyp mit der eingebauten SBD gemäß FIg. 39 besitzt eine Struktur, bei welcher die Schottky-Diode und der MOSFET vom Grabentyp ähnlich zu demjenigen gemäß Ausführungsform 3 nebeneinander mit dem Wannen-Kontaktbereich 25 dazwischen angeordnet sind.
  • In dem MOSFET vom Grabentyp mit der eingebauten SBD gemäß Ausführungsform 6 wird die Schottky-Diode in den Einschaltzustand versetzt, bevor die in den MOSFET eingebaute Körperdiode arbeitet, so dass der Anstieg des Einschaltzustands-Widerstands des MOSFETs und die Verschlechterung der Stehspannung infolge einer Ausdehnung des Kristalldefekts unterbunden werden können. Außerdem wird der externe Diodenchip infolge der eingebauten Schottky-Diode unnötig, so dass eine Kostenverringerung erzielt werden kann.
  • Ferner kann auch die Wirkung erzielt werden, dass der Kurzschlusswiderstand durch den Sourcewiderstands-Steuerungsbereich 15 verbessert wird. Da der Kanal des MOSFETs in Vertikalrichtung vorgesehen werden kann, kann die Breite der Einheitszelle (das Zellen-Rastermaß) in Horizontalrichtung verringert werden, und ein größerer Strom kann im Vergleich zu dem Strom im gleichen Bereich fließen. Das heißt, der Einschaltzustands-Widerstand des MOSFETs kann verringert werden.
  • Auf eine ähnliche Weise zu der Ausführungsform 2 ist der Sourcewider-stands-Steuerungsbereich 15 aus dem Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration und dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration gebildet. Wie bei der Ausführungsform 1 beschrieben, gilt Folgendes: Wenn die Dicke (die Länge in der Tiefenrichtung) des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration ungefähr gleich groß wie oder kleiner ist als die Dicke der Verarmungsschicht im p-n-Übergang zwischen dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration und dem Wannenbereich 20, dann wird die Ausdehnung der Verarmungsschicht in den Sourcewiderstands-Steuerungsbereich 15a mit niedriger Konzentration hinein im Normal-Einschaltzustand beschränkt, und der Anstieg des Einschaltzustands-Widerstands des MOSFETs wird unterbunden.
  • Wenn im Gegensatz dazu die Dicke des Sourcewiderstands-Steuerungsbereichs 15b mit hoher Konzentration größer ist als die Dicke der Verarmungsschicht im p-n-Übergang zwischen dem Sourcewiderstands-Steuerungsbereich 15b mit hoher Konzentration und dem Wannenbereich 20, dann kann der Sourcewiderstands-Steuerungsbereich 15 gebildet werden, der die starke Widerstandsmodulation zur Zeit des Kurzschlusses besitzt.
  • Wie in 40 gezeigt, kann im Gegensatz dazu die Gate-Elektrode 35 auch nur im Inneren (dem Seitenwand-Teil) des Grabens 110 verbleiben, und die gesamte Gate-Elektrode 35 kann im Graben 110 eingebettet sein. Im obigen Fall wird, wie bei der Ausführungsform 2 beschrieben, die Wirkung zum Unterbinden des elektrischen Felds erzielt, das im Kantenbereich des Grabens 110 und dem Bereich der MOS-Struktur in der Unterseite des Grabens 110 auftritt.
  • Vorstehend ist ein Beispiel beschrieben, bei dem die Schottky-Diode in den MOSFET gemäß Ausführungsform 3 eingebaut ist. Die Schottky-Diode der vorliegenden Ausführungsform kann jedoch auch auf den MOSFET vom Grabentyp gemäß Ausführungsform 4 angewendet werden. Der MOSFET vom Grabentyp mit der eingebauten SBD, der bei der Ausführungsform 6 beschrieben ist, besitzt auch die Konfiguration eines IGBT, wenn das Halbleitersubstrat 1b vom zweiten Leitfähigkeitstyp (10) anstelle des Halbleitersubstrats 1a vom ersten Leitfähigkeitstyp verwendet wird. Das heißt, die Ausführungsform 6 kann auch auf einen IGBT angewendet werden.
  • Bezugszeichenliste
    • 1a
    Halbleitersubstrat
    1b
    Halbleitersubstrat
    2
    Driftschicht
    10
    Einheitszelle
    11
    JFET-Bereich
    12
    Source-Bereich
    12a
    Source-Kontaktbereich
    12b
    Source-Ausdehnungsbereich
    15
    Sourcewiderstands-Steuerungsbereich
    15a
    Sourcewiderstands-Steuerungsbereich mit niedriger Konzentration
    15b
    Sourcewiderstands-Steuerungsbereich mit hoher Konzentration
    20
    Wannenbereich
    25
    Wannen-Kontaktbereich
    30
    Gate-Isolierschicht
    40
    ohmsche Elektrode
    41
    Source-Elektrode
    42
    ohmsche Elektrode
    43
    Drain-Elektrode
    51
    Schottky-Dioden-Ausbildungsbereich
    52
    Schottky-Elektrode
    100a
    Implantationsmaske
    100b
    Implantationsmaske
    100c
    Implantationsmaske

Claims (12)

  1. Halbleitervorrichtung, die Folgendes aufweist: - ein Halbleitersubstrat; - eine Driftschicht vom ersten Leitfähigkeitstyp, die auf dem Halbleitersubstrat gebildet ist; - einen Wannenbereich vom zweiten Leitfähigkeitstyp, der selektiv auf einem Bereich der Oberflächenschicht der Driftschicht gebildet ist; - einen Source-Bereich vom ersten Leitfähigkeitstyp, der auf einem Bereich der Oberflächenschicht im Wannenbereich gebildet ist; - einen JFET-Bereich, der ein Bereich der Driftschicht ist, die dem Wannenbereich benachbart ist; - einen Kanalbereich, der ein Bereich des Wannenbereichs ist, der sandwichartig zwischen den Source-Bereich und den JFET-Bereich eingesetzt ist; - eine Gate-Elektrode, die auf der Driftschicht mit einer Gate-Isolierschicht dazwischen vorgesehen ist, so dass sie über den Source-Bereich, den Kanalbereich und den JFET-Bereich hinweg verläuft; - eine Source-Elektrode, die mit dem Source-Bereich verbunden ist; und - eine Drain-Elektrode, die auf der Rückfläche des Halbleitersubstrats gebildet ist, wobei der Source-Bereich Folgendes aufweist: - einen Source-Kontaktbereich, der auf dem Bereich der Oberflächenschicht in dem Wannenbereich gebildet ist und mit der Source-Elektrode verbunden ist; - einen Source-Ausdehnungsbereich, der auf dem Bereich der Oberflächenschicht in dem Wannenbereich gebildet ist und dem Kanalbereich benachbart ist; und - einen Sourcewiderstands-Steuerungsbereich, der zwischen dem Source-Ausdehnungsbereich und dem Source-Kontaktbereich vorgesehen ist, und wobei der Sourcewiderstands-Steuerungsbereich Folgendes aufweist: - einen Sourcewiderstands-Steuerungsbereich mit niedriger Konzentration, dessen Störstellenkonzentration vom ersten Leitfähigkeitstyp niedriger ist als diejenige des Source-Ausdehnungsbereichs oder des Source-Kontaktbereichs; und - einen Sourcewiderstands-Steuerungsbereich mit hoher Konzentration, der zwischen dem Wannenbereich und dem Sourcewiderstands-Steuerungsbereich mit niedriger Konzentration gebildet ist und dessen Störstellenkonzentration vom ersten Leitfähigkeitstyp höher ist als diejenige des Sourcewiderstands-Steuerungsbereichs mit niedriger Konzentration.
  2. Halbleitervorrichtung, die Folgendes aufweist: - ein Halbleitersubstrat; - eine Driftschicht vom ersten Leitfähigkeitstyp, die auf dem Halbleitersubstrat gebildet ist; - einen Wannenbereich vom zweiten Leitfähigkeitstyp, der selektiv auf einem Bereich der Oberflächenschicht der Driftschicht gebildet ist; - einen Graben, der so ausgebildet ist, dass er durch den Wannenbereich geht, um die Driftschicht zu erreichen; - einen Source-Bereich vom ersten Leitfähigkeitstyp, der auf einem Bereich der Oberflächenschicht im Wannenbereich gebildet ist, um eine Seitenwand des Grabens zu erreichen; - einen Kanalbereich, der ein Bereich des Wannenbereichs ist, der sandwichartig zwischen den Source-Bereich und die Driftschicht eingesetzt ist, die sich unterhalb des Wannenbereichs befindet und auch dem Graben benachbart ist; - eine Gate-Elektrode, die im Graben mit einer Gate-Isolierschicht dazwischen vorgesehen ist, so dass sie über den Source-Bereich, den Kanalbereich und die Driftschicht hinweg verläuft, die sich unterhalb des Wannenbereichs befindet; - eine Source-Elektrode, die mit dem Source-Bereich verbunden ist; und - eine Drain-Elektrode, die auf der Rückfläche des Halbleitersubstrats gebildet ist, wobei der Source-Bereich Folgendes aufweist: - einen Source-Kontaktbereich, der auf dem Bereich der Oberflächenschicht in dem Wannenbereich gebildet ist und mit der Source-Elektrode verbunden ist; - einen Source-Ausdehnungsbereich, der dem Kanalbereich benachbart ist; und - einen Sourcewiderstands-Steuerungsbereich, der zwischen dem Source-Ausdehnungsbereich und dem Source-Kontaktbereich vorgesehen ist, und - wobei der Sourcewiderstands-Steuerungsbereich Folgendes aufweist: - einen Sourcewiderstands-Steuerungsbereich mit niedriger Konzentration, dessen Störstellenkonzentration vom ersten Leitfähigkeitstyp niedriger ist als diejenige des Source-Ausdehnungsbereichs oder des Source-Kontaktbereichs; und - einen Sourcewiderstands-Steuerungsbereich mit hoher Konzentration, der zwischen dem Wannenbereich und dem Sourcewiderstands-Steuerungsbereich mit niedriger Konzentration gebildet ist und dessen Störstellenkonzentration vom ersten Leitfähigkeitstyp höher ist als diejenige des Sourcewiderstands-Steuerungsbereichs mit niedriger Konzentration.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Sourcewiderstands-Steuerungsbereich mit hoher Konzentration ausgebildet wird, indem eine Ionenimplantation an dem Bereich der Oberflächenschicht der Driftschicht durchgeführt wird, und wobei die Dicke des Sourcewiderstands-Steuerungsbereichs mit hoher Konzentration 0,1 µm bis 3,0 µm beträgt.
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Sourcewiderstands-Steuerungsbereich mit hoher Konzentration aus einer epitaxialen Aufwachsschicht gebildet ist, die auf einer Fläche der Driftschicht ausgebildet ist, und wobei die Dicke des Sourcewiderstands-Steuerungsbereichs mit hoher Konzentration 0,05 µm bis 0,5 µm beträgt.
  5. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Störstellenkonzentration vom ersten Leitfähigkeitstyp des Sourcewiderstands-Steuerungsbereichs mit hoher Konzentration um mindestens eine Stelle größer ist als die Störstellenkonzentration vom ersten Leitfähigkeitstyp des Sourcewiderstands-Steuerungsbereichs mit niedriger Konzentration.
  6. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Sourcewiderstands-Steuerungsbereich mit hoher Konzentration vollständig von einer Verarmungsschicht verarmt wird, die aus einem p-n-Übergang zwischen dem Sourcewiderstands-Steuerungsbereich und dem Wannenbereich in einem Einschaltzustand in einem Normalbetrieb gebildet wird.
  7. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Sourcewiderstands-Steuerungsbereich mit hoher Konzentration nicht vollständig von einer Verarmungsschicht verarmt wird, die aus einem p-n-Übergang zwischen dem Sourcewiderstands-Steuerungsbereich und dem Wannenbereich in einem Einschaltzustand in einem Normalbetrieb gebildet wird.
  8. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Leitfähigkeitstyp des Sourcewiderstands-Steuerungsbereichs mit niedriger Konzentration ein zweiter Leitfähigkeitstyp ist.
  9. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Wannenbereich ein Störstellenkonzentrationsprofil vom retrograden Typ besitzt.
  10. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei zumindest der Sourcewiderstands-Steuerungsbereich mit niedriger Konzentration in dem Sourcewiderstands-Steuerungsbereich mit hoher Konzentration und dem Sourcewiderstands-Steuerungsbereich mit niedriger Konzentration aus einer epitaxialen Aufwachsschicht gebildet ist, die auf einer Fläche der Driftschicht ausgebildet ist.
  11. Halbleitervorrichtung nach Anspruch 10, wobei die epitaxiale Aufwachsschicht, die den Sourcewiderstands-Steuerungsbereich mit niedriger Konzentration bildet, zu einem Bereich verläuft, der sich oberhalb des Kanalbereichs und der dem Kanalbereich benachbarten Driftschicht befindet.
  12. Halbleitervorrichtung nach Anspruch 1 oder 2, die ferner Folgendes aufweist: eine Schottky-Elektrode, die auf der Driftschicht gebildet ist, die mit der Driftschicht schottky-verbunden ist, und die elektrisch mit dem Source-Bereich verbunden ist.
DE112015004766.2T 2014-10-20 2015-09-07 Halbleitervorrichtungen Active DE112015004766B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014213408 2014-10-20
JP2014-213408 2014-10-20
PCT/JP2015/075281 WO2016063644A1 (ja) 2014-10-20 2015-09-07 半導体装置

Publications (2)

Publication Number Publication Date
DE112015004766T5 DE112015004766T5 (de) 2017-09-07
DE112015004766B4 true DE112015004766B4 (de) 2021-11-18

Family

ID=55760689

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015004766.2T Active DE112015004766B4 (de) 2014-10-20 2015-09-07 Halbleitervorrichtungen

Country Status (5)

Country Link
US (1) US9825126B2 (de)
JP (1) JP6234606B2 (de)
CN (1) CN107078160B (de)
DE (1) DE112015004766B4 (de)
WO (1) WO2016063644A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102335489B1 (ko) * 2016-12-13 2021-12-03 현대자동차 주식회사 반도체 소자 및 그 제조 방법
JP6717242B2 (ja) * 2017-03-13 2020-07-01 豊田合成株式会社 半導体装置
JP6883745B2 (ja) * 2017-03-24 2021-06-09 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
JP6740986B2 (ja) 2017-08-31 2020-08-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6891739B2 (ja) * 2017-09-04 2021-06-18 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP6869376B2 (ja) * 2017-12-21 2021-05-12 三菱電機株式会社 半導体装置
DE102019105812B4 (de) 2019-03-07 2022-08-25 Infineon Technologies Ag Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
US11417762B2 (en) 2019-06-26 2022-08-16 Skyworks Solutions, Inc. Switch with integrated Schottky barrier contact
JP7388197B2 (ja) * 2020-01-07 2023-11-29 株式会社デンソー トレンチゲート型スイッチング素子の製造方法
DE102020202053A1 (de) * 2020-02-19 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Mosfet mit sättigungskontakt und verfahren zum bilden eines mosfet mit sättigungskontakt
US11282951B2 (en) * 2020-06-04 2022-03-22 Wolfspeed, Inc. Semiconductor power devices having graded lateral doping in the source region
CN111697079B (zh) * 2020-07-09 2024-02-06 全球能源互联网研究院有限公司 一种SiC MOSFET器件结构
EP4123722B1 (de) 2021-07-20 2024-04-03 Hitachi Energy Ltd Leistungshalbleiterbauelement
CN113725295B (zh) * 2021-09-01 2023-08-11 电子科技大学 一种逆导型mos栅控晶闸管及其制造方法
WO2023051898A1 (en) * 2021-09-29 2023-04-06 Huawei Technologies Co., Ltd. Self-aligned channel metal oxide semiconductor (mos) device and fabrication method thereof
WO2024067998A1 (en) 2022-09-30 2024-04-04 Hitachi Energy Ltd Semiconductor device and manufacturing method
WO2024067997A1 (en) 2022-09-30 2024-04-04 Hitachi Energy Ltd Semiconductor device and manufacturing method
CN116013905B (zh) * 2023-03-27 2023-06-23 通威微电子有限公司 一种半导体器件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013239554A (ja) 2012-05-15 2013-11-28 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE112013002518B4 (de) 2012-05-15 2018-01-11 Mitsubishi Electric Corporation Halbleiterbauteil und Verfahren zu dessen Herstellung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2507820A1 (fr) * 1981-06-16 1982-12-17 Thomson Csf Transistor bipolaire a commande par effet de champ au moyen d'une grille isolee
JP2536302B2 (ja) * 1990-04-30 1996-09-18 日本電装株式会社 絶縁ゲ―ト型バイポ―ラトランジスタ
US7091080B2 (en) * 2001-02-26 2006-08-15 International Rectifier Corporation Depletion implant for power MOSFET
JP4761942B2 (ja) 2004-11-16 2011-08-31 株式会社東芝 半導体装置
JP2006339444A (ja) * 2005-06-02 2006-12-14 Fujitsu Ltd 半導体装置及びその半導体装置の製造方法
JP6168732B2 (ja) * 2012-05-11 2017-07-26 株式会社日立製作所 炭化珪素半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013239554A (ja) 2012-05-15 2013-11-28 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE112013002518B4 (de) 2012-05-15 2018-01-11 Mitsubishi Electric Corporation Halbleiterbauteil und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
DE112015004766T5 (de) 2017-09-07
US9825126B2 (en) 2017-11-21
WO2016063644A1 (ja) 2016-04-28
CN107078160A (zh) 2017-08-18
CN107078160B (zh) 2020-07-17
JP6234606B2 (ja) 2017-11-22
JPWO2016063644A1 (ja) 2017-04-27
US20170229535A1 (en) 2017-08-10

Similar Documents

Publication Publication Date Title
DE112015004766B4 (de) Halbleitervorrichtungen
DE112013002518B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE112011101254B4 (de) Leistungshalbleiterbauteile und Verfahren zu deren Herstellung
DE112015004515B4 (de) Halbleitervorrichtungen
DE112011101442B4 (de) Halbleitervorrichtung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112013007772B3 (de) Halbleitervorrichtung
DE112009005320B4 (de) Leistungshalbleiterbauteil und zugehöriges Verfahren
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
DE102005008495B4 (de) Verfahren zur Herstellung eines Kanten-Begrenzungsbereichs für ein Trench-MIS-Bauteil mit einem implantierten Drain-Drift-Bereich, Verfahren zur Herstellung eines Halbleiter-Chips, umfassend dieses und entsprechender Halbleiter-Chip
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102011086500B4 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE112014001838T5 (de) Halbleitervorrichtung
DE10261464B4 (de) Isolierte Gatehalbleitervorrichtung mit einer Grabenstruktur
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE102015224428B4 (de) Halbleitervorrichtung
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015117469A1 (de) Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE102010036501A1 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE112016004718B4 (de) Halbleitereinheit
DE112007000700T5 (de) Trench-FET mit hoher Dichte und integrierter Schottky-Diode und Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final