DE102019105812B4 - Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren - Google Patents

Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren Download PDF

Info

Publication number
DE102019105812B4
DE102019105812B4 DE102019105812.0A DE102019105812A DE102019105812B4 DE 102019105812 B4 DE102019105812 B4 DE 102019105812B4 DE 102019105812 A DE102019105812 A DE 102019105812A DE 102019105812 B4 DE102019105812 B4 DE 102019105812B4
Authority
DE
Germany
Prior art keywords
source
region
source region
doping concentration
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019105812.0A
Other languages
English (en)
Other versions
DE102019105812A1 (de
Inventor
Thomas Basler
Caspar Leendertz
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102019105812.0A priority Critical patent/DE102019105812B4/de
Priority to KR1020200027582A priority patent/KR20200108253A/ko
Priority to JP2020037497A priority patent/JP2020145430A/ja
Priority to CN202010152011.7A priority patent/CN111668293A/zh
Priority to US16/811,293 priority patent/US11276754B2/en
Publication of DE102019105812A1 publication Critical patent/DE102019105812A1/de
Priority to US17/583,324 priority patent/US11929397B2/en
Application granted granted Critical
Publication of DE102019105812B4 publication Critical patent/DE102019105812B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleitervorrichtung (100), aufweisend:einen Siliziumcarbid-Halbleiterkörper (102), der ein Sourcegebiet (104) von einem ersten Leitfähigkeitstyp und ein Bodygebiet (106) von einem zweiten Leitfähigkeitstyp aufweist;eine Grabenstruktur (108), die sich von einer ersten Oberfläche (110) entlang einer vertikalen Richtung (y) in den Siliziumcarbid-Halbleiterkörper (102) erstreckt, wobei die Grabenstruktur (108) eine Gateelektrode (1081) und ein Gatedielektrikum (1082) aufweist;einen Kontakt (112), der mit dem Sourcegebiet (104) an der ersten Oberfläche (110) elektrisch verbunden ist, wobeidas Sourcegebiet (104) ein erstes Sourceteilgebiet (1041), das in einem Sourcekontaktbereich (113) der ersten Oberfläche (110) direkt an den Kontakt (112) angrenzt, ein zweites Sourceteilgebiet (1042), und ein drittes Sourceteilgebiet (1043) aufweist, wobei das zweite Sourceteilgebiet (1042) entlang der vertikalen Richtung (y) zwischen dem ersten Sourceteilgebiet (1041) und dem dritten Sourceteilgebiet (1043) angeordnet ist;ein Dotierkonzentrationsprofil (c) entlang der vertikalen Richtung (y) des Sourcegebiets (104), das ein Dotierkonzentrationsminimum im zweiten Sourceteilgebiet (1042) und ein lokales oder globales Dotierkonzentrationsmaximum im dritten Sourceteilgebiet (1043) umfasst, undjedes Teilgebiet aus dem zweiten Sourceteilgebiet (1042) und dem dritten Sourceteilgebiet (1043) mit dem Sourcekontaktbereich (113) überlappt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf Halbleitervorrichtungen, insbesondere auf Siliziumcarbid-(SiC-)Halbleitervorrichtungen und Herstellungsverfahren dafür.
  • HINTERGRUND
  • Die Technologieentwicklung von SiC-Halbleitervorrichtungen, die Feldeffekttransistorzellen enthalten, zielt darauf ab, einen flächenspezifischen Durchgangswiderstand RDS(on) zu reduzieren, ohne ein Sperrspannungsvermögen VDS zwischen Source und Drain nachteilig zu beeinflussen. Wenngleich eine Vorrichtungscharakteristik verbessert werden kann, indem ein bestimmter Vorrichtungsparameter variiert wird, kann dies zu einer Verschlechterung einer anderen Vorrichtungscharakteristik führen. Als ein Beispiel kann der flächenspezifische Durchgangswiderstand RDs(on) verbessert werden, indem zum Beispiel eine Dotierkonzentration einer Driftzone erhöht wird, was jedoch zu einer Verschlechterung des Sperrspannungsvermögens VDS zwischen Source und Drain führen kann. Folglich werden während einer Technologieentwicklung Vorrichtungsparameter basierend auf einer Anzahl von Kompromissen so ausgelegt, dass sie im Hinblick auf Ziel-Vorrichtungsspezifikationen erfüllt werden.
  • Gemäß der Druckschrift US 2002 / 0 160 557 A1 werden kompakte Trench-Gate-Halbleiterbauelemente, beispielsweise ein zellularer Leistungs-MOSFET mit Submikrometerabstand, mit selbstausrichtenden Techniken hergestellt, bei denen Seitenwandabstandshalter auf unterschiedliche Weise verwendet werden. Dadurch können der Sourcebereich und ein Kontaktfenster für eine Sourceelektrode selbst auf einen schmalen Graben ausgerichtet werden, der das Grabengate enthält. Dadurch kann der Kanalaufnahmebereich auch nach dem Bilden des Grabengates und mit einer sehr guten Steuerung seiner Dotierungskonzentration benachbart zum Graben bereitgestellt werden. Um diese Steuerung zu erreichen, wird sein Dotierstoff nach dem Entfernen der Abstandshalter von der Maske bereitgestellt, um ein Dotierfenster zu bilden, das auch für den Source-Dotierstoff neben dem Trench-Gate verwendet werden kann. Ein Hochenergiedotierstoffimplantat oder ein anderer Dotierprozess liefert diesen Kanaldotierstoff neben dem Graben und erstreckt sich seitlich unter der Maske. Unterhalb des Dotierungsfensters und unterhalb der Maske kann ein bemerkenswert gleichmäßiges Dotierungsprofil erzielt werden. Durch die Verwendung einer hohen Ionenenergie und einer hohen Dosis können die Dotierstoffionen am Dotierfenster seitlich unterhalb der Maske gestreut werden, während diejenigen an der Maske dort hindurchdringen, um in den darunter liegender Teil des Körpers implantiert zu werden.
  • Es besteht ein Bedarf daran, auf Siliziumcarbid basierende Halbleitervorrichtungen zu verbessern.
  • ZUSAMMENFASSUNG
  • Eine Ausführungsform der vorliegenden Offenbarung bezieht sich auf eine Halbleitervorrichtung, die einen Siliziumcarbid-Halbleiterkörper umfasst, der ein Sourcegebiet von einem ersten Leitfähigkeitstyp und ein Bodygebiet von einem zweiten Leitfähigkeitstyp aufweist. Die Halbleitervorrichtung umfasst ferner eine Grabenstruktur, die sich auf einer ersten Oberfläche in den Siliziumcarbid-Halbleiterkörper entlang einer vertikalen Richtung erstreckt, wobei die Grabenstruktur eine Gateelektrode und ein Gatedielektrikum aufweist. Die Halbleitervorrichtung umfasst ferner einen Kontakt, der mit dem Sourcegebiet an der ersten Oberfläche elektrisch verbunden ist. Das Sourcegebiet weist ein erstes Sourceteilgebiet, das in einem Sourcekontaktbereich der ersten Oberfläche direkt an den Kontakt grenzt, ein zweites Sourceteilgebiet und ein drittes Sourceteilgebiet auf. Das zweite Sourceteilgebiet ist entlang der vertikalen Richtung zwischen dem ersten Sourceteilgebiet und dem dritten Sourceteilgebiet angeordnet. Ein Dotierkonzentrationsprofil des Sourcegebiets entlang der vertikalen Richtung umfasst ein Dotierkonzentrationsminimum in dem zweiten Sourceteilgebiet und ein Dotierkonzentrationsmaximum in dem dritten Sourceteilgebiet. Jedes Teilgebiet aus dem zweiten Sourceteilgebiet und dem dritten Sourceteilgebiet überlappt mit dem Sourcekontaktbereich.
  • Eine andere Ausführungsform der vorliegenden Offenbarung bezieht sich auf eine andere Halbleitervorrichtung, die einen Siliziumcarbid-Halbleiterkörper umfasst, der ein Sourcegebiet von einem ersten Leitfähigkeitstyp und ein Bodygebiet von einem zweiten Leitfähigkeitstyp aufweist. Ferner umfasst die Halbleitervorrichtung eine Grabenstruktur, die sich von einer ersten Oberfläche entlang einer vertikalen Richtung in den Siliziumcarbid-Halbleiterkörper erstreckt, wobei die Grabenstruktur eine Gateelektrode und ein Gatedielektrikum aufweist. Die Grabenstruktur ist streifenförmig und verläuft entlang einer longitudinalen Richtung, die senkrecht zur vertikalen Richtung ist. Das Sourcegebiet weist ein erstes Sourceteilgebiet und ein zweites Sourceteilgebiet auf, die entlang der longitudinalen Richtung abwechselnd angeordnet sind. Ein Dotierkonzentrationsprofil des ersten Sourceteilgebiets entlang der vertikalen Richtung unterscheidet sich von einem Dotierkonzentrationsprofil des zweiten Sourceteilgebiets entlang der vertikalen Richtung.
  • Eine Ausführungsform der vorliegenden Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren weist ein Ausbilden eines Sourcegebiets von einem ersten Leitfähigkeitstyp und eines Bodygebiets von einem zweiten Leitfähigkeitstyp in einem Siliziumcarbid-Halbleiterkörper auf. Ferner weist das Verfahren ein Ausbilden einer Grabenstruktur auf, die sich von einer ersten Oberfläche entlang einer vertikalen Richtung in den Siliziumcarbid-Halbleiterkörper erstreckt, wobei die Grabenstruktur eine Gateelektrode und ein Gatedielektrikum aufweist. Ferner weist das Verfahren ein Ausbilden eines Kontakts auf, der mit dem Sourcegebiet an der ersten Oberfläche elektrisch verbunden ist. Das Sourcegebiet weist ein erstes Sourceteilgebiet, das direkt an den Kontakt in einem Sourcekontaktbereich der ersten Oberfläche grenzt, ein zweites Sourceteilgebiet und ein drittes Sourceteilgebiet auf. Das zweite Sourceteilgebiet ist zwischen dem ersten Sourceteilgebiet und dem dritten Sourceteilgebiet entlang der vertikalen Richtung angeordnet. Ein Dotierkonzentrationsprofil des Sourcegebiets entlang der vertikalen Richtung umfasst ein Dotierkonzentrationsminimum in dem zweiten Sourceteilgebiet und ein Dotierkonzentrationsmaximum in dem dritten Sourceteilgebiet. Jedes Teilgebiet aus dem zweiten Sourceteilgebiet und dem dritten Sourceteilgebiet überlappt mit dem Sourcekontaktbereich.
  • Eine Ausführungsform der vorliegenden Offenbarung bezieht sich auf ein anderes Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Ausbilden eines Sourcegebiets von einem ersten Leitfähigkeitstyp und eines Bodygebiets von einem zweiten Leitfähigkeitstyp in einem Siliziumcarbid-Halbleiterkörper. Ferner umfasst das Verfahren ein Ausbilden einer Grabenstruktur, die sich von einer ersten Oberfläche entlang einer vertikalen Richtung in den Siliziumcarbid-Halbleiterkörper erstreckt, wobei die Grabenstruktur eine Gateelektrode und ein Gatedielektrikum aufweist. Die Grabenstruktur ist streifenförmig und verläuft entlang einer longitudinalen Richtung, die zur vertikalen Richtung senkrecht ist. Das Sourcegebiet weist ein erstes Sourceteilgebiet und ein zweites Sourceteilgebiet auf, die entlang der longitudinalen Richtung abwechselnd angeordnet sind. Ein Dotierkonzentrationsprofil des ersten Sourceteilgebiets entlang einer vertikalen Richtung unterscheidet sich von einem Dotierkonzentrationsprofil des zweiten Sourceteilgebiets entlang der vertikalen Richtung.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und Betrachten der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der vorliegenden Ausführungsformen zu liefern, und sie sind in diese Patentschrift einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die vorliegenden Ausführungsformen der Halbleitervorrichtung und des Verfahrens zum Herstellen einer Halbleitervorrichtung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Ausführungsformen. Weitere Ausführungsformen und beabsichtigte Vorteile werden ohne Weiteres erkannt, da sie mit Verweis auf die folgende detaillierte Beschreibung besser verstanden werden. Weitere Ausführungsformen sind in der folgenden Beschreibung und den Ansprüchen beschrieben.
    • 1 veranschaulicht eine Querschnittsansicht einer Ausführungsform der Siliziumcarbid-Halbleitervorrichtung, die Sourceteilgebiete enthält.
    • 2A und 2B sind beispielhafte grafische Darstellungen, um vertikale Dotierprofile entlang einer Linie AA' der Halbleitervorrichtung zu veranschaulichen, die in 1 veranschaulicht ist.
    • 3 ist ein beispielhafte grafische Darstellung, um ein laterales Dotierkonzentrationsprofil entlang einer Linie BB' der Halbleitervorrichtung zu veranschaulichen, die in 1 veranschaulicht ist.
    • 4 und 5 veranschaulichen Querschnittsansichten von Ausführungsformen von Siliziumcarbid-Halbleitervorrichtungen, die Sourceteilgebiete enthalten.
    • 6 veranschaulicht eine schematische Draufsicht einer Ausführungsform einer Siliziumcarbid-Halbleitervorrichtung, die Sourceteilgebiete enthält.
    • 7 ist eine beispielhafte grafische Darstellung, um verschiedene vertikale Dotierkonzentrationsprofile benachbarter Sourceteilgebiete der Halbleitervorrichtung zu veranschaulichen, die in 6 veranschaulicht ist.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen mittels Veranschaulichungspezifische Ausführungsformen gezeigt sind, in denen eine Halbleitervorrichtung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Offenbarung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen bezeichnet, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt. Falls zwei Komponenten aneinander „grenzen“, können sie entweder zumindest an Stellen in direktem Kontakt miteinander sein (d.h. direkt aneinander grenzen) oder durch nur einen geringen Abstand voneinander getrennt sein. Der geringe Abstand kann höchstens 100 nm, typischerweise höchstens 20 nm oder höchstens 10 nm betragen.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signal- und/oder Leistungsübertragung gestaltet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die gesteuert werden können, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierkonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierkonzentration, die niedriger als die Dotierkonzentration eines „n“-Dotiergebiets ist, während ein „n+“-Dotiergebiet eine höhere Dotierkonzentration hat als ein „n“-Dotiergebiet. Dotiergebiete der gleichen relativen Dotierkonzentration haben nicht notwendigerweise die gleiche absolute Dotierkonzentration. Beispielsweise können zwei verschiedene „n“-Dotiergebiete die gleichen oder verschiedene absolute Dotierkonzentrationen haben. Zwei direkt angrenzende Dotiergebiete des gleichen Leitfähigkeitstyps und mit verschiedenen Dotierstoffkonzentrationen bilden einen unipolaren Übergang, z.B. einen (n/n+)-Übergang oder einen (p/p+)-Übergang, entlang einer Grenzfläche zwischen den beiden Dotiergebieten. Beim unipolaren Übergang kann ein Dotierstoffkonzentrationsprofil orthogonal zum unipolaren Übergang eine Stufe oder einen Wendepunkt zeigen, bei der oder dem sich das Dotierstoffkonzentrationsprofil von konkav in konvex oder umgekehrt ändert.
  • Für physikalische Abmessungen angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Ein Parameter y mit einem Wert von zumindest c liest sich als c ≤ y, und ein Parameter y mit einem Wert von höchstens d liest sich als y ≤ d.
  • IGFETs (Feldeffekttransistor mit isoliertem Gate) sind spannungsgesteuerte Vorrichtungen, die MOSFETs (Metall-Oxid-Halbleiter-FETs) und andere FETs mit Gateelektroden, die auf einem dotiertem Halbleitermaterial basieren, und/oder mit Gatedielektrika, die nicht oder nicht ausschließlich auf einem Oxid basieren, enthalten.
  • Gemäß einer Ausführungsform kann eine Halbleitervorrichtung einen Siliziumcarbid-Halbleiterkörper umfassen, der ein Sourcegebiet von einem ersten Leitfähigkeitstyp und ein Bodygebiet von einem zweiten Leitfähigkeitstyp aufweist. Ferner kann die Halbleitervorrichtung eine Grabenstruktur umfassen, die sich von einer ersten Oberfläche entlang einer vertikalen Richtung in den Siliziumcarbid-Halbleiterkörper erstreckt, wobei die Grabenstruktur eine Gateelektrode und ein Gatedielektrikum aufweisen kann. Die Halbleitervorrichtung kann überdies einen Kontakt enthalten, der an der ersten Oberfläche direkt mit dem Sourcegebiet verbunden ist. Das Sourcegebiet kann ein erstes Sourceteilgebiet, das in einem Sourcekontaktbereich der ersten Oberfläche direkt an den Kontakt grenzt, ein zweites Sourceteilgebiet und ein drittes Sourceteilgebiet aufweisen. Das zweite Sourceteilgebiet kann zwischen dem ersten Sourceteilgebiet und dem dritten Sourceteilgebiet entlang der vertikalen Richtung angeordnet sein. Ein Dotierkonzentrationsprofil des Sourcegebiets entlang der vertikalen Richtung kann ein Dotierkonzentrationsminimum im zweiten Sourceteilgebiet und ein Dotierkonzentrationsmaximum im dritten Sourceteilgebiet umfassen. Jedes Teilgebiet aus dem zweiten Sourceteilgebiet und dem dritten Sourceteilgebiet kann mit dem Sourcekontaktbereich überlappen.
  • Das Dotierkonzentrationsmaximum im dritten Sourceteilgebiet kann ein lokales Maximum sein. Das Dotierkonzentrationsminimum im zweiten Sourceteilgebiet kann ein lokales, insbesondere ein globales, Minimum sein. Beispielsweise kann das Dotierkonzentrationsprofil des Sourcegebiets ein globales Maximum im ersten Sourceteilgebiet aufweisen. In einigen Ausführungsformen kann das Maximum im dritten Sourceteilgebiet das zweithöchste Maximum des Dotierkonzentrationsprofils des Sourcegebiets sein.
  • Es kann möglich sein, dass das Maximum im dritten Sourceteilgebiet und/oder das Minimum im zweiten Sourceteilgebiet nicht sehr ausgeprägt sind/ist. Dies kann der Fall sein, falls beispielsweise die Dotierkonzentration im dritten Sourceteilgebiet verglichen mit der Dotierkonzentration in dem ersten Sourceteilgebiet verhältnismäßig gering (z.B. höchstens 60 %) ist oder falls das Maximum im dritten Sourceteilgebiet aufgrund einer Überlappung verschiedener ionenimplantatierter Dotierprofile nahe dem Minimum im zweiten Sourceteilgebiet liegt. In diesem Fall kann das Dotierkonzentrationsprofil eine schulterartige und/oder abgeflachte Kurve im Bereich des Maximums in dem dritten Sourceteilgebiet und des Minimums im zweiten Sourceteilgebiet aufgrund einer Überlappung der Dotierkonzentrationen im ersten Sourceteilgebiet und im zweiten Sourceteilgebiet und einer Überlappung der Dotierkonzentration im zweiten Sourceteilgebiet und im dritten Sourceteilgebiet zeigen.
  • Der erste Leitfähigkeitstyp kann ein n-Typ sein, und der zweite Leitfähigkeitstyp kann ein p-Typ sein. Alternativ dazu kann der erste Leitfähigkeitstyp ein p-Typ sein und kann der zweite Leitfähigkeitstyp ein n-Typ sein.
  • Der Siliziumcarbid-(SiC-)Halbleiterkörper kann aus einer hexagonalen Phase von Siliziumcarbid, z.B. 4H-SiC, bestehen. Der Siliziumcarbid-Halbleiterkörper kann eine Off-Richtung, beispielsweise in einer <11-20>- oder einer <1-100>-Richtung, aufweisen. Ein Winkel zur Achse des Siliziumcarbid-Halbleiterkörpers kann in einem Bereich von 2° bis 8°, typischerweise 4°, liegen. Die erste Oberfläche des Siliziumcarbid-Halbleiterkörpers kann eine Hauptausdehnungsebene des Siliziumcarbid-Halbleiterkörpers sein und wird von lateralen Richtungen aufgespannt. Die vertikale Richtung kann senkrecht zu der ersten Oberfläche und/oder den lateralen Richtungen verlaufen.
  • Die Grabenstruktur kann in Bezug auf die erste Oberfläche vertikal sein oder kann sich mit zunehmendem Abstand zur ersten Oberfläche verjüngen. Beispielsweise kann ein Verjüngungswinkel der Graben-Gatestrukturen in Bezug auf die vertikale Richtung gleich dem Winkel zur Achse sein oder kann vom Winkel zur Achse um nicht mehr als ± 2 Grad (z.B. nicht mehr als ±1 Grad) abweichen, so dass zumindest eine erste Mesa-Seitenwand von zwei entgegengesetzten longitudinalen Mesa-Seitenwänden der SiC-Mesa in einer Kristallebene ausgebildet ist, in der eine Ladungsträgerbeweglichkeit hoch ist, z.B. einer {11-20}-Kristallebene.
  • Das Gatedielektrikum kann die Gateelektrode vom Siliziumcarbid-Halbleiterkörper entlang zumindest einer Seite der Grabenstruktur trennen. Das Gatedielektrikum kann thermisch gewachsenes oder abgeschiedenes Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, ein anderes abgeschiedenes dielektrisches Material oder eine beliebige Kombination davon enthalten oder daraus bestehen. Eine Dicke des Gatedielektrikums kann ausgewählt werden, um beispielsweise Transistorzellen mit einer Schwellenspannung in einem Bereich von 1,0 V bis 8 V, z.B. in einem Bereich zwischen 3,0 V und 7,0 V, zu erhalten. Die Grabenstruktur kann ausschließlich die Gateelektrode und das Gatedielektrikum enthalten oder kann zusätzlich zu der Gateelektrode und dem Gatedielektrikum weitere leitfähige und/oder dielektrische Strukturen enthalten. Die Gateelektrode und eine optionale zusätzliche Hilfselektrode können beispielsweise ein Elektrodenmaterial oder eine Kombination von Elektrodenmaterialen, zum Beispiel ein dotiertes Halbleitermaterial (z.B. ein entartetes dotiertes Halbleitermaterial) wie etwa dotiertes polykristallines Silizium, ein Metall oder eine Metallverbindung, enthalten oder daraus bestehen.
  • Das erste Sourceteilgebiet kann direkt an das zweite Teilgebiet grenzen, und das zweite Sourceteilgebiet kann direkt an das dritte Sourceteilgebiet grenzen. Mit anderen Worten kann das erste Sourceteilgebiet vom zweiten Sourceteilgebiet nicht in einen vertikalen Abstand beabstandet sein, und das zweite Sourceteilgebiet kann vom dritten Sourceteilgebiet nicht in einem vertikalen Abstand beabstandet sein. Abgesehen von den ersten bis dritten Teilgebieten kann das Sourcegebiet auch weitere Sourceteilgebiete, z.B. ein viertes Sourceteilgebiet, das direkt an eine untere Seite des dritten Sourceteilgebiets grenzt, umfassen. In einigen Ausführungsformen kann das Dotierkonzentrationsminimum im zweiten Sourceteilgebiet ausgebildet werden, indem ein erster Dotierkonzentrationsschwanz, der vom ersten Sourceteilgebiet in Richtung des dritten Sourceteilgebiets abnimmt, und ein zweiter Dotierkonzentrationsschwanz, der vom dritten Sourceteilgebiet in Richtung des ersten Sourceteilgebiets abnimmt, verschmolzen werden. Folglich können die ersten bis dritten Sourceteilgebiete durch Abschnitte des vertikalen Dotierkonzentrationsprofils des Sourcegebiets entlang der vertikalen Richtung definiert werden, wobei die Abschnitte entlang der vertikalen Richtung direkt aneinandergrenzen. In einigen Ausführungsformen kann das zweite Sourceteilgebiet zwei oder mehr Dotierkonzentrationsminima und ein oder mehrere Dotierkonzentrationsmaxima enthalten. Ein beliebiges Dotierkonzentrationsmaximum im zweiten Sourceteilgebiet kann kleiner als das Dotierkonzentrationsmaximum im ersten und/oder dritten Sourceteilgebiet sein. Das Dotierkonzentrationsprofil entlang der vertikalen Richtung kann eine Einstellung eines Bulkwiderstands des Sourcegebiets ermöglichen. Der Bulkwiderstand kann eingestellt werden, um einen Spannungsabfall während einer Kurzschluss-Stromlast bereitzustellen, der ein Entgegenwirken gegen Stromfilamente ermöglicht und der die effektive Gate-Überspannung reduzieren kann. Wenn der Bulkwiderstand des Sourcegebiets eingestellt wird, kann zum Beispiel auch ein Kompromiss zwischen i) einem Entgegenwirken gegen Stromfilamente und/oder einer reduzierten effektiven Gate-Überspannung während einer Kurzschluss-Stromlast durch Erhöhen des Bulkwiderstands des Sourcegebiets und ii) einem Verringern eines Durchgangswiderstands der Vorrichtung durch Verringern des Bulkwiderstands des Sourcegebiets berücksichtigt werden.
  • In einigen Ausführungsformen kann das Dotierkonzentrationsmaximum im dritten Sourceteilgebiet kleiner sein als ein Dotierkonzentrationsmaximum im ersten Sourceteilgebiet. Das Dotierkonzentrationsmaximum im ersten Teilgebiet kann an der ersten Oberfläche oder in einem geringen vertikalen Abstand zur ersten Oberfläche gelegen sein. Der kleine vertikale Abstand kann beispielsweise ein vertikaler Abstand kleiner als 50 nm, z.B. kleiner als 30 nm oder kleiner als 10 nm, sein. Dadurch kann ein elektrischer Kontaktwiderstand zwischen dem ersten Sourceteilgebiet und dem Kontakt reduziert oder minimiert werden. Der Kontakt kann beispielsweise ein leitfähiges Material oder eine Kombination leitfähiger Materialien, z.B. ein dotiertes Halbleitermaterial (z.B. ein entartetes dotiertes Halbleitermaterial) wie etwa dotiertes polykristallines Silizium, ein Metall oder eine Metallverbindung, enthalten oder daraus bestehen.
  • Wenn das zweite (dritte) Sourceteilgebiet mit dem Sourcekontaktbereich überlappt, deckt sich eine vertikale Projektion des zweiten (dritten) Sourceteilgebiets auf die erste Oberfläche zumindest teilweise mit dem Sourcekontaktbereich. Mit anderen Worten decken sich in einer Draufsicht der Halbleitervorrichtung Bereiche des zweiten (dritten) Sourceteilgebiets und des Sourcekontaktbereichs zumindest teilweise. In der vertikalen Richtung kann der Sourcekontaktbereich beispielsweise direkt über dem zweiten und/oder dritten Sourceteilgebiet positioniert sein. Dies ermöglicht einen kompakten Transistorzellenentwurf. Außerhalb des Sourcekontaktbereichs kann ein Dielektrikum zum Beispiel direkt an das erste Sourceteilgebiet grenzen. Das Dielektrikum kann beispielsweise auch eine Oberseite der Grabenstruktur bedecken.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann die Gateelektrode jedem Teilgebiet des ersten Sourceteilgebiets, des zweiten Sourceteilgebiets und des dritten Sourceteilgebiets direkt gegenüberliegen. Mit anderen Worten liegt die Gateelektrode jedem Teilgebiet des ersten Sourceteilgebiets, des zweiten Sourceteilgebiets und des dritten Sourceteilgebiets entlang einer lateralen Richtung parallel zur ersten Hauptoberfläche gegenüber. Somit ist ein Teil der Gateelektrode in einem gleichen vertikalen Abstand zur ersten Hauptoberfläche wie jedes der ersten bis dritten Sourceteilgebiete angeordnet. Dies kann beispielsweise eine Reduzierung oder Minimierung des Gatewiderstands zu einem Gatepad ermöglichen.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann das Dotierkonzentrationsprofil des Sourcegebiets entlang der vertikalen Richtung ein Dotierkonzentrationstal im zweiten Sourceteilgebiet und eine Dotierkonzentrationsspitze im dritten Sourceteilgebiet umfassen. Die Dotierkonzentrationsspitze kann beispielsweise mittels eines Ionenimplantationsprozesses von Dotierstoffen durch die erste Oberfläche erzeugt werden. Das Dotiertal im zweiten Sourceteilgebiet kann erzeugt werden, indem beispielsweise ein erster Dotierkonzentrationsschwanz, der vom ersten Sourceteilgebiet in Richtung des dritten Sourceteilgebiets abnimmt, und ein zweiter Dotierkonzentrationsschwanz, der vom dritten Sourceteilgebiet in Richtung des ersten Sourceteilgebiets abnimmt, verschmolzen werden. Durch Einstellen des Dotierschwanzes kann zum Beispiel ein Bulkwiderstand des Sourcegebiets optimiert werden.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann eine laterale Erstreckung des zweiten Sourceteilgebiets zwischen i) einer Grenzfläche zu einer Seitenwand der Grabenstruktur und ii) einem pn-Übergang zum Bodygebiet definiert werden. Ein Dotierkonzentrationsprofil des zweiten Sourceteilgebiets kann entlang zumindest 80 % der lateralen Erstreckung konstant sein. Mit anderen Worten kann das zweite Sourceteilgebiet nicht in mehrere Teilgebiete mit verschiedenen Dotierkonzentrationen unterteilt sein. Somit kann das zweite Sourcegebiet mittels eines einzigen fotolithografischen Prozesses, z.B. einschließlich eines oder mehrerer Ionenimplantationsprozesse, die mit einer Maske auf der ersten Oberfläche verbunden sind, ausgebildet werden. Dies kann beispielsweise eine einfache und kostengünstige Einstellung des Bulkwiderstands der Source ermöglichen.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann das Dotierkonzentrationsminimum im zweiten Sourceteilgebiet in einem Bereich von zumindest 0,01 % bis höchstens 50 % des Dotierkonzentrationsmaximums im dritten Sourceteilgebiet oder von 0,1 % bis höchstens 50 % oder von 1 % bis höchstens 30 % des Dotierkonzentrationsmaximums im dritten Sourceteilgebiet liegen. Dadurch kann beispielsweise der Bulkwiderstand des Sourcegebiets optimiert werden.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann eine vertikale Erstreckung des zweiten Sourceteilgebiets in einem Bereich von zumindest 30 nm bis 500 nm oder von zumindest 50 nm bis höchstens 200 nm oder von zumindest 80 nm bis höchstens 150 nm liegen. Die vertikale Erstreckung kann beispielsweise in Abhängigkeit von der Dotierkonzentration zum Festlegen eines gewünschten Bulkwiderstands des Sourcegebiets eingestellt werden.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann zumindest ein Teil des zweiten Sourceteilgebiets Dotierstoffe vom zweiten Leitfähigkeitstyp aufweisen, wobei die Dotierstoffe vom zweiten Leitfähigkeitstyp Dotierstoffe vom ersten Leitfähigkeitstyp in einem Bereich von zumindest 10 % bis höchstens 99,9 % oder in einem Bereich von zumindest 10 % bis höchstens 90 % oder in einem Bereich von 20 % bis 80 % oder in einem Bereich von 30 % bis 70 % teilweise kompensieren können. Eine partielle Kompensation von Dotierstoffen bedeutet, dass Donatoren Akzeptoren zahlenmäßig übertreffen oder umgekehrt. Eine partielle Kompensation stellt einen weiteren Freiheitsgrad zum Einstellen eines gewünschten Bulkwiderstand des Sourcegebiets bereit. Eine partielle Kompensation kann nicht nur genutzt werden, um die Anzahl an Donatoren oder Akzeptoren zu erhöhen oder zu verringern, sondern kann auch die Elektronen- und Lochbeweglichkeit mittels Kompensation verringern, da die Beweglichkeit durch die Summe der Donator- und Akzeptorionen beeinflusst wird. Als ein Beispiel können Donatoren vom p-Typ in SiC, z.B. Aluminium und/oder Gallium (Ga) und/oder Bor (B) zum partiellen Kompensieren einer Dotierung vom n-Typ verwendet werden, die durch Dotierstoffe vom n-Typ in SiC, z.B. Phosphor (P) und/oder Stickstoff (N), erzeugt wird, und umgekehrt.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung Gitterdefekte in dem zweiten Sourceteilgebiet aufweisen, wobei die Gitterdefekte die Beweglichkeit freier Ladungsträger reduzieren und überdies die effektive Dotierkonzentration in dem zweiten Sourceteilgebiet durch eine partielle Kompensation der Donatoren im zweiten Sourceteilgebiet verringern können. Beispielhafte Implantationsteilchen für solch eine Beweglichkeitsreduzierung und eine partielle Gegendotierung sind Argon (Ar), Protonen, Helium (He), was zum Beispiel Z1/2-Defekte zur Folge, die mit einer Kohlenstoffleerstelle verbunden sind. Ein Vorsehen der Gitterdefekte kann einen weiteren Freiheitsgrad zum Einstellen eines gewünschten Bulkwiderstands des Sourcegebiets bereitstellen.
  • Gemäß einer Ausführungsform kann eine Halbleitervorrichtung einen Siliziumcarbid-Halbleiterkörper enthalten, der ein Sourcegebiet von einem ersten Leitfähigkeitstyp und ein Bodygebiet von einem zweiten Leitfähigkeitstyp aufweist. Die Halbleitervorrichtung kann ferner eine Grabenstruktur enthalten, die sich entlang einer vertikalen Richtung von einer ersten Oberfläche in den Siliziumcarbid-Halbleiterkörper erstreckt, wobei der Gategraben eine Gateelektrode und ein Gatedielektrikum aufweisen kann. Die Grabenstruktur kann streifenförmig sein und entlang einer longitudinalen Richtung verlaufen, die zur vertikalen Richtung senkrecht ist. Das Sourcegebiet kann ein erstes Sourceteilgebiet und ein zweites Sourceteilgebiet aufweisen, die entlang der longitudinalen Richtung abwechselnd angeordnet sind. Ein Dotierkonzentrationsprofil des ersten Sourceteilgebiets entlang der vertikalen Richtung kann sich von einem Dotierkonzentrationsprofil des zweiten Sourceteilgebiets entlang der vertikalen Richtung unterscheiden. Die Ausführungsform kann ein Einstellen eines Bulkwiderstands des Sourcegebiets in Abhängigkeit von einer oder mehreren lateralen Erstreckungen der ersten und zweiten Sourceteilgebiete entlang der longitudinalen Richtung, der Dotierkonzentrationsprofile der ersten und zweiten Sourceteilgebiete entlang der vertikalen Richtung, Kontaktschemata, um die ersten und/oder zweiten Sourceteilgebiete an der ersten Oberfläche elektrisch zu verbinden, ermöglichen. Die Ausführungsform kann mit einer beliebigen der oben beschriebenen Ausführungsformen kombiniert werden. Mit anderen Worten kann jedes Teilgebiet aus den ersten und zweiten Teilgebieten in zumindest drei Teilgebiete entlang der vertikalen Richtung unterteilt werden, wie in den obigen Ausführungsformen beschrieben wurde.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann ein Betrag einer Dotierung vom ersten Leitfähigkeitstyp im ersten Sourceteilgebiet größer als im zweiten Sourceteilgebiet sein. Der Betrag einer Dotierung eines Sourceteilgebiets kann beispielsweise einem vertikalen Integral von Dotierstoffen vom ersten Leitfähigkeitstyp zwischen einer Oberseite und einer Unterseite des Sourceteilgebiets entsprechen. In einigen Beispielen kann der Betrag einer gesamten Ionenimplantationsdosis entsprechen, die zum Herstellen des Sourceteilgebiets genutzt wird. Der Betrag einer Dotierung ist eine Anzahl an Dotierstoffen pro Einheitsfläche, z.B. cm-2. Die Dotierstoffe vom ersten Leitfähigkeitstyp können eine oder mehrere Dotierstoffarten vom ersten Leitfähigkeitstyp, z.B. eines oder mehrere von Dotierstoffelementen wie etwa Phosphor (P) und Stickstoff (N) und andere geeignete Elemente oder Komplexe für eine Dotierung vom n-Typ oder eines oder mehrere Dotierstoffelemente wie etwa Bor (B), Gallium (Ga) und Aluminium (Al) und andere geeignete Elemente oder Komplexe für eine Dotierung vom p-Typ, umfassen. Der Begriff „Dotierstoffart“ bezeichnet ein spezifisches Dotierstoffelement, z.B. P für eine Dotierung vom n-Typ oder B für eine Dotierung vom p-Typ, in Siliziumcarbid. Beispielsweise können die Dotierstoffe mittels einer Ionenimplantation und/oder während eines epitaktischen Wachstums in den Siliziumcarbid-Halbleiterkörper eingeführt werden.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ferner einen Kontakt und ein Dielektrikum aufweisen, wobei der Kontakt an der ersten Oberfläche mit dem Sourcegebiet elektrisch verbunden sein kann. Das Dielektrikum kann zumindest teilweise durch eine Kavität (d.h. einen hohlen Raum) ersetzt sein. Der Kontakt kann direkt an zumindest einen Teil des ersten Sourceteilgebiets an der ersten Oberfläche grenzen, und das Dielektrikum kann an zumindest einen Teil des zweiten Sourceteilgebiets an der ersten Oberfläche grenzen. In einigen Ausführungsformen kann der Kontakt nur direkt die ersten Sourceteilgebiete kontaktieren, und die zweiten Sourceteilgebiete können frei von einem direkten Kontakt zum Kontakt sein.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ferner ein dotiertes Gebiet vom zweiten Leitfähigkeitstyp aufweisen, das zwischen dem ersten Sourceteilgebiet und der ersten Oberfläche angeordnet ist.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ferner ein Stromspreizgebiet vom ersten Leitfähigkeitstyp aufweisen. Die Halbleitervorrichtung kann zudem ein Driftgebiet vom ersten Leitfähigkeitstyp aufweisen, wobei das Driftgebiet zwischen dem Stromspreizgebiet und einem Halbleitersubstrat vom ersten Leitfähigkeitstyp und/oder zwischen Stromspreizgebiet und einem Kontaktgebiet vom ersten Leitfähigkeitstyp und/oder zwischen dem Stromspreizgebiet und einem Puffer- oder Draingebiet angeordnet sein kann. Eine Dotierkonzentration des Stromspreizgebiets kann größer als eine Dotierkonzentration des Driftgebiets sein. Beispielhafte Werte für eine mittlere Netto-Dotierstoffkonzentration im Driftgebiet können im Bereich von 1015 cm-3 bis 5×1016 cm-3 liegen. Eine mittlere Netto-Dotierstoffkonzentration im Stromspreizgebiet kann beispielsweise um z.B. einen Faktorbereich von 5 bis 1000 oder einen Faktorbereich von 10 bis 500 oder einen Faktor von 50 bis 200 größer als die mittlere Netto-Dotierstoffkonzentration im Driftgebiet sein. Eine Anordnung des Stromspreizgebiets kann zum Beispiel eine weitere Reduzierung des flächenspezifischen Durchgangswiderstands RDS(on) ermöglichen.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung überdies ein Abschirmgebiet vom zweiten Leitfähigkeitstyp aufweisen, das zumindest teilweise direkt an einen unteren Teil der Grabenstruktur grenzt. Das Abschirmgebiet kann das Gatedielektrikum vor hohen elektrischen Feldstärken schützen, die beispielsweise während eines Sperrspannungsmodus der Halbleitervorrichtung auftreten. Das Abschirmgebiet kann auch an eine Seitenwand der Grabenstruktur grenzen. Das Abschirmgebiet und das Bodygebiet können zum Beispiel von gegenüberliegenden Seitenwänden aus an die Grabenstruktur grenzen. Das Bodygebiet kann auch von gegenüberliegenden Seitenwänden der Grabenstruktur aus an die Grabenstruktur grenzen, und das Abschirmgebiet kann beispielsweise an einem Boden der Grabenstruktur an die Grabenstruktur grenzen. Eine maximale Dotierstoffkonzentration im Abschirmgebiet kann höher sein als eine maximale Dotierstoffkonzentration im Bodygebiet. In anderen Ausführungsformen kann jedoch die maximale Dotierstoffkonzentration im Abschirmgebiet niedriger als eine maximale Dotierstoffkonzentration im Bodygebiet sein. Ein vertikales Dotierstoffkonzentrationsprofil im Abschirmgebiet kann ein lokales Maximum an einer Position unter der Graben-Gatestruktur aufweisen. Zusätzlich zur Schutzfunktion des Abschirmgebiets kann das Abschirmgebiet auch die Siliziumcarbid-Vorrichtung mit einer Funktionalität einer integrierten Flyback-Diode (auch „Bodydiode“ genannt) versehen.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann der Kontakt ein Material mit einem positiven Temperaturkoeffizienten (PTC) aufweisen, das direkt an das Sourcegebiet grenzt. PTC-Materialien sind leitfähige Materialien, die bei Erreichen einer Schalttemperatur typischerweise zumindest einen graduellen Anstieg, insbesondere einen scharfen Anstieg, im spezifischen Widerstand aufweisen. Falls der Sprung im spezifischen Widerstand ausreichend hoch ist, kann der spezifische Widerstand einen Strom effektiv sperren, und ferner kann eine lokale Erhitzung der Halbleitervorrichtung verhindert oder ihr entgegengewirkt werden. Beispielhafte PTC-Materialien sind leitfähige Polymer-Verbundstoffe und/oder Bariumtitanat.
  • Gemäß einer Ausführungsform kann ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Ausbilden eines Sourcegebiets von einem ersten Leitfähigkeitstyp und eines Bodygebiets von einem zweiten Leitfähigkeitstyp in einem Siliziumcarbid-Halbleiterkörper aufweisen. Das Verfahren kann zudem ein Ausbilden einer Grabenstruktur aufweisen, die sich entlang einer vertikalen Richtung von einer ersten Oberfläche in den Siliziumcarbid-Halbleiterkörper erstreckt, wobei die Grabenstruktur eine Gateelektrode und ein Gatedielektrikum aufweisen kann. Ferner kann das Verfahren ein Ausbilden eines Kontakts aufweisen, der an der ersten Oberfläche mit dem Sourcegebiet elektrisch verbunden ist, wobei das Sourcegebiet ein erstes Sourceteilgebiet, das direkt an den Kontakt in einem Sourcekontaktbereich der ersten Oberfläche grenzt, ein zweites Sourceteilgebiet und ein drittes Sourceteilgebiet aufweisen kann. Das zweite Sourceteilgebiet kann entlang der vertikalen Richtung zwischen dem ersten Sourceteilgebiet und dem dritten Sourceteilgebiet angeordnet sein. Ein Dotierkonzentrationsprofil entlang der vertikalen Richtung des Sourcegebiets kann ein Dotierkonzentrationsminimum im zweiten Sourceteilgebiet und ein Dotierkonzentrationsmaximum im dritten Sourceteilgebiet umfassen. Jedes Teilgebiet aus dem zweiten Sourceteilgebiet und dem dritten Sourceteilgebiet kann mit dem Sourcekontaktbereich überlappen.
  • Gemäß einer Ausführungsform des Verfahrens zum Herstellen der Halbleitervorrichtung können das erste Sourceteilgebiet, das zweite Sourceteilgebiet und das dritte Sourceteilgebiet mittels Ionenimplantationsprozesse unter Verwendung und derselben Ionenimplantationsmaske ausgebildet werden. In einigen Ausführungsformen können die ersten bis dritten Sourceteilgebiete mittels zweier Ionenimplantationen mit verschiedenen Ionenimplantationsenergien ausgebildet werden. Beispielsweise kann eine Dotierspitze einer der beiden Ionenimplantationen ein Dotierkonzentrationsmaximum im dritten Sourceteilgebiet definieren und kann eine Dotierkonzentrationsspitze der anderen der zwei Ionenimplantationen ein Dotierkonzentrationsmaximum in dem ersten Sourceteilgebiet definieren. Beispielsweise kann ein Dotierkonzentrationsminimum im zweiten Sourceteilgebiet durch eine Überlappung von Dotierkonzentrationsschwänzen der zwei Ionenimplantationsprofile definiert werden. Auch mehr als zwei Ionenimplantationen können genutzt werden, um die ersten bis dritten Sourceteilgebiete auszubilden.
  • Gemäß einer Ausführungsform kann ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Ausbilden eines Sourcegebiets von einem ersten Leitfähigkeitstyp und eines Bodygebiets von einem zweiten Leitfähigkeitstyp in einem Siliziumcarbid-Halbleiterkörper aufweisen. Das Verfahren kann ferner ein Ausbilden einer Grabenstruktur aufweisen, die sich von einer ersten Oberfläche entlang einer vertikalen Richtung in den Siliziumcarbid-Halbleiterkörper erstreckt, wobei die Grabenstruktur eine Gateelektrode und ein Gatedielektrikum aufweisen kann. Die Grabenstruktur kann streifenförmig sein und entlang einer longitudinalen Richtung verlaufen, die zur vertikalen Richtung senkrecht ist. Das Sourcegebiet kann ein erstes Sourceteilgebiet und ein zweites Sourceteilgebiet aufweisen, die entlang der longitudinalen Richtung abwechselnd angeordnet sind. Ein Dotierkonzentrationsprofil des ersten Sourceteilgebiets entlang einer vertikalen Richtung kann sich entlang der vertikalen Richtung von einem Dotierkonzentrationsprofil des zweiten Sourceteilgebiets unterscheiden.
  • Die Verfahren können zum Herstellen der Halbleitervorrichtung wie in Bezug auf eine beliebige der obigen Ausführungsformen oder eine beliebige der Ausführungsformen beschrieben angewendet werden, die im Folgenden in Verbindung mit den Figuren beschrieben werden. In zumindest einigen Ausführungsformen des Verfahrens finden die folgenden Merkmale (gegebenenfalls) allein oder in Kombination Anwendung:
    • (i) ein Ausbilden von zumindest einem des Sourcegebiets, des Bodygebiets, des Stromspreizgebiets und des Abschirmgebiets kann zumindest einen maskierten oder nicht maskierten Ionenimplantationsprozess umfassen;
    • (ii) ein Ausbilden des Sourcegebiets kann zwei oder mehr Ionenimplantationsprozesse mit unterschiedlichen Ionenimplantationsenergien/Implantationsdosen umfassen, wobei die Ionenimplantationsprozesse basierend auf verschiedenen Ionenimplantationsmasken ausgeführt werden können oder basierend auf einer gemeinsamen Ionenimplantationsmaske ausgeführt werden können;
    • (iii) ein Ausbilden des Sourcegebiets kann ein Einführen von Gitterdefekten im zweiten Sourceteilgebiet mittels eines oder mehrerer Ionenimplantationsprozesse umfassen.
  • Man erkennt, dass, während das Verfahren oben und im Folgenden als eine Reihe von Schritten oder Ereignissen beschrieben wird, die beschriebene Reihenfolge solcher Schritte oder Ereignisse nicht in einem einschränkenden Sinn zu interpretieren ist. Vielmehr können einige Schritte in unterschiedlichen Reihenfolgen und/oder gleichzeitig mit anderen Schritten oder Ereignissen abgesehen von jenen, die oben und unten beschrieben werden, auftreten.
  • Funktionale und strukturelle Details, die in Bezug auf die Ausführungsformen oben beschrieben wurden, finden gleichermaßen Anwendung auf die beispielhaften Ausführungsformen, die in den Figuren veranschaulicht sind und im Folgenden weiter beschrieben werden.
  • Bezug nehmend auf die schematische Querschnittsansicht von 1 ist eine Halbleitervorrichtung 100 veranschaulicht.
  • Die Halbleitervorrichtung 100 umfasst einen Siliziumcarbid-Halbleiterkörper 102, der ein n+-dotiertes Sourcegebiet 104 und ein p-dotiertes Bodygebiet 106 aufweist. Eine Grabenstruktur 108 erstreckt sich von einer ersten Oberfläche 110 entlang einer vertikalen Richtung y in den Siliziumcarbid-Halbleiterkörper 102. Die Grabenstruktur 108 umfasst eine Gateelektrode 1081 und ein Gatedielektrikum 1082. Ein Kontakt 112 ist an der ersten Oberfläche 110 mit dem Sourcegebiet 104 elektrisch verbunden. Das Sourcegebiet 104 weist ein erstes Sourceteilgebiet 1041, das in einem Sourcekontaktbereich 113 der ersten Oberfläche 110 direkt an den Kontakt 112 grenzt, auf. Das Sourcegebiet 104 umfasst ferner ein zweites Sourceteilgebiet 1042 und ein drittes Sourceteilgebiet 1043. Das zweite Sourceteilgebiet 1042 ist entlang der vertikalen Richtung y zwischen dem ersten Sourceteilgebiet 1041 und dem dritten Sourceteilgebiet 1043 angeordnet. Jedes Teilgebiet des zweiten Sourceteilgebiets 1042 und des dritten Sourceteilgebiets 1043 überlappt mit dem Sourcekontaktbereich 113. Die Grabenstruktur 108 kann streifenförmig sein und zum Beispiel entlang einer longitudinalen Richtung x1 verlaufen.
  • Beispielhafte Profile einer Dotierkonzentration c1, c2, c3 des Sourcegebiets 104 entlang einer Linie AA' von 1 sind in den schematischen Diagrammen der 2A bis 2B veranschaulicht.
  • Bezug nehmend auf 2A enthalten die Dotierkonzentrationen c1, c2 entlang der vertikalen Richtung y des Sourcegebiets 104 ein Dotierkonzentrationsminimum oder -tal 150 im zweiten Sourceteilgebiet 1042 und ein Dotierkonzentrationsmaximum oder eine Spitze 151 im dritten Sourceteilgebiet 1043. Ein Dotierkonzentrationswert beim Minimum 150 kann beispielsweise in Bezug auf einen gewünschten Bulkwiderstand des Sourcegebiets 104 eingestellt werden.
  • Bezug nehmend auf das Profil der Dotierkonzentration c3, das in 2B veranschaulicht ist, weist das zweite Sourceteilgebiet 1042 mehr als ein Dotierkonzentrationsminimum 150 auf. In dem in 2B veranschaulichten Beispiel sind im zweiten Sourceteilgebiet 1042 zwei Dotierkonzentrationsminima und ein Dotierkonzentrationsmaximum vorhanden. Die Anzahl an Dotierminima und Dotiermaxima kann auch größer als in 2B veranschaulicht sein.
  • In den beschriebenen und hierin veranschaulichten Ausführungsformen kann eine Vielzahl von Grabenstrukturen 108 gleich beabstandet sein, kann die gleiche Breite aufweisen und kann ein reguläres Streifenmuster ausbilden, wobei ein Abstand von Mitte zu Mitte zwischen den Grabenstrukturen 108 in einem Bereich von 1 µm bis 10 µm, z.B. von 2 µm bis 5 µm, liegen kann. Eine Länge der Grabenstrukturen 108 entlang der longitudinalen Richtung x1 kann bis zu einige Millimeter (z.B. zumindest 300 µm und höchstens 2 mm) betragen. Eine vertikale Ausdehnung der Grabenstrukturen 108 kann in einem Bereich von 0,3 µm bis 5 µm, z.B. in einem Bereich von 0,5 µm bis 2 µm, liegen. Am Boden können die Grabenstrukturen 108 verrundet sein.
  • In anderen (in den Figuren nicht dargestellten) Ausführungsformen können die Grabenstrukturen 108 von einer kreisförmigen, einer hexagonalen oder einer viereckigen Form sein. Die laterale Breite kann dann annähernd der Länge der Grabenstruktur 108 entsprechen. Ein Kanalgebiet und/oder das Bodygebiet können/kann an mehr als eine Seitenwand und sogar mehr als zwei Seitenwände der Grabenstruktur angrenzen.
  • Das schematische Diagramm von 3 veranschaulicht ein Profil einer Dotierkonzentration c4 entlang einer lateralen Richtung x2, die eine laterale Erstreckung des zweiten Sourceteilgebiets 1042 definiert (siehe die beispielhafte Linie BB' in 1). Die laterale Erstreckung des zweiten Sourceteilgebiets 1042 ist zwischen i) einer Grenzfläche zu einer Seitenwand der Grabenstruktur 108 und ii) einem pn-Übergang 154 zum Bodygebiet 106 definiert. Die Dotierkonzentration c4 des zweiten Sourceteilgebiets 104 ist entlang zumindest 80 % der lateralen Erstreckung konstant.
  • Eine andere Ausführungsform der Halbleitervorrichtung 100 ist in der schematischen Querschnittsansicht von 4 veranschaulicht.
  • Die Halbleitervorrichtung 100 enthält ein Dielektrikum 156. Der Kontakt 112 grenzt direkt an einen ersten Teil des ersten Sourceteilgebiets 1041 an der ersten Oberfläche 110, und das Dielektrikum 156 grenzt an einen zweiten Teil des ersten Sourceteilgebiets 1041 an der ersten Oberfläche 110.
  • Die Halbleitervorrichtung 100 enthält ferner ein n-dotiertes Stromspreizgebiet 158. Die Halbleitervorrichtung 100 enthält zudem ein n--dotiertes Driftgebiet 160, wobei das Driftgebiet 160 zwischen dem Stromspreizgebiet 158 und einem Halbleitersubstrat und/oder zwischen dem Stromspreizgebiet 158 und einem Kontaktgebiet 164 und/oder zwischen dem Stromspreizgebiet und einem Puffer oder einem hochdotierten Drain-Kontaktgebiet angeordnet ist. Eine Dotierkonzentration des Stromspreizgebiets 158 ist größer als eine Dotierkonzentration des Driftgebiets 160.
  • Die Halbleitervorrichtung 100 umfasst ferner ein p+-dotiertes Abschirmgebiet 162, das direkt an zumindest einen unteren Teil der Grabenstruktur 108 grenzt. Das Abschirmgebiet 162 grenzt auch an eine Seitenwand der Grabenstruktur 108, die der Seitenwand entgegengesetzt ist, wo das Sourcegebiet 104 angeordnet ist.
  • Bezug nehmend auf die schematische Querschnittsansicht von 5 weist ferner der Kontakt 112 einer Ausführungsform der Halbleitervorrichtung 100 ein Material 1121 mit einem positiven Temperaturkoeffizienten (PTC) auf, das direkt an das Sourcegebiet 104 grenzt.
  • Bezug nehmend auf die schematische Querschnittsansicht von 6 ist eine Draufsicht einer Ausführungsform einer Halbleitervorrichtung 200 veranschaulicht.
  • Die Halbleitervorrichtung 200 enthält einen Siliziumcarbid-Halbleiterkörper 202, der ein n+-dotieres Sourcegebiet 204 und ein p-dotiertes Bodygebiet 206 aufweist. Die Halbleitervorrichtung 200 enthält eine Grabenstruktur 208. Die Grabenstruktur 208 umfasst eine Gateelektrode 2081 und ein Gatedielektrikum 2082. Die Grabenstruktur 208 ist streifenförmig und verläuft entlang einer longitudinalen Richtung xl, die zu einer vertikalen Richtung y senkrecht ist. Die vertikale Richtung y ist beispielsweise eine Richtung, die zu einer Zeichnungsebene von 6 senkrecht ist. Das Sourcegebiet 204 umfasst ein erstes Sourceteilgebiet 2041 und ein zweites Sourceteilgebiet 2042, die entlang der longitudinalen Richtung x1 abwechselnd angeordnet sind. Ein Dotierkonzentrationsprofil des ersten Sourceteilgebiets 2042 entlang der vertikalen Richtung y unterscheidet sich von einem Dotierkonzentrationsprofil des zweiten Sourceteilgebiets 2042 entlang der vertikalen Richtung Y.
  • Bezug nehmend auf die schematische grafische Darstellung von 7 sind beispielhafte Profile von Dotierkonzentrationsprofilen entlang der vertikalen Richtung y veranschaulicht. Ein Profil einer Dotierkonzentration c5 ist entlang der vertikalen Richtung y durch eines der ersten und zweiten Sourceteilgebiete 2041, 2042 genommen, und ein Profil einer Dotierkonzentration c6 ist entlang der vertikalen Richtung durch das andere der ersten und zweiten Sourceteilgebiete 2041, 2042 genommen. In dem beispielhaften Profil der Dotierkonzentration c5, c6, das in 7 veranschaulicht ist, ist die Konzentration c5 größer als die Konzentration c6 in einem Gebiet nahe der ersten Oberfläche 210. Eines der Profile einer Dotierkonzentration, oder beide, der ersten und zweiten Teilgebiete 2041, 2042 entlang der vertikalen Richtung y können beispielsweise gemäß einer oben beschriebenen Ausführungsform ausgebildet werden. Gemäß anderen Ausführungsformen kann sich eines der Profile, oder beide, einer Dotierkonzentration der ersten und zweiten Teilgebiete 2041, 2042 auch von den Profilen unterscheiden, die in den obigen Ausführungsformen beschrieben wurden, vorausgesetzt, dass sich die Profile einer Dotierkonzentration der ersten und zweiten Testgebiete 2041, 2042 voneinander unterscheiden.

Claims (19)

  1. Halbleitervorrichtung (100), aufweisend: einen Siliziumcarbid-Halbleiterkörper (102), der ein Sourcegebiet (104) von einem ersten Leitfähigkeitstyp und ein Bodygebiet (106) von einem zweiten Leitfähigkeitstyp aufweist; eine Grabenstruktur (108), die sich von einer ersten Oberfläche (110) entlang einer vertikalen Richtung (y) in den Siliziumcarbid-Halbleiterkörper (102) erstreckt, wobei die Grabenstruktur (108) eine Gateelektrode (1081) und ein Gatedielektrikum (1082) aufweist; einen Kontakt (112), der mit dem Sourcegebiet (104) an der ersten Oberfläche (110) elektrisch verbunden ist, wobei das Sourcegebiet (104) ein erstes Sourceteilgebiet (1041), das in einem Sourcekontaktbereich (113) der ersten Oberfläche (110) direkt an den Kontakt (112) angrenzt, ein zweites Sourceteilgebiet (1042), und ein drittes Sourceteilgebiet (1043) aufweist, wobei das zweite Sourceteilgebiet (1042) entlang der vertikalen Richtung (y) zwischen dem ersten Sourceteilgebiet (1041) und dem dritten Sourceteilgebiet (1043) angeordnet ist; ein Dotierkonzentrationsprofil (c) entlang der vertikalen Richtung (y) des Sourcegebiets (104), das ein Dotierkonzentrationsminimum im zweiten Sourceteilgebiet (1042) und ein lokales oder globales Dotierkonzentrationsmaximum im dritten Sourceteilgebiet (1043) umfasst, und jedes Teilgebiet aus dem zweiten Sourceteilgebiet (1042) und dem dritten Sourceteilgebiet (1043) mit dem Sourcekontaktbereich (113) überlappt.
  2. Halbleitervorrichtung (100) nach Anspruch 1, wobei die Gateelektrode (1081) jedem aus erstem Sourceteilgebiet (1041), zweitem Sourceteilgebiet (1042) und drittem Sourceteilgebiet (1043) direkt gegenüberliegt.
  3. Halbleitervorrichtung (100) nach einem der vorangehenden Ansprüche, wobei das Dotierkonzentrationsprofil (c) entlang der vertikalen Richtung (y) des Sourcegebiets (104) ein Dotierkonzentrationstal im zweiten Sourceteilgebiet (1042) und eine Dotierkonzentrationsspitze im dritten Sourceteilgebiet (1043) umfasst.
  4. Halbleitervorrichtung (100) nach einem der vorangehenden Ansprüche, wobei eine laterale Erstreckung (lx) des zweiten Sourceteilgebiets (1042) zwischen i) einer Grenzfläche zu einer Seitenwand der Grabenstruktur und ii) einem pn-Übergang zum Bodygebiet definiert ist, und wobei ein Dotierkonzentrationsprofil (c) des zweiten Sourceteilgebiets (1042) entlang von wenigstens 80% der lateralen Erstreckung (lx) konstant ist.
  5. Halbleitervorrichtung (100) nach einem der vorangehenden Ansprüche, wobei das Dotierkonzentrationsminimum im zweiten Sourceteilgebiet (1042) in einem Bereich von wenigstens 0,01% bis höchstens 50% des Dotierkonzentrationsmaximums im dritten Sourceteilgebiet (1043) liegt.
  6. Halbleitervorrichtung (100) nach einem der vorangehenden Ansprüche, wobei eine vertikale Erstreckung (d) des zweiten Sourceteilgebiets (1042) in einem Bereich von zumindest 30nm bis höchstens 300nm liegt.
  7. Halbleitervorrichtung (100) nach einem der vorangehenden Ansprüche, wobei wenigstens ein Teil des zweiten Sourceteilgebiets (1042) Dotierstoffe vom zweiten Leitfähigkeitstyp aufweist, wobei die Dotierstoffe vom zweiten Leitfähigkeitstyp Dotierstoffe vom ersten Leitfähigkeitstyp in einem Bereich von wenigstens 10% bis höchstens 99,9% teilweise kompensieren.
  8. Halbleitervorrichtung (100) nach einem der vorangehenden Ansprüche, zudem aufweisend Gitterdefekte im zweiten Sourceteilgebiet (1042), wobei die Gitterdefekte die Beweglichkeit freier Ladungsträger im zweiten Sourceteilgebiet reduzieren.
  9. Halbleitervorrichtung (100) nach einem der vorangehenden Ansprüche, zudem aufweisend Gitterdefekte im zweiten Sourceteilgebiet (1042), wobei die Gitterdefekte das effektive n-Typ Dotierniveau im zweiten Sourceteilgebiet reduzieren.
  10. Halbleitervorrichtung (200), aufweisend: einen Siliziumcarbid-Halbleiterkörper (202), der ein Sourcegebiet (204) von einem ersten Leitfähigkeitstyp und ein Bodygebiet (206) von einem zweiten Leitfähigkeitstyp aufweist; eine Grabenstruktur (208), die sich entlang einer vertikalen Richtung (y) von einer ersten Oberfläche (210) in den Siliziumcarbid-Halbleiterkörper (202) erstreckt, wobei die Grabenstruktur (208) eine Gateelektrode (2081) und ein Gatedielektrikum (2082) aufweist, und wobei die Grabenstruktur (208) streifenförmig ist und sich entlang einer longitudinalen Richtung (x1) erstreckt, welche senkrecht zur vertikalen Richtung (y) ist, das Sourcegebiet (204) ein erstes Sourceteilgebiet (2041) und ein zweites Sourceteilgebiet (2042) umfasst, die alternierend entlang der longitudinalen Richtung (x1) angeordnet sind, und ein Dotierkonzentrationsprofil des ersten Sourceteilgebiets (2041) entlang der vertikalen Richtung (y) sich von einem Dotierkonzentrationsprofil des zweiten Sourceteilgebiets (2042) entlang der vertikalen Richtung (y) unterscheidet.
  11. Halbleitervorrichtung (200) nach Anspruch 10, wobei eine Dotiermenge vom ersten Leitfähigkeitstyp im ersten Sourceteilgebiet (2041) größer ist als im zweiten Sourceteilgebiet (2042).
  12. Halbleitervorrichtung (200) nach einem der Ansprüche 10 bis 11, zudem aufweisend einen Kontakt und ein Dielektrikum, wobei der Kontakt mit dem Sourcegebiet (204) an der ersten Oberfläche (210) elektrisch verbunden ist, wobei der Kontakt wenigstens an einen Teil des ersten Sourceteilgebiets (2041) an der ersten Oberfläche (210) direkt angrenzt, und wobei das Dielektrikum an wenigstens einen Teil des zweiten Sourceteilgebiets (2042) an der ersten Oberfläche (210) angrenzt.
  13. Halbleitervorrichtung (200) nach einem der Ansprüche 10 bis 11, zudem aufweisend ein dotiertes Gebiet vom zweiten Leitfähigkeitstyp, das zwischen dem zweiten Sourceteilgebiet (2042) und der ersten Oberfläche (210) angeordnet ist.
  14. Halbleitervorrichtung (100, 200) nach einem der vorangehenden Ansprüche, zudem aufweisend: ein Stromspreizgebiet (158) vom ersten Leitfähigkeitstyp; ein Driftgebiet (160) vom ersten Leitfähigkeitstyp, wobei das Driftgebiet (160) zwischen dem Stromspreizgebiet (158) und einem Halbleitersubstrat vom ersten Leitfähigkeitstyp angeordnet ist und/oder zwischen dem Stromspreizgebiet (158) und einem Kontaktgebiet (164) vom ersten Leitfähigkeitstyp, und/oder zwischen dem Stromspreizgebiet und einem Puffer- oder Draingebiet, und eine Dotierkonzentration des Stromspreizgebiets (158) größer ist als eine Dotierkonzentration des Driftgebiets (160) .
  15. Halbleitervorrichtung (100, 200) nach einem der vorangehenden Ansprüche, zudem aufweisend ein Abschirmgebiet (162) vom zweiten Leitfähigkeitstyp, das an wenigstens einen unteren Teil der Grabenstruktur (108, 208) direkt angrenzt.
  16. Halbleitervorrichtung (100, 200) nach Anspruch 12 wobei der Kontakt (112) ein Material mit positivem Temperaturkoeffizienten (1121) aufweist, das direkt an das Sourcegebiet (104, 204) angrenzt.
  17. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren aufweist: Ausbilden eines Sourcegebiets (104) von einem ersten Leitfähigkeitstyp und eines Bodygebiets (106) von einem zweiten Leitfähigkeitstyp in einem Siliziumcarbid-Halbleiterkörper (102); Ausbilden einer Grabenstruktur (108), die sich von einer ersten Oberfläche (110) entlang einer vertikalen Richtung (y) in den Siliziumcarbid-Halbleiterkörper (102) erstreckt, wobei die Grabenstruktur (108) eine Gateelektrode (1081) und ein Gatedielektrikum (1082) aufweist; Ausbilden eines Kontakts (112), der mit dem Sourcegebiet (104) an der ersten Oberfläche (110) elektrisch verbunden ist, wobei das Sourcegebiet (104) ein erstes Sourceteilgebiet (1041), das direkt an den Kontakt (112) in einem Sourcekontaktbereich (113) der ersten Oberfläche (110) angrenzt, ein zweites Sourceteilgebiet (1042), und ein drittes Sourceteilgebiet (1043) aufweist, wobei das zweite Sourceteilgebiet (1042) entlang der vertikalen Richtung (y) zwischen dem ersten Sourceteilgebiet (1041) und dem dritten Sourceteilgebiet (1043) angeordnet ist; ein Dotierkonzentrationsprofil (c) entlang der vertikalen Richtung (y) des Sourcegebiets (104) ein Dotierkonzentrationsminimum im zweiten Sourceteilgebiet (1042) und ein lokales oder globales Dotierkonzentrationsmaximum im dritten Sourceteilgebiet (1043) umfasst, und jedes Teilgebiet aus zweitem Sourceteilgebiet (1042) und drittem Sourceteilgebiet (1043) mit dem Sourcekontaktbereich (113) überlappt.
  18. Verfahren nach Anspruch 17, wobei das erste Sourceteilgebiet (1041), das zweite Sourceteilgebiet (1042), und das dritte Sourceteilgebiet (1043) durch Ionenimplantationsprozesse unter Verwendung ein und derselben Ionenimplantationsmaske hergestellt werden.
  19. Verfahren zum Herstellen einer Halbleitervorrichtung (200), wobei das Verfahren aufweist: Ausbilden eines Sourcegebiets (204) von einem ersten Leitfähigkeitstyp und eines Bodygebiets (206) von einem zweiten Leitfähigkeitstyp in einem Siliziumcarbid-Halbleiterkörper (202); Ausbilden einer Grabenstruktur (208), die sich von einer ersten Oberfläche (210) entlang einer vertikalen Richtung (y) in den Siliziumcarbid-Halbleiterkörper (202) erstreckt, wobei die Grabenstruktur (208) eine Gateelektrode (2081) und ein Gatedielektrikum (2082) aufweist, wobei die Grabenstruktur (280) streifenförmig ist und sich entlang einer longitudinalen Richtung (xlo) erstreckt, die senkrecht zur vertikalen Richtung (y) ist, das Sourcegebiet (204) ein erstes Sourceteilgebiet (2041) und ein zweites Sourceteilgebiet (2042) aufweist, die alternierend entlang der longitudinalen Richtung (xlo) angeordnet sind, und ein Dotierkonzentrationsprofil des ersten Sourceteilgebiets (2041) entlang einer vertikalen Richtung (y) sich von einem Dotierkonzentrationsprofil des zweiten Sourceteilgebiets (2042) entlang der vertikalen Richtung (y) unterscheidet.
DE102019105812.0A 2019-03-07 2019-03-07 Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren Active DE102019105812B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102019105812.0A DE102019105812B4 (de) 2019-03-07 2019-03-07 Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
KR1020200027582A KR20200108253A (ko) 2019-03-07 2020-03-05 트렌치 구조물을 포함하는 반도체 장치 및 그 제조 방법
JP2020037497A JP2020145430A (ja) 2019-03-07 2020-03-05 トレンチ構造を含む半導体デバイス及び製作方法
CN202010152011.7A CN111668293A (zh) 2019-03-07 2020-03-06 包括沟槽结构的半导体器件及制造方法
US16/811,293 US11276754B2 (en) 2019-03-07 2020-03-06 Semiconductor device including trench structure and manufacturing method
US17/583,324 US11929397B2 (en) 2019-03-07 2022-01-25 Semiconductor device including trench structure and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019105812.0A DE102019105812B4 (de) 2019-03-07 2019-03-07 Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE102019105812A1 DE102019105812A1 (de) 2020-09-10
DE102019105812B4 true DE102019105812B4 (de) 2022-08-25

Family

ID=72146491

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019105812.0A Active DE102019105812B4 (de) 2019-03-07 2019-03-07 Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren

Country Status (5)

Country Link
US (2) US11276754B2 (de)
JP (1) JP2020145430A (de)
KR (1) KR20200108253A (de)
CN (1) CN111668293A (de)
DE (1) DE102019105812B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4231358B1 (de) * 2022-02-17 2024-05-22 Hitachi Energy Ltd Transistor, leistungselektronische schaltvorrichtung und verfahren zur herstellung eines transistors
WO2024067998A1 (en) * 2022-09-30 2024-04-04 Hitachi Energy Ltd Semiconductor device and manufacturing method
CN116013905B (zh) * 2023-03-27 2023-06-23 通威微电子有限公司 一种半导体器件及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020160557A1 (en) 2001-04-28 2002-10-31 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices and their manufacture

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4764987B2 (ja) * 2000-09-05 2011-09-07 富士電機株式会社 超接合半導体素子
JP2006066439A (ja) * 2004-08-24 2006-03-09 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100732630B1 (ko) * 2006-02-01 2007-06-27 삼성전자주식회사 불순물 도핑 영역을 포함하는 반도체 소자 및 그 형성 방법
JP2009302510A (ja) * 2008-03-03 2009-12-24 Fuji Electric Device Technology Co Ltd トレンチゲート型半導体装置およびその製造方法
JP5369464B2 (ja) * 2008-03-24 2013-12-18 富士電機株式会社 炭化珪素ｍｏｓ型半導体装置
WO2011027540A1 (ja) 2009-09-02 2011-03-10 パナソニック株式会社 半導体素子およびその製造方法
US8436367B1 (en) * 2010-08-02 2013-05-07 Microsemi Corporation SiC power vertical DMOS with increased safe operating area
US8975691B2 (en) * 2012-08-13 2015-03-10 Great Power Semiconductor Corp. Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof
JP2015072999A (ja) 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
CN104638005B (zh) * 2013-11-15 2017-12-15 世界先进积体电路股份有限公司 横向双扩散金氧半导体装置及其制造方法
JP2015220408A (ja) * 2014-05-20 2015-12-07 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2016063644A1 (ja) 2014-10-20 2016-04-28 三菱電機株式会社 半導体装置
DE102014116759A1 (de) 2014-11-17 2016-05-19 Infineon Technologies Austria Ag Halbleitervorrichtung mit struktur mit positivem temperaturkoeffizienten
EP3142149A1 (de) * 2015-09-11 2017-03-15 Nexperia B.V. Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
US9899512B2 (en) 2016-02-24 2018-02-20 General Electric Company Silicon carbide device and method of making thereof
JP7182850B2 (ja) 2016-11-16 2022-12-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6511034B2 (ja) * 2016-11-17 2019-05-08 株式会社豊田中央研究所 炭化珪素半導体装置の製造方法
DE102017108738B4 (de) * 2017-04-24 2022-01-27 Infineon Technologies Ag SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020160557A1 (en) 2001-04-28 2002-10-31 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices and their manufacture

Also Published As

Publication number Publication date
JP2020145430A (ja) 2020-09-10
KR20200108253A (ko) 2020-09-17
US20220149156A1 (en) 2022-05-12
DE102019105812A1 (de) 2020-09-10
CN111668293A (zh) 2020-09-15
US20200286991A1 (en) 2020-09-10
US11929397B2 (en) 2024-03-12
US11276754B2 (en) 2022-03-15

Similar Documents

Publication Publication Date Title
DE102010064588B3 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE2853736C2 (de) Feldeffektanordnung
DE112013004362B4 (de) Halbleitervorrichtung
DE102009014583B4 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE102006061994B4 (de) Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE102019105812B4 (de) Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE102019129537A1 (de) Sic-leistungs-halbleitervorrichtung mit integriertem schottky-übergang
DE102015101124A1 (de) Halbleitervorrichtung mit unduliertem Profil der Nettodotierung einer Driftzone
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE112012000615T5 (de) SiC-Bipolartransistor mit überwachsenem Emitter
DE102017127848A1 (de) Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur
DE102019114312A1 (de) Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102015118616B3 (de) Latchup-fester Transistor
DE102021132174A1 (de) Sic-vorrichtungen mit abschirmstruktur
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
EP4018481A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
DE102018106689B4 (de) Siliziumcarbid-Halbleitervorrichtung mit einer Graben-Gatestruktur und horizontal angeordneten Kanal- und Stromausbreitungsgebieten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative