JP5369464B2 - 炭化珪素ｍｏｓ型半導体装置 - Google Patents

炭化珪素ｍｏｓ型半導体装置 Download PDF

Info

Publication number
JP5369464B2
JP5369464B2 JP2008075281A JP2008075281A JP5369464B2 JP 5369464 B2 JP5369464 B2 JP 5369464B2 JP 2008075281 A JP2008075281 A JP 2008075281A JP 2008075281 A JP2008075281 A JP 2008075281A JP 5369464 B2 JP5369464 B2 JP 5369464B2
Authority
JP
Japan
Prior art keywords
region
silicon carbide
contact region
layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008075281A
Other languages
English (en)
Other versions
JP2009231545A (ja
Inventor
俊一 中村
喜幸 米澤
雅秀 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2008075281A priority Critical patent/JP5369464B2/ja
Priority to US12/409,964 priority patent/US9041006B2/en
Priority to DE102009014583.4A priority patent/DE102009014583B4/de
Publication of JP2009231545A publication Critical patent/JP2009231545A/ja
Application granted granted Critical
Publication of JP5369464B2 publication Critical patent/JP5369464B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化珪素半導体を用いたＭＯＳ型半導体装置に関するものである。
炭化珪素半導体（以後、ＳｉＣと略記することもある）を用いて高耐圧パワーデバイスを作製すると、シリコン半導体（以後、Ｓｉと略記することもある）製パワーデバイスに比べて、オン抵抗を大幅に低減できる可能性がある。たとえば、耐圧１〜１．２ｋＶ級のＭＯＳＦＥＴの場合、５ｍΩｃｍ2以下のオン抵抗が得られている。このオン抵抗は、同じ耐圧クラスのＳｉ製ＭＯＳＦＥＴやＩＧＢＴに比較しても、その半分以下である。今後、コスト開発と性能向上が進めば、インバーター部品としてＳｉ製ＩＧＢＴの大半を置き換える可能性も考えられる。
ＳｉＣを用いることでオン抵抗をＳｉに比べて大幅に低減できる理由は、ＳｉＣが高い絶縁破壊電界を有するので、同じ耐圧を実現するために耐圧層をＳｉに比べて薄くできること、さらに、耐圧層の不純物ドーピング量を高くすることができるので、耐圧層の抵抗をＳｉに比べて２桁以上低減できることなどのためである。
ところで、ｐｎ接合ダイオード、ＭＯＳＦＥＴ、ＩＧＢＴなどは、第１導電型である耐圧層と第２導電型であるボディ領域とのｐｎ接合によって、耐圧を維持している。例として、図８に一般的なトレンチＭＯＳＦＥＴの要部断面構造を示す。低抵抗（高不純物密度）の第１導電型であるＳｉＣ基板１０１の一方の主面上に、エピタキシャル成長により形成された第１導電型の耐圧層１０３、第２導電型のボディ領域１０５をこの順に備えている。ボディ領域１０５の表面層の一部には、イオン注入によって選択的に形成される高不純物密度の第１導電型のソースコンタクト領域１０６と、選択的イオン注入によってコンタクト性のために高不純物密度にされる第２導電型のボディコンタクト領域１０７が形成される。表面からソースコンタクト領域１０６とボディ領域１０５を貫いて、耐圧層１０３に達するトレンチ１１０が設けられる。このトレンチ１１０内には、内表面に形成されるゲート絶縁膜１１１を介してゲート電極１１２が埋設される。ソースコンタクト領域１０６とボディコンタクト領域１０７の表面には、ソース電極１２３がオーミック接触している。さらに、このソース電極１２３は連続的にゲート電極１１２の上をも覆っているが、ゲート電極との絶縁は層間絶縁膜１２１を介在させることにより確保している。ＳｉＣ基板１０１の他方の主面には、ドレイン電極１２２がオーミック接触している。なお、以上の説明ではＭＯＳＦＥＴの場合であるが、ＩＧＢＴの場合には、前記ＭＯＳＦＥＴ構造の内、ＳｉＣ基板１０１を第２導電型の基板に換えるだけの構造を基本とする。
ＭＯＳＦＥＴやＩＧＢＴにおいては、ボディ領域１０５に電流通路となるチャネルが形成されるので、ボディ領域１０５における不純物ドーピング量（不純物密度）は、耐圧に対するよりも、チャネル移動度（チャネル中のキャリア移動度）やゲートの閾値電圧に大きく影響する。ボディ領域１０５の不純物のドーピング量が高すぎると、閾値電圧が不必要に高くなるとともに、チャネル移動度が著しく低下するので、好ましくない。この点からは、ボディ領域１０５のドーピング量をあまり高くすることができない。一方、耐圧層１０３の不純物ドーピング量（不純物密度）に関しては、同じ設計耐圧の場合、ＳｉＣのほうが、Ｓｉよりも１〜２桁高くなる。したがって、特にＳｉＣの場合、耐圧層１０３だけでなく、ボディ領域１０５にも空乏層が相対的に伸びやすい。さらにまた、図８に示すトレンチＭＯＳＦＥＴやトレンチＩＧＢＴの構造では、イオン注入前の当初のボディ領域１０５の厚さからソースコンタクト領域１０６の厚さを減じた長さ（すなわち、ソースコンタクト領域１０６と耐圧層１０３との間のボディ領域１０５の厚さ（距離）が、チャネル長に相当する。単位面積あたりの電流駆動能力を向上させる上では、チャネル長は短いほうが好ましい。かくして、ＳｉＣ製のトレンチＭＯＳＦＥＴやトレンチＩＧＢＴの構造では、ボディ領域１０５の、不純物ドーピング量ならびに厚さの設計は極めて重要となる。
さて、ＳｉＣ内では、Ｓｉと異なり、不純物の拡散係数が著しく小さいので、不純物をドープすべき領域を限定した選択的ドーピングのためには、Ｓｉで用いられているような熱拡散法は極めて高温または長い拡散時間を必要とするので、製造プロセスとしては非現実的である。したがって、ＳｉＣにおいて選択的ドーピングを実現するにあたっては、イオン注入法が必須の技術となっている。
また、ＳｉＣにあっては、禁制帯幅が広いため、実用的な金属は、ショットキー的な接触を形成してしまう。したがって、良好なオーミック接触を得るためには、ＳｉＣの表層部に高不純物密度のイオン注入領域を形成することにより、トンネル電流を用いてオーミック接触を実現する必要がある。表層を高不純物密度の領域とするために、必然的に高ドーズ量のイオン注入が必要となる。前記図８で説明したトレンチＭＯＳＦＥＴでは、このオーミック接触を得るために、ソースコンタクト領域１０６の表面の不純物密度は３×１０19ｃｍ-3以上の高不純物密度で厚さ０．３μｍ〜０．４μｍにされる。
Ｓｉにおいてよく知られているように、高ドーズ量のイオン注入を行うと、結晶が特に大きなダメージ（注入損傷という）を受ける。この注入損傷を回復するための活性化アニールが必要である。Ｓｉにあっては、現実的な温度と圧力の条件下における結晶構造が唯一であって結晶変態がないため、ひどい注入損傷に起因してアモルファス化した領域は、活性化アニールによって元の結晶構造を回復する。しかし、このＳｉの活性化アニールにおいても設計したイオン注入深さよりもやや深い部分（テール部という）においては、その注入損傷が前述より軽い故に、却って充分に回復せず、結晶欠陥を残してしまうことがあった。
再度繰り返すと、低ドーズ量のイオン注入であれば、活性化アニールにより、前述の注入損傷は実用的に問題のない程度に回復するが、低ドーズ量のイオン注入の場合は金属電極との接触が充分にオーミック接触にならず、オン抵抗が上昇するので、高ドーズ量のイオン注入プロセスは避けることのできない必須のプロセスである。
ＳｉＣにあっては、多様な結晶構造の変態（ＳｉＣにあっては、特にポリタイプという）が存在するため、さらに問題は複雑である。たとえば、そのような結晶変態の一種である４Ｈ−ＳｉＣや６Ｈ−ＳｉＣといった六方晶ＳｉＣのほうが、立方晶ＳｉＣ（３Ｃ−ＳｉＣ）よりも、絶縁破壊電界が大きいことが知られている。しかし、六方晶ＳｉＣに高ドーズ量のイオン注入を行うと、活性化アニールの際に部分的に立方晶ＳｉＣを生じてしまい、その周囲に必然的に結晶欠陥を生じる問題があった。一般的に用いられる｛０００１｝面に代えて、これに垂直な面、たとえば｛１１−２０｝面などを用いると、この問題は抑制できることが知られている。しかし、六方晶ＳｉＣにおいては、＜０００１＞方向の絶縁破壊電界が特異的に高い（たとえば＜１１−２０＞方向の絶縁破壊電界は＜０００１＞方向の７０〜７５％程度しかないとされている）ので、｛１１−２０｝面などを用いることは、耐圧とオン抵抗とのトレードオフの点からは不利である。
このため、ＳｉＣにあっては、良好なオーミック接触を得るために高ドーズ量のイオン注入をせざるを得ない場合でも、できるかぎり注入損傷を減じることができるようなプロセス、たとえば、ウエハをたとえば５００℃程度の高温に保ってイオン注入するプロセスが一般的に行われる。しかし、このようにしても、なお、前述のように避け難い、特にテール部の注入損傷が残る。この注入損傷が半導体特性にどのような影響を及ぼすかについては、従来、明確な知見が得られていなかった。
以上述べたような従来技術に関連する公知文献には以下のようなものがある。ｐ型ウエルの内方に、イオン注入により形成するＮ+型ソース層とこのソース層に一部重なる第２Ｎ型拡散層を形成することにより、マスクずれによるオン抵抗への影響を少なくしてオン抵抗を効果的に低減するＳｉＣ半導体装置についての記述がある（特許文献１）。さらに、トレンチ型ＳｉＣＭＯＳ半導体素子のトレンチの側面と底面にｎ型領域を形成する構造について記載されている（特許文献２）。またさらに、炭化ケイ素ＭＯＳ電界効果トランジスタにおいて、ｎ型ソース領域の下方にｐ領域を介してｎ領域を備える構造について記載されている（特許文献３）。
特開２００６−３０３３２４号公報 特開２００１−７７３５８号公報 特開２００６−１４７７８９号公報
しかしながら、前述のように、ＳｉＣウエハにイオン注入する際に生じるテール部の注入損傷が半導体特性にどのような影響を及ぼすかについては、従来、明確な知見が得られていなかったので、従来の知見に基づくデバイス設計により作成したＳｉＣ製ＭＯＳ型半導体装置は、オフ電圧の印加時に、空乏層が前記テール部に接触して耐圧が低下する惧れが大きいという問題があった。
発明者らは、前述のＳｉＣへのイオン注入時に生じるテール部の注入損傷が半導体特性に及ぼす影響について調べた。その結果、通常、良好なオーミック接触を得るために必要な程度の高ドーズ量のイオン注入プロセスが耐圧の良品率に大きな影響を及ぼしていることが判明した。
本発明は、前記新しい知見に基づいてなされたものであり、本発明の目的は、良好なオーミック接触を得るに必要な程度の高ドーズ量のイオン注入によって、高不純物密度表面領域を形成しても、耐圧良品率が低下し難い炭化珪素ＭＯＳ型半導体装置を提供することである。
本発明は、炭化珪素半導体基板上に順に積層される第１導電型の耐圧層と、第２導電型のボディ領域と、該ボディ領域の表面層にそれぞれ選択的なイオン注入により形成される第２導電型のボディコンタクト領域と第１導電型のソースコンタクト領域と、前記ソースコンタクト領域の表面から該領域と前記ボディ領域とを貫通するトレンチを有し、該トレンチの内表面に絶縁膜を介して埋設されるゲート電極を備え、前記ソースコンタクト領域は不純物密度が３×１０ 19 ｃｍ -3 以上で厚さ０．３μｍ〜０．４μｍであり、該ソースコンタクト領域の下に当該ソースコンタクト領域のイオン注入深さよりも深いテール部を備え、該テール部の下に、さらに選択的イオン注入により不純物密度が３×１０ 19 ｃｍ -3 未満で表面からの深さが１μｍ以下であるソース拡張領域を有し、前記埋設されるゲート電極の上端が前記ソースコンタクト領域の下端より上である炭化珪素ＭＯＳ型半導体装置とする。
また、本発明は、前記耐圧層と前記ボディ領域とのｐｎ接合への逆バイアス時に界面から伸びる空乏層が、前記ボディコンタクト領域下のテール部の注入損傷による欠陥領域に接触する前にアバランシェ降伏電圧に到達するか、あるいは前記空乏層が前記ソース拡張領域と接触することによりパンチスルーするように、前記ボディコンタクト領域の不純物密度および厚さが決められている炭化珪素ＭＯＳ型半導体装置とすることが好ましい。
また、本発明は、六方晶ＳｉＣを用い、とりわけ六方晶ＳｉＣの概ね｛０００１｝面を用いると、特に有効に作用する。すなわち、六方晶ＳｉＣ、とりわけ六方晶ＳｉＣの概ね｛０００１｝面は、絶縁破壊電界が高いので、ボディ領域に伸びる空乏層が長くなる傾向があるため、良好なオーミック接触が得られるような高不純物密度表面層を形成する場合に必要な高ドーズ量のイオン注入を行ったとしても、耐圧歩留まりが低下する現象の影響を受けにくくなることのメリットが大きいので、好ましい。
なお、前記概ね｛０００１｝面というのは、良好なエピタキシャル成長層を得るために、｛０００１｝面から数度、特に３．５〜８度のオフを設けたウエハが、一般に｛０００１｝面と称して市販されているためであり、本発明における概ね｛０００１｝面というのは、このようなオフを設けた面を含むとして解されるべきものである。
イオン注入にあたっては、高不純物密度のソースコンタクト領域を形成する際に、その下層に必然的に形成されるテール部分よりも明らかに深くまで、ソース拡張領域を形成しなければならない。一般に、注入深さが深くなるほど、投影飛程が大きいイオンを用いると、各加速電圧におけるイオンの深さ方向の分布が大きくなるので、設計が難しくなる。たとえば、トレンチＭＯＳＦＥＴのボディ領域をエピタキシャル成長で形成する場合に、そのドーピングのウエハ面内分布によって、第２導電型を維持している長さ、すなわちチャネル長が変化してしまうような影響を受けやすくなる。したがって、深いイオン注入をさせる場合は、平行分散の小さいイオンを用いることが好ましい。
図４は、イオン注入における、各種イオンの投影飛程と、平行分散（イオン注入方向への分散）の程度を示す。投影飛程が０．２μｍ程度までは、イオン種の違いによる平行分散の差は目立たないが、投影飛程が０．３μｍ〜０．５μｍ程度以上になると、差が目立ってくる。図４で最も平行分散が大きいのは、アルミニウムであり、これは、アルミニウム（質量数２７）がＳｉＣ中の構成要素の中で最も重いシリコン（質量数２８）と質量が近いために、弾性衝突による軌道の変化が極端であるためと考えられる。
シリコンよりも質量の小さい側には、ネオン（質量数２０）、窒素（質量数１４）、ホウ素（質量数１１）があるが、平行分散はこの順に小さくなる。ただし、より詳細には、質量数が１８（酸素の同位体）以下になると、ほぼ一定値（窒素およびホウ素の値の付近）に落ち着く。シリコンに比べて質量が小さくなるほど、弾性衝突による軌道の変化が少なくなるためと考えられる。
シリコンよりも質量の大きい側には、リン（質量数３１）、アルゴン（質量数４０前後）、ガリウム（質量数６９前後）などがあるが、質量が大きくなるほど、平行分散は小さくなる。シリコンに比べて質量が大きくなるほど、弾性衝突による軌道の変化が少なくなるためと考えられる。
トレンチＭＯＳＦＥＴに適用する場合には、ゲート電極を埋め込むための作製余裕を確保するために、ある程度のソース拡張領域の深さ、たとえば１μｍ程度、があることが好ましい。前記のように、イオンの平行分散を低減する意味では、シリコンよりもシリコンに対する質量比（シリコンよりも軽いイオンについては、注入イオンの質量÷シリコン原子の質量をいい、シリコンよりも重いイオンについては、シリコン原子の質量÷注入イオンの質量をいう）の小さいイオンを用いるのが好ましい。一方、シリコンと質量（あるいは原子半径）の違いすぎる元素は、一般にドナーあるいはアクセプタとして作用できるドーピング量の範囲が狭くなり、高不純物密度にし難いので、ソースコンタクト領域にはシリコンと質量の近い元素を用いるのが好ましい。したがって、ソースコンタクト領域にはシリコンに対する質量比が大きいイオン種、たとえばリンが好ましく、ソース拡張領域にはシリコンに対する質量比が小さいイオン種を用いるのが、好ましい。
可能であれば、ソース拡張領域には質量数１８以下の窒素などのイオン種を注入するのが、平行分散を最も低減できるので、さらに好ましい。
以上の説明より、前記組み合わせを実現するためには、前記第１導電型がｎ型の場合は、ソースコンタクト領域にリン、ソース拡張領域に窒素を用いるのが好ましい。
一方、前記第１導電型がｐ型の場合は、ソースコンタクト領域にアルミニウム、ソース拡張領域にホウ素を用いるのが好ましい。
本発明によれば、良好なオーミック接触を得るに必要な高ドーズ量のイオン注入によって高不純物密度表面領域を形成しても、耐圧良品率が低下し難い炭化珪素ＭＯＳ型半導体装置を提供することができる。
以下、本発明にかかる炭化珪素ＭＯＳ型半導体装置について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
図１〜図３は本発明の実施例１にかかるそれぞれ異なるトレンチＭＯＳＦＥＴの要部断面図である。図４は、各種のイオン注入における、各種イオンの投影飛程と平行分散の関係図である。図５は予備実験において作製したｐｎ接合ダイオードの要部断面図である。図６は予備実験において作製したｐｎ接合ダイオードの逆方向電流電圧特性図である。図７は予備実験において得られた、注入原子密度とリーク欠陥密度の関係図である。
ＳｉＣエピタキシャル層への高ドーズ量イオン注入の場合、この注入領域の下層に形成されるテール部の注入損傷が半導体特性にどのような影響を及ぼすかについての知見を得るべく、次のような実験を行った。作製したのは、図５に要部断面構造を示すＳｉＣ−ｐｎ接合ダイオードである。高不純物密度のｎ型ＳｉＣ基板２０１の一方の主面（おもて面という）上に、ｎ型である耐圧層（ドリフト層）２０３と、ｐ型層（アノード層）であるボディ層を、エピタキシャル成長により順次成長する。作製するのはｐｎ接合ダイオードであるが、ＭＯＳＦＥＴに倣って、ｐ型層（アノード層）をボディ層等と称することにする。この段階を終えた基板を以降ウエハと記す。次に、このウエハの前記おもて面側の表面から前記ボディ層と耐圧層２０３をエッチングして、メサ構造とする。メサ構造にした後のボディ層を図５に示すボディ領域２０５とする。この際、アバランシェ降伏電圧に到達する印加電圧においても、ボディ領域２０５と耐圧層２０３との境界となるｐｎ接合から伸びる空乏層がメサ底部よりも深い位置まで及ばないように、耐圧層２０３のドーピング量（不純物密度）およびメサ構造の深さを選定する。その後、このウエハをたとえば５００℃に加熱した後、ウエハ内の一部のｐｎ接合ダイオードには、ボディ領域２０５の表層部にイオン注入を行って、高不純物密度のｐ型であるボディコンタクト領域（図示せず）を形成する。その後、すべてのｐｎ接合ダイオードにＳｉＯ2膜などの表面保護膜２２９を形成し、表面保護膜２２９の一部にコンタクトホールを形成して、アノード電極２２４を形成する。
より具体的には、耐圧層２０３のドーピング量（不純物密度）は、たとえば５×１０17ｃｍ-3である。ボディ領域２０５のドーピングはたとえば３×１０18ｃｍ-3であり、厚さは０．７μｍ程度である。この場合、アバランシェ降伏電圧は１２０Ｖ程度であり、アバランシェ降伏電圧において、ボディ領域２０５への空乏層の伸びは０．１μｍ弱である。ボディコンタクト領域は、深さ０．４μｍまでは注入原子密度がほぼ一定のボックスプロファイルとなるようにした。前記の平行分散のため、イオン注入原子は深さ０．５μｍ程度まで分布している。
以上の仕様により完成したｐｎ接合ダイオードの逆方向電流電圧特性を測定すると、図６に示すような、大きく分けてＡ、Ｂ、Ｃ波形の３類型の特性が見られた。なお、図６では、横軸は印加電圧、縦軸は電流値をデバイス面積で除した電流密度で示してある。縦軸に１Ｅ−２のように記載される記号は１×１０-2Ａ／ｃｍ-2を表す。同様なその他の記号も同様である。
図６におけるＡ波形のような、アバランシェ降伏電圧付近まで逆方向電流がノイズレベル以下であるような特性が、本来ｐｎ接合ダイオードとして期待されるものである。しかし、このような特性は、高不純物密度表面を有する前記ボディコンタクト領域を形成しなかったｐｎ接合ダイオードのみに出現した。図６におけるＢ波形のような、ある程度の電圧から逆方向電流が流れ始めるものの、最終的にアバランシェ降伏電圧に到達するような特性は、このような特性が安定的に得られるのであれば、まだしも許容できる場合が少なくない。（図６においては、Ａ波形とＢ波形が交差しているが、これは耐圧層２０３のドーピングのばらつきによるものであって、本質的ではない。）一方、図６におけるＣ波形のような、アバランシェ降伏電圧に到達する前に大きな逆方向電流が流れてしまうような特性は、高不純物密度表面を有する前記ボディコンタクト領域を有するｐｎ接合ダイオードに出現した。このＣ波形は、もはや所定の耐圧を達し得ないのであるから、許容されない。
そこで、前記ボディコンタクト領域における注入原子密度をパラメータとして、図６におけるＡあるいはＢのような特性が得られる歩留まり（以降、単に歩留まりという）とデバイス面積の関係から、Ｃのような特性を生ずる欠陥密度（特に、リーク欠陥密度という）を求めた結果を図７に示す。図７は縦軸にリーク欠陥密度（ｃｍ-2）を示し、横軸に注入原子密度（ｃｍ-3）（注入原子はＡｌ）を示す。図７より、リーク欠陥密度は、注入原子密度（Ａｌの不純物密度（密度））のほぼ２乗に比例する関係のあることが分かる。この結果は、リーク欠陥は、個々の原子を注入した際に確率的にもたらされるといったような、単純なものではないことを示している。その理由は、もし、このような単純なものであれば、リーク欠陥密度は注入原子密度の１乗に比例すべきものだからである。
図７によれば、１０19ｃｍ-3台の注入原子密度でもリーク欠陥を生じていることから、注入原子間の相互作用によってリーク欠陥を生じているとは考えにくい。結晶ＳｉＣ中の母体の原子密度は１０23ｃｍ-3程度であるのに対して、前記注入原子密度はこれよりも３〜４桁も小さいためである。注入原子間の相互作用に起因するものではないとすると、注入原子の化学的な性質によりリーク欠陥の生成確率が大幅に変化するとは考えにくい。
活性化アニールを行っても、なお、リーク欠陥を生じていることの背景には、ＳｉＣに特有の現象を伴っている可能性が高い。たとえば、イオン注入によって注入原子密度に比例した数の原子空孔と格子間原子が生成され、これらが再結合する際に余ったエネルギーにより、一定の確率で、ＳｉＣにおいて特に顕著に見られる原子面のすべりを生じ（原子面のすべりは活性化アニールによっては回復できない）、これが原因となってリーク欠陥を生ずる、というようなモデルであれば、リーク欠陥密度は注入原子密度の２乗に比例することになり、なおかつＳｉＣに特有の現象を伴っている。
実際にリーク欠陥を生成するメカニズムを解明するためには、膨大な純粋科学的アプローチが必要であり、採算的には現実的ではない。そこで、実際にパワーデバイスを設計するにあたって、工学的な指標としては、前記のように平行分散が大きく、ワーストケースとなるであろうアルミニウムを念頭において、許容できるイオン注入原子密度を決めるのがよいと思われる。とりわけ、リーク欠陥密度が注入原子密度の２乗に比例することから、所定の注入原子密度以下では、リーク欠陥密度は急激に減少するので、該所定の注入原子密度を定めることの意義は大きい。
前記ボディコンタクト領域を形成しなかったＳｉＣ−ｐｎ接合ダイオードの歩留まりから求めたイオン注入以外の外来の要因によるリーク欠陥密度は、２個／ｃｍ2程度であった。図７における２個／ｃｍ2で一定のリーク欠陥密度を示す破線は、当該イオン注入以外の要因によるリーク欠陥密度を示す。図７で得られた結果を外挿すると、注入原子密度が３×１０19ｃｍ-3程度以下になれば、現在の発明者らの製造技術においては、イオン注入によるリーク欠陥密度は、外来の要因によるリーク欠陥密度（２個／ｃｍ2）よりも少なくなることが分かる。従って、注入原子密度が３×１０19ｃｍ-3程度以下では実質的に、リーク欠陥は問題とならない。
しかし、１０Ａ以上という大電流を扱うパワーデバイスにあっては、たとえば３ｍｍ角以上の面積が必要であり、しかも、その際の歩留まりは９０％台後半という高い値が、当然のように求められる。このために許容される欠陥密度は、０．１個／ｃｍ2程度以下である。図７で得られた結果を外挿すると、イオン注入によるリーク欠陥密度を０．１個／ｃｍ2程度以下にするためには、注入原子密度を５×１０18ｃｍ-3程度以下にしなければならない。
他方で、ＳｉＣ、とりわけｐ型ＳｉＣに対しては、前述のような低いドーピング量（不純物密度）では、リーク欠陥密度は低くなり耐圧歩留まりは高くなるが、良好なオーミック接触を得るのは、きわめて難しい。発明者らの実験した範囲内では、アルミニウムのドーピング量が３×１０19ｃｍ-3未満では、オーミック接触が得られなかった。
したがって、良好なオーミック接触を実現するような高不純物密度のｐ型領域をイオン注入によって形成しつつ、イオン注入によりリーク欠陥を生成する現象の影響を受けないようにするためには、本発明にかかるデバイス構造によらなければならない。その具体的なデバイス構造について、下記実施例で詳細に説明する。
本発明にかかる実施例１は、図１に、その要部断面構造を示すいわゆるトレンチＭＯＳＦＥＴである。高不純物密度のｎ型４Ｈ−ＳｉＣの（０００−１）C８度オフ面を主表面（おもて面）とするＳｉＣ基板１上に、高不純物密度のｎ型であるフィールドストッピング層２、低不純物密度のｎ型であるドリフト層３、ｎ型である電流広がり層４、ｐ型であるボディ領域５が順次全面に、たとえばエピタキシャル成長により形成される。ボディ領域５の表面の一部には、高不純物密度のｎ型である下層のソース拡張領域６−１と、さらに高不純物密度のｎ型である上層のソースコンタクト領域６が形成されている。ただし、高不純物密度といっても、ソース拡張領域６−１のドーピング量は、３×１０19ｃｍ-3未満が好ましく、５×１０18ｃｍ-3とするのがさらに好ましい。ソース拡張領域６−１の深さは表面から１μｍ以内である。上層の前記ソースコンタクト領域６の不純物密度は３×１０19ｃｍ-3以上で、厚さは０．３μｍ〜０．４μｍである。
ソースコンタクト領域６の表面から、ソースコンタクト領域６、その下層のソース拡張領域６−１、ボディ領域５、電流広がり層４を貫いて、ドリフト層３に達するトレンチ１０が形成される。形成されたトレンチ１０内には、その内壁面のうち、ボディ領域５およびボディ領域５に近接するソース拡張領域６−１ならびに電流広がり層４に接する部分にゲート酸化膜１１を介して、ゲート電極１２が埋設されている。ソース拡張領域６−１と電流広がり層４に挟まれるボディ領域５であって、前記ゲート酸化膜１１に接する表面層には前記ゲート電極１２によって制御可能な主電流が流れるチャネル１３が形成される。トレンチ１０のうち、ゲート電極１２より上方ならびにソースコンタクト領域６の表面の一部には、層間絶縁膜２１が覆っている。ソースコンタクト領域６の残りの表面は、ソース電極２３と接している。さらにソース電極２３は、層間絶縁膜２１の上を覆うように跨って隣接するセルのソースコンタクト領域６の表面に接触している。ソース電極２３のうち一部は、ボディ領域５の表面に形成された高不純物密度のｐ型であるボディコンタクト領域７の表面にも共通に接触している。ＳｉＣ基板１の反対側の裏面には、ドレイン電極２２が設けられている。
ＳｉＣ基板１のおもて面は、必ずしも（０００−１）C８度オフ面である必要はなく、良好なエピタキシャル成長層が得られるのであれば、たとえば４度オフなどの小さいオフ角を有しているものであってもよい。また、概ね（０００−１）C面である面以外を用いることを排除するものではない。ただし、概ね（０００−１）C面である面を用いると、トレンチ１０の側壁が主面に対してなす角度が変動した場合に、チャネル抵抗（チャネル１３の電流の流れる方向の抵抗）の変動が小さくなるので、好ましい。
図１では、ボディコンタクト領域７の厚さはソースコンタクト領域６の厚さと同程度に描いてあるが、ソース拡張領域６−１をイオン注入で形成する際に、隣接するソース拡張領域６−１にはさまれたボディ領域５の抵抗が増加し、ボディ領域５の電位が不安定になる場合がある。そこで、可能であれば、ボディコンタクト領域７の下に、ソース拡張領域６−１と領域７の下層のテール部６−２とが同程度の深さとなるように、アルミニウムまたはホウ素をイオン注入して、抵抗を低減しておくのが好ましい。ソース拡張領域６−１に窒素を注入する場合は、領域７の下層へのイオン注入にホウ素を用いると、平行分散がほとんど同じであるので、設計が簡単になる。この場合でも、このボディコンタクト領域７の下層のアルミニウムまたはホウ素のドーピング量は、３×１０19ｃｍ-3未満が好ましく、５×１０18ｃｍ-3以下とするのがさらに好ましい。（ただし、ホウ素の場合は、１０18ｃｍ-3台の中間以上の不純物密度では偏析するので、５×１０18ｃｍ-3以下とするべきである。）
各領域の厚さおよびドーピング量（不純物密度）は、所要の電気特性に応じて、適宜決定すべきものである。耐圧１．２ｋＶの場合、たとえば、フィールドストッピング層２はドナー密度０．５〜１０×１０17ｃｍ-3で厚さ約２μｍ、ドリフト層３はドナー密度１×１０16ｃｍ-3で厚さ１３μｍ、電流広がり層４はドナー密度１×１０17ｃｍ-3で厚さ０．４μｍ、ｐ型ボディ領域５はアクセプタ密度２×１０17ｃｍ-3で厚さ２．３μｍ（表面からボディ領域５の下端までの深さが２．３μｍという意味である）とする。
前記設計であれば、アバランシェ降伏電圧時にも、空乏層はソースコンタクト領域６およびボディコンタクト領域７の直下に形成されるテール部６−２には接触しない。製造誤差を生じた場合には、空乏層がソース拡張領域６−１に接触してパンチスルーする可能性はあるが、ソース拡張領域６−１のドーピング量が少ないので、そのテール部６−２にはリーク欠陥が実質的に生じておらず、製造誤差に応じた予測可能な電圧において、パンチスルーする。
セルピッチおよびトレンチの幅は、製造時の各種精度にも依存するが、たとえば、セルピッチが８μｍ、トレンチ幅が１μｍである。フィールドストッピング層２および電流広がり層４は、必ずしも存在しなくてもよい。ＳｉＣ基板１の品質は必ずしも十分ではないので、フィールドストッピング層２が存在すれば、逆方向電圧印加時に空乏層がドリフト層３全体に広がっても、その空乏層端部での高電界がＳｉＣ基板１に印加されないので、基板品質の低さに起因して絶縁破壊するのを抑制できて、好ましい。
なお、フィールドストッピング層２が存在しない場合は、以下の説明でフィールドストッピング層２とあるのは、ＳｉＣ基板１の上端部分と読み替えればよい。ドリフト層３は比較的高抵抗であるので、オン状態において、トレンチ１０の側壁面である、ボディ領域５とゲート絶縁膜１１の界面のチャネル１３を流れる電流が、ドリフト層３のうちトレンチ１０の付近のみを流れることで、電流集中によるオン抵抗の増大を招く可能性がある。しかし、電流広がり層４が存在すれば、電流はドリフト層３の広い領域に広がって流れるので、電流集中によるオン抵抗の増大を抑制できて、好ましい。なお、電流広がり層４が存在しない場合は、以下の説明で電流広がり層４とあるのは、ドリフト層３の上端部分と読み替えればよい。
図１においては、ゲート電極１２は１個のみ示してあるが、実用的なデバイスにおいては、これよりもはるかに多くの単位セル構造が繰り返される。また、実用的なデバイスにあっては、ゲート電極１２の終端部に適切な端部終端構造が施されるが、それは適切に与えられるものとして、詳細な説明を省略する。なお、端部終端構造を形成するのにイオン注入を用いる場合で、ｐ型領域がボディ領域５に接触している場合は、その部分のドーピングは、３×１０19ｃｍ-3未満が好ましく、５×１０18ｃｍ-3とするのがさらに好ましい。
実用上では図１のままでは、トレンチ１０の底部の絶縁膜１１に過大な電界が印加されて、絶縁破壊し易いという現象が知られており、問題とされている。そこで、トレンチ底を、絶縁破壊が起き難いように、適切に保護する必要がある。よく知られているのは、図２に示すように、トレンチ１０の底部に、埋め込みｐ型領域８を設けるものであるが、この場合、埋め込みｐ型領域８の周りに、ＤＭＯＳＦＥＴのＪＦＥＴ領域と同様の部分が生ずるので、ＪＦＥＴ効果により抵抗が大きくなって導通損失が増大する問題が新たに生じることがある。
この問題に対する対策としては、図３に示すように、トレンチ１０を少なくともドリフト層３の下層のフィールドストッピング層２に達する深さにすると共に、ゲート電極１２より下方には埋め込み絶縁物１５を埋め込む構造が知られている。この埋め込み絶縁膜構造であれば、ＪＦＥＴ領域は生じず、なおかつ、電磁気学的法則によって、埋め込み絶縁物１５にはドリフト層３と同程度の電界しか印加されないので、過大な電界によって埋め込み絶縁物１５が絶縁破壊する惧れは小さい。
この埋め込み絶縁膜構造を有するトレンチＭＯＳＦＥＴの製造方法を、簡略に説明する。まず、エピタキシャルＳｉＣ成長により、ＳｉＣ基板１の上にフィールドストッピング層２、ドリフト層３、電流広がり層４、ボディ領域５を順に形成する。その後、適宜パターニングされたマスク材料、たとえばＳｉＯ2膜をマスクに用いて、エピタキシャルＳｉＣ層の表面を深さ１μｍ程度エッチングして、マスク合わせ用マーカー（図１〜図３には図示せず）を設ける。その後、不要となったＳｉＯ2膜を除去する。次に、同様に適宜パターニングされたマスク材料、たとえばＳｉＯ2膜をマスクに用いて、アルミニウムを、ウエハをたとえば５００℃に加熱した上で、所定のプロファイルとなるようにイオン注入して（室温でイオン注入することを排除するものではない）、ボディコンタクト領域７を形成する。良好なオーミック接触を得るために、アルミニウムを高不純物密度（たとえば１０20ｃｍ-3台）となるようにイオン注入する。マスクを除去した後、ウエハをたとえばＡｒ（アルゴン）とＳｉＨ4（シラン）の混合雰囲気中で、１７００℃に加熱して、イオン注入したアルミニウムを活性化させる（活性化アニールという）。この活性化アニールは、各パターン、プロファイルのイオン注入後に個別に行ってもよいし、最後にまとめて行ってもよいが、Ｓｉプロセスで行われているようにスクリーン酸化を行う場合には、増速酸化によりイオン注入層がなくなってしまうのを避けるために、各イオン注入後に個別に行うのが好ましい。
続いて、同様に適宜パターニングされたマスク材料、たとえばＳｉＯ2膜をマスクに用いて、イオン注入することにより、ソースコンタクト領域６とソース拡張領域６−１を形成する。この際、ソースコンタクト領域６は、良好なオーミック接触を得るために、リンを高不純物密度（たとえば１０20ｃｍ-3台）となるようにイオン注入する。一方、ソース拡張領域６−１は、低抵抗のｎ型でありさえすればよく、前述の図６、図７で説明したようにイオン注入によって耐圧低下となる致命的な量のリーク欠陥を生じないように、不純物密度を３×１０19ｃｍ-3未満にしなければならない。したがって、ソース拡張領域６−１のドーピング量は、３×１０19ｃｍ-3未満が好ましく、５×１０18ｃｍ-3とするのがさらに好ましい。イオン種としては、平行分散の小さい窒素を用いるのが好ましいが、ソースコンタクト領域６と同様にリンを用いることを排除するものではない。（窒素の場合、２×１０19ｃｍ-3程度以上のドーピングになると、この値を超える部分の活性化率が低下するので、ソースコンタクト領域６のように高不純物密度のｎ型領域を形成するためには、リンを用いるのが好ましい。）後でゲート電極１２の上端がソース拡張領域６−１の下端よりも上になるように、ソース拡張領域６−１は厚めにすることが望ましい。たとえば、窒素を最大７００ｋｅＶ（一般的な４００ｋｅＶ注入装置では、２価イオンを用いればよい）で注入した場合、注入深さは０．８μｍ強とすることができる。その後、マスクを除去し、活性化アニールを行う。次に、ウエハのおもて面にＳｉＯ2膜を堆積する。その後、フォトリソグラフィーにより、トレンチ１０を形成するためのＳｉＯ2膜マスクパターンを形成するためのレジストマスクを形成する。トレンチ１０を形成するにあたり、図２のような場合には、所望の耐圧を得るために、トレンチ１０の深さを適切に制御しなければならない。図３のような場合は、トレンチ１０はフィールドストッピング層２に届いていれば、理論上は耐圧が得られるが、ＳｉＣ基板１に達してしまうと、ＳｉＣ基板１内では基底面転位がランダムな方向に伝播しているため、埋め込み絶縁物１５の信頼性に問題をきたす危険性がある。形成したレジストマスクを用いてＳｉＯ2膜をパターニングし、次に、パターニングしたＳｉＯ2膜をマスクにしてエピタキシャルＳｉＣ層のソースコンタクト領域６の表面からエッチングして、トレンチ１０を形成する。もし、図２のように、トレンチ１０の底部に埋め込みｐ型領域８を設けるのであれば、トレンチ側壁を適切に保護した後、イオン注入と活性化アニールを行う。このとき、トレンチ内に尖角形状部がなくなるようにトレンチ形状改善用熱処理を行うと、同時に活性化アニールも行われるので、好ましい。または、図３のようにフィールドストッピング層２に届くトレンチ１０を形成するのであれば、埋め込み絶縁物１５を形成する。この場合も、埋め込み絶縁物１５を形成する前に、主としてフォトリソグラフィー工程に起因するトレンチ１０側壁の凹凸を除去する意味で、前記トレンチ形状改善用熱処理を行っておくのが好ましい。
次に、トレンチ１０の側壁に適切に密着するような条件、たとえばＳｉプロセスにおけるいわゆるＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）法によってＳｉＯ2膜を成膜し、さらに適切な雰囲気、たとえば１３００℃のＮ2で希釈されたＮ2Ｏ雰囲気で、所定時間、ウエハを熱処理して、所定の膜厚のゲート酸化膜１１を形成する。この膜厚は、ゲート駆動電圧と駆動電界強度に依存して決められるが、たとえば５０ナノメートルとすることができる。あらかじめＳｉＯ2膜を堆積しておくことにより、単に熱酸化によって所定の膜厚にする場合よりは、イオン注入層が増速酸化によってなくなってしまう危険性を避けることができる。続いて、Ｓｉプロセスと同様に、減圧ＣＶＤ法により、リンドープド多結晶シリコンを所定の膜厚堆積してトレンチ１０を埋め込み、アニールによってリンを活性化した後、パッド部（図１〜図３には図示せず）を残すように適宜保護した後、前記リンドープド多結晶シリコンを所要のパターンにエッチングして、ゲート電極１２を形成する。続いて、層間絶縁膜を形成するために、ＰＳＧ（Ｐｈｏｓｐｈｏｒ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）の堆積、リフローを行い、ＰＳＧにソース電極用のコンタクトホールを設ける。その後、おもて面に金属ニッケルとチタンを成膜し、パターニングする。続いて、おもて面をレジストで保護し、Ｓｉプロセスと同様に（順番は大幅に異なるが）、裏面の堆積物を除去した後、バッファードフッ酸に浸して裏面の酸化膜を除去する。裏面に金属ニッケルとチタンを成膜し、必要に応じてパターニングする。おもて面のレジストを除去した後、たとえばＡｒ雰囲気中でたとえば１０００℃の熱処理を行って、ＳｉＣとニッケル、チタンとの間でオーミック接触を得る。Ｓｉプロセスと同様に、ＰＳＧにゲートパッド（図１〜図３には図示せず）用のコンタクトホールを設け、おもて面にＡｌをスパッタ成膜した後パターニングする。必要に応じて、追加の熱処理を行って、デバイスを完成させる。完成したデバイスは、設計耐圧である１．２ｋＶ以上を達成した。
比較のため、ボディコンタクト領域７の下端の位置をソース拡張領域６−１の下端の位置と同程度にしたデバイスを作製してみたところ、ウエハ面内で局所的に、極端に耐圧歩留まりの悪い部分が見られた。ボディ領域５のドーピング量（不純物密度）を測定したところ、ドーピングの面内分布のために、ドーピング量（不純物密度）が低下している部分があった。この部分で計算上は空乏層が、前述のように通常より深くしたボディコンタクト領域７の下端近くに迫っていることが判明した。リーク欠陥はボディコンタクト領域７よりも下側のテール部で生じているので、計算上は空乏層がボディコンタクト領域７に接触していなくても、その下側のテール部に接した結果、実際には空乏層がテール部に残っているリーク欠陥に接触してしまったのであろうと考えられる。このように、本発明によれば、ソースコンタクト領域の下層にドーピング量を低下させたソース拡張領域を意図的に形成したので、良好なオーミック接触が得られるような高不純物密度の表面層を形成する場合に必要な高ドーズ量のイオン注入を行っているにもかかわらず、高ドーズ量のイオン注入によって耐圧歩留まりが低下する現象の影響を受けにくいのである。
本発明の実施例１にかかるトレンチＭＯＳＦＥＴの要部断面図である。 本発明の実施例１にかかるトレンチＭＯＳＦＥＴの変形の要部断面図である。 本発明の実施例１にかかるトレンチＭＯＳＦＥＴの別の変形の要部断面図である。 各種のイオン注入における各種イオンの投影飛程と平行分散の関係図である。 本発明にかかる予備実験において作製したｐｎ接合ダイオードの要部断面図である。 本発明にかかる予備実験において作製したｐｎ接合ダイオードの逆方向電流電圧特性図である。 本発明にかかる予備実験において得られた、注入原子密度とリーク欠陥密度の関係図である。 一般的な従来のトレンチＭＯＳＦＥＴの要部断面図である。
符号の説明
１ ＳｉＣ基板
２ フィールドストッピング層
３ 耐圧層、ドリフト層
４ 電流広がり層
５ ボディ領域
６ ソースコンタクト領域
６−１ ソース拡張領域
７ ボディコンタクト領域
８ 埋め込みｐ型領域
１０ トレンチ
１１ ゲート酸化膜
１２ ゲート電極
１３ チャネル
１５ 埋め込み絶縁物
２１ 層間絶縁膜
２２ ドレイン電極
２３ ソース電極
２４ アノード電極
２９ 表面保護膜。

Claims (9)

  1. 炭化珪素半導体基板上に順に積層される第１導電型の耐圧層と、第２導電型のボディ領域と、該ボディ領域の表面層にそれぞれ選択的なイオン注入により形成される第２導電型のボディコンタクト領域と第１導電型のソースコンタクト領域と、前記ソースコンタクト領域の表面から該領域と前記ボディ領域とを貫通するトレンチを有し、該トレンチの内表面に絶縁膜を介して埋設されるゲート電極を備え、前記ソースコンタクト領域は不純物密度が３×１０ 19 ｃｍ -3 以上で厚さ０．３μｍ〜０．４μｍであり、該ソースコンタクト領域の下に当該ソースコンタクト領域のイオン注入深さよりも深いテール部を備え、該テール部の下に、さらに選択的イオン注入により不純物密度が３×１０ 19 ｃｍ -3 未満で表面からの深さが１μｍ以下であるソース拡張領域を有し、前記埋設されるゲート電極の上端が前記ソースコンタクト領域の下端より上であることを特徴とする炭化珪素ＭＯＳ型半導体装置。
  2. 前記耐圧層と前記ボディ領域とのｐｎ接合への逆バイアス時に界面から伸びる空乏層が、前記ボディコンタクト領域下のテール部の注入損傷による欠陥領域に接触する前にアバランシェ降伏電圧に到達するか、あるいは前記空乏層が前記ソース拡張領域と接触することによりパンチスルーするように、前記ボディコンタクト領域の不純物密度および厚さが決められていることを特徴とする請求項１記載の炭化珪素ＭＯＳ型半導体装置。
  3. 前記ソース拡張領域の不純物密度が５×１０18ｃｍ-3以下であることを特徴とする請求項１記載の炭化珪素ＭＯＳ型半導体装置。
  4. ソースコンタクト領域形成用注入イオン種よりも、シリコンに対する質量比の小さいイオン種が、ソース拡張領域形成用の注入イオン種とされてなることを特徴とする、請求項１記載の炭化珪素ＭＯＳ型半導体装置。
  5. 前記ソース拡張領域形成用の注入イオン種の質量数が１８以下あることを特徴とする請求項１記載の炭化珪素ＭＯＳ型半導体装置。
  6. 第１導電型がｎ型であって、ソースコンタクト領域形成用イオン種が主としてリンであり、ソース拡張領域形成用イオン種が主として窒素であることを特徴とする請求項１記載の炭化珪素ＭＯＳ型半導体装置。
  7. 第１導電型がｐ型であって、ソースコンタクト領域形成用イオン種が主としてアルミニウムであり、ソース拡張領域形成用イオン種が主としてホウ素であることを特徴とする請求項１記載の炭化珪素ＭＯＳ型半導体装置。
  8. 炭化珪素半導体の結晶型が六方晶であることを特徴とする請求項１記載の炭化珪素ＭＯＳ型半導体装置。
  9. 炭化珪素半導体基板の主要な主面が｛０００１｝面であることを特徴とする請求項１記載の炭化珪素ＭＯＳ型半導体装置。
JP2008075281A 2008-03-24 2008-03-24 炭化珪素ｍｏｓ型半導体装置 Expired - Fee Related JP5369464B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008075281A JP5369464B2 (ja) 2008-03-24 2008-03-24 炭化珪素ｍｏｓ型半導体装置
US12/409,964 US9041006B2 (en) 2008-03-24 2009-03-24 Silicon carbide MOS semiconductor device
DE102009014583.4A DE102009014583B4 (de) 2008-03-24 2009-03-24 Siliziumcarbid-MOS-Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008075281A JP5369464B2 (ja) 2008-03-24 2008-03-24 炭化珪素ｍｏｓ型半導体装置

Publications (2)

Publication Number Publication Date
JP2009231545A JP2009231545A (ja) 2009-10-08
JP5369464B2 true JP5369464B2 (ja) 2013-12-18

Family

ID=41011428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008075281A Expired - Fee Related JP5369464B2 (ja) 2008-03-24 2008-03-24 炭化珪素ｍｏｓ型半導体装置

Country Status (3)

Country Link
US (1) US9041006B2 (ja)
JP (1) JP5369464B2 (ja)
DE (1) DE102009014583B4 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5732790B2 (ja) 2010-09-14 2015-06-10 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8785278B2 (en) * 2012-02-02 2014-07-22 Alpha And Omega Semiconductor Incorporated Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact
WO2013172079A1 (ja) * 2012-05-15 2013-11-21 三菱電機株式会社 半導体装置及びその製造方法
CN104969357B (zh) * 2013-02-05 2019-02-01 三菱电机株式会社 绝缘栅型碳化硅半导体装置及其制造方法
US9318600B2 (en) 2013-04-16 2016-04-19 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor device and method for manufacturing same
JP2015002279A (ja) * 2013-06-17 2015-01-05 トヨタ自動車株式会社 半導体装置の製造方法
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
JP2015046502A (ja) * 2013-08-28 2015-03-12 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US10868169B2 (en) 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US20150084063A1 (en) * 2013-09-20 2015-03-26 Cree, Inc. Semiconductor device with a current spreading layer
JP6320799B2 (ja) * 2014-03-07 2018-05-09 住友重機械工業株式会社 半導体装置の製造方法
DE102014119544B4 (de) * 2014-12-23 2023-08-17 Infineon Technologies Ag Halbleitervorrichtung
US9899512B2 (en) * 2016-02-24 2018-02-20 General Electric Company Silicon carbide device and method of making thereof
JP6470214B2 (ja) * 2016-03-16 2019-02-13 株式会社東芝 半導体装置
JP2017188607A (ja) * 2016-04-07 2017-10-12 トヨタ自動車株式会社 ＳｉＣ基板を利用する半導体装置
JP2018006639A (ja) * 2016-07-06 2018-01-11 株式会社東芝 半導体装置及びその製造方法
JP6950290B2 (ja) 2017-06-09 2021-10-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7054853B2 (ja) * 2018-02-07 2022-04-15 パナソニックＩｐマネジメント株式会社 炭化珪素半導体素子およびその製造方法
JP2019175930A (ja) * 2018-03-27 2019-10-10 エイブリック株式会社 半導体装置及びその製造方法
DE102019105812B4 (de) 2019-03-07 2022-08-25 Infineon Technologies Ag Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
JP7443853B2 (ja) * 2020-03-17 2024-03-06 富士電機株式会社 炭化珪素半導体装置
WO2022054241A1 (ja) * 2020-09-11 2022-03-17 サンケン電気株式会社 半導体装置
CN115117151B (zh) * 2022-08-25 2023-01-10 深圳芯能半导体技术有限公司 一种具复合元胞结构的igbt芯片及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3744175B2 (ja) * 1997-02-14 2006-02-08 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4568930B2 (ja) * 1998-10-16 2010-10-27 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4678902B2 (ja) 1999-09-02 2011-04-27 富士電機システムズ株式会社 炭化けい素ｕｍｏｓ半導体素子およびその製造方法
JP4568929B2 (ja) * 1999-09-21 2010-10-27 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6445037B1 (en) * 2000-09-28 2002-09-03 General Semiconductor, Inc. Trench DMOS transistor having lightly doped source structure
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
JP2005026391A (ja) * 2003-07-01 2005-01-27 Sanyo Electric Co Ltd Ｍｏｓ型半導体装置
JP2006066439A (ja) * 2004-08-24 2006-03-09 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4761942B2 (ja) * 2004-11-16 2011-08-31 株式会社東芝 半導体装置
JP4604241B2 (ja) 2004-11-18 2011-01-05 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
JP4986408B2 (ja) 2005-04-22 2012-07-25 ローム株式会社 半導体装置およびその製造方法
JP2007013058A (ja) * 2005-07-04 2007-01-18 Toshiba Corp 半導体装置
JP5017865B2 (ja) * 2006-01-17 2012-09-05 富士電機株式会社 半導体装置
JP2007287992A (ja) 2006-04-18 2007-11-01 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置およびその製造方法
JP4533360B2 (ja) 2006-09-19 2010-09-01 パナホーム株式会社 座屈拘束ブレース、座屈拘束ブレースを用いた耐力フレーム、及び座屈拘束ブレースの製造方法
JP2009033036A (ja) * 2007-07-30 2009-02-12 Hitachi Ltd 半導体装置及びこれを用いた電気回路装置

Also Published As

Publication number Publication date
US20090236612A1 (en) 2009-09-24
US9041006B2 (en) 2015-05-26
DE102009014583A1 (de) 2009-10-01
DE102009014583B4 (de) 2019-09-05
JP2009231545A (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
JP5369464B2 (ja) 炭化珪素ｍｏｓ型半導体装置
US10784338B2 (en) Field effect transistor devices with buried well protection regions
US9954054B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
TWI520337B (zh) 階梯溝渠式金氧半場效電晶體及其製造方法
JP5628462B1 (ja) 半導体装置およびその製造方法
US9306061B2 (en) Field effect transistor devices with protective regions
JP6988175B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2010044226A1 (ja) 半導体装置およびその製造方法
JP5261907B2 (ja) トレンチゲート型炭化珪素半導体装置
CN107039268B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP2012243966A (ja) 半導体装置
JP2010087397A (ja) 炭化珪素半導体装置
JP2017059600A (ja) 半導体装置及びその製造方法
JP5800107B2 (ja) 炭化珪素半導体装置
US20190363161A1 (en) Semiconductor device and method of manufacturing the same
JP2014090057A (ja) 炭化珪素半導体装置
JP4842527B2 (ja) 半導体装置の製造方法
JP4929621B2 (ja) Ｍｏｓゲート型炭化珪素半導体装置
US9076761B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP5316428B2 (ja) 炭化珪素半導体装置およびその製造方法
US9806167B2 (en) Method for manufacturing silicon carbide semiconductor device
KR101386132B1 (ko) 트렌치 구조를 갖는 ＳｉＣ ＭＯＳＦＥＴ 및 그 제조방법
JPWO2018096722A1 (ja) 半導体装置
JP2016004955A (ja) 炭化珪素半導体装置及びその製造方法
JP2012099834A (ja) Ｍｏｓゲート型炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20110315

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R150 Certificate of patent or registration of utility model

Ref document number: 5369464

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees