DE112011101254B4 - Leistungshalbleiterbauteile und Verfahren zu deren Herstellung - Google Patents

Leistungshalbleiterbauteile und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE112011101254B4
DE112011101254B4 DE112011101254.3T DE112011101254T DE112011101254B4 DE 112011101254 B4 DE112011101254 B4 DE 112011101254B4 DE 112011101254 T DE112011101254 T DE 112011101254T DE 112011101254 B4 DE112011101254 B4 DE 112011101254B4
Authority
DE
Germany
Prior art keywords
zone
well
insulating layer
conductivity type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112011101254.3T
Other languages
English (en)
Other versions
DE112011101254T5 (de
Inventor
Shiro Hino
Naruhisa Miura
Shuhei Nakata
Kenichi Ohtsuka
Shoyu Watanabe
Akihiko Furukawa
Yukiyasu Nakao
Masayuki Imaizumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112011101254T5 publication Critical patent/DE112011101254T5/de
Application granted granted Critical
Publication of DE112011101254B4 publication Critical patent/DE112011101254B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out

Abstract

Leistungshalbleiterbauteil, das Folgendes aufweist: – ein Halbleitersubstrat (20) eines ersten Leitfähigkeitstyps; – eine Drift-Schicht (21) des ersten Leitfähigkeitstyps, die auf einer ersten Hauptflächenseite des Halbleitersubstrats (20) ausgebildet ist; – eine Zellenzone, die in einem Teil einer Oberflächenschicht der Drift-Schicht (21) ausgebildet und durch eine Mehrzahl von Einheitszellen gebildet ist; – eine erste Wannenzone (41) eines zweiten Leitfähigkeitstyps, welche in der Zellenzone ausgebildet ist; – eine zweite Wannenzone (42, 43) des zweiten Leitfähigkeitstyps, die außerhalb der Zellenzone ausgebildet ist; – eine Gate-Isolierschicht (30), die auf der Zellenzone und auf der Zellenzonenseite auf der zweiten Wannenzone (42, 43) ausgebildet ist; – eine Feldisolierschicht (31), die auf einer zur Zellenzonenseite entgegengesetzten Seite auf der zweiten Wannenzone (42, 43) ausgebildet ist und eine größere Schichtdicke hat als die Gate-Isolierschicht (30); – eine Gate-Elektrode (50), die auf der Gate-Isolierschicht (30) und der Feldisolierschicht (31) ausgebildet ist; – eine Source-Kontaktöffnung (61), die so ausgebildet ist, dass sie die Gate-Isolierschicht (30) auf der Zellenzone durchdringt; – eine zweite Wannenkontaktöffnung (63), die so ausgebildet ist, dass sie die Feldisolierschicht (31) auf der zweiten Wannenzone (42, 43) durchdringt; – einen Source-Kontaktfleck (10), um die Zellenzone und die zweite Wannenzone (42, 43) durch die Source-Kontaktöffnung (61) und die zweite Wannenkontaktöffnung (63) hindurch elektrisch zu verbinden; und – eine Drain-Elektrode (13), die auf einer zweiten Hauptflächenseite ausgebildet ist, die zur ersten Hauptfläche entgegengesetzt ist, wobei die zweite Wannenzone (42, 43) als eine durchgehende Wannenzone ausgebildet ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf Leistungshalbleiterbauteile wie etwa Siliciumcarbidleistungshalbleiterbauteile.
  • Stand der Technik
  • Die Druckschrift US 2008/0315297 A1 betrifft ein Leistungshalbleiterbauteil, welches unter anderem ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, eine Drift-Schicht des ersten Leitfähigkeitstyps, eine Zellenzone und eine zweite Wannenzone aufweist.
  • Ein weiteres Leistungshalbleiterbauteil ist aus der nachveröffentlichten Druckschrift DE 11 2009 005 320 T5 bekannt.
  • In einem Leistungshalbleiterbauteil, das durch einen in Patentschrift 1 beschriebenen leistungsstarken vertikalen Metalloxidhalbleiter-Feldeffekttransistor (MOSFET) und eine Diode gebildet ist, ist die Diode in mindestens einer Linie in einem an einen Umfangsrandteil einer Zellenzone des MOSFETs angrenzenden Bereich, d. h. einem Gate-Kontaktabschnitt angeordnet, wie in 1 und 2 desselben Dokuments gezeigt ist. Wie in 2 desselben Dokuments gezeigt, absorbiert jede Diode ein Defektelektron, das bei einer Vorwärtsspannung aus einer P-Wanne und einer P-Basis in eine Halbleiterschicht des P-Typs auf einer Drain-Seite injiziert wird, wenn der MOSFET von einem EIN-Zustand zu einem AUS-Zustand umgeschaltet wird. Aus diesem Grund kann der in demselben Dokument offenbarte Aufbau verhindern, dass ein in 3 desselben Dokuments gezeigter parasitärer Transistor eingeschaltet wird, wenn der MOSFET von der Vorwärtsspannung zu einer Rückwärtsspannung umgeschaltet wird.
  • Bei dem Aufbau ist in demselben Dokument die P-Basis, bei der es sich um die P-Wanne des MOSFETs handeln soll, durch ein hinteres Gate elektrisch an eine Source-Elektrode angeschlossen, wie in 2 gezeigt ist.
  • Schriftstück aus dem Stand der Technik
  • Patentschrift
    • Patentschrift 1: Japanische Patentanmeldung mit der Offenlegungsnummer JP H05-198816 A (1 bis 3)
  • Zusammenfassung der Erfindung
  • Problem, das durch die Erfindung gelöst werden soll
  • Probleme, die durch die vorliegende Erfindung gelöst werden sollen, werden nachstehend mit Bezug auf 2 der Patentschrift 1 beschrieben.
  • Wenn der in der Patentschrift 1 beschriebene MOSFET von einem EIN-Zustand zu einem AUS-Zustand umgeschaltet wird, steigt eine Drain-Spannung des MOSFETs, d. h. eine Spannung einer Drain-Elektrode abrupt an und erreicht in manchen Fällen ungefähr mehrere hundert V. Durch den Anstieg der Drain-Spannung entsteht ein Verschiebungsstrom auf der Seite einer Drain-Elektrode und der Seite einer Source-Elektrode durch eine Sperrschichtkapazität, die sich zwischen einer P-Wanne und einer N-Drain-Schicht bildet, wenn der AUS-Zustand herbeigeführt ist. Der Verschiebungsstrom entsteht auch in einer Diode sowie einer P-Wanne des MOSFETs in der P-Wanne oder an einer Stelle, an der eine Zone des P-Typs in der N-Drain-Schicht vorgesehen ist, genauso wie in der P-Wanne.
  • Der auf der Drain-Elektrodenseite entstandene Verschiebungsstrom fließt genau zur Drain-Elektrode, und der auf der Source-Elektrodenseite entstandene Verschiebungsstrom fließt über die P-Wanne oder die Zone des P-Typs zur Source-Elektrode.
  • Im Falle des in der Patentschrift 1 beschriebenen Leistungshalbleiterbauteils sind eine Source-Elektrode und eine Feldplatte, wie in der Beschreibung des verwandten Stands der Technik, elektrisch aneinander angeschlossen. Aus diesem Grund fließt beispielsweise in einem in 2(C) gezeigten Abschnitt ein Verschiebungsstrom, der in eine unter einem Gate-Kontaktfleck vorgesehene P-Wanne fließt, zu einer Kontaktöffnung, die mit der Feldplatte in einer MOSFET-Zellenrichtung in der unter dem Gate-Kontaktfleck vorgesehenen P-Wanne verbunden ist, und fließt durch die Feldplatte in die Source-Elektrode.
  • Eine Fläche der unter dem Gate-Kontaktfleck vorgesehenen P-Wanne ist viel größer als die Flächen einer P-Wanne einer MOSFET-Zelle und einer P-Wanne einer Diodenzelle. Wenn der Verschiebungsstrom in die unter dem Gate-Kontaktfleck vorgesehene P-Wanne fließt, entsteht eine nicht unbeachtliche Spannung in der P-Wanne, weil die P-Wanne, die selbst eine große Fläche besitzt, und eine Kontaktöffnung Widerstände haben, die in gewissem Maße große Widerstandswerte besitzen. Im Ergebnis entsteht ein vergleichsweise hohes elektrisches Potential an einer Stelle in einer P-Wanne, die einen großen Abstand in einer Ebenenrichtung von einer Stelle (einer Kontaktöffnung) hat, an der die P-Wanne durch die Feldplatte elektrisch an eine Source-Elektrode (die für gewöhnlich an ein Massepotential gelegt ist) angeschlossen ist.
  • Dieses elektrische Potential steigt, wenn der Verschiebungsstrom zunimmt, und steigt, wenn eine Schwankung dV/dt einer Drain-Spannung V zu einem Zeitpunkt t höher wird.
  • In dem den MOSFET enthaltenden Leistungshalbleiterbauteil, entsteht in der wie vorstehend beschriebenen P-Wanne, wenn sich die Spannung der Gate-Elektrode 0 V nähert, unmittelbar, nachdem der MOSFET vom Ein- zum AUS-Zustand umschaltet, an einer Stelle eine hohe Spannung, an der eine Gate-Isolierschicht des MOSFETS zwischen die P-Wanne und die Gate-Elektrode eingesetzt ist, und die Gate-Isolierschicht wird in manchen Fällen durch ein von der hohen Spannung herrührendes starkes elektrisches Feld zerstört.
  • Die vorliegende Erfindung wurde gemacht, um das Problem zu lösen, und eine Aufgabe besteht darin, ein Leistungshalbleiterbauteil, das einen mit einer hohen Geschwindigkeit zu schaltenden MOSFET umfasst, der ein Auftreten eines dielektrischen Durchbruchs zwischen einer Gate-Elektrode und einer Source-Elektrode beim Schalten unterdrückt und über hohe Zuverlässigkeit verfügt, und ein Verfahren zu dessen Herstellung bereitzustellen.
  • Mittel zur Lösung des Problems
  • Ein Leistungshalbleiterbauteil gemäß der vorliegenden Erfindung umfasst ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, eine Drift-Schicht des ersten Leitfähigkeitstyps, die auf einer ersten Hauptfläche des Halbleitersubstrats ausgebildet ist, eine Mehrzahl an ersten Wannenzonen eines zweiten Leitfähigkeitstyps, die in einem Teil einer Oberflächenschicht der Drift-Schicht ausgebildet ist, eine Source-Zone des ersten Leitfähigkeitstyps, die in einem Teil einer Oberflächenschicht jeweils der ersten Wannenzonen ausgebildet ist, eine zweite Wannenzone des zweiten Leitfähigkeitstyps, die separat von den ersten Wannenzonen, die ersten Wannenzonen umgebend ausgebildet ist, eine Gate-Isolierschicht, die auf den ersten Wannenzonen und der Source-Zone und auf der ersten Wannenzonenseite auf der zweiten Wannenzone ausgebildet ist, eine Feldisolierschicht, die auf einer der ersten Wannenzonenseite entgegengesetzten Seite auf der zweiten Wannenzone ausgebildet ist und eine größere Schichtdicke hat als die Gate-Isolierschicht, eine Gate-Elektrode, die auf der Feldisolierschicht und der Gate-Isolierschicht ausgebildet ist, einen Source-Kontaktfleck, um die erste Wannenzone und die zweite Wannenzone durch eine Source-Kontaktöffnung, die auf der ersten Wannenzone so ausgebildet ist, dass sie die Gate-Isolierschicht durchdringt, und eine zweite Wannenkontaktöffnung hindurch elektrisch zu verbinden, die auf der zweiten Wannenzone so ausgebildet ist, dass sie die Feldisolierschicht durchdringt, einen Gate-Kontaktfleck, der elektrisch an die Gate-Elektrode angeschlossen ist, und eine Drain-Elektrode, die auf einer zweiten Hauptfläche des Halbleitersubstrats vorgesehen ist.
  • Außerdem umfasst ein Verfahren gemäß der vorliegenden Erfindung zum Herstellen eines Leistungshalbleiterbauteils die Schritte des Ausbildens einer Drift-Schicht eines ersten Leitfähigkeitstyps auf einer ersten Hauptfläche eines Halbleitersubstrats des ersten Leitfähigkeitstyps, des Ausbildens einer Mehrzahl an ersten Wannenzonen eines zweiten Leitfähigkeitstyps in einem Teil einer Oberflächenschicht der Drift-Schicht, des Ausbildens einer Source-Zone des ersten Leitfähigkeitstyps in einem Teil einer Oberflächenschicht jeweils der ersten Wannenzonen, des Ausbildens einer zweiten Wannenzone des zweiten Leitfähigkeitstyps separat von den ersten Wannenzonen, die ersten Wannenzonen umgebend, des Ausbildens einer Feldisolierschicht auf einer zur ersten Wannenzonenseite entgegengesetzten Seite auf der zweiten Wannenzone, des Ausbildens einer Gate-Isolierschicht, die eine kleinere Schichtdicke hat als die Feldisolierschicht, auf den ersten Wannenzonen und der Source-Zone, und des Ausbildens auf der ersten Wannenzonenseite auf der zweiten Wannenzone einer Gate-Elektrode auf der Feldisolierschicht und der Gate-Isolierschicht, des Ausbildens einer ersten Wannenkontaktöffnung auf der zweiten Wannenzone, und zwar so, dass sie die Gate-Isolierschicht durchdringt, des Ausbildens einer zweiten Wannenkontaktöffnung auf der zweiten Wannenzone, und zwar so, dass sie die Feldisolierschicht durchdringt, des Ausbildens eines Source-Kontaktflecks, um die erste Wannenzone und die zweite Wannenzone durch die erste Source-Kontaktöffnung, die erste Wannenkontaktöffnung und die zweite Wannenkontaktöffnung hindurch elektrisch zu verbinden, des Ausbildens eines Gate-Kontaktflecks, der elektrisch an die Gate-Elektrode angeschlossen ist, und des Ausbildens einer Drain-Elektrode auf einer zweiten Hauptfläche des Halbleitersubstrats.
  • Wirkung der Erfindung
  • Entsprechend dem Leistungshalbleiterbauteil gemäß der vorliegenden Erfindung ist es auch in dem Fall, in dem das Leistungshalbleiterbauteil mit einer hohen Geschwindigkeit betrieben wird, möglich, einen dielektrischen Durchbruch einer Gate-Isolierschicht zu unterdrücken, ohne ein elektrisches Feld mit einer hohen Stärke an die Gate-Isolierschicht anzulegen, wodurch eine höhere Zuverlässigkeit erzielt wird.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Draufsicht, die typischerweise ein Leistungshalbleiterbauteil gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt.
  • 2 ist eine Draufsicht, die typischerweise das Leistungshalbleiterbauteil gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt.
  • 3 ist eine Schnittansicht, die typischerweise einen Abschnitt eines Teils des Leistungshalbleiterbauteils gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt.
  • 4 ist eine Schnittansicht, die typischerweise den Abschnitt des Teils des Leistungshalbleiterbauteils gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt.
  • 5 ist eine Schnittansicht, die typischerweise einen Teil des Leistungshalbleiterbauteils darstellt, um einen Prozess zum Herstellen des Leistungshalbleiterbauteils gemäß der ersten Ausführungsform der vorliegenden Erfindung zu erläutern.
  • 6 ist eine Schnittansicht, die typischerweise den Teil des Leistungshalbleiterbauteils darstellt, um den Prozess zum Herstellen des Leistungshalbleiterbauteils gemäß der ersten Ausführungsform der vorliegenden Erfindung zu erläutern.
  • 7 ist eine Schnittansicht, die typischerweise den Teil des Leistungshalbleiterbauteils gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt.
  • 8 ist ein Schaltschema zur Erläuterung eines Ersatzschaltbildmodells des Leistungshalbleiterbauteils gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • 9 ist eine Drauf- und Schnittansicht, die typischerweise ein vereinfachtes Element zum Auswerten einer Ersatzschaltbildmodellgültigkeit des Leistungshalbleiterbauteils gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt.
  • 10 ist eine grafische Darstellung, die ein zeitliches Ansprechen des die Ersatzschaltbildmodellgültigkeit des Leistungshalbleiterbauteils gemäß der ersten Ausführungsform der vorliegenden Erfindung auswertenden vereinfachten Elements darstellt.
  • 11 ist eine Draufsicht, die typischerweise das Leistungshalbleiterbauteil gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt.
  • 12 ist eine Draufsicht, die typischerweise eine Auslegung des Leistungshalbleiterbauteils gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt.
  • 13 ist eine Schnittansicht, die typischerweise einen Teil des Leistungshalbleiterbauteils darstellt, um den Prozess zum Herstellen des Leistungshalbleiterbauteils gemäß der ersten Ausführungsform der vorliegenden Erfindung zu erläutern.
  • 14 ist eine Draufsicht, die typischerweise ein Leistungshalbleiterbauteil gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt.
  • 15 ist eine Schnittansicht, die typischerweise einen Teil des Leistungshalbleiterbauteils darstellt, um einen Prozess zum Herstellen des Leistungshalbleiterbauteils gemäß der zweiten Ausführungsform der vorliegenden Erfindung zu erläutern.
  • 16 ist eine Schnittansicht, die typischerweise einen Teil des Leistungshalbleiterbauteils darstellt, um den Prozess zum Herstellen des Leistungshalbleiterbauteils gemäß der zweiten Ausführungsform der vorliegenden Erfindung zu erläutern.
  • 17 ist eine Schnittansicht, die typischerweise einen Abschnitt eines Teils eines Leistungshalbleiterbauteils gemäß einer dritten Ausführungsform der vorliegenden Erfindung darstellt.
  • 18 ist eine Schnittansicht, die typischerweise den Abschnitt des Teils des Leistungshalbleiterbauteils gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt.
  • 19 ist eine Draufsicht, die typischerweise das Leistungshalbleiterbauteil gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt.
  • 20 ist eine Schnittansicht, die typischerweise einen Abschnitt eines Teils des Leistungshalbleiterbauteils gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt.
  • 21 ist eine Schnittansicht, die typischerweise den Abschnitt des Teils des Leistungshalbleiterbauteils gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt.
  • 22 ist eine Draufsicht, die typischerweise ein Leistungshalbleiterbauteil gemäß einer vierten Ausführungsform der vorliegenden Erfindung darstellt.
  • 23 ist eine Schnittansicht, die typischerweise einen Abschnitt eines Teils des Leistungshalbleiterbauteils gemäß der vierten Ausführungsform der vorliegenden Erfindung darstellt.
  • 24 ist eine Schnittansicht, die typischerweise den Abschnitt des Teils des Leistungshalbleiterbauteils gemäß der vierten Ausführungsform der vorliegenden Erfindung darstellt.
  • 25 ist eine Schnittansicht, die typischerweise einen Abschnitt eines Teils eines Leistungshalbleiterbauteils gemäß einer fünften Ausführungsform der vorliegenden Erfindung darstellt.
  • 26 ist eine Schnittansicht, die typischerweise den Abschnitt des Teils des Leistungshalbleiterbauteils gemäß der fünften Ausführungsform der vorliegenden Erfindung darstellt.
  • Ausführungsformen zur Umsetzung der Erfindung
  • Erste Ausführungsform
  • In einer ersten Ausführungsform der vorliegenden Erfindung erfolgt eine Beschreibung, indem ein Leistungshalbleiterbauteil als Beispiel verwendet wird, das hauptsächlich einen Vertikalkanal-Siliciumcarbid-MOSFET des n-Typs umfasst. Obwohl die Beschreibung erfolgt, indem ein erster Leitfähigkeitstyp als n-Typ und ein zweiter Leitfähigkeitstyp als p-Typ in den folgenden jeweiligen Ausführungsformen angesetzt wird, kann der Leitfähigkeitstyp eines Halbleiters auch umgekehrt sein.
  • 1 ist eine Draufsicht, die typischerweise ein Leistungshalbleiterbauteil von oben her gesehen darstellt, das hauptsächlich einen Siliciumcarbid-MOSFET umfasst, bei dem es sich um das Leistungshalbleiterbauteil gemäß der ersten Ausführungsform der vorliegenden Erfindung handeln soll. In 1 ist ein Source-Kontaktfleck 10 in einem mittleren Teil einer Oberfläche des Leistungshalbleiterbauteils vorgesehen. Ein Gate-Kontaktfleck 11 ist von einer Oberfläche her gesehen auf einer der Seiten des Source-Kontaktflecks 10 vorgesehen. Darüber hinaus ist eine Gate-Verdrahtung 12 so vorgesehen, dass sie den Source-Kontaktfleck 10 umgibt, wobei eine Verlängerung vom Gate-Kontaktfleck 11 ausgeht.
  • Der Source-Kontaktfleck 10 ist elektrisch an Source-Elektroden von Einheitszellen von MOSFETs angeschlossen, die in einem unteren Teil des Source-Kontaktflecks 10 vorgesehen sind, und der Gate-Kontaktfleck 11 und die Gate-Verdrahtung 12 sind elektrisch an eine Gate-Elektrode der Einheitszelle angeschlossen und dienen dazu, an die Gate-Elektrode eine Gate-Spannung anzulegen, die von einer externen Steuerschaltung zugeführt wird.
  • 2 ist eine perspektivische Draufsicht, die Schichten darstellt, die unter dem Source-Kontaktfleck 10, dem Gate-Kontaktfleck 11 u. dgl. im Halbleiterbauteil gemäß der in 1 von oben her gesehen gezeigten vorliegenden Ausführungsform vorgesehen sind. In 2 ist eine Öffnung, die als zweite Wannenkontaktöffnung 63 bezeichnet ist, in einem unteren Teil um den in 1 dargestellten Source-Kontaktfleck 10 herum so ausgebildet, dass sie eine (nicht gezeigte) Zwischenlagenisolierschicht, die auf einer gesamten Oberfläche eines unteren Teils des Source-Kontaktflecks 10 vorgesehen ist, und eine (nicht gezeigte) darunter vorgesehene Feldisolierschicht durchdringt. Außerdem ist eine erste Wannenkontaktöffnung 62 so ausgebildet, dass sie eine (nicht gezeigte) Zwischenlagenisolierschicht und eine (nicht gezeigte) darunter vorgesehene Feldisolierschicht an einer Innenseite der zweiten Wannenkontaktöffnung 63 durchdringt. Eine Grenze zwischen der Gate-Isolierschicht und der Feldisolierschicht, die unter der Zwischenlagenisolierschicht ausgebildet sind (eine Gate-Isolierschicht- und Feldisolierschichtgrenze 33), ist zwischen der ersten Wannenkontaktöffnung 62 und der zweiten Wannenkontaktöffnung 63 positioniert. Zweite Wannenzonen 42 und 43, die aus Siliciumcarbid des p-Typs gebildet sind, sind auf einer Schicht ausgebildet, die aus Siliciumcarbid gebildet und unter der zweiten Wannenkontaktöffnung 63 und der ersten Wannenkontaktöffnung 62 vorgesehen ist. Außerdem ist eine Übergangsabschlussverlängerungzone 40 (JTE-Zone, JTE – Junction Termination Extension) auf einer Außenseite der zweiten Wannenzonen 42 und 43 vorgesehen. Eine Feldstoppzone 81, die aus Siliciumcarbid des n-Typs gebildet ist, ist in einem vorbestimmten Abstand auf einer weiteren Außenseite der JTE-Zone 40 vorgesehen.
  • In der Draufsicht von 2 ist eine mit einer großen Anzahl der Einheitszellen versehene Zellenzone auf einer Innenseite angeordnet, die von der zweiten Wannenkontaktöffnung 63, der ersten Wannenkontaktöffnung 62 und den zweiten Wannenzonen 42 und 43 umgeben ist. Die Zellenzone weist eine Mehrzahl an Source-Kontaktöffnungen 61, die auf der Zwischenlagenisolierschicht ausgebildet sind, und eine erste Wannenzone 41 auf, die aus Siliciumcarbid des p-Typs in den jeweiligen unteren Teilen ausgebildet ist.
  • Zusätzlich ist eine (nicht gezeigte) Gate-Elektrode auf einem Teil des oberen Abschnitts der zweiten Wannenzonen 42 und 43 durch eine Gate-Isolierschicht oder eine Feldisolierschicht hindurch ausgebildet, und eine Gate-Kontaktöffnung 64, bei der es sich um eine Öffnung handeln soll, um den Gate-Kontaktfleck 11, die Gate-Verdrahtung 12 und die Gate-Elektrode elektrisch anzuschließen, ist so ausgebildet, dass sie eine Zwischenlagenisolierschicht durchdringt.
  • 3 und 4 sind typische Schnittansichten, die ein Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsformen zeigen, und stellen typischerweise einen Ausschnitt eines Abschnitts A-A' bzw. einen Ausschnitt eines B-B' der Draufsicht von 2 dar.
  • In 3 und 4 ist eine durch Siliciumcarbid des n-Typs gebildete Drift-Schicht 21 auf einer Oberfläche eines aus Siliciumcarbid des n-Typs gebildeten Halbleitersubstrats 20 geringen Widerstands ausgebildet. Die aus Siliciumcarbid des p-Typs gebildeten zweiten Wannenzonen 42 und 43 sind in einem Oberflächenschichtabschnitt der Drift-Schicht 21 an einer Stelle ausgebildet, die fast einer Zone entspricht, an der der Gate-Kontaktfleck 11 und die Gate-Verdrahtung 12 vorgesehen sind, die mit Bezug auf 2 beschrieben wurden.
  • Die durch das Siliciumcarbid des p-Typs gebildeten ersten Wannenzonen 41 sind zumindest in einem vorbestimmten Abstand von den zweiten Wannenzonen 42 und 43 im Oberflächenschichtabschnitt der Drift-Schicht 21 auf beiden Seiten der zweiten Wannenzone 43 in 3 und einer rechten Seite der Wannenzone 42 in 4 vorgesehen, d. h. einer Seite B' (einer Innenseite, die in 2 von den zweiten Wannenzonen 42 und 43 umgeben ist). Eine Zone, in der die erste Wannenzone 41 o. dgl. ausgebildet ist, entspricht der mit Bezug auf 2 beschriebenen Zellenzone.
  • Eine durch das Siliciumcarbid des n-Typs gebildete Source-Zone 80 ist an einer Stelle, die um einen vorbestimmten Abstand vom Außenumfang der Wannenzone 41 zurückgesetzt ist, in jedem Oberflächenschichtabschnitt der ersten Wannenzone 41 ausgebildet. Außerdem ist eine erste Wannenkontaktzone 46 des p-Typs, die einen geringen Widerstand hat und aus Siliciumcarbid gebildet ist, in einem Oberflächenschichtabschnitt eines durch die Source-Zone 80 in der ersten Wannenzone 41 umgebenen inneren Teils vorgesehen. Darüber hinaus sind eine zweite und eine dritte Wannenkontaktzone 47 und 48 des p-Typs, die geringe Widerstände haben und durch Siliciumcarbid gebildet sind, jeweils in den unteren Teilen der ersten und zweiten Wannenkontaktöffnung 62 und 63 in den Oberflächenschichtabschnitten der zweiten Wannenzonen 42 und 43 vorgesehen.
  • Die aus Siliciumcarbid gebildete JTE-Zone 40 des p-Typs ist im Oberflächenschichtabschnitt der Drift-Schicht 21 auf der linken Seite der zweiten Wannenzone 42 in 4 (der Seite B, der Außenseite in 2) ausgebildet. Die durch Siliciumcarbid gebildete Feldstoppzone 81 des n-Typs ist in einem vorbestimmten Abstand auf einer weiteren linken Seite der JTE-Zone 40 in 4 (der Seite B, der Außenseite von 2) ausgebildet.
  • Eine aus Siliciumdioxid gebildete Gate-Isolierschicht 30 oder eine aus Siliciumdioxid gebildete Feldisolierschicht 31 ist in Kontakt mit der Drift-Schicht 21 ausgebildet, in der die erste Wannenzone 41, die zweiten Wannenzonen 42 und 43, die Source-Zone 80, die erste Wannenkontaktzone 46, die zweite Wannenkontaktzone 47, die dritte Wannenkontaktzone 48 und die Feldstoppzone 81 ausgebildet sind. Die Gate-Isolierschicht 30 ist auf der ersten Wannenzone 41 als Zellenzone und ein Umfang von dieser und auf der Seite der ersten Wannenzone 41 des oberen Teils der zweiten Wannenzone 42 ausgebildet, und die Feldisolierschicht 31 ist auf einer der Seite der ersten Wannenzone 41 entgegengesetzten Seite im oberen Teil der zweiten Wannenzone 42 (der Innenseite von 3, der linken Seite von 4, der Seite B und der Außenseite von 2) ausgebildet. Im Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform ist die Gate-Isolierschicht- und Feldisolierschichtgrenze 33, bei der es sich um die Grenze zwischen der Gate-Isolierschicht 30 und der Feldisolierschicht 31 handeln soll, auf den zweiten Wannenzonen 42 und 43 ausgebildet.
  • Eine Gate-Elektrode 50 ist in Kontakt mit der Gate-Isolierschicht 30 und der Feldisolierschicht 31 in einem Teil der oberen Abschnitte der Gate-Isolierschicht 30 und der Feldisolierschicht 31 ausgebildet. Die Gate-Elektrode 50 ist auf der Gate-Isolierschicht 30 über dem Außenumfang der ersten Wannenzone 41 u. dgl. vorgesehen, um eine elektrische Verbindung von einem auf der Gate-Isolierschicht 30 vorgesehenen Abschnitt zu einem auf der Feldisolierschicht 31 vorgesehenen Abschnitt zu bewerkstelligen. Außerdem ist die Gate-Elektrode 50 durch eine Gate-Kontaktöffnung 64 hindurch, die so ausgebildet ist, dass sie eine auf der Feldisolierschiht 31 über der Feldisolierschicht 31 vorgesehene Zwischenlagenisolierschicht 32 durchdringt, an den Gate-Kontaktfleck 11 oder die Gate-Verdrahtung 12 angeschlossen.
  • Eine Source-Kontaktöffnung 61 ist so vorgesehen, dass sie die Zwischenlagenisolierschicht 32 und die Gate-Isolierschicht 30 in der Wannenzone 80 der ersten Wannenzone 41 und den oberen Teil der ersten Wannenkontaktzone 46 durchdringt. Außerdem sind die erste Wannenkontaktöffnung 62 und die zweite Wannenkontaktöffnung 63 so vorgesehen, dass sie eine Isolierschicht inklusive die Zwischenlagenisolierschicht 32 in den oberen Teilen der zweiten Wannenkontaktzonen 47 und 48 der zweiten Wannenzonen 42 bzw. 43 jeweils durchdringen. Die erste Wannenkontaktöffnung 62 ist so vorgesehen, dass sie die Zwischenlagenisolierschicht 32 und die Gate-Isolierschicht 30 durchdringt, und die zweite Wannenkontaktöffnung 63 ist so vorgesehen, dass sie die Zwischenlagenisolierschicht 32 und die Feldisolierschicht 31 durchdringt.
  • Die erste Wannenzone 41 und die zweiten Wannenzonen 42 und 43 sind durch den Source-Kontaktfleck 10 in der Source-Kontaktöffnung 61, die erste Wannenkontaktöffnung 62 und die zweite Wannenkontaktöffnung 63 hindurch durch eine ohmsche Elektrode 71 jeweils elektrisch aneinander angeschlossen.
  • Darüber hinaus ist eine Drain-Elektrode 13 auf der Rückseite des Halbleitersubstrats 20 durch eine hintere ohmsche Elektrode 72 gebildet.
  • Als Nächstes wird ein Verfahren zum Herstellen eines Leistungshalbleiterbauteils gemäß der vorliegenden Ausführungsform mit Bezug auf 5 und 6 beschrieben. Bei 5 und 6 handelt es sich um Schnittansichten, die typischerweise einen Teil eines Leistungshalbleiterbauteils darstellen, um einen Prozess zum Herstellen des Leistungshalbleiterbauteils gemäß der vorliegenden Ausführungsform zu erläutern. In 5 und 6 entspricht (a) einer Schnittansicht, die einen Schnittabschnitt A-A' von 2 zeigt, und (b) entspricht einer Schnittansicht, die einen Schnittabschnitt B-B' von 2 zeigt.
  • Das Verfahren zum Herstellen des Leistungshalbleiterbauteils gemäß der vorliegenden Ausführungsform wird nachstehend der Reihe nach beschrieben.
  • Zuallererst wird die aus Siliciumcarbid gebildete Drift-Schicht 21, mit einer Fremdstoffkonzentration de n-Typs von 1 × 1013 cm–3 bis 1 × 1018 cm–3 und einer Dicke von 4 bis 200 μm durch einen chemischen Dampfphasenabscheidungsprozess (CVD-Prozess) auf einer Oberfläche (einer ersten Hauptfläche) über dem Halbleitersubstrat 20 des n-Typs, das einen geringen Widerstand hat und aus Siliciumcarbid gebildet ist, epitaxial aufgezogen. Obwohl das Halbleitersubstrat 20 aus dem Siliciumcarbid verwendet wird, das eine (0001) Ebenenorientierung in der ersten Hauptfläche, einen 4H-Polytyp, und eine Neigung von 8° oder weniger im Hinblick auf eine c-Achsenrichtung aufweist, kann es auch eine andere Ausrichtung, einen anderen Polytyp und eine andere Neigung oder keine Neigung aufweisen.
  • Anschließend werden, wie in 5 gezeigt, die erste Wannenzone 41 des p-Typs, die zweiten Wannenzonen 42 und 43 des p-Typs, die JTE-Zone 40 des p-Typs, die Source-Zone 80 des n-Typs, die Feldstoppzone 81 des n-Typs, die ersten Wannenkontaktzone 46 des p-Typs, die zweite Wannenkontaktzone 47 des p-Typs, und die dritte Wannenkontaktzone 49 des p-Typs an einer vorbestimmten Stelle der Oberflächenschicht der Drift-Schicht 21 durch Ionenimplantation ausgebildet. Al (Aluminium) oder B (Bor) eignet sich für einen Fremdstoff des p-Typs, der der Ionenimplantation unterzogen werden soll, und N (Stickstoff) oder P (Phosphor) eignet sich für einen Fremdstoff des n-Typs, der der Ionenimplantation unterzogen werden soll. Außerdem braucht das Halbleitersubstrat 20 bei der Ionenimplantation nicht positiv erwärmt zu werden oder kann auf 200 bis 800°C erwärmt werden.
  • Es ist notwendig, Tiefen der ersten Wannenzone 41 und der zweiten Wannenzonen 42 und 43 so anzusetzen, dass sie nicht größer sind als eine Grundfläche der Drift-Schicht 21, bei der es sich um die epitaxial aufgezogene Schicht handelt, und sie werden so angesetzt, dass sie beispielsweise Werte von 0,3 bis 2 μm haben. Außerdem wird eine Fremdstoffkonzentration des p-Typs jeweils der ersten Wannenzone 41 und der Wannenzonen 42 und 43 so angesetzt, dass sie höher ist als die Fremdstoffkonzentration der Drift-Schicht 21 und 1 × 1015 cm–3 bis 1 × 1019 cm–3 beträgt.
  • Eine Tiefe der Source-Zone 80 wird so eingestellt, dass eine Grundfläche von dieser nicht diejenige der ersten Wannenzone 41 übersteigt, und eine Fremdstoffkonzentration des n-Typs von dieser wird so angesetzt, dass sie höher ist als die Fremdstoffkonzentration des p-Typs der ersten Wannenzone 41 und 1 × 1017 cm–3 bis 1 × 1021 cm–3 beträgt. Es reicht aus, wenn die Feldstoppzone 81 unter derselben Bedingung wie die Wannenzone 80 ausgebildet wird.
  • In unmittelbarer Nähe einer obersten Fläche der Drift-Schicht 21 kann jedoch die Fremdstoffkonzentration des p-Typs jeweils der ersten Wannenzone 41 und der zweiten Wannenzonen 42 und 43 niedriger sein als die Fremdstoffkonzentration des n-Typs der Drift-Schicht 21, um eine Leitfähigkeit in einer Kanalzone des MOSFETs zu erhöhen.
  • Die erste Wannenkontaktzone 46, die zweite Wannenkontaktzone 47 und die dritte Wannenkontaktzone 48 sind mit der dazwischen eingesetzten ohmschen Elektrode 71 versehen, um jeweils einen ausgezeichneten elektrischen Kontakt der ersten Wannenzone 41 und der zweiten Wannenzonen 42 und 43 mit dem Source-Kontaktfleck 10 zu erzielen, und es ist wünschenswert, dass die Fremdstoffkonzentrationen höher angesetzt werden als die Fremdstoffkonzentrationen des p-Typs der ersten Wannenzone 41 und der zweiten Wannenzonen 42 und 43. Bei der Ionenimplantation dieser Fremdstoffe mit den hohen Konzentrationen ist es wünschenswert, dass das Halbleitersubstrat 20 auf 150°C oder darüber erhitzt wird, um die Widerstände der ersten Wannenkontaktzone 46, der zweiten Wannenkontaktzone 47 und der dritten Wannenkontaktzone 48 zu senken.
  • Anschließend erfolgt 0,5 bis 60 Minuten lang ein Tempern bei einer Temperatur von 1500 bis 2200°C in einer Schutzgasatmosphäre wie etwa Argon-(Ar) oder Stickstoffgas oder in einem Vakuum, um den ionenimplantierten Fremdstoff elektrisch zu aktivieren. Das Tempern kann in einem Zustand durchgeführt werden, in dem das Halbleitersubstrat 20 und eine sich darauf bildende Schicht mit einer Kohlenstoffschicht bedeckt werden. Indem das Tempern mit der Kohlenstoffschichtabdeckung durchgeführt wird, ist es möglich, eine durch Restwasser, Restsauerstoff o. dgl. verursachte Aufrauung einer Siliciumcarbidoberfläche in dem Bauteil während des Temperns zu verhindern.
  • Als Nächstes wird die Oberfläche der Drift-Schicht 21, die der wie zuvor beschriebenen Ionenimplantation unterzogen wurde, opferoxidiert, um eine thermische Oxidschicht zu bilden, und die thermische Oxidschicht wird durch Fluorsäure entfernt, um eine oberflächenveränderte Schicht der Drift-Schicht 21, die der Ionenimplantation unterzogen wurde, zu beseitigen, so dass eine saubere Schicht freiliegt. Anschließend wird eine Siliciumdioxidschicht mit einer Schichtdicke von ungefähr 0,5 bis 2 μm, die als Feldisolierschicht 31 bezeichnet wird, in einer anderen als der fast der Stelle der Zellenzone entsprechenden Zone unter Nutzung des CVD-Prozesses, des Fotolithografieverfahrens o. dgl. ausgebildet. Dabei ist es beispielsweise vorzuziehen, die Feldisolierschicht 31 über einer gesamten Fläche auszubilden, und die Feldisolierschicht 31 an der der Zellenzone fast entsprechenden Stelle dann durch das Fotolithografieverfahren, Ätzen o. dgl. zu entfernen.
  • Danach wird die Gate-Isolierschicht 30, die eine geringere Dicke hat als die Feldisolierschicht 31 und aus einer Siliciumcarbidschicht mit einer Dicke von ungefähr 1/10 der Dicke der Feldisolierschicht 31 gebildet ist, in einer Zone, die die Zeilenzone als Mitte enthält, unter Verwendung zum Beispiel eines thermischen Oxidationsverfahrens oder eines Abscheidungsverfahrens ausgebildet.
  • Die Schichtdicke der Gate-Isolierschicht 30 ist vorzugsweise gleich oder größer als 30 nm und gleich oder kleiner als 300 nm und ist bevorzugt gleich oder größer als 50 nm und gleich oder kleiner als 150 nm. Der Schichtdickenwert hängt von einem Ausmaß einer Gate-Spannung und eines Gate-Felds zum Betreiben des MOSFETs (einem Schaltvorgang) ab, und ist vorzugsweise gleich oder kleiner als 3 MV/cm für das Gate-Feld (ein an die Gate-Isolierschicht 30 angelegtes elektrisches Feld).
  • Als Nächstes wird die Gate-Elektrode 50, die aus einem Polykristallsiliciummaterial gebildet ist, an einer vorbestimmten Stelle auf der Gate-Isolierschicht 30 und der Feldisolierschicht 31 unter Verwendung des CVD-Prozesses, des Fotolithografieverfahrens o. dgl. ausgebildet, wie in der Schnittansicht von 6 gezeigt ist. Wünschenswerter Weise sollte das für die Gate-Elektrode 50 zu verwendende Polykristallsilicium P oder B enthalten und einen geringen Widertand haben. P oder B kann während einer Ausbildung einer Polykristallsiliciumschicht oder durch die Ionenimplantation o. dgl. nach der Schichtausbildung eingebracht werden. Außerdem kann es sich bei der Gate-Elektrode 50 um eine mehrlagige Schicht aus dem Polykristallsilicium und einem Metall oder eine mehrlagige Schicht aus dem Polykristallsilicium und Metallsilicid handeln.
  • Eine äußerste Endfläche der Gate-Elektrode 50 kann auf der Feldisolierschicht 31 angeordnet sein. Somit ist es möglich, eine Verschlechterung der Güte der Gate-Isolierschicht 30, die auf der Endfläche unbedeckt ist, aufgrund eines Überätzens für die Endfläche durch eine Trockenätzbehandlung zu verhindern.
  • Dann wird die aus einer Siliciumdioxidschicht gebildete Zwischenlagenisolierschicht 32 auf der Gate-Elektrode 50 o. dgl. durch einen Abscheidungsprozess wie etwa den CVD-Prozess ausgebildet. Dann wird die Zwischenlagenisolierschicht 32 an Stellen, bei denen es sich um die Source-Kontaktöffnung 61, die erste Wannenkontaktöffnung 62 und die zweite Wannenkontaktöffnung 63 handeln soll, unter Verwendung des Fotolithografieverfahrens und des Trockenätzverfahrens entfernt.
  • Als Nächstes wird eine Ni als Hauptbestandteil enthaltende Metallschicht durch ein Sputter-Verfahren o. dgl. ausgebildet und dann eine Wärmebehandlung bei einer Temperatur von 600 bis 1100°C ausgeführt, um die Ni als Hauptbestandteil enthaltende Metallschicht mit der Siliciumcarbidschicht zur Reaktion zu bringen, wodurch sich Silicid zwischen der Siliciumcarbidschicht und der Metallschicht bildet. Anschließend wird die auf der Zwischenlagenisolierschicht 32 verbliebene Metallschicht, aber nicht das durch die Reaktion gebildete Silicid, durch Nassätzen unter Verwendung von Schwefelsäure, Salpetersäure oder Chlorwasserstoffsäure oder einer Mischlösung von diesen und Wasserstoffperoxid, Wasser o. dgl. entfernt.
  • Das Silicid, das sich auf diese Weise in der Source-Kontaktöffnung 61, der ersten Wannenkontaktöffnung 62 und der zweiten Wannenkontaktöffnung 63 gebildet hat, wird zu den in 3 und 4 gezeigten ohmschen Elektroden 71a, 71b und 71c verändert, die einen ohmschen Kontakt sowohl für die Siliciumcarbidzone des n-Typs wie etwa die Source-Zone 80 als auch die Siliciumcarbidzone des p-Typs wie etwa die erste Wannenzone 41 bewerkstelligen.
  • Darüber hinaus wird die Zwischenlagenisolierschicht 32 an einer Stelle, bei der es sich um die Gate-Kontaktöffnung 64 handeln soll, unter Verwendung des Fotolithografieverfahrens und des Trockenätzverfahrens entfernt. Anschließend wird ein Ni als Hauptbestandteil enthaltendes Metall auf der Rückseite des Halbleitersubstrats 20 (der zweiten Hauptfläche) ausgebildet und wärmebehandelt, so dass die hintere ohmsche Elektrode 72 auf der Rückseite des Halbleitersubstrats 20 gebildet ist.
  • Dann wird ein Verdrahtungsmetall wie etwa Al durch ein Sputter-Verfahren oder ein Verdampfungsverfahren auf der Fläche des so behandelten Halbleitersubstrats 20 ausgebildet und durch das Fotolithografieverfahren so zu einer vorbestimmten Form verarbeitet, dass der Source-Kontaktfleck 10, der Gate-Kontaktfleck 11 und die Gate-Verdrahtung 12 gebildet sind. Darüber hinaus wird eine Metallschicht auf der auf der Rückseite des Substrats vorgesehenen Oberfläche der hinteren ohmschen Elektrode 72 so ausgebildet, dass die Drain-Elektrode 13 gebildet ist. Damit ist das in den Schnittansichten von 3 und 4 gezeigte Leistungshalbleiterbauteil fertiggestellt.
  • Als Nächstes erfolgt eine Beschreibung zum Funktionsablauf des Leistungshalbleiterbauteils gemäß der vorliegenden Ausführungsform.
  • Zuallererst erfolgt eine Beschreibung zum Aufbau des Leistungshalbleiterbauteils gemäß der vorliegenden Ausführungsform gesehen auf Grundlage einer elektrischen Schaltung. In dem Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform ist eine Diode zwischen den zweiten Wannenzonen 42 und 43 des zweiten Leitfähigkeitstyps (des p-Typs in der vorliegenden Ausführungsform), die durch die erste Wannenkontaktöffnung 62 und die zweite Wannenkontaktöffnung 63 an den Source-Kontaktfleck 10 angeschlossen sind, und der Drift-Schicht 21 des ersten Leitfähigkeitstyps (des n-Typs in der vorliegenden Ausführungsform) ausgebildet, die durch das Halbleitersubstrat 20 und die hintere ohmsche Elektrode 72 an die Drain-Elektrode 13 angeschlossen ist. Darüber hinaus kann eine Leitung einer Zone (einer Kanalzone), die in Kontakt mit der Gate-Isolierschicht 30 in der ersten Wannenzone 41 des zweiten Leitfähigkeitstyps zwischen der Source-Zone 80 des ersten Leitfähigkeitstyps und der Drift-Schicht 21 des ersten Leitfähigkeitstyps vorgesehen ist, mit einer Spannung der auf der Gate-Isolierschicht 30 vorgesehenen Gate-Elektrode 50 gesteuert werden, und diese bilden einen vertikalen MOSFET. Im Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform sind eine Source und ein Gate im MOSFET (MOSFET des n-Typs in der vorliegenden Ausführungsform) mit einer Elektrode eines zweiten Leitfähigkeitstyps in eine pn-Diode integriert, und ein Drain des MOSFETs ist mit einer Elektrode eines ersten Leitfähigkeitstyps der pn-Diode integriert, so dass ein Aufbau erhalten wird, in dem die Diode zwischen der Source und dem Drain des MOSFETs parallel geschaltet ist.
  • Anschließend wird der Funktionsablauf mit Bezug auf 7 beschrieben. 7(a) und 7(b) sind typische Schnittansichten, die das Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform zeigen, das 3 bzw. 4 entspricht, wobei ein Pfeil in der Zeichnung einen Stromfluss anzeigt.
  • Wenn beim Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform eine an das Gate des MOSFETs (den Gate-Kontaktfleck 11 in der vorliegenden Ausführungsform) anzulegende Spannung so verändert wird, dass der MOSFET von einem EIN-Zustand zu einem AUS-Zustand umgeschaltet wird, steigt eine Spannung des Drains des MOSFETs (der Drain-Elektrode 13 in der vorliegenden Ausführungsform) rapide an und verändert sich von ungefähr 0 V auf mehrere hundert V. In der Folge fließt zu den Zonen sowohl des p-Typs als auch des n-Typs, wie in 7 gezeigt ist, ein Verschiebungsstrom durch eine parasitäre Kapazität, die jeweils zwischen der ersten Wannenzone 41 des p-Typs, den zweiten Wannenzonen 42 und 43 und der JTE-Zone 40 und der Drift-Schicht 21 des n-Typs entsteht. In der Zone des p-Typs fließt der Verschiebungsstrom, wie typischerweise durch einen Pfeil aus einer durchgezogenen Linie in 7 gezeigt ist, von der ersten Wannenzone 41 des p-Typs, der zweiten Wannenzone 42 o. dgl. über den ohmschen Strom 71 zum Source-Kontaktfleck 10. In der Zone des n-Typs fließt der Verschiebungsstrom, wie typischerweise durch einen Pfeil aus einer unterbrochenen Linie in 7 gezeigt ist, von der Drift-Schicht 21 des n-Typs über das Halbleitersubstrat 20 und die hintere ohmsche Elektrode 72 zur Drain-Elektrode 13.
  • Durch diese Verschiebungsströme werden Spannungen erzeugt, die durch einen Widerstandswert in der Zone, in der der Verschiebungsstrom fließt, und einen Wert des Verschiebungsstroms bestimmt werden. Da eine Fläche der ersten Wannenzone 41 nicht groß ist, ist jedoch auch der Widerstandswert derselben Zone nicht groß, so dass die zu erzeugende Spannung aufrechterhalten wird und in gewissem Maße einen Wert hat. Andererseits hat die Zone des p-Typs, die erhalten wird, indem die zweiten Wannenzonen 42 und 43 zusammengelegt werden und die JTE-Zone 40 daran angeschlossen wird, eine große Fläche. Deshalb fließt ein der Fläche entsprechender großer Strom. Außerdem gibt es die zweiten Wannenzonen 42 und 43 und die JTE-Zone 40, die in einem großen Abstand von der ersten Wannenkontaktöffnung 62 und der zweiten Wannenkontaktöffnung 63 angeordnet sind. Wenn ein Verschiebungsstrom mit einem großen Stromwert von den zweiten Wannenzonen 42 und 43 über die dritte Wannenkontaktzone 48 und die ohmsche Elektrode 71c der zweiten Wannenkontaktöffnung 63 zum Source-Kontaktfleck 10 fließt, hat somit eine in einem Strompfad erzeugte Spannung einen großen Wert, weil ein Widerstandswert des Strompfads, der einen Kontaktwiderstand in der unmittelbaren Nähe der Kontaktöffnung enthält, vergleichsweise groß ist. Die in dem Strompfad erzeugte Spannung steigt, wenn eine Schwankung dV/dt der Drain-Spannung V zu einem Zeitpunkt t zunimmt.
  • Das Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform hat den Aufbau, bei dem der Großteil des von den zweiten Wannenzonen 42 und 43 und der JTE-Zone 40 zum Source-Kontaktfleck 10 zu fließende Strom über die zweite Wannenkontaktöffnung 63, die so ausgebildet ist, dass sie die über eine große Schichtdicke verfügende Feldisolierschicht 31 durchdringt, zum Source-Kontaktfleck 10 fließt. Deshalb entsteht keine hohe Spannung in den zweiten Wannenzonen 42 und 43, die unter der Gate-Isolierschicht 30 vorgesehen sind, so dass kein starkes elektrisches Feld an die Gate-Isolierschicht 30 angelegt wird.
  • Auch in dem Fall, in dem der MOSFET in den AUS-Zustand versetzt wird, so dass die Spannung der Gate-Elektrode 50 beinahe 0 V erreicht, ist es entsprechend möglich, den dielektrischen Durchbruch der Gate-Isolierschicht 30 an einer Stelle zu verhindern, an der die Gate-Isolierschicht 50 der Wannenzone durch die Gate-Isolierschicht 30 gegenüberliegt. Außerdem kann, selbst wenn der Betrieb in einem Zustand mit hohem dV/dt erfolgt, ein elektrisches Feld, das in der Gate-Isolierschicht 30 erzeugt wird, reduziert werden, so dass es möglich ist, ein über eine hohe Zuverlässigkeit verfügendes Leistungshalbleiterbauteil zu erhalten.
  • Nun erfolgt eine Beschreibung zu einem Hochgeschwindigkeitsansteuerbetrieb des MOSFETs unter Verwendung eines Halbleitermaterials mit einem weiten Bandabstand wie etwa Siliciumcarbid, d. h. wiederum einem Ansteuerbetrieb mit hohem dV/dt.
  • Im Si-MOSFET, bei dem es sich um ein Si (Silicium) verwendendes unipolares Element gemäß dem verwandten Stand der Technik handeln soll, erfolgt ein Betrieb mit einer vergleichsweise hohen Geschwindigkeit, d. h. 20 V/nsec oder darüber für eine Betriebsgeschwindigkeit. Wenn der Betrieb um 1 kV herum oder mit einer höheren Geschwindigkeit erfolgt, ist ein Leitungsverlust stark erhöht. Deshalb wird eine Betriebsspannung auf mehrere zehn bis mehrere hundert V begrenzt. Deshalb wird in einem hohen Spannungsbereich von ungefähr 1 kV oder darüber, ausschließlich ein Si-IGBT (Isolierschicht-Bipolartransistor) verwendet. Da der IGBT jedoch ein bipolares Element ist, ist es schwierig, aufgrund des Einflusses von Minoritätsladungsträgern eine Hochgeschwindigkeitsschaltkennlinie wie beim unipolaren Element zu erzielen. Mit anderen Worten kann ein Schaltverlust nicht stark gesenkt werden, selbst wenn dV/dt erhöht wird. Aus diesem Grund braucht der IGBT nicht mit einem hohen dV/dt betrieben zu werden, sondern wird bei einer Betriebsgeschwindigkeit von höchstens ungefähr mehreren V/nsec verwendet.
  • Andererseits ist es bei einem MOSFET, der ein Halbleitermaterial mit weitem Bandabstand wie etwa Siliciumcarbid verwendet, möglich, auch im hohen Spannungsbereich von 1 kV oder darüber einen geringen Leitungsverlust zu erzielen, und darüber hinaus kann aufgrund des unipolaren Elements ein Hochgeschwindigkeitsbetrieb erfolgen, und der Schaltverlust kann durch den Hochgeschwindigkeitsschaltbetrieb gesenkt werden. Deshalb ist es möglich, einen Verlust in einem Wechselrichterbetrieb noch mehr zu senken.
  • In einem Betriebsumfeld, das in dem Si-Element gemäß dem verwandten Stand der Technik nicht vorhanden ist, d. h. ein Hochgeschwindigkeitsschaltbetrieb von 10 V/nsec oder darüber, zum Beispiel im hohen Spannungsbereichsbetrieb von 1 kV oder darüber, ist die in der P-Wanne durch den Verschiebungsstrom erzeugte Spannung bei dem im Beispiel der Patentschrift 1 beschrieben Schaltbetrieb auffälliger.
  • In dem Fall, in dem der MOSFET unter Verwendung eines Siliciumcarbidhalbleitermaterials ausgebildet wird, gibt es darüber hinaus kein Element, das ausreichend flach ist und über einen Fremdstoffgehalt des p-Typs in einem Bandabstand von Siliciumcarbid verfügt. Aus diesem Grund ist es unmöglich, Silicumcarbid des p-Typs mit einem geringen spezifischen elektrischen Widerstand in der Nähe der Raumtemperatur zu erzielen, und darüber hinaus ist auch ein Kontaktwiderstand des Siliciumcarbids des p-Typs und eines Metalls erhöht. In dem Fall, in dem das MOSFET-Leistungshalbleiterbauteil unter Verwendung des Siliciumcarbids gebildet wird, werden entsprechend eine P-Wanne, die durch das Siliciumcarbid des p-Typs gebildet ist, und ein Wert eines Kontaktwiderstands der P-Wanne mit einem Metall besonders erhöht, so dass die Spannung, die durch den Verschiebungsstrom erzeugt wird, auch erhöht ist.
  • Aus diesem Grund ist in dem Fall, in dem das MOSFET-Leistungshalbleiterbauteil, das das Halbleitermaterial mit weitem Bandabstand, insbesondere das Siliciumcarbid verwendet, mit dem dV/dt betrieben wird, eine Spannung, die beim Schalten durch einen Verschiebungsstrom erzeugt wird, besonders erhöht.
  • Andererseits kann entsprechend dem Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform, das durch das Halbleitermaterial mit dem weiten Bandabstand gebildet ist, selbst wenn ein Betrieb mit einem hohen dV/dt-Zustand von 10 V/nsec o. dgl. erfolgt, ein elektrisches Feld, das an eine Siliciumdioxidschicht, bei der es sich um die Gate-Isolierschicht 30 handeln soll, angelegt wird, auf 3 MV/cm oder weniger gesenkt werden. Somit ist es möglich, ein über eine hohe Zuverlässigkeit verfügendes Leistungshalbleiterbauteil zu erzielen.
  • Um die Wirkung der vorliegenden Erfindung zu bestätigen, wird das Halbleiterbauteil als Nächstes modellhaft mit einem Ersatzschaltbild nachgebildet und das Modell zu einer numerischen Simulation verwendet, um ein elektrisches Feld zu erhalten, das in einer Gate-Isolierschicht erzeugt werden soll. Für das Modell werden vier Arten von Ersatzschaltungen verwendet, die einen Bereich darstellen, der Wannenzonen wie etwa die erste Wannenzone 41, die zweiten Wannenzonen 42 und 43 u. dgl. enthält.
  • Die vier Arten von Ersatzschaltbildern werden erhalten, indem in einer Mitte eine von kleinsten Längen Δx und Δy in x- und y-Richtung umgebene Struktur von einer Oberfläche im Hinblick auf die x- und y-Richtung gesehen, dargestellt wird, die zueinander orthogonal parallel mit der ersten Hauptfläche des Halbleitersubstrats 20 sind.
  • 8 zeigt ein Ersatzschaltbild, das jedem Abschnitt der Wannenzone entspricht, und 8(a) zeigt ein Ersatzschaltbild mit einer kleinsten Ebene in einer beliebigen der Wannenzonen, in der der Source-Kontaktfleck 10 und die ohmsche Elektrode 71 ausgebildet sind, 8(b) zeigt ein Ersatzschaltbild mit einer kleinsten Ebene in einer beliebigen der Wannenzonen, in der die Gate-Elektrode 50 durch die Gate-Isolierschicht 30 hindurch ausgebildet ist, 8(c) zeigt ein Ersatzschaltbild mit einer kleinsten Ebene in einer beliebigen der Wannenzonen, in der die Gate-Elektrode 50 durch die Feldisolierschicht 31 hindurch ausgebildet ist, und 8(d) zeigt ein Ersatzschaltbild mit einer kleinsten Ebene in einer beliebigen der Wannenzonen, in der der Source-Kontaktfleck 10 und die Gate-Elektrode 50 nicht vorgesehen sind.
  • In 8 können Widerstandskomponenten ΔRSHx und ΔRSHy der Wannenzone im Hinblick auf die x- und y-Richtung durch die folgenden Gleichungen 1 und 2 erhalten werden. Hier stellt RSH einen Schichtwiderstand einer Wannenzone dar. Außerdem stellt VD, das in 8 gezeigt ist, eine Spannung (eine Drain-Spannung) einer Drain-Elektrode dar. Gleichung 1
    Figure DE112011101254B4_0002
    Gleichung 1
    Figure DE112011101254B4_0003
  • ΔCD in 8(a) stellt eine Sperrschichtkapazität eines pn-Übergangs dar, der durch den Übergang einer Drift-Schicht eines ersten Leitfähigkeitstyps und einer Wannenzone eines zweiten Leitfähigkeitstyps pro kleinster Ebene gebildet ist, die durch Δx und Δy bestimmt ist und durch die folgende Gleichung 3 berechnet werden kann.
  • Gleichung 3
    • ΔCD = CDΔxΔy (3)
  • Hier stellt CD eine Sperrschichtkapazität pro Einheitsfläche dar und kann durch die folgende Gleichung 3 auf Grundlage einer Ladungsträgerkonzentration eines ersten Leitfähigkeitstyps, einer Ladungsträgerkonzentration eines zweiten Leitfähigkeitstyps u. dgl. berechnet werden. Gleichung 4
    Figure DE112011101254B4_0004
  • q stellt eine Elementarladung dar, ε0 stellt eine dielektrische Konstante eines Vakuums dar, εr stellt eine relative dielektrische Konstante von Siliciumcarbid dar, ND stellt eine Ladungsträgerkonzentration einer Zone des ersten Leitfähigkeitstyps dar, NA stellt eine Ladungsträgerkonzentration einer Zone des zweiten Leitfähigkeitstyps dar, Vd stellt ein Diffusionspotential eines pn-Übergangs dar und V stellt eine an einen pn-Übergang anzulegende Spannung dar.
  • Außerdem stellt ΔRc, das in 8(a) gezeigt ist, einen Kontaktwiderstand zwischen einer Wannenzone und einer Source-Elektrode pro kleinster Ebene dar, die durch Δx und Δy bestimmt ist und durch die folgende Gleichung 5 berechnet werden kann. Gleichung 5
    Figure DE112011101254B4_0005
  • Hier stellt ρc einen spezifischen Kontaktwiderstand zwischen einer Wannenzone und einer Source-Elektrode dar.
  • ΔCox, das in 8(b) gezeigt ist, stellt eine Gate-Isolierschichtkapazität pro kleinster Ebene dar, die durch Δx und Δy bestimmt ist, die durch die Wannenzone, die Gate-Isolierschicht 30 und die Gate-Elektrode 50 gebildet ist und durch die folgende Gleichung 6 berechnet werden kann. Gleichung 6
    Figure DE112011101254B4_0006
  • Hier stellt εox eine spezifische dielektrische Konstante der Gate-Isolierschicht 30 dar, und dox stellt eine Schichtdicke der Gate-Isolierschiht 30 dar.
  • ΔCFL, das in 8(c) gezeigt ist, stellt eine Feldisolierschichtkapazität pro kleinster Ebene dar, die durch Δx und Δy bestimmt ist, die durch die Wannenzone, die Feldisolierschicht 31 und die Gate-Elektrode 50 gebildet ist und durch die folgende Gleichung 7 berechnet werden kann. Gleichung 7
    Figure DE112011101254B4_0007
  • εFL stellt eine spezifische dielektrische Konstante der Feldisolierschicht 31 dar, und dFL stellt eine Schichtdicke der Feldisolierschicht 31 dar.
  • Als Nächstes wird ein in 9 gezeigtes vereinfachtes Element 100 hergestellt, um eine Gültigkeit des in 8 dargestellten Ersatzschaltbildmodells auszuwerten, und ein Messwert und ein Berechnungswert (eine auf einem Modell beruhende Simulation) in einer Übergangsverhaltenkennlinie des Elements werden miteinander verglichen.
  • Bei 9 handelt es sich um eine Drauf- und Schnittansicht des vereinfachten Elements 100. In 9 ist (a) eine Draufsicht, die das vereinfachte Element 100 zeigt, und (b) ist eine Schnittansicht, die selbiges zeigt. Wie in 9 gezeigt ist, ist in dem vereinfachten Element 100 eine Schicht 102 des n-Typs, die aus Siliciumcarbid gebildet ist, epitaxial auf einem Halbleitersubstrat 101 des n-Typs aufgewachsen, das aus Siliciumcarbid gebildet ist, und eine Wannenzone 103 des p-Typs, die von einem oberen Teil her gesehen eine Kreisform annimmt, ist in einem mittleren Teil einer Oberflächenschicht der Schicht 102 des n-Typs ausgebildet. Ein Wannenkontakt 104 des p-Typs, der eine Kreisform annimmt, ist in einem mittleren Teil einer Oberflächenschicht der Wannenzone 103 des p-Typs ausgebildet, und eine aus Siliciumdioxid gebildete Gate-Isolierschicht 111 und eine Zwischenlagenschicht 105 sind auf der Schicht 102 des n-Typs und der Wannenzone 103 des p-Typs in der Reihenfolge von einem unteren Teil her ausgebildet. Eine torusförmige Gate-Elektrode 112 ist an einer zur Wannenzone 103 des p-Typs entgegengesetzten Stelle ausgebildet, die auf der Gate-Isolierschicht 111 vorgesehen ist. Eine Kontaktöffnung 107, die die Gate-Isolierschicht 111 und die Zwischenlagenisolierschicht 105 durchdringt, ist auf dem Wannenkontakt 104 des p-Typs ausgebildet, und eine ohmsche Elektrode 110 und eine obere Elektrode 106 sind darin in der Reihenfolge von der Seite des Wannenkontakts 104 des p-Typs her ausgebildet. Eine obere Gate-Elektrode 113 ist in einem oberen Teil der Gate-Elektrode 112 durch einen Kontaktöffnung hindurch ausgebildet, die die Zwischenlagenisolierschicht 105 durchdringt. Eine hintere Elektrode 108 (eine Drain-Elektrode) ist auf der Rückseite des Halbleitersubstrats 101 des n-Typs durch eine hintere ohmsche Elektrode 109 hindurch ausgebildet.
  • Wenn die obere Elektrode 106 des vereinfachten Elements 100 auf 0 V eingestellt wird und eine ansteigende Spannung, die von 0 V auf mehrere hundert V erhöht wird, an die hintere Elektrode 108 des vereinfachten Elements 100 angelegt wird, entsteht ein Ladestrom (Verschiebungsstrom), um eine pn-Übergangskapazität zu laden, die zwischen der Wannenzone 103 des p-Typs und der Schicht 102 des n-Typs gebildet ist, in der Wannenzone 103 des p-Typs und der Schicht 102 des n-Typs und fließt über die Zone 103 des p-Typs und den Wannenkontakt 104 des p-Typs zur oberen Elektrode 106, so dass sich das elektrische Potential der Wannenzone 103 des p-Typs verändert.
  • 10 zeigt einen Messwert und einen Berechnungswert einer Zeitabhängigkeit des Stroms, der von der Wannenzone 103 des p-Typs zur oberen Elektrode 106 fließt, wenn eine ansteigende Spannung, die sich von 0 V auf 100 V verändert, 0,3 μsec lang in einem Zustand an die hintere Elektrode 108 angelegt wird, in dem die elektrischen Potentiale der oberen Elektrode 106 und der oberen Gate-Elektrode 113 in dem in 9 gezeigten vereinfachten Element 100 auf 0 V eingestellt sind. In 10 gibt eine durchgezogene Linie den Messwert, eine unterbrochene Linie den Berechnungswert, eine Abszissenachse t eine Zeit und eine Ordinatenachse I einen Stromwert an.
  • Der Berechnungswert in 10 wird erhalten, indem das vereinfachte Element 100 von 9 als Schaltung angesehen wird, in der die Ersatzschaltbildmodelle von 8(a) bis 8(d) kombiniert sind, und eine Summe des Stroms gebildet wird, der zum jeweiligen ΔRc fließt, wenn die ansteigende Spannung, die sich von 0 V auf 100 V verändert, 0,3 μsec an VD angelegt wird. Für Werte von ΔCox, RSH, ρc u. dgl. wird ein Wert verwendet, der durch eine Messung über ein Ausschlussbewertungselement erhalten wird.
  • Durch einen Vergleich zwischen den Ergebnissen des Messwerts (die durchgezogene Linie) und des Berechnungswerts (die unterbrochene Linie) in 10 wird offensichtlich, dass beide höchst koinzident zueinander sind. Aus diesem Grund ist es möglich, zu bestätigen, dass das in 8 gezeigt Ersatzschaltbildmodell gültig ist.
  • Als Nächstes werden die in 8(a) bis 8(d) gezeigten Ersatzschaltbildmodelle verwendet, um mit Ersatzschaltbildern den Aufbau der in 3 und 4 gezeigten ersten Ausführungsform der vorliegenden Erfindung und einen Aufbau zu ersetzen, der sich nicht der vorliegenden Erfindung bedient, d. h., den Aufbau, bei dem die Wannenkontaktzone 48 und die ohmsche Elektrode 71c aus dem in 3 und 4 gezeigten Aufbau entfernt sind und die Stärke eines elektrischen Felds, das in der Gate-Isolierschicht 30 entsteht, bei einem Übergang von einem EIN-Zustand zu einem AUS-Zustand berechnet wird, wobei die Spannung ihrer Drain-Elektrode 13 auf 30 V/nsec eingestellt ist. Beispielsweise sind im Schnittansichtabschnitt von 3 in dem Aufbau gemäß der vorliegenden Ausführungsform die in 8(a), (b), (c) und (d) gezeigten Ersatzschaltbildmodelle auf Bereiche a, b, c und d einer Schnittansicht von 11 angewendet.
  • Als Ergebnis der Berechnung wird in dem Aufbau, der sich der vorliegenden Erfindung nicht bedient, eine hohe elektrische Feldstärke von 16 MV/cm als ein elektrisches Feld berechnet, das in der Gate-Isolierschicht 30 entsteht. Hingegen wird in dem Aufbau gemäß der ersten Ausführungsform der vorliegenden Erfindung ein Ergebnis erhalten, dass die in der Gate-Isolierschicht 30 entstandene elektrische Feldstärke drastisch gesenkt ist und 1,4 MV/cm beträgt. Dazu zeigt sich auch eine Wirksamkeit der vorliegenden Erfindung quantitativ in einem wirklichen vertikalen MOSFET-Aufbau.
  • Entsprechend dem Aufbau gemäß der vorliegenden Ausführungsform der vorliegenden Erfindung ist somit eine Verbindungsstelle ausgehend von den zweiten Wannenzonen 42 und 43 zum Source-Kontaktfleck 10 auf einer zur ersten Wannenzone 41 ausgehend von der Gate-Isolierschicht- und Feldisolierschichtgrenze 33 auf den zweiten Wannenzonen 42 und 43 entgegengesetzten Seite, d. h. die Feldisolierschicht 31 durchdringend ausgebildet. Auch in dem Fall, dass eine Ausschaltung mit einer hohen Geschwindigkeit erfolgt, kann demzufolge eine durch einen Verschiebungsstrom erzeugte Spannung in der unmittelbaren Nähe der Gate-Isolierschicht 30 reduziert und die elektrische Feldstärke gesenkt werden, die an die Gate-Isolierschicht 30 angelegt wird. Die Isolierschicht, die auf den Wannenzonen wie etwa den über eine große Fläche verfügenden zweiten Wannenzonen 42 und 43 vorgesehen ist, kann vor einem dielektrischen Durchbruch bewahrt werden.
  • Entsprechend dem Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform der vorliegenden Erfindung ist es deshalb möglich, ein Halbleiterbauteil mit einer hohen Zuverlässigkeit zu erhalten, bei dem auch in dem Fall kein Isolationsausfall der Gate-Isolierschicht 30 verursacht wird, in dem ein Schaltbetrieb mit einer hohen Geschwindigkeit erfolgt.
  • Obwohl das Beispiel beschrieben wurde, in dem der Gate-Kontaktfleck 11 und die Gate-Verdrahtung 12 so angeordnet sind, dass sie, wie in 1 gezeigt, im Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform den Source-Kontaktfleck 10 umgeben, kann sich die Anordnung des Gate-Kontaktflecks 11, des Source-Kontaktflecks 10 u. dgl. auch von der vorstehend beschriebenen Anordnung unterscheiden. Beispielsweise kann, wie in 12 gezeigt, mindestens eine Gate-Verdrahtung 12 mit einer geringeren Leitungsbreite als der Gate-Kontaktfleck 11 abwechselnd mit einer aktiven Zone angeordnet sein. Auch im Falle der in 12 gezeigten Anordnung des Gate-Kontaktflecks 11 und des Source-Kontaktflecks 10 ist die Verbindungsstelle ausgehend von den zweiten Wannenzonen 42 und 43 zum Source-Kontaktfleck 10 auf der Seite der Feldisolierschicht 31 der Gate-Isolierschicht- und Feldisolierschichtgrenze 33, d. h. die Feldisolierschicht 31 durchdringend ausgebildet. Auch in dem Fall, in dem der Schaltbetrieb in einer hohen Geschwindigkeit erfolgt, wird demzufolge kein Isolationsausfall der Gate-Isolierschicht 30 verursacht, sondern es kann ein über eine hohe Zuverlässigkeit verfügenden Halbleiterbauteil erhalten werden.
  • Somit kann die Position und Anzahl der Gate-Kontaktflecke 11, die Form des Source-Kontaktflecks 10 u. dgl. in manchen Fällen verschiedenartig sein. Jedoch wird die Wirkung des Leistungshalbleiterbauteils gemäß der vorliegenden Ausführungsform dadurch keinesfalls beeinflusst. Außerdem sind die zweiten Wannenzonen 42 und 43, die jeweils unter der ersten Wannenkontaktöffnung 62 bzw. der zweiten Wannenkontaktöffnung 63 vorgesehen sind, nicht integriert und können separat vorgesehen werden.
  • In einem Verfahren zum Herstellen der Leistungshalbleiterbauteils gemäß der vorliegenden Ausführungsform sollte die Feldisolierschicht 31 an der Stelle, an der die zweite Wannenkontaktöffnung 63 ausgebildet werden soll, vorzugsweise vorab auf dieselbe Weise wie die Zellenzone geätzt werden, in der die Gate-Isolierschicht 30 ausgebildet werden soll, wie in einer typischen Schnittansicht gezeigt ist, die das Leistungshalbleiterbauteil in der Mitte des Herstellungsprozesses in 13 zeigt. 13 ist eine typische Schnittansicht, die einen Zustand zeigt, in dem die Feldisolierschicht 31 nach dem in 5 gezeigten Schritt ausgebildet ist, und eine Stelle, bei der es sich um die zweite Wannenkontaktöffnung 63 handeln soll, einem Ätzvorgang unterzogen wird und die Gate-Isolierschicht 30 danach ausgebildet wird und dem in 6 dargestellten Zustand entspricht.
  • Indem die Feldisolierschicht 31 an einer Stelle, bei der es sich um die zweite Wannenkontaktöffnung 63 in der Feldisolierschicht 31 handeln soll, die auf den zweiten Wannenzonen 42 und 43 vorgesehen ist, entfernt wird, ist es möglich, die zweite Wannenkontaktöffnung 63 gleichzeitig mit der Ausbildung der Source-Kontaktöffnung 61 beispielsweise unter derselben Bedingung auszubilden. Im Vergleich zu dem Fall, in dem das herkömmliche Leistungshalbleiterbauteil hergestellt wird, das nicht mit der zweiten Wannenkontaktöffnung 63 versehen ist, bei der es sich um das Merkmal der vorliegenden Erfindung handeln soll, ist es möglich, das Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform herzustellen, ohne die Herstellungsschritte zu vermehren.
  • Obwohl die Beschreibung zu dem Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform erfolgte, in dem die erste Wannenkontaktzone 46, die zweite Wannenkontaktzone 47 und die dritte Wannenkontaktzone 48 vorgesehen sind, um einen Kontaktwiderstand zwischen der ohmschen Elektrode 71 und der ersten Wannenzone 41 und den zweiten Wannenzonen 42 und 43 zu senken, sind diese Wannenkontaktzonen außerdem nicht wesentlich und müssen nicht vorgesehen werden. Wenn, mit anderen Worten, ein Kontaktwiderstand mit einem ausreichend geringen Kontaktwiderstand erzielt wird, indem ein Metall, das die ohmsche Elektrode 71 bildet, so verändert wird, dass es sich für Siliciumcarbid des p-Typs eignet, ist es nicht notwendig, diese Wannenkontaktzonen 46 bis 48 auszubilden. Darüber hinaus ist die Feldstoppzone 81 nicht wesentlich und muss nicht vorgesehen werden.
  • Obwohl die Ausbildung der Source-Kontaktöffnung 61, der ersten Wannenkontaktöffnung 62 und der zweiten Wannenkontaktöffnung 63 in der Beschreibung des Verfahren zur Herstellung eines Leistungshalbleiterbauteils gemäß der vorliegenden Ausführungsform separat von der Ausbildung der Gate-Kontaköffnung 64 erfolgt, kann außerdem die Ausbildung der Source-Kontaktöffnung 61, der ersten Wannenkontaktöffnung 62 und der zweiten Wannenkontaktöffnung 63 gleichzeitig mit der Ausbildung der Gate-Kontaktöffnung 64 erfolgen. Indem die Ausbildung der Source-Kontaktöffnung 61, der ersten Wannenkontaktöffnung 62 und der zweiten Wannenkontaktöffnung 63 und die Ausbildung der Gate-Kontaktöffnung 64 zur selben Zeit erfolgen, ist es möglich, die Schritte zu verringern, wodurch Herstellungskosten gesenkt werden. Dabei bildet sich in manchen Fällen Silicid auf der Oberfläche der Gate-Elektrode 50 an der Bodenfläche der Gate-Kontaktöffnung 64 je nach der Auswahl jedes Bestandteilmaterials.
  • Obwohl in der Beschreibung des Verfahrens zum Herstellen eines Leistungshalbleiterbauteils gemäß der vorliegenden Ausführungsform die Wärmebehandlung zum Ausbilden der ohmschen Elektrode 71 auf der Oberflächenseite separat von der Wärmehandlung zur Ausbildung der hinteren ohmschen Elektrode 72 auf der Rückseite erfolgt, ist es außerdem auch möglich, ein Ni als Hauptbestandteil enthaltendes Metall sowohl auf der Oberflächenseite als auch der Rückseite auszubilden und dann die Wärmebehandlung durchzuführen, wodurch die ohmsche Elektrode 71 auf der Oberflächenseite und die ohmsche Elektrode 72 auf der Rückseite zur selben Zeit ausgebildet werden. Somit ist es auch möglich, die Schritte zu verringern, wodurch Herstellungskosten gesenkt werden. Zusätzlich können alle ohmschen Elektroden 71a, 71b und 71c aus einer identischen intermetallischen Verbindung ausgebildet werden oder können aus separaten intermetallischen Verbindungen ausgebildet werden, die sich für sie eignen. Insbesondere benötigt die ohmsche Elektrode 71a einen ohmschen Kontakt mit der Source-Zone 80 mit einem geringen Widerstand, und es kann eine andere intermetallische Verbindung von den anderen ohmschen Elektroden verwendet werden. Außerdem sind die ohmsche Elektrode 71 und die hintere ohmsche Elektrode 72 nicht wesentlich für die vorliegende Erfindung und es ist ausreichend, wenn ein ohmscher Kontakt mit einem geringen Widerstand erzielt werden kann, auch wenn die ohmsche Elektrode 71 und die hintere ohmsche Elektrode 72 nicht vorgesehen sind.
  • Beim Ausbilden der ohmschen Elektrode 71 auf der Oberflächenseite ist es auch möglich, ein erneutes Tempern nach dem Entfernen eines auf der Zwischenlagenisolierschicht 32 verbliebenen Metalls durchzuführen. Durch das erneute Tempern ist es darüber hinaus möglich, einen ohmschen Kontakt mit einem geringen Widerstand zu erhalten.
  • Außerdem sind in dem Leistungshalbleiterbauteil in manchen Fällen darüber hinaus eine Elektrode für einen Temperatursensor und eine Elektrode für einen Stromsensor in einem Teil des Leistungshalbleiterbauteils ausgebildet. Jedoch können diese Elektroden auch im Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform ausgebildet sein. Das Vorhandensein der Elektrode für einen Temperatursensor und der Elektrode für einen Stromsensor beeinflusst die Wirkung des Leistungshalbleiterbauteils gemäß der vorliegenden Ausführungsform keineswegs.
  • Zusätzlich kann eine solche Öffnung, um den Source-Kontaktfleck 10, den Gate-Kontaktfleck 11 und die Gate-Verdrahtung 12 auf der Oberfläche des oberen Teils des Leistungshalbleiterbauteils mit einer externen Steuerschaltung zu verbinden, weggelassen und mit einem Schutzfilm, beispielsweise einer Siliciumnitridschicht, Polyimid o. dgl. abgedeckt werden, was nicht gezeigt ist.
  • Obwohl die Beschreibung zu dem Beispiel erfolgte, in dem das fremdstoffdotierte Polykristallsilicium als Material der Gate-Elektrode 50 in dem Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform verwendet wird, ist darüber hinaus der Widerstands des fremdstoffdotierten Polykristallsiliciums nicht ausreichend niedrig. Aus diesem Grund verursacht das elektrische Potential der Gate-Elektrode 50 an der Stelle, die sich von Anschlussstelle an den Gate-Kontaktfleck 11 entfernt befindet, eine zeitliche Verschiebung von den elektrischen Potentialen des Gate-Kontaktflecks 11 und der Gate-Verdrahtung 12. Die zeitliche Verschiebung ist durch eine Zeitkonstante bestimmt, die durch eine Widerstandskomponente wie etwa den Widerstand der Gate-Elektrode 50 und eine parasitäre Kapazität bestimmt ist, die zusammen mit dem Source-Kontaktfleck 10 o. dgl. gebildet wird. In der vorliegenden Ausführungsform ist die über einen geringen Widerstand verfügende Gate-Verdrahtung 12 in einem äußeren Umfangsabschnitt parallel mit der Gate-Elektrode 50 vorgesehen. Deshalb kann verhindert werden, dass die zeitliche Verschiebung hervorgerufen wird.
  • Obwohl die Beschreibung und Darstellung zu dem Beispiel erfolgte, in dem die Fremdstoffkonzentrationen des p-Typs und die Tiefen der ersten Wannenzone 41 und der zweiten Wannenzonen 42 und 43 im Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform einander gleich sind, müssen die Fremdstoffkonzentrationen und die Tiefen in diesen Zonen nicht einander gleich sein, sondern können voneinander unterschiedliche Werte haben.
  • Zusätzlich braucht es sich bei einem Verfahren zum Anordnen einer Einheitszelle in einer Zellenzone nicht um das in 2 gezeigte zu handeln, in dem quadratische Einheitszellen wie ein Gitter angeordnet sind. Beispielsweise können die Einheitszellen in benachbarten Spalten abwechselnd angeordnet werden. Außerdem braucht die Form der Einheitszelle nicht quadratisch zu sein, sondern kann ein Rechteck, ein Sechseck, ein Dreieck o. dgl. sein.
  • Obwohl die Beschreibung zu einem Zustand erfolgte, in dem die Wannenkontaktzone einzeln unter der Kontaktöffnung im Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform angeordnet ist, können darüber hinaus die erste Wannenkontaktzone 62 und die zweite Wannenkontaktzone 63 durch ein Schnitttiefenverfahren durchgehend ausgebildet werden.
  • In dem Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform ist außerdem die Gate-Verdrahtung 12 so auf der Außenseite der zweiten Wannenkontaktöffnung 63 angeordnet, dass sie die Wannenkontaktöffnung der äußersten Wanne ist. Aus diesem Grund ist es nicht notwendig, die Feldplatte auf der Außenseite der Gate-Verdrahtung 12 auszubilden, und es ist möglich, die Größe des Leistungshalbleiterbauteils zu verkleinern und die Kosten des Leistungshalbleiterbauteils zu senken.
  • Zweite Ausführungsform
  • 14 ist eine perspektivische Draufsicht, die ein Leistungshalbleiterbauteil gemäß einer zweiten Ausführungsform der vorliegenden Erfindung von einer Oberseite her gesehen zeigt. Außerdem ist 15 eine Schnittansicht, die einen Abschnitt C-C' von 14 zeigt, und 16 ist eine Schnittansicht, die einen Abschnitt D-D' von 14 zeigt.
  • Das Leistungshalbleiterbauteil gemäß der zweiten Ausführungsform wird erhalten, indem die erste Wannenkontaktöffnung 62 und die zweite ohmsche Elektrode 71b vom Leistungshalbleiterbauteil gemäß der ersten Ausführungsform entfernt werden. Da es sich bei den anderen Abschnitten um dieselben wie die in der ersten Ausführungsform beschriebenen handelt, wird deren Beschreibung weggelassen.
  • Auch im Leistungshalbleiterbauteil gemäß der zweiten Ausführungsform fließt, wenn das Leistungshalbleiterbauteil von einem EIN-Zustand zu einem AUS-Zustand umgeschaltet wird, ein Großteil eines in den zweiten Wannenzonen 42 und 43 entstandenen Verschiebungsstroms zu einem Source-Kontaktfleck 10, und zwar über eine zweite Wannenkontaktöffnung 63, die eine Feldisolierschicht 31 durchdringt, die auf einer zur Seite einer ersten Wannenzone 41 in einem Bereich, in dem eine Gate-Isolierschicht 30 ausgebildet ist, entgegengesetzten Seite angeordnet ist.
  • Aus diesem Grund wird auch in dem Fall, in dem das Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform einem Hochgeschwindigkeitsschaltvorgang unterzogen wird, kein starkes elektrisches Feld an die Gate-Isolierschicht 30 angelegt. Außerdem ist es möglich, ein über eine hohe Zuverlässigkeit verfügendes Leistungshalbleiterbauteil mit einem einfachen Aufbau bereitzustellen, ohne die erste Wannenkontaktöffnung 62 vorzusehen.
  • Entsprechend dem Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform sind somit die erste Wannenkontaktöffnung 62, die zweite Wannenkontaktöffnung 47 und die zweite ohmsche Elektrode 71b weggelassen, die in der zweiten Wannenzone 43 gemäß der ersten Ausführungsform vorgesehen sind. Folglich ist es möglich, eine Größe in einer seitlichen Richtung des Schnitts des Leistungshalbleiterbauteils zu verkleinern, wodurch bewirkt wird, dass das Leistungshalbleiterbauteil klein ist.
  • Um zu verhindern, dass ein starkes elektrisches Feld an die Gate-Isolierschicht 30 angelegt wird, wird eine Projektionslänge der zweiten Wannenzonen 42 und 43 zur Gate-Isolierschicht 30 wünschenswerter Weise so eingestellt, dass sie ungefähr 10 bis 20 μm oder weniger von der zweiten Wannenkontaktöffnung 63, auch wenn sie groß ist, beträgt, und wird wünschenswerter Weise so eingestellt, dass sie höchstens 100 μm oder weniger beträgt.
  • Dritte Ausführungsform
  • 17 und 18 sind typische Schnittansichten, die ein Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform zeigen, in dem eine Wannenzone 45 mit hoher Fremdstoffkonzentration, die mit einem Fremdstoff eines zweiten Leitfähigkeitstyps in hoher Konzentration dotiert ist, in den Oberflächenschichtabschnitten der zweiten Wannenzonen 42 und 43 im Leistungshalbleiterbauteil gemäß der ersten Ausführungsform vorgesehen ist, um Widerstände in einer seitlichen Richtung der Schnitte der zweiten Wannenzonen 42 und 43 im Leistungshalbleiterbauteil gemäß der ersten Ausführungsform zu senken. Da es sich bei den anderen Abschnitten um dieselben wie die in der ersten Ausführungsform beschriebenen handelt, wird deren ausführliche Beschreibung weggelassen. 19 ist eine Draufsicht von oben, die das Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform zeigt, und 17 und 18 entsprechen Schnittansichten, die Abschnitte E-E' bzw. F-F' von 19 zeigen.
  • In dem Fall, in dem eine Fremdstoffkonzentration, die sich für die Wannenzone 45 mit der hohen Fremdstoffkonzentration eignet, durch einen zweckgebundenen Fotolithografieprozess als Fremdstoffkonzentration der Wannenzone 45 mit der hohen Fremdstoffkonzentration eingestellt wird, wird sie vorzugsweise so eingestellt, dass sie höher ist als die Fremdstoffkonzentration der zweiten Wannenzonen 42 und 43, d. h. ungefähr 1 × 1020 cm–3, und wird wünschenswerter Weise auf höchstens 1 × 1021 cm–3 eingestellt.
  • Wie in den Schnittansichten von 20 und 21 gezeigt ist, werden außerdem, wenn die erste bis dritte Wannenkontaktzone 46, 47 und 48 des Leistungshalbleiterbauteils gemäß der ersten Ausführungsform durch Ionenimplantation ausgebildet werden sollen, Ionenimplantationsmaskenmuster der zweiten Wannenkontaktzone 47 und der dritten Wannenkontaktzone 48 in dasselbe Muster wie die zweiten Wannenzonen 42 und 43 abgeändert. Folglich ist es möglich, die Widerstände in der seitlichen Richtung der Schnitte der zweiten Wannenzonen 42 und 43 zu senken, ohne den Fotolithografieprozess auszuweiten.
  • Entsprechend dem Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform ist die Wannenzone 45 mit der hohen Fremdstoffkonzentration in den Oberflächenschichtabschnitten der zweiten Wannenzonen 42 und 43 vorgesehen. Wenn eine Umschaltung von einem EIN-Zustand zu einem AUS-Zustand durchgeführt wird, ist es möglich, eine Spannung zu senken, die durch in den zweiten Wannenzonen 42 und 43 entstandene Ströme erzeugt wird. Zusätzlich fließt ein Großteil eines Verschiebungsstroms über eine zweite Wannenkontaktöffnung 63, die so vorgesehen ist, dass sie eine Feldisolierschicht 31 durchdringt, zu einem Source-Kontaktfleck 10. Aus diesem Grund ist es auch in dem Fall, in dem ein Hochgeschwindigkeitsschaltvorgang erfolgt, möglich, eine Beaufschlagung der Feldisolierschicht 31 sowie einer Gate-Isolierschicht 30 mit einem starken elektrischen Feld zu unterdrücken. Somit ist es möglich, ein über eine hohe Zuverlässigkeit verfügendes Leistungshalbleiterbauteil zu erhalten.
  • Vierte Ausführungsform
  • 22 ist eine perspektivische Draufsicht, die ein Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform von einer Oberseite her gesehen zeigt. Außerdem sind 23 und 24 typische Schnittansichten, die das Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform zeigen, typischerweise einen Schnitt eines Abschnitts G-G' bzw. einen Schnitt eines Abschnitts H-H in der Draufsicht von 22 darstellen.
  • In dem Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform ist eine Wannenzone 45 mit einer hohen Fremdstoffkonzentration, die mit einem Fremdstoff eines zweiten Leitfähigkeitstyps in einer hohen Konzentration dotiert ist, nur in einem Abschnitt vorgesehen, von dem ein unterer Teil einer Zone mit der darin ausgebildeten Gate-Oxidschicht 30 in einer beliebigen der zweiten Wannenzonen 42 und 43 des Leistungshalbleiterbauteils gemäß der ersten Ausführungsform entfernt ist, in der die Gate-Elektrode 50, der Gate-Kontaktfleck 11, die Gate-Verdrahtung 12 u. dgl. vorgesehen sind. Da es sich bei den anderen Abschnitten um dieselben wie die in der ersten Ausführungsform beschriebenen handelt, wird deren ausführliche Beschreibung weggelassen.
  • In dem Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform ist die Wannenzone 45 mit der hohen Fremdstoffkonzentration, die mit dem Fremdstoff des zweiten Leitfähigkeitstyps in einer hohen Konzentration dotiert ist, in dem Abschnitt vorgesehen, von dem ein unterer Teil der Zone mit der darauf ausgebildeten Gate-Oxidschicht 30 in einer beliebigen der zweiten Wannenzonen 42 und 43 entfernt ist, in der die Gate-Elektrode 50, der Gate-Kontaktfleck 11, die Gate-Verdrahtung 12 u. dgl. vorgesehen sind. Deshalb ist es möglich, die Widerstandswerte in der seitlichen Richtung der Schnitte in den zweiten Wannenzonen 42 und 43 im Vergleich zum Leistungshalbleiterbauteil gemäß der ersten Ausführungsform zu senken. Somit ist es möglich, eine Spannung zu reduzieren, die durch einen Verschiebungsstrom beim Schalten erzeugt wird. Im Vergleich zum Leistungshalbleiterbauteil gemäß der dritten Ausführungsform ist es außerdem möglich, die Ausbildung der Gate-Isolierschicht 30 auf einer mit einem Fremdstoff in einer hohen Konzentration dotierten Siliciumcarbidschicht zu vermeiden. Somit ist es möglich, eine Zuverlässigkeit einer Isoliereigenschaft der Gate-Isolierschicht 30 zu steigern.
  • In manchen Fällen, in denen die Gate-Isolierschicht 30 insbesondere durch ein thermisches Oxidationsverfahren ausgebildet wird, ist die Isoliereigenschaft der Gate-Isolierschicht 30 verschlechtert, die durch thermisches Oxidieren einer Siliciumcarbidschicht ausgebildet wird, die durch Ionenimplantation mit einem Fremdstoff in hoher Konzentration dotiert ist. Indem der Aufbau gemäß der vorliegenden Ausführungsform genutzt wird, ist es deshalb möglich, ein über eine höhere Zuverlässigkeit verfügendes Leistungshalbleiterbauteil zu erhalten.
  • Vorzugsweise sollte die Fremdstoffkonzentration der Wannenzone 45 mit der hohen Fremdstoffkonzentration gleich oder höher als 3 × 1018 cm–3 und gleich oder niedriger als 1 × 1021 cm–3 sein. Indem die Wannenzone 45 mit der hohen Fremdstoffkonzentration gleichzeitig mit dem Fotolithografieprozess bei der Ausbildung der ersten bis dritten Wannenkontaktzone 46, 47 und 48 ausgebildet wird, ist es außerdem möglich, die Wannenzone 45 mit der hohen Fremdstoffkonzentration auszubilden, ohne die Schritte zu vermehren.
  • Fünfte Ausführungsform
  • 25 und 26 sind typische Schnittansichten, die einen Schnitt eines Leistungshalbleiterbauteils gemäß der vorliegenden Ausführungsform zeigen und dem Schnitt des Abschnitts C-C' und dem Schnitt des Abschnitts D-D' in der Draufsicht von 14 gemäß der zweiten Ausführungsform entsprechen.
  • Entsprechend dem Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform ist eine Wannenzone 45 mit hoher Fremdstoffkonzentration, die mit einem Fremdstoff eines zweiten Leitfähigkeitstyps in einer hohen Konzentration dotiert ist, nur in einem Abschnitt vorgesehen, von dem ein unterer Teil einer Zone mit der darin ausgebildeten Gate-Oxidschicht 30 in einer beliebigen der Wannenzonen 42 und 43 des Leistungshalbleiterbauteils gemäß der zweiten Ausführungsform entfernt ist, in der die Gate-Elektrode 50, der Gate-Kontaktfleck 11 und die Gate-Verdrahtung 12 u. dgl. vorgesehen sind. Da es sich bei den anderen Abschnitten um dieselben wie die in der zweiten Ausführungsform beschriebenen handelt, wird deren ausführliche Beschreibung weggelassen.
  • Entsprechend dem Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform ist die Wannenzone 45 mit der hohen Fremdstoffkonzentration in dem Abschnitt vorgesehen, von dem der untere Teil der Zone mit der darin ausgebildeten Gate-Oxidschicht 30 in einer beliebigen der Wannenzonen 42 und 43 entfernt ist, in der die Gate-Elektrode 50, der Gate-Kontaktfleck 11 und die Gate-Verdrahtung 12 u. dgl. vorgesehen sind. Im Vergleich zum Leistungshalbleiterbauteil gemäß der zweiten Ausführungsform ist es deshalb möglich, die Ausbildung der Gate-Isolierschicht 30 auf einer mit einem Fremdstoff in einer hohen Konzentration dotierten Siliciumcarbidschicht zu vermeiden. Somit ist es möglich, eine Zuverlässigkeit einer Isoliereigenschaft in der Gate-Isolierschicht 30 zu steigern.
  • In dem Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform sollte die Fremdstoffkonzentration der Wannenzone 45 mit der hohen Fremdstoffkonzentration vorzugsweise gleich oder höher als 3 × 1018 cm–3 und gleich oder niedriger als 1 × 1021 cm–3 sein. Indem die Wannenzone 45 mit der hohen Fremdstoffkonzentration gleichzeitig mit dem Fotolithografieprozess bei der Ausbildung der ersten Wannenkontaktzone 46, der zweiten Wannenkontaktzone 47 und der dritten Wannenkontaktzone 48 ausgebildet wird, ist es außerdem möglich, die Wannenzone 45 mit hoher Fremdstoffkonzentration auszubilden, ohne die Schritte zu vermehren.
  • In der ersten bis fünften Ausführungsform ist der Fall offenbart, in dem es sich bei dem Halbleiterelement, das in der Zellenzone ausgebildet werden soll, um einen vertikalen MOSFET handelt. Selbst wenn eine Kollektorschicht eines zweiten Leitfähigkeitstyps zwischen dem Halbleitersubstrat 20 und der hinteren ohmschen Elektrode 72 auf der Rückseite in 3 vorgesehen ist, um ein Halbleiterelement mit einer Zellenzone eines IGBTs zu bilden, kann die Wirkung der vorliegenden Erfindung beispielsweise auch bei dem Halbleiterelement mit der Zellenzone des IGBTs hervorgebracht werden. Dementsprechend handelt es sich bei einem Bereich, in dem die vorliegende Erfindung wirksam ist, um ein Halbleiterelement als Schaltelement mit einem MOS-Aufbau wie etwa einen MOSFET oder einen IGBT. In dem Fall, in dem das Halbleiterelement ein IGBT ist, entspricht ein Drain (Elektrode) des MOSFETs einem Kollektor (Elektrode), und eine Source (Elektrode) des MOSFETs entspricht einem Emitter (Elektrode).
  • Auch bei einem MOSFET des Grabentyps, in dem eine Kanalzone senkrecht zu einer Oberfläche des Halbleitersubstrats 20 ausgebildet ist, ist außerdem der Verbindungsabschnitt von den zweiten Wannenzonen 42 und 43 zum Source-Kontaktfleck 10 auf einer zum Gate-Kontaktfleck 11 oder der Gate-Verdrahtung 12 nahen Seite ausgehend vom Verbindungsabschnitt des Endes der Feldisolierschicht 31 und der Gate-Isolierschicht 30 ausgebildet. Auch wenn der Schalter mit einer hohen Geschwindigkeit ausgeschaltet wird, ist es demzufolge möglich, eine Spannung, die durch einen Verschiebungsstrom in unmittelbarer Nähe der Gate-Isolierschicht 30 erzeugt wird, zu senken. Folglich ist es möglich, ein über eine hohe Zuverlässigkeit verfügendes Leistungshalbleiterbauteil zu erhalten.
  • Wenn die Aufbauformen der Leistungshalbleiterbauteile vorgesehen werden, die in der ersten bis fünften Ausführungsform beschrieben sind, hängt die Wirkung der vorliegenden Erfindung außerdem nicht vom Herstellungsverfahren ab. Auch bei einem Aufbau eines Leistungshalbleiterbauteils, das unter Verwendung eines anderen Herstellungsverfahrens als den in der ersten bis fünften Ausführungsform beschriebenen Herstellungsverfahren hergestellt wird, ist es möglich, einen über eine hohe Zuverlässigkeit verfügenden Leistungshalbleiterbauteilaufbau zu erhalten.
  • Obwohl die Beschreibung zu dem Beispiel der Leistungshalbleiterbauteile erfolgte, die in der ersten bis fünften Ausführungsform hauptsächlich durch das Siliciumcarbidmaterial gebildet sind, ist die vorliegende Erfindung außerdem nicht auf das durch das Siliciumcarbid gebildete Leistungshalbleiterbauteil beschränkt, sondern kann auch ein durch ein anderes Halbleitermaterial gebildetes Leistungshalbleiterbauteil wie etwa ein Halbleitermaterial mit weitem Bandabstand, beispielsweise Galliumnitrid, ein Galliumarsenidmaterial oder ein Si-Material dieselbe Wirkung hervorbringen.
  • Außerdem braucht es sich bei der Gate-Isolierschicht 30 des als vertikaler MOSFET in der ersten bis fünften Ausführungsform beschriebenen Leistungshalbleiterbauteils nicht immer um eine Oxidschicht wie etwa Siliciumdioxid, wie der Name MOS impliziert, handeln, sondern es kann sich um eine Isolierschicht wie etwa eine Siliciumnitridschicht oder eine Aluminiumoxidschicht handeln.
  • In der vorliegenden Erfindung ist das Halbleiterelement selbst, das den in der ersten bis fünften Ausführungsform beschriebenen MOSFET-Aufbau hat, als „Halbleiterbauteil” in engem Sinn definiert. Zusätzlich ist es auch möglich, als „Halbleiterbauteil” in weitem Sinn, ein Leistungsmodul zu definieren, das selbst ein Halbleiterbauteil integriert hat, wie etwa ein Wechselrichtermodul, das an einem Kontaktrahmen montiert und zusammen mit dem über den MOSFET-Aufbau verfügenden Halbleiterelement eingekapselt ist, eine antiparallel an das Halbleiterelement anzuschließende Freilaufdiode, eine Steuerschaltung zum Erzeugen und Anlegen einer Gate-Spannung des Halbleiterelements u. dgl.
  • Bezeichnungserläuterung
    • 10 Source-Kontaktfleck, 11 Gate-Kontaktfleck, 12 Gate-Verdrahtung, 13 Drain-Elektrode, 20 Halbleitersubstrat, 21 Drift-Schicht, 30 Gate-Isolierschicht, 31 Feldisolierschicht, 32 Zwischenlagenisolierschicht, 33 Gate-Isolierschicht- und Feldisolierschichtgrenze, 40 JTE-Zone, 41 erste Wannenzone, 42, 43 zweite Wannenzone, 45 Wannenzone mit hoher Fremdstoffkonzentration, 46, 47, 48 Wannenkontaktzone, 50 Gate-Elektrode, 61 Source-Kontaktöffnung, 62 erste Wannenkontaktöffnung, 63 zweite Wannenkontaktöffnung, 64 Gate-Kontaktöffnung, 71 ohmsche Elektrode, 72 hintere ohmsche Elektrode, 80 Source-Zone, 81 Feldstoppzone, 100 vereinfachtes Element, 101 Halbleitersubstrat des n-Typs, 102 Schicht des n-Typs, 103 Wannenzone des p-Typs, 104 Wannenkontakt des p-Typs, 105 Zwischenlagenisolierschicht, 106 obere Elektrode, 107 Kontaktöffnung, 108 hintere Elektrode, 109 hintere ohmsche Elektrode, 110 ohmsche Elektrode, 111 Gate-Isolierschicht, 112 Gate-Elektrode, 113 obere Gate-Elektrode.

Claims (29)

  1. Leistungshalbleiterbauteil, das Folgendes aufweist: – ein Halbleitersubstrat (20) eines ersten Leitfähigkeitstyps; – eine Drift-Schicht (21) des ersten Leitfähigkeitstyps, die auf einer ersten Hauptflächenseite des Halbleitersubstrats (20) ausgebildet ist; – eine Zellenzone, die in einem Teil einer Oberflächenschicht der Drift-Schicht (21) ausgebildet und durch eine Mehrzahl von Einheitszellen gebildet ist; – eine erste Wannenzone (41) eines zweiten Leitfähigkeitstyps, welche in der Zellenzone ausgebildet ist; – eine zweite Wannenzone (42, 43) des zweiten Leitfähigkeitstyps, die außerhalb der Zellenzone ausgebildet ist; – eine Gate-Isolierschicht (30), die auf der Zellenzone und auf der Zellenzonenseite auf der zweiten Wannenzone (42, 43) ausgebildet ist; – eine Feldisolierschicht (31), die auf einer zur Zellenzonenseite entgegengesetzten Seite auf der zweiten Wannenzone (42, 43) ausgebildet ist und eine größere Schichtdicke hat als die Gate-Isolierschicht (30); – eine Gate-Elektrode (50), die auf der Gate-Isolierschicht (30) und der Feldisolierschicht (31) ausgebildet ist; – eine Source-Kontaktöffnung (61), die so ausgebildet ist, dass sie die Gate-Isolierschicht (30) auf der Zellenzone durchdringt; – eine zweite Wannenkontaktöffnung (63), die so ausgebildet ist, dass sie die Feldisolierschicht (31) auf der zweiten Wannenzone (42, 43) durchdringt; – einen Source-Kontaktfleck (10), um die Zellenzone und die zweite Wannenzone (42, 43) durch die Source-Kontaktöffnung (61) und die zweite Wannenkontaktöffnung (63) hindurch elektrisch zu verbinden; und – eine Drain-Elektrode (13), die auf einer zweiten Hauptflächenseite ausgebildet ist, die zur ersten Hauptfläche entgegengesetzt ist, wobei die zweite Wannenzone (42, 43) als eine durchgehende Wannenzone ausgebildet ist.
  2. Leistungshalbleiterbauteil, das Folgendes aufweist: – ein Halbleitersubstrat (20) eines zweiten Leitfähigkeitstyps; – eine Drift-Schicht (21) eines ersten Leitfähigkeitstyps, die auf einer ersten Hauptflächenseite des Halbleitersubstrats (20) ausgebildet ist; – eine Zellenzone, die in einem Teil einer Oberflächenschicht der Drift-Schicht (21) ausgebildet und durch eine Mehrzahl von Einheitszellen gebildet ist; – eine erste Wannenzone (41) eines zweiten Leitfähigkeitstyps, welche in der Zellenzone ausgebildet ist; – eine zweite Wannenzone (42, 43) des zweiten Leitfähigkeitstyps, die außerhalb der Zellenzone ausgebildet ist; – eine Gate-Isolierschicht (30), die auf der Zellenzone und auf der Zellenzonenseite auf der zweiten Wannenzone (42, 43) ausgebildet ist; – eine Feldisolierschicht (31), die auf einer zur Zellenzonenseite entgegengesetzten Seite auf der zweiten Wannenzone (42, 43) ausgebildet ist und eine größere Schichtdicke hat als die Gate-Isolierschicht (30); – eine Gate-Elektrode (50), die auf der Gate-Isolierschicht (30) und der Feldisolierschicht (31) ausgebildet ist; – eine Source-Kontaktöffnung (61), die so ausgebildet ist, dass sie die Gate-Isolierschicht (30) auf der Zellenzone durchdringt; – eine zweite Wannenkontaktöffnung (63), die so ausgebildet ist, dass sie die Feldisolierschicht (31) auf der zweiten Wannenzone (42, 43) durchdringt; – einen Source-Kontaktfleck (10), um die Zellenzone und die zweite Wannenzone (42, 43) durch die Source-Kontaktöffnung (61) und die zweite Wannenkontaktöffnung (63) hindurch elektrisch zu verbinden; und – eine Drain-Elektrode (13), die auf einer zweiten Hauptflächenseite ausgebildet ist, die zur ersten Hauptfläche entgegengesetzt ist, wobei die zweite Wannenzone (42, 43) als eine durchgehende Wannenzone ausgebildet ist.
  3. Leistungshalbleiterbauteil nach Anspruch 1 oder 2, wobei eine Projektionslänge ausgehend von der zweiten Wannenkontaktöffnung (63) der zweiten Wannenzone (42, 43) zur Zellenzonenseite gleich oder kleiner als 100 μm ist.
  4. Leistungshalbleiterbauteil, das Folgendes aufweist: – ein Halbleitersubstrat (20) eines ersten Leitfähigkeitstyps; – eine Drift-Schicht (21) des ersten Leitfähigkeitstyps, die auf einer ersten Hauptflächenseite des Halbleitersubstrats ausgebildet ist; – eine Zellenzone, die in einem Teil einer Oberflächenschicht der Drift-Schicht (21) ausgebildet und durch eine Mehrzahl von Einheitszellen gebildet ist; – eine erste Wannenzone (41) eines zweiten Leitfähigkeitstyps, welche in der Zellenzone ausgebildet ist; – eine zweite Wannenzone (42, 43) des zweiten Leitfähigkeitstyps, die außerhalb der Zellenzone ausgebildet ist; – eine Gate-Isolierschicht (30), die auf der Zellenzone und auf der Zellenzonenseite auf der zweiten Wannenzone (42, 43) ausgebildet ist; – eine Feldisolierschicht (31), die auf einer zur Zellenzonenseite entgegengesetzten Seite auf der zweiten Wannenzone (42, 43) ausgebildet ist und eine größere Schichtdicke hat als die Gate-Isolierschicht (30); – eine Gate-Elektrode (50), die auf der Gate-Isolierschicht (30) und der Feldisolierschicht (31) ausgebildet ist; – eine Source-Kontaktöffnung (61), die so ausgebildet ist, dass sie die Gate-Isolierschicht (30) auf der Zellenzone durchdringt; – eine erste Wannenkontaktöffnung (62), die so ausgebildet ist, dass sie die Gate-Isolierschicht (30) auf der zweiten Wannenzone (42, 43) durchdringt; eine zweite Wannenkontaktöffnung (63), die so ausgebildet ist, dass sie die Feldisolierschicht (31) auf der zweiten Wannenzone (42, 43) durchdringt; – einen Source-Kontaktfleck (10), um die Zellenzone und die zweite Wannenzone (42, 43) durch die Source-Kontaktöffnung (61) und die erste und zweite Wannenkontaktöffnung (62, 63) hindurch elektrisch zu verbinden; und – eine Drain-Elektrode (13), die auf einer zweiten Hauptflächenseite ausgebildet ist, die zur ersten Hauptfläche entgegengesetzt ist, wobei die zweite Wannenzone (42, 43) als eine durchgehende Wannenzone ausgebildet ist.
  5. Leistungshalbleiterbauteil, das Folgendes aufweist: – ein Halbleitersubstrat (20) eines zweiten Leitfähigkeitstyps; – eine Drift-Schicht (21) eines ersten Leitfähigkeitstyps, die auf einer ersten Hauptflächenseite des Halbleitersubstrats ausgebildet ist; – eine Zellenzone, die in einem Teil einer Oberflächenschicht der Drift-Schicht (21) ausgebildet und durch eine Mehrzahl von Einheitszellen gebildet ist; – eine erste Wannenzone (41) eines zweiten Leitfähigkeitstyps, welche in der Zellenzone ausgebildet ist; – eine zweite Wannenzone (42, 43) des zweiten Leitfähigkeitstyps, die außerhalb der Zellenzone ausgebildet ist; – eine Gate-Isolierschicht (30), die auf der Zellenzone und auf der Zellenzonenseite auf der zweiten Wannenzone (42, 43) ausgebildet ist; – eine Feldisolierschicht (31), die auf einer zur Zellenzonenseite entgegengesetzten Seite auf der zweiten Wannenzone (42, 43) ausgebildet ist und eine größere Schichtdicke hat als die Gate-Isolierschicht (30); – eine Gate-Elektrode (50), die auf der Gate-Isolierschicht (30) und der Feldisolierschicht (31) ausgebildet ist; – eine Source-Kontaktöffnung (61), die so ausgebildet ist, dass sie die Gate-Isolierschicht (30) auf der Zellenzone durchdringt; – eine erste Wannenkontaktöffnung (62), die so ausgebildet ist, dass sie die Gate-Isolierschicht (30) auf der zweiten Wannenzone (42, 43) durchdringt; – eine zweite Wannenkontaktöffnung (63), die so ausgebildet ist, dass sie die Feldisolierschicht (31) auf der zweiten Wannenzone (42, 43) durchdringt; – einen Source-Kontaktfleck (10), um die Zellenzone und die zweite Wannenzone (42, 43) durch die Source-Kontaktöffnung (61) und die erste und zweite Wannenkontaktöffnung (62, 63) hindurch elektrisch zu verbinden; und – eine Drain-Elektrode (13), die auf einer zweiten Hauptflächenseite ausgebildet ist, die zur ersten Hauptfläche entgegengesetzt ist, wobei die zweite Wannenzone (42, 43) als eine durchgehende Wannenzone ausgebildet ist.
  6. Leistungshalbleiterbauteil nach einem der Ansprüche 1, 2, 4 und 5, das ferner Folgendes aufweist: – eine Zwischenlagenisolierschicht (32), die auf der Gate-Elektrode (50), der Gate-Isolierschicht (30) und der Feldisolierschicht (31) ausgebildet ist, wobei die zweite Wannenkontaktöffnung (63) so ausgebildet ist, dass sie die Zwischenlagenisolierschicht (32) durchdringt.
  7. Leistungshalbleiterbauteil nach einem der Ansprüche 1, 2, 4 und 5, das ferner Folgendes aufweist: – eine Gate-Kontaktöffnung (64), die auf der zweiten Wannenzone (42, 43) ausgebildet ist; und – einen Gate-Kontaktfleck (11), der durch die Gate-Kontaktöffnung (64) hindurch elektrisch an die Gate-Elektrode (50) angeschlossen ist, wobei die zweite Wannenkontaktöffnung (63) von der Gate-Kontaktöffnung (64) aus auf der Zellenzonenseite ausgebildet ist.
  8. Leistungshalbleiterbauteil nach Anspruch 1 oder 4, wobei mehrere zweite Wannenkontaktöffnungen (63) die Zellenzone umgebend ausgebildet sind.
  9. Leistungshalbleiterbauteil nach einem der Ansprüche 1 bis 8, wobei das Halbleitersubstrat (20) und die Drift-Schicht (21) aus einem Halbleitermaterial mit weitem Bandabstand gebildet sind.
  10. Leistungshalbleiterbauteil nach Anspruch 9, wobei es sich bei dem Halbleitermaterial mit weitem Bandabstand um Siliciumcarbid handelt.
  11. Leistungshalbleiterbauteil nach einem der Ansprüche 1 bis 10, wobei die zweite Wannenzone (42, 43) ein Teil einer Oberflächenschicht der zweiten Wannenzone ist und eine Wannenzone mit hoher Fremdstoffkonzentration aufweist, die eine höhere Fremdstoffkonzentration des zweiten Leitfähigkeitstyps hat als andere Zonen in der zweiten Wannenzone (42, 43) unter der zweiten Wannenkontaktöffnung (63).
  12. Leistungshalbleiterbauteil nach Anspruch 11, wobei die Wannenzone mit hoher Fremdstoffkonzentration unter der Gate-Elektrode (50), ausgehend von einem unteren Teil der zweiten Wannenkontaktöffnung (63), durchgehend ausgebildet ist.
  13. Leistungshalbleiterbauteil nach Anspruch 11 oder 12, wobei die Wannenzone mit hoher Fremdstoffkonzentration nicht unter der auf der zweiten Wannenzone (42, 43) angeordneten Gate-Isolierschicht (30) ausgebildet ist.
  14. Leistungshalbleiterbauteil nach einem der Ansprüche 1 bis 13, wobei die Einheitszelle eine Source-Zone (80) des ersten Leitfähigkeitstyps und eine Wannenzone des zweiten Leitfähigkeitstyps aufweist, und wobei eine Kanalzone, die in der ersten Wannenzone (41) ausgebildet ist, die zwischen der Source-Zone (80) des ersten Leitfähigkeitstyps und der Drift-Schicht (21) eingesetzt ist, parallel zu der ersten Hauptfläche verläuft.
  15. Leistungshalbleiterbauteil nach einem der Ansprüche 1 bis 13, wobei die Einheitszelle eine Source-Zone (80) des ersten Leitfähigkeitstyps und eine erste Wannenzone (41) des zweiten Leitfähigkeitstyps aufweist, und wobei eine Kanalzone, die in der ersten Wannenzone (41) ausgebildet ist, die zwischen der Source-Zone (80) und der Drift-Schicht (21) eingesetzt ist, senkrecht zu der ersten Hauptfläche verläuft.
  16. Leistungshalbleiterbauteil nach einem der Ansprüche 1 bis 15, wobei eine Änderungsgeschwindigkeit einer zwischen dem Source-Kontaktfleck (10) und der Drain-Elektrode (13) angelegten Spannung gleich oder höher als 10 V/nsec ist.
  17. Leistungshalbleiterbauteil nach einem der Ansprüche 1, 2, 4, und 5, welches Folgendes aufweist: eine Gate-Verdrahtung (12), welche an einer oberen Seite der zweiten Wannenzone (42, 43) ausgebildet ist und elektrisch mit der Gate-Elektrode (50) verbunden ist, wobei die zweite Wannenkontaktöffnung (63) von der Gate-Verdrahtung (12) aus auf der Zellenzonenseite ausgebildet ist.
  18. Leistungshalbleiterbauteil nach einem der Ansprüche 1, 2, 4, und 5, welches Folgendes aufweist: ein Gate-Kontaktfleck (11), welcher an einer oberen Seite der zweiten Wannenzone (42, 43) ausgebildet ist und elektrisch mit der Gate-Elektrode (50) verbunden ist, wobei die zweite Wannenkontaktöffnung (63) von dem Gate-Kontaktfleck (11) aus auf der Zellenzonenseite ausgebildet ist.
  19. Leistungshalbleiterbauteil nach einem der Ansprüche 1, 2, 4, und 5, wobei die zweite Wannenzone (42, 43) eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps aufweist, welche gleich groß ist wie oder größer ist als eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps der ersten Wannenzone (41).
  20. Leistungshalbleiterbauteil nach einem der Ansprüche 1, 2, 4, und 5, wobei die Feldisolierschicht (31) eine Schichtdicke von 0,3 μm bis 3 μm aufweist.
  21. Leistungshalbleiterbauteil nach einem der Ansprüche 1, 2, 4, und 5, welches Folgendes aufweist: eine zweite Wannenkontaktöffnung (63), welche von einer Grenze (33) zwischen der Gate-Isolierschicht (30) und der Feldisolierschicht (31) aus auf einer entgegengesetzten Seite der Zellenzonenseite auf der zweiten Wannenzone (42, 43) ausgebildet ist, wobei die zweite Wannenkontaktzone (42, 43) eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps von 3 × 1018 cm–3 bis 1 × 1021 cm–3 aufweist.
  22. Leistungshalbleiterbauteil nach einem der Ansprüche 1, 2, 4, und 5, welches Folgendes aufweist: eine Wannenzone (45) mit hoher Fremdstoffkonzentration, welche in Oberflächenschichtabschnitten der zweiten Wannenzone (42, 43) ausgebildet ist und welche eine höhere Fremdstoffkonzentration des zweiten Leitfähigkeitstyps aufweist als andere Zonen in der zweiten Wannenzone (42, 43), wobei die Feldisolierschicht (31) in einer Zone ausgebildet ist, welche zwischen der Gate-Elektrode (50) und der Wannenzone (45) mit hoher Fremdstoffkonzentration eingesetzt ist.
  23. Leistungshalbleiterbauteil nach einem der Ansprüche 1, 2, 4, und 5, wobei die Gate-Elektrode (50) einen Abschnitt aufweist, welcher an einer oberen Seite der zweiten Wannenzone (42, 43) ausgebildet ist, und wobei ein gesamter Abschnitt auf der Feldisolierschicht (31) ausgebildet ist, welche eine höhere Schichtdicke als die Gate-Isolierschicht (30) aufweist, wobei der gesamte Abschnitt von der zweiten Wannenkontaktöffnung (63) aus auf einer entgegengesetzten Seite der Zellenzonenseite in dem Abschnitt ausgebildet ist, welcher an der oberen Seite der zweiten Wannenzone (42, 43) ausgebildet ist.
  24. Leistungsmodul, das Folgendes aufweist: einen Kontaktrahmen, der mit dem Leistungshalbleiterbauteil nach einem der Ansprüche 1 bis 23 versehen ist, und eine Steuerschaltung zum Steuern des Betriebs des Leistungshalbleiterbauteils.
  25. Verfahren zum Herstellen eines Leistungshalbleiterbauteils, das die folgenden Schritte umfasst: – Ausbilden einer Drift-Schicht (21) eines ersten Leitfähigkeitstyps auf einer ersten Hauptflächenseite eines Halbleitersubstrats (20) des ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps; – Ausbilden einer Mehrzahl von ersten Wannenzonen (41) des zweiten Leitfähigkeitstyps in einem Teil einer Oberflächenschicht der Drift-Schicht (21); – Ausbilden einer Source-Zone (80) des ersten Leitfähigkeitstyps in einem Teil einer Oberflächenschicht der jeweils ersten Wannenzonen (41); – Ausbilden einer zweiten Wannenzone (42, 43) des zweiten Leitfähigkeitstyps außerhalb des Umfangs der Mehrzahl von ersten Wannenzonen (41); – Ausbilden einer Feldisolierschicht (31) auf einer zur ersten Wannenzonenseite entgegengesetzten Seite auf der zweiten Wannenzone (42, 43); – Ausbilden einer Gate-Isolierschicht (30), die eine kleinere Schichtdicke hat als die Feldisolierschicht (31), auf den ersten Wannenzonen (41) und der Source-Zone (80), und auf der ersten Wannenzonenseite auf der zweiten Wannenzone (42, 43); – Ausbilden einer Gate-Elektrode (50) auf der Feldisolierschicht (31) und der Gate-Isolierschicht (30); – Ausbilden einer Source-Kontaktöffnung (61) auf der ersten Wannenzone (41), und zwar so, dass sie die Gate-Isolierschicht (30) durchdringt; – Ausbilden einer zweiten Wannenkontaktöffnung (63) auf der zweiten Wannenzone (42, 43), und zwar so, dass sie die Feldisolierschicht (31) durchdringt; – Ausbilden eines Source-Kontaktflecks (10), um die erste Wannenzone (41) und die zweite Wannenzone (42, 43) durch die Source-Kontaktöffnung (61) und die zweite Wannenkontaktöffnung (63) hindurch elektrisch zu verbinden; und – Ausbilden einer Drain-Elektrode (13) auf einer zweiten Hauptflächenseite, die zur ersten Hauptfläche entgegengesetzt ist, wobei die zweite Wannenzone (42, 43) als eine durchgehende Wannenzone ausgebildet wird.
  26. Verfahren zum Herstellen eines Leistungshalbleiterbauteils, das die folgenden Schritte umfasst: – Ausbilden einer Drift-Schicht (21) eines ersten Leitfähigkeitstyps auf einer ersten Hauptflächenseite eines Halbleitersubstrats des ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps; – Ausbilden einer Mehrzahl von ersten Wannenzonen (41) des zweiten Leitfähigkeitstyps in einem Teil einer Oberflächenschicht der Drift-Schicht (21); – Ausbilden einer Source-Zone (80) des ersten Leitfähigkeitstyps in einem Teil einer Oberflächenschicht jeweils der ersten Wannenzonen (41); – Ausbilden einer zweiten Wannenzone (42, 43) des zweiten Leitfähigkeitstyps außerhalb der Mehrzahl von ersten Wannenzonen (41); – Ausbilden einer Feldisolierschicht (31) auf einer zur ersten Wannenzonenseite (41) entgegengesetzten Seite auf der zweiten Wannenzone (42, 43); – Ausbilden einer Gate-Isolierschicht (30), die eine kleinere Schichtdicke hat als die Feldisolierschicht (31), auf den ersten Wannenzonen (41) und der Source-Zone (80), und auf der ersten Wannenzonenseite (41) auf der zweiten Wannenzone (42, 43); – Ausbilden einer Gate-Elektrode (50) auf der Feldisolierschicht (31) und der Gate-Isolierschicht (30); – Ausbilden einer Source-Kontaktöffnung (61) auf der ersten Wannenzone (41), und zwar so, dass sie die Gate-Isolierschicht (30) durchdringt; – Ausbilden einer ersten Wannenkontaktöffnung (62), die so ausgebildet ist, dass sie die Gate-Isolierschicht (30) auf der zweiten Wannenzone (42, 43) durchdringt; – Ausbilden einer zweiten Wannenkontaktöffnung (63) auf der zweiten Wannenzone (42, 43), und zwar so, dass sie die Feldisolierschicht (31) durchdringt; – Ausbilden eines Source-Kontaktflecks (10), um die erste Wannenzone (41) und die zweite Wannenzone (42, 43) durch die Source-Kontaktöffnung (61) und die erste und zweite Wannenkontaktöffnung (62, 63) hindurch elektrisch zu verbinden; und – Ausbilden einer Drain-Elektrode (13) auf einer zweiten Hauptflächenseite, die zur ersten Hauptfläche entgegengesetzt ist, wobei die zweite Wannenzone (42, 43) als eine durchgehende Wannenzone ausgebildet wird.
  27. Verfahren nach Anspruch 25 oder 26, wobei der Schritt des Ausbildens der Feldisolierschicht (31), den Schritt des Entfernens der Feldisolierschicht (31) von einer Stelle umfasst, an der die zweite Wannenkontaktöffnung (63) ausgebildet werden soll.
  28. Verfahren nach einem der Ansprüche 25 bis 27, das den folgenden Schritt aufweist: Ausbilden einer Wannenzone mit hoher Fremdstoffkonzentration, die eine höhere Fremdstoffkonzentration des zweiten Leitfähigkeitstyps hat als andere Zonen in der zweiten Wannenzone (42, 43), in einem Teil einer Oberflächenschicht der zweiten Wannenzone (42, 43) vor dem Schritt des Ausbildens der Feldisolierschicht (31).
  29. Verfahren nach Anspruch 28, wobei die Wannenzone mit hoher Fremdstoffkonzentration unter der zweiten Wannenkontaktöffnung (63) ausgebildet wird.
DE112011101254.3T 2010-04-06 2011-02-08 Leistungshalbleiterbauteile und Verfahren zu deren Herstellung Active DE112011101254B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010087816 2010-04-06
JP2010-087816 2010-04-06
PCT/JP2011/000683 WO2011125274A1 (ja) 2010-04-06 2011-02-08 電力用半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE112011101254T5 DE112011101254T5 (de) 2013-06-20
DE112011101254B4 true DE112011101254B4 (de) 2017-04-06

Family

ID=44762246

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011101254.3T Active DE112011101254B4 (de) 2010-04-06 2011-02-08 Leistungshalbleiterbauteile und Verfahren zu deren Herstellung

Country Status (6)

Country Link
US (1) US9006819B2 (de)
JP (4) JP4962665B2 (de)
KR (1) KR101481878B1 (de)
CN (1) CN102870217B (de)
DE (1) DE112011101254B4 (de)
WO (1) WO2011125274A1 (de)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102334190B (zh) 2009-04-30 2014-05-14 三菱电机株式会社 半导体装置及其制造方法
CN102859696B (zh) 2010-04-26 2015-07-22 三菱电机株式会社 半导体装置
US9293572B2 (en) 2010-06-24 2016-03-22 Mitsubishi Electric Corporation Power semiconductor device
JP2013093444A (ja) * 2011-10-26 2013-05-16 Rohm Co Ltd 高速スイッチング動作回路
US9324782B2 (en) * 2012-01-06 2016-04-26 Mitsubishi Electric Corporation Semiconductor device
JP5994604B2 (ja) * 2012-11-28 2016-09-21 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2014131008A (ja) 2012-11-29 2014-07-10 Fuji Electric Co Ltd ワイドバンドギャップ半導体装置
CN104981903B (zh) * 2013-03-14 2017-12-01 富士电机株式会社 半导体装置
JP6135436B2 (ja) 2013-10-04 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置
US9269765B2 (en) * 2013-10-21 2016-02-23 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having gate wire disposed on roughened field insulating film
JP6222771B2 (ja) 2013-11-22 2017-11-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
WO2015080162A1 (ja) * 2013-11-28 2015-06-04 ローム株式会社 半導体装置
JP6183200B2 (ja) * 2013-12-16 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN105378932B (zh) 2014-01-16 2017-10-31 富士电机株式会社 半导体装置
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
CN106463541B (zh) * 2014-05-23 2019-05-21 松下知识产权经营株式会社 碳化硅半导体装置
FR3024545B1 (fr) * 2014-07-30 2018-05-18 Suez Environnement Systeme de mesure intelligent au point de livraison d'un fluide
JP6424524B2 (ja) * 2014-09-08 2018-11-21 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016039073A1 (ja) * 2014-09-08 2016-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016039069A1 (ja) * 2014-09-11 2016-03-17 富士電機株式会社 半導体装置およびその製造方法
CN106688103B (zh) * 2014-10-01 2019-09-20 三菱电机株式会社 半导体装置
CN105789108B (zh) * 2014-12-16 2019-02-12 中芯国际集成电路制造(上海)有限公司 功率晶体管芯片的制作方法及功率晶体管芯片
WO2016170706A1 (ja) * 2015-04-22 2016-10-27 三菱電機株式会社 半導体装置および半導体装置の製造方法
US9997510B2 (en) * 2015-09-09 2018-06-12 Vanguard International Semiconductor Corporation Semiconductor device layout structure
JP1555474S (de) * 2015-10-26 2016-08-08
JP1555473S (de) * 2015-10-26 2016-08-08
DE112016005768B4 (de) 2015-12-18 2023-03-16 Rohm Co., Ltd. Halbleiterbauteil
DE102016102493B3 (de) * 2016-02-12 2017-07-20 Infineon Technologies Ag Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
CN106169506B (zh) * 2016-08-01 2019-04-09 上海华虹宏力半导体制造有限公司 Ddd mos器件结构及其制造方法
WO2018029786A1 (ja) * 2016-08-09 2018-02-15 三菱電機株式会社 半導体装置およびその製造方法
US10707341B2 (en) * 2016-08-25 2020-07-07 Mitsubishi Electric Corporation Semiconductor device
JP6580270B2 (ja) * 2016-08-25 2019-09-25 三菱電機株式会社 炭化珪素半導体装置
JP6626807B2 (ja) * 2016-09-14 2019-12-25 株式会社日立製作所 半導体装置、パワーモジュールおよび電力変換装置
CN109716531B (zh) * 2016-09-23 2022-07-29 三菱电机株式会社 碳化硅半导体装置
JP6322253B2 (ja) * 2016-10-12 2018-05-09 ローム株式会社 高速スイッチング動作回路を備えたワイヤレス給電装置およびａｃ／ｄｃ電源回路
DE112017005529B4 (de) * 2016-11-01 2024-03-14 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6887244B2 (ja) * 2016-12-09 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102016015475B3 (de) * 2016-12-28 2018-01-11 3-5 Power Electronics GmbH IGBT Halbleiterstruktur
JP6678810B2 (ja) * 2017-02-24 2020-04-08 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
CN110352497B (zh) * 2017-02-24 2022-05-13 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
JP7087280B2 (ja) * 2017-05-31 2022-06-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7069605B2 (ja) * 2017-08-29 2022-05-18 富士電機株式会社 半導体装置の製造方法
US10601413B2 (en) * 2017-09-08 2020-03-24 Cree, Inc. Power switching devices with DV/DT capability and methods of making such devices
JP6958474B2 (ja) * 2017-09-28 2021-11-02 三菱電機株式会社 炭化珪素半導体装置
US10665713B2 (en) 2017-09-28 2020-05-26 Mitsubishi Electric Corporation Silicon carbide semiconductor device
US20200335618A1 (en) * 2017-11-13 2020-10-22 Shindengen Electric Manufacturing Co., Ltd. Wide gap semiconductor device
KR102463902B1 (ko) * 2017-12-08 2022-11-08 한국전자통신연구원 다이오드를 내장한 mos 구조의 사이리스터 소자
CN111406323B (zh) * 2017-12-14 2024-03-01 新电元工业株式会社 宽带隙半导体装置
JP6994991B2 (ja) * 2018-03-16 2022-02-04 株式会社 日立パワーデバイス 半導体装置、パワーモジュールおよび電力変換装置
JP6496063B2 (ja) * 2018-04-06 2019-04-03 ローム株式会社 スイッチング電源回路およびスイッチング素子
US20210305369A1 (en) * 2018-08-07 2021-09-30 Rohm Co., Ltd. SiC SEMICONDUCTOR DEVICE
JP7095615B2 (ja) * 2019-02-12 2022-07-05 株式会社デンソー 半導体装置
JP6735375B2 (ja) * 2019-03-07 2020-08-05 ローム株式会社 スイッチング電源回路およびスイッチング素子
JP7145817B2 (ja) * 2019-06-14 2022-10-03 日立Astemo株式会社 半導体装置
US11508749B2 (en) 2020-06-15 2022-11-22 Sandisk Technologies Llc Cutoff gate electrodes for switches for a three-dimensional memory device and method of making the same
US20230155021A1 (en) 2020-06-24 2023-05-18 Mitsubishi Electric Corporation Silicon carbide semiconductor device
US11664436B2 (en) * 2021-03-01 2023-05-30 Wolfspeed, Inc. Semiconductor devices having gate resistors with low variation in resistance values
CN117063294A (zh) 2021-10-14 2023-11-14 富士电机株式会社 碳化硅半导体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080315297A1 (en) * 2007-06-25 2008-12-25 Kabushiki Kaisha Toshiba Semiconductor device
DE112009005320T5 (de) * 2009-10-14 2012-11-22 Mitsubishi Electric Corporation Leistungshalbleiterbauteil

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2785271B2 (ja) 1988-04-28 1998-08-13 富士電機株式会社 半導体装置
JP2950569B2 (ja) 1990-03-01 1999-09-20 株式会社東芝 Ｍｏｓ型電界効果トランジスタ
JP2858404B2 (ja) 1990-06-08 1999-02-17 株式会社デンソー 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JPH0456163A (ja) * 1990-06-21 1992-02-24 Fujitsu Ltd 半導体装置およびその製造方法
JP2751612B2 (ja) 1990-10-01 1998-05-18 株式会社デンソー 縦型パワートランジスタ及びその製造方法
JPH04346477A (ja) 1991-05-24 1992-12-02 Hitachi Ltd 半導体装置
US5686750A (en) * 1991-09-27 1997-11-11 Koshiba & Partners Power semiconductor device having improved reverse recovery voltage
JP2817536B2 (ja) 1991-09-27 1998-10-30 日本電気株式会社 半導体装置
US5723882A (en) 1994-03-10 1998-03-03 Nippondenso Co., Ltd. Insulated gate field effect transistor having guard ring regions
JP2870402B2 (ja) * 1994-03-10 1999-03-17 株式会社デンソー 絶縁ゲート型電界効果トランジスタ
JPH08102495A (ja) 1994-09-30 1996-04-16 Toshiba Corp 半導体装置
JP3525637B2 (ja) 1996-08-09 2004-05-10 株式会社デンソー 半導体装置
JP2000294770A (ja) * 1999-04-09 2000-10-20 Rohm Co Ltd 半導体装置
JP4848605B2 (ja) 2001-08-29 2011-12-28 株式会社デンソー 半導体装置の製造方法
JP3952978B2 (ja) * 2003-03-24 2007-08-01 日産自動車株式会社 炭化珪素半導体素子
JP4577480B2 (ja) 2003-06-06 2010-11-10 サンケン電気株式会社 絶縁ゲート型半導体装置
JP2005243674A (ja) 2004-02-24 2005-09-08 Renesas Technology Corp 半導体装置
JP2007207784A (ja) 2006-01-30 2007-08-16 Toshiba Corp 半導体装置
JP5098214B2 (ja) 2006-04-28 2012-12-12 日産自動車株式会社 半導体装置およびその製造方法
JP4935741B2 (ja) 2008-04-02 2012-05-23 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5171363B2 (ja) * 2008-04-08 2013-03-27 三菱電機株式会社 半導体装置の製造方法
JP4683075B2 (ja) * 2008-06-10 2011-05-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5309360B2 (ja) * 2008-07-31 2013-10-09 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080315297A1 (en) * 2007-06-25 2008-12-25 Kabushiki Kaisha Toshiba Semiconductor device
DE112009005320T5 (de) * 2009-10-14 2012-11-22 Mitsubishi Electric Corporation Leistungshalbleiterbauteil

Also Published As

Publication number Publication date
JPWO2011125274A1 (ja) 2013-07-08
WO2011125274A1 (ja) 2011-10-13
JP4962665B2 (ja) 2012-06-27
JP2014082521A (ja) 2014-05-08
CN102870217A (zh) 2013-01-09
KR20120125401A (ko) 2012-11-14
JP2017005278A (ja) 2017-01-05
JP6233484B2 (ja) 2017-11-22
CN102870217B (zh) 2016-08-03
DE112011101254T5 (de) 2013-06-20
US9006819B2 (en) 2015-04-14
JP6173924B2 (ja) 2017-08-02
KR101481878B1 (ko) 2015-01-12
JP2012109602A (ja) 2012-06-07
JP5454595B2 (ja) 2014-03-26
US20130020587A1 (en) 2013-01-24

Similar Documents

Publication Publication Date Title
DE112011101254B4 (de) Leistungshalbleiterbauteile und Verfahren zu deren Herstellung
DE112009005320B4 (de) Leistungshalbleiterbauteil und zugehöriges Verfahren
DE112015004766B4 (de) Halbleitervorrichtungen
DE112015004515B4 (de) Halbleitervorrichtungen
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE112013002518B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112011101442B4 (de) Halbleitervorrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE69034157T2 (de) Bipolartransistor mit isolierter Gate-Elektrode und Verfahren zur Herstellung
DE4107909C2 (de) Feldeffekt-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102008055689B4 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE112013004362B4 (de) Halbleitervorrichtung
DE112010005681B4 (de) Leistungshalbleiterbauteil
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE112009005069B4 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112014001838T5 (de) Halbleitervorrichtung
DE3537004A1 (de) Vdmos-baustein
CH656255A5 (de) Halbleiterbauelement fuer hohe spannung.
AT502860A2 (de) Leistungshalbleiterbauelement mit einem oberseitigen drain unter verwendung eines sinker-trenches
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final