DE112009005320B4 - Leistungshalbleiterbauteil und zugehöriges Verfahren - Google Patents

Leistungshalbleiterbauteil und zugehöriges Verfahren Download PDF

Info

Publication number
DE112009005320B4
DE112009005320B4 DE112009005320.3T DE112009005320T DE112009005320B4 DE 112009005320 B4 DE112009005320 B4 DE 112009005320B4 DE 112009005320 T DE112009005320 T DE 112009005320T DE 112009005320 B4 DE112009005320 B4 DE 112009005320B4
Authority
DE
Germany
Prior art keywords
well
zone
layer
conductivity type
contact opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112009005320.3T
Other languages
English (en)
Other versions
DE112009005320T5 (de
Inventor
Naruhisa Miura
Shuhei Nakata
Kenichi Ohtsuka
Shoyu Watanabe
Shiro Hino
Akihiko Furukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112009005320T5 publication Critical patent/DE112009005320T5/de
Application granted granted Critical
Publication of DE112009005320B4 publication Critical patent/DE112009005320B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out

Abstract

Leistungshalbleiterbauteil, das Folgendes aufweist:- ein Halbleitersubstrat (20) eines ersten Leitfähigkeitstyps,- eine Driftschicht (21) des ersten Leitfähigkeitstyps, die auf einer ersten Hauptflächenseite des Halbleitersubstrats (20) ausgebildet ist;- eine Zellenzone, die in einem Teil einer Oberflächenschicht der Driftschicht (21) ausgebildet ist und mehrere Einheitszellen umfasst, wobei die Einheitszellen jeweils eine erste Wannenzone (41) des zweiten Leitfähigkeitstyps und eine Source-Zone (80) des ersten Leitfähigkeitstyps aufweisen, die in einem Teil einer Oberflächenschicht der ersten Wannenzone (41) ausgebildet ist;- eine zweite Wannenzone (42) eines zweiten Leitfähigkeitstyps, die, abgesondert von der Zellenzone, die Zellenzone umgebend ausgebildet ist;- eine dritte Wannenzone (43, 44) des zweiten Leitfähigkeitstyps, die abgesondert von der zweiten Wannenzone (42) auf einer Außenseite der zweiten Wannenzone (42) ausgebildet ist und eine größere Fläche hat als die zweite Wannenzone (42);- eine Gate-Isolierschicht (30), die auf der Zellenzone und zumindest auf der Zellenzonenseite auf der zweiten Wannenzone (42) ausgebildet ist;- eine Feldoxidschicht (31), die auf einer Innenseite eines Innenumfangs der dritten Wannenzone (43, 44) auf der dritten Wannenzone (43, 44) ausgebildet ist und eine größere Schichtdicke hat als die Gate-Isolierschicht (30), wobei eine Grenze (33) zwischen der Gate-Isolierschicht (30) und der Feldoxidschicht (31) auf einem oberen Teil der zweiten Wannenzone (42) ausgebildet ist oder auf einem oberen Teil zwischen der zweiten Wannenzone (42) und der dritten Wannenzone (43, 44) ausgebildet ist;- eine Gate-Elektrode (50), die auf der Feldoxidschicht (31) und auf der Gate-Isolierschicht (30) ausgebildet ist;- eine Source-Kontaktöffnung (61), die die Gate-Isolierschicht (30) durchdringend auf der Zellenzone ausgebildet ist;- eine erste Wannenkontaktöffnung (62), die die Gate-Isolierschicht (30) durchdringend auf der zweiten Wannenzone (42) ausgebildet ist;- eine zweite Wannenkontaktöffnung (63), die die Feldoxidschicht (31) durchdringend auf der dritten Wannenzone (43, 44) ausgebildet ist;- einen Source-Kontaktfleck (10), um die Zellenzone, die zweite Wannenzone (42) und die dritte Wannenzone (43, 44) durch die Source-Kontaktöffnung (61), die erste Wannenkontaktöffnung (62) und die zweite Wannenkontaktöffnung (63) hindurch elektrisch zu verbinden; und- eine Drain-Elektrode (13), die auf einer zweiten Hauptflächenseite, der ersten Hauptfläche entgegengesetzt vorgesehen ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf ein Leistungshalbleiterbauteil wie etwa ein Siliciumcarbidhalbleiterbauteil.
  • STAND DER TECHNIK
  • Bezug nehmend auf ein Leistungshalbleiterbauteil, das aus einem Vertikalmetalloxidschicht-Leistungshalbleiterfeldeffekttransistor (Metalloxidhalbleiterfeldeffekttransistor: MOSFET) und einer Diode besteht, das in Patentschrift 1 beschrieben ist, sind Dioden in mindestens einer Linie in einem Umfangsrandabschnitt einer Zellenzone des MOSFETs, d.h. einer an einen Gate-Kontaktfleckabschnitt angrenzenden Zone angeordnet, wie in 1 und 2 des Schriftstücks gezeigt ist. Jede der Dioden nimmt ein Defektelektron auf, das in einer Vorwärtsspannung von einer P-Wanne und einer P-Basis, die in 2 des Schriftstücks gezeigt sind, in eine Halbleiterschicht des N-Typs auf einer Drain-Seite injiziert wird, wenn der MOSFET von einem Einzustand zu einem Auszustand umschaltet. Aus diesem Grund kann der in dem Schriftstück beschriebene Aufbau verhindern, dass ein in 3 des Schriftstücks gezeigter parasitärer Transistor einschaltet, wenn der MOSFET von der Vorwärtsspannung zur Rückwärtsspannung umschaltet.
  • Bei dem in dem Schriftstück beschriebenen Aufbau ist die P-Basis, bei der es sich um die P-Wanne des MOSFETs handelt, wie in 2 gezeigt, über ein Rückseiten-Gate elektrisch an eine Source-Elektrode angeschlossen.
  • SCHRIFTSTÜCK AUS DEM STAND DER TECHNIK
  • PATENTSCHRIFT
    • Patentschrift 1: Japanische Patentanmeldung mit der Offenlegungsnummer JP H05- 198 816 A (1993) (1 bis 3)
    • Patentschrift 2: US 5 686 750 A
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • PROBLEME, DIE DURCH DIE ERFINDUNG GELÖST WERDEN SOLLEN
  • Die US 5 686 750 A (Patentschrift 2) betrifft eine Leistungshalbleitervorrichtung vom Typ eines vertikalen Feldeffekttransistors und insbesondere einen vertikalen Feldeffekttransistor mit einer sicheren Betriebszone.
  • Das Problem, das durch die vorliegende Erfindung gelöst werden soll, wird nachstehend mit Bezug auf 2 der Patentschrift 1 beschrieben.
  • Wenn der MOSFET des in der Patentschrift 1 beschriebenen Leistungshalbleiterbauteils von einem Ein- zu einem Auszustand umschaltet, kann eine Drain-Spannung des MOSFETs, d.h. eine Spannung einer Drain-Elektrode, rapide ansteigen und in manchen Fällen ungefähr mehrere hundert V erreichen. Aufgrund des Anstiegs der Drain-Spannung beim Herbeiführen des Auszustands wird durch eine Kapazität einer zwischen der P-Wanne und einer N-Drain-Schicht gebildeten Sperrschicht ein Verschiebungsstrom auf einer Drain-Elektrodenseite bzw. Source-Elektrodenseite erzeugt. Der Verschiebungsstrom wird auch in einer Diode sowie der P-Wanne des MOSFETs erzeugt, wenn die P-Wanne oder eine Stelle in der N-Drain-Schicht, auf der eine Zone des P-Typs vorgesehen ist, auf dieselbe Weise wie die P-Wanne vorgesehen ist.
  • Mit Bezug auf den so erzeugten Verschiebungsstrom fließt der auf der Drain-Elektrodenseite erzeugte Verschiebungsstrom genau zur Drain-Elektrode, während der auf der Source-Elektrodenseite erzeugte Verschiebungsstrom über die P-Wanne oder die Zone des P-Typs zur Source-Elektrode fließt.
  • Im Falle des in der Patentschrift 1 beschriebenen Leistungshalbleiterbauteils sind die Source-Elektrode und eine Feldplatte elektrisch aneinander angeschlossen, wie in der Beschreibung des Beispiels aus dem verwandten Stand der Technik beschrieben ist. Aus diesem Grund fließt z.B. in dem in 2(C) gezeigten Ausschnitt der Verschiebungsstrom, der in die unter dem Gate-Kontaktfleck vorgesehene P-Wanne fließt, in der MOSFET-Zellenrichtung zur Kontaktöffnung, die mit der Feldplatte in der unter dem Gate-Kontaktfleck vorgesehenen P-Wanne verbunden ist, und fließt dann durch die Feldplatte in die Source-Elektrode.
  • Hier ist die Fläche der unter dem Gate-Kontaktfleck vorgesehenen P-Wanne viel größer als die Flächen der P-Wanne der MOSFET-Zelle und der P-Wanne der Diodenzelle. Wenn der Verschiebungsstrom zu der unter dem Gate-Kontaktfleck vorgesehenen P-Wanne fließt, entsteht deshalb eine Spannung mit einem nicht unbeachtlichen Wert in der P-Wanne, weil die über eine große Fläche verfügende P-Wanne selbst und die Kontaktöffnung Widerstände haben, deren Werte in gewissem Ausmaß hoch sind. Im Ergebnis entsteht ein relativ hohes elektrisches Potential an einer Stelle in der P-Wanne, die einen großen Abstand in einer Ebenenrichtung von einer Stelle (Kontaktöffnung) hat, an der die P-Wanne über die Feldplatte elektrisch an eine Source-Elektrode angeschlossen ist (die für gewöhnlich an ein Massepotential angeschlossen ist).
  • Je größer der Verschiebungsstrom ist, desto größer ist das elektrische Potential. Je größer eine Schwankung dV/dt der Drain-Spannung V zu einem Zeitpunkt t ist, desto größer ist das elektrische Potential.
  • Hier erfolgt wiederum eine Beschreibung zu einem Hochgeschwindigkeitsansteuerungsbetrieb eines Siliciumcarbid-MOSFETs, d.h. eines Ansteuerungsbetriebs mit hohem dV/dt.
  • In einem Si-MOSFET, bei dem es sich um ein unipolares Bauteil handelt, das herkömmliches Si (Silicium) verwendet, erfolgt ein Betrieb mit einer relativ hohen Betriebsgeschwindigkeit, d.h. 20 V/nsec oder darüber. Wird der Betrieb bei einer hohen Spannung von ca. 1 kV oder darüber ausgeführt, ist jedoch ein Leitungsverlust stark erhöht. Aus diesem Grund wird die Betriebsspannung auf mehrere zehn bis mehrere hundert V beschränkt. In einem hohen Spannungsbereich von ca. 1 kV oder darüber wird deshalb hauptsächlich ein Si-IGBT (Bipolartransistor mit isoliertem Gate) eingesetzt. Weil es sich bei dem IGBT um ein bipolares Bauteil handelt, ist es jedoch durch einen Einfluss von kleineren Ladungsträgern schwierig, ein charakteristisches Hochgeschwindigkeitsschaltverhalten wie bei einem unipolaren Bauteil zu erzielen. Mit anderen Worten kann ein Schaltverlust selbst dann nicht stark gesenkt werden, wenn dV/dt erhöht wird. Aus diesem Grund ist es nicht notwendig, einen Ansteuerungsbetrieb mit hohem dV/dt durchzuführen, und der Si-IGBT wird mit einer Betriebsgeschwindigkeit von höchstens ca. mehreren V/nsec verwendet.
  • Andererseits ist es bei dem Siliciumcarbid verwendenden MOSFET möglich, auch in einem hohen Spannungsbereich von 1 kV oder darüber einen geringen Leitungsverlust zu erzielen, und es ist darüber hinaus möglich, einen Hochgeschwindigkeitsbetrieb wegen des unipolaren Bauteils auszuführen und durch Hochgeschwindigkeitsschalten einen Schaltverlust zu senken. Deshalb kann ein Verlust in einem Wechselrichterbetrieb noch mehr gesenkt werden.
  • In einem Betriebsumfeld, das im herkömmlichen Si-Bauteil nicht erzielt werden kann, d.h. Hochgeschwindigkeitsschalten von 10 V/nsec oder darüber in einem hohen Spannungsbereichsbetrieb von z. B. 1 kV oder darüber, macht sich die Spannung, die durch den Verschiebungsstrom beim vorstehend beschriebenen Schalten in der P-Wanne erzeugt werden soll, stärker bemerkbar.
  • In dem Fall, in dem der MOSFET unter Verwendung des Siliciumcarbids hergestellt ist, ist darüber hinaus kein Element mit einem ausreichend niedrigen Fremdstoffgrad des p-Typs in einem Bandabstand des Siliciumcarbids vorhanden. Aus diesem Grund ist es unmöglich, Siliciumcarbid des p-Typs mit einem geringen spezifischen elektrischen Widerstand nahe Raumtemperatur zu erhalten, und darüber hinaus ist auch ein Kontaktwiderstand des Siliciumcarbids des p-Typs und eines Metalls erhöht. In dem Falle, in dem ein MOSFET-Leistungshalbleiterbauteil unter Verwendung des Siliciumcarbids aufgebaut ist, ist dementsprechend ein Wert eines Kontaktwiderstands der durch das Siliciumcarbid des p-Typs und ein Metall aufgebauten P-Wanne besonders erhöht, so dass auch eine durch einen Verschiebungsstrom zu erzeugende Spannung erhöht ist.
  • Wenn bei dem den MOSFET enthaltenden Leistungshalbleiterbauteil eine Spannung einer Gate-Elektrode an einer Stelle, an der eine Gate-Isolierschicht des MOSFETs zwischen der P-Wanne und der Gate-Elektrode eingesetzt ist, unmittelbar nachdem der MOSFET von einem Ein- zu einem Auszustand umgeschaltet hat, die Nähe von 0 V erreicht, entsteht wie vorstehend beschrieben eine hohe Spannung in der P-Wanne, so dass die Gate-Isolierschicht aufgrund des durch die hohe Spannung verursachten starken elektrischen Felds in manchen Fällen kaputtgeht. Um ein Leistungshalbleiterbauteil mit einer hohen Zuverlässigkeit zu erhalten, ist es wünschenswert, dass ein elektrisches Feld, das an eine Siliciumdioxidschicht angelegt werden soll, bei der es sich um die Gate-Isolierschicht handelt, auf gleich oder kleiner als 3 MV/cm eingestellt werden sollte. Zu diesem Zweck muss die Spannung, die in der P-Wanne durch den Verschiebungsstrom erzeugt werden soll, so eingestellt werden, dass sie einen bestimmten Wert oder darunter hat.
  • Die vorliegende Erfindung wurde gemacht, um ein derartiges Problem zu lösen, und ein Ziel von ihr besteht darin, ein einen MOSFET enthaltendes, hoch zuverlässiges Leistungshalbleiterbauteil bereitzustellen, um einen Schaltbetrieb mit hoher Geschwindigkeit durchzuführen und beim Schaltbetrieb ein Auftreten eines dielektrischen Durchschlags zwischen einer Gate-Elektrode und einer Source-Elektrode unterbinden zu können.
  • MITTEL ZUR LÖSUNG DER PROBLEME
  • Die erfindungsgemäße Aufgabe wird durch ein Leistungshalbleiterbauteil gemäß Patentanspruch 1 bzw. Patentanspruch 2 gelöst. Vorteilhafte Weiterbildungen der erfindungsgemäßen Leistungshalbleiterbauteile sind in den Ansprüchen 3 bis 10 angegeben.
  • Ferner wird die erfindungsgemäße Aufgabe durch ein Verfahren gemäß Patentanspruch 11 bzw. Patentanspruch 12 gelöst. Vorteilhafte Weiterbildungen der erfindungsgemäßen Verfahren sind in den Ansprüchen 13 und 14 angegeben.
  • WIRKUNG DER ERFINDUNG
  • Gemäß dem Leistungshalbleiterbauteil nach der vorliegenden Erfindung wird auch in dem Fall, dass das Leistungshalbleiterbauteil mit einer hohen Geschwindigkeit angesteuert wird, kein elektrisches Feld mit einer hohen Stärke an eine Gate-Isolierschicht angelegt, und es wird verhindert, dass ein dielektrischer Durchschlag in der Gate-Isolierschicht auftritt, wodurch ein über eine höhere Zuverlässigkeit verfügendes Leistungshalbleiterbauteil erzielt werden kann.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    • 1 ist eine Draufsicht, die ein Leistungshalbleiterbauteil nach einer ersten Ausführungsform der vorliegenden Erfindung schematisch darstellt.
    • 2 ist eine Draufsicht, die das Leistungshalbleiterbauteil nach der ersten Ausführungsform der vorliegenden Erfindung schematisch darstellt.
    • 3 ist eine Schnittansicht, die einen Ausschnitt eines Teils des Leistungshalbleiterbauteils nach der ersten Ausführungsform der vorliegenden Erfindung schematisch darstellt.
    • 4 ist eine Schnittansicht, die einen Ausschnitt eines Teils des Leistungshalbleiterbauteils nach der ersten Ausführungsform der vorliegenden Erfindung schematisch darstellt.
    • 5 ist eine Schnittansicht, die einen Teil des Leistungshalbleiterbauteils schematisch darstellt, um ein Verfahren zur Herstellung des Leistungshalbleiterbauteils nach der ersten Ausführungsform der vorliegenden Erfindung zu beschreiben.
    • 6 ist eine Schnittansicht, die einen Teil des Leistungshalbleiterbauteils schematisch darstellt, um ein Verfahren zur Herstellung des Leistungshalbleiterbauteils nach der ersten Ausführungsform der vorliegenden Erfindung zu beschreiben.
    • 7 ist eine Schnittansicht, die einen Teil des Leistungshalbleiterbauteils nach der ersten Ausführungsform der vorliegenden Erfindung schematisch darstellt.
    • 8 ist eine Schnittansicht, die einen Teil des Leistungshalbleiterbauteils nach der ersten Ausführungsform der vorliegenden Erfindung schematisch darstellt.
    • 9 ist eine Schnittansicht, die einen Teil des Leistungshalbleiterbauteils nach einer zweiten Ausführungsform der vorliegenden Erfindung schematisch darstellt.
    • 10 ist eine Schnittansicht, die einen Teil des Leistungshalbleiterbauteils nach der zweiten Ausführungsform der vorliegenden Erfindung schematisch darstellt.
  • AUSFÜHRUNGSFORMEN ZUR UMSETZUNG DER ERFINDUNG
  • Erste Ausführungsform
  • In einer ersten Ausführungsform der vorliegenden Erfindung erfolgt eine Beschreibung hauptsächlich unter Zuhilfenahme eines Vertikalkanal-Siliciumcarbid-MOSFETs des n-Typs als Beispiel für ein Leistungshalbleiterbauteil. Darüber hinaus erfolgt bei jeder der folgenden Ausführungsformen eine Beschreibung unter der Voraussetzung, dass ein erster Leitfähigkeitstyp als n-Typ und ein zweiter Leitfähigkeittyp als p-Typ angesetzt wird und ein Leitfähigkeitstyp eines Halbleiters dazu umgekehrt sein kann.
  • 1 ist eine Draufsicht, die ein Leistungshalbleiterbauteil von einer Oberseite aus gesehen schematisch darstellt, das hauptsächlich einen Siliciumcarbid-MOSFET verwendet, bei dem es sich um das Leistungshalbleiterbauteil nach der ersten Ausführungsform der vorliegenden Erfindung handelt. In 1 ist ein Source-Kontaktfleck 10 in einem mittleren Teil der Oberseite des Leistungshalbleiterbauteils vorgesehen. Ein Gate-Kontaktfleck 11 ist von einer Oberseite des Source-Kontaktflecks 10 aus gesehen auf einer der Seiten vorgesehen. Darüber hinaus ist eine Gate-Verdrahtung 12 in einer vom Gate-Kontaktfleck 11 ausgehenden Verlängerung, den Source-Kontaktfleck 10 umgebend vorgesehen.
  • Der Source-Kontaktfleck 10 ist elektrisch an Source-Elektroden mehrerer MOSFET-Einheitszellen angeschlossen, die auf einem unteren Teil des Source-Kontaktflecks 10 vorgesehen sind, und der Gate-Kontaktfleck 11 und die Gate-Verdrahtung 12 sind elektrisch an eine Gate-Elektrode der Einheitszelle angeschlossen und dienen dazu, eine von einem externen Steuerschaltkreis gelieferte Gate-Spannung an die Gate-Elektrode anzulegen.
  • 2 ist eine Draufsicht, die Schichten darstellt, die von einem oberen Teil aus gesehen unter dem Source-Kontaktfleck 10, dem Gate-Kontaktfleck 11 u. dgl. im Leistungshalbleiterbauteil nach der in 1 gezeigten vorliegenden Ausführungsform vorgesehen sind. In 2 ist eine Öffnung, die als zweite Wannenkontaktöffnung 63 bezeichnet wird, in einer (nicht gezeigten) Zwischenlagenisolierschicht ausgebildet, die auf einer gesamten Fläche in einem unteren Teil des Source-Kontaktflecks 10 um das untere Teil des in 1 gezeigten Source-Kontaktflecks 10 herum vorgesehen ist. Dritte Wannenzonen 43 und 44, die aus Siliciumcarbid des p-Typs bestehen, sind in durch Siliciumcarbid gebildete Schichten in unteren Teilen der jeweiligen zweiten Wannenkontaktöffnungen 63 vorgesehen. Zusätzlich ist eine Übergangsabschlussverlängerungszone (JTE-Zone, JTE - Junction Termination Extension) 40 auf einer Außenseite der dritten Wannenzonen 43 und 44 vorgesehen.
  • Eine erste Wannenkontaktöffnung 62, die in der Zwischenlagenisolierschicht ausgebildet ist, und eine zweite Wannenzone 42, die in einem unteren Teil von dieser ausgebildet ist, sind in einer Draufsicht gesehen mit einem vorbestimmten Abstand von 0,5 µm oder mehr von der zweiten Wannenkontaktöffnung 63 und den dritten Wannenzonen 43 und 44 auf einer von der zweiten Wannenkontaktöffnung 63 und den dritten Wannenzonen 43 und 44 umgebenen Innenseite ausgebildet. Die zweite Wannenzone 42 ist aus dem Siliciumcarbid des p-Typs gebildet.
  • Eine mit einer großen Anzahl der Einheitszellen versehene Zellenzone ist in der Draufsicht gesehen auf einer von den ersten Wannenkontaktöffnungen 62 und den zweiten Wannenzonen 42 umgebenen Innenseite angeordnet. Mehrere Source-Kontaktöffnungen 61, die in der Zwischenlagenisolierschicht ausgebildet sind, und erste Wannenzonen 41, die jeweils in unteren Teilen von dieser ausgebildet sind, sind in der Zellenzone ausgebildet. Die Einzelheiten der Zellenzone werden nachstehend noch mit Bezug auf Schnittansichten separat beschrieben.
  • Darüber hinaus ist eine nicht gezeigte Gate-Elektrode auf einem Teil oberer Abschnitte der dritten Wannenzonen 43 und 44 ausgebildet, und eine Gate-Steueröffnung 64, bei der es sich um eine Öffnung handelt, um den Gate-Kontaktfleck 11, die Gate-Verdrahtung 12 und die Gate-Elektrode elektrisch anzuschließen, ist in der Zwischenlagenisolierschicht ausgebildet.
  • 3 und 4 sind schematische Schnittansichten, die das Leistungshalbleiterbauteil nach der vorliegenden Ausführungsform zeigen, wobei ein Schnitt eines Ausschnitts A - A bzw. ein Schnitt eines Ausschnitts B - B in der Draufsicht von 2 schematisch dargestellt ist.
  • In 3 und 4 ist eine aus Sliciumcarbid des p-Typs gebildete Driftschicht 21 auf einer Oberfläche eines durch Siliciumcarbid des n-Typs mit geringem Widerstand gebildeten Substrats 20 ausgebildet. Dritte Wannenzonen 44 und 43, die aus dem Siliciumcarbid des p-Typs gebildet sind, sind auf einem Oberflächenschichtabschnitt der Driftschicht 21 in einem Bereich ausgebildet, in dem der Gate-Kontaktfleck 11 und die Gate-Elektrode 12 wie mit Bezug auf 2 beschrieben vorgesehen sind.
  • Eine durch Siliciumcarbid gebildete zweite Wannenzone 42 des p-Typs ist vom gesamten Leistungshalbleiterbauteil (beiden Seiten der dritten Wannenzone 44 in 3 und rechte Seite der dritten Wannenzone 43 in 4) aus gesehen in einem vorbestimmten Abstand von den dritten Wannenzonen 43 und 44 im Oberflächenschichtabschnitt der Driftschicht 21 auf einer Innenseite der dritten Wannenzonen 43 und 44 vorgesehen. Darüber hinaus sind mehrere aus dem Siliciumcarbid gebildete erste Wannenzonen 41 des p-Typs vom gesamten Leistungshalbleiterbauteil (beiden Seiten der zweiten Wannenzone 42 in 3 und rechte Seite der zweiten Wannenzone 42 in 4) aus gesehen in einem vorbestimmten Abstand zumindest von der zweiten Wannenzone 42 im Oberflächenschichtabschnitt der Driftschicht 21 auf einer Innenseite vorgesehen.
  • Eine Source-Zone 80 des n-Typs ist in jedem der Oberflächenschichtabschnitte der ersten Wannenzonen 41 an einer Stelle vorgesehen, die von einem Außenumfang jeder der ersten Wannenzonen 41 her um einen vorbestimmten Abstand in einem Innenteil vertieft ist. Darüber hinaus ist eine erste Wannenkontaktzone 46 in einem Oberflächenschichtabschnitt auf einem von der Source-Zone 80 in der ersten Wannenzone 41 umgebenen inneren Teil vorgesehen. Darüber hinaus sind eine zweite Wannenkontaktzone 47 und eine dritte Wannenkontaktzone 48, die geringe Widerstände haben und vom p-Typ sind, in den Oberflächenschichtabschnitten der zweiten Wannenzone 42 bzw. der dritten Wannentonen 43 und 44 vorgesehen.
  • In 4 ist eine JTE-Zone 40 des p-Typs vom gesamten Leistungshalbleiterbauteil aus gesehen, wie mit Bezug auf 2 beschrieben wurde, im Oberflächenschichtabschnitt der Driftschicht 21 an einer weiteren Außenseite der dritten Wannenzone 43 (linke Seite in 4) ausgebildet. Zusätzlich ist eine Feldsperrzone 81 des n-Typs in einem vorbestimmten Abstand auf einer Außenseite der JTE-Zone 40 (der linken Seite in 4) ausgebildet.
  • Eine aus Siliciumdioxid gebildete Gate-Isolierschicht 30 oder eine aus dem Siliciumdioxid gebildete Feldoxidschicht 31 ist in Kontakt mit der Oberseite der Driftschicht 21 ausgebildet, in der die erste bis dritte Wannenzone 41 bis 44, die Source-Zone 80, die erste bis dritte Wannenkontaktzone 46 bis 48 und die Feldsperrschicht 81 ausgebildet sind. Die Gate-Isolierschicht 30 ist auf einem oberen Abschnitt der ersten Wannenzone 41, bei der es sich um die Zellenzone handelt, und einem Teil eines oberen Abschnitts der zweiten Wannenzone 42 ausgebildet, und die Feldoxidschicht 31 ist vom gesamten Leistungshalbleiterbauteil aus gesehen auf einer Außenseite (einer Innenseite in 3 und der linken Seite in 4) von dieser ausgebildet. Im Leistungshalbleiterbauteil nach der vorliegenden Ausführungsform ist eine Gate-Isolierschichtfeldoxidschichtgrenze 33 zwischen der Gate-Isolierschicht 30 und der Feldoxidschicht 31 auf einem oberen Teil der zweiten Wannenzone 42 ausgebildet.
  • Eine Gate-Elektrode 50 ist in einem Teil der oberen Abschnitte der Gate-Isolierschicht 30 und der Feldoxidschicht 31 in Kontakt mit der Gate-Isolierschicht 30 und der Feldoxidschicht 31 ausgebildet. Die Gate-Elektrode 50 ist auf der Gate-Isolierschicht 30 am Außenumfang der ersten Wannenzone 41 u. dgl. vorgesehen, ist von einem Abschnitt auf der Gate-Isolierschicht 30 her elektrisch an einen Abschnitt auf der Feldisolierschicht 31 angeschlossen, und ist mit der Gate-Elektrode 11 oder der Gate-Verdrahtung 12 über die Feldoxidschicht 31 durch eine Gate-Kontaktöffnung 64 verbunden, die die auf der Feldoxidschicht 31 ausgebildete Zwischenlagenisolierschicht 32 durchdringend ausgebildet ist.
  • Eine Source-Kontaktöffnung 61 ist eine Isolierschicht durchdringend vorgesehen, die die Zwischenlagenisolierschicht 32 über der Source-Zone 80 und die erste Wannenkontaktzone 46 in der ersten Wannenzone 41 umfasst. Darüber hinaus ist eine erste Wannenkontaktöffnung 62 die Isolierschicht durchdringend vorgesehen, die die Zwischenlagenisolierschicht 32 über der zweiten Wannenkontaktzone 47 der zweiten Wannenzone 42 umfasst. Darüber hinaus ist eine zweite Wannenkontaktöffnung 63 die Zwischenlagenisolierschicht 32 und die Feldoxidschicht 31 über der dritten Wannenkontaktzone 48 der dritten Wannenzonen 43 und 44 durchdringend vorgesehen.
  • Die erste bis dritte Wannenzone 41 bis 44 sind durch den Source-Kontaktfleck 10 elektrisch aneinander angeschlossen, wobei eine ohmsche Elektrode 71 durch die Source-Kontaktöffnung 61 und die erste und zweiten Wannenkontaktöffnung 62 und 62 hindurch dazwischen eingesetzt ist.
  • Darüber hinaus ist eine Drain-Elektrode 13 auf einer Rückseite des Substrats 20 durch eine ohmsche Rückseitenelektrode 72 hindurch ausgebildet.
  • Hier ist eine Diode zwischen der zweiten Wannenzone 42 des p-Typs und der dritten Wannenzone 43, die durch die erste Wannenkontaktöffnung 62 und die zweite Wannenkontaktöffnung 63 hindurch an den Source-Kontaktfleck 10 angeschlossen sind, und der Driftschicht 21 ausgebildet, die durch das Substrat 20 und die ohmsche Rückseitenelektrode 72 hindurch an die Drain-Elektrode 13 angeschlossen ist. Beim Vertikal-MOSFET kann jedoch eine Leitung der Zone (Kanalzone) der ersten Wannenzone 41 des p-Typs, die in Kontakt mit der Gate-Isolierschicht 30 zwischen der Source-Zone 80 des n-Typs und der Driftschicht 21 des n-Typs vorgesehen ist, mit einer Spannung der Gate-Elektrode 50 auf der Gate-Isolierschicht 30 gesteuert werden. Beim Leistungshalbleiterbauteil nach der vorliegenden Ausführungsform ist eine Diode parallel zwischen der Source und dem Drain des MOSFETs zwischengeschaltet.
  • Als Nächstes wird ein Verfahren zur Herstellung des Leistungshalbleiterbauteils nach der vorliegenden Ausführungsform mit Bezug auf 5 und 6 beschrieben. 5 und 6 sind Schnittansichten, die einen Teil des Leistungshalbleiterbauteils schematisch darstellen, um ein Verfahren zur Herstellung des Leistungshalbleiterbauteils nach der vorliegenden Ausführungsform zu beschreiben. In 5 und 6 entspricht ein Teil (a) einer Schnittansicht, die einen Schnittausschnitt A - A von 2 zeigt, und ein Teil (b) entspricht einer Schnittansicht, die einen Schnittausschnitt B - B von 2 zeigt.
  • Zuerst wird die aus Siliciumcarbid gebildete Driftschicht 21 mit einer Fremdstoffkonzentration des n-Typs von 1 × 1013 cm-3 bis 1 × 1018 cm-3 und einer Dicke von 4 bis 200 µm durch ein chemisches Dampfabscheidungsverfahren (CVD-Verfahren, CVD - Chemical Vapor Deposition) epitaxial auf einer. Oberfläche (einer ersten Hauptfläche) des Substrats 20 aufgezogen, das von einem n-Typ ist, einen geringen Widerstand hat und aus Siliciumcarbid hergestellt ist. Obwohl das verwendete Substrat 20 des Siliciumcarbidhalbleiters einen Polytyp in einer Orientierung der ersten Hauptfläche von 4H in einer (0001) Ebene aufweist und um 8° oder weniger zu einer c-Achsenrichtung geneigt ist, kann auch eine andere Orientierung, ein anderer Polytyp oder eine andere Neigung verwendet werden, und es kann auch keine Neigung angewendet werden.
  • Wie in 5 gezeigt ist, werden anschließend die erste Wannenzone 41 des p-Typs, die zweite Wannenzone 42 des p-Typs, die dritten Wannenzonen 43 und 44 des p-Typs, die JTE-Zone 40 des p-Typs, die Source-Zone 80 des n-Typs, die Feldsperrzone 81, die erste Wannenkontaktzone 46, die zweite Wannenkontaktzone 47 und die dritte Wannenkontaktzone 48 durch Ionenimplantation an vorbestimmten Stellen in der Oberfläche der Driftschicht 21 ausgebildet. Al (Aluminium) oder B (Bor) ist für einen Fremdstoff des p-Typs zur Ionenimplantation geeignet, und N (Stickstoff) oder P (Phosphor) ist für einen Fremdstoff des n-Typs zur Ionenimplantation geeignet. Darüber hinaus braucht das Halbleitersubstrat 20 bei der Ionenimplantation nicht unbedingt erwärmt zu werden, oder kann auf 200 bis 800°C erwärmt werden.
  • Es ist notwendig, die Tiefen jeweils der ersten Wannenzone 41, der zweiten Wannenzone 42 und der dritten Wannenzonen 43 und 44 so einzustellen, dass sie gleich einer oder kleiner als eine Tiefe einer Unterseite der Driftschicht 21 sind, bei der es sich um eine epitaktische Kristallwachstumsschicht handelt, und es kann zum Beispiel ein Wert in einem Bereich von 0,3 bis 2 µm angesetzt werden. Darüber hinaus werden die Fremdstoffkonzentrationen des p-Typs jeweils der ersten Wannenzone 41, der zweiten Wannenzone 42 und der dritten Wannenzonen 43 und 44 höher als eine Fremdstoffkonzentration der Driftschicht 21 angesetzt, bei der es sich um eine epitaktische Kristallwachstumsschicht handelt, und sie werden in einem Bereich von 1 × 1015 cm-3 bis 1 × 1019 cm-3 angesetzt.
  • Die Tiefe der Source-Zone 80 wird so angesetzt, dass eine Unterseite von dieser nicht über die Unterseite der ersten Wannenzone 41 hinausgeht, und eine Fremdstoffkonzentration des n-Typs wird höher angesetzt als die Fremdstoffkonzentration des p-Typs der ersten Wannenzone 41 und so, dass sie in einem Bereich von 1 × 1017 cm-3 bis 1 × 1021 cm-3 liegt. Es reicht aus, wenn die Feldsperrzone 81 unter derselben Bedingung wie die Source-Zone 80 ausgebildet wird.
  • Jedoch können nur in der nächsten Nähe einer äußersten Fläche der Driftschicht 21 die Fremdstoffkonzentrationen des p-Typs jeweils der ersten Wannenzone 41, der zweiten Wannenzone 42 und der dritten Wannenzonen 43 und 44 niedriger sein als die Fremdstoffkonzentration des n-Typs der Driftschicht 21, um eine Leitfähigkeit in einer Kanalzone des Siliciumcarbid-MOSFETs zu steigern.
  • Die erste Wannenkontaktzone 46, die zweite Wannenkontaktzone 47 und die dritte Wannenkontaktzone 48 sind vorgesehen, um einen ausgezeichneten elektrischen Kontakt der ersten Wannenzone 41, der zweiten Wannenzone 42 und der dritten Wannenzonen 43 und 44 mit dem Source-Kontaktfleck 10 zu erreichen, wobei die ohmsche Elektrode 71 dazwischen eingesetzt ist, und ihre Fremdstoffkonzentrationen werden wünschenswerter Weise höher angesetzt als die Fremdstoffkonzentrationen des p-Typs der ersten Wannenzone 41, der zweiten Wannenzone 42 und der dritten Wannenzonen 43 und 44. Beim Ionenimplantieren der Fremdstoffe mit den hohen Konzentrationen ist es außerdem wünschenswert, das Halbleitersubstrat auf 20 bis 150°C oder darüber zu erwärmen und das Ionenimplantieren durchzuführen.
  • Anschließend erfolgt ein Tempern in einer inaktiven Gasatmosphäre wie etwa Argongas (Ar-Gas) oder Stickstoffgas oder im Vakuum bei einer Temperatur von 1500°C bis 2200°C für 0,5 bis 60 Minuten, so dass der so ionenimplantierte Fremdstoff elektrisch aktiviert wird. Beim Ausführen des Temperns ist es auch möglich, das Tempern in einem Zustand durchzuführen, in dem das Halbleitersubstrat 20 und die darauf gebildete Schicht mit einer Kohlenstoffschicht bedeckt werden. Wenn das Tempern durch die Abdeckung mit der Kohlenstoffschicht hindurch erfolgt, ist es möglich, zu verhindern, dass eine Siliciumcarbidfläche aufgrund von in der Anlage vorhandener Restfeuchtigkeit, restlichem Sauerstoff o. dgl., die/der in der Anlage vorhanden ist, während des Temperns aufgeraut wird.
  • Als Nächstes wird die Oberfläche der Driftschicht 21, die wie zuvor beschrieben der Ionenimplantation unterzogen wurde, einer Opferoxidation ausgesetzt, um eine thermische Oxidschicht zu bilden, und die thermische Oxidschicht wird mit Fluorwasserstoffsäure entfernt, um eine oberflächenveränderte Schicht der Driftschicht 21 zu entfernen, die der Ionenimplantation unterzogen wurde, wodurch eine saubere Oberfläche freigelegt wird. Anschließend wird unter Verwendung eines CVD-Verfahrens, einer fotolithografischen Vorgehensweise u. dgl. eine aktive Zone mit einer Zellenzone als Mitte geöffnet, um eine Siliciumdioxidschicht mit einer Schichtdicke von ca. 0,5 bis 2 µm, die als Feldoxidschicht 31 bezeichnet wird, in einer anderen Zone als der Zellenzone zu bilden. Hier wird auch die Feldoxidschicht 31 an einer Stelle entfernt, bei der es sich um die zweite Wannenkontaktöffnung 63 der Feldoxidschicht 31 auf den dritten Wannenzonen 43 und 44 handeln soll. Somit kann die Ausbildung der zweiten Wannenkontaktöffnung 63 zur selben Zeit unter derselben Bedingung erfolgen wie zum Beispiel die Ausbildung der Source-Kontaktöffnung 61, demzufolge kann der Prozess vereinfacht werden.
  • Darüber hinaus wird die Gate-Isolierschicht 30, die aus einer Siliciumdioxidschicht mit einer Dicke besteht, die geringer ist als die Dicke der Feldoxidschicht 31 und zum Beispiel ca. 1/10 der Dicke der Feldoxidschicht 31 beträgt, in der aktiven Zone mit der Zellenzone als Mitte ausgebildet, indem ein thermisches Oxidationsverfahren oder ein Abscheidungsverfahren verwendet wird.
  • Die Dicke der Gate-Isolierschicht 30 ist vorzugsweise gleich oder größer als 30 nm und gleich oder kleiner als 300 nm und ist bevorzugter gleich oder größer als 50 nm und gleich oder kleiner als 150 nm. Anzumerken ist, dass der Wert der Schichtdicke von der Höhe einer Gate-Spannung und eines Gate-Felds beim Ansteuern (einem Schaltbetrieb) des MOSFETs abhängt, und das Gate-Feld (ein elektrisches Feld, das an die Gate-Isolierschicht 30 angelegt werden soll) vorzugsweise gleich oder kleiner als 3 MV/cm ist.
  • Anschließend wird die aus einem polykristallinen Siliciummaterial gebildete Gate-Elektrode 50 an einer vorbestimmten Stelle unter Verwendung des CVD-Verfahrens, der fotolithografischen Vorgehensweise u. dgl. auf der Gate-Isolierschicht 30 und der Feldoxidschicht 31 ausgebildet. Es ist wünschenswert, dass das polykristalline Silicium, das für die Gate-Elektrode 50 verwendet werden soll, P oder B enthalten und einen geringen Widerstand haben sollte. P und B lassen sich während der Ausbildung der polykristallinen Siliciumschicht oder durch die Ionenimplantation nach der Ausbildung der Schicht einbringen. Darüber hinaus kann es sich bei der Gate-Elektrode 50 um eine mehrlagige Schicht aus dem polykristallinen Silicium und einem Metall oder eine mehrlagige Schicht aus dem polykristallinen Silicium und einem Metallsilicid handeln.
  • Eine äußerste Endfläche der Gate-Elektrode 50 kann auf der Feldoxidschicht 31 freiliegen. Demzufolge ist es möglich, eine Qualitätsverschlechterung der an der Endfläche freiliegenden Gate-Isolierschicht 30 aufgrund eines Überätzens der Endfläche durch einen Trockenätzprozess zu verhindern.
  • Als Nächstes wird die aus einer Siliciumdioxidschicht gebildete Zwischenlagenisolierschicht 32 auf der Gate-Elektrode 50 u. dgl. durch das Abscheidungsverfahren wie etwa das CVD-Verfahren ausgebildet. Anschließend wird die Zwischenlagenisolierschicht 32 an Stellen, bei denen es sich um die Source-Kontaktöffnung 61, die erste Wannenkontaktöffnung 62 und die zweite Wannenkontaktöffnung 63 handeln soll, unter Verwendung des Fotolithografie- und Trockenätzverfahrens entfernt.
  • Dann erfolgt eine Wärmebehandlung bei einer Temperatur von 600 bis 1100°C nach einer Ausbildung einer Ni als Hauptbestandteil enthaltenden Metallschicht durch ein Aufstäubungsverfahren o. dgl., und die Ni als Hauptbestandteil enthaltende Metallschicht wird mit einer Siliciumcarbidschicht zur Reaktion gebracht, um Silicid zwischen der Siliciumcarbidschicht und der Metallschicht entstehen zu lassen. Anschließend wird eine Restmetallschicht auf der Zwischenlagenisolierschicht 32, die sich außer dem Silicid noch durch die Reaktion gebildet hat, durch Nassätzen unter Verwendung von Schwefelsäure, Salpetersäure oder Salzsäure oder deren Mischlösung mit einer Wasserstoffperoxidlösung o. dgl. entfernt.
  • Somit dient das in der Source-Kontaktöffnung 61, der ersten Wannenkontaktöffnung 62 und der zweiten Wannenkontaktöffnung 63 gebildete Silicid als wie in 3 und 4 gezeigte ohmsche Elektroden 71(a), 71(b) und 71(c), und es erfolgt ein ohmscher Kontakt sowohl für eine Siliciumcarbidzone des n-Typs wie etwa der Source-Zone 80 als auch eine Siliciumcarbidzone des p-Typs wie etwa der ersten Wannenzone 41.
  • Darüber hinaus wird die Zwischenlagenisolierschicht 32 in dem Abschnitt, bei dem es sich um die Gate-Kontaktöffnung 64 handelt, unter Verwendung des Fotolithografie- oder Trockenätzverfahrens entfernt. Anschließend wird ein Ni als Hauptbestandteil enthaltendes Metall auf einer Rückseite (einer zweiten Hauptfläche) des Substrats 20 ausgebildet und dann eine Wärmebehandlung daran durchgeführt, so dass sich die ohmsche Rückseitenelektrode 72 auf der Rückseite des Substrats 20 bildet.
  • Danach wird ein Verdrahtungsmetall wie etwa Al auf der Oberfläche des Substrats durch das Aufstäubungsverfahren oder ein Verdampfungsverfahren ausgebildet und durch das Fotolithografieverfahren zu einer vorbestimmten Form verarbeitet, so dass sich der Source-Kontaktfleck 10, der Gate-Kontaktfleck 11und die Gate-Verdrahtung 12 bilden. Darüber hinaus wird die Metallschicht auf der Oberfläche der ohmschen Rückseitenelektrode 72 auf der Rückseite des Substrats ausgebildet, so dass sich die Drain-Elektrode 13 bildet. Somit ist es möglich, ein in den Schnittansichten von 3 und 4 gezeigtes Leistungshalbleiterbauteil herzustellen.
  • Als Nächstes erfolgt eine Beschreibung eines Betriebs des Leistungshalbleiterbauteils nach der vorliegenden Ausführungsform.
  • In dem Leistungshalbleiterbauteil nach der vorliegenden Erfindung ist wie mit Bezug auf 2 beschrieben eine pn-Diode (der die Positionen der ersten Wannenzone 42, der dritten Wannenzonen 43 und 44 u. dgl. in 2 entsprechen), um die Zellenzone herum vorgesehen, in der eine Mehrzahl von den MOSFET bildenden Einheitszellen (die fast mit der Position der ersten Wannenzone 41 in 2 übereinstimmen) parallel ausgebildet sind. Hier sind eine Source und ein Gate im MOSFET (einem MOSFET des n-Typs in der vorliegenden Ausführungsform) mit einer Elektrode eines zweiten Leitfähigkeitstyps (des p-Typs in der vorliegenden Ausführungsform) in der pn-Diode integriert, und ein Drain des MOSFETs (des MOSFETs des n-Typs in der vorliegenden Ausführungsform) ist mit einer Elektrode eines ersten Leitfähigkeitstyps (des n-Typs in der vorliegenden Ausführungsform) in der pn-Diode integriert.
  • Wenn eine an das Gate (den Gate-Kontaktfleck 11 in der vorliegenden Ausführungsform) des MOSFETs anzulegende Spannung sich so verändert, dass der MOSFET von einem Ein- zu einem Auszustand umschaltet, steigt eine Spannung des Drains (der Drain-Elektrode 13 in der vorliegenden Ausführungsform) des MOSFETs rapide und verändert sich von beinahe 0 V auf mehrere hundert V. In der Folge fließt ein Verschiebungsstrom durch parasitäre Kapazitäten, die zwischen der ersten Wannenzone 41 des p-Typs 41, der zweiten Wannenzone 42, den dritten Wannenzonen 43 und 44 und der JTE-Zone 40 bzw. der Driftschicht 21 des n-Typs entstehen, sowohl in Zonen des p- als auch des n-Typs. In der Zone des p-Typs fließt der Verschiebungsstrom von der ersten Wannenzone 41 und zweiten Wannenzone 42 des p-Typs u. dgl. zum Source-Kontaktfleck 10.
  • Durch den Verschiebungsstrom wird eine durch einen Widerstandswert bestimmte Spannung, der einen Kontaktwiderstandswert eines Kontaktabschnitts, in einer Zone erzeugt, in der der Verschiebungsstrom fließt, und einen Wert des Verschiebungsstroms umfasst. Weil eine Fläche der ersten Wannenzone 41 nicht groß ist, ist der Widerstandswert selbiger Zone nicht groß, und eine erzeugte Spannung ist auf einen bestimmten Wert begrenzt. Die zweite Wannenzone 42 besitzt eine vergleichsweise große Fläche. Allerdings ist eine große Anzahl von ersten Wannenkontaktöffnungen 62 vorgesehen und es gibt keine zweite Wannenzone 42, die sich fern von der ersten Wannenkontaktöffnung 62 befindet. Deshalb entsteht selbst dann keine hohe Spannung, wenn der Verschiebungsstrom vom Source-Kontaktfleck 10 über die zweite Wannenzone 42, die zweite Wannenkontaktzone 47 und die ohmsche Elektrode 71b der ersten Wannenkontaktöffnung 62 fließt. Hingegen besitzt eine Zone des p-Typs, die erhalten wird, indem die dritten Wannenzonen 43 und 44 und die daran angeschlossen JTE-Zone 40 mit aufgenommen werden, eine große Fläche, und die dritte Wannenzone vorhanden ist, die sich fern von der zweiten Wannenkontaktöffnung 63 befindet. Aus diesem Grund fließt der Verschiebungsstrom über die dritten Wannenzonen 43 und 44, die dritte Wannenkontaktzone 48 und die ohmsche Elektrode 71c der zweiten Wannenkontaktöffnung 63 zum Source-Kontaktfleck 10, so dass ein Widerstandswert des Strompfads relativ hoch wird und eine in nächster Nähe der zweiten Wannenkontaktöffnung 63 zu erzeugende Spannung auch einen hohen Wert hat.
  • Je größer eine Schwankung dV/dt der Drain-Spannung V zu einer Zeit t ist, desto größer ist die in nächster Nähe der zweiten Wannenkontaktöffnung 63 zu erzeugende Spannung.
  • In manchen Fällen, in denen die Gate-Elektrode 50 durch die Gate-Isolierschicht 30 hindurch an einer Stelle ausgebildet ist, an der solch ein hohes elektrisches Potential erzeugt wird, kann ein dielektrischer Durchschlag in der Gate-Isolierschicht 30 zwischen der Gate-Elektrode 50, in der der MOSFET in den Auszustand versetzt ist und die Spannung fast 0 V beträgt, und einer Stelle auftreten, an der ein hohes elektrisches Potential entsteht.
  • In dem Leistungshalbleiterbauteil nach der vorliegenden Ausführungsform ist eine Isolierschicht in nächster Nähe der zweiten Wannenkontaktöffnung 63, durch die hindurch die dritten Wannenzonen 43 und 44 und die JTE-Zone 40 an den Source-Kontaktfleck 10 angeschlossen sind, durch die Feldoxidschicht 31 gebildet, die eine größere Schichtdicke hat als die Gate-Isolierschicht 30, und die Gate-Elektrode 50 ist auf der Feldoxidschicht 31 ausgebildet. Selbst wenn der Betrieb unter einer hohen dV/dt-Bedingung erfolgt, kann deshalb ein zu erzeugendes elektrisches Feld reduziert werden. Somit ist es möglich, ein Leistungshalbleiterbauteil mit einer hohen Zuverlässigkeit zu erzielen, ohne den dielektrischen Durchschlag in der Feldoxidschicht 31 zu verursachen.
  • Um die Wirkung der vorliegenden Erfindung zu überprüfen, wurde eine numerische Berechnung durchgeführt. In dem Fall, in dem ein AUS-Signal in den Gate-Kontaktfleck 11 zum Ausführen eines Ansteuerungsbetriebs eingegeben wurde, um eine Veränderung in einer Drain-Spannung von ungefähr dV/dt = 2V/nsec im Aufbau nach der vorliegenden Erfindung zu bewirken, nicht eingesetzt wird, d.h. das Leistungshalbleiterbauteil nicht vorgesehen ist, in dem die zweite Wannenzone 42 nicht von den dritten Wannenzonen 43 und 44 und der dritten Wannenkontaktzone 48 isoliert ist, wurde ein elektrisches Feld von 10 MV/cm oder darüber berechnet, das vorübergehend in der Gate-Isolierschicht 30 in nächster Nähe der Gate-Isolierschichtfeldoxidschichtgrenze 33 entstehen wird, die mit der Gate-Elektrode 50 bedeckt ist. Andererseits wurde auch in dem Fall, in dem das AUS-Signal in den Gate-Kontaktfleck 11 des Leistungshalbleiterbauteils nach der vorliegenden Ausführungsform der vorliegenden Erfindung zum Ausführen eines Hochgeschwindigkeitsansteuerungsbetriebs eingegeben wurde, um eine Veränderung bei einer Drain-Spannung von ungefähr dV/dt = 60 V/nsec herbeizuführen, ein elektrisches Feld mit 3 MV/cm berechnet, das in die Gate-Isolierschicht 30 in nächster Nähe der Gate-Isolierschichtfeldoxidschichtgrenze 33 entstehen wird, die mit der Gate-Elektrode 50 bedeckt ist.
  • Darüber hinaus wurden ein Leistungshalbleiterbauteil, das den Aufbau nach der vorliegenden Ausführungsform verwendet, und ein Leistungshalbleiterbauteil, das selbigen Aufbau nicht verwendet, tatsächlich hergestellt, um ihr Ansteuerungsgeschwindigkeitsansprechverhalten zu vergleichen. Obwohl ein Elementdurchbruch, der als Isolationsausfall aufgrund einer Schwankung bei einer Spannung von ungefähr dV/dt = 10 V/nsec eingestuft wurde, in dem Leistungshalbleiterbauteil entstand, das den Aufbau nach der vorliegenden Ausführungsform nicht verwendete, fand der Elementdurchbruch aufgrund einer Schwankung bei einer Spannung von dV/dt = 60 V/nsec in dem Leistungshalbleiterbauteil nicht statt, das den Aufbau nach der vorliegenden Ausführungsform verwendete.
  • Auch in dem Falle, in dem eine Ausschaltung auf eine solche Weise erfolgt, dass die Schaltgeschwindigkeit der Drain-Spannung des MOSFETs 10 V/nsec oder mehr beträgt, kann somit die durch den Verschiebungsstrom zu erzeugende Spannung so reduziert werden, dass eine Größenordnung des elektrischen Felds, das in die Gate-Isolierschicht 30 induziert wird, mit gleich oder kleiner als 3 MV/cm angesetzt werden. Es kann verhindert werden, dass der dielektrische Durchschlag in einer Isolierschicht auftritt, die im oberen Teil der p-Wannenzone, z.B. der dritten Wannenzone 43 oder 44 ausgebildet ist, die eine große Fläche hat.
  • Nach dem Leistungshalbleiterbauteil gemäß der vorliegenden Ausführungsform der vorliegenden Erfindung tritt entsprechend auch in dem Fall kein Isolationsausfall der Gate-Isolierschicht 30 auf, in dem das Schalten mit einer hohen Geschwindigkeit erfolgt. Somit ist es möglich, ein Halbleiterbauteil mit einer hohen Zuverlässigkeit zu erzielen.
  • In dem Leistungshalbleiterbauteil nach der vorliegenden Ausführungsform ist außerdem die Gate-Verdrahtung 12 auf der Außenseite der zweiten Wannenkontaktöffnung 63 vorgesehen, bei der es sich um die Wannenkontaktöffnung der Wanne am äußersten Umfang handelt. Aus diesem Grund ist es nicht notwendig, eine Feldplatte auf der Außenseite der Gate-Verdrahtung 12 auszubilden, und eine Größe des Leistungshalbleiterbauteils kann verkleinert werden, demzufolge ist es möglich, die Kosten für das Leistungshalbleiterbauteil zu senken.
  • Obwohl der Abstand zwischen der zweiten Wannenzone 42 und den dritten Wannenzonen 43 und 44 auf den vorbestimmten Abstand eingestellt wird, der bei dem Leistungshalbleiterbauteil nach der vorliegenden Ausführungsform gleich oder größer als 0,5 µm ist, ist die vorliegende Erfindung nicht darauf beschränkt, und der Abstand kann auch ca. 0,5 bis 5 µm betragen, der fast gleich dem Abstand zwischen den ersten Wannenzonen 41 in der Zellenzone ist.
  • In manchen Fällen, in denen der Abstand zwischen der zweiten Wannenzone 42 und den dritten Wannenzonen 43 und 44 zu sehr reduziert wird, erreicht ein beim Schalten in den dritten Wannenzonen 43 und 44 erzeugter Strom die zweite Wannenzone 42 aufgrund eines Tunneleffekts, so dass die Wirkung der Abtrennung der zweiten Wannenzone 42 und der dritten Wannenzonen 43 und 44 aufgehoben sein kann. In manchen Fällen, in denen der Abstand zwischen der zweiten Wannenzone 42 und den dritten Wannenzonen 43 und 44 zu sehr vergrößert wird, kann außerdem ein in die über einem Abschnitt zwischen der zweiten Wannenzone 42 und den dritten Wannenzonen 43 und 44 vorgesehene Feldoxidschicht 31 zu induzierendes elektrisches Feld erhöht sein, wenn der MOSFET im Auszustand ist. Demzufolge kann die Zuverlässigkeit des Elements in manchen Fällen verschlechtert sein. Es ist wünschenswert, dass der Wert eines in die Feldoxidschicht 31 zu induzierenden elektrischen Felds gleich oder kleiner als ca. 3 MV/cm sein sollte, um die Zuverlässigkeit des Elements sicherzustellen. Aus diesem Grund ist es ausreichend, dass der Abstand zwischen der zweiten Wannenzone 42 und den dritten Wannenzonen 43 und 44 gleich oder kleiner als der Abstand zwischen den ersten Wannenzonen 41 in der Zellenzone, z.B. 5 µm sein sollte.
  • Obwohl die Beschreibung zum Leistungshalbleiterbauteil nach der vorliegenden Ausführungsform erfolgt, in der die erste Wannenkontaktzone 46, die zweite Wannenkontaktzone 47 und die dritte Wannenkontaktzone 48 vorgesehen sind, um den Kontaktwiderstand zwischen der ohmschen Elektrode 71 und der ersten Wannenzone 41, der zweiten Wannenzone 42 und den dritten Wannenzonen 43 und 44 zu senken, sind diese Wannenkontaktzonen außerdem nicht unerlässlich und brauchen nicht immer vorgesehen zu werden. Wenn es, anders ausgedrückt, möglich ist, einen ausreichend geringen Kontaktwiderstand zu erreichen, indem ein Metall zum Ausbilden der ohmschen Elektrode 71 so verändert wird, dass es sich für das Siliciumcarbid des p-Typs eignet, ist es nicht notwendig, die Wannenkontaktzonen 46 bis 48 auszubilden. Darüber hinaus ist die Feldsperrzone 81 nicht unerlässlich und braucht nicht immer vorgesehen zu werden.
  • Obwohl die Ausbildung der Source-Kontaktöffnung 61, der ersten Wannenkontaktöffnung 62 und der zweiten Wannenkontaktöffnung 63 und die Ausbildung der Gate-Kontaktöffnung 64 in der Beschreibung des Verfahrens zum Herstellen des Leistungshalbleiterbauteils nach der vorliegenden Ausführungsform separat ausgeführt werden, ist es außerdem auch möglich, die Ausbildung der Source-Kontaktöffnung 61, der ersten Wannenkontaktöffnung 62 und der zweiten Wannenkontaktöffnung 63 und die Ausbildung der Gate-Kontaktöffnung 64 gleichzeitig auszuführen. Indem die Ausbildung der Source-Kontaktöffnung 61, der ersten Wannenkontaktöffnung 62 und der zweiten Wannenkontaktöffnung 63 und die Ausbildung der Gate-Kontaktöffnung 64 gleichzeitig durchgeführt werden, ist es möglich, die Prozesse zu reduzieren und die Kosten der Herstellung zu senken.
  • Obwohl die Wärmebehandlung zur Ausbildung der ohmschen Elektrode 71 auf der Oberflächenseite und die Wärmebehandlung zur Ausbildung der ohmschen Rückseitenelektrode 72 auf der Rückseite in der Beschreibung des Verfahrens zum Herstellen des Leistungshalbleiterbauteils nach der vorliegenden Ausführungsform separat durchgeführt werden, ist es darüber hinaus auch möglich, die Wärmebehandlung nach der Ausbildung eines Ni als Hauptbestandteil enthaltenden Metalls auf sowohl der Oberflächen- als auch der Rückseite durchzuführen, wodurch die ohmsche Elektrode 71 auf der Oberflächenseite und die ohmsche Rückseitenelektrode 72 auf der Rückseite zur selben Zeit ausgebildet werden. Demzufolge ist es auch möglich, die Prozesse zu reduzieren und die Kosten der Herstellung zu senken.
  • Obwohl im Leistungshalbleiterbauteil eine Elektrode für einen Temperaturfühler und eine Elektrode für einen Stromfühler in einem Teil des Leistungshalbleiterbauteils ausgebildet werden, können diese Elektroden außerdem auch im Leistungshalbleiterbauteil nach der vorliegenden Ausführungsform ausgebildet werden. Das Vorhandensein der Elektrode für den Temperaturfühler und der Elektrode für den Stromfühler beeinflusst die Wirkung des Leistungshalbleiterbauteils nach der vorliegenden Ausführungsform überhaupt nicht.
  • Obwohl die Positionen und die Anzahl der Gate-Kontaktflecke 11, die Form des Source-Kontaktflecks 10 u. dgl. verschieden sein können, beeinflussen diese die Wirkung des Leistungshalbleiterbauteils nach der vorliegenden Ausführungsform genauso wenig wie das Vorhandensein der Elektrode für den Stromsensor u. dgl.
  • Obwohl in den Figuren nicht gezeigt, können der Source-Kontaktfleck 10, der Gate-Kontaktfleck 11 und die Gate-Verdrahtung 12, die auf der Oberfläche des oberen Teils des Leistungshalbleiterbauteils vorgesehen sind, mit einer Schutzschicht wie etwa einer Siliciumnitridschicht oder Polyimid in einem Zustand bedeckt sein, in dem eine Öffnung belassen wird, die eine Verbindung zu einem externen Steuerschaltkreis ermöglicht.
  • Die Beschreibung erfolgte zu einem Beispiel, in dem das fremdstoffdotierte polykristalline Silicium als Material für die Gate-Elektrode 50 im Leistungshalbleiterbauteil nach der vorliegenden Ausführungsform verwendet wird. Weil der Widerstand des fremdstoffdotierten polykristallinen Siliciums in manchen Fällen nicht ausreichend gering ist, kann das elektrische Potential der Gate-Elektrode 50 an einer fern von der Anschlussposition des Gate-Kontaktflecks 11 befindlichen Stelle eine Zeitverzögerung gegenüber den elektrischen Potentialen des Gate-Kontaktflecks 11 und der Gate-Verdrahtung 12 durchmachen. Die Zeitverzögerung wird durch eine Zeitkonstante bestimmt, die durch eine Widerstandskomponente wie etwa den Widerstand der Gate-Elektrode 50 und einer parasitären Kapazität definiert ist, die zusammen mit dem Source-Kontaktfleck 10 o. dgl. entsteht. In der vorliegenden Ausführungsform ist die Gate-Verdrahtung 12 mit einem geringen Widerstand parallel mit der Gate-Elektrode 50 im unteren Teil der Gate-Verdrahtung 12 vorgesehen, um dadurch das Auftreten der vorstehend beschriebenen Zeitverzögerung zu unterbinden.
  • Obwohl die Beschreibung und Darstellung zum Leistungshalbleiterbauteil nach der vorliegenden Ausführungsform erfolgten, in dem die Fremdstoffkonzentrationen des p-Typs und die Tiefen der ersten Wannenzone 41, der zweiten Wannenzone 42 und der dritten Wannenzonen 43 und 44 einander gleich sind, brauchen die Fremdstoffkonzentrationen und die Tiefen dieser Zonen außerdem nicht einander gleich zu sein, sondern können jeweils eigenständige Werte haben.
  • Wie in der Schnittansicht von 7 gezeigt ist, kann die Fremdstoffkonzentration des p-Typs durch eine zusätzliche Ionenimplantation in die Oberflächenschichtenabschnitte erhöht werden, um die Leitfähigkeiten der zweiten Wannenzone 42 und der dritten Wannenzonen 43 und 44 außer der ersten Wannenzone 41, bei der es sich um einen Kanal des MOSFETs handeln soll, zu erhöhen. Zusätzlich ist es auch möglich, die zusätzliche Ionenimplantation und die Ionenimplantation in die JTE-Zone 40 gleichzeitig durchzuführen. In 7 zeigt Teil (a) einen Schnitt, der einen Gate-Kontaktfleck durchquert, und Teil (b) zeigt einen Schnitt eines Abschlussabschnitts.
  • Darüber hinaus braucht das Verfahren zum Anordnen der Einheitszelle in der Wannenzone nicht identisch zu dem in 2 gezeigten zu sein, in der die quadratische Einheitszelle wie ein Gitter angeordnet ist, vielmehr können die Einheitszellen in den aneinander angrenzenden Reihen abwechselnd angeordnet sein, wie zum Beispiel in einer perspektivischen Draufsicht gezeigt ist, die einen Teil des Leistungshalbleiterbauteils in 8 darstellt. 8 ist eine Draufsicht, die die nächste Umgebung des Anschlussabschnitts des Gate-Kontaktflecks 11 und der Gate-Verdrahtung 12 zeigt, bei denen es sich um einen von einer Oberseite aus gesehenen Teil des Leistungshalbleiterbauteils handelt. Zusätzlich kann, wie in 8 gezeigt, eine große Anzahl zweiter Wannenkontaktöffnungen 63 in einem Eckabschnitt vorgesehen sein, in dem die dritte Wannenzone, um zu bewirken, dass sich ein Verschiebungsstrom mühelos daran konzentriert, von oben gesehen eine konkave Form annimmt. Obwohl die zweite Wannenkontaktöffnung in 8 einzeln angeordnet ist, kann sie auch doppelt oder dreifach vorgesehen sein. Durch eine solche Anordnung ist es möglich, ein elektrisches Potential zu reduzieren, das durch einen Verschiebungsstrom erzeugt wird, der mit einem Anstieg des Kontaktwiderstands der zweiten Wannenkontaktöffnung 63 zunimmt.
  • Zweite Ausführungsform
  • 9 und 10 sind schematische Schnittansichten, die ein Leistungshalbleiterbauteil nach einer zweiten Ausführungsform der vorliegenden Erfindung zeigen, und bei den von einer Oberseite aus gesehenen Ansichten handelt es sich um dieselben wie 1 und 2 nach der ersten Ausführungsform. 9 ist eine Schnittansicht, die einen Schnitt A - A von 2 zeigt, und 10 ist eine Schnittansicht, die einen Schnitt B - B von 2 zeigt.
  • Das Leistungshalbleiterbauteil nach der vorliegenden Ausführungsform zeichnet sich dadurch aus, dass eine Grenze zwischen einer Gate-Isolierschicht 30 und einer Feldoxidschicht 31 (eine Gate-Isolierschichtfeldoxidschichtgrenze 33) auf einem oberen Teil zwischen einer zweiten Wannenzone 42 und dritten Wannenzonen 43 und 44 vorgesehen ist, wie in 9 und 10 gezeigt ist, und die übrigen Einzelheiten dieselben wie in der ersten Ausführungsform sind. Deren ausführliche Beschreibung wird deshalb nicht wiederholt.
  • Bei dem Leistungshalbleiterbauteil nach der vorliegenden Ausführungsform können die dritten Wannenzonen 43 und 44, in denen eine hohe Spannung durch einen Verschiebungsstrom entstehen könnte, vollständig mit der Feldoxidschicht 31 bedeckt sein, die dicker ist als die Gate-Isolierschicht 30, womit es möglich ist, ein Leistungshalbleiterbauteil zu erhalten, in dem schwerlich ein dielektrischer Durchschlag auftritt und eine hohe Zuverlässigkeit erzielt wird.
  • In der ersten und zweiten Ausführungsform ist der Fall offenbart, bei dem es sich bei dem in der Zellenzone auszubildenden Leistungshalbleiterelement um einen Vertikal-MOSFET handelt. Selbst wenn eine Kollektorschicht eines zweiten Leitfähigkeitstyps zwischen dem Siliciumcarbidhalbleitersubstrat 20 und der ohmschen Rückseitenelektrode 72 auf der in 3 gezeigten Rückseite vorgesehen ist, um zum Beispiel ein Halbleiterelement mit einer Zellenzone eines IGBTs zu bilden, wird die Wirkung der vorliegenden Erfindung auch für das Halbleiterelement mit der Zellenzone des IGBTs erzielt. Dementsprechend umfasst der Umfang der Wirkung der vorliegenden Erfindung ein Halbleiterelement als Schaltelement mit einer MOS-Struktur wie etwa den MOSFET oder den IGBT. Anzumerken ist, dass in dem Falle, dass es sich bei dem Halbleiterelement um den IGBT handelt, ein Drain (eine Elektrode) des MOSFETs einem Kollektor (einer Elektrode) und eine Source (Elektrode) des MOSFETs einem Emitter (einer Elektrode) entspricht.
  • In der vorliegenden Erfindung ist darüber hinaus das über die MOSFET-Struktur verfügende Halbleiterelement selbst, das in der ersten und zweiten Ausführungsform beschrieben ist, als „Halbleiterbauteil“ im engen Sinne definiert, und ein Leistungsbauteil selbst, in dem das Halbleiterelement wie z.B. ein Wechselrichtermodul, das mit einem Anschlussrahmen ausgestattet und somit zusammen mit dem Halbleiterelement mit der MOSFET-Struktur dicht eingeschlossen ist, eine Freilaufdiode, die antiparallel mit dem Halbleiterelement zusammengeschaltet ist, und ein Steuerkreislauf integriert sind, um eine Gate-Spannung des Halbleiterelements o. dgl. zu erzeugen und anzulegen, ist auch als „Halbleiterbauteil“ im weiten Sinne definiert.
  • BEZUGSZEICHENERKLÄRUNG
  • 10 Source-Kontaktfleck, 11 Gate-Kontaktfleck, 12 Gate-Verdrahtung, 13 Drain-Elektrode, 20 Substrat; 21 Driftschicht, 30 Gate-Isolierschicht, 31 Feldoxidschicht, 32 Zwischenlagenisolierschicht, 33 Gate-Isolierschichtfeldoxidschichtgrenze, 40 JTE-Zone, 41 erste Wannenzone, 42 zweite Wannenzone, 43, 44 dritte Wannenzone, 46, 47, 48 Wannenkontaktzone, 50 Gate-Elektrode, 61 Source-Kontaktöffnung, 62 erste Wannenkontaktöffnung, 63 zweite Wannenkontaktöffnung, 64 Gate-Kontaktöffnung, 71 ohmsche Elektrode, 72 ohmsche Rückseitenelektrode, 80 Source-Zone.

Claims (14)

  1. Leistungshalbleiterbauteil, das Folgendes aufweist: - ein Halbleitersubstrat (20) eines ersten Leitfähigkeitstyps, - eine Driftschicht (21) des ersten Leitfähigkeitstyps, die auf einer ersten Hauptflächenseite des Halbleitersubstrats (20) ausgebildet ist; - eine Zellenzone, die in einem Teil einer Oberflächenschicht der Driftschicht (21) ausgebildet ist und mehrere Einheitszellen umfasst, wobei die Einheitszellen jeweils eine erste Wannenzone (41) des zweiten Leitfähigkeitstyps und eine Source-Zone (80) des ersten Leitfähigkeitstyps aufweisen, die in einem Teil einer Oberflächenschicht der ersten Wannenzone (41) ausgebildet ist; - eine zweite Wannenzone (42) eines zweiten Leitfähigkeitstyps, die, abgesondert von der Zellenzone, die Zellenzone umgebend ausgebildet ist; - eine dritte Wannenzone (43, 44) des zweiten Leitfähigkeitstyps, die abgesondert von der zweiten Wannenzone (42) auf einer Außenseite der zweiten Wannenzone (42) ausgebildet ist und eine größere Fläche hat als die zweite Wannenzone (42); - eine Gate-Isolierschicht (30), die auf der Zellenzone und zumindest auf der Zellenzonenseite auf der zweiten Wannenzone (42) ausgebildet ist; - eine Feldoxidschicht (31), die auf einer Innenseite eines Innenumfangs der dritten Wannenzone (43, 44) auf der dritten Wannenzone (43, 44) ausgebildet ist und eine größere Schichtdicke hat als die Gate-Isolierschicht (30), wobei eine Grenze (33) zwischen der Gate-Isolierschicht (30) und der Feldoxidschicht (31) auf einem oberen Teil der zweiten Wannenzone (42) ausgebildet ist oder auf einem oberen Teil zwischen der zweiten Wannenzone (42) und der dritten Wannenzone (43, 44) ausgebildet ist; - eine Gate-Elektrode (50), die auf der Feldoxidschicht (31) und auf der Gate-Isolierschicht (30) ausgebildet ist; - eine Source-Kontaktöffnung (61), die die Gate-Isolierschicht (30) durchdringend auf der Zellenzone ausgebildet ist; - eine erste Wannenkontaktöffnung (62), die die Gate-Isolierschicht (30) durchdringend auf der zweiten Wannenzone (42) ausgebildet ist; - eine zweite Wannenkontaktöffnung (63), die die Feldoxidschicht (31) durchdringend auf der dritten Wannenzone (43, 44) ausgebildet ist; - einen Source-Kontaktfleck (10), um die Zellenzone, die zweite Wannenzone (42) und die dritte Wannenzone (43, 44) durch die Source-Kontaktöffnung (61), die erste Wannenkontaktöffnung (62) und die zweite Wannenkontaktöffnung (63) hindurch elektrisch zu verbinden; und - eine Drain-Elektrode (13), die auf einer zweiten Hauptflächenseite, der ersten Hauptfläche entgegengesetzt vorgesehen ist.
  2. Leistungshalbleiterbauteil, das Folgendes aufweist: - ein Halbleitersubstrat (20) eines ersten Leitfähigkeitstyps, - eine Driftschicht (21) des ersten Leitfähigkeitstyps, die auf einer ersten Hauptflächenseite des Halbleitersubstrats (20) ausgebildet ist; - eine Zellenzone, die in einem Teil einer Oberflächenschicht der Driftschicht (21) ausgebildet ist und mehrere Einheitszellen umfasst, wobei die Einheitszellen jeweils eine erste Wannenzone (41) des zweiten Leitfähigkeitstyps und eine Emitter-Zone (80) des ersten Leitfähigkeitstyps aufweisen, die in einem Teil einer Oberflächenschicht der ersten Wannenzone (41) ausgebildet ist; - eine zweite Wannenzone (42) eines zweiten Leitfähigkeitstyps, die, abgesondert von der Zellenzone, die Zellenzone umgebend ausgebildet ist; - eine dritte Wannenzone (43, 44) des zweiten Leitfähigkeitstyps, die abgesondert von der zweiten Wannenzone (42) auf einer Außenseite der zweiten Wannenzone (42) ausgebildet ist und eine größere Fläche hat als die zweite Wannenzone (42); - eine Gate-Isolierschicht (30), die auf der Zellenzone und zumindest auf der Zellenzonenseite auf der zweiten Wannenzone (42) ausgebildet ist; - eine Feldoxidschicht (31), die auf einer Innenseite eines Innenumfangs der dritten Wannenzone (43, 44) auf der dritten Wannenzone (43, 44) ausgebildet ist und eine größere Schichtdicke hat als die Gate-Isolierschicht (30), wobei eine Grenze (33) zwischen der Gate-Isolierschicht (30) und der Feldoxidschicht (31) auf einem oberen Teil der zweiten Wannenzone (42) ausgebildet ist oder auf einem oberen Teil zwischen der zweiten Wannenzone (42) und der dritten Wannenzone (43, 44) ausgebildet ist; - eine Gate-Elektrode (50), die auf der Feldoxidschicht (31) und auf der Gate-Isolierschicht (30) ausgebildet ist; - eine Emitter-Kontaktöffnung (61), die die Gate-Isolierschicht (30) durchdringend auf der Zellenzone ausgebildet ist; - eine erste Wannenkontaktöffnung (62), die die Gate-Isolierschicht (30) durchdringend auf der zweiten Wannenzone (42) ausgebildet ist; - eine zweite Wannenkontaktöffnung (63), die die Feldoxidschicht (31) durchdringend auf der dritten Wannenzone (43, 44) ausgebildet ist; - einen Emitter-Kontaktfleck (10), um die Zellenzone, die zweite Wannenzone (42) und die dritte Wannenzone (43, 44) durch die Emitter-Kontaktöffnung (61), die erste Wannenkontaktöffnung (62) und die zweite Wannenkontaktöffnung (63) hindurch elektrisch zu verbinden; und - eine Kollektor-Elektrode (13), die auf einer zweiten Hauptflächenseite, der ersten Hauptfläche entgegengesetzt vorgesehen ist.
  3. Leistungshalbleiterbauteil gemäß Anspruch 2, wobei eine Kollektorschicht des zweiten Leitfähigkeitstyps zwischen dem Halbleitersubstrat (20) und der Kollektor-Elektrode (13) ausgebildet ist.
  4. Leistungshalbleiterbauteil nach Anspruch 1 oder 2, wobei der Abstand zwischen der zweiten Wannenzone (42) und der dritten Wannenzone (43, 44) gleich oder größer als 0,5 µm und gleich oder kleiner als 5 µm ist.
  5. Leistungshalbleiterbauteil nach Anspruch 1 oder 2, wobei es sich bei dem Halbleitersubstrat (20) um ein Siliciumcarbidhalbleitersubstrat handelt und die Driftschicht (21) aus einem Siliciumcarbidmaterial gebildet ist.
  6. Leistungshalbleiterbauteil nach Anspruch 1 oder 2, wobei die erste Wannenzone (41) so ausgebildet ist, dass sie eine niedrigere Fremdstoffkonzentration hat als die zweite Wannenzone (42) und die dritte Wannenzone (43, 44).
  7. Leistungshalbleiterbauteil nach Anspruch 1 oder 2, wobei, wenn eine Ausschaltung mit einer Schaltgeschwindigkeit einer Spannung der Drain-Elektrode (13) von 10 V/nsec oder darüber erfolgt, ein elektrisches Feld, das in die zwischen der zweiten Wannenzone (42) und der Gate-Elektrode (50) eingesetzten Gate-Isolierschicht (30) induziert werden soll, gleich oder kleiner als 3 MV/cm ist.
  8. Leistungshalbleiterbauteil nach Anspruch 1 oder 2, wobei eine Gate-Verdrahtung (12) auf einer Außenseite der zweiten Wannenkontaktöffnung (63) ausgebildet ist.
  9. Leistungshalbleiterbauteil nach Anspruch 1 oder 2, wobei mehr zweite Wannenkontaktöffnungen (63) in nächster Nähe eines Eckabschnitts auf der dritten Wannenzone (43, 44) vorhanden sind als in anderen Zonen auf der dritten Wannenzone (43, 44).
  10. Leistungshalbleiterbauteil nach Anspruch 1 oder 2, das ferner eine Elektrode für einen Temperaturfühler und/oder eine Elektrode für einen Stromfühler aufweist.
  11. Verfahren zum Herstellen eines Leistungshalbleiterbauteils, das folgende Schritte umfasst: - Ausbilden einer Driftschicht (21) eines ersten Leitfähigkeitstyps auf einer ersten Hauptflächenseite eines Halbleitersubstrats (20) des ersten Leitfähigkeitstyps, - Ausbilden mehrerer erster Wannenzonen (41) eines zweiten Leitfähigkeitstyps in einem Teil einer Oberflächenschicht der Driftschicht (21); - Ausbilden einer Source-Zone (80) des ersten Leitfähigkeitstyps in einem Teil einer Oberflächenschicht jeder der ersten Wannenzonen (41); - Ausbilden einer zweiten Wannenzone (42) des zweiten Leitfähigkeitstyps, abgesondert von den ersten Wannenzonen (41), die mehreren ersten Wannenzonen (41) umgebend; - Ausbilden einer dritten Wannenzone (43, 44) des zweiten Leitfähigkeitstyps, abgesondert von der zweiten Wannenzonen (42) auf einer Außenseite der zweiten Wannenzone (42) und mit einer größeren Fläche als die zweite Wannenzone (42); - Ausbilden einer Feldoxidschicht (31) an einer Innenseite eines Innenumfangs der dritten Wannenzone (43, 44) auf der dritten Wannenzone (43, 44); - Ausbilden einer Gate-Isolierschicht (30) auf den mehreren ersten Wannenzonen (41) und den Source-Zonen (80) und auf der zweiten Wannenzone (42) und mit einer geringeren Schichtdicke als die Feldoxidschicht (31), wobei eine Grenze (33) zwischen der Gate-Isolierschicht (30) und der Feldoxidschicht (31) auf einem oberen Teil der zweiten Wannenzone (42) ausgebildet ist oder auf einem oberen Teil zwischen der zweiten Wannenzone (42) und der dritten Wannenzone (43, 44) ausgebildet ist; - Ausbilden einer Gate-Elektrode (50) auf der Feldoxidschicht (31) und auf der Gate-Isolierschicht (30); - Ausbilden einer Source-Kontaktöffnung (61), die die Gate-Isolierschicht (30) durchdringt, auf der ersten Wannenzone (41); - Ausbilden einer ersten Wannenkontaktöffnung (62), die die Gate-Isolierschicht (30) durchdringt, auf der zweiten Wannenzone (42); - Ausbilden einer zweiten Wannenkontaktöffnung (63), die die Feldoxidschicht (31) durchdringt, auf der dritten Wannenzone (43, 44); - Ausbilden eines Source-Kontaktflecks (10), um die ersten Wannenzonen (41), die zweite Wannenzone (42) und die dritte Wannenzone (43, 44) durch die Source-Kontaktöffnung (61), die erste Wannenkontaktöffnung (62) und die zweite Wannenkontaktöffnung (63) hindurch elektrisch zu verbinden; und - Ausbilden einer Drain-Elektrode (13), die auf einer zweiten Hauptflächenseite, der ersten Hauptfläche entgegengesetzt vorgesehen wird.
  12. Verfahren zum Herstellen eines Leistungshalbleiterbauteils, das folgende Schritte umfasst: - Ausbilden einer Driftschicht (21) eines ersten Leitfähigkeitstyps auf einer ersten Hauptflächenseite eines Halbleitersubstrats (20) des ersten Leitfähigkeitstyps, - Ausbilden mehrerer erster Wannenzonen (41) eines zweiten Leitfähigkeitstyps in einem Teil einer Oberflächenschicht der Driftschicht (21); - Ausbilden einer Emitter-Zone (80) des ersten Leitfähigkeitstyps in einem Teil einer Oberflächenschicht jeder der ersten Wannenzonen (41); - Ausbilden einer zweiten Wannenzone (42) des zweiten Leitfähigkeitstyps, abgesondert von den ersten Wannenzonen (41), die mehreren ersten Wannenzonen (41) umgebend; - Ausbilden einer dritten Wannenzone (43, 44) des zweiten Leitfähigkeitstyps, abgesondert von der zweiten Wannenzonen (42) auf einer Außenseite der zweiten Wannenzone (42) und mit einer größeren Fläche als die zweite Wannenzone (42); - Ausbilden einer Feldoxidschicht (31) an einer Innenseite eines Innenumfangs der dritten Wannenzone (43, 44) auf der dritten Wannenzone (43, 44); - Ausbilden einer Gate-Isolierschicht (30) auf den mehreren ersten Wannenzonen (41) und den Emitter-Zonen (80) und auf der zweiten Wannenzone (42) und mit einer geringeren Schichtdicke als die Feldoxidschicht (31), wobei eine Grenze (33) zwischen der Gate-Isolierschicht (30) und der Feldoxidschicht (31) auf einem oberen Teil der zweiten Wannenzone (42) ausgebildet ist oder auf einem oberen Teil zwischen der zweiten Wannenzone (42) und der dritten Wannenzone (43, 44) ausgebildet ist; - Ausbilden einer Gate-Elektrode (50) auf der Feldoxidschicht (31) und auf der Gate-Isolierschicht (30); - Ausbilden einer Emitter-Kontaktöffnung (61), die die Gate-Isolierschicht (30) durchdringt, auf der ersten Wannenzone (41); - Ausbilden einer ersten Wannenkontaktöffnung (62), die die Gate-Isolierschicht (30) durchdringt, auf der zweiten Wannenzone (42); - Ausbilden einer zweiten Wannenkontaktöffnung (63), die die Feldoxidschicht (31) durchdringt, auf der dritten Wannenzone (43, 44); - Ausbilden eines Emitter-Kontaktflecks (10), um die ersten Wannenzonen (41), die zweite Wannenzone (42) und die dritte Wannenzone (43, 44) durch die Emitter-Kontaktöffnung (61), die erste Wannenkontaktöffnung (62) und die zweite Wannenkontaktöffnung (63) hindurch elektrisch zu verbinden; und - Ausbilden einer Kollektor-Elektrode (13), die auf einer zweiten Hauptflächenseite, der ersten Hauptfläche entgegengesetzt vorgesehen wird.
  13. Verfahren nach Anspruch 12, das ferner folgenden Schritt aufweist: - Ausbilden einer Kollektorschicht eines zweiten Leitfähigkeitstyps zwischen dem Halbleitersubstrat (20) und der Kollektor-Elektrode (13).
  14. Verfahren nach Anspruch einem der Ansprüche 11 bis 13, wobei der Schritt des Ausbildens der Feldoxidschicht (31) einen Schritt umfasst, die Feldoxidschicht (31) an einer Stelle zu entfernen, an der die zweite Wannenkontaktöffnung (63) ausgebildet ist.
DE112009005320.3T 2009-10-14 2009-10-14 Leistungshalbleiterbauteil und zugehöriges Verfahren Active DE112009005320B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/005356 WO2011045834A1 (ja) 2009-10-14 2009-10-14 電力用半導体装置

Publications (2)

Publication Number Publication Date
DE112009005320T5 DE112009005320T5 (de) 2012-11-22
DE112009005320B4 true DE112009005320B4 (de) 2024-02-22

Family

ID=43875895

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009005320.3T Active DE112009005320B4 (de) 2009-10-14 2009-10-14 Leistungshalbleiterbauteil und zugehöriges Verfahren

Country Status (6)

Country Link
US (1) US8492836B2 (de)
JP (1) JP4962664B2 (de)
KR (1) KR101291838B1 (de)
CN (1) CN102576728B (de)
DE (1) DE112009005320B4 (de)
WO (1) WO2011045834A1 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125274A1 (ja) * 2010-04-06 2011-10-13 三菱電機株式会社 電力用半導体装置およびその製造方法
WO2011161721A1 (ja) 2010-06-24 2011-12-29 三菱電機株式会社 電力用半導体装置
JP5687364B2 (ja) * 2012-01-06 2015-03-18 三菱電機株式会社 半導体装置
US8803225B2 (en) * 2012-01-12 2014-08-12 Tsinghua University Tunneling field effect transistor having a lightly doped buried layer
JP5994604B2 (ja) * 2012-11-28 2016-09-21 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9960267B2 (en) * 2013-03-31 2018-05-01 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
US9269765B2 (en) * 2013-10-21 2016-02-23 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having gate wire disposed on roughened field insulating film
CN103579322B (zh) * 2013-11-13 2016-09-21 国家电网公司 一种增强开关速度和开关均匀性的igbt器件及其制造方法
CN110634825B (zh) 2013-11-28 2023-04-18 罗姆股份有限公司 半导体装置
JP6146486B2 (ja) 2014-01-16 2017-06-14 富士電機株式会社 半導体装置
WO2015193965A1 (ja) * 2014-06-17 2015-12-23 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置、鉄道車両、および半導体装置の製造方法
CN105514154B (zh) * 2014-09-22 2019-04-05 国家电网公司 改善有源区与终端连接区场强均匀性的igbt器件及制造方法
JP6335334B2 (ja) * 2015-01-09 2018-05-30 株式会社日立製作所 パワー半導体素子、パワーモジュール、および電力変換装置
JP2016174030A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置
JP6564046B2 (ja) * 2015-09-15 2019-08-21 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車並びに鉄道車両
JP6663927B2 (ja) * 2015-12-04 2020-03-13 ルネサスエレクトロニクス株式会社 半導体チップおよび半導体装置並びに電子装置
JP6560444B2 (ja) * 2016-04-11 2019-08-14 三菱電機株式会社 半導体装置
CN106169506B (zh) * 2016-08-01 2019-04-09 上海华虹宏力半导体制造有限公司 Ddd mos器件结构及其制造方法
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6723384B2 (ja) * 2017-01-26 2020-07-15 三菱電機株式会社 半導体装置の製造方法
CN115101596A (zh) 2017-02-24 2022-09-23 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
WO2019043867A1 (ja) * 2017-08-31 2019-03-07 新電元工業株式会社 半導体装置
US10601413B2 (en) * 2017-09-08 2020-03-24 Cree, Inc. Power switching devices with DV/DT capability and methods of making such devices
US11342435B2 (en) 2017-12-14 2022-05-24 Shindengen Electric Manufacturing Co., Ltd. Wide-gap semiconductor device
JP6994991B2 (ja) * 2018-03-16 2022-02-04 株式会社 日立パワーデバイス 半導体装置、パワーモジュールおよび電力変換装置
JP7371335B2 (ja) 2019-03-13 2023-10-31 富士電機株式会社 半導体装置
US20220254906A1 (en) * 2019-09-06 2022-08-11 Mitsubishi Electric Corporation Silicon carbide semiconductor device and power converter
CN115699329A (zh) * 2020-06-04 2023-02-03 三菱电机株式会社 半导体装置以及电力变换装置
US11664436B2 (en) * 2021-03-01 2023-05-30 Wolfspeed, Inc. Semiconductor devices having gate resistors with low variation in resistance values
US20230361212A1 (en) * 2022-05-04 2023-11-09 Wolfspeed, Inc. Dynamic performance of on-chip current sensors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686750A (en) 1991-09-27 1997-11-11 Koshiba & Partners Power semiconductor device having improved reverse recovery voltage

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532534A (en) 1982-09-07 1985-07-30 Rca Corporation MOSFET with perimeter channel
JPS5987871A (ja) * 1982-11-12 1984-05-21 Hitachi Ltd 絶縁ゲ−ト電界効果半導体装置
JP2692350B2 (ja) * 1990-04-02 1997-12-17 富士電機株式会社 Ｍｏｓ型半導体素子
JP2817536B2 (ja) 1991-09-27 1998-10-30 日本電気株式会社 半導体装置
DE4322650A1 (de) * 1993-07-07 1995-01-12 Siemens Ag Temperatursensor mit einem p-n-Übergang
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
JP3525637B2 (ja) 1996-08-09 2004-05-10 株式会社デンソー 半導体装置
US6037631A (en) 1998-09-18 2000-03-14 Siemens Aktiengesellschaft Semiconductor component with a high-voltage endurance edge structure
JP2000294770A (ja) 1999-04-09 2000-10-20 Rohm Co Ltd 半導体装置
US7262434B2 (en) * 2002-03-28 2007-08-28 Rohm Co., Ltd. Semiconductor device with a silicon carbide substrate and ohmic metal layer
JP2006173281A (ja) * 2004-12-14 2006-06-29 Denso Corp 半導体装置およびその製造方法
JP5511124B2 (ja) * 2006-09-28 2014-06-04 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
JP4367508B2 (ja) * 2007-03-13 2009-11-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5198816B2 (ja) 2007-08-31 2013-05-15 株式会社日本触媒 側鎖含有重合体の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686750A (en) 1991-09-27 1997-11-11 Koshiba & Partners Power semiconductor device having improved reverse recovery voltage

Also Published As

Publication number Publication date
US8492836B2 (en) 2013-07-23
JPWO2011045834A1 (ja) 2013-03-04
DE112009005320T5 (de) 2012-11-22
JP4962664B2 (ja) 2012-06-27
US20120205669A1 (en) 2012-08-16
KR20120051774A (ko) 2012-05-22
CN102576728A (zh) 2012-07-11
WO2011045834A1 (ja) 2011-04-21
KR101291838B1 (ko) 2013-07-31
CN102576728B (zh) 2015-06-24

Similar Documents

Publication Publication Date Title
DE112009005320B4 (de) Leistungshalbleiterbauteil und zugehöriges Verfahren
DE112011101254B4 (de) Leistungshalbleiterbauteile und Verfahren zu deren Herstellung
DE112010005681B4 (de) Leistungshalbleiterbauteil
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE112015004766B4 (de) Halbleitervorrichtungen
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112013007772B3 (de) Halbleitervorrichtung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112015004515B4 (de) Halbleitervorrichtungen
DE112009004744B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112011101442B4 (de) Halbleitervorrichtung
DE112013002518B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE112009005069B4 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE102014209931B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE202012013723U1 (de) Halbleiterbauteil
DE112016006380B4 (de) Halbleiterbauelement
DE112012000748T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE10120030A1 (de) Lateralhalbleiterbauelement
DE202011111043U1 (de) Halbleiterbauteil
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE4040993A1 (de) Halbleiterbauelement und herstellungsverfahren dafuer

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division